JP2621770B2 - パケット交換方法 - Google Patents
パケット交換方法Info
- Publication number
- JP2621770B2 JP2621770B2 JP24766893A JP24766893A JP2621770B2 JP 2621770 B2 JP2621770 B2 JP 2621770B2 JP 24766893 A JP24766893 A JP 24766893A JP 24766893 A JP24766893 A JP 24766893A JP 2621770 B2 JP2621770 B2 JP 2621770B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- input
- packets
- output
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明はパケット交換方法に関
し、特に固定長パケットを扱いマルチメデイアを扱いハ
イ・パフオーマンスを得るパケット交換方法に関する。
し、特に固定長パケットを扱いマルチメデイアを扱いハ
イ・パフオーマンスを得るパケット交換方法に関する。
【０００２】
【従来の技術】従来のパケット交換方式は、バッフア配
置の立場から分類すると、共有バッフア形（H.Kuwahara
et. al.:"A Shared Buffer Memory Switch for an ATM
Exchange",Proc.ICC'89,pp.122-125(1984))、出力バッ
フア形(H.Suzuki,et. al.:"Output-Buffer Switch Arch
itecture for Asynchronous Mode,"Int.J.Digital andA
nalog Cabled Systems, Vol.2,pp.269-276(1989))、ク
ロスポイントバッフア形(Y.Kato et. al.:"A Developme
nt of a High Speed ATM Switching LSIC",ICC'90,pp.3
10.3.1-310.3.5(1990)) 、入力バッフア形(M.Akata et.
al.:"A Scheduling Content-Addressable Memory for
ATM Space-Division Switch Control",ISSCC'91,pp.244
-245(1991)) および入、出力バッフア形交換方式(Yukih
iro Doi et. al.:"A Very High-Speed ATM Switch with
Input and Output Buffers",ISS'92,pp.231-235(199
2)) がある。
置の立場から分類すると、共有バッフア形（H.Kuwahara
et. al.:"A Shared Buffer Memory Switch for an ATM
Exchange",Proc.ICC'89,pp.122-125(1984))、出力バッ
フア形(H.Suzuki,et. al.:"Output-Buffer Switch Arch
itecture for Asynchronous Mode,"Int.J.Digital andA
nalog Cabled Systems, Vol.2,pp.269-276(1989))、ク
ロスポイントバッフア形(Y.Kato et. al.:"A Developme
nt of a High Speed ATM Switching LSIC",ICC'90,pp.3
10.3.1-310.3.5(1990)) 、入力バッフア形(M.Akata et.
al.:"A Scheduling Content-Addressable Memory for
ATM Space-Division Switch Control",ISSCC'91,pp.244
-245(1991)) および入、出力バッフア形交換方式(Yukih
iro Doi et. al.:"A Very High-Speed ATM Switch with
Input and Output Buffers",ISS'92,pp.231-235(199
2)) がある。
【０００３】共有バッフア形交換方式においては、バッ
フアの共有効果が大きく、所要バッフア総容量がほかの
方式と比べて一番少ないが、バッフアへのアクセス速度
が高速（入力ポートの速度×入力ポート数×２）であ
り、大容量の高速バッフアを実装するのが困難である。
フアの共有効果が大きく、所要バッフア総容量がほかの
方式と比べて一番少ないが、バッフアへのアクセス速度
が高速（入力ポートの速度×入力ポート数×２）であ
り、大容量の高速バッフアを実装するのが困難である。
【０００４】出力バッフア形交換方式においては、マル
チキャストのようなトラヒックを処理するのが簡単であ
り、出力バッフアへのアクセス速度が共有バッフアの約
半分であるが、バッフアの共有効果がなく、所要バッフ
ア容量が共有バッフア形方式より数倍多いので、このよ
うな高速の大容量バッフアを実装するのは難しい。
チキャストのようなトラヒックを処理するのが簡単であ
り、出力バッフアへのアクセス速度が共有バッフアの約
半分であるが、バッフアの共有効果がなく、所要バッフ
ア容量が共有バッフア形方式より数倍多いので、このよ
うな高速の大容量バッフアを実装するのは難しい。
【０００５】クロスポイントバッフア形交換方式におい
ては、バッフアへのアクセス速度が小さい（入力ポート
の速度×２）が、一つの出力ポートに対応するバッフア
がＮ（Ｎは入力ポート数）個に分割されているので、ト
ラヒックの偏りなどのような特性から所要バッフアの容
量が膨大になってしまう。
ては、バッフアへのアクセス速度が小さい（入力ポート
の速度×２）が、一つの出力ポートに対応するバッフア
がＮ（Ｎは入力ポート数）個に分割されているので、ト
ラヒックの偏りなどのような特性から所要バッフアの容
量が膨大になってしまう。
【０００６】入力バッフア形交換方式においては、バッ
フアへのアクセス速度がクロスポイトバッフア形交換方
式と同じであるが、高スループットを得るのに複雑なス
ケジューリングを入力ポート間において、高速的に行な
う必要がある。
フアへのアクセス速度がクロスポイトバッフア形交換方
式と同じであるが、高スループットを得るのに複雑なス
ケジューリングを入力ポート間において、高速的に行な
う必要がある。
【０００７】入出力バッフア形交換方式においては、バ
ッフアへのアクセス速度が入力バッフア形交換方式の数
倍になり、入力ポート間のスケジューリングを行なう必
要がある。特に、マルチキャストの様なトラヒックに対
してスケジューリングが複雑になり、しかも出力側の出
力バッフアの容量も出力バッフア形交換方式と同じく大
きい。
ッフアへのアクセス速度が入力バッフア形交換方式の数
倍になり、入力ポート間のスケジューリングを行なう必
要がある。特に、マルチキャストの様なトラヒックに対
してスケジューリングが複雑になり、しかも出力側の出
力バッフアの容量も出力バッフア形交換方式と同じく大
きい。
【０００８】
【発明が解決しようとする課題】上述した従来の各パケ
ット交換方式は、ランダムなトラヒックに対しては、所
要バッフアの容量が少なくてすむので、いまの技術で実
装できる。しかし、バースト性の強いトラヒックに対し
ては、高スループットを得るには大容量高速のバッフア
が不可欠であり、いまの技術で実装困難という問題があ
る。
ット交換方式は、ランダムなトラヒックに対しては、所
要バッフアの容量が少なくてすむので、いまの技術で実
装できる。しかし、バースト性の強いトラヒックに対し
ては、高スループットを得るには大容量高速のバッフア
が不可欠であり、いまの技術で実装困難という問題があ
る。
【０００９】また、低速バッフア使用の入力バッフア方
式等においては入力ポート間での複雑なスケジューリン
グを必要とするという問題点がある。
式等においては入力ポート間での複雑なスケジューリン
グを必要とするという問題点がある。
【００１０】本発明の目的は、マルチメデイア、特にバ
ースト性の強いトラヒックを扱う交換方法として、従来
方法の大容量の高速バッフアを実装しにくい欠点を改善
して、大容量の低速バッフアを実装し、かつ、少量な共
有バッフアを実装することにより、各入力ポートにおい
て、独立に低速スケジューリングを行なうハイ・パフオ
ーマンスパケット交換方法を提供することにある。
ースト性の強いトラヒックを扱う交換方法として、従来
方法の大容量の高速バッフアを実装しにくい欠点を改善
して、大容量の低速バッフアを実装し、かつ、少量な共
有バッフアを実装することにより、各入力ポートにおい
て、独立に低速スケジューリングを行なうハイ・パフオ
ーマンスパケット交換方法を提供することにある。
【００１１】
【課題を解決するための手段】第１の発明のパケット交
換方法は、固定長パケットを扱うパケット交換方法にお
いて、複数の入力ポートに対応してそれぞれ設置されて
いる入力バッフアを有しかつ複数の出力ポートに対応し
て共通に設置されている共有バッフアを有し、前記複数
の入力ポートから入力されたパケットを前記複数の入力
ポートに対応して設置されているそれぞれの入力バッフ
アに入力し、前記入力バッフアからパケットを出力する
ときには前記共有バッフアの空きスペースがＮ（Ｎは入
力ポートの数）パケット分以上であれば前記入力バッフ
アにある複数のパケットの中から一つ選択してこの選択
されたパケットを前記共有バッフアに入力し、前記共有
バッフアからパケットを出力するときにはパケットの出
力ポート情報に基づきこれに対応する出力ポート宛の複
数のパケットから一つ選択してこの選択されたパケット
を前記共有バッフアから前記対応する出力ポートに出力
することを特徴としている。
換方法は、固定長パケットを扱うパケット交換方法にお
いて、複数の入力ポートに対応してそれぞれ設置されて
いる入力バッフアを有しかつ複数の出力ポートに対応し
て共通に設置されている共有バッフアを有し、前記複数
の入力ポートから入力されたパケットを前記複数の入力
ポートに対応して設置されているそれぞれの入力バッフ
アに入力し、前記入力バッフアからパケットを出力する
ときには前記共有バッフアの空きスペースがＮ（Ｎは入
力ポートの数）パケット分以上であれば前記入力バッフ
アにある複数のパケットの中から一つ選択してこの選択
されたパケットを前記共有バッフアに入力し、前記共有
バッフアからパケットを出力するときにはパケットの出
力ポート情報に基づきこれに対応する出力ポート宛の複
数のパケットから一つ選択してこの選択されたパケット
を前記共有バッフアから前記対応する出力ポートに出力
することを特徴としている。
【００１２】第２の発明のパケット交換方法は、第１の
発明のパケット交換方法において、共有バッフアの空き
スペースがＮパケット分以上であれば、複数の入力バッ
フアからマルチキャスト通信パケットが出力し、前記共
有バッフアの空きスペースがｐ（Ｎ＜ｐ）パケット分以
上であれば、前記複数の入力バッフアから１対１通信パ
ケットが出力することを特徴とている。
発明のパケット交換方法において、共有バッフアの空き
スペースがＮパケット分以上であれば、複数の入力バッ
フアからマルチキャスト通信パケットが出力し、前記共
有バッフアの空きスペースがｐ（Ｎ＜ｐ）パケット分以
上であれば、前記複数の入力バッフアから１対１通信パ
ケットが出力することを特徴とている。
【００１３】第３の発明のパケット交換方法は、第１ま
たは第２のパケット交換方法において、複数の入力バッ
フアから優先クラストラヒックのパケットを優先的に共
有バッフアに入力し、前記共有バッフアからパケットを
出力するときには前記優先クラストラヒックのパケット
が優先的に出力されることを特徴としている。
たは第２のパケット交換方法において、複数の入力バッ
フアから優先クラストラヒックのパケットを優先的に共
有バッフアに入力し、前記共有バッフアからパケットを
出力するときには前記優先クラストラヒックのパケット
が優先的に出力されることを特徴としている。
【００１４】第４の発明のパケット交換方法は、第３の
発明のパケット交換方法において、非優先クラストラヒ
ックのパケットが占有できる共有バッフアの最大容量を
Ｍパケット分とし、前記非優先クラストラヒックのパケ
ットが占有した共有バッフアの量が（Ｍ−Ｎ）パケット
分より多くなるときには前記非優先クラストラヒックの
パケットが複数の入力バッフアから出力できないことを
特徴としている。
発明のパケット交換方法において、非優先クラストラヒ
ックのパケットが占有できる共有バッフアの最大容量を
Ｍパケット分とし、前記非優先クラストラヒックのパケ
ットが占有した共有バッフアの量が（Ｍ−Ｎ）パケット
分より多くなるときには前記非優先クラストラヒックの
パケットが複数の入力バッフアから出力できないことを
特徴としている。
【００１５】第５の発明のパケット交換方法は、第４の
発明のパケット交換方法において、非優先クラストラヒ
ックのパケットが占有した共有バッフアの量が（Ｍ−
Ｎ）パケット分以下の場合、前記共有バッフアにおいて
ｉ（ｉ＝１〜Ｎ）番目の出力ポートへいくパケットの格
納数がｍ（（Ｍ−Ｎ）＞ｍ≧０）以下であるとし、ｊ
（ｊ＝１〜Ｎ，ｊ≠ｉ）番目の出力ポートへいくパケッ
トの格納数がｍより大であるときには、前記ｉ番目の出
力ポートへいくパケットを前記ｊ番目の出力ポートへい
くパケットより優先的に入力バッフアから出力すること
を特徴としている。
発明のパケット交換方法において、非優先クラストラヒ
ックのパケットが占有した共有バッフアの量が（Ｍ−
Ｎ）パケット分以下の場合、前記共有バッフアにおいて
ｉ（ｉ＝１〜Ｎ）番目の出力ポートへいくパケットの格
納数がｍ（（Ｍ−Ｎ）＞ｍ≧０）以下であるとし、ｊ
（ｊ＝１〜Ｎ，ｊ≠ｉ）番目の出力ポートへいくパケッ
トの格納数がｍより大であるときには、前記ｉ番目の出
力ポートへいくパケットを前記ｊ番目の出力ポートへい
くパケットより優先的に入力バッフアから出力すること
を特徴としている。
【００１６】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１７】実施例では、交換処理に際して他のトラヒ
ックに優先して処理される優先クラストラヒックとそう
でない非優先クラストラヒックの両方を扱うものとし、
優先クラストラヒックとしては音声や動画等のような固
定ビットレートトラヒック（Constant bit rate traffi
c 、以後ＣＢＲと略称する）を、非優先クラストラヒッ
クとしてはデータ等のような可変ビットレートトラヒッ
ク（Variable bit rate traffic 、以後ＶＢＲと略称す
る）を例示して説明する。
ックに優先して処理される優先クラストラヒックとそう
でない非優先クラストラヒックの両方を扱うものとし、
優先クラストラヒックとしては音声や動画等のような固
定ビットレートトラヒック（Constant bit rate traffi
c 、以後ＣＢＲと略称する）を、非優先クラストラヒッ
クとしてはデータ等のような可変ビットレートトラヒッ
ク（Variable bit rate traffic 、以後ＶＢＲと略称す
る）を例示して説明する。
【００１８】また、本実施例では、ＶＢＲには、通常の
１対１通信のＶＢＲと同報用通信である可変ビットレー
トマルチキャストトラヒック（Variable bit rate mult
icast traffic 、以後ＶＢＲＭと略称する）とがあると
して以降説明する。
１対１通信のＶＢＲと同報用通信である可変ビットレー
トマルチキャストトラヒック（Variable bit rate mult
icast traffic 、以後ＶＢＲＭと略称する）とがあると
して以降説明する。
【００１９】図１は本発明のパケット交換方法を適用す
る装置の一実施例を示すブロック図である。
る装置の一実施例を示すブロック図である。
【００２０】本実施例のパケット交換方法を適用する装
置は、図１に示すように、入力ポートの数Ｎ、出力ポー
トの数Ｎから構成されるＮ×Ｎのパケット交換方式であ
り、Ｎ個の入力ポート１００−１〜１００−Ｎから到来
する入力パケットをそれぞれ蓄積するランダムインラン
ダムアウトの入力バッフア１０１−１〜１０１−Ｎと、
この入力バッフア１０１−１〜１０１−Ｎをそれぞれ後
述するパケット選択情報に基づいて制御する入力バッフ
ア制御部１０２−１〜１０２−Ｎと、各入力バッフアか
ら到来するパケットを入ハイウエイに時分割多重化して
ランダムインランダムアウトのメモリに蓄積し、メモリ
から出力された出ハイウエイの多重化情報をＮ個の出力
ポート１１０−１〜１１０−Ｎに分離送出する共有バッ
フア１０４と、この共有バッフア１０４を制御すると共
に共有バッフア１０４のパケット格納情報に基づき入力
バッフア１０１−１〜１０１−Ｎから出力すべきパケッ
トを選択するパケット選択情報を作成し各入力バッフア
制御部１０２−１〜１０２−Ｎに同報する共有バッフア
制御部１０５とを有して構成されている。
置は、図１に示すように、入力ポートの数Ｎ、出力ポー
トの数Ｎから構成されるＮ×Ｎのパケット交換方式であ
り、Ｎ個の入力ポート１００−１〜１００−Ｎから到来
する入力パケットをそれぞれ蓄積するランダムインラン
ダムアウトの入力バッフア１０１−１〜１０１−Ｎと、
この入力バッフア１０１−１〜１０１−Ｎをそれぞれ後
述するパケット選択情報に基づいて制御する入力バッフ
ア制御部１０２−１〜１０２−Ｎと、各入力バッフアか
ら到来するパケットを入ハイウエイに時分割多重化して
ランダムインランダムアウトのメモリに蓄積し、メモリ
から出力された出ハイウエイの多重化情報をＮ個の出力
ポート１１０−１〜１１０−Ｎに分離送出する共有バッ
フア１０４と、この共有バッフア１０４を制御すると共
に共有バッフア１０４のパケット格納情報に基づき入力
バッフア１０１−１〜１０１−Ｎから出力すべきパケッ
トを選択するパケット選択情報を作成し各入力バッフア
制御部１０２−１〜１０２−Ｎに同報する共有バッフア
制御部１０５とを有して構成されている。
【００２１】共有バッフア１０４における時分割多重化
および分離については、公知技術であるので以後この技
術に関する説明は省略し、共有バッフア１０４は到来す
るＮ個のパケットの高速書込み、出力ポートの要求に応
じてＮ個のパケットの高速読出しができるランダムイン
ランダムアウトのメモリとして説明し、また共有バッフ
ア制御部１０５についてはその制御を行なうものとして
説明する。
および分離については、公知技術であるので以後この技
術に関する説明は省略し、共有バッフア１０４は到来す
るＮ個のパケットの高速書込み、出力ポートの要求に応
じてＮ個のパケットの高速読出しができるランダムイン
ランダムアウトのメモリとして説明し、また共有バッフ
ア制御部１０５についてはその制御を行なうものとして
説明する。
【００２２】図２はＮ個の入力バッフア制御部１０２−
１〜１０２−Ｎの代表例としての入力バッフア制御部１
０２−１の一例を示すブロック図である。
１〜１０２−Ｎの代表例としての入力バッフア制御部１
０２−１の一例を示すブロック図である。
【００２３】図２の入力バッフア制御部１０２−１は入
力バッフア１０１−１のアイドルアドレス（パケットを
格納していないバッフアのアドレス）を管理格納してい
る先入れ先出しメモリであるアイドルアドレス管理キュ
ー２０６と、ＣＢＲ関係パケットが格納されているアド
レス（入力バッフア１０１−１の）を管理格納している
先入れ先出しメモリであるＣＢＲアドレス管理キュー２
０２と、ＶＢＲＭ関係パケットが格納されているアドレ
ス（入力バッフア１０１−１の）を管理格納している先
入れ先出しメモリであるＶＢＲＭアドレス管理キュー２
０３と、出力ポートｉ（ｉ＝１〜Ｎ）に出力される１対
１通信のＶＢＲ関係パケットが格納されているアドレス
（入力バッフア１０１−１の）を管理格納している先入
れ先出しメモリであるＶＢＲ出力ｉアドレス管理キュー
２０４−ｉと、入力パケットの到来に応じてアイドルア
ドレス管理キュー２０６から供給されるアイドルアドレ
スを書き込みアドレスとして線１０３−１−２を介して
入力バッフア１０１−１に供給してこの入力パケットを
入力バッフア１０１−１に格納するとともにこの入力パ
ケットのパケットの特性（ＣＢＲか、ＶＢＲＭか、ＶＢ
Ｒか）と出力ポート情報（出力ポート番号）とにもとづ
いてそのパケットが格納された入力バッフア１０１−１
のアドレスを対応するアドレス管理キューに分配する
（入力パケットが１対１通信のＶＢＲで出力ポート１に
出力されるパケットであるならそれを格納したアドレス
はＶＢＲ出力１アドレス管理キュー２０４−１に供給さ
れる）分配部２０１と、共有バッフア１０４から同報さ
れるパケット選択情報に基づいて参照数字２０２、２０
３および２０４−１〜２０４−Ｎのアドレス管理キュー
から出力すべきパケットのアドレスを選択して読み出し
アドレスとして線１０３−１−３を介して、入力バッフ
ア１０１−１に供給してパケットを出力するとともに空
きアドレスになった読み出しアドレスをアイドルアドレ
ス管理キュー２０６に供給する選択部２０５とを含んで
構成されている。
力バッフア１０１−１のアイドルアドレス（パケットを
格納していないバッフアのアドレス）を管理格納してい
る先入れ先出しメモリであるアイドルアドレス管理キュ
ー２０６と、ＣＢＲ関係パケットが格納されているアド
レス（入力バッフア１０１−１の）を管理格納している
先入れ先出しメモリであるＣＢＲアドレス管理キュー２
０２と、ＶＢＲＭ関係パケットが格納されているアドレ
ス（入力バッフア１０１−１の）を管理格納している先
入れ先出しメモリであるＶＢＲＭアドレス管理キュー２
０３と、出力ポートｉ（ｉ＝１〜Ｎ）に出力される１対
１通信のＶＢＲ関係パケットが格納されているアドレス
（入力バッフア１０１−１の）を管理格納している先入
れ先出しメモリであるＶＢＲ出力ｉアドレス管理キュー
２０４−ｉと、入力パケットの到来に応じてアイドルア
ドレス管理キュー２０６から供給されるアイドルアドレ
スを書き込みアドレスとして線１０３−１−２を介して
入力バッフア１０１−１に供給してこの入力パケットを
入力バッフア１０１−１に格納するとともにこの入力パ
ケットのパケットの特性（ＣＢＲか、ＶＢＲＭか、ＶＢ
Ｒか）と出力ポート情報（出力ポート番号）とにもとづ
いてそのパケットが格納された入力バッフア１０１−１
のアドレスを対応するアドレス管理キューに分配する
（入力パケットが１対１通信のＶＢＲで出力ポート１に
出力されるパケットであるならそれを格納したアドレス
はＶＢＲ出力１アドレス管理キュー２０４−１に供給さ
れる）分配部２０１と、共有バッフア１０４から同報さ
れるパケット選択情報に基づいて参照数字２０２、２０
３および２０４−１〜２０４−Ｎのアドレス管理キュー
から出力すべきパケットのアドレスを選択して読み出し
アドレスとして線１０３−１−３を介して、入力バッフ
ア１０１−１に供給してパケットを出力するとともに空
きアドレスになった読み出しアドレスをアイドルアドレ
ス管理キュー２０６に供給する選択部２０５とを含んで
構成されている。
【００２４】図３は共有バッフア制御部１０５の一例を
示すブロック図である。
示すブロック図である。
【００２５】図３の共有バッフア制御部１０５は、共有
バッフア１０４のアイドルアドレスを管理格納している
先入れ先出しメモリであるアイドルアドレス管理キュー
３０３と、出力ポートｉ（ｉ＝１〜Ｎ）に出力されるパ
ケットが格納されているアドレス（共有バッフア１０４
の）をＣＢＲとＶＢＲとを別々に管理格納している先入
れ先出しメモリである出力ｉアドレス管理キュー３０２
−ｉと、入力パケットの到来に応じてアイドルアドレス
管理キュー３０３から供給されるアイドルアドレスを書
き込みアドレスとして線１０６−２を介して共有バッフ
ア１０４に供給してこの入力パケットを共有バッフア１
０４に格納するとともに入力パケットのパケットの特性
と出力ポート情報とにもとづいてそのパケットが格納さ
れた共有バッフア１０４のアドレスを対応する出力アド
レス管理キューに分配する分配部３０１と、優先順位に
基づいて参照数字３０２−１〜３０２−Ｎの出力アドレ
ス管理キューから出力すべきパケットのアドレスを選択
して読み出しアドレスとして線１０６−３を介して共有
バッフア１０４に供給してパケットを出力するとともに
空きアドレスになった読み出しアドレスをアイドルアド
レス管理キュー３０３に供給する選択部３０４と、共有
バッフア１０４のパケット格納情報にもとづいて次にこ
の共有バッフア１０４に供給されるパケットの選択指示
を示す選択情報を作成するパケット選択情報作成部３０
８とを含んで構成されている。
バッフア１０４のアイドルアドレスを管理格納している
先入れ先出しメモリであるアイドルアドレス管理キュー
３０３と、出力ポートｉ（ｉ＝１〜Ｎ）に出力されるパ
ケットが格納されているアドレス（共有バッフア１０４
の）をＣＢＲとＶＢＲとを別々に管理格納している先入
れ先出しメモリである出力ｉアドレス管理キュー３０２
−ｉと、入力パケットの到来に応じてアイドルアドレス
管理キュー３０３から供給されるアイドルアドレスを書
き込みアドレスとして線１０６−２を介して共有バッフ
ア１０４に供給してこの入力パケットを共有バッフア１
０４に格納するとともに入力パケットのパケットの特性
と出力ポート情報とにもとづいてそのパケットが格納さ
れた共有バッフア１０４のアドレスを対応する出力アド
レス管理キューに分配する分配部３０１と、優先順位に
基づいて参照数字３０２−１〜３０２−Ｎの出力アドレ
ス管理キューから出力すべきパケットのアドレスを選択
して読み出しアドレスとして線１０６−３を介して共有
バッフア１０４に供給してパケットを出力するとともに
空きアドレスになった読み出しアドレスをアイドルアド
レス管理キュー３０３に供給する選択部３０４と、共有
バッフア１０４のパケット格納情報にもとづいて次にこ
の共有バッフア１０４に供給されるパケットの選択指示
を示す選択情報を作成するパケット選択情報作成部３０
８とを含んで構成されている。
【００２６】この選択情報、すなわち、選択指示は、高
速アクセスが必要な共有バッフアの容量をなるべく小量
とし、それを低速アクセスかつ大容量化可能な入力バッ
フアの量で補い、また入力ポート間の高速スケジューリ
ングをなくして、入力ポートが各自独立に低速スケジュ
ーリングを行なうように設定され、マルチキャストが簡
単にかつバースト性の強いトラヒックに対して対処でき
るように設定する。
速アクセスが必要な共有バッフアの容量をなるべく小量
とし、それを低速アクセスかつ大容量化可能な入力バッ
フアの量で補い、また入力ポート間の高速スケジューリ
ングをなくして、入力ポートが各自独立に低速スケジュ
ーリングを行なうように設定され、マルチキャストが簡
単にかつバースト性の強いトラヒックに対して対処でき
るように設定する。
【００２７】そのために、先ず、共有バッフア１０４へ
の出力は優先クラストラヒックであるＣＢＲを最優先と
し、しかも、この優先制御を確かなものとするために、
非優先クラストラヒックＶＢＲの共有バッフア１０４で
の最大占有量をＭ（ＶＢＲＭの占有量と１対１通信のＶ
ＢＲの占有量とを加算した量の最大量をいう）（本発明
では固定長パケットを対象としているので、以下共有バ
ッフアでのパケットの占有量をパケット数で表示する。
したがって占有量ＭとはＭ個分のパケットの占有量をい
う）と制限するように制御する。ここで、優先の意味
は、共有バッフア１０４に占めるＶＢＲＭを含むＶＢＲ
の量が一定値（後述するがＭとは異なる値）以下の場合
にはＣＢＲとＶＢＲとは両方とも共有バッフア１０４へ
の入力は受理されるが、共有バッフア１０４に占るＶＢ
ＲＭを含むＶＢＲの量が一定値より大きくなったときに
はＶＢＲの共有バッフア１０４への入力は拒否するが、
その場合でもＣＢＲの共有バッフア１０４への入力は受
理されることを意味する。
の出力は優先クラストラヒックであるＣＢＲを最優先と
し、しかも、この優先制御を確かなものとするために、
非優先クラストラヒックＶＢＲの共有バッフア１０４で
の最大占有量をＭ（ＶＢＲＭの占有量と１対１通信のＶ
ＢＲの占有量とを加算した量の最大量をいう）（本発明
では固定長パケットを対象としているので、以下共有バ
ッフアでのパケットの占有量をパケット数で表示する。
したがって占有量ＭとはＭ個分のパケットの占有量をい
う）と制限するように制御する。ここで、優先の意味
は、共有バッフア１０４に占めるＶＢＲＭを含むＶＢＲ
の量が一定値（後述するがＭとは異なる値）以下の場合
にはＣＢＲとＶＢＲとは両方とも共有バッフア１０４へ
の入力は受理されるが、共有バッフア１０４に占るＶＢ
ＲＭを含むＶＢＲの量が一定値より大きくなったときに
はＶＢＲの共有バッフア１０４への入力は拒否するが、
その場合でもＣＢＲの共有バッフア１０４への入力は受
理されることを意味する。
【００２８】また、共有バッフア１０４でのＶＢＲＭの
滞留時間を考慮し、ＶＢＲＭの占有できる共有バッフア
１０４の量は１対１通信のＶＢＲよりもｋパケット分多
く蓄積できるように制御する。
滞留時間を考慮し、ＶＢＲＭの占有できる共有バッフア
１０４の量は１対１通信のＶＢＲよりもｋパケット分多
く蓄積できるように制御する。
【００２９】さらに、特定の出力ポートへ出力されるＶ
ＢＲパケットのみが共有バッフア１０４を占有しないよ
うに、各出力ポートへいくＶＢＲＭを含むＶＢＲパケッ
トの共有バッフア１０４での占有量にそれぞれ１つのし
きい値ｍを設け、このしきい値ｍ以下の出力ポートに出
力される１対１通信のＶＢＲパケットはｍを超えた出力
ポートに出力される１対１通信のＶＢＲパケットより優
先して共有バッフア１０４に出力されるように制御す
る。そして各出力ポートへ出力されるＶＢＲＭを含むＶ
ＢＲパケットの共有バッフア１０４での占有量がすべて
ｍを超えているときは各出力ポートに出力される１対１
通信のＶＢＲパケットは同等に取扱われるように制御す
る。
ＢＲパケットのみが共有バッフア１０４を占有しないよ
うに、各出力ポートへいくＶＢＲＭを含むＶＢＲパケッ
トの共有バッフア１０４での占有量にそれぞれ１つのし
きい値ｍを設け、このしきい値ｍ以下の出力ポートに出
力される１対１通信のＶＢＲパケットはｍを超えた出力
ポートに出力される１対１通信のＶＢＲパケットより優
先して共有バッフア１０４に出力されるように制御す
る。そして各出力ポートへ出力されるＶＢＲＭを含むＶ
ＢＲパケットの共有バッフア１０４での占有量がすべて
ｍを超えているときは各出力ポートに出力される１対１
通信のＶＢＲパケットは同等に取扱われるように制御す
る。
【００３０】次に、パケット選択情報作成部３０８にお
けるパケット選択基準について説明する。
けるパケット選択基準について説明する。
【００３１】第１優先はＣＢＲパケットである。そこ
で、共有バッフア１０４の空きスペースをＸとすれば、
空きスペースＸがポート数Ｎ以上であれば（Ｘ≧Ｎ）、
共有バッフア１０４はＣＢＲパケットを受理可能とし、
ポート数Ｎより小であれば（Ｘ＜Ｎ）受理不可とし、Ｃ
ＢＲパケットを入力バッフアに留め置く。
で、共有バッフア１０４の空きスペースをＸとすれば、
空きスペースＸがポート数Ｎ以上であれば（Ｘ≧Ｎ）、
共有バッフア１０４はＣＢＲパケットを受理可能とし、
ポート数Ｎより小であれば（Ｘ＜Ｎ）受理不可とし、Ｃ
ＢＲパケットを入力バッフアに留め置く。
【００３２】このようにすることにより、空きスベース
Ｘがポート数Ｎ以上のときには常に共有バッフア１０４
へのＮ個のＣＢＲパケットの同時入力が可能となり、入
力ポート間の高速スケジューリングはなくなり、スケジ
ューリングは入力ポートでそれぞれ独自に行なうことが
できるようになる。
Ｘがポート数Ｎ以上のときには常に共有バッフア１０４
へのＮ個のＣＢＲパケットの同時入力が可能となり、入
力ポート間の高速スケジューリングはなくなり、スケジ
ューリングは入力ポートでそれぞれ独自に行なうことが
できるようになる。
【００３３】第２優先はＶＢＲＭパケットである。そこ
で、現在共有バッフア１０４を占有しているＶＢＲＭパ
ケットと１対１通信のＶＢＲパケットとの和の占有量を
Ｙとしたときに、空きスペースＸがポート数Ｎ以上であ
り（Ｘ≧Ｎ）、かつ非優先クラストラヒックＶＢＲに残
された空きスペース（Ｍ−Ｙ）がポート数Ｎ以上であれ
ば（Ｍ−Ｙ≧Ｎ）、共有バッフア１０４はＶＢＲＭパケ
ットを受理可能とし、それ以外のときには受理不可と
し、ＶＢＲＭパケットを入力バッフアに留め置く。
で、現在共有バッフア１０４を占有しているＶＢＲＭパ
ケットと１対１通信のＶＢＲパケットとの和の占有量を
Ｙとしたときに、空きスペースＸがポート数Ｎ以上であ
り（Ｘ≧Ｎ）、かつ非優先クラストラヒックＶＢＲに残
された空きスペース（Ｍ−Ｙ）がポート数Ｎ以上であれ
ば（Ｍ−Ｙ≧Ｎ）、共有バッフア１０４はＶＢＲＭパケ
ットを受理可能とし、それ以外のときには受理不可と
し、ＶＢＲＭパケットを入力バッフアに留め置く。
【００３４】このようにすることにより、空きスペース
Ｘがポート数Ｎ以上であり、かつ非優先クラストラヒッ
クＶＢＲに残された空きスペース（Ｍ−Ｙ）がポート数
Ｎ以上であれば、常に共有バッフア１０４へのＮ個のＶ
ＢＲＭパケットの同時入力が可能となり、入力ポート間
の高速スケジューリングはなくなり、スケジューリング
は入力ポートでそれぞれ独自に行なうことができるよう
になる。
Ｘがポート数Ｎ以上であり、かつ非優先クラストラヒッ
クＶＢＲに残された空きスペース（Ｍ−Ｙ）がポート数
Ｎ以上であれば、常に共有バッフア１０４へのＮ個のＶ
ＢＲＭパケットの同時入力が可能となり、入力ポート間
の高速スケジューリングはなくなり、スケジューリング
は入力ポートでそれぞれ独自に行なうことができるよう
になる。
【００３５】１対１通信のＶＢＲパケットはＶＢＲＭパ
ケットより最大占有量がｋパケット分少ないので、現在
共有バッフア１０４を占有しているＶＢＲＭパケットと
１対１通信のＶＢＲパケットとの和の占有量をＹとした
ときに、空きスペースＸがポート数Ｎ以上であり（Ｘ≧
Ｎ）、かつＶＢＲＭを含むＶＢＲパケットに残された空
きスペース（Ｍ−Ｙ−ｋ）がポート数Ｎ以上であれば
（Ｍ−Ｙ−ｋ≧Ｎ）、共有バッフア１０４は１対１通信
のＶＢＲパケットを受理可能とし、それ以外のときには
受理不可とし１対１通信のＶＢＲパケットを入力バッフ
アに留め置く。
ケットより最大占有量がｋパケット分少ないので、現在
共有バッフア１０４を占有しているＶＢＲＭパケットと
１対１通信のＶＢＲパケットとの和の占有量をＹとした
ときに、空きスペースＸがポート数Ｎ以上であり（Ｘ≧
Ｎ）、かつＶＢＲＭを含むＶＢＲパケットに残された空
きスペース（Ｍ−Ｙ−ｋ）がポート数Ｎ以上であれば
（Ｍ−Ｙ−ｋ≧Ｎ）、共有バッフア１０４は１対１通信
のＶＢＲパケットを受理可能とし、それ以外のときには
受理不可とし１対１通信のＶＢＲパケットを入力バッフ
アに留め置く。
【００３６】このようにすることにより、空きスペース
Ｘがポート数Ｎ以上であり（Ｘ≧Ｎ）、かつＶＢＲＭを
含むＶＢＲパケットに残された空きスペース（Ｍ−Ｙ−
ｋ）がポート数Ｎ以上であれば（Ｍ−Ｙ−ｋ≧Ｎ）、常
に共有バッフア１０４へのＮ個の１対１通信のＶＢＲパ
ケットの同時入力が可能となり、入力ポート間の高速ス
ケジューリングはなくなり、スケジューリングは入力ポ
ートでそれぞれ独自に行なうことができるようになる。
Ｘがポート数Ｎ以上であり（Ｘ≧Ｎ）、かつＶＢＲＭを
含むＶＢＲパケットに残された空きスペース（Ｍ−Ｙ−
ｋ）がポート数Ｎ以上であれば（Ｍ−Ｙ−ｋ≧Ｎ）、常
に共有バッフア１０４へのＮ個の１対１通信のＶＢＲパ
ケットの同時入力が可能となり、入力ポート間の高速ス
ケジューリングはなくなり、スケジューリングは入力ポ
ートでそれぞれ独自に行なうことができるようになる。
【００３７】さらに、１対１通信のＶＢＲパケットにつ
いては、受理可能の状態でも、出力ポートｉに出力され
るＶＢＲＭを含むＶＢＲパケットの共有バッフア１０４
での現在の占有量（ｍ（ｉ））が一定値ｍ（０≦ｍ＜
（Ｍ−Ｙ−ｋ））以下の場合には、一定値ｍを超えた出
力ポートに出力されるＶＢＲパケットに優先して出力さ
せ、そうでないときは優先させないようにする。
いては、受理可能の状態でも、出力ポートｉに出力され
るＶＢＲＭを含むＶＢＲパケットの共有バッフア１０４
での現在の占有量（ｍ（ｉ））が一定値ｍ（０≦ｍ＜
（Ｍ−Ｙ−ｋ））以下の場合には、一定値ｍを超えた出
力ポートに出力されるＶＢＲパケットに優先して出力さ
せ、そうでないときは優先させないようにする。
【００３８】これにより、特定の出力ポートへ出力され
る１対１通信のＶＢＲパケットのみが共有バッフア１０
４を占有しないように制御することができる。
る１対１通信のＶＢＲパケットのみが共有バッフア１０
４を占有しないように制御することができる。
【００３９】受理可能のパケットが複数の場合、および
優先させるパケットが複数の場合には、予め決めた順番
により処理される。
優先させるパケットが複数の場合には、予め決めた順番
により処理される。
【００４０】ＣＢＲ、ＶＢＲＭおよび１対１通信のＶＢ
Ｒパケットの共有バッフア１０４への受理可能かどうか
を示す状態変数（受理可能のとき１、受理不能のとき
０、の値を有する）をそれぞれＢＰC 、ＢＰVM、ＢＰV
とし、出力ポートｉへ出力される１対１通信のＶＢＲパ
ケットを優先出力するかどうかを示す状態変数（優先す
るとき１、優先しないとき０、の値を有する）をＦＰ
（ｉ）としたとき、これらの状態変数を決定する流れ図
は図４に示す通りである。
Ｒパケットの共有バッフア１０４への受理可能かどうか
を示す状態変数（受理可能のとき１、受理不能のとき
０、の値を有する）をそれぞれＢＰC 、ＢＰVM、ＢＰV
とし、出力ポートｉへ出力される１対１通信のＶＢＲパ
ケットを優先出力するかどうかを示す状態変数（優先す
るとき１、優先しないとき０、の値を有する）をＦＰ
（ｉ）としたとき、これらの状態変数を決定する流れ図
は図４に示す通りである。
【００４１】以上の制御は、高速小容量の共有バッフア
を有効に使用するため、共有バッフアの空きスペースが
沢山あるときは、どのトラヒックも受け入れるが、共有
バッフアの空きスペースがだんだん少なくなってきたと
き、先づ１対１通信のＶＢＲの入力を制限し、次いでＶ
ＢＲＭの、最後にＣＢＲの入力を制限するように制御し
ている。しかし、入力可能の場合には必ずＮ個のパケッ
トの同時入力ができるよるに制御されている。
を有効に使用するため、共有バッフアの空きスペースが
沢山あるときは、どのトラヒックも受け入れるが、共有
バッフアの空きスペースがだんだん少なくなってきたと
き、先づ１対１通信のＶＢＲの入力を制限し、次いでＶ
ＢＲＭの、最後にＣＢＲの入力を制限するように制御し
ている。しかし、入力可能の場合には必ずＮ個のパケッ
トの同時入力ができるよるに制御されている。
【００４２】パケット選択情報作成部３０８は、パケッ
ト選択情報作成に際しては、共有バッフア１０４のアイ
ドルアドレスの数から共有バッフア１０４の空きスペー
スＸを求め、またＣＢＲの共有バッフア１０４への入力
および出力の差から共有バッフア１０４に格納されてい
るＣＢＲパケットの数を計算しこれより逆に共有バッフ
ア１０４に格納されているＶＢＲＭを含むＶＢＲパケッ
トの量Ｙを知り、ｍ（ｉ）は共通バッフア制御部１０５
の出力ｉアドレス管理キュー３０２−ｉのＶＢＲアドレ
ス管理キューのアドレス数から算出し、図４の流れ図に
したがって、パケット選択情報として、状態変数Ｂ
ＰC 、ＢＰVM、ＢＰV およびＦＰ（１）〜ＦＰ（Ｎ）を
求め、入力バッフア制御部１０２−１〜１０２−Ｎに同
報する。
ト選択情報作成に際しては、共有バッフア１０４のアイ
ドルアドレスの数から共有バッフア１０４の空きスペー
スＸを求め、またＣＢＲの共有バッフア１０４への入力
および出力の差から共有バッフア１０４に格納されてい
るＣＢＲパケットの数を計算しこれより逆に共有バッフ
ア１０４に格納されているＶＢＲＭを含むＶＢＲパケッ
トの量Ｙを知り、ｍ（ｉ）は共通バッフア制御部１０５
の出力ｉアドレス管理キュー３０２−ｉのＶＢＲアドレ
ス管理キューのアドレス数から算出し、図４の流れ図に
したがって、パケット選択情報として、状態変数Ｂ
ＰC 、ＢＰVM、ＢＰV およびＦＰ（１）〜ＦＰ（Ｎ）を
求め、入力バッフア制御部１０２−１〜１０２−Ｎに同
報する。
【００４３】次に本実施例の動作について図１、２およ
び３を参照して説明する。
び３を参照して説明する。
【００４４】入力ポート１００−１から入力されたパケ
ットは、入力バッフア制御部１０２−１のアイドルアド
レス管理キュー２０６から分配部２０１を介して供給さ
れるアイドルアドレスが指している入力バッフア１０１
−１の対応場所に格納されると同時に、分配部２０１は
入力されたパケットの特性とその出力ポート情報とに基
づいてそのパケットの格納アドレスを参照数字２０２、
２０３および２０４−１〜２０４−Ｎの中の対応するア
ドレス管理キューに格納する。
ットは、入力バッフア制御部１０２−１のアイドルアド
レス管理キュー２０６から分配部２０１を介して供給さ
れるアイドルアドレスが指している入力バッフア１０１
−１の対応場所に格納されると同時に、分配部２０１は
入力されたパケットの特性とその出力ポート情報とに基
づいてそのパケットの格納アドレスを参照数字２０２、
２０３および２０４−１〜２０４−Ｎの中の対応するア
ドレス管理キューに格納する。
【００４５】入力バッフア制御部１０２−１の選択部２
０５は、次のタイムスロットにどのパケットを出力すべ
きかを、共有バッフア制御部１０５のパケット選択情報
作成部３０８から同報されたパケット選択情報にもとづ
いて決める。すなわち、選択部２０５は各アドレス管理
キューの先頭にあるアドレスが指しているパケットの特
性とその出力ポート情報とを同報されてきたパケット選
択情報と比較して、出力できるパケットのアドレスを決
め、その中から決められた順序により１個選択して読み
出し、次のタイムスロットにおいて、この選択されたア
ドレスの指している入力バッフア１０１−１の場所から
パケットを共有バッフア１０４に出力するとともにこの
アドレスをアイドルアドレスとしてアイドルアドレス管
理キュー２０６に格納する。
０５は、次のタイムスロットにどのパケットを出力すべ
きかを、共有バッフア制御部１０５のパケット選択情報
作成部３０８から同報されたパケット選択情報にもとづ
いて決める。すなわち、選択部２０５は各アドレス管理
キューの先頭にあるアドレスが指しているパケットの特
性とその出力ポート情報とを同報されてきたパケット選
択情報と比較して、出力できるパケットのアドレスを決
め、その中から決められた順序により１個選択して読み
出し、次のタイムスロットにおいて、この選択されたア
ドレスの指している入力バッフア１０１−１の場所から
パケットを共有バッフア１０４に出力するとともにこの
アドレスをアイドルアドレスとしてアイドルアドレス管
理キュー２０６に格納する。
【００４６】共有バッフア１０４は１パケット時間にＮ
個のパケットを同時に受信でき、かつ、空きスペースが
Ｎ以上あるので、各入力ポートにおけるパケット読み出
し動作は、他の入力ポートの動作とは独立に行なえる。
個のパケットを同時に受信でき、かつ、空きスペースが
Ｎ以上あるので、各入力ポートにおけるパケット読み出
し動作は、他の入力ポートの動作とは独立に行なえる。
【００４７】パケットを出力する優先順位は実施例で
は、ＣＢＲパケットが最優先に、ついでＶＢＲＭパケッ
ト、共有バッフア１０４における占有量の少ない出力ポ
ートへいくＶＢＲパケットの順になっている。
は、ＣＢＲパケットが最優先に、ついでＶＢＲＭパケッ
ト、共有バッフア１０４における占有量の少ない出力ポ
ートへいくＶＢＲパケットの順になっている。
【００４８】入力バッフア１０１−１から出力されたパ
ケットは、共有バッフア制御部１０５のアイドルアドレ
ス管理キュー３０３から分配部３０１を介して供給され
るアイドルアドレスが指している共有バッフア１０４の
対応場所に格納されると同時に、分配部３０１は入力さ
れたパケットの特性とその出力ポート情報とに基づいて
そのパケットの格納アドレスを参照数字３０２−１〜３
０２−Ｎの中の対応する出力アドレス管理キューに格納
する。
ケットは、共有バッフア制御部１０５のアイドルアドレ
ス管理キュー３０３から分配部３０１を介して供給され
るアイドルアドレスが指している共有バッフア１０４の
対応場所に格納されると同時に、分配部３０１は入力さ
れたパケットの特性とその出力ポート情報とに基づいて
そのパケットの格納アドレスを参照数字３０２−１〜３
０２−Ｎの中の対応する出力アドレス管理キューに格納
する。
【００４９】共有バッフア１０４からパケットを出力す
るときには、選択部３０４はＣＢＲアドレス管理キュー
におけるアドレスを優先的に選択し、この選択されたア
ドレスの指している共有バッフア１０４の場所からパケ
ットを対応する出力ポートに出力するとともにこのアド
レスをアイドルアドレスとしてアイドルアドレス管理キ
ュー３０３に格納する。
るときには、選択部３０４はＣＢＲアドレス管理キュー
におけるアドレスを優先的に選択し、この選択されたア
ドレスの指している共有バッフア１０４の場所からパケ
ットを対応する出力ポートに出力するとともにこのアド
レスをアイドルアドレスとしてアイドルアドレス管理キ
ュー３０３に格納する。
【００５０】以上説明したように、本実施例のＮ×Ｎパ
ケット交換方式は、共有バッフアにおける空きスペース
がパケットＮ個分より少ない場合には、入力バッフアか
ら共有バッフアへの出力を抑止するように制御すること
により、入力ポート間の高速スケジューリングをなくし
て、各入力ポートでの独立な低速度のスケジューリング
ですますことができ、また高速アクセスを要する共有バ
ッフアを小容量ですませ、大容量を必要とするのは低速
アクセスでよい入力バッフアとすることにより、従来方
式に比し容易に実現でき、かつ、バースト性に強いトラ
ヒックに対しても高スループットを得ることができる。
ケット交換方式は、共有バッフアにおける空きスペース
がパケットＮ個分より少ない場合には、入力バッフアか
ら共有バッフアへの出力を抑止するように制御すること
により、入力ポート間の高速スケジューリングをなくし
て、各入力ポートでの独立な低速度のスケジューリング
ですますことができ、また高速アクセスを要する共有バ
ッフアを小容量ですませ、大容量を必要とするのは低速
アクセスでよい入力バッフアとすることにより、従来方
式に比し容易に実現でき、かつ、バースト性に強いトラ
ヒックに対しても高スループットを得ることができる。
【００５１】本実施例では１対１通信のＶＢＲパケット
には用途別等により特にクラス分けして特定の対処をす
ることをしていないが、このＶＢＲパケットにも複数の
クラスを設け、入力バッフア制御部にクラス別のアドレ
ス管理キューを設けることと、共有バッフアの空き状態
を各クラスに対応して設定することにより、多彩なサー
ビス品質を満たすことができる。なお、上記実施例の説
明ではＶＢＲについては、１対１通信とＶＢＲＭの両方
ある場合を考えているので、一般性を有していることは
明白である。ＣＢＲについては特に言及していないが、
１対１通信のＣＢＲトラヒックとマルチキャスト通信パ
ケットのＣＢＲトラヒックとが加わったとしても、ＣＢ
Ｒトラヒック、すなわち、固定ビットレートトラヒック
は必ず固定帯域を予約するため、共有バッフアから出力
する際に優先的にＣＢＲが出力されていれば（これは極
めて一般的）共有バッフアを一杯にさせることはない。
したがって、１対１通信のＣＢＲトラヒックとマルチキ
ャスト通信パケットのＣＢＲトラヒックとを同一キュー
に入れても問題は発生しない。以上により本発明は一般
的なＣＢＲ／ＶＢＲに対して、ともに、上記記載の効果
を有している。
には用途別等により特にクラス分けして特定の対処をす
ることをしていないが、このＶＢＲパケットにも複数の
クラスを設け、入力バッフア制御部にクラス別のアドレ
ス管理キューを設けることと、共有バッフアの空き状態
を各クラスに対応して設定することにより、多彩なサー
ビス品質を満たすことができる。なお、上記実施例の説
明ではＶＢＲについては、１対１通信とＶＢＲＭの両方
ある場合を考えているので、一般性を有していることは
明白である。ＣＢＲについては特に言及していないが、
１対１通信のＣＢＲトラヒックとマルチキャスト通信パ
ケットのＣＢＲトラヒックとが加わったとしても、ＣＢ
Ｒトラヒック、すなわち、固定ビットレートトラヒック
は必ず固定帯域を予約するため、共有バッフアから出力
する際に優先的にＣＢＲが出力されていれば（これは極
めて一般的）共有バッフアを一杯にさせることはない。
したがって、１対１通信のＣＢＲトラヒックとマルチキ
ャスト通信パケットのＣＢＲトラヒックとを同一キュー
に入れても問題は発生しない。以上により本発明は一般
的なＣＢＲ／ＶＢＲに対して、ともに、上記記載の効果
を有している。
【００５２】
【発明の効果】以上説明したように、本発明のパケット
交換方法は、共有バッフアにおける空きスペースがパケ
ットＮ個分より少ない場合には、入力バッフアから共有
バッフアへの出力を抑止するように制御することによ
り、入力ポート間の高速スケジューリングをなくして、
各入力ポートでの独立な低速度のスケジューリングです
ますことができ、また高速アクセスを要する共有バッフ
アを小容量ですませ、大容量を必要とするのは低速アク
セスでよい入力バッフアとすることにより、従来方式に
比し大幅に実現性を向上でき、かつ、バースト性に強い
トラヒックに対しても高スループットを得ることができ
るという効果を有する。
交換方法は、共有バッフアにおける空きスペースがパケ
ットＮ個分より少ない場合には、入力バッフアから共有
バッフアへの出力を抑止するように制御することによ
り、入力ポート間の高速スケジューリングをなくして、
各入力ポートでの独立な低速度のスケジューリングです
ますことができ、また高速アクセスを要する共有バッフ
アを小容量ですませ、大容量を必要とするのは低速アク
セスでよい入力バッフアとすることにより、従来方式に
比し大幅に実現性を向上でき、かつ、バースト性に強い
トラヒックに対しても高スループットを得ることができ
るという効果を有する。
【図１】本発明のパケット交換方法を適用する装置の一
実施例を示すブロック図である。
実施例を示すブロック図である。
【図２】入力バッフア制御部のブロック図である。
【図３】共有バッフア制御部のブロック図である。
【図４】パケット選択情報の作成過程を示す流れ図であ
る。
る。
１００−１〜１００−Ｎ 入力ポート １０１−１〜１０１−Ｎ 入力バッフア １０２−１〜１０２−Ｎ 入力バッフア制御部 １０４ 共有バッフア １０５ 共有バッフア制御部 １１０−１〜１１０−Ｎ 出力ポート ２０１、３０１ 分配部 ２０２ ＣＢＲアドレス管理キュー ２０３ ＶＢＲＭアドレス管理キュー ２０４−ｉ（ｉ＝１〜Ｎ） ＶＢＲ出力ｉアドレス管
理キュー ２０５、３０４ 選択部 ２０６、３０３ アイドルアドレス管理キュー ３０２−ｉ（ｉ＝１〜Ｎ） 出力ｉアドレス管理キュ
ー ３０８ パケット選択情報作成部
理キュー ２０５、３０４ 選択部 ２０６、３０３ アイドルアドレス管理キュー ３０２−ｉ（ｉ＝１〜Ｎ） 出力ｉアドレス管理キュ
ー ３０８ パケット選択情報作成部
Claims (5)
- 【請求項１】 固定長パケットを扱うパケット交換方法
において、複数の入力ポートに対応してそれぞれ設置さ
れている入力バッフアを有しかつ複数の出力ポートに対
応して共通に設置されている共有バッフアを有し、前記
複数の入力ポートから入力されたパケットを前記複数の
入力ポートに対応して設置されているそれぞれの入力バ
ッフアに入力し、前記入力バッフアからパケットを出力
するときには前記共有バッフアの空きスペースがＮ（Ｎ
は入力ポートの数）パケット分以上であれば前記入力バ
ッフアにある複数のパケットの中から一つ選択してこの
選択されたパケットを前記共有バッフアに入力し、前記
共有バッフアからパケットを出力するときにはパケット
の出力ポート情報に基づきこれに対応する出力ポート宛
の複数のパケットから一つ選択してこの選択されたパケ
ットを前記共有バッフアから前記対応する出力ポートに
出力することを特徴とするパケット交換方法。 - 【請求項２】 請求項１において、共有バッフアの空き
スペースがＮパケット分以上であれば、複数の入力バッ
フアからマルチキャスト通信パケットが出力し、前記共
有バッフアの空きスペースがｐ（Ｎ＜ｐ）パケット分以
上であれば、前記複数の入力バッフアから１対１通信パ
ケットが出力することを特徴とするパケット交換方法。 - 【請求項３】 請求項１または請求項２において、複数
の入力バッフアから優先クラストラヒックのパケットを
優先的に共有バッフアに入力し、前記共有バッフアから
パケットを出力するときには前記優先クラストラヒック
のパケットが優先的に出力されることを特徴とするパケ
ット交換方法。 - 【請求項４】 請求項３において、非優先クラストラヒ
ックのパケットが占有できる共有バッフアの最大容量を
Ｍパケット分とし、前記非優先クラストラヒックのパケ
ットが占有した共有バッフアの量が（Ｍ−Ｎ）パケット
分より多くなるときには前記非優先クラストラヒックの
パケットが複数の入力バッフアから出力できないことを
特徴とするパケット交換方法。 - 【請求項５】 請求項４において、非優先クラストラヒ
ックのパケットが占有した共有バッフアの量が（Ｍ−
Ｎ）パケット分以下の場合、前記共有バッフアにおいて
ｉ（ｉ＝１〜Ｎ）番目の出力ポートへいくパケットの格
納数がｍ（（Ｍ−Ｎ）＞ｍ≧０）以下であるとし、ｊ
（ｊ＝１〜Ｎ，ｊ≠ｉ）番目の出力ポートへいくパケッ
トの格納数がｍより大であるときには、前記ｉ番目の出
力ポートへいくパケットを前記ｊ番目の出力ポートへい
くパケットより優先的に入力バッフアから出力すること
を特徴とするパケット交換方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24766893A JP2621770B2 (ja) | 1993-10-04 | 1993-10-04 | パケット交換方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24766893A JP2621770B2 (ja) | 1993-10-04 | 1993-10-04 | パケット交換方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107116A JPH07107116A (ja) | 1995-04-21 |
| JP2621770B2 true JP2621770B2 (ja) | 1997-06-18 |
Family
ID=17166890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24766893A Expired - Fee Related JP2621770B2 (ja) | 1993-10-04 | 1993-10-04 | パケット交換方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2621770B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
| US5946318A (en) * | 1997-03-21 | 1999-08-31 | International Business Machines Corporation | Method and apparatus for processing and packetizing data from a data stream |
| US6021440A (en) * | 1997-05-08 | 2000-02-01 | International Business Machines Corporation | Method and apparatus for coalescing and packetizing data |
| JP5625997B2 (ja) | 2011-02-23 | 2014-11-19 | 富士通株式会社 | 通信システムおよび伝送装置 |
-
1993
- 1993-10-04 JP JP24766893A patent/JP2621770B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07107116A (ja) | 1995-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2655464B2 (ja) | パケット交換方式 | |
| CA2123951C (en) | Output-buffer switch for asynchronous transfer mode | |
| US6628650B1 (en) | Variable rate TDM switching system | |
| CA1292541C (en) | Hybrid time multiplex switching system with optimized buffer memory | |
| EP0678996B1 (en) | Apparatus and method of processing bandwidth requirements in an ATM switch | |
| EP0299473B1 (en) | Switching system and method of construction thereof | |
| EP0681385B1 (en) | Method and apparatus for priority control for cells in an output buffer type ATM switch | |
| US5719865A (en) | Traffic shaping method and apparatus for ATM switching unit | |
| US5757771A (en) | Queue management to serve variable and constant bit rate traffic at multiple quality of service levels in a ATM switch | |
| CA2043600C (en) | Serving constant bit rate traffic in a broadband data switch | |
| JP2856104B2 (ja) | Ａｔｍスイッチ | |
| CA2156654C (en) | Dynamic queue length thresholds in a shared memory atm switch | |
| US6349097B1 (en) | Multicasting in switching apparatus | |
| US4893304A (en) | Broadband packet switch with combined queuing | |
| US6388993B1 (en) | ATM switch and a method for determining buffer threshold | |
| EP0471344A1 (en) | Traffic shaping method and circuit | |
| JPH07154424A (ja) | デ−タパケットを一時的に記憶する方法および装置とこのような装置を有する交換装置 | |
| JP2002141948A (ja) | 別々の出力バッファを備えたスイッチング構成および方法 | |
| JP2000510308A (ja) | トラフィック・フローごとのバッファ管理のための方法および装置 | |
| CA2188882A1 (en) | Atm architecture and switching element | |
| JP2000261506A (ja) | レート制御されるマルチクラスの大容量パケットスイッチ | |
| US6101190A (en) | Switching system and method for asynchronous transfer mode exchange for multimedia service | |
| EP0700187B1 (en) | A cell switching apparatus and a cell switching system | |
| JP2621770B2 (ja) | パケット交換方法 | |
| US5517496A (en) | Input waiting line system especially provided for connection to the inputs of a blockage-free switching matrix of the spatial type |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970128 |
|
| LAPS | Cancellation because of no payment of annual fees |