Nothing Special   »   [go: up one dir, main page]

JP2517002Y2 - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2517002Y2
JP2517002Y2 JP1989051155U JP5115589U JP2517002Y2 JP 2517002 Y2 JP2517002 Y2 JP 2517002Y2 JP 1989051155 U JP1989051155 U JP 1989051155U JP 5115589 U JP5115589 U JP 5115589U JP 2517002 Y2 JP2517002 Y2 JP 2517002Y2
Authority
JP
Japan
Prior art keywords
package
positioning
lead
plan
positioning member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1989051155U
Other languages
English (en)
Other versions
JPH02142538U (ja
Inventor
定 加治佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP1989051155U priority Critical patent/JP2517002Y2/ja
Publication of JPH02142538U publication Critical patent/JPH02142538U/ja
Application granted granted Critical
Publication of JP2517002Y2 publication Critical patent/JP2517002Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、四角形状の絶縁基体を有し、この内部に
半導体素子が収納される半導体素子収納用パッケージに
関し、特にこのパッケージの位置決め構造に関する。
〔従来の技術〕
半導体素子収納用パッケージとして、パッケージ本体
から水平方向外部に突出したリード端子を有するフラッ
トタイプのパッケージがある。このようなフラットタイ
プのパッケージを基板上にはんだ付けする場合、基板上
のパターンに予めはんだを供給し、前記リード端子をこ
のパターンに位置決めし、加熱、加圧してはんだ付けを
行うようにしている。
リード端子がパッケージから下方に突出し、このリー
ド端子を基板上のソケットに差し込んでパッケージをセ
ットするタイプのものにおいては、その位置決めも容易
であるが、前記のようなフラットタイプのパッケージで
は、基板上での位置決めが困難である。一方、最近の高
密度、高速化に伴いリード端子の数が増え、またピッチ
も小さくなってきているので、パッケージを実装する際
に、その位置決めを正確に、かつ容易に行えることが要
求されてきている。
そこで、特開昭61−20392号公報等に示されるよう
に、パッケージに凹凸またはノッチを設け、これにより
位置決めする方法が提供されている。
〔考案が解決しようとする課題〕
前記のような従来の位置決め方法は、パッケージや電
子部品本体裏面に位置決め用のノッチを設けて行うもの
である。しかし、このような方法では、パッケージ本体
とリード端子とがずれて固着された場合、リード端子と
基板との位置関係もずれてしまい、正確な位置決めを行
うことができない。
また、フラットタイプのパッケージをソケットに挿入
するような方式のものでは、位置決め用のノッチ等は設
けられていない。また、パッケージ本体を構成するセラ
ミック等の外周部をソケット側の凹部に挿入して位置決
めするものもあるが、このような構成では高い精度で位
置決めを行うことができない。
また、このようなフラットタイプのパッケージをソケ
ットにセットする場合、リード端子と、このリード端子
が挿入される溝との間にはある程度の余裕(隙間)が設
けられている。したがって、パッケージをソケットにセ
ットした状態で搬送すると、パッケージがガタつき、衝
撃等でリード端子が曲がってしまうという問題がある。
特に、最近では、パッケージの大型化とともに、装置全
体の小型化によるリード端子の細,薄化が進み、細くか
つ薄いリード端子で、重くなったパッケージ本体をソケ
ットの中で支えなければならなくなってきており、リー
ド端子が搬送中に曲がるという問題が生じやすくなって
いる。
この考案の目的は、パッケージ実装時の位置決めが正
確かつ容易になり、またパッケージをソケットにセット
したときにリード端子の曲がり等を防止することができ
る半導体素子収納用パッケージを提供することにある。
〔課題を解決するための手段〕
本考案にかかる半導体素子収納用パッケージは、絶縁
基板と複数個のリード端子と位置決め部材とを備えてい
る。絶縁基板は、上面外周部にリード端子を固着させる
複数のパッドと、少なくとも1対の対角線上の上面角部
に位置決め部材を固着させるメタライズ層とが形成され
ており平面視四角形状に構成されている。複数個のリー
ド端子は、平面視絶縁基体の外周縁より大きな内周辺を
有し後工程で除去される四角形状の外枠部の内周辺から
平面視内側方向に延設されている。位置決め部材は、外
枠部材の少なくとも1対の対角線上の角部から平面視内
側方向に延設され後工程で除去されるダミーリード先端
に支持され絶縁基体上に重ね合わされるとき位置決め用
孔が絶縁基体より平面視外側に突出するように配置され
ている。
この考案においては、パッケージ本体を構成する絶縁
基体の対角線上の角部に位置決め部材が固着されてい
る。したがって、パッケージを基板上に直接装着する場
合は、前記位置決め部材に位置決め用の孔を形成すると
ともに、基板上に位置決め用のピンを設けておく。そし
て、前記位置決め部材の孔に基板上のピンを挿入しなが
らパッケージを装着すれば、精度良く、かつ容易に位置
決めを行うことができる。このとき、位置決め部材をリ
ードフレームの一部によって形成することにより、リー
ド端子と位置決め部材が精度よく位置決めされ、たとえ
ばパッケージに位置ずれが起こっても、リード端子と基
板との位置関係がずれることはない。
また、パッケージをソケットに挿入する場合には、ソ
ケットの内側角部に前記パッケージ側の位置決め部材が
係合する凹部を設けておけば、これにより位置決めが容
易にかつ正確に行えるとともに、この位置決め部材によ
ってパッケージを保持することも可能となり、リード端
子の曲がり等を防止することができる。
〔実施例〕
第1図は本考案の一実施例による半導体素子収納用パ
ッケージを示す。このパッケージは、セラミックにより
形成された絶縁基体としてのパッケージ本体1を有して
いる。このパッケージ本体1は、平面ほぼ正方形状に形
成されており、その中央部には上方に突出する四角形状
の立壁部2が形成されている。この立壁部2には、シー
ルリング3を介して図示しない蓋が取り付けられるよう
になっている。立壁部2の内部には、半導体素子を収納
するための空所4が設けられている。パッケージ本体1
の4辺外周部には、第1図及びその一部拡大図である第
3図で示すように、リード端子6をはんだ付けするため
のパッド(メタライズ層)5が形成されている。このパ
ッド5は、パッケージ本体内部に埋設されたメタライズ
層を介して、このパッケージ本体内部に収納される半導
体素子と電気的に接続されるようになっている。そし
て、このパッド5に複数のリード端子6が固着されてい
る。また、パッケージ本体1の4つの角部には、それぞ
れ位置決め部材7がメタライズ層8を介して固着されて
いる。この位置決め部材7のほぼ中央部には、位置決め
用の孔9が形成されている。
第2図に、リード端子6を構成するリードフレーム10
を示す。リードフレム10は、コバール、鉄−ニッケル42
合金等の薄板をプレス等によって形成してなるものであ
る。この図に示すように、リード端子6及び位置決め部
材7は1枚のリードフレーム10によって形成されてお
り、位置決め部材7はダミーリード11によってリードフ
レーム10の外枠部12に連結されている。このリードフレ
ーム10のリード端子6形成部及び位置決め部材7形成部
は、パッド5やメタライズ層8を介してパッケージ本体
1に固着される。その後、外枠部12を切断するととも
に、第3図の一点鎖線A,Bで示すように位置決め部材7
からダミーリード11を切断して、第1図に示すようなパ
ッケージを構成する。その後、リード端子6を所定の形
状に成形する(第4図参照)。
このような構成になるパッケージを基板に取り付ける
場合は、第4図に示すように、まず基板15に位置決め用
のピン16を立設しておく。そして、このピン16と位置決
め部材7の孔9とを位置決めし、ピン16に位置決め部材
7の孔9を挿入しながらパッケージを基板15上に載置す
る。そして、リード端子6の外周部を、基板15上に形成
されたパターン状にはんだ付けする。
このような本実施例では、位置決め部材7はダミーリ
ード11を介してリード端子6と一体化されているため、
リード端子6と位置決め部材7とが高精度に位置決めさ
れている。したがって、位置決め部材7と基板15上とを
位置決めすれば、リード端子6と基板15(基板上のパタ
ーン)との位置決めも精度良く行うことができる。ま
た、リードフレーム10の固着時に、パッケージ本体1と
リード端子6が位置ずれを起こしたような場合にも、リ
ード端子6と位置決め部材7とが高精度に位置決めされ
ているので、リード端子6と基板15との位置関係がずれ
ることはない。パッケージ本体1の4つの角部にはメタ
ライズ層8が設けられているため、リード端子6をパッ
ド5に固着する際に、同時に位置決め部材7をメタライ
ズ層8に固着することができ、作業を単純化することが
できる。
そしてさらに、パッケージを基板15上に実装したと
き、位置決め部材7とピン16によってパッケージ本体1
の位置が固定されるので、リード端子6自体に負担がか
かることはなく、リード端子6の曲がり、外れを防止す
ることができる。
〔他の実施例〕
(a)前記実施例では、パッケージを基板15上に直接固
着する場合について説明したが、パッケージを基板上の
ソケットにセットする場合にも同様に本考案を適用する
ことができる。第5図にこの場合の例を示す。
この第5図に示す実施例では、パッケージ1がセット
されるソケット20が基板上に載置されている。なお、パ
ッケージの構造については、リード端子6がフラット形
状である点が前記実施例と異なるが、その他の点は同様
である。ソケット20には、パッケージ本体1を支持する
ための凹部(図示せず)が形成されているとともに、こ
の外周部に、リード端子6が挿入される溝22が形成され
ている。また、パッケージ本体1を支持する4つの角部
には、位置決め部材7が係合する凹部21が形成されてい
る。
そして、パッケージをこのソケット20にセットする際
は、パッケージの位置決め部材7をソケット20の凹部21
に係合させて、パッケージをソケット20内に挿入する。
このような実施例では、位置決め部材7とソケット20
側の凹部21によって容易に位置決めを行うことができる
とともに、位置決め部材7と凹部21との係合によってパ
ッケージ本体1の横方向のずれを防止することができ
る。したがって、ソケット20内にパッケージ1をセット
した状態で搬送しても、パッケージ1がずれることはな
く、リード端子6が曲がったり、外れたりするようなこ
ともない。
(b)前記実施例では、パッケージ本体1の4つの角部
のそれぞれに位置決め部材7を設けたが、この位置決め
部材7は、少なくとも対角線上の2つの角部に設けられ
ていればよく、必ずしも4つの角部に設けられている必
要はない。
(c)前記実施例では、パッケージ本体1の4辺それぞ
れにリード端子6が設けられた場合について説明した
が、2方向にリード端子が突出して設けられているよう
なパッケージにも同様に本考案を適用することができ
る。
〔考案の効果〕
このように本考案では、少なくとも1対の位置決め部
材を絶縁基体の対角線上の角部に固着したので、パッケ
ージの位置合わせが、正確かつ容易になり、パッケージ
を実装する際の自動化を容易にすることができる。ま
た、この位置決め部材を基板上のピン等に固定させるこ
とによって、パッケージの位置ずれを防止することがで
き、リード端子の曲がり等を防止することができる。
【図面の簡単な説明】
第1図は本考案の一実施例による半導体素子収納用パッ
ケージの平面図、第2図はこのパッケージに用いられる
リードフレームの平面図、第3図はパッケージ本体にリ
ードフレームを固着した際の一部拡大図、第4図は前記
半導体素子収納用パッケージを基板上に実装した際の正
面図、第5図は前記半導体素子収納用パッケージをソケ
ット内にセットした際の平面図である。 1……パッケージ本体、4……空所、6……リード端
子、7……位置決め部材、9……位置決め用孔、10……
リードフレーム、11……ダミーリード、15……基板、16
……位置決め用ピン、20……ソケット、21……位置決め
用凹部。

Claims (1)

    (57)【実用新案登録請求の範囲】
  1. 【請求項1】外部基板の所定位置に突出されるピンに位
    置決め用孔が挿通されて絶縁基体が前記外部基板に位置
    決めされる半導体素子収納用パッケージであって、 上面外周部にリード端子を固着させる複数個のパッド
    と、少なくとも1対の対角線上の上面角部に位置決め部
    材を固着させるメタライズ層とが形成された平面視四角
    形状の絶縁基体と、 平面視前記絶縁基体の外周縁より大きな内周辺を有し後
    工程で除去される四角形状の外枠部の内周辺から平面視
    内側方向に延設された複数個のリード端子と、 前記外枠部材の少なくとも1対の対角線上の角部から平
    面視内側方向に延設され後工程で除去されるダミーリー
    ド先端に支持され前記絶縁基体上に重ね合わされるとき
    前記位置決め用孔が前記絶縁基体より平面視外側に突出
    するように配置される位置決め部材と、 を備える半導体素子収納用パッケージ。
JP1989051155U 1989-04-28 1989-04-28 半導体素子収納用パッケージ Expired - Lifetime JP2517002Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1989051155U JP2517002Y2 (ja) 1989-04-28 1989-04-28 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1989051155U JP2517002Y2 (ja) 1989-04-28 1989-04-28 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JPH02142538U JPH02142538U (ja) 1990-12-04
JP2517002Y2 true JP2517002Y2 (ja) 1996-11-13

Family

ID=31570338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1989051155U Expired - Lifetime JP2517002Y2 (ja) 1989-04-28 1989-04-28 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2517002Y2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5794952U (ja) * 1980-12-01 1982-06-11
JPS6151849A (ja) * 1984-08-21 1986-03-14 Toshiba Corp フラツトパツケ−ジ形集積回路素子
JP2506989Y2 (ja) * 1988-06-03 1996-08-14 新光電気工業株式会社 高周波素子用パッケ―ジ

Also Published As

Publication number Publication date
JPH02142538U (ja) 1990-12-04

Similar Documents

Publication Publication Date Title
US5643835A (en) Process for manufacturing and mounting a semiconductor device leadframe having alignment tabs
JPH11289024A (ja) 半導体装置及びその製造方法
KR970067801A (ko) 반도체 장치 및 그 제조방법
US5728601A (en) Process for manufacturing a single in-line package for surface mounting
JPH10242374A (ja) 半導体装置
JP2517002Y2 (ja) 半導体素子収納用パッケージ
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JPH0126111Y2 (ja)
JP2687493B2 (ja) 半導体装置の表面実装構造
JPH05259372A (ja) ハイブリッドic
JP2003051562A (ja) 半導体装置
JP2003123922A (ja) 半導体装置とソケットまたは実装基板との接続構造
JP4577686B2 (ja) 半導体装置及びその製造方法
JP2000357757A (ja) 半導体装置および電子回路装置
JP2593416Y2 (ja) チップ基板用icソケット
JP3170033B2 (ja) 電子回路装置
JPH05327161A (ja) 電子回路モジュール
JPH09184850A (ja) 半導体加速度センサの基板実装方法
JPH0631723Y2 (ja) 半導体装置
JP2536568B2 (ja) リ―ドフレ―ム
JP2885285B1 (ja) 集積回路パッケージ
JPH03205859A (ja) 半導体装置
JP2818700B2 (ja) 半導体装置
JPS59117139A (ja) 半導体装置
JPH038366A (ja) 半導体装置用パッケージ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term