JP2565283B2 - Monolithic microwave integrated circuit - Google Patents
Monolithic microwave integrated circuitInfo
- Publication number
- JP2565283B2 JP2565283B2 JP5113533A JP11353393A JP2565283B2 JP 2565283 B2 JP2565283 B2 JP 2565283B2 JP 5113533 A JP5113533 A JP 5113533A JP 11353393 A JP11353393 A JP 11353393A JP 2565283 B2 JP2565283 B2 JP 2565283B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- semiconductor substrate
- integrated circuit
- monolithic microwave
- microwave integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明はモノリシックマイクロ波
集積回路(MMIC)およびそのチップ(MMICチッ
プ)に関し、特にバイアホールで電極端子を接地する電
界効果トランジスタ(FET)を有するMMICおよび
そのチップに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic microwave integrated circuit (MMIC) and its chip (MMIC chip), and more particularly to an MMIC having a field effect transistor (FET) whose electrode terminal is grounded by a via hole and its chip.
【0002】[0002]
【従来の技術】従来、Kバンド以上の高い周波数帯(1
4GHz以上)において、増幅素子であるFETを半導
体基板の表面に形成するMMICチップは、上記FET
の接地端子と接地電位との間の接続インダクタンスを減
らすために、バイアホールによって上記接地端子を上記
半導体基板の裏面に形成されたメタライズ導体に直接接
続している。上記バイアホール構造をとるMMICチッ
プは、製造プロセスを容易にするとともに上記接続イン
ダクタンスを減少させるために、上記MMICチップの
回路素子を形成する半導体基板を極力薄くする必要があ
った。なお、この種のMMICでは、上記接続インダク
タンスの減少以外にも後述する種々の設計要素を考慮す
ることによって、電気性能を向上させる必要がある。2. Description of the Related Art Conventionally, a high frequency band (1
At 4 GHz or higher), the MMIC chip that forms the FET, which is an amplification element, on the surface of the semiconductor substrate is
In order to reduce the connection inductance between the ground terminal and the ground potential, the ground terminal is directly connected to the metallized conductor formed on the back surface of the semiconductor substrate by a via hole. In the MMIC chip having the via hole structure, it is necessary to make the semiconductor substrate forming the circuit element of the MMIC chip as thin as possible in order to facilitate the manufacturing process and reduce the connection inductance. Incidentally, in this type of MMIC, it is necessary to improve the electric performance by considering various design elements described later in addition to the reduction of the connection inductance.
【0003】図4は、上述の従来技術を用いたMMIC
チップの断面図であり、公開特許公報(公開番号:昭6
3−164503,公開日:昭和63年7月7日,発明
の名称:モノリシックマイクロウエーブ集積回路)に開
示されている。FIG. 4 shows an MMIC using the above-mentioned conventional technique.
FIG. 3 is a cross-sectional view of a chip, which is an open patent publication (publication number: Sho 6
3-164503, publication date: July 7, 1988, title of invention: monolithic microwave integrated circuit).
【0004】このMMICチップは、半導体基板54の
表面にマイクロストリップ導体51aおよび51bを,
半導体基板54の裏面にメタライズ処理によりメタライ
ズ導体53をそれぞれ形成しており、マイクロストリッ
プ導体51aおよび51bと接地電位を保つメタライズ
導体53とでマイクロストリップ線路を構成し、これら
のマイクロストリップ線路で回路素子間を接続する。ま
た、このMMICチップは半導体基板54の表面に形成
したFETや高周波終端(図示せず)と接地電位にある
半導体基板54の裏面との間をバイアホール52によっ
て少ない浮遊リアクタンスで接続している。ここで、こ
のMMICチップは、半導体基板54裏面のマイクロス
トリップ導体51aおよび51bに対応する部分にスリ
ット54aおよび54bをそれぞれ設け、これらスリッ
ト54aおよび54bの端部に電界を集中させることに
より、このMMICチップの回路設計において上記マイ
クロストリップ線路に要請される高インピーダンス特性
を実現させている。This MMIC chip has microstrip conductors 51a and 51b on the surface of a semiconductor substrate 54.
Metallized conductors 53 are respectively formed on the back surface of the semiconductor substrate 54 by a metallization process, and the microstrip conductors 51a and 51b and the metallized conductor 53 that maintains the ground potential constitute a microstrip line, and these microstrip lines form a circuit element. Connect between. Further, in this MMIC chip, the FET or high frequency terminal (not shown) formed on the surface of the semiconductor substrate 54 and the back surface of the semiconductor substrate 54 at the ground potential are connected by the via hole 52 with a small floating reactance. Here, in this MMIC chip, slits 54a and 54b are provided in the portions corresponding to the microstrip conductors 51a and 51b on the back surface of the semiconductor substrate 54, respectively, and the electric field is concentrated at the end portions of these slits 54a and 54b, whereby the MMIC is formed. In the circuit design of the chip, the high impedance characteristics required for the microstrip line are realized.
【0005】[0005]
【発明が解決しようとする課題】従来のMMICチップ
およびこのMMICチップを使用するMMICでは、バ
イアホールを形成するためには半導体基板を薄くする必
要があるので、マイクロストリップ線路のインピーダン
スを高くするにはマイクロストリップ導体の幅を狭くす
る必要があり、このためマイクロストリップ線路の伝送
損失が大きくなるという問題があった。この伝送損失
は、図4のとおりにマイクロストリップ線路のインピー
ダンスを高くしても、所望値よりなお大きすぎる。In the conventional MMIC chip and the MMIC using this MMIC chip, since it is necessary to thin the semiconductor substrate in order to form the via hole, it is necessary to increase the impedance of the microstrip line. It is necessary to reduce the width of the microstrip conductor, which causes a problem that the transmission loss of the microstrip line increases. This transmission loss is still larger than the desired value even if the impedance of the microstrip line is increased as shown in FIG.
【0006】また、上記半導体基板の表面に形成される
マイクロストリップ導体が複雑な形状を有する場合に
は、電界を集中させるための端部の必要な上記スリット
をこの半導体基板の裏面に形成するのが困難である。When the microstrip conductor formed on the front surface of the semiconductor substrate has a complicated shape, the slit required for the end portion for concentrating the electric field is formed on the back surface of the semiconductor substrate. Is difficult.
【0007】さらに、MMICにおいては、FET等に
よる発熱をMMICチップを保持するベースキャリアへ
効率よく放熱できることが望まれている。Further, in the MMIC, it is desired that heat generated by the FET or the like can be efficiently radiated to the base carrier holding the MMIC chip.
【0008】[0008]
【0009】[0009]
【課題を解決するための手段】本発明のモノリシックマ
イクロ波集積回路は、電界効果トランジスタを含む発熱
機能素子とストリップ導体を含む低損失の伝送回路素子
とを半導体基板の表面側に形成し、前記半導体基板の裏
面の前記伝送回路素子に対応する位置を除きかつ該位置
の近傍を除く部分にメタライズ導体を形成し、前記電界
効果トランジスタのソース端子をバイアホールによって
前記メタライズ導体に接続したモノリシックマイクロ波
集積回路チップと、前記メタライズ導体を固定接続して
前記モノリシックマイクロ波集積回路チップを保持する
とともに前記半導体基板の裏面から電気的に離れた距離
に前記伝送回路素子の接地電位を生じる導体の一面を有
するベースキャリアとを備えている。SUMMARY OF THE INVENTION The monolithic microwave integrated circuit of the present invention comprises a heat generating device including a field effect transistor.
Low loss transmission circuit element including functional element and strip conductor
Are formed on the front surface side of the semiconductor substrate, and
Except for the position of the surface corresponding to said transmission circuit element and said position
A metallized conductor is formed in the area excluding the vicinity of
The source terminal of the effect transistor is via
Monolithic microwave connected to the metallized conductor
An integrated circuit chip and a metallized conductor are fixedly connected to hold the monolithic microwave integrated circuit chip, and one surface of a conductor that generates a ground potential of the transmission circuit element is electrically separated from the back surface of the semiconductor substrate. And a base carrier having the same.
【0010】このモノリシックマイクロ波集積回路の一
つは、前記ベースキャリアの導体の一面が凸部および凹
部を有しているとともに前記メタライズ導体がこの凸部
に固定接続される構成を採ってもよい。One of the monolithic microwave integrated circuits may have a structure in which one surface of the conductor of the base carrier has a convex portion and a concave portion, and the metallized conductor is fixedly connected to the convex portion.
【0011】また、このモノリシックマイクロ波集積回
路の別の一つは、前記裏面と前記凹部とが構成する空間
に、誘電率が前記半導体基板の誘電率より低い誘電体を
充填する構成を採ってもよい。Another one of the monolithic microwave integrated circuits has a structure in which a space formed by the back surface and the recess is filled with a dielectric material having a dielectric constant lower than that of the semiconductor substrate. Good.
【0012】また、このモノリシックマイクロ波集積回
路のさらに別の一つは、前記メタライズ導体の厚さが3
0μm以上であり、前記導体の一面が平らな面であり、
前記半導体基板の裏面から電気的に離れた距離が前記メ
タライズ導体によって保持される構成を採ってもよい。Still another one of the monolithic microwave integrated circuits is that the metallized conductor has a thickness of 3
0 μm or more, one surface of the conductor is a flat surface,
A configuration may be adopted in which a distance electrically separated from the back surface of the semiconductor substrate is held by the metallized conductor.
【0013】[0013]
【実施例】次に本発明について図面を参照して説明す
る。The present invention will be described below with reference to the drawings.
【0014】図1は、本発明の一実施例を示し、(a)
は平面図、(b)はA1−A2切断線の断面図である。FIG. 1 shows an embodiment of the present invention (a).
Is a plan view, and (b) is a sectional view taken along the line A1-A2.
【0015】このMMICは、マイクロ波信号の増幅器
であり、ガリウム砒素製の半導体基板18に形成された
MMICチップ1と、半導体基板18の裏面に形成され
たメタライズ導体16(16a,16bおよび16c)
を自身の凸部22(22a,22bおよび22c)に金
・錫合金(AuSn)の半田づけ等により固定接続する
ベースキャリア2とを備える。メタライズ導体16は公
知の金属メタライズ処理により形成される。This MMIC is an amplifier for microwave signals, and is an MMIC chip 1 formed on a semiconductor substrate 18 made of gallium arsenide and a metallized conductor 16 (16a, 16b and 16c) formed on the back surface of the semiconductor substrate 18.
Is provided with a base carrier 2 for fixedly connecting to the convex portions 22 (22a, 22b and 22c) of itself by soldering gold-tin alloy (AuSn) or the like. The metallized conductor 16 is formed by a known metallization process.
【0016】MMICチップ1には、半導体基板18の
表面にマイクロ波信号の増幅素子であるとともに発熱体
でもあるFET15を形成している。なお、このチップ
1は、発熱体として高周波終端回路等を構成する抵抗体
を含むことがある。また、このチップ1は、半導体基板
18の同じ表面にストリップ導体12(12a,12
b,12c,12dおよび12e)と、ストリップ導体
12を外部回路にボンディングワイヤ等で接続する接続
端子であるボンディングパッド11(11a,11b,
11cおよび11d)と、コンデンサ13(13a,1
3bおよび13c)とを含む。In the MMIC chip 1, a FET 15 is formed on the surface of a semiconductor substrate 18 as a heating element as well as a microwave signal amplifying element. The chip 1 may include a resistor that constitutes a high frequency termination circuit or the like as a heating element. In addition, this chip 1 has the strip conductors 12 (12a, 12a) formed on the same surface of the semiconductor substrate 18.
b, 12c, 12d and 12e) and a bonding pad 11 (11a, 11b, which is a connection terminal for connecting the strip conductor 12 to an external circuit by a bonding wire or the like.
11c and 11d) and the capacitor 13 (13a, 1
3b and 13c).
【0017】マイクロ波信号の入力端子であるボンディ
ングパッド11aが、ストリップ導体12a,コンデン
サ13aおよびストリップ導体12bを介して、FET
15のゲート端子Gに接続されている。ゲート端子G
は、ストリップ導体12bおよびインダクタを構成する
ストリップ導体12cを介してゲート電圧供給用の端子
であるボンディングパッド11cにも接続されている。
FET15のドレイン端子Dが、コンデンサ13bおよ
びストリップ導体12eを介して、増幅されたマイクロ
波信号の出力端子であるボンディングパッド11bに接
続されている。ドレイン端子Dは、インダクタを構成す
るストリップ導体12dを介してドレイン電圧供給用の
端子であるボンディングパッド11dにも接続されてい
る。The bonding pad 11a, which is an input terminal for the microwave signal, is connected to the FET through the strip conductor 12a, the capacitor 13a and the strip conductor 12b.
It is connected to 15 gate terminals G. Gate terminal G
Is also connected to the bonding pad 11c, which is a terminal for supplying a gate voltage, via the strip conductor 12b and the strip conductor 12c forming the inductor.
The drain terminal D of the FET 15 is connected to the bonding pad 11b, which is an output terminal of the amplified microwave signal, via the capacitor 13b and the strip conductor 12e. The drain terminal D is also connected to a bonding pad 11d, which is a terminal for supplying a drain voltage, via a strip conductor 12d that forms an inductor.
【0018】メタライズ導体16bはFET15の直下
に対応する半導体基板18の裏面に配置され、FET1
5による発熱はこのメタライズ導体16bおよびベース
キャリア2の凸部21bを通して空間等に速かに放熱さ
れる。また、メタライズ導体16aおよび16cは、ボ
ンディングパッド11aおよび11bの直下に対応する
半導体基板18の裏面に配置されており、ボンディング
パッド11aおよび11bへ上記ボンディングワイヤを
接続するときの衝撃を緩和して半導体基板18の損傷発
生を防ぐ。The metallized conductor 16b is arranged on the back surface of the semiconductor substrate 18 directly below the FET 15 and corresponds to the FET 1
The heat generated by 5 is quickly radiated to a space or the like through the metallized conductor 16b and the convex portion 21b of the base carrier 2. Further, the metallized conductors 16a and 16c are arranged on the back surface of the semiconductor substrate 18 corresponding to directly below the bonding pads 11a and 11b, and absorb the impact when connecting the bonding wires to the bonding pads 11a and 11b to reduce the semiconductor. The occurrence of damage to the substrate 18 is prevented.
【0019】バイアホール14aはFET15のソース
端子Sと半導体基板18の裏面に形成したメタライズ導
体(図示せず)とを接続する。また、バイアホール14
bはボンディングパッド11dにおける高周波数信号を
バイパスするコンデンサ13cの接地側端子に接続さ
れ、この接地側端子と半導体基板18の裏面に形成した
メタライズ導体(図示せず)とを接続する。これらバイ
アホール14aおよび14bは、図4を参照して説明し
たバイアホール52と同様の構造を備える。The via hole 14a connects the source terminal S of the FET 15 and a metallized conductor (not shown) formed on the back surface of the semiconductor substrate 18. Also, via hole 14
b is connected to the ground side terminal of the capacitor 13c that bypasses the high frequency signal in the bonding pad 11d, and connects this ground side terminal and the metallized conductor (not shown) formed on the back surface of the semiconductor substrate 18. These via holes 14a and 14b have the same structure as the via hole 52 described with reference to FIG.
【0020】MMICチップ1において、ストリップ導
体12およびコンデンサ13がマイクロ波信号の低損失
特性を要求される伝送回路素子である。これら伝送回路
素子は、一般に、マイクロ波信号やバイアス電流を単に
供給するだけでなく、FET15のゲート端子G側およ
びドレイン端子D側の整合素子としても動作するように
回路設計されている。このチップ1において、ストリッ
プ導体12cおよび12dは、導体を旋回させて導体長
を増し、インダクタンスの増大を図っている。導体12
cおよび12dの導体の重なる部分はシリコン酸化膜で
絶縁している。コンデンサ13はシリコン窒化膜で絶縁
された2枚の導体で構成されている。ここで、半導体基
板18の裏面において、これらストリップ導体12およ
びコンデンサ13の対応する位置およびその近傍には、
後述の効果を持たせるため、メタライズ導体16を形成
していないことに注意すべきである。In the MMIC chip 1, the strip conductor 12 and the capacitor 13 are transmission circuit elements required to have low loss characteristics of microwave signals. In general, these transmission circuit elements are designed not only to supply a microwave signal and a bias current, but also to operate as matching elements on the gate terminal G side and the drain terminal D side of the FET 15. In the chip 1, the strip conductors 12c and 12d swirl the conductor to increase the conductor length and increase the inductance. Conductor 12
The overlapping portions of the conductors c and 12d are insulated by a silicon oxide film. The capacitor 13 is composed of two conductors insulated by a silicon nitride film. Here, on the back surface of the semiconductor substrate 18, at the corresponding positions of the strip conductor 12 and the capacitor 13 and in the vicinity thereof,
It should be noted that the metallized conductor 16 is not formed in order to have the effects described below.
【0021】図1のMMICは、上述のとおり、MMI
Cチップ1とベースキャリア2とを含む。導体製のベー
スキャリア2は、チップ1に対向する面に凸部16(1
6a,16bおよび16c)と凹部22(22aおよび
22b)とを備えている。凸部21はチップ1のメタラ
イズ導体16に対応する位置に、凹部22は凸部21以
外の面,つまりストリップ導体12およびコンデンサ1
3の対応する位置およびその近傍の部分にそれぞれ形成
されている。このため、凸部22と半導体基板18の裏
面との間には空間部4(4aおよび4b)が形成され
る。これらストリップ導体12およびコンデンサ13と
半導体基板18と空間部4と凹部22とは、図2(b)
を参照すると明確に認識できるように、半導体基板18
(ガリウム砒素の場合は、比誘電率=12.8)より誘
電率の低い空間部4(比誘電率=1)を有するので、サ
スペンデッドストリップ線路を形成する。As described above, the MMIC of FIG.
It includes a C chip 1 and a base carrier 2. The base carrier 2 made of a conductor has a convex portion 16 (1
6a, 16b and 16c) and a recess 22 (22a and 22b). The convex portion 21 is at a position corresponding to the metallized conductor 16 of the chip 1, and the concave portion 22 is a surface other than the convex portion 21, that is, the strip conductor 12 and the capacitor 1.
3 are formed at the corresponding positions and in the vicinity thereof. Therefore, the space portion 4 (4a and 4b) is formed between the convex portion 22 and the back surface of the semiconductor substrate 18. The strip conductor 12, the capacitor 13, the semiconductor substrate 18, the space 4, and the recess 22 are shown in FIG.
As can be clearly recognized by referring to
(In the case of gallium arsenide, it has a space portion 4 (relative permittivity = 1) whose permittivity is lower than relative permittivity = 12.8), so that a suspended strip line is formed.
【0022】上記サスペンデッドストリップ線路は、ス
トリップ導体12の幅が従来例に示したようなマイクロ
ストリップ線路を構成するときと同一幅であると、この
マイクロストリップ線路より特性インピーダンスが高
く、また伝送損失が低いという特徴をもっている。従っ
てこのMMICは、FET増幅回路の整合の容易さとと
もにマイクロ波信号を低損失に伝送できるという効果を
有する。このMMICでは、半導体基板18の厚さを厚
くしても、空間部4があるかぎりストリップ導体12お
よびコンデンサ13を含む線路をサスペンデッドストリ
ップ線路と見なせるので、半導体基板18を厚くしてこ
の半導体基板18の破壊・損傷の機会を少なくすること
ができる。なお、半導体基板18の厚さをFET15お
よびその他の発熱体を形成する部分において薄くし、こ
の部分を金属に置き換え、これら発熱体からの放熱を容
易にすることは何ら差支えない。In the above-mentioned suspended strip line, if the width of the strip conductor 12 is the same as when forming the microstrip line as shown in the conventional example, the characteristic impedance is higher than this microstrip line and the transmission loss is higher. It has the characteristic of being low. Therefore, this MMIC has an effect that the microwave signal can be transmitted with low loss while the FET amplifier circuit can be easily matched. In this MMIC, even if the thickness of the semiconductor substrate 18 is increased, the line including the strip conductor 12 and the capacitor 13 can be regarded as a suspended strip line as long as the space 4 is present. It is possible to reduce the chances of destruction and damage of. It should be noted that there is no problem in reducing the thickness of the semiconductor substrate 18 in the portion where the FET 15 and other heating elements are formed and replacing this portion with metal to facilitate heat radiation from these heating elements.
【0023】図2は本発明の第2の実施例の断面図であ
る。FIG. 2 is a sectional view of the second embodiment of the present invention.
【0024】このMMICは、図1の実施例のMMIC
の空間部4を半導体基板18より低誘電率を有する誘電
体3(3aおよび3b)に代えて充填している。誘電体
3には、比誘電率3.5のポリイミドを使用できる。こ
のMMICの場合にも、ストリップ導体12およびコン
デンサ13とベースキャリア2(の凹部22)との間を
全て半導体基板18で充填した場合より、ストリップ導
体12およびコンデンサ13とこのベースキャリア2の
呈する接地電位との間の等価誘電率を極端に減少させ
る。従って、このMMICのストリップ導体12および
コンデンサ13を含む線路は、疑似的なサスペンデッド
ストリップ線路と見なせ、高い特性インピーダンスおよ
び低い伝送損失を有するという特徴を持つ。さらに、こ
のMMICは、半導体基板18とベースキャリア2との
間を誘電体3により完全に埋めているので、半導体基板
18の破壊に関してもさらに耐久力を有する。This MMIC is the MMIC of the embodiment shown in FIG.
The space 4 is filled with the dielectric material 3 (3a and 3b) having a lower dielectric constant than that of the semiconductor substrate 18. Polyimide having a relative dielectric constant of 3.5 can be used for the dielectric 3. Also in the case of this MMIC, the strip conductor 12 and the capacitor 13 and the ground potential which the base carrier 2 presents are different from those in the case where the space between the strip conductor 12 and the capacitor 13 and the base carrier 2 (the recess 22 thereof) is completely filled. Extremely reduce the equivalent dielectric constant between. Therefore, the line including the strip conductor 12 and the capacitor 13 of this MMIC can be regarded as a pseudo suspended strip line, and has a characteristic of having high characteristic impedance and low transmission loss. Furthermore, since this MMIC completely fills the space between the semiconductor substrate 18 and the base carrier 2 with the dielectric material 3, it has further durability against breakage of the semiconductor substrate 18.
【0025】図3は本発明の第3の実施例の断面図であ
る。FIG. 3 is a sectional view of the third embodiment of the present invention.
【0026】このMMICにおけるMMICチップ1A
は、図1の実施例のMMICチップ1におけるメタライ
ズ導体16(16a,16bおよび16c)を30μm
以上の導体厚さのメタライズ導体17(17a,17b
および17c)にしている。また、ベースキャリア2を
MMICチップ1に対向する導体の一面を平らに構成し
たベースキャリア2Aに変えている。このMMICにお
いては、メタライズ導体17の厚さを厚くしているの
で、半導体基板18の裏面におけるメタライズ導体17
の形成されていない部分,つまり低損失の伝送回路素子
に対応する位置およびその近傍では、半導体基板18の
裏面とベースキャリア2Aとの間に空間部6(6aおよ
び6b)を形成する。従って、このMMICにおいて
も、ストリップ導体12およびコンデンサ13を含む線
路がサスペンデッドストリップ線路を形成する。このM
MICは、ベースキャリア2Aに凹凸部を形成する必要
がないので、製造工程を簡単にできるという利点があ
る。MMIC chip 1A in this MMIC
Of the metallized conductor 16 (16a, 16b and 16c) in the MMIC chip 1 of the embodiment of FIG.
Metallized conductors 17 (17a, 17b) having the above conductor thickness
And 17c). Further, the base carrier 2 is changed to a base carrier 2A in which one surface of the conductor facing the MMIC chip 1 is flat. In this MMIC, since the metallized conductor 17 is thick, the metallized conductor 17 on the back surface of the semiconductor substrate 18 is
In a portion where no is formed, that is, at a position corresponding to a low loss transmission circuit element and its vicinity, a space 6 (6a and 6b) is formed between the back surface of the semiconductor substrate 18 and the base carrier 2A. Therefore, also in this MMIC, the line including the strip conductor 12 and the capacitor 13 forms a suspended strip line. This M
The MIC has an advantage that the manufacturing process can be simplified because it is not necessary to form the uneven portion on the base carrier 2A.
【0027】なお、MMICチップ1Aの裏面のメタラ
イズ導体17とベースキャリア2Aとの間の固定接続は
一般にろう剤である金・錫合金により半田づけにより行
われる。メタライズ導体17の厚さを30μm以上にす
ると、この半田づけにおいて、ろう剤が空間部6を充填
してしまう恐れがない。The fixed connection between the metallized conductor 17 on the back surface of the MMIC chip 1A and the base carrier 2A is generally performed by soldering with a gold-tin alloy which is a brazing agent. When the thickness of the metallized conductor 17 is 30 μm or more, there is no fear that the brazing agent will fill the space 6 in this soldering.
【0028】[0028]
【発明の効果】以上説明したように本発明は、バイアホ
ール構造を有するモノリシックマイクロ波集積回路(M
MIC)において、MMICチップの裏面のメタライズ
導体をストリップ導体を含む低損失の伝送回路素子の対
応する位置およびその近傍付近については除去し、これ
ら伝送回路素子をサスペンデッドストリップ線路で構成
するので、FET等の発熱体からの放熱効果を損なうこ
となく低伝送損失であるとともに設計自由度の大きい回
路を構成できるという効果がある。As described above, the present invention provides a monolithic microwave integrated circuit (M) having a via hole structure.
In the MIC), the metallized conductor on the back surface of the MMIC chip is removed at the corresponding position of the low-loss transmission circuit element including the strip conductor and in the vicinity thereof, and these transmission circuit elements are constituted by the suspended strip line. There is an effect that a circuit having a low transmission loss and a high degree of design freedom can be configured without impairing the heat radiation effect from the heating element.
【図1】本発明の第1の一実施例を示し、(a)は平面
図、(b)はA1−A2切断線の断面図である。1A and 1B show a first embodiment of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a sectional view taken along the line A1-A2.
【図2】本発明の第2の実施例の断面図である。FIG. 2 is a sectional view of a second embodiment of the present invention.
【図3】本発明の第3の実施例の断面図である。FIG. 3 is a sectional view of a third embodiment of the present invention.
【図4】従来のモノリシックマイクロ波集積回路チップ
の断面図である。FIG. 4 is a sectional view of a conventional monolithic microwave integrated circuit chip.
1,1A モノリシックマイクロ波集積回路(MMI
C)チップ 2,2A ベースキャリア 3a,3b 誘電体 4a,4b,6a,6b 空間部 11a〜11d ボンディングパッド 12a〜12e ストリップ導体 13a〜13c コンデンサ 14a〜14b バイアホール 15 電界効果トランジスタ(FET) 16a〜16c,17a〜17c メタライズ導体 18 半導体基板 21a〜21b 凸部 22a〜22b 凹部1,1A Monolithic microwave integrated circuit (MMI
C) Chip 2, 2A Base carrier 3a, 3b Dielectric 4a, 4b, 6a, 6b Space 11a-11d Bonding pad 12a-12e Strip conductor 13a-13c Capacitor 14a-14b Via hole 15 Field effect transistor (FET) 16a-16c , 17a to 17c Metallized conductor 18 Semiconductor substrate 21a to 21b Convex portion 22a to 22b Recessed portion
Claims (4)
子とストリップ導体を含む低損失の伝送回路素子とを半
導体基板の表面側に形成し、前記半導体基板の裏面の前
記伝送回路素子に対応する位置を除きかつ該位置の近傍
を除く部分にメタライズ導体を形成し、前記電界効果ト
ランジスタのソース端子をバイアホールによって前記メ
タライズ導体に接続したモノリシックマイクロ波集積回
路チップと、 前記メタライズ導体を固定接続して前記モノリシックマ
イクロ波集積回路チップを保持するとともに前記半導体
基板の裏面から電気的に離れた距離に前記伝送回路素子
の接地電位を生じる導体の一面を有するベースキャリア
とを備えることを特徴とするモノリシックマイクロ波集
積回路。 1. A and a transmission circuit element with low losses comprising a heat generating function element and the strip conductor comprising a field effect transistor formed on the surface side of the semiconductor substrate, a position corresponding to the transmission circuit elements of the back surface of the semiconductor substrate And a monolithic microwave integrated circuit chip in which a metallized conductor is formed in a portion other than the vicinity thereof and the source terminal of the field effect transistor is connected to the metallized conductor by a via hole, and the metallized conductor is fixedly connected to the monolithic microwave integrated circuit chip. A monolithic microwave integrated circuit comprising: a base carrier that holds a monolithic microwave integrated circuit chip and has one surface of a conductor that generates a ground potential of the transmission circuit element at a distance electrically separated from a back surface of the semiconductor substrate. circuit.
部および凹部を有しており、 前記メタライズ導体が、前記凸部に固定接続されている
ことを特徴とする請求項1記載のモノリシックマイクロ
波集積回路。 2. The monolithic microwave according to claim 1 , wherein one surface of the conductor of the base carrier has a convex portion and a concave portion, and the metallized conductor is fixedly connected to the convex portion. Integrated circuit.
リアの凹部とが構成する空間には、誘電率が前記半導体
基板の誘電率より低い誘電体を充填していることを特徴
とする請求項2記載のモノリシックマイクロ波集積回
路。The 3. space constituting the recess of the rear surface of the semiconductor substrate base carrier is claimed in claim 2, wherein the dielectric constant is filled with a lower dielectric than the dielectric constant of the semiconductor substrate Monolithic microwave integrated circuit.
上であり、前記導体の一面が平らな面であり、前記半導
体基板の裏面から電気的に離れた距離が、前記メタライ
ズ導体によって保持されることを特徴とする請求項3記
載のモノリシックマイクロ波集積回路。And a method according to claim 4 wherein the thickness of the metallized conductor is 30μm or more, and one side flat surface of the conductor, the distance the back surface was electrically separated from the semiconductor substrate is held by said metallized conductor 4. The monolithic microwave integrated circuit according to claim 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5113533A JP2565283B2 (en) | 1993-05-17 | 1993-05-17 | Monolithic microwave integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5113533A JP2565283B2 (en) | 1993-05-17 | 1993-05-17 | Monolithic microwave integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06326252A JPH06326252A (en) | 1994-11-25 |
JP2565283B2 true JP2565283B2 (en) | 1996-12-18 |
Family
ID=14614739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5113533A Expired - Fee Related JP2565283B2 (en) | 1993-05-17 | 1993-05-17 | Monolithic microwave integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2565283B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5949312A (en) * | 1997-10-30 | 1999-09-07 | Motorola, Inc. | Suspended monolithic microwave integrated circuit and method of manufacture |
US7110165B2 (en) * | 2002-10-29 | 2006-09-19 | Wavestream Wireless Technologies | Power management for spatial power combiners |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04103138A (en) * | 1990-08-22 | 1992-04-06 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
JPH04109604A (en) * | 1990-08-30 | 1992-04-10 | Sumitomo Electric Ind Ltd | Microwave semiconductor device |
-
1993
- 1993-05-17 JP JP5113533A patent/JP2565283B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06326252A (en) | 1994-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2605502B2 (en) | package | |
JP2978533B2 (en) | Semiconductor integrated circuit device | |
US12094840B2 (en) | Semiconductor device capable of realizing a wide band impedance matching | |
US6414387B1 (en) | Semiconductor device including a chip having high-frequency circuit blocks | |
JP3357435B2 (en) | Semiconductor integrated circuit device | |
JP3674780B2 (en) | High frequency semiconductor device | |
US7067743B2 (en) | Transmission line and device including the same | |
JP2002299564A (en) | High frequency semiconductor device | |
US6762493B2 (en) | Microwave integrated circuit | |
JP2565283B2 (en) | Monolithic microwave integrated circuit | |
JP2755250B2 (en) | Semiconductor integrated circuit | |
JP2976634B2 (en) | Semiconductor integrated circuit | |
JP4045830B2 (en) | Receiver module | |
US11469192B2 (en) | Semiconductor device capable of realizing a wide band impedance matching | |
JP3048992B2 (en) | MMIC module | |
JPH0697203A (en) | Semiconductor device | |
JPS59112701A (en) | Microwave integrated circuit | |
JP2534841B2 (en) | Envelope for microwave integrated circuit | |
JPH01143502A (en) | Microwave integrated circuit | |
JP2002124593A (en) | Semiconductor device | |
JP2751956B2 (en) | Lead frame used for semiconductor device | |
JPH02140969A (en) | Semiconductor integrated circuit device | |
JP2570638B2 (en) | Semiconductor package | |
JPH02107001A (en) | High frequency circuit device | |
JPS6327859B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960813 |
|
LAPS | Cancellation because of no payment of annual fees |