JP2024110922A - 積層型電子部品 - Google Patents

Abstract

【課題】耐電圧性及び信頼性特性を向上させる積層型電子部品を提供する。【解決手段】積層型電子部品は、第１方向に交互に配置される誘電体層１１１及び内部電極１２１、１２２を含む容量形成部並びに容量形成部の第１方向に対向する両端面上に配置されるカバー部１１２、１１３を含む本体１１０と、本体の外部に配置され、内部電極と連結される外部電極１３１、１３２とを含む。カバー部は、容量形成部に隣接した第１領域１１２ａ、１１３ａ及びカバー部の外側に隣接した第２領域１１２ｂ、１３ｂを含み、第２領域１１２ｂ、１１３ｂがフッ素を含み、第２領域に含まれたフッ素（Ｆ）の含量は、第１領域に含まれたフッ素（Ｆ）の含量より大きい。【選択図】図２

Description

本発明は、積層型電子部品に関する。

積層型電子部品の一つである積層セラミックキャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）等の映像機器、コンピュータ、スマートフォン、及び携帯電話等の様々な電子製品の印刷回路基板に装着され、電気を充電又は放電させる役割を果たすチップ型のコンデンサである。

このような積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、様々な電子装置の部品として使用されることができる。コンピュータ、モバイル機器等、各種の電子機器が小型化、高出力化するにつれて、積層セラミックキャパシタに対する小型化及び高容量化への要求が増大している。

積層セラミックキャパシタは、一般的に、誘電体層及び内部電極が交互に配置されて容量が形成される容量形成部と、上記容量形成部を保護するためのカバー部とを含む。一方、積層セラミックキャパシタの超小型化及び超高容量化を実現するために誘電体層を薄層化することにより、積層セラミックキャパシタの耐電圧及び信頼性特性が劣化するという問題点が発生することがある。このような問題点を解決するために、カバー部の緻密度を向上させ、カバー部に含まれた誘電体結晶粒のサイズを小さくする方法を考えることができる。

但し、カバー部に含まれた誘電体結晶粒のサイズを小さくすると、耐電圧及び信頼性特性の確保には有利であり得るものの、外部からの衝撃によるクラック（ｃｒａｃｋ）発生等の副効果を引き起こす可能性がある。したがって、積層セラミックキャパシタの耐電圧及び信頼性特性を向上させながらも外部からの衝撃によるクラックの発生を防止することができるカバー部の構造に関する研究が必要な実情である。

本発明のいくつかの目的の一つは、積層型電子部品の耐電圧性及び信頼性特性を向上させることである。

本発明のいくつかの目的の一つは、積層型電子部品にクラックが発生することを防止することである。

但し、本発明の目的は上述の内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解することができる。

本発明の一実施形態は、第１方向に交互に配置される誘電体層及び内部電極を含む容量形成部、並びに上記容量形成部の上記第１方向に対向する両端面上に配置されるカバー部を含む本体と、上記本体の外部に配置され、上記内部電極と連結される外部電極とを含み、上記カバー部は、上記容量形成部に隣接した第１領域及び上記カバー部の外側に隣接した第２領域を含み、上記第２領域に含まれたフッ素（Ｆ）の含量は、上記第１領域に含まれたフッ素（Ｆ）の含量より大きい積層型電子部品を提供する。

本発明の一実施形態は、第１方向に交互に配置される誘電体層及び内部電極を含む容量形成部、並びに上記容量形成部の上記第１方向に対向する両端面上に配置されるカバー部を含む本体と、上記本体の外部に配置され、上記内部電極と連結される外部電極とを含み、上記カバー部は、上記容量形成部に隣接した第１領域及び上記カバー部の外側に隣接した第２領域を含み、上記第２領域はフッ素（Ｆ）を含み、上記第１領域に含まれた誘電体結晶粒の平均サイズをＡ１、上記第２領域に含まれた誘電体結晶粒の平均サイズをＡ２とするとき、Ａ２＞Ａ１を満たす積層型電子部品を提供する。

本発明の様々な効果の一つとして、積層型電子部品の耐電圧及び信頼性特性を向上させることができる。

本発明の様々な効果の一つとして、積層型電子部品にクラックが発生することを防止することができる。

本発明の一実施形態による積層型電子部品を概略的に示す斜視図である。 図１のＩ－Ｉ'線に沿った切断断面を概略的に示す断面図である。 図１のＩＩ－ＩＩ'線に沿った切断断面を概略的に示す断面図である。 図３のＫ１領域の拡大図である。 実験例の第１領域を走査電子顕微鏡（ＳＥＭ）で撮影したイメージである。 実験例の第２領域を走査電子顕微鏡（ＳＥＭ）で撮影したイメージである。 比較例の耐湿信頼性の評価結果を示すグラフである。 実験例の耐湿信頼性の評価結果を示すグラフである。

以下、具体的な実施形態及び添付の図面を参照して本発明の実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形することができ、本発明の範囲が以下で説明する実施形態に限定されるものではない。また、本発明の実施形態は、通常の技術者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさ等は、より明確な説明のために誇張されることがあり、図面上の同じ符号で示される要素は同じ要素である。

そして、図面において本発明を明確に説明するために、説明と関係のない部分は省略し、図面に示した各構成の大きさ及び厚さは説明の便宜上、任意に示しているため、本発明は必ずしも図示したものに限定されない。なお、同一思想の範囲内の機能が同一である構成要素に対しては、同一の参照符号を用いて説明する。さらに、明細書全体において、ある部分がある構成要素を「含む」と言うとき、これは特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含み得ることを意味する。

図面において、第１方向は厚さＴ方向、第２方向は長さＬ方向、第３方向は幅Ｗ方向と定義することができる。

積層型電子部品
図１は、本発明の一実施形態による積層型電子部品を概略的に示す斜視図であり、図２は、図１のＩ－Ｉ'線に沿った切断断面を概略的に示す断面図であり、図３は、図１のＩＩ－ＩＩ'線に沿った切断断面を概略的に示す断面図であり、図４は、図３のＫ１領域の拡大図である。

以下、図１～図４を参照して、本発明の一実施形態による積層型電子部品１００について詳細に説明する。また、積層型電子部品の一例として積層セラミックキャパシタ（Ｍｕｌｔｉ－ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、以下「ＭＬＣＣ」という）について説明するが、本発明がこれに限定されるものではなく、様々な積層型電子部品、例えば、インダクタ、圧電体 素子、バリスタ、又はサーミスタ等にも適用することができる。

本発明の一実施形態による積層型電子部品１００は、第１方向に交互に配置される誘電体層１１１及び内部電極１２１、１２２を含む容量形成部Ａｃ、並びに上記容量形成部の上記第１方向に対向する両端面上に配置されるカバー部１１２、１１３を含む本体１１０と、上記本体の外部に配置され、上記内部電極と連結される外部電極１３１、１３２とを含み、上記カバー部は、上記容量形成部に隣接した第１領域１１２ａ、１１３ａ及び上記カバー部の外側に隣接した第２領域１１２ｂ、１１３ｂを含み、上記第２領域に含まれたフッ素（Ｆ）の含量は、上記第１領域に含まれたフッ素（Ｆ）の含量より大きいことができる。

本発明の一実施形態によれば、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）が低温焼結助剤の役割を果たすことにより、第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２の粒成長及び緻密化を誘導することができる。これにより、カバー部１１２、１１３の外側に隣接した第２領域１１２ｂ、１１３ｂの靭性（ｔｏｕｇｈｎｅｓｓ）を向上させ、外部からの衝撃によるクラックの発生を防止することができる。

また、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量は、第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量より大きくてもよく、これにより第２領域１１２ｂ、１１３ｂの靭性（ｔｏｕｇｈｎｅｓｓ）を向上させながらも、容量形成部Ａｃと隣接した第１領域１１２ａ、１１３ａの粒成長を制御して積層型電子部品１００の耐電圧及び信頼性特性を確保することができる。

以下、本発明の一実施形態による積層型電子部品１００に含まれるそれぞれの構成についてより詳細に説明する。

本体１１０の具体的な形状に特に制限はないが、図示のように、本体１１０は六面体形状又はこれと類似の形状からなることができる。焼成過程で本体１１０に含まれたセラミック粉末の収縮や角部の研磨により、本体１１０は完全な直線を有する六面体形状ではないが、実質的に六面体形状を有することができる。

本体１１０は、第１方向に対向する第１及び第２面１、２、上記第１及び第２面１、２と連結され、第２方向に対向する第３及び第４面、第１～第４面１、２、３、４と連結され、第３方向に対向する第５及び第６面５、６を有することができる。

本体１１０は誘電体層１１１及び内部電極１２１、１２２が交互に積層されていてもよい。本体１１０を形成する複数の誘電体層１１１は焼成された状態であって、隣接する誘電体層１１１間の境界は走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。

誘電体層１１１は、セラミック粉末、有機溶剤及びバインダーを含むセラミックスラリーを製造し、上記スラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥してセラミックグリーンシートを設けた後、上記セラミックグリーンシートを焼成することにより形成することができる。セラミック粉末は、十分な静電容量が得られる限り特に制限されないが、例えば、チタン酸バリウム系材料、鉛複合ペロブスカイト系材料又はチタン酸ストロンチウム系材料等を使用することができ、上記セラミック粉末の例示として、ＢａＴｉＯ_３、ＢａＴｉＯ_３にＣａ（カルシウム）、Ｚｒ（ジルコニウム）等が一部固溶した（Ｂａ_１－ｘＣａ_ｘ）ＴｉＯ_３（０＜ｘ＜１）、Ｂａ（Ｔｉ_１－ｙＣａ_ｙ）Ｏ_３（０＜ｙ＜１）、（Ｂａ_１－ｘＣａ_ｘ）（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｘ＜１、０＜ｙ＜１）又はＢａ（Ｔｉ_１－ｙＺｒ_ｙ）Ｏ_３（０＜ｙ＜１）などが挙げられる。

一実施形態において、誘電体層１１１はフッ素（Ｆ）を含むことができる。低温焼結助剤であるフッ素（Ｆ）を含むことにより、誘電体層１１１に含まれる誘電体結晶粒の粒成長を誘導することができ、これにより、積層型電子部品の容量面で有利な利点があり得る。但し、誘電体層１１１に含まれた誘電体結晶粒が過度に粒成長すると、温度及びＤＣ電圧による容量変化率が増加する可能性があり、誘電体層当たりの誘電体層結晶粒の個数の減少により信頼性が低下するおそれがある。したがって、誘電体層１１１は、フッ素（Ｆ）を含まなくてもよく、又は第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量より少ない含量のフッ素（Ｆ）を含んでもよい。

誘電体層１１１の平均厚さｔｄは特に限定する必要はない。但し、誘電体層１１１の厚さが薄くなるほど、積層型電子部品の耐電圧及び信頼性特性が劣化する可能性があり、電圧の印加時に発生する応力によりクラックが発生しやすいという問題点がある。一方、本発明の一実施形態による積層型電子部品の場合、第２領域１１２ｂ、１１３ｂがフッ素を含み、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量が第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量より大きいことにより、誘電体層１１１の平均厚さｔｄが０．４μｍ以下である場合にも、積層型電子部品の信頼性を向上させることができる。

ここで、誘電体層１１１の平均厚さｔｄとは、内部電極１２１、１２２の間に配置される誘電体層１１１の第１方向のサイズを意味する。誘電体層１１１の平均厚さは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、一つの誘電体層１１１の複数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、後述する容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の誘電体層１１１に拡張して平均値を測定すると、誘電体層１１１の平均厚さをさらに一般化することができる。

内部電極１２１、１２２は誘電体層１１１と交互に配置されることができ、例えば、互いに異なる極性を有する一対の電極である第１内部電極１２１と第２内部電極１２２とが誘電体層１１１を挟んで互いに対向するように配置されることができる。第１内部電極１２１及び第２内部電極１２２は、それらの間に配置された誘電体層１１１によって互いに電気的に分離されることができる。

第１内部電極１２１は、第４面４と離隔して第３面３と連結されるように配置されてもよい。また、第２内部電極１２２は、第３面３と離隔して第４面４と連結されるように配置されてもよい。

内部電極１２１、１２２に含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、錫（Ｓｎ）、タングステン（Ｗ）、チタン（Ｔｉ）及びこれらの合金のうち一つ以上であってもよいが、本発明はこれに限定されるものではない。

内部電極１２１、１２２は、セラミックグリーンシート上に所定の厚さで導電性金属を含む内部電極用導電性ペーストを塗布して焼成することにより形成されることができる。内部電極用導電性ペーストの印刷方法としては、スクリーン印刷法又はグラビア印刷法などを使用することができるが、本発明がこれに限定されるものではない。

内部電極１２１、１２２の平均厚さｔｅは特に限定する必要はない。但し、本発明の一実施形態による積層型電子部品の場合、第２領域１１２ｂ、１１３ｂがフッ素を含み、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量が第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量より大きいことにより、内部電極１２１、１２２の平均厚さｔｅが０．４μｍ以下である場合にも積層型電子部品の信頼性を確保することができる。

内部電極１２１、１２２の平均厚さｔｅとは、内部電極１２１、１２２の第１方向のサイズを意味する。ここで、内部電極１２１、１２２の平均厚さは、本体１１０の第１方向及び第２方向の断面を１万倍率の走査電子顕微鏡（ＳＥＭ）でスキャンして測定することができる。より具体的に、一つの内部電極１２１、１２２の複数の地点、例えば、第２方向に等間隔である３０個の地点でその厚さを測定して平均値を測定することができる。上記等間隔である３０個の地点は、後述する容量形成部Ａｃで指定することができる。また、このような平均値の測定を１０個の内部電極１２１、１２２に拡張して平均値を測定すると、内部電極１２１、１２２の平均厚さをさらに一般化することができる。

本体１１０は、本体１１０の内部に配置され、誘電体層１１１を挟んで互いに交互に配置される第１及び第２内部電極１２１、１２２を含んで容量が形成される容量形成部Ａｃと、容量形成部Ａｃの第１方向に対向する両端面上にそれぞれ配置される第１カバー部１１２及び第２カバー部１１３とを含むことができる。カバー部１１２、１１３は、基本的に物理的又は化学的ストレスによる内部電極の損傷を防止する役割を果たすことができる。

カバー部１１２、１１３は、容量形成部Ａｃに隣接した第１領域１１２ａ、１１３ａ、及び上記カバー部の外側に隣接した第２領域１１２ｂ、１１３ｂを含むことができる。第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂは、誘電体層１１１と類似の構成を有することができ、これにより、ＢａＴｉＯ_３系を主成分として含むことができる。このとき、第２領域１１２ｂ、１１３ｂは、複数の誘電体結晶粒Ｇ２及び隣接した誘電体結晶粒上に配置され、フッ素（Ｆ）を含む結晶粒界ＧＢ２を含むことができる。

上記第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）は、カバー部１１２、１１３の焼成過程で低温焼結助剤としての役割を果たすことができる。したがって、第２領域１１２ｂ、１１３ｂは、フッ素（Ｆ）により低い温度から焼成が進行することができ、これにより第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２の粒成長及び緻密化を誘導することができる。結果的に、カバー部１１２、１１３の外側に隣接した第２領域１１２ｂ、１１３ｂの靭性（ｔｏｕｇｈｎｅｓｓ）を向上させ、外部からの衝撃によるクラックを防止することができる。

一実施形態において、第２領域１１２ｂ、１１３ｂは、Ｃａ、Ａｌ、Ｌｉ、Ｃｏ、Ｚｎ、Ｍｎ、Ｍｇ及びＳのうち少なくとも一つを含むことができる。第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）は、上記元素と結合して一種の化合物を形成することができ、上記化合物が誘電体結晶粒の緻密化を誘導することにより、本発明の靭性（ｔｏｕｇｈｎｅｓｓ）向上効果がさらに顕著になり得る。

一方、本発明の一実施形態によれば、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量は、第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）より大きくてもよい。これにより、第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２に比べて容量形成部Ａｃに隣接した第１領域１１２ａ、１１３ａに含まれた誘電体結晶粒Ｇ１の粒成長を制御することにより、積層型電子部品の耐電圧及び信頼性を向上させることができる。

第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量は、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量より小さければよいため、第１領域１１２ａ、１１３ａの結晶粒界ＧＢ１はフッ素（Ｆ）を含むことができるが、本発明はこれに限定されるものではなく、第１領域１１２ａ、１１３ａはフッ素（Ｆ）を含まなくてもよい。

カバー部１１２、１１３は、例えば、容量形成部Ａｃ上に第１領域１１２ａ、１１３ａを形成する第１誘電体パターンを１つ以上積層し、第２領域１１２ｂ、１１３ｂを形成する第２誘電体パターンを１つ以上積層した後、焼成することにより形成することができる。このとき、上記第２領域を形成する第２誘電体パターンに低温焼結助剤であるフッ素（Ｆ）成分を添加することにより、上記第２領域に含まれたフッ素（Ｆ）の含量が上記第１領域に含まれたフッ素（Ｆ）の含量より大きいことができる。ここで、上記第２誘電体パターンに添加されるフッ素（Ｆ）成分は、例えば、帯電防止剤としての役割を果たすフッ素系化合物の形態であってもよいが、本発明はこれに限定されるものではない。

第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量及び第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量を測定する方法は特に限定する必要はない。例えば、第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）及び第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）は、飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析によって測定することができる。

例えば、本体１１０の第３方向の中央で切断した第１及び第２方向の断面、又は本体１１０の第２方向の中央で切断した第１及び第３方向の断面において、第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂが配置された領域に対して飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）を行うことにより、第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）を測定することができる。このとき、第２領域１１２ｂ、１１３ｂは、飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析時に、フッ素イオン（Ｆ^－）が検出されることができる。フッ化物（Ｆ）の含有量は、モル比であってもよいし、重量比であってもよい。

一方、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量は、第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量より大きいため、第１領域１１２ａ、１１３ａの飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析において、全アニオンの検出強度に対する上記フッ素イオン（Ｆ^－）の検出強度の比率をＩ１、第２領域１１２ｂ、１１３ｂの飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析において、全アニオンの検出強度に対する上記フッ素イオン（Ｆ^－）の検出強度の比率をＩ２とするとき、Ｉ２＞Ｉ１を満たすことができる。

但し、第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）を測定する方法はこれに限定されるものではなく、例えば、Ｘ線光電子分光法、赤外線分光法など、多様な検出装置によって測定することもできる。

一実施形態において、第１領域１１２ａ、１１３ａに含まれた誘電体結晶粒Ｇ１の平均サイズをＡ１、第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２の平均サイズをＡ２とするとき、Ａ２＞Ａ１を満たすことができる。Ａ１及びＡ２を調節する方法は特に限定する必要はないが、誘電体結晶粒の粒成長を誘導するフッ素（Ｆ）の含量差により、第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２の平均サイズＡ２が第１領域１１２ａ、１１３ａに含まれた誘電体結晶粒Ｇ１の平均サイズＡ１より大きくなるように調節することができる。Ａ２＞Ａ１を満たすことにより、上述した第２領域１１２ｂ、１１３ｂの靭性向上効果及び積層型電子部品の耐電圧及び信頼性の向上効果がさらに顕著になり得る。

上記Ａ１及びＡ２は、例えば、本体１１０の第３方向の中央で切断した第１及び第２方向の断面、又は本体１１０の第２方向の中央で切断した第１及び第３方向の断面において、第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂを走査電子顕微鏡（ＳＥＭ）で５０，０００倍拡大したイメージを得た後、上記イメージをイメージ分析プログラム、例えば、Ｚｏｏｔｏｓ社のＺｏｏｔｏｓ Ｐｒｏｇｒａｍを用いて分析して得られた誘電体結晶粒サイズの平均値を意味することができる。あるいは、Ｓｉｇｍａ ｓｃａｎ Ｐｒｏｇｒａｍを用いて誘電体結晶粒の平均サイズを測定することもできる。

上記Ａ２は特に限定する必要はないが、例えば、１８０ｎｍ以上２７０ｎｍ以下であってもよい。上記Ａ２が１８０ｎｍ未満の場合、上述した第２領域１１２ｂ、１１３ｂの靭性向上効果が僅かである可能性がある。また、Ａ２が２７０ｎｍを超える場合、第２領域１１２ｂ、１１３ｂの過焼成による収縮の増加により応力が増加し、クラックや変形不良などが発生するおそれがある。Ａ１は特に限定されないが、例えば１６０ｎｍ以上２１０ｎｍ以下であってもよい。

一実施形態において、第１領域１１２ａ、１１３ａに含まれた誘電体結晶粒Ｇ１のＢａ／Ｔｉのモル比をＭ１、第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２のＢａ／Ｔｉのモル比をＭ２とするとき、Ｍ１＞Ｍ２を満たすことができる。Ｍ１＞Ｍ２を満たす場合、第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２に対する、第１領域１１２ａ、１１３ａに含まれた誘電体結晶粒Ｇ１の粒成長を抑制することができる。また、第１領域１１２ａ、１１３ａに含まれた誘電体結晶粒Ｇ１の散布を制御することにより、積層型電子部品の耐電圧特性及び信頼性を向上させることができる。

上記Ｍ１は特に限定する必要はないが、例えば、０．９９９以上１．０５以下であってもよい。上記Ｍ１が０．９９９未満の場合、誘電体結晶粒の粒成長制御効果が僅かである可能性がある。また、上記Ｍ１が１．０５を超える場合、第１領域１１２ａ、１１３ａ内にポア（ｐｏｒｅ）が増加して緻密度が低下するという問題点が発生する可能性がある。Ｍ２は特に限定されないが、例えば０．９９８以上１．０２以下であってもよい。

上記Ｍ１を調節する方法は特に限定する必要はない。例えば、第１領域１１２ａ、１１３ａを形成するセラミックスラリーに、Ｂａを含む酸化物及び／又は炭酸塩などのようなＢａ添加剤を添加することにより、Ｂａ／Ｔｉのモル比を増加させることができる。

上記Ｍ１及びＭ２を測定する方法は特に限定する必要はないが、例えば、本体１１０の第３方向の中央で切断した第１及び第２方向の断面、又は本体１１０の第２方向の中央で切断した第１及び第３方向の断面において、第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂをＸ線マイクロアナライザ（ＥＰＭＡ）を備えた走査電子顕微鏡（ＳＥＭ）又は透過電子顕微鏡（ＴＥＭ） を用いて測定するか、又はＸＲＦ等を用いて上記Ｍ１及びＭ２を測定することができる。

一実施形態において、第１領域１１２ａ、１１３ａの平均厚さをＴ１、第２領域１１２ｂ、１１３ｂの平均厚さをＴ２とするとき、Ｔ２／Ｔ１は１以上４以下であってもよい。上記Ｔ２／Ｔ１が上記範囲を満たす場合、本発明の靭性（ｔｏｕｇｈｎｅｓｓ）向上効果、耐電圧特性及び信頼性の向上効果がさらに顕著になり得る。

第１領域１１２ａ、１１３ａの平均厚さＴ１は、第１領域１１２ａ、１１３ａの第１方向への平均サイズを意味することができ、第２領域１１２ｂ、１１３ｂの平均厚さＴ２は、第２領域１１２ｂ、１１３ｂの第１方向への平均サイズを意味することができる。また、上記Ｔ１は、本体１１０の第３方向の中央で切断した第１方向及び第２方向の断面、又は本体１１０の第２方向の中央で切断した第１方向及び第３方向の断面において、等間隔である５個の地点で測定した第１領域１１２ａ、１１３ａの第１方向のサイズを平均した値であることができ、上記Ｔ２は、本体１１０の第３方向の中央で切断した第１方向及び第２方向の断面、又は本体１１０の第２方向の中央で切断した第１方向及び第３方向の断面において、等間隔である５個の地点で測定した第２領域１１２ｂ、１１３ｂの第１方向のサイズを平均した値であることができる。第１領域１１２ａ、１１３ａ及び第２領域１１２ｂ、１１３ｂ間の境界は、フッ素（Ｆ）の含量、誘電体結晶粒のサイズ及び／又は誘電体結晶粒のＢａ／Ｔｉのモル比が急激に変化する地点であることができ、上記Ｔ１及びＴ２は上記境界を基準にして測定されることができる。

カバー部１１２、１１３の平均厚さは特に限定する必要はない。但し、本発明の一実施形態による積層型電子部品の場合、第２領域１１２ｂ、１１３ｂがフッ素を含み、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量が、第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量より大きいことにより、カバー部１１２、１１３の平均厚さが２０μｍ以下である場合にも、積層型電子部品の信頼性を確保することができる。

ここで、カバー部１１２、１１３の平均厚さとは、第１カバー部１１２及び第２カバー部１１３のそれぞれの平均厚さを意味する。また、カバー部１１２、１１３の平均厚さは、カバー部１１２、１１３の第１方向への平均サイズを意味することができ、本体１１０の第１方向及び第２方向の断面で等間隔である５個の地点で測定した第１方向のサイズを平均した値であることができる。

本体１１０は、容量形成部Ａｃの第３方向に対向する両面上に配置されるマージン部１１４、１１５を含むことができる。すなわち、マージン部１１４、１１５とは、本体１１０を第１方向及び第３方向に切断した断面において、内部電極１２１、１２２の両端と本体１１０の境界面との間の領域を意味することができる。このとき、マージン部１１４、１１５は、本体１１０の第５面５側に配置された第１マージン部１１４、及び本体１１０の第６面６側に配置された第２マージン部１１５を含むことができる。

マージン部１１４、１１５は、内部電極１２１、１２２を含まないことを除いては、誘電体層１１１と同じ材料を含むことができる。マージン部１１４、１１５は、基本的に物理的又は化学的ストレスによる内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

マージン部１１４、１１５は、セラミックグリーンシート上にマージン部が形成される箇所を除き、内部電極用導電性ペーストを塗布して焼成することにより形成されたものであってもよい。あるいは、内部電極１２１、１２２による段差を抑制するために、積層後の内部電極１２１、１２２が本体の第５面及び第６面５、６と連結されるように切断した後、単一の誘電体層又は２つ以上の誘電体層を容量形成部Ａｃの第３方向に対向する両面上に積層することにより、マージン部１１４、１１５を形成することもできる。

マージン部１１４、１１５の平均厚さは特に限定する必要はない。但し、積層型電子部品の小型化及び高容量化のために、マージン部１１４、１１５の平均厚さは２０μｍ以下であってもよい。上述したように、マージン部１１４、１１５の平均厚さが２０μｍ以下である場合にも、第２領域１１２ｂ、１１３ｂがフッ素を含み、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）の含量が第１領域１１２ａ、１１３ａに含まれたフッ素（Ｆ）の含量より大きいことにより、積層型電子部品の信頼性を確保することができる。

ここで、マージン部１１４、１１５の平均厚さとは、第１マージン部１１４及び第２マージン部１１５のそれぞれの平均厚さを意味する。マージン部１１４、１１５の平均厚さは、マージン部１１４、１１５の第３方向の平均サイズを意味することができ、本体１１０の第１方向及び第３方向の断面において等間隔である５個の地点で測定した第３方向のサイズを平均した値であることができる。

外部電極１３１、１３２は本体１１０の外部に配置され、内部電極１２１、１２２と連結されることができる。外部電極１３１、１３２は、第３面３に配置され、第１内部電極１２１と連結される第１外部電極１３１及び第４面４に配置され、第２内部電極１２２と連結される第２外部電極１３２を含むことができる。外部電極１３１、１３２は、第１面、第２面、第５面及び第６面１、２、５、６の一部上に延長して配置されることができる。

外部電極１３１、１３２は、内部電極１２１、１２２と連結される第１電極層１３１ａ、１３２ａ、及び上記第１電極層上に配置される第２電極層１３１ｂ、１３２ｂを含むことができる。第１電極層１３１ａ、１３２ａは金属及びガラスを含むことができ、上記ガラスは本体１１０と外部電極１３１、１３２との間の接合力を向上させる役割を果たすことができる。

第１電極層１３１ａ、１３２ａは、本体１１０の第３面及び第４面３、４を導電性金属及びガラスを含む外部電極用導電性ペーストにディッピング（ｄｉｐｐｉｎｇ）した後、焼成することにより形成されることができる。あるいは、導電性金属及びガラスを含むシートを転写する方式で形成されてもよい。

第１電極層１３１ａ、１３２ａに含まれる導電性金属は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）及び／又はこれを含む合金などを含むことができるが、本発明はこれに限定されるものではない。

第２電極層１３１ｂ、１３２ｂは実装特性を向上させることができる。第２電極層１３１ｂ、１３２ｂの種類は特に限定されず、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）及び／又はこれを含む合金等を含むめっき層であってもよく、複数の層で形成されてもよい。第２電極層１３１ｂ、１３２ｂは、例えば、ニッケル（Ｎｉ）めっき層又は錫（Ｓｎ）めっき層であってもよく、ニッケル（Ｎｉ）めっき層及び錫（Ｓｎ）めっき層が順次形成された形態であってもよい。また、第２電極層１３１ｂ、１３２ｂは、複数のニッケル（Ｎｉ）めっき層及び／又は複数の錫（Ｓｎ）めっき層を含むこともできる。

図面では、積層型電子部品１００が２つの外部電極１３１、１３２を有する構造について説明しているが、これに限定されるものではなく、外部電極１３１、１３２の個数や形状などは、内部電極１２１、１２２の形態やその他の目的に応じて変更することができる。

以下、本発明の他の一実施形態による積層型電子部品について説明する。但し、本発明の一実施形態による積層型電子部品は、上述した本発明の一実施形態による積層型電子部品と同様の構成を有することができる。したがって、上述した本発明の一実施形態と重複する説明は省略する。

本発明の一実施形態による積層型電子部品１００は、第１方向に交互に配置される誘電体層１１１及び内部電極１２１、１２２を含む容量形成部Ａｃ、並びに上記容量形成部の上記第１方向に対向する両端面上に配置されるカバー部１１２、１１３を含む本体１１０と、上記本体の外部に配置され、上記内部電極と連結される外部電極１３１、１３２とを含み、上記カバー部は、上記容量形成部に隣接した第１領域１１２ａ、１１２ｂ、及び上記カバー部の外側に隣接した第２領域１１２ｂ、１１３ｂを含み、上記第２領域はフッ素（Ｆ）を含み、上記第１領域に含まれた誘電体結晶粒Ｇ１の平均サイズをＡ１、上記第２領域に含まれた誘電体結晶粒Ｇ２の平均サイズをＡ２とするとき、Ａ２＞Ａ１を満たすことができる。

上述したように、第２領域１１２ｂ、１１３ｂに含まれたフッ素（Ｆ）は、カバー部１１２、１１３の焼成過程で低温焼結助剤としての役割を果たすことにより第２領域１１２ｂ、１１３ｂに含まれた誘電体結晶粒Ｇ２の粒成長及び緻密化を誘導することができる。これにより、カバー部１１２、１１３の外側に隣接した第２領域１１２ｂ、１１３ｂの靭性（ｔｏｕｇｈｎｅｓｓ）を向上させ、外部からの衝撃によるクラックを防止することができる。

また、Ａ２＞Ａ１を満たすことにより、カバー部１１２、１１３の外側に隣接した第２領域１１２ｂ、１１３ｂの靭性を向上させ、外部からの衝撃によるクラックを防止しながらも、容量形成部Ａｃと隣接した第１領域１１２ａ、１１３ａの粒成長を制御して、積層型電子部品の耐電圧特性及び信頼性を確保することができる。

（実験例）
＜第１領域及び第２領域に含まれた誘電体結晶粒のサイズの比較＞
まず、誘電体層及び内部電極が積層された容量形成部を形成した後、上記容量形成部の第１方向に対向する両端面上に第１領域を形成する第１誘電体パターンを積層し、第２領域を形成する第２誘電体パターンを積層した後、焼成してカバー部を含む本体を設けた。

このとき、上記第１及び第２誘電体パターンは、ＢａＴｉＯ_３系粉末、バインダー、有機溶剤及び分散剤などを含むセラミックスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に印刷及び乾燥することにより形成した。このとき、第１誘電体パターンを形成するセラミックスラリーにはフッ素系化合物を添加せず、Ｂａ添加剤を添加することにより、焼成後の第１領域に含まれた誘電体結晶粒のＢａ／Ｔｉのモル比が０．９９９～１．０５となるようにした。また、第２誘電体パターンを形成するセラミックスラリーには帯電防止剤としてフッ素系化合物を添加した。

次に、本体の外部に内部電極と連結される外部電極を形成することにより、実験例のサンプルチップを設けた。比較例のサンプルチップは実験例と同様の方法で製造し、且つ比較例のサンプルチップはフッ素系化合物を添加せず、容量形成部に隣接した領域とカバー部の外側に隣接した領域とを区分していない単一のカバー部で作製した。

次に、上記第１領域及び第２領域に含まれた誘電体結晶粒の平均サイズＡ１、Ａ２を測定した。本体の第３方向の中央で切断した第１及び第２方向の断面において、カバー部の第２方向の中央領域を走査電子顕微鏡（ＳＥＭ）で５０，０００倍拡大したイメージを観察した。

図５は、実験例の第１領域を走査電子顕微鏡（ＳＥＭ）で撮影したイメージである。図６は、実験例の第２領域を走査電子顕微鏡（ＳＥＭ）で撮影したイメージである。図５及び図６を参照すると、実験例の第２領域は、第１領域に比べて誘電体結晶粒の平均サイズが大きいことが確認できる。これは、第２領域に含まれたフッ素（Ｆ）が低温焼結助剤としての役割を果たし、第２領域に含まれた誘電体結晶粒の粒成長を誘導したと予想される。

＜第２領域の靭性（ｔｏｕｇｈｎｅｓｓ）評価＞
次に、各サンプルチップの第２領域について、飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析を行った。このとき、全アニオンの検出強度に対するフッ素イオン（Ｆ^－）の検出強度の比率を測定し、下記表１に記載した。また、各サンプルチップの第２領域に対する飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）は、各サンプルチップの第１面又は第２面に配置された第２領域の外表面を約１０ｎｍエッチングした後、第２方向のサイズ×第３方向のサイズ＝１００μｍ×１００μｍである領域に対して行った。

また、第１面又は第２面に配置された第２領域の外表面についてビッカース硬度計（Ｖｉｃｋｅｒｓ ｈａｒｄｎｅｓｓ Ｔｅｓｔｅｒ）を用いて第２領域の靭性（ｔｏｕｇｈｎｅｓｓ）を測定し、下記表１に記載した。

上記表１を参照すると、実験例の場合、第２領域がフッ素（Ｆ）を含むため、飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）時に強いフッ素イオンの検出強度が高いことが確認できる。また、低温焼結助剤としての役割を果たし得るフッ素（Ｆ）を含むことにより、カバー部の第２領域に含まれた誘電体結晶粒の粒成長及び緻密化を誘導し、靭性（ｔｏｕｇｈｎｅｓｓ）が向上したことが確認できる。

一方、比較例の場合、飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）時に、フッ素イオンの検出強度が実験例に比べて非常に低いことが確認でき、これにより、実験例に比べて靭性（ｔｏｕｇｈｎｅｓｓ）が低いことを確認できる。比較例の場合、第２領域を形成する際に、フッ素系化合物を添加していないが、ノイズ（ｎｏｉｓｅ）によって微量のフッ素イオン（Ｆ^－）が検出されたと予想される。

＜耐湿信頼性の評価＞
次に、実験例及び比較例のサンプルチップに対する耐湿信頼性の評価を行った。耐湿信頼性の評価は、実験例及び比較例のそれぞれ４００個のサンプルチップについて、温度８５℃、湿度８５％、１．５Ｖｒの電圧を１２時間の間印加した後、絶縁抵抗値の変化を測定したものである。

図７は、比較例の耐湿信頼性の評価結果を示すグラフであり、図８は、実験例の耐湿信頼性の評価結果を示すグラフである。図７及び図８を参照すると、実験例の場合、絶縁抵抗が１０^７Ω以下に低下したサンプルチップは存在しなかったが、比較例の場合、絶縁抵抗が１０^７Ω以下に低下したサンプルが多数存在した。第２領域がフッ素（Ｆ）を含むことにより、第２領域に含まれた誘電体結晶粒の粒成長を誘導して靭性（ｔｏｕｇｈｎｅｓｓ）が増加し、緻密度が向上してチップの内部に浸透する外部からの水分を防止し、耐湿信頼性を 改善できることを確認した。

本発明は、上述した実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定されるものとする。したがって、特許請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で、当技術分野における通常の知識を有する者により様々な形態の置換、変形及び変更が可能であり、これも本発明の範囲に属すると言える。

また、「一実施形態」という表現は、互いに同一の実施形態を意味するものではなく、それぞれ互いに異なる固有の特徴を強調して説明するために提供されたものである。しかし、上記提示された一実施形態は、他の一実施形態の特徴と結合して実現されることを排除しない。例えば、特定の一実施形態で説明された事項が他の一実施形態に説明されていなくても、他の一実施形態においてその事項と反対又は矛盾する説明がない限り、他の一実施形態に関連する説明として理解することができる。

なお、第１、第２などの表現は、ある構成要素と他の構成要素とを区分するために使用されるものであって、当該構成要素の順序及び／又は重要度などを限定しない。場合によっては、権利範囲を逸脱しない範囲内で、第１構成要素は第２構成要素と命名されてもよく、同様に第２構成要素は第１構成要素と命名されてもよい。

１００：積層型電子部品
１１０：本体
１１１：誘電体層
１１２、１１３：カバー部
１１２ａ、１１３ａ：第１領域
１１２ｂ、１１３ｂ：第２領域
１１４、１１５：マージン部
１２１、１２２：内部電極
１３１、１３２：外部電極
１３１ａ、１３２ａ：第１電極層
１３１ｂ、１３２ｂ：第２電極層
Ｇ１、Ｇ２：誘電体結晶粒
ＧＢ１、ＧＢ２：結晶粒界

Claims (15)

1. 第１方向に交互に配置される誘電体層及び内部電極を含む容量形成部、並びに前記容量形成部の前記第１方向に対向する両端面上に配置されるカバー部を含む本体と、
   前記本体の外部に配置され、前記内部電極と連結される外部電極と、を含み、
   前記カバー部は、前記容量形成部に隣接した第１領域及び前記カバー部の外側に隣接した第２領域を含み、
   前記第２領域に含まれたフッ素（Ｆ）の含量は、前記第１領域に含まれたフッ素（Ｆ）の含量より大きい、積層型電子部品。
2. 前記第２領域は、複数の誘電体結晶粒及び隣接した誘電体結晶粒の間に配置され、フッ素（Ｆ）を含む結晶粒界を含む、請求項１に記載の積層型電子部品。
3. 前記第１領域に含まれた誘電体結晶粒の平均サイズをＡ１、前記第２領域に含まれた誘電体結晶粒の平均サイズをＡ２とするとき、Ａ２＞Ａ１を満たす、請求項１に記載の積層型電子部品。
4. 前記Ａ２は１８０ｍ以上２７０ｎｍ以下である、請求項３に記載の積層型電子部品。
5. 前記第１領域に含まれた誘電体結晶粒のＢａ／Ｔｉのモル比をＭ１、前記第２領域に含まれた誘電体結晶粒のＢａ／Ｔｉのモル比をＭ２とするとき、Ｍ１＞Ｍ２を満たす、請求項１に記載の積層型電子部品。
6. 前記Ｍ１は０．９９９以上１．０５以下である、請求項５に記載の積層型電子部品。
7. 前記第２領域は、飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析時に、フッ素イオン（Ｆ^－）が検出される、請求項１に記載の積層型電子部品。
8. 前記第１領域の飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析において、全アニオンの検出強度に対する前記フッ素イオン（Ｆ^－）の検出強度の比率をＩ１、前記第２領域の飛行時間型二次イオン質量分析（ＴＯＦ－ＳＩＭＳ）によるアニオン分析において、全アニオンの検出強度に対する前記フッ素イオン（Ｆ^－）の検出強度の比率をＩ２とするとき、Ｉ２＞Ｉ１を満たす、請求項７に記載の積層型電子部品。
9. 前記第２領域は、ＢａＴｉＯ_３系を主成分として含み、Ｃａ、Ａｌ、Ｌｉ、Ｃｏ、Ｚｎ、Ｍｎ、Ｍｇ、及びＳのうち少なくとも一つをさらに含む、請求項１に記載の積層型電子部品。
10. 前記第１領域の平均厚さをＴ１、前記第２領域の平均厚さをＴ２とするとき、Ｔ２／Ｔ１は１以上４以下である、請求項１に記載の積層型電子部品。
11. 前記誘電体層はフッ素（Ｆ）を含む、請求項１に記載の積層型電子部品。
12. 前記誘電体層は、フッ素（Ｆ）を含まないか、又は前記第２領域に含まれたフッ素（Ｆ）の含量より小さい含量のフッ素（Ｆ）を含む、請求項１～１１のいずれか一項に記載の積層型電子部品。
13. 第１方向に交互に配置される誘電体層及び内部電極を含む容量形成部、並びに前記容量形成部の前記第１方向に対向する両端面上に配置されるカバー部を含む本体と、
    前記本体の外部に配置され、前記内部電極と連結される外部電極と、を含み、
    前記カバー部は、前記容量形成部に隣接した第１領域及び前記カバー部の外側に隣接した第２領域を含み、
    前記第２領域はフッ素（Ｆ）を含み、
    前記第１領域に含まれた誘電体結晶粒の平均サイズをＡ１、前記第２領域に含まれた誘電体結晶粒の平均サイズをＡ２とするとき、Ａ２＞Ａ１を満たす、積層型電子部品。
14. 前記Ａ２は１８０ｎｍ以上２７０ｎｍ以下である、請求項１３に記載の積層型電子部品。
15. 前記第１領域に含まれた誘電体結晶粒のＢａ／Ｔｉのモル比をＭ１、前記第２領域に含まれた誘電体結晶粒のＢａ／Ｔｉのモル比をＭ２とするとき、Ｍ１＞Ｍ２を満たす、請求項１３又は１４に記載の積層型電子部品。

Images