JP2021196784A - 情報処理装置、接続ケーブル、及び制御方法 - Google Patents
情報処理装置、接続ケーブル、及び制御方法 Download PDFInfo
- Publication number
- JP2021196784A JP2021196784A JP2020101989A JP2020101989A JP2021196784A JP 2021196784 A JP2021196784 A JP 2021196784A JP 2020101989 A JP2020101989 A JP 2020101989A JP 2020101989 A JP2020101989 A JP 2020101989A JP 2021196784 A JP2021196784 A JP 2021196784A
- Authority
- JP
- Japan
- Prior art keywords
- detection signal
- type
- speaker
- signal line
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuit For Audible Band Transducer (AREA)
Abstract
【課題】基板の種類を増やすことなく、複数種類の接続デバイスに対応する。【解決手段】情報処理装置は、所定の機能を付加する接続デバイスと、前記接続デバイスとメイン基板との間を接続する接続ケーブルであって、前記メイン基板に接続された際に、前記接続デバイスの種類に応じた電圧を前記メイン基板に供給可能な検出信号線を含む接続ケーブルと、前記メイン基板に実装され、且つ、前記検出信号線が接続され、前記検出信号線の電圧に基づいて、前記接続デバイスの種類を判定するサブ制御部と、前記メイン基板に実装され、前記接続デバイスの制御を含む処理を実行するメイン制御部であって、前記サブ制御部が判定した前記接続デバイスの種類に応じて、前記接続デバイスの制御を切り替えるメイン制御部とを備える。【選択図】図2
Description
本発明は、情報処理装置、接続ケーブル、及び制御方法に関する。
近年、ノート型パーソナルコンピュータ(以下、ノートPCという)などの情報処理装置において、スピーカなどの接続デバイスを内蔵するものが知られている(例えば、特許文献1を参照)。
しかしながら、このような情報処理装置では、製品のラインナップにより、例えば、様々な種類のスピーカに対応させるために、スピーカの種類ごとに、抵抗素子などで構成した異なる識別情報を有する専用基板を用意する必要があった。
本発明は、上記問題を解決すべくなされたもので、その目的は、基板の種類を増やすことなく、複数種類の接続デバイスに対応することができる情報処理装置、接続ケーブル、及び制御方法を提供することにある。
上記問題を解決するために、本発明の一態様は、所定の機能を付加する接続デバイスと、前記接続デバイスとメイン基板との間を接続する接続ケーブルであって、前記メイン基板に接続された際に、前記接続デバイスの種類に応じた電圧を前記メイン基板に供給可能な検出信号線を含む接続ケーブルと、前記メイン基板に実装され、且つ、前記検出信号線が接続され、前記検出信号線の電圧に基づいて、前記接続デバイスの種類を判定するサブ制御部と、前記メイン基板に実装され、前記接続デバイスの制御を含む処理を実行するメイン制御部であって、前記サブ制御部が判定した前記接続デバイスの種類に応じて、前記接続デバイスの制御を切り替えるメイン制御部とを備える情報処理装置である。
また、本発明の一態様は、上記の情報処理装置において、前記接続ケーブルの前記検出信号線は、前記接続デバイスの種類に応じた電圧値を生成する抵抗素子が接続されており、前記サブ制御部は、前記検出信号線の電圧値を検出する電圧検出部を備え、前記電圧検出部が検出した前記検出信号線の電圧値に基づいて、前記接続デバイスの種類を判定するようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記接続ケーブルは、前記接続デバイスの種類に応じた2つの電圧値の組み合わせパターンを生成する複数の前記検出信号線を含み、前記サブ制御部は、前記複数の検出信号線が生成する前記組み合わせパターンに基づいて、前記接続デバイスの種類を判定するようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記メイン制御部は、BIOS(Basic Input Output System)により、前記接続デバイスの種類に対応するデバイス識別情報を設定し、前記デバイス識別情報に対応するデバイスドライバを選択し、前記デバイスドライバにより、前記接続デバイスの制御を実行するようにしてもよい。
また、本発明の一態様は、上記の情報処理装置において、前記接続デバイスは、音を出力する機能を付加するスピーカであってもよい。
また、本発明の一態様は、情報処理装置に内蔵される所定の機能を付加する接続デバイスとメイン基板との間を接続する接続ケーブルであって、前記メイン基板に接続された際に、前記接続デバイスの種類を判定するサブ制御部に接続される検出信号線であって、前記接続デバイスの種類に応じた電圧を前記サブ制御部に供給可能な検出信号線を含む接続ケーブルである。
また、本発明の一態様は、所定の機能を付加する接続デバイスと、前記接続デバイスとメイン基板との間を接続する接続ケーブルであって、前記メイン基板に接続された際に、前記接続デバイスの種類に応じた電圧を前記メイン基板に供給可能な検出信号線を含む接続ケーブルと、を備える情報処理装置の制御方法であって、サブ制御部が、前記メイン基板に実装され、且つ、前記検出信号線が接続され、前記検出信号線の電圧に基づいて、前記接続デバイスの種類を判定するステップと、メイン制御部が、前記メイン基板に実装され、前記接続デバイスの制御を含む処理を実行するメイン制御部であって、前記サブ制御部が判定した前記接続デバイスの種類に応じて、前記接続デバイスの制御を切り替えるステップとを含む制御方法である。
本発明の上記態様によれば、基板の種類を増やすことなく、複数種類の接続デバイスに対応することができる。
以下、本発明の一実施形態による情報処理装置、接続ケーブル、及び制御方法について図面を参照して説明する。
[第1の実施形態]
図1は、本実施形態によるノートPC1の主要なハードウェア構成の一例を示す図である。なお、本実施形態において、情報処理装置の一例として、ノートブック型のPC(パーソナルコンピュータ)であるノートPC1について説明する。
図1は、本実施形態によるノートPC1の主要なハードウェア構成の一例を示す図である。なお、本実施形態において、情報処理装置の一例として、ノートブック型のPC(パーソナルコンピュータ)であるノートPC1について説明する。
図1に示すように、ノートPC1は、CPU11と、メインメモリ12と、ビデオサブシステム13と、表示部14と、チップセット21と、BIOSメモリ22と、HDD23と、オーディオシステム24と、WLANカード25と、USBコネクタ26と、カメラ27と、エンベデッドコントローラ31と、入力部32と、電源回路33と、マイク241と、スピーカ242とを備える。
なお、本実施形態において、CPU11と、チップセット21とは、メイン制御部10に対応する。
なお、本実施形態において、CPU11と、チップセット21とは、メイン制御部10に対応する。
また、例えば、CPU11と、ビデオサブシステム13と、チップセット21と、BIOSメモリ22と、オーディオシステム24と、USBコネクタ26と、エンベデッドコントローラ31と、電源回路33とは、マザーボードMB(メイン基板の一例)に実装されている。
また、スピーカ242とマザーボードMBとの間は、接続ケーブルCB1によって接続されている。
また、スピーカ242とマザーボードMBとの間は、接続ケーブルCB1によって接続されている。
CPU(Central Processing Unit)11は、プログラム制御により種々の演算処理を実行し、ノートPC1全体を制御している。
メインメモリ12は、CPU11の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ12は、例えば、複数個のDRAM(Dynamic Random Access Memory)チップで構成される。この実行プログラムには、OS(オペレーティングシステム)、周辺機器類をハードウェア操作するための各種ドライバ(デバイスドライバ)、各種サービス/ユーティリティ、アプリケーションプログラム等が含まれる。
メインメモリ12は、CPU11の実行プログラムの読み込み領域として、又は、実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリである。メインメモリ12は、例えば、複数個のDRAM(Dynamic Random Access Memory)チップで構成される。この実行プログラムには、OS(オペレーティングシステム)、周辺機器類をハードウェア操作するための各種ドライバ(デバイスドライバ)、各種サービス/ユーティリティ、アプリケーションプログラム等が含まれる。
ビデオサブシステム13は、画像表示に関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、CPU11からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むとともに、ビデオメモリからこの描画情報を読み出して、表示部14に描画データ(表示データ)として出力する。
表示部14は、例えば、液晶ディスプレイであり、ビデオサブシステム13から出力された描画データ(表示データ)に基づく表示画面を表示する。
チップセット21は、USB(Universal Serial Bus)、シリアルATA(AT Attachment)、SPI(Serial Peripheral Interface)バス、PCI(Peripheral Component Interconnect)バス、PCI−Expressバス、及びLPC(Low Pin Count)バスなどのコントローラを備えており複数のデバイスが接続される。図1では、デバイスの例示として、BIOSメモリ22と、HDD23と、オーディオシステム24と、WLANカード25と、USBコネクタ26と、カメラ27とが、チップセット21に接続されている。
BIOS(Basic Input Output System)メモリ22は、例えば、EEPROM(Electrically Erasable Programmable Read Only Memory)やフラッシュROMなどの電気的に書き換え可能な不揮発性メモリで構成される。BIOSメモリ22は、BIOS、及びエンベデッドコントローラ31などを制御するためのシステムファームウェアなどを記憶する。
HDD(Hard Disk Drive)23(不揮発性記憶装置の一例)は、OS、各種ドライバ、各種サービス/ユーティリティ、アプリケーションプログラム、及び各種データを記憶する。
オーディオシステム24は、音データの記録、再生、出力を行う。オーディオシステム24には、マイク241及びスピーカ242が接続されている。
オーディオシステム24は、音データの記録、再生、出力を行う。オーディオシステム24には、マイク241及びスピーカ242が接続されている。
マイク241は、例えば、ノートPC1に内蔵された内蔵マイクであり、各種音を収音する。マイク241は、収音した音を示す音信号を、オーディオシステム24に出力する。
スピーカ242は、例えば、ノートPC1に内蔵された内蔵スピーカであり、オーディオシステム24から出力された音信号を音に変換して、ノートPC1の外部に出力する。ここで、スピーカ242は、ノートPC1に音を出力する機能を付加し、ノートPC1に所定の機能を付加する接続デバイスの一例である。接続デバイスは、例えば、スピーカ242などのように、制御部を有しない簡易な構成のデバイスである。
なお、スピーカ242は、後述する接続ケーブルCB1により、マザーボードMBと接続されており、接続ケーブルCB1の信号線のうちの一部である制御信号線SLがオーディオシステム24に接続されている。
WLAN(Wireless Local Area Network)カード25は、ワイヤレス(無線)LANにより、ネットワークに接続して、データ通信を行う。
USBコネクタ26は、USBを利用した周辺機器類を接続するためのコネクタである。
カメラ27は、Webカメラであり、画像を撮像する。カメラ27は、例えば、USBインタフェースによりチップセット21と接続されている。
カメラ27は、Webカメラであり、画像を撮像する。カメラ27は、例えば、USBインタフェースによりチップセット21と接続されている。
エンベデッドコントローラ31(サブ制御部の一例)は、ノートPC1のシステム状態に関わらず、各種デバイス(周辺装置やセンサ等)を監視し制御するワンチップマイコン(One-Chip Microcomputer)である。また、エンベデッドコントローラ31は、電源回路33を制御する電源管理機能を有している。なお、エンベデッドコントローラ31は、不図示のCPU、ROM、RAMなどで構成されるとともに、複数チャネルのA/D入力端子、D/A出力端子、タイマ、及びデジタル入出力端子を備えている。エンベデッドコントローラ31には、それらの入出力端子を介して、例えば、入力部32、及び電源回路33などが接続されており、エンベデッドコントローラ31は、これらの動作を制御する。
入力部32は、例えば、キーボードなどの、ポインティング・デバイス、タッチパッドなどの入力デバイスである。
電源回路33は、例えば、DC/DCコンバータ、充放電ユニット、電池ユニット、AC/DCアダプタなどを含んでおり、AC/DCアダプタ、又は電池ユニットから供給される直流電圧を、ノートPC1を動作させるために必要な複数の電圧に変換する。また、電源回路33は、エンベデッドコントローラ31からの制御に基づいて、ノートPC1の各部に電力を供給する。
電源回路33は、例えば、DC/DCコンバータ、充放電ユニット、電池ユニット、AC/DCアダプタなどを含んでおり、AC/DCアダプタ、又は電池ユニットから供給される直流電圧を、ノートPC1を動作させるために必要な複数の電圧に変換する。また、電源回路33は、エンベデッドコントローラ31からの制御に基づいて、ノートPC1の各部に電力を供給する。
接続ケーブルCB1は、検出信号線DL1を有しており、この検出信号線DL1は、マザーボードMBの配線によりエンベデッドコントローラ31に接続されている。接続ケーブルCB1の詳細については、後述する。
次に、図2を参照して、本実施形態によるノートPC1の機能構成について説明する。
図2は、本実施形態によるノートPC1の機能構成の一例を示すブロック図である。
図2は、本実施形態によるノートPC1の機能構成の一例を示すブロック図である。
図2に示すように、ノートPC1は、エンベデッドコントローラ31と、BIOS50と、OS60と、オーディオシステム24と、スピーカ242と、接続ケーブルCB1とを備える。
なお、図2において、ノートPC1が備える機能構成のうちの、本実施形態の発明に関する主要な機能構成のみを記載している。
なお、図2において、ノートPC1が備える機能構成のうちの、本実施形態の発明に関する主要な機能構成のみを記載している。
また、図2において、BIOS50及びOS60は、HDD23又はBIOSメモリ22が記憶するプログラムをメイン制御部10が実行することで実現されるソフトウェアの機能部である。メイン制御部10は、BIOS50、及びOS60を備えるものとする。
また、エンベデッドコントローラ31と、BIOS50と、OS60と、オーディオシステム24とは、主にマザーボードMB上に実装されており、スピーカ242とマザーボードMBとは、接続ケーブルCB1により接続されている。
接続ケーブルCB1は、制御信号線SLと、検出信号線DL1と、検出信号線DL2と、抵抗R2とを有している。
制御信号線SLは、スピーカ242と、オーディオシステム24との間に接続される複数の信号線であり、オーディオシステム24からスピーカ242を制御する。
制御信号線SLは、スピーカ242と、オーディオシステム24との間に接続される複数の信号線であり、オーディオシステム24からスピーカ242を制御する。
検出信号線DL1は、接続ケーブルCB1がマザーボードMBに接続された際に、スピーカ242の種類に応じた電圧をマザーボードMBに供給可能な信号線であり、例えば、スピーカ242側の第1端に抵抗R2が接続されている。また、検出信号線DL1のマザーボードMB側の第2端は、マザーボードMBの配線によりエンベデッドコントローラ31のA/D端子に接続されている。
ここで、スピーカ242の種類とは、スピーカ242の製品名や製品型名、性能などの種類である。
また、検出信号線DL1は、例えば、マザーボードMB内に実装された抵抗R1の第2端に接続されている。
検出信号線DL2は、スピーカ242側の第1端において、抵抗R2を介して検出信号線DL1に接続されるとともに、マザーボードMB側の第2端において、グランド信号線(GND信号線)に接続される。
また、検出信号線DL1は、例えば、マザーボードMB内に実装された抵抗R1の第2端に接続されている。
検出信号線DL2は、スピーカ242側の第1端において、抵抗R2を介して検出信号線DL1に接続されるとともに、マザーボードMB側の第2端において、グランド信号線(GND信号線)に接続される。
抵抗R1は、所定の抵抗値を有する抵抗素子であり、第1端が電源電圧線に、第2端が検出信号線DL1(ノードN1)に、それぞれ接続されている。
抵抗R2は、スピーカ242の種類に応じて、抵抗値が変更される抵抗素子であり、第1端が電源線が検出信号線DL1(ノードN1)に、第2端が検出信号線DL2を介してGND信号線に接続される。
抵抗R2は、スピーカ242の種類に応じて、抵抗値が変更される抵抗素子であり、第1端が電源線が検出信号線DL1(ノードN1)に、第2端が検出信号線DL2を介してGND信号線に接続される。
抵抗R1と抵抗R2とは、接続ケーブルCB1の接続によって、電源電圧線とGND信号線との間にノードN1を中点として直列に接続され、抵抗R1と抵抗R2との抵抗分圧により、ノードN1にスピーカ242の種類に応じた電圧を生成する。ノードN1の電圧は、抵抗R1の抵抗値と抵抗R2の抵抗値との比率によって決定される。このように、接続ケーブルCB1の検出信号線DL1は、スピーカ242の種類に応じた電圧値を生成する抵抗R2(抵抗素子)が接続されている。
エンベデッドコントローラ31には、マザーボードMBに実装され、且つ、検出信号線DL1が接続される。エンベデッドコントローラ31は、検出信号線DL1の電圧(ノードN1の電圧)に基づいて、スピーカ242の種類を判定する。エンベデッドコントローラ31は、A/D変換部311と、IDテーブル記憶部312とを備える。
IDテーブル記憶部312は、検出信号線DL1の電圧(ノードN1の電圧)からスピーカ242の種類を示すスピーカID(デバイス識別情報)に変換するID変換テーブルを記憶する。IDテーブル記憶部312は、例えば、図3に示すように、検出電圧値と、スピーカIDとを対応付けてID変換テーブルとして記憶する。
図3は、本実施形態におけるIDテーブル記憶部312のデータ例を示す図である。
図3において、検出電圧値は、エンベデッドコントローラ31が検出した検出信号線DL1の電圧(ノードN1の電圧)の範囲(例えば、±10%)を示し、スピーカIDは、スピーカ242の種類を示す予め定められたスピーカ識別情報を示している。
図3において、検出電圧値は、エンベデッドコントローラ31が検出した検出信号線DL1の電圧(ノードN1の電圧)の範囲(例えば、±10%)を示し、スピーカIDは、スピーカ242の種類を示す予め定められたスピーカ識別情報を示している。
例えば、図3に示す例では、エンベデッドコントローラ31が検出した検出信号線DL1の電圧(ノードN1の電圧)が、“V1±10%”(V1−V1×10%〜V1+V1×10%の範囲内)である場合に、スピーカIDが“SPK001”であることを示している。また、エンベデッドコントローラ31が検出した検出信号線DL1の電圧(ノードN1の電圧)が、“V2±10%”(V1−V1×10%〜V2+V2×10%の範囲内)である場合に、スピーカIDが“SPK002”であることを示している。
ここで、電圧値V1、電圧値V2、・・・は、スピーカ242の種類に応じて、抵抗R2の抵抗値によって決定される。
ここで、電圧値V1、電圧値V2、・・・は、スピーカ242の種類に応じて、抵抗R2の抵抗値によって決定される。
図2の説明に戻り、A/D変換部311は、ADC(Analog to Digital Converter)であり、検出信号線DL1の電圧値を検出する電圧検出部の一例である。
エンベデッドコントローラ31は、A/D変換部311が検出した検出信号線DL1の電圧値に基づいて、スピーカ242の種類を判定する。
エンベデッドコントローラ31は、A/D変換部311が検出した検出信号線DL1の電圧値に基づいて、スピーカ242の種類を判定する。
例えば、エンベデッドコントローラ31は、A/D変換部311が検出した検出信号線DL1の電圧値に基づいて、IDテーブル記憶部312が記憶するID変換テーブルを参照し、検出した検出信号線DL1の電圧値に対応するスピーカIDを取得して、スピーカ242の種類を判定する。
エンベデッドコントローラ31は、取得したスピーカIDを、スピーカ242の種類として、メイン制御部10のBIOS50に出力する。
エンベデッドコントローラ31は、取得したスピーカIDを、スピーカ242の種類として、メイン制御部10のBIOS50に出力する。
メイン制御部10は、マザーボードMBに実装され、スピーカ242の制御を含む処理を実行する制御部であって、エンベデッドコントローラ31が判定したスピーカ242の種類に応じて、スピーカ242の制御を切り替える。
BIOS50は、BIOSメモリ22が記憶するBIOSのプログラムをメイン制御部10に実行させることで実現される機能部であり、各種周辺機器類とOS60との間の入出力処理を行う。また、BIOS50は、選択テーブル記憶部51を備える。
選択テーブル記憶部51は、例えば、BIOSメモリ22により構成された記憶部であり、スピーカIDから、スピーカ242の種類に対応したSSID(SubSystem device ID)を選択するための選択テーブルを記憶する。ここで、図4を参照して、選択テーブル記憶部51のデータ例について説明する。
図4は、本実施形態における選択テーブル記憶部51のデータ例を示す図である。
図4に示すように、選択テーブル記憶部51は、スピーカIDと、SVID(Subsystem Vector ID)と、SSIDとを対応付けた選択テーブルを記憶する。ここで、SVIDは、スピーカIDに対応するスピーカ252のデバイスドライバのベクタIDを示し、SSIDは、スピーカ242のベンダー(販売者)がスピーカ242(接続デバイス)を識別するために定義したOS60におけるデバイスIDを示している。
図4に示すように、選択テーブル記憶部51は、スピーカIDと、SVID(Subsystem Vector ID)と、SSIDとを対応付けた選択テーブルを記憶する。ここで、SVIDは、スピーカIDに対応するスピーカ252のデバイスドライバのベクタIDを示し、SSIDは、スピーカ242のベンダー(販売者)がスピーカ242(接続デバイス)を識別するために定義したOS60におけるデバイスIDを示している。
図4に示す例では、スピーカIDが“SPK001”に対応するSVIDが“XXXXh”であり、SSIDが“XXXXh”であることを示している。ここで、“h”は、16進数(Hexadecimal)であることを示し、“X”は、設定された任意の16進数字を示している。
再び、図2の説明に戻り、BIOS50は、エンベデッドコントローラ31が出力したスピーカIDに基づいて、スピーカ242の種類に対応したSSIDを設定する。すなわち、BIOS50は、選択テーブル記憶部51の選択テーブルを参照し、スピーカIDに対応するSVID及びSSIDを取得し、SVID及びSSIDにより、OS60のAudioドライバ61を設定する。
OS60は、例えば、Windows(登録商標)であり、ここでは、HDD23が記憶するOSプログラムをメイン制御部10に実行させることで実現される機能部である。OS60には、スピーカ242の種類に対応したAudioドライバ61(デバイスドライバの一例)がインストールされて設定される。
このように、メイン制御部10は、BIOS50により、スピーカ242の種類に対応するスピーカID(デバイス識別情報)を設定し、スピーカIDに対応するAudioドライバ61(デバイスドライバ)を選択する。そして、メイン制御部10は、選択されたAudioドライバ61により、スピーカ242の制御を実行する。すなわち、メイン制御部10は、選択されたAudioドライバ61により、スピーカ242の種類に応じた制御を実行する。
次に、図面を参照して、本実施形態によるノートPC1の動作について説明する。
図5は、本実施形態によるノートPC1の動作の一例を示すフローチャートである。ここでは、ノートPC1のスピーカ242の判定処理及びAudioドライバ61の設定処理について説明する。
図5は、本実施形態によるノートPC1の動作の一例を示すフローチャートである。ここでは、ノートPC1のスピーカ242の判定処理及びAudioドライバ61の設定処理について説明する。
図5に示すように、スピーカ242の判定処理を行う場合に、ノートPC1のエンベデッドコントローラ31は、まず、検出信号線DL1の電圧を検出する(ステップS101)。エンベデッドコントローラ31は、内蔵するA/D変換部311を利用して、検出信号線DL1の電圧(ノードN1の電圧)を検出する。
次に、エンベデッドコントローラ31は、検出した電圧値に基づいてスピーカの種類を判定する(ステップS102)。エンベデッドコントローラ31は、A/D変換部311が検出した検出信号線DL1の電圧値に基づいて、IDテーブル記憶部312が記憶するID変換テーブル(例えば、図3のようなID変換テーブル)を参照し、検出した検出信号線DL1の電圧値に対応するスピーカIDを取得して、スピーカ242の種類を判定する。
例えば、検出した検出信号線DL1の電圧値が電圧値V1である場合には、エンベデッドコントローラ31は、図3に示すID変換テーブルにより、スピーカID“SPK001”を取得する。エンベデッドコントローラ31は、取得したスピーカIDを、スピーカ242の種類として、ノートPC1のメイン制御部10に出力する。
次に、メイン制御部10は、BIOS50によりスピーカ242の種類に対応するSSIDを設定する(ステップ103)。すなわち、メイン制御部10のBIOS50は、選択テーブル記憶部51の選択テーブル(例えば、図4のような選択テーブル)を参照し、スピーカIDに対応するSVID及びSSIDを取得し、SVID及びSSIDにより、OS60のAudioドライバ61を設定する。
次に、メイン制御部10は、OS60においてSSIDに対応するAudioドライバ61に設定する(ステップ104)。メイン制御部10のOS60は、BIOS50が設定したSVID及びSSIDに対応するAudioドライバ61を設定される。すなわち、OS60は、エンベデッドコントローラ31が判定したスピーカ242の種類に対応したAudioドライバ61に切り替える。ステップ104の処理後に、メイン制御部10は、スピーカ242の判定処理及びAudioドライバ61の設定処理を終了する。
以上説明したように、本実施形態によるノートPC1(情報処理装置)は、所定の機能を付加する接続デバイス(例えば、スピーカ242)と、接続ケーブルCB1と、エンベデッドコントローラ31(サブ制御部)と、メイン制御部10とを備える。接続ケーブルCB1は、スピーカ242とマザーボードMB(メイン基板)との間を接続する接続ケーブルであって、マザーボードMBに接続された際に、接続デバイス(例えば、スピーカ242)の種類に応じた電圧をマザーボードMBに供給可能な検出信号線DL1を含む。エンベデッドコントローラ31は、マザーボードMBに実装され、且つ、検出信号線DL1が接続され、検出信号線DL1の電圧に基づいて、スピーカ242の種類を判定する。メイン制御部10は、マザーボードMBに実装され、スピーカ242の制御を含む処理を実行するメイン制御部10であって、エンベデッドコントローラ31が判定したスピーカ242の種類に応じて、スピーカ242の制御を切り替える。
これにより、本実施形態によるノートPC1は、スピーカ242の種類に応じて、接続ケーブルCB1を変更することで、例えば、スピーカ242の種類ごとにマザーボードMBを変更する必要がなく、スピーカ242の種類に応じて、スピーカ242の制御を適切に切り替えることができる。よって、本実施形態によるノートPC1は、マザーボードMBの種類を増やすことなく、複数種類のスピーカ242(接続デバイス)に対応することができる。
また、本実施形態によるノートPC1では、複数種類のスピーカ242の評価を、1つ(共通)のマザーボードMBで行うことができるため、スピーカ242の種類ごとに異なるマザーボードMBで評価していた従来と比較して、評価効率を向上させるとともに、開発費用(評価費用)を削減することができる。
また、本実施形態では、接続ケーブルCB1の検出信号線DL1は、スピーカ242の種類に応じた電圧値を生成する抵抗素子(例えば、抵抗R2)が接続されている。エンベデッドコントローラ31は、検出信号線DL1の電圧値を検出するA/D変換部311(電圧検出部)を備え、A/D変換部311が検出した検出信号線DL1の電圧値に基づいて、スピーカ242の種類を判定する。
これにより、本実施形態によるノートPC1は、抵抗素子(例えば、抵抗R2)の抵抗値を変更することで、複数種類のスピーカ242に容易に対応することができるとともに、A/D変換部311により電圧を検出するため、少ない本数の検出信号線DL1の追加で、スピーカ242の種類を判定することができる。
また、本実施形態では、メイン制御部10は、BIOS50により、スピーカ242の種類に対応するスピーカID(デバイス識別情報)を設定し、スピーカIDに対応するAudioドライバ61(デバイスドライバ)を選択し、Audioドライバ61により、スピーカ242の制御を実行する。
これにより、本実施形態によるノートPC1は、例えば、Windows(登録商標)などのOS60において、容易、且つ適切にスピーカ242の種類に応じて、スピーカ242の制御を切り替えることができる。
また、本実施形態では、所定の機能を付加する接続デバイスは、音を出力する機能を付加するスピーカ242である。
これにより、本実施形態によるノートPC1は、マザーボードMBの種類を増やすことなく、複数種類のスピーカ242に対応することができる。
これにより、本実施形態によるノートPC1は、マザーボードMBの種類を増やすことなく、複数種類のスピーカ242に対応することができる。
また、本実施形態では、エンベデッドコントローラ31は、検出信号線DL1の電圧値と、スピーカ242の種類を示すスピーカID(デバイス識別情報)とを対応付けたIDテーブル記憶部312を備える。エンベデッドコントローラ31は、IDテーブル記憶部312を参照し、検出した検出信号線DL1の電圧値に対応するスピーカIDを取得して、スピーカ242の種類を判定する。
これにより、本実施形態によるノートPC1は、上述したIDテーブル記憶部312を利用するという簡易な手法により、適切にスピーカ242の種類を判定することができる。
また、本実施形態による接続ケーブルCB1は、ノートPC1に内蔵される所定の機能を付加する接続デバイス(例えば、スピーカ242)とマザーボードMBとの間を接続する接続ケーブルであって、検出信号線DL1を含む。検出信号線DL1は、接続ケーブルCB1がマザーボードMBに接続された際に、スピーカ242の種類を判定するエンベデッドコントローラ31に接続される検出信号線であって、スピーカ242の種類に応じた電圧をエンベデッドコントローラ31に供給可能である。
これにより、本実施形態による接続ケーブルCB1は、ノートPC1のエンベデッドコントローラ31が、検出信号線DL1の電圧を検出することで、スピーカ242の種類を判定することができる。よって、本実施形態による接続ケーブルCB1は、上述したノートPC1と同様の効果を奏し、マザーボードMBの種類を増やすことなく、複数種類のスピーカ242(接続デバイス)に対応することができる。
また、本実施形態による制御方法は、所定の機能を付加する接続デバイス(例えば、スピーカ242)と、スピーカ242とマザーボードMBとの間を接続する接続ケーブルCB1であって、マザーボードMBに接続された際に、スピーカ242の種類に応じた電圧をマザーボードMBに供給可能な検出信号線DL1を含む接続ケーブルCB1と、を備えるノートPC1の制御方法であって、判定ステップと、切替ステップとを含む。判定ステップにおいて、エンベデッドコントローラ31が、マザーボードMBに実装され、且つ、検出信号線DL1が接続され、検出信号線DL1の電圧に基づいて、スピーカ242の種類を判定する。切替ステップにおいて、メイン制御部10が、マザーボードMBに実装され、スピーカ242の制御を含む処理を実行するメイン制御部10であって、エンベデッドコントローラ31が判定したスピーカ242の種類に応じて、スピーカ242の制御を切り替える。
これにより、本実施形態による制御方法は、上述したノートPC1及び接続ケーブルCB1と同様の効果を奏し、マザーボードMBの種類を増やすことなく、複数種類のスピーカ242(接続デバイス)に対応することができる。
なお、本実施形態において、接続ケーブルCB1が抵抗R2を含む例を説明したが、これに限定されるものではなく、例えば、接続ケーブルCB1の接続先であるスピーカ242が抵抗R2を備えるようにしてもよい。
また、本実施形態において、抵抗R1は、マザーボードMBに実装されている例を説明したが、これに限定されるものではなく、例えば、接続ケーブルCB1又はスピーカ242が抵抗R1を備えるようにしてもよい。
[第2の実施形態]
次に、図面を参照して、第2の実施形態によるノートPC1aについて説明する。
上述した第1の実施形態では、A/D変換部311を利用して、スピーカ242の種類に応じた検出信号線DL1の電圧を検出して、スピーカ242の種類を判定する例を説明したが、第2の実施形態では、複数の検出信号線DL1のデジタル信号によりスピーカ242の種類を判定する変形例について説明する。
次に、図面を参照して、第2の実施形態によるノートPC1aについて説明する。
上述した第1の実施形態では、A/D変換部311を利用して、スピーカ242の種類に応じた検出信号線DL1の電圧を検出して、スピーカ242の種類を判定する例を説明したが、第2の実施形態では、複数の検出信号線DL1のデジタル信号によりスピーカ242の種類を判定する変形例について説明する。
図6は、第2の実施形態によるノートPC1aの機能構成の一例を示すブロック図である。
図6に示すように、ノートPC1aは、エンベデッドコントローラ31aと、BIOS50と、OS60と、オーディオシステム24と、スピーカ242と、接続ケーブルCB1aとを備える。
図6に示すように、ノートPC1aは、エンベデッドコントローラ31aと、BIOS50と、OS60と、オーディオシステム24と、スピーカ242と、接続ケーブルCB1aとを備える。
なお、図6において、ノートPC1aが備える機能構成のうちの、本実施形態の発明に関する主要な機能構成のみを記載している。
また、ノートPC1aの基本的なハードウェア構成は、エンベデッドコントローラ31及び接続ケーブルCB1が、エンベデッドコントローラ31a及び接続ケーブルCB1aに置き換わっている点を除いて、上述した図1に示す第1の実施形態と同一であるため、ここではその説明を省略する。
また、ノートPC1aの基本的なハードウェア構成は、エンベデッドコントローラ31及び接続ケーブルCB1が、エンベデッドコントローラ31a及び接続ケーブルCB1aに置き換わっている点を除いて、上述した図1に示す第1の実施形態と同一であるため、ここではその説明を省略する。
また、図6において、上述した図2と同一の構成には同一の符号を付与して、その説明を省略する。
また、エンベデッドコントローラ31aと、BIOS50と、OS60と、オーディオシステム24とは、主にマザーボードMB上に実装されており、スピーカ242とマザーボードMBとは、接続ケーブルCB1aにより接続されている。
また、エンベデッドコントローラ31aと、BIOS50と、OS60と、オーディオシステム24とは、主にマザーボードMB上に実装されており、スピーカ242とマザーボードMBとは、接続ケーブルCB1aにより接続されている。
接続ケーブルCB1aは、制御信号線SLと、複数の検出信号線DL1(DL1−1、DL1−2)と、抵抗R3とを有している。なお、本実施形態では、複数の検出信号線DL1の一例として、検出信号線DL1−1と、検出信号線DL1−2との2本の検出信号線DL1を備える例について説明する。
複数の検出信号線DL1(DL1−1、DL1−2)は、スピーカ242の種類に応じた2つの電圧値の組み合わせパターンを生成する。すなわち、複数の検出信号線DL1の各信号線は、電圧がHigh状態(“1”)又はLow状態(“0”)の2つの電圧値を供給し、スピーカ242の種類に応じて、High状態(“1”)又はLow状態(“0”)の異なる組み合わせパターンを生成するように構成されている。
例えば、図6に示す接続ケーブルCB1aでは、検出信号線DL1−1のスピーカ242側の第1端にGND信号線が接続されており、検出信号線DL1−2のスピーカ242側の第1端に抵抗R3を介して電源電圧線が接続されている。この場合、検出信号線DL1−1は、マザーボードMBにLow状態(論理状態“0”)の電圧を供給し、検出信号線DL1−2は、マザーボードMBにHigh状態(論理状態“1”)の電圧を供給する。
また、検出信号線DL1−1及び検出信号線DL1−2のマザーボードMB側の第2端は、マザーボードMBの配線によりエンベデッドコントローラ31aのデジタル入力端子に接続されている。
抵抗R3は、電源電圧線と検出信号線DL1−2との間に接続された抵抗素子であり、プルアップ抵抗として機能する。
エンベデッドコントローラ31a(サブ制御部の一例)は、ノートPC1aのシステム状態に関わらず、各種デバイス(周辺装置やセンサ等)を監視し制御するワンチップマイコンであり、基本的な機能は、第1の実施形態のエンベデッドコントローラ31と同様である。
エンベデッドコントローラ31aには、マザーボードMBに実装され、且つ、複数の検出信号線DL1が接続される。エンベデッドコントローラ31aは、複数の検出信号線DL1の電圧に基づいて、スピーカ242の種類を判定する。エンベデッドコントローラ31aは、例えば、複数の検出信号線DL1が生成する電圧の組み合わせパターン(上述したHigh状態(論理状態“1”)又はLow状態(論理状態“0”)の組む合わせパターン)に基づいて、スピーカ242の種類を判定する。また、エンベデッドコントローラ31aは、IDテーブル記憶部312aを備える。
IDテーブル記憶部312aは、複数の検出信号線DL1が生成する電圧の組み合わせパターンからスピーカ242の種類を示すスピーカID(デバイス識別情報)に変換するID変換テーブルを記憶する。IDテーブル記憶部312aは、例えば、図7に示すように、論理状態(ID1、ID0)と、スピーカIDとを対応付けてID変換テーブルとして記憶する。
図7は、本実施形態におけるIDテーブル記憶部312aのデータ例を示す図である。
図7において、論理状態ID0は、エンベデッドコントローラ31が検出した検出信号線DL1−1の論理状態を示し、論理状態ID1は、エンベデッドコントローラ31が検出した検出信号線DL1−2の論理状態を示している。スピーカIDは、スピーカ242の種類を示す予め定められたスピーカ識別情報を示している。
図7において、論理状態ID0は、エンベデッドコントローラ31が検出した検出信号線DL1−1の論理状態を示し、論理状態ID1は、エンベデッドコントローラ31が検出した検出信号線DL1−2の論理状態を示している。スピーカIDは、スピーカ242の種類を示す予め定められたスピーカ識別情報を示している。
例えば、図7に示す例では、論理状態ID1が“0”であり、論理状態ID0が“0”である場合に、スピーカIDが“SPK001”であることを示している。また、論理状態ID1が“0”であり、論理状態ID0が“1”である場合に、スピーカIDが“SPK002”であることを示している。
ここで、論理状態(ID1、ID0)は、スピーカ242の種類に応じて、複数の検出信号線DLそれぞれをGND信号線及び抵抗R3を介した電源電圧線のいずれかに接続するかによって決定される。
ここで、論理状態(ID1、ID0)は、スピーカ242の種類に応じて、複数の検出信号線DLそれぞれをGND信号線及び抵抗R3を介した電源電圧線のいずれかに接続するかによって決定される。
図6の説明に戻り、エンベデッドコントローラ31aは、IDテーブル記憶部312が記憶するID変換テーブルを参照し、複数の検出信号線DL1が生成する電圧の組み合わせパターンである論理状態(ID1、ID0)に対応するスピーカIDを取得して、スピーカ242の種類を判定する。
例えば、図6に示す例では、論理状態ID1が“1”であり、論理状態ID0が“0”であるため、エンベデッドコントローラ31aは、IDテーブル記憶部312からスピーカIDとして、“SPK003”を取得する。
エンベデッドコントローラ31aは、取得したスピーカIDを、スピーカ242の種類として、メイン制御部10のBIOS50に出力する。
例えば、図6に示す例では、論理状態ID1が“1”であり、論理状態ID0が“0”であるため、エンベデッドコントローラ31aは、IDテーブル記憶部312からスピーカIDとして、“SPK003”を取得する。
エンベデッドコントローラ31aは、取得したスピーカIDを、スピーカ242の種類として、メイン制御部10のBIOS50に出力する。
次に、図面を参照して、本実施形態によるノートPC1aの動作について説明する。
図8は、本実施形態によるノートPC1aの動作の一例を示すフローチャートである。ここでは、ノートPC1aのスピーカ242の判定処理及びAudioドライバ61の設定処理について説明する。
図8は、本実施形態によるノートPC1aの動作の一例を示すフローチャートである。ここでは、ノートPC1aのスピーカ242の判定処理及びAudioドライバ61の設定処理について説明する。
図8に示すように、スピーカ242の判定処理を行う場合に、ノートPC1aのエンベデッドコントローラ31aは、まず、検出信号線DL1の電圧パターンを検出する(ステップS201)。エンベデッドコントローラ31aは、内蔵するデジタル入力端子により、複数の検出信号線DL1の電圧の組み合わせパターン(上述した論理状態(ID1、ID0))を検出する。
次に、エンベデッドコントローラ31aは、検出した電圧パターンに基づいてスピーカの種類を判定する(ステップS202)。エンベデッドコントローラ31は、検出した論理状態(ID1、ID0)に基づいて、IDテーブル記憶部312aが記憶するID変換テーブル(例えば、図7のようなID変換テーブル)を参照し、検出した論理状態(ID1、ID0)に対応するスピーカIDを取得して、スピーカ242の種類を判定する。
例えば、論理状態ID1が“0”であり、論理状態ID0が“0”である場合には、エンベデッドコントローラ31aは、図7に示すID変換テーブルにより、スピーカID“SPK001”を取得する。エンベデッドコントローラ31は、取得したスピーカIDを、スピーカ242の種類として、ノートPC1のメイン制御部10に出力する。
続く、ステップS203及びステップS204の処理は、上述した図5に示すステップS103及びステップS104の処理と同様であるため、ここではその説明を省略する。
以上説明したように、本実施形態によるノートPC1a(情報処理装置)は、スピーカ242)と、接続ケーブルCB1aと、エンベデッドコントローラ31a(サブ制御部)と、メイン制御部10とを備える。接続ケーブルCB1aは、スピーカ242とマザーボードMB(メイン基板)との間を接続する接続ケーブルであって、マザーボードMBに接続された際に、スピーカ242の種類に応じた電圧をマザーボードMBに供給可能な検出信号線DL1を含む。エンベデッドコントローラ31aは、マザーボードMBに実装され、且つ、検出信号線DL1が接続され、検出信号線DL1の電圧に基づいて、スピーカ242の種類を判定する。
これにより、本実施形態によるノートPC1aは、上述した第1の実施形態によるノートPC1と同様の効果を奏し、マザーボードMBの種類を増やすことなく、複数種類のスピーカ242(接続デバイス)に対応することができる。
また、本実施形態では、接続ケーブルCB1aは、スピーカ242の種類に応じた2つの電圧値の組み合わせパターンを生成する複数の検出信号線DL1を含む。エンベデッドコントローラ31aは、複数の検出信号線DL1が生成する電圧の組み合わせパターンに基づいて、スピーカ242の種類を判定する。
これにより、本実施形態によるノートPC1aは、第1の実施形態のようにA/D変換部311を用いる必要がなく、通常のデジタル入力端子により、スピーカ242の種類を判定することができる。
これにより、本実施形態によるノートPC1aは、第1の実施形態のようにA/D変換部311を用いる必要がなく、通常のデジタル入力端子により、スピーカ242の種類を判定することができる。
また、本実施形態では、エンベデッドコントローラ31aは、複数の検出信号線DL1の電圧の組み合わせパターン(例えば、上述した論理状態(ID1、ID0))と、スピーカ242の種類を示すスピーカID(デバイス識別情報)とを対応付けたIDテーブル記憶部312aを備える。エンベデッドコントローラ31aは、IDテーブル記憶部312aを参照し、検出した複数の検出信号線DL1の電圧の組み合わせパターンに対応するスピーカIDを取得して、スピーカ242の種類を判定する。
これにより、本実施形態によるノートPC1aは、上述したIDテーブル記憶部312aを利用するという簡易な手法により、適切にスピーカ242の種類を判定することができる。
なお、本実施形態において、接続ケーブルCB1aが抵抗R3を含む例を説明したが、これに限定されるものではなく、例えば、接続ケーブルCB1aの接続先であるスピーカ242が抵抗R3を備えるようにしてもよい。また、接続ケーブルCB1aは、マザーボードMB側の複数の検出信号線DL1のそれぞれに、プルアップ抵抗を設けて、スピーカ242の種類に応じて、複数の検出信号線DL1のそれぞれに、GND信号線を接続するか否かによって、電圧の組み合わせパターンを生成するようにしてもよい。
また、本実施形態において、複数の検出信号線DL1が、2本の検出信号線DL1(DL1−1、DL1−2)である例を説明したが、これに限定されるものではなく、3本以上の検出信号線DL1であってもよい。
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の各実施形態において、情報処理装置がノートブック型PC(ノートPC1(1a))である例を説明したが、これに限定されるものではなく、例えば、スピーカ242を内蔵した一体型デスクトップ型PC、タブレット端末装置などの他の情報処理装置であってもよい。
例えば、上記の各実施形態において、情報処理装置がノートブック型PC(ノートPC1(1a))である例を説明したが、これに限定されるものではなく、例えば、スピーカ242を内蔵した一体型デスクトップ型PC、タブレット端末装置などの他の情報処理装置であってもよい。
また、上記の各実施形態において、接続デバイスがスピーカ242である例を説明したが、これに限定されるものではなく、接続デバイスは、例えば、マイク241、表示部14、及び、評価又は検査に用いるインタフェース用のサブボード(子基板)など、他のデバイスであってもよい。
なお、上述したノートPC1(1a)が備える各構成は、内部に、コンピュータシステムを有している。そして、上述したノートPC1(1a)が備える各構成の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより上述したノートPC1(1a)が備える各構成における処理を行ってもよい。ここで、「記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行する」とは、コンピュータシステムにプログラムをインストールすることを含む。ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。
また、「コンピュータシステム」は、インターネットやWAN、LAN、専用回線等の通信回線を含むネットワークを介して接続された複数のコンピュータ装置を含んでもよい。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。このように、プログラムを記憶した記録媒体は、CD−ROM等の非一過性の記録媒体であってもよい。
また、記録媒体には、当該プログラムを配信するために配信サーバからアクセス可能な内部又は外部に設けられた記録媒体も含まれる。なお、プログラムを複数に分割し、それぞれ異なるタイミングでダウンロードした後にノートPC1(1a)が備える各構成で合体される構成や、分割されたプログラムのそれぞれを配信する配信サーバが異なっていてもよい。さらに「コンピュータ読み取り可能な記録媒体」とは、ネットワークを介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ(RAM)のように、一定時間プログラムを保持しているものも含むものとする。また、上記プログラムは、上述した機能の一部を実現するためのものであってもよい。さらに、上述した機能をコンピュータシステムに既に記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル(差分プログラム)であってもよい。
また、上述した機能の一部又は全部を、LSI(Large Scale Integration)等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はLSIに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりLSIに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
1、1a ノートPC
10 メイン制御部
11 CPU
12 メインメモリ
13 ビデオサブシステム
14 表示部
21 チップセット
22 BIOSメモリ
23 HDD
24 オーディオシステム
25 WLANカード
26 USBコネクタ
27 カメラ
31、31a エンベデッドコントローラ(EC)
32 入力部
33 電源回路
50 BIOS
51 選択テーブル記憶部
60 OS
61 Audioドライバ
241 マイク
242 スピーカ
311 A/D変換部
312、312a IDテーブル記憶部
MB マザーボード
CB1、CB1a 接続ケーブル
R1、R2、R3 抵抗
DL1、DL1−1、DL1−2、DL2 検出信号線
SL 制御信号線
10 メイン制御部
11 CPU
12 メインメモリ
13 ビデオサブシステム
14 表示部
21 チップセット
22 BIOSメモリ
23 HDD
24 オーディオシステム
25 WLANカード
26 USBコネクタ
27 カメラ
31、31a エンベデッドコントローラ(EC)
32 入力部
33 電源回路
50 BIOS
51 選択テーブル記憶部
60 OS
61 Audioドライバ
241 マイク
242 スピーカ
311 A/D変換部
312、312a IDテーブル記憶部
MB マザーボード
CB1、CB1a 接続ケーブル
R1、R2、R3 抵抗
DL1、DL1−1、DL1−2、DL2 検出信号線
SL 制御信号線
Claims (7)
- 所定の機能を付加する接続デバイスと、
前記接続デバイスとメイン基板との間を接続する接続ケーブルであって、前記メイン基板に接続された際に、前記接続デバイスの種類に応じた電圧を前記メイン基板に供給可能な検出信号線を含む接続ケーブルと、
前記メイン基板に実装され、且つ、前記検出信号線が接続され、前記検出信号線の電圧に基づいて、前記接続デバイスの種類を判定するサブ制御部と、
前記メイン基板に実装され、前記接続デバイスの制御を含む処理を実行するメイン制御部であって、前記サブ制御部が判定した前記接続デバイスの種類に応じて、前記接続デバイスの制御を切り替えるメイン制御部と
を備える情報処理装置。 - 前記接続ケーブルの前記検出信号線は、前記接続デバイスの種類に応じた電圧値を生成する抵抗素子が接続されており、
前記サブ制御部は、
前記検出信号線の電圧値を検出する電圧検出部を備え、前記電圧検出部が検出した前記検出信号線の電圧値に基づいて、前記接続デバイスの種類を判定する
請求項1に記載の情報処理装置。 - 前記接続ケーブルは、前記接続デバイスの種類に応じた2つの電圧値の組み合わせパターンを生成する複数の前記検出信号線を含み、
前記サブ制御部は、前記複数の検出信号線が生成する前記組み合わせパターンに基づいて、前記接続デバイスの種類を判定する
請求項1に記載の情報処理装置。 - 前記メイン制御部は、
BIOS(Basic Input Output System)により、前記接続デバイスの種類に対応するデバイス識別情報を設定し、前記デバイス識別情報に対応するデバイスドライバを選択し、
前記デバイスドライバにより、前記接続デバイスの制御を実行する
請求項1から請求項3のいずれか一項に記載の情報処理装置。 - 前記接続デバイスは、音を出力する機能を付加するスピーカである請求項1から請求項3のいずれか一項に記載の情報処理装置。
- 情報処理装置に内蔵される所定の機能を付加する接続デバイスとメイン基板との間を接続する接続ケーブルであって、
前記メイン基板に接続された際に、前記接続デバイスの種類を判定するサブ制御部に接続される検出信号線であって、前記接続デバイスの種類に応じた電圧を前記サブ制御部に供給可能な検出信号線を含む接続ケーブル。 - 所定の機能を付加する接続デバイスと、前記接続デバイスとメイン基板との間を接続する接続ケーブルであって、前記メイン基板に接続された際に、前記接続デバイスの種類に応じた電圧を前記メイン基板に供給可能な検出信号線を含む接続ケーブルと、を備える情報処理装置の制御方法であって、
サブ制御部が、前記メイン基板に実装され、且つ、前記検出信号線が接続され、前記検出信号線の電圧に基づいて、前記接続デバイスの種類を判定するステップと、
メイン制御部が、前記メイン基板に実装され、前記接続デバイスの制御を含む処理を実行するメイン制御部であって、前記サブ制御部が判定した前記接続デバイスの種類に応じて、前記接続デバイスの制御を切り替えるステップと
を含む制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020101989A JP2021196784A (ja) | 2020-06-12 | 2020-06-12 | 情報処理装置、接続ケーブル、及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020101989A JP2021196784A (ja) | 2020-06-12 | 2020-06-12 | 情報処理装置、接続ケーブル、及び制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021196784A true JP2021196784A (ja) | 2021-12-27 |
Family
ID=79195470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020101989A Pending JP2021196784A (ja) | 2020-06-12 | 2020-06-12 | 情報処理装置、接続ケーブル、及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021196784A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10289190A (ja) * | 1997-04-11 | 1998-10-27 | Nec Shizuoka Ltd | 情報処理装置 |
JP2005135414A (ja) * | 2003-10-27 | 2005-05-26 | Microsoft Corp | ネットワーク装置の単純で動的な構成 |
JP2006310981A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | 携帯機器用音楽再生装置 |
JP2010278691A (ja) * | 2009-05-28 | 2010-12-09 | Lenovo Singapore Pte Ltd | オーディオ・デバイスの認識装置および携帯式コンピュータ |
JP2013109410A (ja) * | 2011-11-17 | 2013-06-06 | Semiconductor Components Industries Llc | 判定回路 |
JP2013531857A (ja) * | 2010-06-30 | 2013-08-08 | シリコン イメージ,インコーポレイテッド | 電子デバイスに関するケーブル接続の検出 |
JP2017174231A (ja) * | 2016-03-24 | 2017-09-28 | 株式会社東芝 | 情報処理装置及び環境管理システム |
-
2020
- 2020-06-12 JP JP2020101989A patent/JP2021196784A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10289190A (ja) * | 1997-04-11 | 1998-10-27 | Nec Shizuoka Ltd | 情報処理装置 |
JP2005135414A (ja) * | 2003-10-27 | 2005-05-26 | Microsoft Corp | ネットワーク装置の単純で動的な構成 |
JP2006310981A (ja) * | 2005-04-26 | 2006-11-09 | Sharp Corp | 携帯機器用音楽再生装置 |
JP2010278691A (ja) * | 2009-05-28 | 2010-12-09 | Lenovo Singapore Pte Ltd | オーディオ・デバイスの認識装置および携帯式コンピュータ |
JP2013531857A (ja) * | 2010-06-30 | 2013-08-08 | シリコン イメージ,インコーポレイテッド | 電子デバイスに関するケーブル接続の検出 |
JP2013109410A (ja) * | 2011-11-17 | 2013-06-06 | Semiconductor Components Industries Llc | 判定回路 |
JP2017174231A (ja) * | 2016-03-24 | 2017-09-28 | 株式会社東芝 | 情報処理装置及び環境管理システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4601330B2 (ja) | 電子機器及びその制御方法、情報処理装置、並びにコンピュータ・プログラム | |
US6956542B2 (en) | Method, apparatus and system for a secondary personal computer display | |
US8281161B2 (en) | Data accessing apparatus and processing system using the same | |
TWI515570B (zh) | 用以提供對於多重記憶體技術的平台支援之設備、系統及方法 | |
US11199890B2 (en) | Peripheral device expansion card system | |
US7822964B2 (en) | Booting apparatus for booting a computer and method therefor and computer with a booting apparatus | |
KR20090046961A (ko) | 전기 장치, 전기 장치의 주변 커넥터에 연결된 주변 장치를식별하기 위한 방법, 주변 버스를 통해 전기 장치에 연결된 전원으로부터 전력 가용성을 결정하기 위한 방법 및버스 커넥터를 갖는 전기 장치에 의한 전력 이용을 관리하기 위한 방법 | |
JP2015501048A (ja) | ポータブルコンピューティングデバイス(pcd)上で動作可能なオペレーティングシステムに周辺構成要素インターフェースエクスプレス(pcie)結合デバイスを見せるための方法およびpcd | |
CN115562738B (zh) | 一种端口配置方法、组件及硬盘扩展装置 | |
CN103870429A (zh) | 基于嵌入式gpu的高速信号处理板 | |
TW201715410A (zh) | 共用匯流排埠之系統及共用匯流排埠之方法 | |
JP6982647B2 (ja) | 情報処理装置、及び制御方法 | |
JP3673239B2 (ja) | コンピュータ機器 | |
JP2021196784A (ja) | 情報処理装置、接続ケーブル、及び制御方法 | |
US20090307390A1 (en) | Access of built-in peripheral components by internal and external bus pathways | |
JP7016399B1 (ja) | 情報処理装置、及び制御方法 | |
JP6838123B1 (ja) | 情報処理装置、及び電源制御方法 | |
JP6797991B1 (ja) | 電子機器、及び稼働情報の出力方法 | |
Intel | Intel® Desktop Board DH61AG Technical Product Specification | |
Intel | Intel® Desktop Board DH61AG Technical Product Specification | |
CN114420190A (zh) | Emmc损耗度检测方法、装置、电子设备及存储介质 | |
TW202219941A (zh) | 主機板、顯示裝置、顯示方法和電腦可讀存儲介質 | |
JP7260571B2 (ja) | 情報処理装置、及び制御方法 | |
JP6808793B1 (ja) | 情報処理装置 | |
JP6830973B2 (ja) | 情報処理装置、及び制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20221213 |