Nothing Special   »   [go: up one dir, main page]

JP2021170570A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2021170570A
JP2021170570A JP2020072188A JP2020072188A JP2021170570A JP 2021170570 A JP2021170570 A JP 2021170570A JP 2020072188 A JP2020072188 A JP 2020072188A JP 2020072188 A JP2020072188 A JP 2020072188A JP 2021170570 A JP2021170570 A JP 2021170570A
Authority
JP
Japan
Prior art keywords
insulating substrate
heat conductive
storage device
semiconductor storage
conductive sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020072188A
Other languages
English (en)
Inventor
大悟 鈴木
Daigo Suzuki
宏介 粟賀
Kosuke Awaga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2020072188A priority Critical patent/JP2021170570A/ja
Priority to US17/011,755 priority patent/US11887911B2/en
Publication of JP2021170570A publication Critical patent/JP2021170570A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0047—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having a two-part housing enclosing a PCB
    • H05K5/006—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having a two-part housing enclosing a PCB characterized by features for holding the PCB within the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/20436—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing
    • H05K7/20445—Inner thermal coupling elements in heat dissipating housings, e.g. protrusions or depressions integrally formed in the housing the coupling element being an additional piece, e.g. thermal standoff
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thermal Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】高速信号Ｉ／Ｆに対応可能で、かつ温度変動時や外部から衝撃が加わった時に絶縁基板の内部に発生する応力を緩和した半導体記憶装置。【解決手段】実施の形態に係る半導体記憶装置は、絶縁基板と、筐体と、インタフェース基板と、第１可撓性基板と、発熱する集積回路と、第１熱伝導シートとを備える。筐体は、絶縁基板を収納する。インタフェース基板は、筐体に固定される。第１可撓性基板は、絶縁基板とインタフェース基板とを接続する。集積回路は、絶縁基板に搭載される。第１熱伝導シートは、記絶縁基板に搭載され、熱を放散する。絶縁基板は、第１熱伝導シートを介して筐体に支持される。【選択図】図４

Description

本発明の実施形態は、半導体記憶装置に関する。
半導体記憶装置の高速化に伴い、高速信号インタフェース（Interface:以下Ｉ／Ｆと記載する）に対応するためには、半導体記憶装置を搭載するマザー基板に利用されるプリント配線板全体の材料として、誘電損失の小さい低誘電正接材料を利用する必要があった。
特許第3803596号公報
しかしながら、低誘電正接材料のプリント配線板は高価である。一方、表層だけを低誘電正接材料とした比較的安価なプリント配線板も可能である。表層以外の材料の線膨張率、ガラス転移温度、弾性率等の不一致から、プリント配線板に反りが発生したりする。また、スルーホール等を形成するときには異種材料への銅めっきの密着性を確保する必要がある。また、マザー基板を筐体に直接ネジ固定している。このため、温度変動時や外部から衝撃が加わった時には、マザーボードの内部に発生する応力を緩和する必要があった。
実施の形態が解決しようとする課題は、高速信号Ｉ／Ｆに対応可能で、かつ温度変動時や外部から衝撃が加わった時に絶縁基板の内部に発生する応力を緩和する半導体記憶装置を提供することにある。
実施の形態に係る半導体記憶装置は、絶縁基板と、筐体と、インタフェース基板と、第１可撓性基板と、発熱する集積回路と、第１熱伝導シートとを備える。筐体は、絶縁基板を収納する。インタフェース基板は、筐体に固定される。第１可撓性基板は、絶縁基板とインタフェース基板とを接続する。集積回路は、絶縁基板に搭載される。第１熱伝導シートは、記絶縁基板に搭載され、熱を放散する。絶縁基板は、第１熱伝導シートを介して筐体に支持される。
実施の形態に係る半導体記憶装置の外観を示す鳥瞰図。 実施の形態に係る半導体記憶装置の第１部分の鳥瞰図。 実施の形態に係る半導体記憶装置の第２部分の鳥瞰図。 別の実施の形態に係る半導体記憶装置の第１部分の鳥瞰図。 別の実施の形態に係る半導体記憶装置の第２部分の鳥瞰図。 別の実施の形態に係る半導体記憶装置の図３ＡのＡ２−Ａ２線に沿う断面図。 別の実施の形態に係る半導体記憶装置の図３ＡのＢ−Ｂ線に沿う断面図。 実施の形態の第１の変形例に係る半導体記憶装置の断面図。 実施の形態の第１の変形例に係る半導体記憶装置の図６の板バネ部分を拡大した断面図。 実施の形態の第２の変形例に係る半導体記憶装置の第１部分の模式図。 実施の形態の第２の変形例に係る半導体記憶装置の第２部分の模式図。 実施の形態に係る半導体記憶装置に適用可能な可撓性基板の断面図。 実施の形態に係る半導体記憶装置に適用可能な別の可撓性基板の断面図。 実施の形態に係る半導体記憶装置における、可撓性基板と絶縁基板との接続例の断面図。 実施の形態に係る半導体記憶装置における、可撓性基板と絶縁基板との別の接続例の断面図。 実施の形態に係る半導体記憶装置のブロック図。
次に、図面を参照して、実施の形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置等を特定するものではない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。以下の説明では、第１熱伝導シートを参照符号８で表示することもある。また、集積回路を参照符号１０で表示することもある。
［実施の形態］
実施の形態に係る半導体記憶装置１は、絶縁基板３００と、筐体３０と、Ｉ／Ｆ部１２０と、可撓性基板２００と、集積回路１０と、複数の第１熱伝導シート８とを備える。絶縁基板３００は、可撓性基板２００と接続される。可撓性基板２００は、Ｉ／Ｆ部１２０と接続される。
絶縁基板３００は、マザーボード及び／又は回路基板とも呼ばれる。絶縁基板３００の表面及び裏面には、図示は省略するが銅箔等の金属箔が配置される。
図１は、実施の形態に係る半導体記憶装置の外観を示す鳥瞰図である。半導体記憶装置１は、筐体３０を備える。実施の形態においては、図１に示すように、筐体３０の長手方向である第１方向をＸ方向とする。また、Ｘ方向に直交する、筐体３０の短手方向である第２方向をＹ方向とする。また、Ｘ−Ｙ平面に垂直な第３方向をＺ方向とする。以下の図面の説明には、適宜Ｘ−Ｙ−Ｚ方向を明示する。
筐体３０は、図１に示すように、互いに篏合された上筐体３０Ｕと下筐体３０Ｄとを備える。上筐体３０Ｕと下筐体３０Ｄは、図１に示すように、四隅に配置されたネジ１５Ａ、１５Ｂ、１５Ｃ、１５Ｄによって、Ｚ方向にねじ止めされる。筐体３０の内部には、絶縁基板３００が収納される。ここで、絶縁基板３００は、筐体３０とはネジ止めされていない。
図２Ａは、実施の形態に係る半導体記憶装置１の第１部分の鳥瞰図である。第１部分は、下筐体３０Ｄ及び絶縁基板３００を含む。絶縁基板３００は、下筐体３０Ｄ上に配置される。絶縁基板３００の表面を符号３００Ｓで表す。表面３００Ｓは、絶縁基板３００のＺ軸の正方向の面である。絶縁基板３００のＺ軸の正方向の面とは、Ｚ方向で上筐体３０Ｕに対向する、絶縁基板３００の面である。
図２Ｂは、実施の形態に係る半導体記憶装置１の第２部分の鳥瞰図である。第２部分は上筐体３０Ｕ及び絶縁基板３００を含む。絶縁基板３００は、上筐体３０Ｕの上に配置される。絶縁基板３００の裏面を符号３００Ｂで表す。裏面３００Ｂは、絶縁基板３００のＺ軸の負の方向の面である。絶縁基板３００のＺ軸の負の方向の面とは、Ｚ方向で下筐体３０Ｄに対向する、絶縁基板３００の面である。
Ｉ/Ｆ部１２０は、外部のホスト機器２との間で、データ、コマンド、及びアドレス等の高速信号を転送する。高速信号Ｉ／Ｆの通信規格は、例えばＳＡＴＡ（Serial Advanced Technology Attachment）、ＳＡＳ（Serial Attached SCSI）、ＰＣＩｅ（PCI Express）（登録商標）等が挙げられる。Ｉ／Ｆ部１２０は、Ｉ／Ｆ基板１５０と、Ｉ／Ｆコネクタ１００とを備える。Ｉ／Ｆ基板１５０は、図２Ａ及び図２Ｂに示すように、ネジ１５Ａ、１５Ｂを介して、上筐体３０Ｕ及び下筐体３０Ｄに精度よく固定されている。Ｉ／Ｆ基板１５０には、Ｉ／Ｆコネクタ１００が搭載される。Ｉ／Ｆコネクタ１００は、外部のホスト機器２と接続可能である。Ｉ／Ｆコネクタ１００は、Ｉ／Ｆコネクタ１００ＤとＩ／Ｆコネクタ１００Ｕとの２層構造を備えていても良い。Ｉ／Ｆコネクタ１００Ｄは、下筐体３０Ｄ側に配置される。Ｉ／Ｆコネクタ１００Ｕは、上筐体３０Ｕ側に配置される。
可撓性基板２００は、可撓性を有する基板である。可撓性基板２００は、低誘電正接材料を用いて作成される。可撓性基板２００は、高周波特性が良い。可撓性基板２００は、絶縁基板３００とＩ／Ｆ基板１５０との間に配置され、絶縁基板３００とＩ／Ｆ基板１５０とをフレキシブルに接続する。
集積回路１０は、不揮発性メモリ、電源用のパワーマネジメント集積回路（ＰＭＩＣ：Power Management Integrated Circuits）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ:Dynamic Random Access Memory）、メモリコントローラ等である。不揮発性メモリとしては、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ、抵抗変化メモリ（ＲｅＲＡＭ：Resistive Random Access Memory）、相変化メモリ(ＰＣＭ: Phase-Change Memory)、強誘電体メモリ（ＦｅＲＡＭ:Ferroelectric Random Access Memory)、磁気トンネル接合（ＭＴＪ：Magneto Tunnel Junction）抵抗変化素子が適用可能である。集積回路は、絶縁基板３００の表面及び／又は裏面に搭載される。図２Ｂに示す例では、絶縁基板３００の裏面に、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇ、電源用のパワーマネジメント集積回路（ＰＭＩＣ：Power Management Integrated Circuits）２４、ダイナミックランダムアクセスメモリ（ＤＲＡＭ:Dynamic Random Access Memory）２５、メモリコントローラ２０等の集積回路が搭載されている。尚、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇを総称してＮＡＮＤ型フラッシュメモリ１０と称することもある。
複数の第１熱伝導シート８は、発熱体である集積回路の熱を放散する。複数の第１熱伝導シート８は、絶縁基板３００の表面及び／又は裏面に搭載される。複数の第１熱伝導シート８は、上筐体３０Ｕ及び／又は下筐体３０Ｄと接する。絶縁基板３００は、上筐体３０Ｕ及び／又は下筐体３０Ｄに第１熱伝導シート８を介して支持される。図２Ａに示す例では、絶縁基板３００の表面に、第１熱伝導シート８Ａ〜８Ｇ、８Ｐ、８ＭＣ及び８ＭＤが配置されている。尚、第１熱伝導シート８Ａ〜８Ｇ、８Ｐ、８ＭＣ及び８ＭＤを総称して第１熱伝導シート８と称することもある。第１熱伝導シート８Ａ〜８Ｇは、絶縁基板３００の裏面に配置されるＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇにそれぞれ対応して配置されている。第１熱伝導シート８Ａ〜８Ｇそれぞれは、対応するＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇの熱を上筐体３０Ｕに放散することができる。同様に、第１熱伝導シート８Ｐ、８ＭＣ及び８ＭＤは、絶縁基板３００の裏面に配置されるＰＭＩＣ２４、メモリコントローラ２０及びＤＲＡＭ２５にそれぞれ対応して配置されている。第１熱伝導シート８Ｐ、８ＭＣ及び８ＭＤは、対応するＰＭＩＣ２４、メモリコントローラ２０又はＤＲＡＭ２５の発熱を上筐体３０Ｕに放散することができる。
また、実施の形態に係る半導体記憶装置１は、第２熱伝導シート１８を更に備えていても良い。第２熱伝導シート１８は、筐体３０に集積回路の熱を放散する。第２熱伝導シート１８は、集積回路と上筐体３０Ｕ及び／又は下筐体３０Ｄとの間に配置される。第２熱伝導シート１８は、上筐体３０Ｕ及び／又は下筐体３０Ｄと接する。絶縁基板３００は、上筐体３０Ｕ及び／又は下筐体３０Ｄに第２熱伝導シート１８を介して支持される。図２Ｂに示す例では、絶縁基板３００の裏面に搭載されている集積回路に、第２熱伝導シート１８Ａ〜１８Ｇ、１８Ｐ、１８ＭＣ及び１８ＭＤが配置されている。第２熱伝導シート１８Ａ〜１８Ｇ、１８Ｐ、１８ＭＣ及び１８ＭＤを総称して第２熱伝導シート１８と称する。
実施の形態に係る半導体記憶装置１によれば、絶縁基板３００は、筐体３０（３０Ｕ、３０Ｄ）へネジ固定されず、熱伝導シートに挟まれた状態で支えられる。熱伝導シートは、絶縁基板３００の内部に発生する応力を緩和することができる。
［別の実施の形態］
別の実施の形態に係る半導体記憶装置１Ａは、絶縁基板３００の表面３００Ｓ上に集積回路１０Ｈを備える。更に、別の実施の形態に係る半導体記憶装置１Ａは、集積回路１０Ｈ上に第３熱伝導シート１８Ｈを備える。また、別の実施の形態に係る半導体記憶装置１Ａは、絶縁基板３００の裏面３００Ｂ上に第１熱伝導シート８Ｈを備える。以下に、図３Ａ、図３Ｂ及び図４を用いて別の実施の形態について説明する。
図３Ａは、別の実施の形態に係る半導体記憶装置１Ａの第１部分の鳥瞰図である。第１部分は、下筐体３０Ｄ及び絶縁基板３００を含む。図３Ａを参照すると、別の実施の形態に係る半導体記憶装置１Ａは、絶縁基板３００の表面３００Ｓ上に集積回路１０Ｈを備える。更に、別の実施の形態に係る半導体記憶装置１Ａは、集積回路１０Ｈ上に第３熱伝導シート１８Ｈを備える。
また、図３Ｂは、別の実施の形態に係る半導体記憶装置１Ａの第２部分の鳥瞰図である。第２部分は、上筐体３０Ｕ及び絶縁基板３００を含む。図３Ｂを参照すると、別の実施の形態に係る半導体記憶装置１Ａは、絶縁基板３００の裏面３００Ｂ上に第１熱伝導シート８Ｈを備える。
図４は、別の実施の形態に係る半導体記憶装置１Ａの図３ＡのＡ２−Ａ２線に沿う断面図である。尚、図４では、上筐体３０Ｕも図示されている。
図４を参照すると、第３熱伝導シート１８Ｈは、絶縁基板３００の表面３００Ｓに搭載される集積回路１０Ｈと上筐体３０Ｕとの間に配置される。第３熱伝導シート１８Ｈは、上筐体３０Ｕと接する。第３熱伝導シート１８Ｈは、集積回路１０Ｈから上筐体３０Ｕに集積回路１０Ｈの熱を放散する。絶縁基板３００は、上筐体３０Ｕと第３熱伝導シート１８Ｈを介して支持される。
図４を参照すると、第１熱伝導シート８Ｈは、絶縁基板３００の裏面３００Ｂと下筐体３０Ｄとの間に配置される。第１熱伝導シート８Ｈは、下筐体３０Ｄと接する。第１熱伝導シート８Ｈは、絶縁基板３００から下筐体３０Ｄに熱を放散する。絶縁基板３００は、下筐体３０Ｄと第１熱伝導シート８Ｈを介して支持される。
図４を参照すると、別の実施の形態に係る半導体記憶装置１Ａにおいて、絶縁基板３００の裏面３００Ｂから測った第１熱伝導シート８Ｈの高さは、絶縁基板３００の裏面３００Ｂに搭載される集積回路２４の高さと集積回路２４に搭載される第２熱伝導シート１８Ｐの高さとの和と略等しい。また、第１熱伝導シート８Ｈの高さは、絶縁基板３００の裏面３００Ｂに搭載される集積回路１０Ａの高さと集積回路１０Ａに搭載される第２熱伝導シート１８Ａの高さとの和と略等しい。また、第１熱伝導シート８Ｈの高さは、絶縁基板３００の裏面３００Ｂに搭載される集積回路２５の高さと集積回路２５に搭載される第２熱伝導シート１８ＭＤの高さとの和と略等しい。これにより、熱放散を均等化することができる。
図４を参照すると、別の実施の形態に係る半導体記憶装置１Ａにおいて、絶縁基板３００の表面３００Ｓから測った第１熱伝導シート８Ｐ、８Ａ、８ＭＤそれぞれの高さは、集積回路１０Ｈの高さ及び第３熱伝導シート１８Ｈの高さの和と略等しい。これにより、熱放散を均等化することができる。
図５は、別の実施の形態に係る半導体記憶装置１Ａの図３ＡのＢーＢ線に沿う断面図である。図５では、上筐体３０Ｕも図示されている。
図５を参照すると、第１熱伝導シート８ＭＣ、８Ｄ、及び８Ｅは、絶縁基板３００の表面３００Ｓに搭載される。第１熱伝導シート８ＭＣ、８Ｄ、及び８Ｅは、絶縁基板３００と上筐体３０Ｕとの間に配置される。第１熱伝導シート８ＭＣ、８Ｄ、及び８Ｅは、上筐体３０Ｕと接する。絶縁基板３００は、上筐体３０Ｕと第１熱伝導シート８ＭＣ、８Ｄ、及び８Ｅを介して支持される。
図５を参照すると、第２熱伝導シート１８ＭＣは、絶縁基板３００の裏面３００Ｂに搭載される集積回路２０と下筐体３０Ｄとの間に配置される。第２熱伝導シート１８ＭＣは、下筐体３０Ｄと接する。第２熱伝導シート１８ＭＣは、集積回路２０から下筐体３０Ｄに集積回路２０の熱を放散する。第２熱伝導シート１８Ｄは、絶縁基板３００の裏面３００Ｂに搭載される集積回路１０Ｄと下筐体３０Ｄとの間に配置される。第２熱伝導シート１８Ｄは、下筐体３０Ｄと接する。第２熱伝導シート１８Ｄは、集積回路１０Ｄから下筐体３０Ｄに集積回路１０Ｄの熱を放散する。第２熱伝導シート１８Ｅは、絶縁基板３００の裏面３００Ｂに搭載される集積回路１０Ｅと下筐体３０Ｄとの間に配置される。第２熱伝導シート１８Ｅは、下筐体３０Ｄと接する。第２熱伝導シート１８Ｅは、集積回路１０Ｅから下筐体３０Ｄに集積回路１０Ｅの熱を放散する。絶縁基板３００は、下筐体３０Ｄと第２熱伝導シート１８ＭＣ、１８Ｄ及び１８Ｅを介して支持される。
別の実施の形態に係る半導体記憶装置１Ａによれば、絶縁基板３００は、筐体３０（３０Ｕ、３０Ｄ）へネジ固定されず、熱伝導シートに挟まれた状態で支えられる。熱伝導シートは、絶縁基板３００の内部に発生する応力を緩和することができる。
（実施の形態の第１の変形例）
以下、実施の形態の第１の変形例に係る半導体記憶装置１における、絶縁基板３００の接地構成例を説明する。接地構成例とは、絶縁基板３００上に接地電位を形成するための構成である。
図６は、実施の形態の第１の変形例に係る半導体記憶装置１の断面図である。図６は、図１のＡ１−Ａ１線に沿う断面図である。実施の形態の第１の変形例に係る半導体記憶装置１は、板バネ１６を備える。図６に示すように、板バネ１６は、絶縁基板３００と下筐体３０Ｄとの間に配置される。
図７は、実施の形態の第１の変形例に係る半導体記憶装置１の図６の板バネ部分を拡大した断面図である。絶縁基板３００の裏面３００Ｂには、接地電極ＧＭが配置されている。板バネ１６は、接地電極ＧＭに接続されている。絶縁基板３００は、板バネ１６を介して接地されている。板バネ１６はバネ構造を有するため、絶縁基板３００の内部に発生する応力を緩和する効果がある。
実施の形態の第１の変形例に係る半導体記憶装置１は、絶縁基板３００上に配置される接地用の電極パターンを備えていても良い。接地用の電極パターンは、板バネ１６を介して、上筐体３０Ｕ及び／又は下筐体３０Ｄに接続することで接地されていても良い。また、接地用の電極パターンは、第２可撓性基板を用いて、上筐体３０Ｕ及び／又は下筐体３０Ｄに接続することで接地されていても良い。第２可撓性基板は、ホスト機器２の側に配置される第１可撓性基板２００と同様の構造を有していても良い。また、接地用の電極パターンは、別途筐体に設けられるコネクタを介して、筐体３０に接地されていても良い。
以上に説明した実施の形態の第１の変形例に係る半導体記憶装置１の接地構成例は、別の実施の形態に係る半導体記憶装置１Ａにおいても適用可能である。
（実施の形態の第２の変形例）
図８Ａは、実施の形態の第２の変形例に係る半導体記憶装置１の第１部分の模式図である。
可撓性基板２００Ｕは、Ｉ／Ｆ基板１５０と、絶縁基板３００の表面３００Ｓとをフレキシブルに接続している。更に、可撓性基板２００Ｕは、Ｉ／Ｆ基板１５０の内部で、Ｉ／Ｆコネクタ１００と接続されている。図８Ａでは、可撓性基板２００Ｕ及び可撓性基板２００Ｕの一部２００ＵＥＸＴが示されている。可撓性基板２００Ｕの一部２００ＵＥＸＴは、例えば、接地電位の供給が必要な位置に接地配線を接続可能である。可撓性基板２００Ｕの一部２００ＵＥＸＴは、図８Ａに示すように、絶縁基板３００の表面３００Ｓに沿ってＸ方向に延びている。
実施の形態の第２の変形例において、第１熱伝導シート８Ａ〜８Ｇ、８Ｐ、８ＭＣ及び８ＭＤ、並びに第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、絶縁基板３００の表面３００Ｓ側に配置される。第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、第１熱伝導シート８Ａ〜８Ｇ、８Ｐ、８ＭＣ及び８ＭＤと同じ素材であっても良いし、異なる素材であってもよい。第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、絶縁基板３００の表面３００Ｓと上筐体３０Ｕとの間に配置される。第１熱伝導シート８Ａ〜８Ｇ、８Ｐ、８ＭＣ及び８ＭＤ、並びに第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、略同じ厚さを有する。第１熱伝導シート８Ａ〜８Ｇ、８Ｐ、８ＭＣ及び８ＭＤ、並びに第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄによって、絶縁基板３００は上筐体３０Ｕに支持されている。図８Ａでは、第１熱伝導シート８Ａ〜８Ｇ、８Ｐ、８ＭＣ及び８ＭＤ、並びに第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄが実線で表されている。図８Ａを参照すると、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、絶縁基板３００の表面３００Ｓの四隅に配置されている。
また、実施の形態の第２の変形例において、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇ、ＰＭＩＣ２４、メモリコントローラ２０及びＤＲＡＭ２５、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄは絶縁基板３００の裏面３００Ｂ側に配置される。図８Ａでは、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇ、ＰＭＩＣ２４、メモリコントローラ２０及びＤＲＡＭ２５、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄが破線で表されている。
図８Ａを参照すると、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄと、絶縁基板３００を挟み重なって配置されている。
図８Ｂは、実施の形態の第２の変形例に係る半導体記憶装置１の第２部分の模式図である。
実施の形態の第２の変形例において、可撓性基板２００Ｄは、Ｉ／Ｆ基板１５０と、絶縁基板３００の裏面３００Ｂとをフレキシブルに接続している。更に、可撓性基板２００Ｄは、Ｉ／Ｆ基板１５０の内部で、Ｉ／Ｆコネクタ１００と接続されている。図８Ｂでは、可撓性基板２００Ｄ、可撓性基板２００の一部２００ＤＥＸＴ１、及び可撓性基板２００の一部２００ＤＥＸＴ２が示されている。可撓性基板２００Ｄの一部２００ＤＥＸＴ１は、例えば、メモリコントローラ２０に接続される。可撓性基板２００Ｄの一部２００ＤＥＸＴ１は、メモリコントローラ２０に高速信号を伝送可能である。可撓性基板２００Ｄの一部２００ＤＥＸＴ２は、例えば、ＰＭＩＣ２４に接続される。可撓性基板２００Ｄの一部２００ＤＥＸＴ２は、ＰＭＩＣ２４に電源を接続可能である。可撓性基板２００Ｄの一部２００ＤＥＸＴ１は、図８Ｂに示すように、絶縁基板３００の裏面３００Ｂに沿ってＸ方向に延びている。可撓性基板２００Ｄの一部２００ＤＥＸＴ２も、図８Ｂに示すように、絶縁基板３００の裏面３００Ｂに沿ってＸ方向に延びている。
また、実施の形態の第２の変形例において、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇと第２熱伝導シート１８Ａ〜１８Ｇ、１８Ｐ、１８ＭＣ、及び１８ＭＤと、ＰＭＩＣ２４と、メモリコントローラ２０と、ＤＲＡＭ２５と、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄとは、絶縁基板３００の裏面３００Ｂ側に配置される。第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄは、絶縁基板３００の裏面３００Ｂと下筐体３０Ｄとの間に配置される。ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇと第２熱伝導シート１８Ａ〜１８Ｇ、１８Ｐ、１８ＭＣ、及び１８ＭＤと、ＰＭＩＣ２４と、メモリコントローラ２０と、ＤＲＡＭ２５と、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄとによって、絶縁基板３００は下筐体３０Ｄに支持されている。図８Ｂでは、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇと第２熱伝導シート１８Ａ〜１８Ｇ、１８Ｐ、１８ＭＣ、及び１８ＭＤと、ＰＭＩＣ２４と、メモリコントローラ２０と、ＤＲＡＭ２５と、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄとが実線で表されている。図８Ｂを参照すると、第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄは、絶縁基板３００の裏面３００Ｂの四隅に配置されている。
また、実施の形態の第２の変形例において、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、絶縁基板３００の表面３００Ｓ側に配置される。図８Ｂでは、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、破線で表されている。
絶縁基板３００の四隅に第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄ、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄを配置することで、絶縁基板３００の四隅の変形が抑制される。また、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄ、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄによって、絶縁基板３００に加わる衝撃を吸収することもできる。
すなわち、絶縁基板３００の変形量の大きい四隅の位置に、絶縁基板３００と筐体３０との間の固定用かつ衝撃吸収用として熱伝導シートを配置しても良い。衝撃吸収のための熱伝導シートを四隅に配置することで、絶縁基板３００の四隅が変形することを抑えることができる。四隅に配置される熱伝導シートは、放熱性も有するが、耐衝撃振動性のためにネジの代わりに配置する。
絶縁基板３００は、可撓性基板２００と、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄ、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄによって支持される。第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄは、絶縁基板３００の表面３００Ｓと上筐体３０Ｕとの間に配置される。第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄは、絶縁基板３００の裏面３００Ｂと下筐体３０Ｄとの間に配置される。このため、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄ、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄによって、絶縁基板３００からの放熱が可能である。また、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄ、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄによって、絶縁基板３００に加わる衝撃が吸収される。
絶縁基板３００は、筐体３０とネジ止めされていない。このため、第４熱伝導シート２８Ａ、２８Ｂ、２８Ｃ、及び２８Ｄ、並びに第５熱伝導シート３８Ａ、３８Ｂ、３８Ｃ、及び３８Ｄによって、絶縁基板３００の四隅に発生する応力を緩和することができる。
絶縁基板３００は、可撓性基板と、熱伝導シートにより支持されるため、長期間にわたり、可撓性基板を介してＩ／Ｆ部との接続信頼性を向上することができる。
（可撓性基板）
以下、断面図を参照して、可撓性基板２００Ｄの構造を説明する。
―２層金属構造＋シールド構造―
可撓性基板２００Ｄは、例えば金属の２層構造で構成可能である。以下、「２層金属構造」に「シールド構造」を組み合わせた構造の可撓性基板２００Ｄを詳細に説明する。「２層金属構造」とは、絶縁層を介して積層された２層の金属層からなる構造である。「シールド構造」とは、電磁シールドを実現可能な構造である。シールド構造は、金属ペースト層等により形成される。「シールド構造」は、「２層金属構造」に対して更に別の絶縁層を介して積層される。
図９Ａは、実施の形態に係る半導体記憶装置１に適用可能な可撓性基板２００Ｄの断面図である。図９Ａは２層金属構造にシールド構造を組み合わせた構造例である。ここで、図９Ａは、例えば図８Ｂに示す可撓性基板２００ＤのＣ−Ｃ線（Ｙ方向）における横断面に対応している。
可撓性基板２００Ｄは、図９Ａに示すように、第１の絶縁層４０ａと、第２の絶縁層４０ｂと、第１金属層３ＧＤと、第２金属層６Ｍと、第３金属層４ＧＵとを備える。更に、可撓性基板２００Ｄは、第１金属層３ＧＤのＺ方向の外側に、絶縁部材からなる保護層４０Ｐ１を備えていてもよい。更に、可撓性基板２００Ｄは、第３金属層４ＧＵのＺ方向の外側に、絶縁部材からなる保護層４０Ｐ２を備えていてもよい。第１金属層３ＧＤと、第２金属層６Ｍと、第３金属層４ＧＵとは、絶縁層を介して順次積層される。
第１金属層３ＧＤは、第２金属層６Ｍを電磁シールドしている。第２金属層６Ｍは、絶縁部材４０−２、接地配線６Ｇ、信号配線６Ｓ及び電源配線６Ｐを備える。接地配線６Ｇ、信号配線６Ｓ及び電源配線６Ｐは、第２金属層６Ｍにおいて、絶縁部材４０−２を介して互いに離隔して配置されている。また、第３金属層４ＧＵは、第２金属層６Ｍを電磁シールドしている。
また、可撓性基板２００Ｄは、２層金属構造と電磁シールド構造とを有する。２層金属構造は、第１金属層３ＧＤ、第１の絶縁層４０ａ、及び第２金属層６Ｍを含む。第１の絶縁層４０ａは、絶縁部材４０−１及び層間接続導体３ＴＤを含む。第１金属層３ＧＤと第２金属層の接地配線６Ｇとは、層間接続導体３ＴＤを介して電気的に接続されている。電磁シールド構造は、第２の絶縁層４０ｂ及び第３金属層４ＧＵを含む。第２の絶縁層４０ｂは、絶縁部材４０−３及び層間接続導体４ＴＵを含む。第３金属層４ＧＵと接地配線６Ｇとは、層間接続導体４ＴＵを介して電気的に接続されている。
絶縁部材４０−１、４０−２、及び４０−３は同じ素材であっても良いし、異なる素材であってもよい。また、第１金属層３ＧＤ、接地配線６Ｇ、信号配線６Ｓ及び電源配線６Ｐ等はＣｕ箔層等の金属箔を用いて形成可能である。層間接続導体３ＴＤ、４ＴＵは、Ｃｕ、Ｔｉ、Ｗ、半田バンプ等で形成可能である。第３金属層４ＧＵ及び層間接続導体４ＴＵは、例えば、銀ペースト層等の金属粒子を含有する金属ペースト層を形成し、成型加工することで形成可能である。
―３層金属構造―
可撓性基板２００Ｄは、３層金属構造で構成することも可能である。３層金属構造とは、絶縁層を介して積層された３層の金属層からなる構造である。
図９Ｂは、実施の形態に係る半導体記憶装置１に適用可能な別の可撓性基板２００Ｄ−１の断面図である。図９Ｂは３層金属構造の例である。ここで、図９Ｂは、例えば図８Ｂに示す可撓性基板２００ＤのＣ−Ｃ線（Ｙ方向）に沿う横断面に対応している。
可撓性基板２００Ｄ−１は、第１金属層３ＧＤ、第２金属層６Ｍ、及び第３金属層３ＧＵを備える。また、可撓性基板２００Ｄ−１は、第１の絶縁層４０ａ、及び第２の絶縁層４０ｂを備える。更に、可撓性基板２００Ｄ−１は、第１金属層３ＧＤのＺ方向の外側に、絶縁部材からなる保護層４０Ｐ１を備えていてもよい。更に、可撓性基板２００Ｄ−１は、第３金属層３ＧＵのＺ方向の外側に、絶縁部材からなる保護層４０Ｐ２を備えていてもよい。第１金属層３ＧＤと第２金属層６Ｍは、第１の絶縁層４０ａを介して積層される。第２金属層６Ｍと第３金属層３ＧＵとは、第２の絶縁層４０ｂを介して積層される。
第１金属層３ＧＤは、第２金属層６Ｍを電磁シールドしている。第２金属層６Ｍは、絶縁部材４０−２、接地配線６Ｇ、信号配線６Ｓ及び電源配線６Ｐを備える。接地配線６Ｇ、信号配線６Ｓ及び電源配線６Ｐは、第２金属層６Ｍにおいて、絶縁部材４０−２を介して互いに離隔して配置されている。第３金属層３ＧＵは、第２金属層６Ｍを電磁シールドしている。
また、可撓性基板２００Ｄ−１は、３層金属構造を有する。３層金属構造は、第１金属層３ＧＤ、第１の絶縁層４０ａ、第２金属層６Ｍ、第２の絶縁層４０ｂ、及び第３金属層３ＧＵを含む。第１の絶縁層４０ａは、絶縁部材４０−１及び層間接続導体３ＴＤを含む。第１金属層３ＧＤと第２金属層の接地配線６Ｇとは、層間接続導体３ＴＤを介して電気的に接続されている。第２の絶縁層４０ｂは、絶縁部材４０−３及び層間接続導体３ＴＵを含む。
絶縁部材４０−１、４０−２、及び４０−３は同じ素材であっても良いし、異なる素材であってもよい。また、第１金属層３ＧＤ、接地配線６Ｇ、信号配線６Ｓ及び電源配線６Ｐ等はＣｕ箔層等の金属箔を用いて形成可能である。層間接続導体３ＴＤ及び３ＴＵは、Ｃｕ、Ｔｉ、Ｗ、半田バンプ等で形成可能である。第３金属層４ＧＵ及び層間接続導体３ＴＵは、例えば、銀ペースト層等の金属粒子を含有する金属ペースト層を形成し、成型加工することで形成可能である。
実施の形態に係る半導体記憶装置１において、可撓性基板２００Ｄは、絶縁基板３００に比べて誘電正接の値が約１桁低い。可撓性基板２００Ｄの誘電正接の値は、例えば０．００５以下、０.００２５や０．００２程度である。低誘電正接の材料としては、例えば、液晶ポリマー（ＬＣＰ：Liquid Crystal PolymerまたはLiquid Crystal Plastic）等を適用しても良い。２層金属構造＋シールド構造や、３層金属構造の可撓性基板は、電磁シールドを実現する。このため、外部のノイズの影響を抑制可能である。また、ノイズ発生を抑制可能である。可撓性基板２００Ｄは、例えば約１５ＧＨｚ以上の高周波信号を伝送可能である。
（可撓性基板と絶縁基板との接続例）
以下、断面図を参照して、可撓性基板２００（２００Ｕ、２００Ｄ）と絶縁基板３００との接続の様子を説明する。
図１０Ａは、実施の形態に係る半導体記憶装置１における、可撓性基板２００と絶縁基板３００との接続例の断面図である。ここで、図１０Ａは、図８Ｂにおいて、Ｄ−Ｄ線（Ｘ方向）に沿う縦断面に対応している。
可撓性基板２００は、可撓性基板２００Ｕと可撓性基板２００Ｄとの２層構造を備える。可撓性基板２００Ｕと可撓性基板２００Ｄは、Ｉ／Ｆ基板１５０と接続されている。可撓性基板２００Ｕは、絶縁基板３００の表面３００Ｓに沿ってＸ方向に延びている。可撓性基板２００Ｄは、絶縁基板３００の裏面３００Ｂに沿ってＸ方向に延びている。
可撓性基板２００Ｄの電源配線６Ｐは、図１０Ａに示すように、絶縁基板３００の裏面３００Ｂ上の電源の供給が必要な位置に延びている。電源配線６Ｐは、絶縁基板３００の裏面３００Ｂ上の電極パターン５Ｕと例えば半田バンプ７Ｕを介して接続する。半田バンプ７Ｕの代わりに、銀ペースト、絶縁粒子や薄膜接着剤を用いても良い。
可撓性基板２００Ｕの接地配線６Ｇは、絶縁基板３００の表面３００Ｓ上の接地電位の供給が必要な位置に延びている。接地配線６Ｇは、絶縁基板３００の表面３００Ｓ上の電極パターン５Ｄと例えば半田バンプ７Ｄを介して接続する。半田バンプ７Ｄの代わりに、銀ペースト、絶縁粒子や薄膜接着剤を用いても良い。
図１０Ｂは、実施の形態に係る半導体記憶装置１における、可撓性基板２００と絶縁基板３００との別の接続例の断面図である。ここで、図１０Ｂは、図８Ｂにおいて、Ｅ−Ｅ線（Ｘ方向）に沿う縦断面に対応している。
可撓性基板２００は、可撓性基板２００Ｕと可撓性基板２００Ｄとの２層構造を備える。可撓性基板２００Ｕと可撓性基板２００Ｄは、Ｉ／Ｆ基板１５０と接続されている。可撓性基板２００Ｕは、絶縁基板３００の表面３００Ｓに沿ってＸ方向に延びている。可撓性基板２００Ｄは、絶縁基板３００の裏面３００Ｂに沿ってＸ方向に延びている。
可撓性基板２００Ｄは、絶縁基板３００の裏面３００Ｂ上の信号の供給に必要な位置に延ばすことができる。信号配線６Ｓは、絶縁基板３００の裏面３００Ｂ上の電極パターン５Ｕと例えば半田バンプ７Ｕを介して接続する。半田バンプ７Ｕの代わりに、銀ペースト、絶縁粒子や薄膜接着剤を用いても良い。可撓性基板２００Ｄは、可撓性基板２００Ｕに比べて、Ｘ方向の長さを長くしても良い。可撓性基板２００Ｄは、可撓性基板２００Ｕに比べて、Ｘ方向に長さΔＬ長く設定しても良い。可撓性基板２００Ｄは、絶縁基板３００の裏面３００Ｂ上の電極パターン５Ｕとの接合位置を調整可能である。
可撓性基板２００Ｕは、絶縁基板３００の表面３００Ｓ上の接地電位の供給に必要な位置に延びている。接地配線６Ｇは、絶縁基板３００の表面３００Ｓ上の電極パターン５Ｄと例えば半田バンプ７Ｄを介して接続する。半田バンプ７Ｄの代わりに、銀ペースト、絶縁粒子や薄膜接着剤を用いても良い。
（可撓性基板と、Ｉ／Ｆコネクタ及び絶縁基板との接続関係）
以下に、可撓性基板と、Ｉ／Ｆコネクタ及び絶縁基板との接続関係について説明する。
実施の形態に係る半導体記憶装置１は、Ｉ／Ｆコネクタ１００と絶縁基板（マザーボート）３００とが可撓性基板２００を介して接続された構造を有する。可撓性基板２００が可撓性を有することで、絶縁基板３００内部に発生する応力を緩和することができる。また、可撓性基板２００が可撓性を有することで、ホスト機器２とＩ／Ｆコネクタ１００との嵌合時のＩ／Ｆコネクタ１００の内部に発生する応力を絶縁基板３００へ直接伝えることがない。また、可撓性基板２００が可撓性を有することで、絶縁基板３００の精度とは分離してＩ／Ｆコネクタ１００を筐体３０に精度よく設置することもできる。また、可撓性基板２００が可撓性を有することで、絶縁基板３００とは独立して、Ｉ／Ｆコネクタ１００の精度を高めることができる。
（可撓性基板の長さ調整）
以下に、可撓性基板の長さ調整について説明する。
可撓性基板２００はその長さを調整することが可能である。また、可撓性基板２００は、絶縁基板３００の表面側及び／又は裏面側のいずれにも配置可能である。そして、可撓性基板２００の先端部分には、信号配線、電源配線や接地配線を配置することが可能である。すなわち、可撓性基板２００の信号配線、電源配線や接地配線の長さや絶縁基板３００との接合位置は調整することできる。
可撓性基板２００の長さを調整することのメリットは、絶縁基板３００に代えて可撓性基板２００を高周波特性の良い配線として利用できる点にある。
絶縁基板３００よりも可撓性基板２００の方が高周波性能は相対的に良い。絶縁基板３００の誘電正接の値は、可撓性基板２００の誘電正接の値よりも約１桁程度高い。誘電正接の値が大きいほどロスが大きい。このため、絶縁基板３００側の集積回路や熱伝導シートの配置の兼ね合いで高周波性能を保ちたい配線については可撓性基板２００の長さを伸ばす調整が有効である。
（半導体記憶装置の支持機構）
以下に、半導体記憶装置の支持機構について説明する。
実施の形態に係る半導体記憶装置１は、熱伝導シートで絶縁基板３００を支持している。この熱伝導シートは、ゴムのような弾性率の低いシートであり、例えば、シリコーン樹脂等を用いて形成可能である。また、熱伝導シートはカットして貼り付けても良い。熱伝導シートは、部分的に配置して、放熱以外の他の機能として、衝撃吸収の機能も備えている。
（半導体記憶装置のシステムの構成）
次に、実施の形態に係る半導体記憶装置のブロックの構成を説明する。
図１３は、実施の形態に係る半導体記憶装置１のブロック図である。実施の形態に係る半導体記憶装置１は、ＳＳＤとして構成される。図１３に示すように、半導体記憶装置１は、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇと、ＤＲＡＭ２５と、メモリコントローラ２０と、ＰＭＩＣ２４とを備える。
ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇは、データを不揮発に記憶可能な不揮発性メモリであり、それぞれ独立して動作することができる。尚、ＮＡＮＤ型フラッシュメモリ１０の個数は特に限定されず、任意の個数に設計することができる。ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇとメモリコントローラ２０は、複数のチャネルを介して接続される。
ＤＲＡＭ２５は、データを一時的に記憶可能な揮発性メモリである。尚、半導体記憶装置１が備える揮発性メモリの個数は任意の個数に設計することができる。また、揮発性メモリは、ＤＲＡＭに限定されない。例えば揮発性メモリとしてＳＲＡＭ（Static Random Access Memory）等を用いても良い。
メモリコントローラ２０は、ＮＡＮＤ型フラッシュメモリ１０及びＤＲＡＭ２５に各種動作を命令することができる。また、メモリコントローラ２０は、外部のホスト機器２からの命令に基づいた動作と、ホスト機器２からの命令に依らない動作とを実行することができる。
ＰＭＩＣ２４は、電源ライン５２を介してメモリコントローラ２０に電源ライン５２を介して必要な電源を供給する。ＰＭＩＣ２４は、電源ライン５０を介してＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇ及びＤＲＡＭ２５に必要な電源を供給する。ＰＭＩＣ２４は、例えば、ＤＣ／ＤＣコンバータ、ＬＤＯ（Low Drop Output）、スイッチングレギュレータ等を備えている。
図１３に示すようにメモリコントローラ２０は、例えば、ＣＰＵ（Central Processing Unit）２１と、内蔵メモリ（ＲＡＭ：Random Access Memory）２２と、ホストＩ／Ｆ回路２３と、ＮＡＮＤＩ／Ｆ回路２６と、ＤＲＡＭＩ／Ｆ回路２７とを備えている。メモリコントローラ２０の構成はあくまで一例であり、これに限定されない。
ＣＰＵ２１は、メモリコントローラ２０全体の動作を制御する。例えばＣＰＵ２１は、ホスト機器２から受信した読み出し命令に応答して読み出しコマンドを発行して、発行したコマンドをＮＡＮＤＩ／Ｆ回路２６に送信する。
内蔵メモリ２２は、ＣＰＵ２１の作業領域として使用される記憶領域である。例えば、内蔵メモリ２２には、ＮＡＮＤ型フラッシュメモリ１０を管理するためのパラメータや、各種の管理テーブル等が展開される。例えば、内蔵メモリ２２は、ホスト機器２から受信した命令の待ち行列（コマンドキュー）を保持する。また、内蔵メモリ２２は、メモリブロックＢＬＫに格納されたデータに関連付けられた論理アドレスをメモリブロックＢＬＫの物理ブロックアドレス（ＰＢＡ：Physical Block Address）に変換するためのアドレス変換テーブルを保持する。このアドレス変換テーブルは、例えばＮＡＮＤ型フラッシュメモリ１０に格納され、半導体記憶装置１の起動時に読み出されて内蔵メモリ２２に展開される。内蔵メモリ２２としては、例えばＳＲＡＭ等の揮発性メモリが用いられる。
ホストＩ／Ｆ回路２３は、ホスト機器２に接続され、半導体記憶装置１とホスト機器２との間の通信を司る。例えばホストＩ／Ｆ回路２３は、半導体記憶装置１とホスト機器２との間で、データ、コマンド、及びアドレスの転送を制御する。ホストＩ／Ｆ回路２３は、例えばＳＡＴＡ、ＳＡＳ、ＰＣＩｅ（登録商標）等の通信Ｉ／Ｆ規格をサポートする。つまり、半導体記憶装置１に接続されるホスト機器２としては、例えばＳＡＴＡ、ＳＡＳ、ＰＣＩｅ等のＩ／Ｆを含むコンピュータ等が挙げられる。
ＮＡＮＤＩ／Ｆ回路２６は、ＮＡＮＤ型フラッシュメモリ１０Ａ〜１０Ｇに接続され、メモリコントローラ２０とＮＡＮＤ型フラッシュメモリ１０との間の通信を司る。ＮＡＮＤＩ／Ｆ回路２６は、ＮＡＮＤＩ／Ｆ規格に基づいて構成されている。
ＤＲＡＭＩ／Ｆ回路２７は、ＤＲＡＭ２５に接続され、メモリコントローラ２０とＤＲＡＭ２５との間の通信を司る。ＤＲＡＭＩ／Ｆ回路２７は、ＤＲＡＭＩ／Ｆ規格に基づいて構成されている。尚、ＤＲＡＭＩ／Ｆ回路２７の構成はこれに限定されず、揮発性メモリの種類に基づいて変更することができる。
本実施の形態に係る半導体記憶装置は、高速信号に対応したＩ／Ｆを有する。また、本実施の形態に係る半導体記憶装置は、Ｉ／Ｆコネクタを外部のホスト機器と嵌合した時にＩ／Ｆコネクタの内部に発生する応力を絶縁基板へ直接伝えることがない。したがって、本実施の形態に係る半導体記憶装置は、動作信頼性が高い。
本実施の形態に係る半導体記憶装置により、Ｉ／Ｆコネクタを精度よく筐体と位置決めしたＳＳＤを提供可能である。
本実施の形態に係る半導体記憶装置により提供されるＳＳＤは、温度変動時の長期間にわたる接続の信頼性を向上可能である。また、外部からの衝撃が加わった時の衝撃に対する耐性を向上可能である。
また、本実施の形態に係る半導体記憶装置により提供されるＳＳＤは、固定するネジの本数を削減することもできる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、１Ａ…半導体記憶装置
２…ホスト機器
３ＧＤ、４ＧＤ…第１金属層
３ＧＵ、４ＧＵ…第３金属層
３ＴＤ、３ＴＵ、４ＴＵ…層間接続導体
５Ｕ、５Ｄ…電極パターン
６Ｍ……第２金属層
６Ｓ…信号配線
６Ｐ…電源配線
６Ｇ…接地配線
７Ｕ、７Ｄ…半田バンプ
８、８Ａ〜８Ｇ、８ＭＤ、８Ｐ、８ＭＣ…第１熱伝導シート
１０、１０Ａ〜１０Ｇ、１０Ｈ…ＮＡＮＤ型フラッシュメモリ
１５Ａ〜１５Ｄ…ネジ
１６…板バネ
１８、１８Ａ〜１８Ｇ、１８ＭＤ、１８Ｐ、１８ＭＣ…第２熱伝導シート
１８Ｈ…第３熱伝導シート
２０…メモリコントローラ
２１…ＣＰＵ
２２…内蔵メモリ（ＲＡＭ）
２３…ホストＩ／Ｆ回路
２４…パワーマネジメント集積回路（ＰＭＩＣ）
２５…ダイナミックランダムアクセスメモリ（ＤＲＡＭ）
２６…ＮＡＮＤＩ／Ｆ回路
２７…ＤＲＡＭＩ／Ｆ回路
２８Ａ〜２８Ｄ…第４熱伝導シート
３８Ａ〜３８Ｄ…第５熱伝導シート
３０…筐体
３０Ｕ…上筐体
３０Ｄ…下筐体
４０ａ…第１の絶縁層
４０ｂ…第２の絶縁層
４０−１、４０−２、４０−３…絶縁部材
４０Ｐ１、４０Ｐ２…保護層
５０、５２…電源ライン
１００、１００Ｕ、１００Ｄ…Ｉ／Ｆコネクタ
１２０…Ｉ／Ｆ部
１５０…Ｉ／Ｆ基板
２００、２００Ｕ、２００Ｄ、２００Ｄ−１…可撓性基板
２００ＵＥＸＴ、２００ＤＥＸＴ１、２００ＤＥＸＴ２…可撓性基板の一部
３００…絶縁基板（マザーボード、回路基板）
３００Ｓ…表面
３００Ｂ…裏面

Claims (20)

  1. 絶縁基板と、
    前記絶縁基板を収納する筐体と、
    前記筐体に固定されるインタフェース基板と、
    前記絶縁基板と前記インタフェース基板とを接続する第１可撓性基板と、
    前記絶縁基板に搭載され、発熱する集積回路と、
    前記絶縁基板に搭載され、熱を放散する第１熱伝導シートとを備え、
    前記絶縁基板は、前記第１熱伝導シートを介して前記筐体に支持される、
    半導体記憶装置。
  2. 第２熱伝導シートを更に備え、
    前記第２熱伝導シートは、
    前記集積回路に配置され、
    前記集積回路から前記筐体に熱を放散し、
    前記絶縁基板は、前記第２熱伝導シートを介して前記筐体に支持される、
    請求項１に記載の半導体記憶装置。
  3. 第２熱伝導シートを更に備え、
    前記筐体は、下筐体と、前記下筐体と篏合する上筐体とを備え、
    前記第２熱伝導シートは、
    前記絶縁基板の裏面に搭載される前記集積回路と前記下筐体との間に配置され、
    前記集積回路から前記下筐体に熱を放散し、
    前記絶縁基板は、前記第２熱伝導シートを介して前記下筐体に支持される、
    請求項１に記載の半導体記憶装置。
  4. 第３熱伝導シートを更に備え、
    前記筐体は、下筐体と、前記下筐体と篏合する上筐体とを備え、
    前記第３熱伝導シートは、
    前記絶縁基板の表面に搭載される前記集積回路と前記上筐体との間に配置され、
    前記集積回路から前記上筐体に熱を放散し、
    前記絶縁基板は、前記第３熱伝導シートを介して前記上筐体に支持される、
    請求項１に記載の半導体記憶装置。
  5. 第３熱伝導シートを更に備え、
    前記第３熱伝導シートは、
    前記絶縁基板の裏面に搭載される前記集積回路と前記下筐体との間に配置され、
    前記絶縁基板の裏面から測った前記第１熱伝導シートの高さは、
    前記集積回路の高さ及び前記第３熱伝導シートの高さの和と略同一である、
    請求項３に記載の半導体記憶装置。
  6. 前記絶縁基板の表面から測った前記第１熱伝導シートの高さは、
    前記絶縁基板の表面に搭載される前記集積回路の高さ及び前記集積回路と前記上筐体との間に配置される前記第３熱伝導シートの高さの和と略同一である、
    請求項４に記載の半導体記憶装置。
  7. 前記第１可撓性基板は、絶縁層と、第１金属層と、第２金属層と、第３金属層とを備え、
    前記第１金属層、前記第２金属層、及び前記第３金属層は、前記絶縁層を介して順次積層され、
    前記第２金属層は、絶縁部材と、接地配線と、信号配線と、電源配線とを備え、
    前記接地配線、前記信号配線、及び前記電源配線は、前記絶縁部材を介して互いに離隔して配置され、
    前記第１金属層及び前記第３金属層は、
    前記接地配線と接続され、
    前記信号配線及び前記電源配線を電磁シールドする、
    請求項１〜６のいずれか１項に記載の半導体記憶装置。
  8. 前記第１金属層は、金属ペースト層を備える、
    請求項７に記載の半導体記憶装置。
  9. 前記絶縁層は、前記絶縁基板に比べて誘電正接が約１桁低い値を備える、
    請求項７に記載の半導体記憶装置。
  10. 前記絶縁基板に配置される電極パターンを更に備え、
    前記信号配線は、
    前記絶縁基板の信号の供給が必要な位置に延び、
    前記電極パターンと接続する、
    請求項７に記載の半導体記憶装置。
  11. 前記信号配線と前記電極パターンは、半田バンプ、及び／又は銀ペースト層を介して接続される、
    請求項１０に記載の半導体記憶装置。
  12. 前記第１可撓性基板は、前記絶縁基板の前記電極パターンとの接合位置を調整可能である、
    請求項１１に記載の半導体記憶装置。
  13. 第２可撓性基板と、前記絶縁基板に配置される接地用の電極パターンとを更に備え、
    前記接地用の電極パターンは、前記第２可撓性基板を介して、前記筐体に接地される、
    請求項１１に記載の半導体記憶装置。
  14. 板バネと、前記絶縁基板に配置される接地用の電極パターンとを更に備え、
    前記接地用の電極パターンは、前記板バネを介して、前記筐体に接地される、
    請求項１１に記載の半導体記憶装置。
  15. 前記絶縁基板の表面の四隅に配置される第４熱伝導シートを更に備え、
    前記絶縁基板は、前記上筐体に前記第４熱伝導シートを介して支持される、
    請求項７に記載の半導体記憶装置。
  16. 前記絶縁基板の裏面の四隅に配置される第５熱伝導シートを更に備え、
    前記絶縁基板は、前記下筐体に前記第５熱伝導シートを介して支持される、
    請求項７に記載の半導体記憶装置。
  17. 前記第５熱伝導シートは、平面視において、前記絶縁基板を挟んで重なって配置される、
    請求項１６に記載の半導体記憶装置。
  18. 前記集積回路は、パワーマネジメント集積回路と、ＮＡＮＤ型フラッシュメモリと、ダイナミックランダムアクセスメモリと、メモリコントローラとを含む、
    請求項７〜１７のいずれか1項に記載の半導体記憶装置。
  19. 前記メモリコントローラは、前記第１可撓性基板の前記信号配線に接続される、
    請求項１８に記載の半導体記憶装置。
  20. 前記パワーマネジメント集積回路は、前記第１可撓性基板の前記電源配線に接続される、
    請求項１９に記載の半導体記憶装置。
JP2020072188A 2020-04-14 2020-04-14 半導体記憶装置 Pending JP2021170570A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020072188A JP2021170570A (ja) 2020-04-14 2020-04-14 半導体記憶装置
US17/011,755 US11887911B2 (en) 2020-04-14 2020-09-03 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020072188A JP2021170570A (ja) 2020-04-14 2020-04-14 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2021170570A true JP2021170570A (ja) 2021-10-28

Family

ID=78007318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020072188A Pending JP2021170570A (ja) 2020-04-14 2020-04-14 半導体記憶装置

Country Status (2)

Country Link
US (1) US11887911B2 (ja)
JP (1) JP2021170570A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022147620A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 メモリシステム、及びラベル部品
US11985782B2 (en) * 2022-04-08 2024-05-14 Western Digital Technologies, Inc. Enclosure fitting for electronic device
KR20240085753A (ko) * 2022-12-08 2024-06-17 삼성전자주식회사 솔리드 스테이트 드라이브 장치 및 이를 포함하는 데이터 저장 장치
KR20240123137A (ko) * 2023-02-06 2024-08-13 삼성전자주식회사 더미 패키지를 포함하는 반도체 패키지

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3803596B2 (ja) 2002-03-14 2006-08-02 日本電気株式会社 パッケージ型半導体装置
US7111674B2 (en) * 2003-08-06 2006-09-26 Fujitsu Limited Heat dissipating housing with interlocking chamfers and ESD resistance
JP4405562B2 (ja) 2008-03-18 2010-01-27 株式会社東芝 プリント配線板および電子機器
JP2012243923A (ja) 2011-05-19 2012-12-10 Fujikura Ltd フレキシブルプリント回路及びその製造方法
JP5658399B1 (ja) * 2014-05-21 2015-01-21 株式会社フジクラ プリント配線板
CN107666764B (zh) * 2016-07-27 2021-02-09 庆鼎精密电子（淮安）有限公司 柔性电路板及其制作方法
KR20180065426A (ko) * 2016-12-07 2018-06-18 삼성전자주식회사 반도체 저장 장치
CN109587974A (zh) * 2017-09-28 2019-04-05 宏启胜精密电子(秦皇岛)有限公司 柔性电路板及该柔性电路板的制造方法
KR102567974B1 (ko) * 2018-05-30 2023-08-17 삼성전자주식회사 인쇄회로기판을 포함하는 메모리 시스템 및 스토리지 장치
CN110859029B (zh) * 2018-08-23 2022-04-01 鹏鼎控股(深圳)股份有限公司 柔性电路板及该柔性电路板制作方法
KR102675837B1 (ko) * 2019-06-27 2024-06-14 삼성전자주식회사 메모리 장치

Also Published As

Publication number Publication date
US20210320049A1 (en) 2021-10-14
US11887911B2 (en) 2024-01-30

Similar Documents

Publication Publication Date Title
JP2021170570A (ja) 半導体記憶装置
AU2018260954B2 (en) Thermal management for solid-state drive
US9958914B2 (en) Solid state drive apparatus
US10068828B2 (en) Semiconductor storage devices
KR102385570B1 (ko) 솔리드 스테이트 드라이브 케이스 및 이를 이용한 솔리드 스테이트 드라이브 장치
WO2014203383A1 (ja) 異種メモリを混載したメモリモジュール、及びそれを搭載した情報処理装置
KR102361638B1 (ko) 솔리드 스테이트 드라이브 장치
US20160307818A1 (en) Semiconductor device having a heat conduction member
KR20100034722A (ko) Ｓｓｄ장치
JPH0763084B2 (ja) パツケ−ジ構造体
US12058843B2 (en) Memory system and label component
CN109903789A (zh) 固态驱动设备
US11974420B2 (en) Solid state drive apparatus including electrostatic prevention structure
US11310905B2 (en) Memory device including a conductive plate with a shielding region
JP2016071269A (ja) 電子機器、及びシステム
JPH11186771A (ja) 回路モジュール及び情報処理装置
JP2022056688A (ja) 半導体装置
CN221726445U (zh) 多层ssd固定结构及其主板布局结构
CN217468402U (zh) 一种功率半导体模组的封装结构
CN117377200A (zh) 具有双层电路板的数据存储装置