Nothing Special   »   [go: up one dir, main page]

JP2019092338A - 電子機器、制御方法およびプログラム - Google Patents

電子機器、制御方法およびプログラム Download PDF

Info

Publication number
JP2019092338A
JP2019092338A JP2017220839A JP2017220839A JP2019092338A JP 2019092338 A JP2019092338 A JP 2019092338A JP 2017220839 A JP2017220839 A JP 2017220839A JP 2017220839 A JP2017220839 A JP 2017220839A JP 2019092338 A JP2019092338 A JP 2019092338A
Authority
JP
Japan
Prior art keywords
power supply
inductor
unit
supply unit
operation mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017220839A
Other languages
English (en)
Inventor
政夫 木村
Masao Kimura
政夫 木村
泉 鏑木
Izumi Kaburagi
泉 鏑木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017220839A priority Critical patent/JP2019092338A/ja
Priority to PCT/JP2018/041972 priority patent/WO2019098188A1/ja
Publication of JP2019092338A publication Critical patent/JP2019092338A/ja
Priority to US15/931,112 priority patent/US11063507B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/14Arrangements for reducing ripples from dc input or output
    • H02M1/143Arrangements for reducing ripples from dc input or output using compensating arrangements
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/44Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/65Control of camera operation in relation to power supply
    • H04N23/651Control of camera operation in relation to power supply for reducing power consumption by affecting camera operations, e.g. sleep mode, hibernation mode or power off of selective parts of the camera
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0032Control circuits allowing low power mode operation, e.g. in standby mode
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】PWMモードまたはPFMモードで動作可能な電源部のスイッチング動作が電子機器の構成要素(例えば、撮像部)に与える悪影響を軽減できるようにする。【解決手段】電子機器は、第1のインダクタと、第1のインダクタと異なる第2のインダクタと、第1のインダクタと第2のインダクタとのうちのいずれかが用いられるように切り替えを行う切り替え手段とを有し、第1の動作モードまたは第1の動作モードとは異なる第2の動作モードで動作する電源部507と、電源部を第1の動作モードと第2の動作モードとのうちのいずれで動作させるかを判定すると共に、電源部を第1の動作モードで動作させる場合には、第1のインダクタが電源部において用いられ、電源部を第2の動作モードで動作させる場合には、第2のインダクタが電源部において用いられるように切り替え手段に切り替えを行わせる制御手段100とを有する。【選択図】図1A

Description

本発明は、スイッチングレギュレータとして動作する電源部を有する電子機器およびその制御方法ならびにそれらに関連するプログラムに関する。
デジタルカメラなどの電子機器で用いられるスイッチングレギュレータには、電力供給量が多い高負荷状態から電力供給量が少ない低負荷状態までの広範囲の負荷領域において高い変換効率が要求される。しかしながら、スイッチングレギュレータは、一般的には、PWM(パルス幅変調:Pulse width Modulation)モードで動作する。PWMモードで動作するスイッチングレギュレータは、低負荷状態においては、スイッチングレギュレータ自体の電力損失が負荷部の消費電力と比べて相対的に大きくなり、変換効率が低下してしまうという課題がある。そこで、低負荷状態における変換効率の低下を改善するために、低負荷状態においては、PWMモードをPFM(パルス周波数変調:Pulse Frequency Modulation)モードに切り替えるスイッチングレギュレータが想定される。このようなスイッチングレギュレータは、高負荷状態ではPWMモードで動作し、低負荷状態ではPFMモードで動作することができるので、幅広い負荷領域で高い変換効率を実現し得ることが予想される。特許文献1には、PFM制御からPWM制御に移行する際のリップル電圧を低減する方法が記載されている。
特開2008−92712号公報
しかしながら、このようなスイッチングレギュレータをデジタルカメラなどの電子機器に搭載するためには、スイッチングレギュレータのスイッチング動作が電子機器の構成要素(例えば、撮像部)に与える悪影響を考慮することが要求される。
そこで、本発明は、PWMモードまたはPFMモードで動作可能な電源部のスイッチング動作が電子機器の構成要素(例えば、撮像部)に与える悪影響を軽減できるようにすることを目的とする。
上記目的を達成するために、本発明に係る電子機器は、第1のインダクタと、前記第1のインダクタと異なる第2のインダクタと、前記第1のインダクタと前記第2のインダクタとのうちのいずれかが用いられるように切り替えを行う切り替え手段とを有し、第1の動作モードまたは前記第1の動作モードとは異なる第2の動作モードで動作し得る電源部と、前記電源部を前記第1の動作モードと前記第2の動作モードとのうちのいずれで動作させるかを判定すると共に、前記電源部を前記第1の動作モードで動作させる場合には、前記第1のインダクタが前記電源部において用いられ、前記電源部を前記第2の動作モードで動作させる場合には、前記第2のインダクタが前記電源部において用いられるように前記切り替え手段に切り替えを行わせる制御手段とを有する。
上記目的を達成するために、本発明に係る制御方法は、電源部を第1の動作モードと第2の動作モードとのうちのいずれで動作させるかを判定するステップと、前記電源部を前記第1の動作モードで動作させる場合には、第1のインダクタが前記電源部において用いられ、前記電源部を前記第2の動作モードで動作させる場合には、前記第1のインダクタと異なる第2のインダクタが前記電源部において用いられるように制御を行うステップとを有する。
上記目的を達成するために、本発明に係るプログラムは、コンピュータに、電源部を第1の動作モードと第2の動作モードとのうちのいずれで動作させるかを判定するステップと、前記電源部を前記第1の動作モードで動作させる場合には、第1のインダクタが前記電源部において用いられ、前記電源部を前記第2の動作モードで動作させる場合には、前記第1のインダクタと異なる第2のインダクタが前記電源部において用いられるように制御を行うステップとを実行させるためのプログラムである。
本発明によれば、PWMモードまたはPFMモードで動作可能な電源部のスイッチング動作が電子機器の構成要素(例えば、撮像部)に与える悪影響を軽減することができる。
実施形態1における電源部507の構成要素の第1の例を説明するためのブロック図である。 実施形態1における電源部507の構成要素の第2の例を説明するためのブロック図である。 実施形態1における電源部507の第1の動作例を説明するためのフローチャートである。 実施形態1における電源部507の第2の動作例を説明するためのフローチャートである。 インダクタの一例を説明するための図である。 スイッチング波形とスイッチングノイズの周波数帯とを説明するための図である。 実施形態1における電子機器500の構成要素を説明するためのブロック図である。
以下、図面を参照して本発明の実施形態を説明する。ただし、本発明は以下の実施形態に限定されるものではない。
[実施形態1]
図5を参照して、実施形態1における電子機器500の構成要素を説明する。電子機器500は、撮像装置(例:デジタルカメラ、デジタルビデオカメラ、携帯電話、スマートフォンなど)として動作可能である。電子機器500は、少なくとも、制御部501、撮像素子502a、ノイズ検出部503、記憶部504、UI部505、表示部506および電源部507を有する。
制御部501は、電子機器500の構成要素を制御するためのプログラムを記憶したメモリと、そのメモリに記憶されたプログラムを実行することにより電子機器500の構成要素を制御するプロセッサとを有する。制御部501は、メモリに記憶されたプログラムとプロセッサとにより、電子機器500全体を制御することができる。制御部501と電子機器500の他の構成要素とは、システムバス508を介して接続されている。制御部501は、システムバス508を介して命令、設定情報などを他の構成要素に送信することにより、他の構成要素を制御する。他の構成要素は、システムバス508を介して制御部501から受信した命令、設定情報などに従って所定の処理を行う。他の構成要素で行われた所定の処理の結果(所定の処理が実行されたか否か、所定の処理で得られた情報など)を示す情報、他の構成要素の状態を示す情報などは、システムバス508を介して他の構成要素から制御部501に送信される。
撮像部502は、レンズユニット(不図示)、撮像素子502a、A/D変換器(不図示)、画像処理部(不図示)、CLK部502bなどを有する。撮像素子502aは、例えば、CMOS(complementary metal oxide semiconductor)イメージセンサである。被写体の光学像は、レンズユニットを介して撮像素子502aの撮像面に結像される。撮像素子502aの撮像面には、複数の光電変換素子が行列状に配置されている。撮像素子502aは、複数の光電変換素子を用いることにより、撮像面に結像された光学像に対応する電気信号を生成する。撮像素子502aで生成された電気信号は、A/D変換器に供給される。A/D変換器は、撮像素子502aから供給された電気信号をアナログ信号からデジタル信号に変換する。A/D変換器で生成されたデジタル信号は、画像処理部に供給される。画像処理部は、A/D変換器で生成されたデジタル信号から所定の形式の画像データ(動画像データまたは静止画像データ)を生成する。これにより、撮像素子502aによって撮像された画像(静止画または動画)の画像データ(動画像データまたは静止画像データ)が撮像部502で生成される。撮像部502で生成された画像データは、ノイズ検出部503、記憶部504および表示部506に供給される。CLK部502bは、撮像素子502a、A/D変換器、画像処理部などで用いられるクロック信号AまたはBを生成するクロック信号生成部である。撮像素子502a、A/D変換器、画像処理部などは、クロック信号AまたはBに同期して動作する。CLK部502bは、通常はクロック信号Aを生成する。クロック信号Bの生成をCLK部502bに要求する命令を制御部501から受けた場合、CLK部502bは、クロック信号Bを生成する。クロック信号Aの周波数は、クロック信号Bの周波数と異なる周波数であれば、どのような周波数であってもよい。ただし、クロック信号Bの周波数は、後述する所定の周波数と同じものであり、クロック信号Aの周波数と異なる周波数であるとする。
ノイズ検出部503は、撮像部502で生成された画像データを解析することにより、撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出部503は、ノイズ検出部503によるノイズ検出の結果を制御部501に通知する。縦筋ノイズとは、撮像部502で生成された画像データが表示部506または他の表示装置に表示された場合に、撮像画像に複数本の縦線があるかのように見える現象である。横筋ノイズとは、撮像部502で生成された画像データが表示部506または他の表示装置に表示された場合に、撮像画像に複数本の横線があるかのように見える現象である。
記憶部504は、撮像部502で生成された画像データなどを記憶媒体(例:メモリカード)に格納したり、制御部501が指定する画像データなどを当該記憶媒体から読み出したりする。記憶部504の記憶媒体に格納される画像データは、静止画像データおよび動画像データのいずれでもよい。記憶部504の記憶媒体は、電子機器500から取り外し可能であってもよいし、電子機器500から容易に取り外しできないように電子機器500内に配置されたものであってもよい。
UI(user interface)部505は、様々な操作ボタン、タッチパネルなどを含む。UI部505のタッチパネルは、例えば、表示部506に配置されている。ユーザは、UI部505を操作することにより、所望の動作を電子機器500に実行させる。
表示部506は、撮像部502で生成された画像データ(動画像データまたは静止画像データ)などを表示する。表示部506はさらに、電子機器500の状態などを示す情報(アイコン、メッセージなど)を表示する。表示部506は、例えば、液晶パネル、LEDパネルなどを有する。
電源部507は、電池などの電源から供給される電圧を所定の電圧に変換し、所定の電圧を電子機器500の各構成要素に供給する。電源部507は、PWMモード(パルス幅変調モード)で動作することも可能であるし、PFMモード(パルス周波数変調モード)で動作することも可能である。さらに、電源部507は、第1のクロック信号または第2のクロック信号に従ってスイッチング動作を行うことができる。第1のクロック信号は、第1の周波数のクロック信号であり、第2のクロック信号は、第1の周波数よりも低い第2の周波数のクロック信号である。電源部507の構成要素については、図1Aまたは図1Bを参照して後述する。
図4(a)は、電源部507をPWMモードで動作させる際のスイッチング波形の一例を示す図である。図4(a)の横軸は時間であり、図4(a)の縦軸は電圧である。PWMモードにおいては、スイッチングパルスの周波数が一定とされ、スイッチングパルスの幅が変化する。
図4(b)は、PWMモードで動作する電源部507が第1のクロック信号または第2のクロック信号に従ってスイッチング動作を行う場合に生ずるスイッチングノイズの周波数帯を示す図である。図4(b)の横軸は周波数を示しており、図4(b)の縦軸はスイッチングノイズの大きさを示している。周波数帯411は、PWMモードで動作する電源部507が第1のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯411が示すように、スイッチングノイズは、ピーク周波数(第1の周波数に相当)で非常に大きく、ピーク周波数を中心に減少している。周波数帯412は、PWMモードで動作する電源部507が第2のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯412が示すように、スイッチングノイズは、ピーク周波数(第2の周波数に相当)で非常に大きく、ピーク周波数を中心に減少している。上述のように、第1のクロック信号は、第1の周波数のクロック信号であり、第2のクロック信号は、第1の周波数よりも低い第2の周波数のクロック信号である。
CLK部502bで生成されるクロック信号Bの周波数が、周波数帯411のピーク周波数または周波数帯411のピークと同程度の大きさのノイズが生じる周波数のいずれかと重複してしまう場合には、スイッチングノイズによる悪影響が生じる場合がある。CLK部502bで生成されるクロック信号Bの周波数が、周波数帯412のピーク周波数または周波数帯412のピークと同程度の大きさのノイズが生じる周波数のいずれかと重複してしまう場合にも、スイッチングノイズによる悪影響が生じる場合がある。そして、撮像素子502aで生成される電気信号がこれらの悪影響により歪んでしまった場合、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生じるおそれがある。
図4(b)から分かるように、PWMモードにおいては、周波数帯411のピークと同程度の大きさのノイズが生じる周波数は限定的であり、周波数帯412のピークと同程度の大きさのノイズが生じる周波数も限定的である。そのため、周波数帯411および412のピーク周波数、周波数帯411のピークと同程度の大きさのノイズが生じる周波数、周波数帯412のピークと同程度の大きさのノイズが生じる周波数、これらの高調波のいずれにも重複しない周波数の数は多い。そこで、実施形態1では、このような周波数の一つをCLK部502bで生成されるクロック信号Bの周波数として選択し、選択された周波数を「所定の周波数」と呼ぶ。所定の周波数は、周波数帯411および412のピーク周波数、周波数帯411のピークと同程度の大きさのノイズが生じる周波数、周波数帯412のピークと同程度の大きさのノイズが生じる周波数、これらの高調波のいずれにも重複しない周波数の一つである。CLK部502bで生成されるクロック信号Bの周波数が所定の周波数であれば、撮像素子502aで生成される電気信号に対するスイッチングノイズの影響は抑制される。その結果、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。したがって、実施形態1では、電源部507がPWMモードで動作する場合、制御部501は、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更する。
図4(c)は、電源部507をPFMモードで動作させる際のスイッチング波形の一例を示す図である。図4(c)の横軸は時間であり、図4(c)の縦軸は電圧である。PFMモードにおいては、スイッチングパルスの幅が一定とされ、スイッチングパルスの周波数が変化する。
図4(d)は、PFMモードで動作する電源部507が第1のクロック信号または第2のクロック信号に従ってスイッチング動作を行う場合に生ずるスイッチングノイズの周波数帯を示す図である。図4(d)の横軸は周波数を示しており、図4(d)の縦軸はスイッチングノイズの大きさを示している。周波数帯413は、PFMモードで動作する電源部507が第1のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯413が示すように、スイッチングノイズは、第1の周波数以下の周波数に幅広く発生する。周波数帯414は、PFMモードで動作する電源部507が第2のクロック信号に従ってスイッチング動作を行う場合に生じるスイッチングノイズの周波数帯を示している。周波数帯414が示すように、スイッチングノイズは、第2の周波数以下の周波数に幅広く発生する。
図4(d)から分かるように、PFMモードにおいては、周波数帯413のピークと同程度の大きさのノイズが生じる周波数は幅広い範囲に分布し、周波数帯414のピークと同程度の大きさのノイズが生じる周波数も幅広い範囲に分布する。そのため、周波数帯413および414のピーク周波数、周波数帯413のピークと同程度の大きさのノイズが生じる周波数、周波数帯414のピークと同程度の大きさのノイズが生じる周波数、これらの高調波のいずれにも重複しない周波数の数は少ない。したがって、実施形態1では、電源部507がPFMモードで動作する場合、制御部501は、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更しないようにする。その代わりに、後述するように、電磁放射が比較的少ない低放射インダクタ112を用いてスイッチング動作を行う。低放射インダクタ112を用いることにより、撮像素子502aで生成される電気信号に対するスイッチングノイズの影響は抑制されるため、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。低放射インダクタ112は、後述するように、抵抗成分が比較的小さい低損失インダクタ113と比較して抵抗成分が大きい。このため、インダクタにおける電力損失を低減するという観点からは、低放射インダクタ112を用いることは、低損失インダクタ113を用いる場合と比較して不利である。しかしながら、PFMモードで電源部507を動作させるのは、電源部507にかかる負荷があまり重くない場合であるため、消費電力は十分に低く抑え得る。
次に、図1Aを参照して、実施形態1における電源部507の構成要素の第1の例を説明する。
図1Aに示す電源部507は、電源111から供給される入力電圧(電源電圧)Vinを入力電圧Vinより高い電圧に昇圧し、昇圧した電圧を出力端子129から出力する昇圧型の電源部である。電源111は、電池であってもよいし、ACアダプタであってもよい。電源111が電池である場合、入力電圧Vinは、例えば3.7Vまたは7.4Vであるが、これに限定されるものではない。出力電圧は、例えば10Vであるが、これに限定されるものではない。実施形態1では、入力電圧Vinが3.7Vであり、出力電圧Voutが10Vである例を説明する。
図1Aに示すように、電源部507は、電源制御部100と、低放射インダクタ112と、低損失インダクタ113と、スイッチングFET(field effect transistor)114とを有する。電源部507はさらに、整流ダイオード115と、整流コンデンサ116と、上側帰還抵抗117と、下側帰還抵抗118と、出力端子129とを有する。電源制御部100は、電流制限部101と、オフ期間生成部102と、インダクタ切り替え部103と、オン期間生成部104と、パルス生成部105と、ゲートドライバ106と、エラーアンプ107と、通信部109と、端子120〜126とを有する。パルス生成部105は、CLK部105aを有する。CLK部105aは、制御部501からの命令に従って、第1のクロック信号および第2のクロック信号のいずれかを生成する。
電流制限部101、オフ期間生成部102およびインダクタ切り替え部103は、端子121を介して電源111に接続されている。インダクタ切り替え部103は、端子122を介して低放射インダクタ112の一端に接続されている。また、インダクタ切り替え部103は、端子123を介して低損失インダクタ113の一端に接続されている。インダクタ切り替え部103は、低放射インダクタ112の一端が電源111に接続されるようにするか、低損失インダクタ113の一端が電源111に接続されるようにするかを切り替える。
低放射インダクタ112の他端と、低損失インダクタ113の他端と、整流ダイオード115のアノードと、スイッチングFET114のドレインとは、互いに接続されている。低放射インダクタ112の他端、低損失インダクタ113の他端、整流ダイオード115のアノードおよびスイッチングFET114のドレインに接続されたノード127は、電流制限部101およびオフ期間生成部102に端子124を介して接続されている。
スイッチングFET114のゲートは、端子125を介してゲートドライバ106に接続されている。スイッチングFET114のソースは、接地電位に接続されている。整流ダイオード115のカソードは、整流コンデンサ116の一端、上側帰還抵抗117の一端および出力端子129に接続されている。整流コンデンサ116の他端は、接地電位に接続されている。上側帰還抵抗117の他端は、下側帰還抵抗118の一端に接続されている。下側帰還抵抗118の他端は、接地電位に接続されている。上側帰還抵抗117の他端と下側帰還抵抗118の一端とに接続されたノード128は、端子126を介して、エラーアンプ107の一方の入力端子に接続されている。通信部109は、端子120を介して制御部501などと通信可能である。
電源制御部100は、スイッチングFET114をスイッチングすることによって昇圧を行い、昇圧により得られる出力電圧Voutを、出力端子129を介して出力する。ノード128の電圧は、出力電圧Voutを上側帰還抵抗117と下側帰還抵抗118とによって分圧することにより得られる電圧である。ノード128の電圧は、帰還電圧Vfbとして、端子126を介して、エラーアンプ107の一方の入力端子に入力される。エラーアンプ107の他方の入力端子には、基準電圧Vrefが印加される。基準電圧Vrefは、例えば電源制御部100の内部において生成される。基準電圧Vrefは、例えば1.0Vとする。エラーアンプ107は、帰還電圧Vfbと基準電圧Vrefとを比較し、比較結果に応じた信号をオン期間生成部104の一方の入力端子に供給する。電源制御部100は、帰還電圧Vfbが基準電圧Vrefとなるように、スイッチングFET114のオン期間およびオフ期間を制御する。電源制御部100は、帰還電圧Vfbが基準電圧Vref未満である場合には、スイッチングFET114のスイッチング頻度またはオンデューティ比を上昇させることにより、出力電圧Voutを上昇させる。一方、電源制御部100は、帰還電圧Vfbが基準電圧Vref以上である場合には、スイッチングFET114のスイッチング頻度またはオンデューティ比を低下させることにより、出力電圧Voutを低下させる。このような動作を行うことによって、電源制御部100は、出力電圧Voutを一定に維持する。
電流制限部101は、電源部507に流れる電流を低放射インダクタ112の両端の電圧または低損失インダクタ113の両端の電圧に基づいて検出する。電流制限部101は、電源部507に流れる電流が所定値以上になると、スイッチングFET114をオフ状態にするための信号を、オン期間生成部104に供給する。
電源部507は、上述したように、昇圧型の電源部である。このため、スイッチングFET114をオンさせた期間において低放射インダクタ112または低損失インダクタ113に溜まったエネルギーを、スイッチングFET114をオフさせた期間において出力端子129側に放出することを要する。つまり、電源部507は、スイッチングFET114をオフさせる期間を設けることなく昇圧を行い得ない。このため、オフ期間生成部102は、スイッチングFET114をオフ状態とする期間であるオフ期間を周期的に生成するための周期的な信号を生成し、生成した信号をパルス生成部105に供給する。パルス生成部105は、オフ期間生成部102から供給される信号とオン期間生成部104から供給される信号とに基づき、CLK部105aで生成される第1のクロック信号または第2のクロック信号に同期するスイッチングパルスを生成する。第1のクロック信号および第2のクロック信号の周波数は、例えば数MHz〜数十MHzである。パルス生成部105は、生成したスイッチングパルスをゲートドライバ106に供給する。オフ期間生成部102は、電源部507に流れる電流を低放射インダクタ112の両端の電圧または低損失インダクタ113の両端の電圧に基づいて検出し得る。オフ期間生成部102は、電源部507に流れる電流が所定値未満である場合には、スイッチングパルスの1周期に相当する期間以上に亘ってスイッチングFET114をオフ状態とさせるような信号を生成する。このような信号がオフ期間生成部102からパルス生成部105に供給されることによって、間欠的なスイッチングパルスがパルス生成部105から発せられる。このような間欠的なスイッチングパルスがゲートドライバ106を介してスイッチングFET114のゲートに供給されると、スイッチング動作による電力損失が軽減され、低負荷状態における変換効率を向上することができる。
オン期間生成部104は、エラーアンプ107から供給される信号に基づいて、スイッチングFET114をオン状態とする期間であるオン期間を生成するための信号を生成し、生成した信号をパルス生成部105に供給する。オン期間生成部104は、出力電圧Voutが比較的低い場合には、スイッチングFET114のオン期間を長くさせるような信号を生成する。オン期間生成部104は、出力電圧Voutが比較的高い場合には、スイッチングFET114のオン期間を短くさせると共に、オン期間と次のオン期間との間隔を長くさせるように信号を生成する。
ゲートドライバ106は、パルス生成部105から供給されるスイッチングパルスに基づき、スイッチングFET114をオン状態またはオフ状態にする。スイッチングFET114のゲート容量は比較的大きい。このため、ゲートドライバ106は、駆動能力の大きいスイッチングFETなどで構成される。
通信部109は、制御部501などと通信可能である。電源制御部100は、制御部501から通信部109に供給される信号に基づいて、電源部507の各構成要素を制御する。通信部109と制御部501とは、例えば、I2C(Inter−Integrated Circuit)、SPI(Serial Peripheral Interface)などを用いることにより通信可能である。また、通信部109と制御部501とは、汎用非同期送受信回路(UART:Universal Asynchronous Receiver/Transmitter)を用いることにより通信可能であってもよい。制御部501は、通信部109を介してインダクタ切り替え部103を制御し得る。制御部501は、インダクタ切り替え部103を制御することにより、低放射インダクタ112および低損失インダクタ113のいずれかが電源111に接続されるようにする。制御部501は、通信部109を介してオフ期間生成部102を制御し得る。例えば、電源部507がPWMモードで動作する場合、制御部501は、固定PWM制御が行われるように、オフ期間生成部102を制御する。
ここで、図3(a)〜図3(d)を参照して、電源部507において用いられるインダクタの例について説明する。図3(a)および図3(b)は、基板300に渦巻状に形成された導電パターン304を含むインダクタ308を示す図である。図3(a)は、側面図を示しており、図3(b)は、平面図を示している。図3(a)に示すように、基板300は、板状の絶縁体301〜303を含む。ここでは、板状の絶縁体301〜303が3つ図示されているが、基板300に含まれる絶縁体の数は3つに限定されるものではない。絶縁体301の上面には、渦巻状の導電パターン304が形成されている。絶縁体301の下面には、導電膜305が全体に形成されている。導電パターン304が形成された絶縁体301上には、絶縁体302が積層されている。絶縁体302の上面には、導電パターン306が形成されている。導電パターン306の一端は、ビアにおいて、渦巻状の導電パターン304の一端に接続されている。導電パターン306は、引き出し線として機能し得る。導電パターン306が形成された絶縁体302上には、絶縁体303が積層されている。絶縁体303の上面には、導電膜307が全体に形成されている。こうして、インダクタ308が形成されている。導電膜305と導電膜307とは、例えば接地電位に接続され得る。導電膜305と導電膜307とは、シールドとして機能し得る。渦巻状の導電パターン304の上下にシールドとして機能し得る導電膜305および307が形成されているため、スイッチングの際に導電パターン304から放射される電磁エネルギーが導電膜305および307によって遮蔽される。なお、導電パターン304の抵抗が比較的大きいため、インダクタ308は、後述する巻線インダクタ311およびチップインダクタ313と比較して損失が大きい。
図3(c)は、鉄心に配線312を巻き付けることにより形成された巻線インダクタ311を示す図である。図3(d)は、チップインダクタ313を示す図である。巻線インダクタ311もチップインダクタ313も、図3(a)および図3(b)で説明した巻線インダクタ311よりも抵抗成分が小さいため、損失が小さい。但し、巻線インダクタ311もチップインダクタ313も、シールドを有していないため、ノイズが放射されやすい。
低放射インダクタ112としては、例えば、図3(a)および図3(b)で説明したインダクタ308を用い得る。低損失インダクタ113としては、例えば、図3(c)で説明した巻線インダクタ311または図3(d)で説明したチップインダクタ313を用い得る。
電源部507では、スイッチングFET114がオン状態となることによって、低放射インダクタ112または低損失インダクタ113にエネルギーが蓄積される。そして、スイッチングFET114がオフ状態になることによって、低放射インダクタ112または低損失インダクタ113に溜められたエネルギーが整流ダイオード115を介して出力側に放出される。このような動作が繰り返されることによって、入力電圧Vinより高い出力電圧Voutが得られる。整流ダイオード115および整流コンデンサ116によってフィルタが構成されており、当該フィルタは出力電圧Voutの安定に寄与する。
次に、図1Bを参照して、実施形態1における電源部507の構成要素の第2の例を説明する。なお、図1Bにおいて、図1Aに示した構成要素と同様の構成要素については、同一の符号を付し、それらの説明を省略する。以下では、図1Aに示した構成要素と異なる構成要素を説明する。
図1Bに示す電源部507は、上述の電源111から供給される入力電圧Vinを入力電圧Vinより低い電圧に降圧し、降圧した電圧を出力端子129から出力する降圧型の電源部である。
図1Bに示すように、電源部507は、電源制御部150と、低放射インダクタ112と、低損失インダクタ113と、整流コンデンサ116と、上側帰還抵抗117と、下側帰還抵抗118と、出力端子129を有する。電源制御部150は、電流制限部101と、オフ期間生成部102と、インダクタ切り替え部153と、オン期間生成部104と、パルス生成部105と、ゲートドライバ106と、エラーアンプ107と、通信部109とを有する。電源制御部150はさらに、端子120〜124および126を有する。
インダクタ切り替え部153は、スイッチングFETを有する。インダクタ切り替え部153は、低放射インダクタ112の一端がスイッチングFETのソースに接続されるようにするか、低損失インダクタ113の一端がスイッチングFETのソースに接続されるようにするかを切り替える。スイッチングFETのドレインは、端子121を介して電源111に接続されている。低放射インダクタ112の他端と低損失インダクタ113の他端とは、整流ダイオードを介することなく整流コンデンサ116の一端および出力端子129に接続されている。低放射インダクタ112の他端、低損失インダクタ113の他端は、端子124を介して電流制限部101に接続されている。このように、電源部507は、降圧型の電源部であってもよい。
次に、図2Aを参照して、電源部507の第1の動作例を説明する。図2Aは、実施形態1における電源部507の第1の動作例を説明するためのフローチャートである。
まず、ユーザが、電子機器500の電源111をオン状態とするための操作を、UI部505を介して行う。これにより、電源制御部100が起動し、電子機器500が起動する。これに伴って、撮像素子502aも起動する。電子機器500が起動した後、制御部501は、ステップS200に進む。電子機器500が起動した後に、ユーザが電子機器500の動作モードを変更した場合も、制御部501は、ステップS200に進む。
ステップS200において、制御部501は、電子機器500の動作モードを判定する。電子機器500の動作モードには、例えば、再生モードと、静止画撮像モードと、画像サイズ(または解像度)が異なる複数の動画像撮像モードとが含まれる。電子機器500の動作モードは、ユーザがUI部505を操作することによって変更され得る。電子機器500の動作モードが再生モードである場合、電子機器500は、ユーザが要求する静止画像データまたは動画像データを記憶部504の記憶媒体から再生し得る。電子機器500の動作モードが静止画像撮像モードである場合、電子機器500は、ユーザが要求する画像サイズ(または解像度)の静止画像を撮像し得る。撮像された静止画像の静止画像データを記憶部504の記憶媒体に格納される。画像サイズ(または解像度)が異なる複数の動画像撮像モードには、例えば、フルHD動画像撮像モードと、4K動画像撮像モードとが含まれる。電子機器500の動作モードがフルHD動画像撮像モードである場合、電子機器500は、画像サイズ(または解像度)が横1920画素×縦1080画素(「フルHD」と呼ぶ)の動画像を撮像し得る。撮像された動画像の動画像データは、記憶部504の記憶媒体に格納される。電子機器500の動作モードが4K動画像撮像モードである場合、電子機器500は、横4096画素×縦2160画素(「4K」と呼ぶ)の動画像を撮像し得る。撮像された動画像の動画像データは、記憶部504の記憶媒体に格納される。電子機器500の消費電力は、電子機器500の動作モードによって異なる。例えば、再生モードにおいては、撮像素子502aが動作しない。このため、再生モードで動作する電子機器500の消費電力は比較的小さい。一方、4K動画像撮像モードにおいては、撮像素子502aおよび制御部501は高速のクロック信号によって動作する。このため、4K動画像撮像モードで動作する電子機器500の消費電力は、再生モード、静止画像撮像モードまたはフルHD動画像撮像モードで動作する電子機器500の消費電力よりも大きく、例えば数W(ワット)程度である。実施形態1および他の実施形態において、4K動画像撮像モードおよびフルHD動画像撮像モードは高負荷モードに属し、静止画像撮像モードは中負荷モードに属し、再生モードは低負荷モードに属する。電子機器500が高負荷モードで動作する場合の消費電力は、電子機器500が中負荷モードで動作する場合の消費電力よりも大きい。電子機器500が中負荷モードで動作する場合の消費電力は、電子機器500が低負荷モードで動作する場合の消費電力よりも大きい。電子機器500の動作モードが高負荷モードに属する場合、制御部501は、ステップS201に進む(ステップS200で「高負荷モード」)。電子機器500の動作モードが中負荷モードに属する場合、制御部501は、ステップS211に進む(ステップS200で「中負荷モード」)。電子機器500の動作モードが低負荷モード(例:再生モード)に属する場合、制御部501は、ステップS221に進む(ステップS200で「低負荷モード」)。
上述したように、電子機器500の動作モードが高負荷モードに属する場合、制御部501は、ステップS201に進む。ステップS201において、制御部501は、上述の第1のクロック信号に従ったスイッチング動作がスイッチングFET114で行われるように、電源部507を制御する。例えば、制御部501は、第1のクロック信号に従ったスイッチング動作を行うことを要求する命令を通信部109に送信する。通信部109は、この命令をパルス生成部105に通知する。この命令を受けたパルス生成部105は、CLK部105aに第1のクロック信号を生成させる。これにより、CLK部105aで第1のクロック信号が生成され、第1のクロック信号に従ったスイッチング動作がスイッチングFET114で行われる。この後、制御部501は、ステップS202に進む。
ステップS202において、制御部501は、電源部507がPWMモードで動作するように電源部507を制御する。例えば、制御部501は、PWMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPWMモードで動作する。これにより、電源部507は、PWMモードで動作することになる。この後、制御部501は、ステップS203に進む。
ステップS203において、制御部501は、低損失インダクタ113が電源部507において用いられるようにインダクタ切り替え部103を制御する。例えば、制御部501は、低損失インダクタ113を用いることを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をインダクタ切り替え部103に通知する。この命令を受けたインダクタ切り替え部103は、低損失インダクタ113の一端と電源111とを接続する。これにより、低損失インダクタ113が電源部507において用いられることになり、電源部507での電力損失が軽減される。この後、制御部501は、ステップS204に進む。
ステップS204において、制御部501は、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更する。そのために、クロック信号Bの生成をCLK部502bに要求する命令を撮像部502に送信する。撮像部502は、この命令をCLK部502bに通知する。この命令を受けたCLK部502bは、クロック信号Bの生成を開始する。これにより、撮像素子502aなどで用いられるクロック信号の周波数は、所定の周波数に変更される。このように、撮像素子502aなどで用いられるクロック信号の周波数を所定の周波数に変更することにより、撮像素子502aで生成される電気信号に対するスイッチングノイズの影響は抑制される。その結果、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子502aなどで用いられるクロック信号がクロック信号Aからクロック信号Bに変更された後、図2Aに示すフローチャートが終了する。
上述したように、電子機器500の動作モードが中負荷モードに属する場合、制御部501は、ステップS211に進む。ステップS211において、制御部501は、上述の第1のクロック信号に従ったスイッチング動作がスイッチングFET114で行われるように、電源部507を制御する。例えば、制御部501は、第1のクロック信号に従ったスイッチング動作を行うことを要求する命令を通信部109に送信する。通信部109は、この命令をパルス生成部105に通知する。この命令を受けたパルス生成部105は、CLK部105aに第1のクロック信号を生成させる。これにより、CLK部105aで第1のクロック信号が生成され、第1のクロック信号に従ったスイッチング動作がスイッチングFET114で行われる。この後、制御部501は、ステップS212に進む。
ステップS212において、制御部501は、電源部507がPFMモードで動作するように電源部507を制御する。例えば、制御部501は、PFMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPFMモードで動作する。これにより、電源部507は、PFMモードで動作することになる。この後、制御部501は、ステップS213に進む。
ステップS213において、制御部501は、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更しないようにする。その代わりに、制御部501は、低放射インダクタ112が電源部507において用いられるようにインダクタ切り替え部103を制御する。例えば、制御部501は、低放射インダクタ112を用いることを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をインダクタ切り替え部103に通知する。この命令を受けたインダクタ切り替え部103は、低放射インダクタ112の一端と電源111とを接続する。これにより、低放射インダクタ112が電源部507において用いられる。上述したように、低放射インダクタ112が発するスイッチングノイズは、低損失インダクタ113が発するスイッチングノイズよりも小さい。そのため、低放射インダクタ112が電源部507において用いられるようにインダクタ切り替え部103を制御することにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。この後、制御部501は、ステップS214に進む。
ステップS214において、制御部501は、撮像素子502aに静止画像または動画像の撮像を行わせ、ノイズ検出部503にノイズ検出を行わせる。ノイズ検出部503は、撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出の結果は、制御部501に送信される。制御部501は、ノイズ検出部503によるノイズ検出の結果により、撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを判定する。撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じていない場合、低放射インダクタ112が電源部507で用いられる(ステップS214でNO)。これにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。そして、図2Aに示すフローチャートが終了する。撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じている場合は、低放射インダクタ112では、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができない(ステップS214でYES)。そのため、このような場合、制御部501は、ステップS215に進む。
ステップS215において、制御部501は、電源部507がPWMモードで動作するように電源部507を制御する。例えば、制御部501は、PWMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPWMモードで動作する。これにより、電源部507は、PWMモードで動作することになる。これにより、電源部507は、PWMモードで動作する。この後、制御部501は、ステップS216に進む。
ステップS216において、制御部501は、ステップS203と同様に、低損失インダクタ113が電源部507において用いられるようにインダクタ切り替え部103を制御する。これにより、低損失インダクタ113が電源部507において用いられることになり、電源部507での電力損失が軽減される。この後、制御部501は、ステップS217に進む。
ステップS217において、制御部501は、ステップS204と同様に、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更する。これにより、ステップS204と同様に、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子502aなどで用いられるクロック信号がクロック信号Aからクロック信号Bに変更された後、図2Aに示すフローチャートが終了する。
上述したように、電子機器500の動作モードが低負荷モードに属する場合、制御部501は、ステップS221に進む。ステップS221において、制御部501は、上述の第2のクロック信号に従ったスイッチング動作がスイッチングFET114において行われるように、電源部507を制御する。例えば、制御部501は、第2のクロック信号に従ったスイッチング動作を行うことを要求する命令を通信部109に送信する。通信部109は、この命令をパルス生成部105に通知する。この命令を受けたパルス生成部105は、CLK部105aに第2のクロック信号を生成させる。これにより、CLK部105aで第2のクロック信号が生成され、第2のクロック信号に従ったスイッチング動作がスイッチングFET114で行われる。なお、上述したように、第2のクロック信号の周波数は、第1のクロック信号の周波数よりも低く、例えば数百kHzである。この後、制御部501は、ステップS222に進む。
ステップS222において、制御部501は、電源部507がPFMモードで動作するように電源部507を制御する。例えば、制御部501は、PFMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPFMモードで動作する。これにより、電源部507は、PFMモードで動作することになる。この後、制御部501は、ステップS223に進む。
ステップS223において、制御部501は、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更しないようにする。その代わりに、制御部501は、ステップS213と同様に、低放射インダクタ112が電源部507において用いられるようにインダクタ切り替え部103を制御する。これにより、ステップS213と同様に、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。この後、制御部501は、ステップS224に進む。
ステップS224において、制御部501は、撮像素子502aに静止画像または動画像の撮像を行わせ、ノイズ検出部503にノイズ検出を行わせる。ノイズ検出部503は、撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出部503によるノイズ検出の結果は、制御部501に送信される。制御部501は、ノイズ検出の結果により、撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを判定する。撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じていない場合、低放射インダクタ112が電源部507で用いられる(ステップS224でNO)。これにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。そして、図2Aに示すフローチャートが終了する。撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じている場合は、低放射インダクタ112では、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができない(ステップS224でYES)。そのため、このような場合、制御部501は、ステップS225に進む。
ステップS225において、制御部501は、電源部507がPWMモードで動作するように電源部507を制御する。例えば、制御部501は、PWMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPWMモードで動作する。これにより、電源部507は、PWMモードで動作することになる。この後、制御部501は、ステップS226に進む。
ステップS226において、制御部501は、ステップS203と同様に、低損失インダクタ113が電源部507において用いられるようにインダクタ切り替え部103を制御する。これにより、低損失インダクタ113が電源部507において用いられることになり、電源部507での電力損失が軽減される。この後、制御部501は、ステップS227に進む。
ステップS227において、制御部501は、ステップS204と同様に、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更する。これにより、ステップS204と同様に、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子502aなどで用いられるクロック信号がクロック信号Aからクロック信号Bに変更された後、図2Aに示すフローチャートが終了する。
次に、図2Bを参照して、電源部507の第2の動作例を説明する。図2Bは、実施形態1における電源部507の第2の動作例を説明するためのフローチャートである。図2Bに示す動作例では、図2Aに示す動作例と異なり、電子機器500の動作モードが高負荷モード、中負荷モードおよび低負荷モードのいずれに属する場合であっても、CLK部105aは、第1のクロック信号を生成する。
まず、ユーザが、電子機器500の電源111をオン状態とするための操作を、UI部505を介して行う。これにより、電源制御部100が起動し、電子機器500が起動する。これに伴って、撮像素子502aも起動する。電子機器500が起動した後、制御部501は、ステップS251に進む。電子機器500が起動した後に、ユーザが電子機器500の動作モードを変更した場合も、制御部501は、ステップS251に進む。
ステップS251において、制御部501は、電子機器500の動作モードを判定する。上述したように、電子機器500の動作モードには、例えば、再生モードと、静止画撮像モードと、画像サイズ(または解像度)が異なる複数の動画像撮像モードとが含まれる。電子機器500の動作モードは、ユーザがUI部505を操作することによって変更され得る。電子機器500の動作モードが上述の高負荷モードに属する場合、制御部501は、ステップS252に進む(ステップS251で「高負荷モード」)。電子機器500の動作モードが上述の中負荷モードに属する場合、制御部501は、ステップS252に進む(ステップS251で「中負荷モード」)。電子機器500の動作モードが上述の低負荷モードに属する場合、制御部501は、ステップS262に進む(ステップS251で「低負荷モード」)。上述のように、4K動画像撮像モードおよびフルHD動画像撮像モードは高負荷モードに属し、静止画像撮像モードは中負荷モードに属し、再生モードは低負荷モードに属するものとする。
上述したように、電子機器500の動作モードが高負荷モードまたは中負荷モードに属する場合、制御部501は、ステップS252に進む。ステップS252において、制御部501は、電源部507がPWMモードで動作するように電源部507を制御する。例えば、制御部501は、PWMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPWMモードで動作する。これにより、電源部507は、PWMモードで動作することになる。この後、制御部501は、ステップS253に進む。
ステップS253において、制御部501は、ステップS203と同様に、低損失インダクタ113が電源部507において用いられるようにインダクタ切り替え部103を制御する。これにより、低損失インダクタ113が電源部507において用いられることになり、電源部507での電力損失が軽減される。この後、制御部501は、ステップS254に進む。
ステップS254において、制御部501は、ステップS204と同様に、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更する。これにより、ステップS204と同様に、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子502aなどで用いられるクロック信号がクロック信号Aからクロック信号Bに変更された後、図2Bに示すフローチャートが終了する。
上述したように、電子機器500の動作モードが低負荷モードに属する場合、制御部501は、ステップS262に進む。ステップS262において、制御部501は、電源部507がPFMモードで動作するように電源部507を制御する。例えば、制御部501は、PWMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPWMモードで動作する。これにより、電源部507は、PFMモードで動作することになる。この後、制御部501は、ステップS263に進む。
ステップS263において、制御部501は、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更しないようにする。その代わりに、制御部501は、ステップS213と同様に、低放射インダクタ112が電源部507において用いられるようにインダクタ切り替え部103を制御する。これにより、ステップS213と同様に、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。この後、制御部501は、ステップS264に進む。
ステップS264において、制御部501は、撮像素子502aに静止画像または動画像の撮像を行わせ、ノイズ検出部503にノイズ検出を行わせる。ノイズ検出部503は、撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを検出する。ノイズ検出の結果は、制御部501に送信される。制御部501は、ノイズ検出部503によるノイズ検出の結果により、撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じているか否かを判定する。撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じていない場合、低放射インダクタ112が電源部507で用いられる(ステップS264でNO)。これにより、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。そして、図2Bに示すフローチャートが終了する。撮像部502で生成された画像データに縦筋ノイズまたは横筋ノイズが生じている場合は、低放射インダクタ112では、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができない(ステップS264でYES)。そのため、このような場合、制御部501は、ステップS265に進む。
ステップS265において、制御部501は、電源部507がPWMモードで動作するように電源部507を制御する。例えば、制御部501は、PWMモードで動作することを電源部507に要求する命令を通信部109に送信する。通信部109は、この命令をオフ期間生成部102に通知する。この命令を受けたオフ期間生成部102はPWMモードで動作する。これにより、電源部507は、PWMモードで動作することになる。この後、制御部501は、ステップS266に進む。
ステップS266において、制御部501は、ステップS203と同様に、低損失インダクタ113が電源部507において用いられるようにインダクタ切り替え部103を制御する。これにより、低損失インダクタ113が電源部507において用いられることになり、電源部507での電力損失が軽減される。この後、制御部501は、ステップS267に進む。
ステップS267において、制御部501は、ステップS204と同様に、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更する。これにより、ステップS204と同様に、撮像部502で生成される画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。撮像素子502aなどで用いられるクロック信号がクロック信号Aからクロック信号Bに変更するされた後、図2Bに示すフローチャートが終了する。
このように、実施形態1によれば、PWMモードまたはPFMモードで動作可能な電源部507を有する電子機器500を提供することができる。さらに、実施形態1によれば、電源部507をPWMモード(第1の動作モード)で動作させる場合には、低損失インダクタ113(第1のインダクタ)が電源部507において用いられる。そして、電源部507をPWMモードで動作させる場合には、撮像素子502aなどで用いられるクロック信号をクロック信号Aからクロック信号Bに変更することができる。一方、電源部507をPFMモード(第2の動作モード)で動作させる場合には、撮像素子502aなどで用いられるクロック信号はクロック信号Aからクロック信号Bに変更されない。その代わりに、低損失インダクタ113ではなく低放射インダクタ112(第2のインダクタ)が電源部507において用いられる。これにより、PWMモードおよびPFMモードのいずれにおいても、撮像画像データに縦筋ノイズまたは横筋ノイズが生ずるのを低減または防止することができる。その結果、電源部507のスイッチング動作が電子機器500の構成要素(例えば、撮像部502)に与える悪影響を軽減することができる。
なお、本発明の実施形態は上述の実施形態1に限定されるものではない。発明の要旨を逸脱しない範囲で変更または修正された実施形態1も本発明の実施形態に含まれる。
例えば、実施形態1では、撮像部502で生成される画像データに生ずるノイズのうち、電源部507のスイッチング動作に起因したノイズ(縦筋ノイズまたは横筋ノイズに相当)を低減または防止する場合を例に説明したが、これに限定されるものではない。例えば、電子機器500が音声を取得する電子機器である場合には、電子機器500の集音部などで生成される音声データに生ずるノイズのうち、電源部507のスイッチング動作に起因したノイズが低減または防止されるようにしてもよい。この場合、所定の周波数は、集音部で使用可能な周波数であれば、どのような周波数であってもよい。また、ノイズ検出部503は、電子機器500の集音部などで生成される音声データに電源部507のスイッチング動作に起因したノイズが生じているか否かを検出する。
[実施形態2]
実施形態1で説明した様々な機能、処理または方法は、パーソナルコンピュータ、マイクロコンピュータ、CPU(central processing unit)、プロセッサなどがプログラムを用いて実現することもできる。以下、実施形態2では、パーソナルコンピュータ、マイクロコンピュータ、CPU(central processing unit)、プロセッサなどを「コンピュータX」と呼ぶ。また、実施形態2では、コンピュータXを制御するためのプログラムであって、実施形態1で説明した様々な機能、処理または方法を実現するためのプログラムを「プログラムY」と呼ぶ。
実施形態1で説明した様々な機能、処理または方法は、コンピュータXがプログラムYを実行することによって実現される。この場合において、プログラムYは、コンピュータ読み取り可能な記憶媒体を介してコンピュータXに供給される。実施形態2におけるコンピュータ読み取り可能な記憶媒体は、ハードディスク装置、磁気記憶装置、光記憶装置、光磁気記憶装置、メモリカード、揮発性メモリ、不揮発性メモリなどの少なくとも1つを含む。実施形態2におけるコンピュータ読み取り可能な記憶媒体は、non−transitoryな記憶媒体である。
100 電源制御部
112 低放射インダクタ
113 低損失インダクタ
114 スイッチングFET
115 整流ダイオード
116 整流コンデンサ
117 上側帰還抵抗
118 下側帰還抵抗
500 電子機器
507 電源部

Claims (7)

  1. 第1のインダクタと、前記第1のインダクタと異なる第2のインダクタと、前記第1のインダクタと前記第2のインダクタとのうちのいずれかが用いられるように切り替えを行う切り替え手段とを有し、第1の動作モードまたは前記第1の動作モードとは異なる第2の動作モードで動作し得る電源部と、
    前記電源部を前記第1の動作モードと前記第2の動作モードとのうちのいずれで動作させるかを判定すると共に、前記電源部を前記第1の動作モードで動作させる場合には、前記第1のインダクタが前記電源部において用いられ、前記電源部を前記第2の動作モードで動作させる場合には、前記第2のインダクタが前記電源部において用いられるように前記切り替え手段に切り替えを行わせる制御手段と
    を有することを特徴とする電子機器。
  2. ノイズを検出するノイズ検出手段をさらに有し、
    前記制御手段は、前記ノイズ検出手段によるノイズ検出の結果に基づいて、前記電源部を前記第1の動作モードと前記第2の動作モードとのうちのいずれで動作させるかを判定することを特徴とする請求項1に記載の電子機器。
  3. 前記第1の動作モードは、パルス幅変調モードであり、
    前記第2の動作モードは、パルス周波数変調モードであることを特徴とする請求項1または2に記載の電子機器。
  4. 前記第1のインダクタは、前記第2のインダクタよりも抵抗成分が小さい低損失インダクタであり、
    前記第2のインダクタは、前記第1のインダクタよりも電磁放射が少ない低放射インダクタであることを特徴とする請求項1から3のいずれか1項に記載の電子機器。
  5. 撮像を行う撮像手段をさらに有し、
    前記電源部を前記第1の動作モードで動作させる場合、前記制御手段は、前記撮像手段で用いられるクロック信号を所定の周波数のクロック信号に変更することを特徴とする請求項1から4のいずれか1項に記載の電子機器。
  6. 電源部を第1の動作モードと第2の動作モードとのうちのいずれで動作させるかを判定するステップと、
    前記電源部を前記第1の動作モードで動作させる場合には、第1のインダクタが前記電源部において用いられ、前記電源部を前記第2の動作モードで動作させる場合には、前記第1のインダクタと異なる第2のインダクタが前記電源部において用いられるように制御を行うステップと
    を有することを特徴とする制御方法。
  7. コンピュータに、
    電源部を第1の動作モードと第2の動作モードとのうちのいずれで動作させるかを判定するステップと、
    前記電源部を前記第1の動作モードで動作させる場合には、第1のインダクタが前記電源部において用いられ、前記電源部を前記第2の動作モードで動作させる場合には、前記第1のインダクタと異なる第2のインダクタが前記電源部において用いられるように制御を行うステップと
    を実行させるためのプログラム。
JP2017220839A 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム Pending JP2019092338A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017220839A JP2019092338A (ja) 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム
PCT/JP2018/041972 WO2019098188A1 (ja) 2017-11-16 2018-11-13 電子機器、制御方法およびプログラム
US15/931,112 US11063507B2 (en) 2017-11-16 2020-05-13 Electronic apparatus capable of suppressing negative effects of a switching operation of a power source and control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017220839A JP2019092338A (ja) 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2019092338A true JP2019092338A (ja) 2019-06-13

Family

ID=66539570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017220839A Pending JP2019092338A (ja) 2017-11-16 2017-11-16 電子機器、制御方法およびプログラム

Country Status (3)

Country Link
US (1) US11063507B2 (ja)
JP (1) JP2019092338A (ja)
WO (1) WO2019098188A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL263850B (en) * 2018-12-19 2020-06-30 Elbit Systems Land & C4I Ltd System and method for compensating for ripple generated from a power supply

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161335B2 (en) * 2004-02-20 2007-01-09 Virginia Tech Intellectual Properties, Inc. Adaptive bus voltage positioning for two-stage voltage regulators
US7489117B2 (en) * 2005-10-31 2009-02-10 Chil Semiconductor Corporation Dynamic conversion circuit for a voltage regulator module
JP4855887B2 (ja) 2006-10-03 2012-01-18 トレックス・セミコンダクター株式会社 Pwm/pfm制御回路及びスイッチング電源回路
JP4717846B2 (ja) * 2007-03-01 2011-07-06 キヤノン株式会社 撮像装置
JP2009225592A (ja) * 2008-03-17 2009-10-01 Kyocera Corp 電力制御装置
US9287776B2 (en) * 2013-07-30 2016-03-15 Texas Instruments Incorporated Low power switching mode regulator having automatic PFM and PWM operation
JP5467168B1 (ja) * 2013-07-31 2014-04-09 株式会社 ディー・エヌ・エー ゲームプログラム、及び、情報処理装置
CN207801761U (zh) * 2015-05-29 2018-08-31 株式会社村田制作所 Dc-dc转换器、开关ic以及电感器装置
US10355590B2 (en) * 2017-06-26 2019-07-16 Qualcomm Incorporated Boost converter with pre-charge current

Also Published As

Publication number Publication date
WO2019098188A1 (ja) 2019-05-23
US20200274436A1 (en) 2020-08-27
US11063507B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
KR101852751B1 (ko) Dcdc 컨버터, 반도체 장치, 발전 장치
US9152889B2 (en) Power supplier and image forming apparatus including the power supplier
KR100888412B1 (ko) Dc-dc 컨버터, 전자 기기 및 듀티비 설정 회로
CN101133543B (zh) 开关稳压器和具有该开关稳压器的电子设备
US9531277B2 (en) Switching converter, control circuit thereof, AC/DC converter, power adapter and electronic device
US8680821B2 (en) Load adaptive voltage regulator
US11095209B2 (en) Power supply control circuit, power supply device and electronic apparatus
CN103633847A (zh) Dc/dc转换器、具有dc/dc转换器的电子设备及其dc/dc转换方法
JP6272691B2 (ja) 振幅正規化回路、電源装置および電子機器
WO2019196070A1 (zh) 无线充电装置和调整发射线圈位置的方法
US9118244B2 (en) Power supply apparatus and image forming apparatus including the same
EP2811637A1 (en) Power supply and method for controlling the same
JP2020005499A (ja) 受電装置
US20150349633A1 (en) Voltage converter
US10714978B2 (en) Wireless power transmission apparatus that is turned off in standby state and electronic apparatus including wireless power transmission apparatus
US8710803B2 (en) Charging current control method and charging system
WO2019098188A1 (ja) 電子機器、制御方法およびプログラム
US10217419B2 (en) Power supply device, display apparatus having the same and method for power supply
JP2018133852A (ja) 電源装置およびテレビジョン装置
CN111670536A (zh) 用于控制迟滞电流模式升压转换器的时序的方法、装置和电路
US9099043B2 (en) Light source apparatus, electronic device, and control methods therefor
US11381162B2 (en) Electronic device and control method
Park et al. FPGA-based Dynamic Duty Cycle and Frequency Controller for a Class-E 2 DC-DC Converter
US11460871B2 (en) Electronic device and control method for generating an output voltage from an input voltage
JP2020191726A (ja) 電子機器および制御方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180706