Nothing Special   »   [go: up one dir, main page]

JP2018125508A - Multi-piece wiring board - Google Patents

Multi-piece wiring board Download PDF

Info

Publication number
JP2018125508A
JP2018125508A JP2017062017A JP2017062017A JP2018125508A JP 2018125508 A JP2018125508 A JP 2018125508A JP 2017062017 A JP2017062017 A JP 2017062017A JP 2017062017 A JP2017062017 A JP 2017062017A JP 2018125508 A JP2018125508 A JP 2018125508A
Authority
JP
Japan
Prior art keywords
wiring board
electronic element
adhesive
product
large substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017062017A
Other languages
Japanese (ja)
Inventor
和重 鳥山
Kazushige Toriyama
和重 鳥山
馨 荒木
Kaoru Araki
馨 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2018125508A publication Critical patent/JP2018125508A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multi-piece wiring board where a foreign object is not left on joint surfaces bonded with each other.SOLUTION: A multi-piece wiring board 100 where a plurality of product regions 11 to become small-sized wiring boards each having a multiple electronic element connection pads 17 to be electrically connected with electrodes of an electronic element on one principal surface and a multiple external connection pads 18 to be connected with connection conductors of an electric circuit board via solders on another principal surface, are arranged in large-sized substrates 10A, 10B and integrally formed with the large-sized substrate 10A, 10B together with a waste region 12 to be cut off around each product region 11, two large-sized substrates 10A, 10B are arranged in such a manner as to face the other principal surfaces with each other and the waste regions 12 are joined to each other by an adhesive 20.SELECTED DRAWING: Figure 1

Description

本発明は、半導体集積回路素子等の電子素子を搭載するための小型の配線基板となる複数の製品領域が大型基板中に一体的に配列形成されて成る多数個取り配線基板に関するものである。   The present invention relates to a multi-piece wiring board in which a plurality of product regions that are small wiring boards for mounting electronic elements such as semiconductor integrated circuit elements are integrally arranged in a large board.

従来、半導体集積回路素子等の電子素子を搭載するための小型の配線基板を複数同時に取り扱う形態として多数個取り配線基板が用いられている。   2. Description of the Related Art Conventionally, a multi-piece wiring board has been used as a form for simultaneously handling a plurality of small wiring boards for mounting electronic elements such as semiconductor integrated circuit elements.

この多数個取り配線基板は、1枚の大型基板中に多数の小型の配線基板となる製品領域を周囲に捨て代領域を伴って一体的に配列形成したものである。   This multi-cavity wiring board is formed by integrally arranging a product area that becomes a large number of small wiring boards in a single large board with a margin area around it.

この多数個取り配線基板においては、各製品領域に半導体集積回路素子等の電子素子を例えば半田バンプを介して搭載するとともに、その電子素子を例えばトランスファーモールド法により樹脂封止し、しかる後、各製品領域の外周辺に沿って切断することにより、小型の配線基板上に電子素子が実装された多数の電子装置が同時集約的に製造される。   In this multi-cavity wiring board, an electronic element such as a semiconductor integrated circuit element is mounted in each product region via, for example, a solder bump, and the electronic element is resin-sealed by, for example, a transfer molding method. By cutting along the outer periphery of the product area, a large number of electronic devices in which electronic elements are mounted on a small wiring board are simultaneously and collectively manufactured.

ところが、近時、電子装置の薄型化の要求に伴い、電子素子を搭載するために用いられる多数個取り配線基板も薄型化している。そのため、多数個取り配線基板が僅かな力により大きく撓んでしまい易いものとなり、各製品領域に電子素子を搭載する際や搭載された電子素子を樹脂封止する際等に多数個取り配線基板を平坦に保つことができずに、電子素子の搭載や樹脂封止を良好に行うことが困難となってきている。   However, recently, with the demand for thinning of electronic devices, multi-cavity wiring boards used for mounting electronic elements have also been thinned. Therefore, the multi-cavity wiring board is likely to be greatly bent by a slight force, and the multi-cavity wiring board is used when mounting an electronic element in each product area or when sealing the mounted electronic element. Since it cannot be kept flat, it has become difficult to mount electronic elements and perform resin sealing well.

そこで、2枚の多数個取り配線基板を、電子素子が搭載される側と反対側の裏面同士を接着テープにより貼り合わせた状態で電子素子の搭載および樹脂封止を行う方法が提案されている。   Therefore, a method has been proposed in which two multi-piece wiring boards are mounted and resin-sealed with an electronic element in a state where the back surfaces opposite to the side on which the electronic element is mounted are bonded to each other with an adhesive tape. .

しかしながら、この方法によると、電子素子の実装後に接着テープを剥がす際に、接着テープの接着剤の一部が電子装置の裏面に異物として残留する危険性が高い。   However, according to this method, when the adhesive tape is peeled off after mounting the electronic element, there is a high risk that a part of the adhesive of the adhesive tape remains as a foreign substance on the back surface of the electronic device.

特開2007−180305号公報JP 2007-180305 A

本発明が解決しようとする課題は、互いに貼り合わされた接合面に異物が残留することがない多数個取り配線基板を提供することにある。   The problem to be solved by the present invention is to provide a multi-piece wiring board in which no foreign matter remains on the bonded surfaces bonded to each other.

本発明の多数個取り配線基板は、一方の主面に電子素子の電極が接続される多数の電子素子接続パッドを有するとともに、他方の主面に電気回路基板の接続導体と半田を介して接続される多数の外部接続パッドを有する小型の配線基板となる複数の製品領域が、該各製品領域の周囲に切断除去される捨て代領域を伴って大型基板中に一体的に配列形成されて成る多数個取り配線基板であって、2枚の前記大型基板が、前記他方の主面同士を対向させて配置されているとともに、該対向する他方の主面の前記捨て代領域同士が接着剤を介して接合されていることを特徴とするものである。   The multi-cavity wiring board of the present invention has a large number of electronic element connection pads to which electrodes of electronic elements are connected on one main surface, and is connected to the other main surface via a connection conductor of an electric circuit board via solder. A plurality of product areas to be a small wiring board having a large number of external connection pads are integrally arranged in a large board with a margin area cut and removed around each product area. It is a multi-piece wiring board, and the two large substrates are arranged with the other main surfaces facing each other, and the discard margin regions on the other main surfaces facing each other are made of adhesive. It is characterized by being joined via.

本発明の多数個取り配線基板によれば、一方の主面に電子素子接続パッドを有するとともに他方の主面に多数の外部接続パッドを有する小型の配線基板となる製品領域が一体的に配列形成されて成る2枚の大型基板が他方の主面同士を対向させて配置されているとともに該対向する他方の主面の前記捨て代領域同士が接着剤を介して接合されていることから、他方の主面同士を分離する際に、各製品領域の外部接続パッドに接着剤が異物として残留することはない。   According to the multi-cavity wiring board of the present invention, product regions that are small wiring boards having electronic element connection pads on one main surface and many external connection pads on the other main surface are integrally formed. The two large substrates are arranged with the other main surfaces facing each other, and the discard margin regions on the other main surfaces facing each other are joined together via an adhesive, so that the other When the main surfaces are separated from each other, the adhesive does not remain as foreign matter on the external connection pads in each product region.

図1は、本発明の多数個取り配線基板の実施形態例を示す概略断面図である。FIG. 1 is a schematic sectional view showing an embodiment of a multi-piece wiring board according to the present invention. 図2は、図1に示す多数個取り配線基板の製造方法を説明するための概略断面図である。FIG. 2 is a schematic cross-sectional view for explaining a method of manufacturing the multi-cavity wiring board shown in FIG. 図3は、本発明の多数個取り配線基板の実施形態例を用いた電子装置の製造方法の一例を説明するための工程毎の概略断面図である。FIG. 3 is a schematic cross-sectional view for each step for explaining an example of a method for manufacturing an electronic device using the embodiment of the multi-cavity wiring board of the present invention. 図4は、本発明多数個取り配線基板の実施形態の別の例を示す概略断面図である。FIG. 4 is a schematic cross-sectional view showing another example of the embodiment of the multi-cavity wiring board of the present invention. 図5は、本発明の多数個取り配線基板の実施形態の別の例を用いた電子装置の製造方法を説明するための工程毎の概略断面図である。FIG. 5 is a schematic cross-sectional view for each process for explaining a method for manufacturing an electronic device using another example of the embodiment of the multi-cavity wiring board according to the present invention. 図6は、本発明の多数個取り配線基板の実施形態例における好ましい例を示す概略平面図である。FIG. 6 is a schematic plan view showing a preferred example of the embodiment of the multi-piece wiring board according to the present invention. 図7は、本発明の多数個取り配線基板の実施形態例における別の好ましい例を示す概略断面図である。FIG. 7 is a schematic cross-sectional view showing another preferred example in the embodiment example of the multi-cavity wiring board of the present invention. 図8は、本発明の多数個取り配線基板の実施形態例におけるさらに別の好ましい例を示す概略断面図である。FIG. 8 is a schematic cross-sectional view showing still another preferred example of the embodiment of the multi-cavity wiring board according to the present invention.

図1に、本発明の多数個取り配線基板の実施形態例を示す。図1において、10A,10Bは大型基板、20は接着剤である。大型基板10A,10Bが接着剤20を介して接合されることにより、本例の多数個取り配線基板100が形成されている。   FIG. 1 shows an embodiment of a multi-cavity wiring board according to the present invention. In FIG. 1, 10A and 10B are large substrates, and 20 is an adhesive. The large-sized substrate 10A, 10B is bonded through the adhesive 20, whereby the multi-piece wiring substrate 100 of this example is formed.

大型基板10A,10Bは、四角平板状である。大型基板10A,10Bは、多数の製品領域11がその周囲に捨て代領域12を伴って一体的に配列形成されている。製品領域11は、電子素子Eが実装される小型の配線基板となる領域である。捨て代領域12は、大型基板10の製造上や取扱い上で必要な領域であり、最終的には廃棄される部分である。   The large substrates 10A and 10B have a rectangular flat plate shape. In the large substrates 10A and 10B, a large number of product regions 11 are integrally formed with a margin region 12 around them. The product region 11 is a region that becomes a small wiring board on which the electronic element E is mounted. The disposal allowance area 12 is an area necessary for manufacturing and handling the large substrate 10 and is a part that is finally discarded.

大型基板10A,10Bは、複数の絶縁層13と導体層14とを交互に積層して成るとともに、その最表面にソルダーレジスト層15を被着して成る。   The large substrates 10A and 10B are formed by alternately laminating a plurality of insulating layers 13 and conductor layers 14 and depositing a solder resist layer 15 on the outermost surface thereof.

絶縁層13は、例えばガラスクロス入りの熱硬化性樹脂から成る。熱硬化性樹脂としては、エポキシ樹脂やビスマレイミドトリアジン樹脂等が用いられる。絶縁層13の厚みは、15〜50μm程度である。各絶縁層13には複数のビアホール16が形成されている。ビアホール16の直径は、30〜100μm程度である。   The insulating layer 13 is made of, for example, a thermosetting resin containing glass cloth. As the thermosetting resin, epoxy resin, bismaleimide triazine resin, or the like is used. The thickness of the insulating layer 13 is about 15 to 50 μm. A plurality of via holes 16 are formed in each insulating layer 13. The diameter of the via hole 16 is about 30 to 100 μm.

導体層14は、各絶縁層13の表面およびビアホール16の内部に被着されている。導体層14は、例えば銅から成る。各絶縁層13表面に被着された導体層14の厚みは、5〜25μm程度である。導体層14は、各ビアホール16内を完全に充填している。   The conductor layer 14 is deposited on the surface of each insulating layer 13 and the inside of the via hole 16. The conductor layer 14 is made of, for example, copper. The thickness of the conductor layer 14 deposited on the surface of each insulating layer 13 is about 5 to 25 μm. The conductor layer 14 completely fills each via hole 16.

ソルダーレジスト層15は、感光性の熱硬化性樹脂から成る。感光性の熱硬化性樹脂としては、例えばアクリル変性エポキシ樹脂等が用いられる。ソルダーレジスト層15の厚みは、10〜30μm程度である。   The solder resist layer 15 is made of a photosensitive thermosetting resin. As the photosensitive thermosetting resin, for example, an acrylic-modified epoxy resin or the like is used. The thickness of the solder resist layer 15 is about 10 to 30 μm.

各製品領域11の一方の主面には、多数の電子素子接続パッド17が形成されている。電子素子接続パッド17は、導体層14の一部により形成されている。電子素子接続パッド17は、円形である。電子素子接続パッド17の直径は、50〜150μm程度である。電子素子接続パッド17は、ソルダーレジスト層15から露出している。電子素子接続パッド17には、電子素子Eの電極が半田を介して接続される。   A large number of electronic element connection pads 17 are formed on one main surface of each product region 11. The electronic element connection pad 17 is formed by a part of the conductor layer 14. The electronic element connection pad 17 is circular. The diameter of the electronic element connection pad 17 is about 50 to 150 μm. The electronic element connection pad 17 is exposed from the solder resist layer 15. The electrode of the electronic element E is connected to the electronic element connection pad 17 via solder.

各製品領域11の他方の主面には、多数の外部接続パッド18が形成されている。外部接続パッド18は、導体層14の一部により形成されている。外部接続パッド18は、円形である。外部接続パッド18の直径は、200〜800μm程度である。外部接続パッド18は、ソルダーレジスト層15から露出している。外部接続パッド18は、マザーボード等の電気回路基板(不図示)の接続導体に半田を介して接続される。   A large number of external connection pads 18 are formed on the other main surface of each product region 11. The external connection pad 18 is formed by a part of the conductor layer 14. The external connection pad 18 is circular. The diameter of the external connection pad 18 is about 200 to 800 μm. The external connection pad 18 is exposed from the solder resist layer 15. The external connection pad 18 is connected to a connection conductor of an electric circuit board (not shown) such as a mother board via solder.

捨て代領域12の他方の主面のソルダーレジスト層15には、互いに対向する位置に開口部19が形成されている。開口部19の直径は、50〜1000μm程度である。この開口部19内において、大型基板10A,10Bが接着剤20を介して接合されている。   In the solder resist layer 15 on the other main surface of the disposal margin region 12, openings 19 are formed at positions facing each other. The diameter of the opening 19 is about 50 to 1000 μm. In the opening 19, the large substrates 10 </ b> A and 10 </ b> B are bonded via an adhesive 20.

接着剤20は、エポキシ樹脂等の熱硬化性樹脂から成る。接着剤20は、大型基板10A,10Bの他方の主面の捨て代領域12同士をソルダーレジスト層15の開口部19内で接合している。これにより、2枚の大型基板10A,10Bが他方の主面のソルダーレジスト層同士を接触させた状態で互いに接合されている。このように2枚の大型基板10A,10Bが接触した状態で互いに接合されていることにより、捨て代領域12同士のみで接合されているにも拘わらず、両者間に隙間が形成されることがない。   The adhesive 20 is made of a thermosetting resin such as an epoxy resin. The adhesive 20 joins the disposal margin regions 12 on the other main surfaces of the large substrates 10 </ b> A and 10 </ b> B in the opening 19 of the solder resist layer 15. Thereby, the two large substrates 10A and 10B are joined to each other in a state where the solder resist layers on the other main surface are in contact with each other. As described above, since the two large substrates 10A and 10B are joined to each other while being in contact with each other, a gap may be formed between the two large-sized substrates 10A and 10B even though they are joined only by the disposal allowance region 12. Absent.

このように、本例の多数個取り配線基板100は、2枚の大型基板10A,10Bが接着剤20を介して接合されていることから、僅かな力では撓みにくい程度の剛性が付与されている。また、2枚の大型基板10A,10Bが、他方の主面のソルダーレジスト層15同士を接触させた状態で接合されていることにより、電子素子Eの搭載や樹脂封止の際に、両者間の隙間に起因する僅かな撓みが発生することを有効に防止することができる。   Thus, since the multi-piece wiring board 100 of this example has two large-sized boards 10A and 10B joined together via the adhesive 20, the rigidity that is difficult to bend with a slight force is given. Yes. In addition, the two large substrates 10A and 10B are bonded in a state where the solder resist layers 15 on the other main surface are in contact with each other, so that when mounting the electronic element E or sealing the resin, It is possible to effectively prevent the slight bending caused by the gap.

次に、本例の多数個取り配線基板100を用いて、小型の配線基板上に電子素子Eが実装された電子装置を製造する方法について説明する。   Next, a method of manufacturing an electronic device in which the electronic element E is mounted on a small wiring board using the multi-piece wiring board 100 of this example will be described.

先ず、図1に示したように、本例の多数個取り配線基板100と電子素子Eとを準備する。多数個取り配線基板100は、図2(a)に示すように、2枚の大型基板10A,10Bを個別に準備するとともに、図2(b)に示すように、両者を接着剤20を介して接合することにより得られる。なお、接着剤20は、大型基板10A,10Bの少なくとも一方に予め塗着させておくことが好ましい。   First, as shown in FIG. 1, the multi-piece wiring board 100 and the electronic element E of this example are prepared. As shown in FIG. 2 (a), the multi-piece wiring board 100 prepares two large substrates 10A and 10B individually, and, as shown in FIG. Obtained by joining. The adhesive 20 is preferably applied in advance to at least one of the large substrates 10A and 10B.

次に、図3(a)に示すように、大型基板10の各製品領域11上に電子素子Eを搭載するとともにモールド樹脂Rにより樹脂封止する。このとき、本例の多数個取り配線基板100は、2枚の大型基板10A,10B同士が接着剤20を介して接合されて撓みにくいことから、電子素子Eの搭載や樹脂封止を良好に行うことができる。   Next, as shown in FIG. 3A, the electronic element E is mounted on each product region 11 of the large substrate 10 and resin-sealed with a mold resin R. At this time, the multi-piece wiring board 100 of this example has two large substrates 10A and 10B joined together via the adhesive 20 and is not easily bent, so that the mounting of the electronic element E and the resin sealing are good. It can be carried out.

次に、図3(b)に示すように、多数個取り配線基板100上に電子素子Eが実装された組立体を各製品領域11の境界に沿って切断する。これにより、各製品領域11とそれに対応するモールド樹脂Rが個片に分割され、小型の配線基板上に電子素子Eが実装され
た多数個の電子装置が同時集約的に製造される。なお、切断には、ダイサーやルーターを用いる。このとき個片に分割された製品の飛散防止としてモールド樹脂R表面に接着テープなどを貼っておいてもよい。
Next, as shown in FIG. 3B, the assembly in which the electronic element E is mounted on the multi-piece wiring board 100 is cut along the boundary of each product region 11. As a result, each product region 11 and the mold resin R corresponding thereto are divided into individual pieces, and a large number of electronic devices in which the electronic elements E are mounted on a small wiring board are simultaneously and collectively manufactured. In addition, a dicer or a router is used for cutting. At this time, an adhesive tape or the like may be attached to the surface of the mold resin R in order to prevent the product divided into individual pieces from being scattered.

このとき、大型基板10A,10Bは、捨て代領域12のみが互いに接合されていることから、分離された製品領域11に接着剤20が異物として残留することはない。したがって、本例の多数個取り配線基板100によれば、互いに貼り合わされた接合面に異物が残留することがない多数個取り配線基板100を提供することができる。   At this time, since the large substrates 10A and 10B are joined to each other only in the disposal allowance region 12, the adhesive 20 does not remain as a foreign substance in the separated product region 11. Therefore, according to the multi-cavity wiring board 100 of this example, it is possible to provide the multi-cavity wiring board 100 in which no foreign matter remains on the bonded surfaces bonded to each other.

なお、上述の実施形態例では、大型基板10A,10Bをエポキシ樹脂から成る接着剤を介して接合したが、大型基板10A,10Bは、エポキシ樹脂以外の接着剤を介して接合しても良いし、図4に示すように、半田30を介して接合しても良い。この場合、図5(a)に示すように、大型基板10A,10Bの各製品領域11上に電子素子Eを搭載するとともにモールド樹脂Rにより樹脂封止した後、図5(b)に示すように、大型基板10A,10Bの間を分離し、しかる後、図5(c)に示すように、大型基板10A,10Bおよびモールド樹脂Rを各製品領域11の境界に沿って切断するようになしてもよい。   In the above-described embodiment, the large substrates 10A and 10B are joined via an adhesive made of an epoxy resin. However, the large substrates 10A and 10B may be joined via an adhesive other than the epoxy resin. As shown in FIG. 4, bonding may be performed via solder 30. In this case, as shown in FIG. 5A, after the electronic element E is mounted on each product region 11 of the large substrates 10A and 10B and sealed with the mold resin R, as shown in FIG. 5B. Then, the large substrates 10A and 10B are separated, and then the large substrates 10A and 10B and the mold resin R are cut along the boundaries of the product regions 11 as shown in FIG. May be.

さらに、図6に大型基板10A,10Bを下面側から見た平面図で示すように、大型基板10A,10Bにおける捨て代領域12に応力緩和のためのスリットSを設けてもよい。このようなスリットSを設けることにより、大型基板10A,10B同士を接合する際や大型基板10A,10Bに電子素子Eを搭載する際等に発生する熱応力をスリットSにより吸収緩和して、多数個取り配線基板100に反りが発生することをさらに有効に防止することができる。   Further, as shown in a plan view of the large substrates 10A and 10B viewed from the lower surface side in FIG. 6, slits S for stress relaxation may be provided in the disposal margin region 12 in the large substrates 10A and 10B. By providing such a slit S, thermal stress generated when the large substrates 10A and 10B are joined to each other or when the electronic element E is mounted on the large substrates 10A and 10B is absorbed and relaxed by the slit S. It is possible to more effectively prevent the warpage of the individual wiring substrate 100 from occurring.

このようなスリットSは、各製品領域11の外周各辺に沿った長孔形状であることが好ましい。スリットSの幅は、例えば50〜500μm程度である。スリットSは、例えばルーター加工やレーザー加工により形成する。なお、スリットSは、大型基板10A,10Bおよびモールド樹脂Rを各製品領域11の境界に沿って切断する際に、切断される部分に完全に含まれるか、あるいは切断される部分から完全に外れるように形成しておくことが好ましい。それにより、スリットSの存在による切断刃の逃げを防止して正確に切断することができる。   Such a slit S is preferably a long hole shape along each side of the outer periphery of each product region 11. The width of the slit S is, for example, about 50 to 500 μm. The slit S is formed by, for example, router processing or laser processing. The slit S is completely included in the portion to be cut or completely removed from the portion to be cut when the large substrates 10A and 10B and the mold resin R are cut along the boundaries of the respective product regions 11. It is preferable to form it like this. Thereby, the escape of the cutting blade due to the presence of the slit S can be prevented and cutting can be performed accurately.

さらにまた、図7や図8に示すように、2枚の大型基板10A,10Bにおける接着剤20を介して接合された部位に樹脂注入孔Hを設けても良い。このような樹脂注入孔Hを設けることにより、樹脂注入孔Hから接着剤20を注入することにより大型基板10A,10B同士を容易に接合することができる。また、余剰の接着剤20を樹脂注入孔H内に収容することにより、接着剤20の水平方向への食み出しを良好に防止することができる。   Furthermore, as shown in FIG. 7 and FIG. 8, a resin injection hole H may be provided in a portion where the two large substrates 10A and 10B are joined via the adhesive 20. By providing such a resin injection hole H, the large substrates 10A and 10B can be easily joined to each other by injecting the adhesive 20 from the resin injection hole H. Further, by accommodating the excess adhesive 20 in the resin injection hole H, it is possible to satisfactorily prevent the adhesive 20 from protruding in the horizontal direction.

なお、図7に示すように、大型基板10A,10Bの一方のみに樹脂注入孔Hを設ける場合、他方の大型基板10A,10Bの表面に樹脂注入孔Hに対応する位置決めマークMを例えば導体層14の一部により設けておくと、この位置決めマークMと樹脂注入孔Hとを位置合わせすることにより、大型基板10A,10B同士を精度よく接合することができる。また、図8に示すように、大型基板10A,10Bの両方に樹脂注入孔Hを設ける場合、樹脂注入孔H同士を位置合わせすることにより、大型基板10A,10B同士を精度よく接合することができる。   As shown in FIG. 7, when the resin injection hole H is provided only in one of the large substrates 10A and 10B, a positioning mark M corresponding to the resin injection hole H is provided on the surface of the other large substrate 10A or 10B, for example, a conductor layer. If the positioning marks M and the resin injection holes H are aligned, the large substrates 10A and 10B can be joined with high accuracy. Further, as shown in FIG. 8, when the resin injection holes H are provided in both of the large substrates 10A and 10B, the large substrates 10A and 10B can be accurately joined by aligning the resin injection holes H. it can.

10A,10B 大型基板
11 製品領域
12 捨て代領域
17 電子素子接続パッド
18 外部接続パッド
19 仮付けパッド
20 接着剤
E 電子素子
H 樹脂注入孔
S スリット
10A, 10B Large substrate 11 Product area 12 Discard allowance area 17 Electronic element connection pad 18 External connection pad 19 Temporary pad 20 Adhesive E Electronic element H Resin injection hole S Slit

Claims (4)

一方の主面に電子素子の電極が接続される多数の電子素子接続パッドを有するとともに、他方の主面に電気回路基板の接続導体と半田を介して接続される多数の外部接続パッドを有する小型の配線基板となる複数の製品領域が、該各製品領域の周囲に切断除去される捨て代領域を伴って大型基板中に一体的に配列形成されて成る多数個取り配線基板であって、2枚の前記大型基板が、前記他方の主面同士を対向させて配置されているとともに、該対向する他方の主面の前記捨て代領域同士が接着剤を介して接合されていることを特徴とする多数個取り配線基板。   A small size having a large number of electronic element connection pads connected to the electrodes of the electronic element on one main surface and a large number of external connection pads connected to the connection conductors of the electric circuit board via solder on the other main surface A plurality of product areas which are integrally formed in a large-sized substrate with a margin area to be cut and removed around each product area, The large substrates are arranged with the other main surfaces facing each other, and the discard margin regions on the other main surfaces facing each other are bonded together with an adhesive. Multi-cavity wiring board. 前記対向する他方の主面の前記捨て代領域に、互いに対向する開口部を有するソルダーレジスト層が被着されているとともに、対向する前記ソルダーレジスト層同士が接触した状態で前記開口部内に前記接着剤が収容されていることを特徴とする請求項1記載の多数個取り配線基板。   A solder resist layer having openings facing each other is attached to the abandon margin region on the other opposing main surface, and the bonding is performed in the openings in a state where the solder resist layers facing each other are in contact with each other. The multi-cavity wiring board according to claim 1, wherein an agent is accommodated. 前記捨て代領域に前記各製品領域の外周辺に沿ったスリットが形成されていることを特徴とする請求項1または2に記載の多数個取り配線基板。   The multi-cavity wiring board according to claim 1 or 2, wherein a slit along the outer periphery of each product area is formed in the discard margin area. 前記接着剤を介して接合された部位に、前記2枚の大型基板の少なくとも一方を貫通する樹脂注入孔が形成されていることを特徴とする請求項1乃至3のいずれかに記載の多数個取り配線基板。   The resin injection hole penetrating at least one of the two large substrates is formed in a portion bonded through the adhesive, wherein a plurality of resin injection holes according to any one of claims 1 to 3 are provided. Wiring board.
JP2017062017A 2017-01-23 2017-03-28 Multi-piece wiring board Pending JP2018125508A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017009083 2017-01-23
JP2017009083 2017-01-23
JP2017018367 2017-02-03
JP2017018367 2017-02-03

Publications (1)

Publication Number Publication Date
JP2018125508A true JP2018125508A (en) 2018-08-09

Family

ID=63109761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017062017A Pending JP2018125508A (en) 2017-01-23 2017-03-28 Multi-piece wiring board

Country Status (1)

Country Link
JP (1) JP2018125508A (en)

Similar Documents

Publication Publication Date Title
JP6671441B2 (en) Electronic component storage package, multi-cavity wiring board, electronic device and electronic module
JP3904541B2 (en) Manufacturing method of semiconductor device embedded substrate
TWI413223B (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
TW202029858A (en) System-in-package, interposer and method of assembly of a system-in-package
TW201523821A (en) Embedded semiconductor device package and method of manufacturing thereof
JP2008218979A (en) Electronic packaging and manufacturing method thereof
US9510461B2 (en) Electric component module and method of manufacturing the same
US20090124048A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2017050310A (en) Electronic component device and manufacturing method thereof
WO1998025302A1 (en) Semiconductor device sealed with resin, and its manufacture
TWI585919B (en) Chip package substrate ,chip packaging structure and manufacturing method of same
KR101755814B1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009272512A (en) Method of manufacturing semiconductor device
JP2017157739A (en) Manufacturing method of wiring board with electronic component
US7443043B2 (en) Circuit device and method of manufacture thereof
KR101893837B1 (en) Assembly of multi-pattern wiring substrate and method of assembling multi-pattern wiring substrate
JP4480710B2 (en) Semiconductor device embedded substrate
JP2018125508A (en) Multi-piece wiring board
JP6835642B2 (en) Assembly board and its manufacturing method
JP6387226B2 (en) Composite board
JP2018121040A (en) Multi-piece wiring board
JP4596053B2 (en) Semiconductor device manufacturing method and semiconductor structure assembly
CN110858548A (en) Embedded chip and manufacturing method thereof
KR100239387B1 (en) Ball grid array semiconductor package and the manufacture method
JP2018121039A (en) Multi-piece wiring board