Nothing Special   »   [go: up one dir, main page]

JP2016025124A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2016025124A
JP2016025124A JP2014146275A JP2014146275A JP2016025124A JP 2016025124 A JP2016025124 A JP 2016025124A JP 2014146275 A JP2014146275 A JP 2014146275A JP 2014146275 A JP2014146275 A JP 2014146275A JP 2016025124 A JP2016025124 A JP 2016025124A
Authority
JP
Japan
Prior art keywords
dummy
electrode
semiconductor region
semiconductor
trench gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014146275A
Other languages
English (en)
Inventor
智英 志賀
Tomohide Shiga
智英 志賀
広光 田邊
Hiromitsu Tanabe
広光 田邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014146275A priority Critical patent/JP2016025124A/ja
Priority to DE102015212864.4A priority patent/DE102015212864A1/de
Priority to US14/798,712 priority patent/US9847409B2/en
Publication of JP2016025124A publication Critical patent/JP2016025124A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】ダミートレンチゲートの耐圧検査をより正確に実施することのできる半導体装置を提供する。
【解決手段】この半導体装置は、半導体基板の主面側に、トレンチゲートと、半導体基板の主面側の表層に形成されたエミッタ領域に電気的に接続されたエミッタ電極と、を備え、トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲートと、チャネルの発生に寄与しないダミートレンチゲートと、を有する。さらに、この半導体装置は、半導体基板の主面上に形成され、ダミートレンチゲートに所定の電圧を印加するためのダミーゲート配線と、ダミーゲート配線と電気的に接続されたダミーパッドと、を備えている。ダミーパッドおよびエミッタ電極は、所定の電圧が印加されてダミートレンチゲートの耐圧が検査された後に、半導体基板の主面より上層において、互いに電気的に接続される。
【選択図】図１

Description

本発明は、ダミートレンチゲートを有する絶縁ゲートバイポーラトランジスタを含む半導体装置、および、その製造方法に関する。
従来、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）の耐圧を向上させることを目的に、ダミートレンチゲートが形成されるものが知られている。ダミートレンチゲートにおける絶縁膜の耐圧検査やマージンの測定の際は、特許文献１のように、ダミートレンチゲートのゲート電極とエミッタ電極との間に所定の電圧を印加することによって検査される。
特開２０１３−２５１４６６号公報
しかしながら、ダミートレンチゲートは、素子の製造過程でゲート電極がエミッタ電極に接続されてＩＧＢＴのエミッタ電位と同電位に固定されることが多い。このため、ＩＧＢＴの上層（半導体基板表面よりも外側の部分）の形成が完了した後ではダミートレンチゲートの耐圧検査を実施することはできない。
上層の形成途中と形成完了後とでは、ＩＧＢＴを構成する各要素における電界の分布が異なるため、従来の方法では耐圧を正しく検査できていない虞がある。
本発明は、上記問題点を鑑みてなされたものであり、ダミートレンチゲートの耐圧検査をより正確に実施することのできる半導体装置を提供することを目的とする。また、このような半導体装置の製造方法を提供することを目的とする。
ここに開示される発明は、上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
上記目的を達成するために、本発明は、半導体基板（１０）の主面（１０ａ）側に配置された素子形成領域において、半導体基板の主面側の表層に形成された第１半導体領域（１２）と、第１半導体領域に接し、第１半導体領域よりも深い位置に形成された第２半導体領域（１３）と、第１半導体領域を貫通し第２半導体領域に達する複数のトレンチゲート（１５）と、トレンチゲートに接するように第１半導体領域の内部に形成された第３半導体領域（１２）と、主面と反対の裏面（１０ｂ）の表層に形成された第４半導体領域（１４）と、主面上に形成され、第１半導体領域および第２半導体領域に電気的に接続された第１電極（２３）と、裏面上に形成され、第４半導体領域に電気的に接続された第２電極（３１）と、を備え、トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲート（１５ａ）と、チャネルの発生に寄与せず、素子の耐圧を向上させるためのダミートレンチゲート（１５ｂ）と、を有する半導体装置であって、さらに、半導体基板の主面上に形成され、ダミートレンチゲートに所定の電圧を印加するためのダミーゲート配線（２１）と、ダミーゲート配線と電気的に接続されたダミーパッド（２２）と、を備え、ダミーパッドおよび第１電極は、半導体基板の主面とは反対側の一面（２２ａ，２３ａ）において、導電性部材（２６，５０）によって互いに電気的に接続されることを特徴としている。
これによれば、ダミーパッドと第１電極は、半導体基板の主面とは反対側の一面において、導電性部材により互いに電気的に接続されている。換言すれば、ダミーパッドと第１電極は、電気的な接続が成される前の段階で半導体基板の主面より上層側に露出して形成されている。よって、互いの電気的な接続の前に、外部からダミーパッドおよび第１電極に対してプローブを当てて、ダミーパッドと第１電極との間に所定の電圧を印加することができる。つまり、上層がほぼ完成した状態においてダミートレンチゲートの耐圧検査を実施することができる。これにより、従来よりも正確に耐圧検査の結果を得ることができる。
第１実施形態にかかる半導体装置の概略構成を示す図であり、図２におけるＩ−Ｉ線に沿う断面図である。 半導体装置の概略構成を示す正面図である。なお、エミッタ電極は破線で示す。 素子形成工程を示す断面図である。 トレンチゲート形成工程を示す断面図である。 ダミーゲート配線形成工程を示す断面図である。 ダミーパッド形成工程および第１電極形成工程を示す断面図である。 めっき層およびパッシベーション膜を形成する工程を示す断面図である。 耐圧検査工程を示す断面図である。 下層の形成を示す断面図である。 第２実施形態にかかる半導体装置の概略構成を示す図であり、図１１におけるＸ−Ｘ線に沿う断面図である。 半導体装置の概略構成を示す正面図である。なお、エミッタ電極は破線、エミッタ側リードフレームは二点鎖線で示す。 変形例にかかる半導体装置の概略構成を示す正面図である。なお、エミッタ電極は破線、エミッタ側リードフレームは二点鎖線で示す。
以下、本発明の実施の形態を図面に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分に、同一符号を付与する。なお、各図において、ｘ方向と、ｘ方向に直交するｙ方向と、ｘ方向およびｙ方向に対して一次独立なｚ方向を定義する。
（第１実施形態）
最初に、図１および図２を参照して、本実施形態に係る半導体装置の概略構成について説明する。
この半導体装置は、例えば絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴ）を含む装置であり、以下説明する半導体装置は、特にトレンチ型のゲートを有するトランジスタである。
図１に示すように、この半導体装置１００は、半導体基板１０とその上層２０、および下層３０から構成されている。半導体基板１０には、第１半導体領域としてのベース領域１１と、第３半導体領域としてのエミッタ領域１２と、第２半導体領域としてのドリフト領域１３と、第４半導体領域としてのコレクタ領域１４とが形成されている。さらに、トレンチゲート１５が形成されている。
また、半導体基板１０の主面１０ａより上側に形成された上層２０は、ダミーゲート配線２１と、ダミーパッド２２と、第１電極としてのエミッタ電極２３と、を有している。本実施形態ではさらに、めっき層２４、はんだ層２５、および、導電性部材としてのボンディングワイヤ２６が形成されている。
また、主面１０ａと反対の裏面１０ｂ側に形成された下層３０は、第２電極としてのコレクタ電極３１と、はんだ層３２と、第２リードフレームとしてのコレクタ側リードフレーム３３と、を有している。
各構成要素について、詳しく説明する。
まず、半導体基板１０に形成された各要素ついて説明する。図１に示すように、ｚ方向（厚さ方向に相当）に所定の厚さを有し、ｘｙ平面に沿って形成されたｐ導電型のコレクタ領域１４の表面上にｎ導電型のドリフト領域１３が積層されている。そして、ドリフト領域１３の表面上にｐ導電型のベース領域１１が積層されている。ベース領域１１の、ドリフト領域１３と反対の表面は半導体基板１０の主面１０ａである。トレンチゲート１５は、半導体基板１０の主面１０ａからｚ方向に向かって延びて形成され、ベース領域１１を貫通してドリフト領域１３に至る。トレンチゲート１５は、内部に例えばポリシリコンより成るゲート電極１６と、ゲート電極１６と各半導体領域とを隔てる絶縁膜１７を有している。絶縁膜は例えば酸化膜であり、主面１０ａに対して上層２０側に張り出している。
トレンチゲート１５は、図１に示すように、ｘ方向に並んで複数形成されている。トレンチゲート１５は、電圧の印加によりベース領域１１にチャネルを生じさせる機能を有する主トレンチゲート１５ａと、電圧の印加によってもチャネルを生じないダミートレンチゲート１５ｂとを有している。半導体基板１０の主面１０ａ側表層であって、主トレンチゲート１５ａに接触する部分にはｎ導電型のエミッタ領域１２が形成されている。また、ベース領域１１の最表層にはベース領域１１よりも高濃度のｐ導電型とされたベースコンタクト領域１８が形成されている。
また、各トレンチゲート１５は、図２に示すように、ｙ方向に延設されている。なお、本実施形態では、主トレンチゲート１５ａとダミートレンチゲート１５ｂがそれぞれ３本を１組として交互に並んで形成される例を示しているが、これに限定されるものではない。また、図２は上面図であるが、便宜上、ダミートレンチゲート１５ｂに関連する部分にハッチングを施している。
次いで、上層２０に形成された各要素について説明する。図１に示すように、ダミートレンチゲート１５ｂのゲート電極１６に電気的に接触するようにダミーゲート配線２１が形成されている。図１では、ダミートレンチゲート１５ｂのうち最右端のもののみにダミーゲート配線２１が図示されているが、図２に示すように、各ダミートレンチゲート１５ｂは、ｙ方向の端部においてダミーゲート配線２１により結線されている。そして、ダミーゲート配線２１を介してダミートレンチゲート１５ｂのゲート電極１６と電気的に接続されたダミーパッド２２が形成されている。さらに、半導体基板１０の主面１０ａに接触するように積層された第１電極としてのエミッタ電極２３が形成されている。本実施形態におけるダミーパッド２２とエミッタ電極２３は形成のための工程が同時に実施され、ｚ方向において高さが同一にされている。より具体的には、半導体基板１０の主面１０ａとは反対側のそれぞれの一面２２ａ，２３ａが同一の高さとなっている。ダミーパッド２２とエミッタ電極２３は、ｘ方向において、絶縁膜１７およびパッシベーション膜２７によって互いに離間して形成されている。
一方で、ダミーパッド２２およびエミッタ電極２３には、ｚ方向にめっき層２４が積層されており、さらにその上にはんだ層２５が積層されている。はんだ層２５はパッシベーション膜２７上には形成されておらず、ダミーパッド２２と導通状態にあるはんだ層２５ａと、エミッタ電極２３と導通状態にあるはんだ層２５ｂと、を有し、これらは互いに非接触である。そして、本実施形態では、はんだ層２５ａとはんだ層２５ｂとをボンディングワイヤ２６が架橋して、互いを電気的に接続している。結果的にエミッタ電極２３の電位とダミートレンチゲート１５ｂのゲート電極１６の電位は同一である。
なお、図２に示すように、この半導体装置１００は、主トレンチゲート１５ａに所定の電圧を印加するための主ゲートパッド２８を有しており、主ゲートパッド２８は主ゲート配線２９を介して各主トレンチゲート１５ａのゲート電極１６に接続されている。すなわち、ＩＧＢＴの駆動時は、ＩＧＢＴのオンオフに対応するゲート電位が主ゲートパッド２８に印加され、主トレンチゲート１５ａ近傍のベース領域にチャネルが生じるが、ダミートレンチゲート１５ｂは常にエミッタ電極２３と同電位（通常はＧＮＤ電位）になっている。
なお、特許請求の範囲に記載の素子形成領域とは、図２の破線に示すエミッタ電極２３の外縁部よりも内側の領域を指している。本実施形態におけるダミーパッド２２は、半導体基板１０の厚さ方向、つまりｚ方向から平面視したときに、素子形成領域の外部に形成されている。
次いで、下層３０に形成された各要素について説明する。図１に示すように、半導体基板１０の主面１０ａと反対の裏面１０ｂにおいて、コレクタ領域１４に接触するようにコレクタ電極３１が形成されている。また、コレクタ電極３１は、はんだ層３２を介してコレクタ側リードフレーム３３に電気的に接続されている。コレクタ側リードフレーム３３は、ＩＧＢＴを駆動する際に所定の電圧が印加される部位である。すなわち、半導体基板１０が、はんだ層３２を介してコレクタ側リードフレーム３３に載置されることによって、コレクタ領域１４に対して所定の電位を与えることが可能である。
次に、図１および図３〜図９を参照して、本実施形態に係る半導体装置１００の製造方法について説明する。
最初に、図３に示すように、素子形成工程を実施する。素子形成工程は、半導体基板１０に相当する部分を形成する工程であり、シリコンウェハに対して不純物となるイオンをインプラし、アニールによる活性化および拡散を経て、ベース領域１１、エミッタ領域１２、ドリフト領域１３、コレクタ領域１４、およびベースコンタクト領域１８を形成する。エミッタ領域１２は後述の主トレンチゲート１５ａに対応する箇所に形成する。この工程は、一般的に知られたＩＧＢＴの製造方法に準拠するものであるから詳細の記載を省略する。
次いで、図４に示すように、トレンチゲート１５を形成するトレンチゲート形成工程を実施する。この工程では、まず、ドライエッチング、とくにプラズマエッチングによってトレンチを形成する。そして、ＣＶＤによってトレンチ内壁に絶縁膜１７を被覆する。本実施形態における絶縁膜１７はシリコン酸化膜である。さらに、ポリシリコンのゲート電極１６をトレンチ内部に埋め込む。そして、追って形成されるエミッタ電極２３とゲート電極１６とが導通しないように、ゲート電極１６上に絶縁膜１７を被覆してトレンチゲート１５を形成する。なお、エミッタ領域１２が接触するトレンチゲート１５が主トレンチゲート１５ａであり、主トレンチゲート１５ａを除くトレンチゲート１５がダミートレンチゲート１５ｂに相当する。
次いで、図５に示すように、ダミーゲート配線形成工程を実施する。この工程ではダミートレンチゲート１５ｂのゲート電極１６に所定の電圧を印加するためのダミーゲート配線２１を形成する工程である。ダミーゲート配線２１は例えばアルミ配線である。ダミートレンチゲート１５ｂにおいてゲート電極１６を被覆する絶縁膜１７を剥離した後、アルミニウムをＣＶＤにより蒸着する。ダミーゲート配線２１は半導体基板１０の主面１０ａ上に、絶縁膜を介して形成されている。上述した通り、ダミーゲート配線２１は、図２に示すように、各ダミートレンチゲート１５ｂを、ｙ方向の端部において互いに結線している。
次いで、図６に示すように、ダミーパッド形成工程および第１電極形成工程を実施する。なお、本実施形態における第１電極形成工程は、エミッタ電極形成工程である。まｔあ、ダミーパッド形成工程と第１電極形成工程は同時に実施することができる。まず、ダミーゲート配線２１上に絶縁膜を被覆して、本工程で形成されるエミッタ電極２３との絶縁性を確保する。この際に、ダミーゲート配線２１のすべてを被覆せず、一部に、ダミーゲート配線２１が露出したコンタクト孔２１ａを形成する。そして、アルミニウムをＣＶＤにより蒸着してダミーパッド２２とエミッタ電極２３とを形成する。エミッタ電極２３は半導体基板１０の主面１０ａに接触するように形成する。また、ダミーパッド２２は、エミッタ電極２３と電気的に分離しつつ、コンタクト孔２１ａを通してダミーゲート配線２１に電気的に接続して形成する。なお、図６では、半導体基板１０の裏面１０ｂにコレクタ電極３１を形成するコレクタ電極形成工程も同時に図示している。
次いで、図７に示すように、ダミーパッド２２およびエミッタ電極２３の表面にめっきを施す工程を実施する。まず、ダミーパッド２２とエミッタ電極２３とを隔てるようにパッシベーション膜２７を形成する。パッシベーション膜２７はダミーパッド２２とエミッタ電極２３とを電気的に分離するとともに、ダミーパッド２２およびエミッタ電極２３の表面の一部を被覆する。そして、ダミーパッド２２およびエミッタ電極２３のうち、パッシベーション膜２７に被覆されず露出した部分に無電解によるめっきを施してめっき層２４を形成する。なお、ダミーパッド２２に形成されためっき層２４の符号をとくに２４ａと示し、エミッタ電極２３に形成されためっき層２４の符号をとくに２４ｂと示す。
本工程までの諸工程において、半導体基板１０の領域は形成が完了しており、以降の工程で構造が変化することはない。なお、主トレンチゲート１５ａのゲート電極１６と、ダミートレンチゲート１５ｂのゲート電極１６とは電気的に絶縁された状態である。
次いで、図８に示すように、耐圧検査工程を実施する。この耐圧検査工程は、ダミートレンチゲート１５ｂの絶縁膜１７の耐圧を検査する工程である。めっき層２４ａとめっき層２４ｂにそれぞれ別の耐圧検査用プローブ４０を当接する。そして、めっき層２４ａに当接したプローブ４０ａと、めっき層２４ｂに当接したプローブ４０ｂとの間に、検査に必要な電位差を発生させる。電位差の発生パターンは検査種によって任意であるが、例えばパルス状に電圧を印加したり、所定時間の間電圧を印加したり、などのパターンがある。その後、ダミーパッド２２とエミッタ電極２３との間の絶縁性を検査するため、テスターによる絶縁検査などを実施してもよい。
次いで、図９に示すように、コレクタ電極３１とコレクタ側リードフレーム３３が対向するように、はんだ層３２を介して、コレクタ側リードフレーム３３とコレクタ電極３１とを電気的に接続する。
最後に、電気的接続工程を実施する。本実施形態における電気的接続工程は、ダミーパッド２２とエミッタ電極２３とをボンディングワイヤ２６を介して電気的に接続して同電位にするボンディング工程である。この工程は、まず、めっき層２４ａ，２４ｂに対応する部分に、それぞれはんだ層２５ａ，２５ｂを形成する。そして、はんだ層２５ａとはんだ層２５ｂとをボンディングワイヤ２６が架橋して、互いのはんだ層２５を電気的に接続する。これにより、図１に示す半導体装置１００が形成される。
次に、本実施形態に係る半導体装置１００の作用効果について説明する。
この半導体装置１００は、耐圧検査工程より前の諸工程において、半導体基板１０の領域は形成が完了しており、以降の工程で構造が変化することはない。且つ、耐圧検査工程より前においては、主トレンチゲート１５ａのゲート電極１６と、ダミートレンチゲート１５ｂのゲート電極１６とは電気的に絶縁された状態である。ダミーパッド２２とエミッタ電極２３は、互いに電気的な接続が成される工程である電気的接続工程の前の段階で半導体基板１０の主面１０ａより上層２０側に露出して形成されている。あるいは、ダミーパッド２２およびエミッタ電極２３に対して電気的に接続されためっき層２４は、互いに電気的な接続が成される前の段階で半導体基板１０の主面１０ａより上層２０側に露出して形成されている。よって、互いの電気的な接続の前に、外部からダミーパッド２２およびエミッタ電極２３に対して検査用のプローブ４０を当てて、ダミーパッド２２とエミッタ電極２３との間に所定の電圧を印加することができる。つまり、半導体基板１０および上層２０がほぼ完成した状態においてダミートレンチゲート１５ｂにおける絶縁膜１７の耐圧検査を実施することができる。これにより、従来よりも正確に耐圧検査の結果を得ることができる。
（第２実施形態）
第１実施形態では、ダミーパッド２２とエミッタ電極（第１電極）２３との電気的接続に、導電性部材としてボンディングワイヤ２６を介する例について説明した。これに対して、本実施形態では、図１０に示すように、ダミーパッド２２とエミッタ電極２３とが、第１リードフレームとしてのエミッタ側リードフレーム５０を介して接続される例について説明する。
本実施形態における半導体装置２００は、第１実施形態における半導体装置１００におけるボンディングワイヤ２６に代えて、例えば銅製のエミッタ側リードフレーム５０を有している。
エミッタ側リードフレーム５０は、はんだ層２５ｂおよびめっき層２４ｂを介してエミッタ電極２３に接続されている。図１０および図１１に示すように、エミッタ側リードフレーム５０は、半導体基板１０の厚さ方向（ｚ方向）から平面視したときに、エミッタ電極２３に重なって形成されている。また、エミッタ側リードフレーム５０は、ｚ方向から平面視したときに、ダミーパッド２２とも重なっており、エミッタ側リードフレーム５０とダミーパッド２２は互いに対向している。そして、その対抗空間にはんだ層２５ａおよびめっき層２４ａが配置されて、これらを介して、エミッタ側リードフレーム５０とダミーパッド２２とが互いに電気的に接続されている。すなわち、ダミーパッド２２とエミッタ電極２３とが、エミッタ側リードフレーム５０を介して電気的に接続されている。
また、本実施形態では、ダミーパッド２２とエミッタ電極２３との電気的接続にボンディングワイヤ２６を用いないから、ダミーパッド２２は、第１実施形態のものに比べて小さく形成されている。
なお、エミッタ側リードフレーム５０を除く構成要素は、第１実施形態と同様であるから詳しい説明を省略する。
本実施形態に係る半導体装置２００の製造方法について、電気的接続工程を除いて第１実施形態と同様である。一方、本実施形態における電気的接続工程は、ダミーパッド２２とエミッタ電極２３とをエミッタ側リードフレーム５０を介して電気的に接続して同電位にする第１リードフレーム形成工程である。この工程は、まず、めっき層２４ａ，２４ｂに対応する部分に、それぞれはんだ層２５ａ，２５ｂを形成する。そして、はんだ層２５ａ，２５ｂの上面にエミッタ側リードフレーム５０を載置するように固定する。エミッタ側リードフレーム５０は、エミッタ電極２３に対応するはんだ層２５ｂに接触すると同時にダミーパッド２２に対応するはんだ層２５ａとも接触するようになっている。これにより、図１に示す半導体装置１００が形成される。
本実施形態に係る半導体装置２００の作用効果について説明する。
例えば第１実施形態に記載したダミーパッド２２は、ワイヤーボンディングに適したサイズを確保しなければならない。このサイズは、耐圧検査用のプローブを当てるだけの場合に較べて大きく（３００μｍ〜５００μｍ）する必要がある。本実施形態のように、ボンディングワイヤ２６を接続する必要のない構成にすることにより、ボンディングワイヤ２６による接続を行う構成に較べて、ダミーパッド２２のｘｙ平面に沿う大きさを小さくすることができる。すなわち、半導体装置２００のレイアウト面積を抑制することができる。
また、第１実施形態のようにボンディングワイヤ２６を必要とする構成では、ダミートレンチゲートの耐圧検査を行わない場合には不要であるはずのボンディングワイヤ２６が、ゲート電極とエミッタ電極との接続のために必要となるため、ボンディングワイヤ２６の総数が増加してコストアップにつながってしまう。これに対して、本実施形態では、従来からエミッタ電極２３を所定の電位に固定するためのエミッタ側リードフレーム５０を、エミッタ電極２３とダミーパッド２２との電気的接続にも利用することができる。これにより、半導体装置２００の製造に係るコストを抑制することができる。
さらに、本実施形態では、エミッタ電極２３とダミーパッド２２との電気的接続に際して、エミッタ側リードフレーム５０をｚ方向に並進させてはんだ層２５に接触させるだけでエミッタ電極２３とダミーパッド２２を同電位にすることができる。換言すれば、ボンディングワイヤ２６のボンディング位置を正確に制御する必要がなく、所謂セルフアラインでエミッタ電極２３とダミーパッド２２を同電位にすることができる。
（変形例）
上記した第１実施形態では、ダミーパッド２２に位置について、電気的接続工程においてボンディングワイヤ２６を接続しなければならないから、図２の破線に示すエミッタ電極２３の外縁部よりも内側の領域、すなわち素子形成領域よりも外側に配置されている。また、第２実施形態においても、図１１に示すように、ダミーパッド２２は、エミッタ側リードフレーム５０の直下に位置するも、素子形成領域の外側に位置している。
しかしながら、第２実施形態のように、エミッタ側リードフレーム５０によりエミッタ電極２３とダミーパッド２２との電気的接続を行う構成の場合には、ダミーパッド２２を素子形成領域の内側に形成することもできる。ダミーパッド２２は、ダミーゲート配線２１に電気的に接続されており、且つ、ｚ方向から平面視したときに、エミッタ側リードフレーム５０とダミーパッド２２とが重なって配置されていればよい。
本変形例におけるダミーパッド２２は、図１２に示すように、破線に示すエミッタ電極２３の外縁部（素子形成領域）よりも内側に配置されている。ダミーゲート配線２１は、素子形成領域のほぼ中央をｘ方向に延びて形成されており、ダミーゲート配線２１からｙ方向に向かってダミートレンチゲート１５ｂが延びている。主トレンチゲート１５ａは、ｘ方向に隣り合うダミートレンチゲート１５ｂの間の領域においてｙ方向に延びて形成されている。
本変形例のように、ダミーパッド２２を素子形成領域の内部に配置することにより、ＩＧＢＴのｘｙ平面に沿う面積を、主ゲートパッド２８を除く部分で、素子形成領域として最大限に利用することができる。
（その他の実施形態）
以上、本発明の好ましい実施形態について説明したが、本発明は上記した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
上記した各実施形態および変形例において、耐圧検査工程を、めっき層２４を形成した後に実施する例を示したが、ダミーパッド２２およびエミッタ電極２３が露出した状態で検査用のプローブ４０を当接して検査を実施してもよい。
また、上記した各実施形態および変形例において、ダミーパッド２２およびエミッタ電極２３がｚ方向において同一高さに形成される例を示したが、これに限定されない。ただし、ダミーパッド２２およびエミッタ電極２３が、ｚ方向において同一高さに形成されることにより、検査用のプローブ４０の当接を確実に行うことができる。
また、変形例において、ダミーパッド２２の位置を、素子形成領域のほぼ中央とする例を示したが、ダミーパッド２２は、ダミーゲート配線２１に電気的に接続されており、且つ、ｚ方向から平面視したときに、エミッタ側リードフレーム５０とダミーパッド２２とが重なって配置されていれば、形成位置は任意である。
また、上記した各実施形態および変形例において、各要素の構成材料として示した例は一例であって、適宜変更することができる。例えば、ダミーゲート配線２１をアルミ配線として例示したが、タングステンを用いてもよい。
また、各半導体領域における導電型は一例であって、ｎ導電型とｐ導電型を入れ替えてもよい。
また、上記した各実施形態および変形例において、ＩＧＢＴを例に示したが、トレンチゲート１５を有するＭＯＳＦＥＴにも適用することができる。
１０…半導体基板，１１…ベース領域（第１半導体領域），１２…エミッタ領域（第３半導体領域），１３…ドリフト領域（第２半導体領域），１４…コレクタ領域（第４半導体領域），１５…トレンチゲート，１８…ベースコンタクト領域，２０…上層，２１…ダミーゲート配線，２２…ダミーパッド，２３…エミッタ電極（第１電極），２６…ボンディングワイヤ（導電性部材），３０…下層，３１…コレクタ電極（第２電極），３３…コレクタ側リードフレーム

Claims (8)

  1. 半導体基板（１０）の主面（１０ａ）側に配置された素子形成領域において、
    前記半導体基板の主面側の表層に形成された第１半導体領域（１２）と、
    前記第１半導体領域に接し、前記第１半導体領域よりも深い位置に形成された第２半導体領域（１３）と、
    前記第１半導体領域を貫通し前記第２半導体領域に達する複数のトレンチゲート（１５）と、
    前記トレンチゲートに接するように前記第１半導体領域の内部に形成された第３半導体領域（１２）と、
    前記主面と反対の裏面（１０ｂ）の表層に形成された第４半導体領域（１４）と、
    前記主面上に形成され、前記第１半導体領域および前記第２半導体領域に電気的に接続された第１電極（２３）と、
    前記裏面上に形成され、前記第４半導体領域に電気的に接続された第２電極（３１）と、を備え、
    前記トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲート（１５ａ）と、前記チャネルの発生に寄与せず、素子の耐圧を向上させるためのダミートレンチゲート（１５ｂ）と、を有する半導体装置であって、
    さらに、前記半導体基板の主面上に形成され、前記ダミートレンチゲートに所定の電圧を印加するためのダミーゲート配線（２１）と、
    前記ダミーゲート配線と電気的に接続されたダミーパッド（２２）と、を備え、
    前記ダミーパッドおよび前記第１電極は、前記半導体基板の主面とは反対側の一面（２２ａ，２３ａ）において、導電性部材（２６，５０）によって互いに電気的に接続されることを特徴とする半導体装置。
  2. 前記ダミーパッドおよび前記第１電極は、ボンディングワイヤ（２６）により互いに電気的に接続されることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体基板の厚さ方向から平面視したときに、前記ダミーパッドおよび前記第１電極に重なって形成された第１リードフレーム（５０）を備え、
    前記ダミーパッドおよび前記第１電極は、前記第１リードフレームにより互いに電気的に接続されることを特徴とする請求項１に記載の半導体装置。
  4. 前記ダミーパッドは、前記半導体基板の厚さ方向において、前記第１電極と同一高さに形成されることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記ダミーパッドは、前記半導体基板の厚さ方向から平面視したときに、前記素子形成領域の内部に形成されることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
  6. 半導体基板（１０）の主面（１０ａ）側に配置された素子形成領域において、
    前記半導体基板の主面側の表層に形成された第１半導体領域（１２）と、
    前記第１半導体領域に接し、前記第１半導体領域よりも深い位置に形成された第２半導体領域（１３）と、
    前記第１半導体領域を貫通し前記第２半導体領域に達する複数のトレンチゲート（１５）と、
    前記トレンチゲートに接するように前記第１半導体領域の内部に形成された第３半導体領域（１２）と、
    前記主面と反対の裏面（１０ｂ）の表層に形成された第４半導体領域（１４）と、
    前記主面上に形成され、前記第１半導体領域および前記第２半導体領域に電気的に接続された第１電極（２３）と、
    前記裏面上に形成され、前記第４半導体領域に電気的に接続された第２電極（３１）と、を備え、
    前記トレンチゲートが、電圧の印加によりチャネルを生じさせる主トレンチゲート（１５ａ）と、前記チャネルの発生に寄与せず、素子の耐圧を向上させるためのダミートレンチゲート（１５ｂ）と、を有する半導体装置の製造方法であって、
    前記半導体基板に前記第１半導体領域、前記第２半導体領域、前記第３半導体領域、および、前記第４半導体領域を形成する素子形成工程と、
    前記素子形成工程の後において、前記主面側の表層に複数の前記トレンチゲートを形成するトレンチゲート形成工程と、
    前記トレンチゲート形成工程の後において、前記トレンチゲートのうち前記ダミートレンチゲートに接続され、該ダミートレンチゲートのゲート電極（１６）に所定の電圧を印加するためのダミーゲート配線（２１）を形成するダミーゲート配線形成工程と、
    前記ダミーゲート配線形成工程の後において、前記ダミーゲート配線に電気的に接続され、耐圧検査用のプローブ（４０）を接触させるためのダミーパッド（２２）を形成するダミーパッド形成工程と、
    前記ダミーゲート配線形成工程の後において、前記半導体基板の主面上に、前記第１電極（２３）を形成する第１電極形成工程と、
    前記ダミーパッド形成工程よび前記第１電極形成工程の後において、前記ダミーパッドおよび前記第１電極にそれぞれ前記プローブを接触させて耐圧検査を行う耐圧検査工程と、
    前記耐圧検査工程の後において、前記ダミーパッドおよび前記第１電極を同電位にするように互いを電気的に接続する電気的接続工程と、を備えることを特徴とする半導体装置の製造方法。
  7. 前記電気的接続工程は、
    前記ダミーパッドと前記第１電極とをボンディングワイヤ（２６）を介して同電位にするボンディング工程を有することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記電気的接続工程は、
    前記半導体基板の厚さ方向から平面視したときに前記第１電極および前記ダミーパッドに重なるように第１リードフレーム（５０）を形成する第１リードフレーム形成工程を有し、
    前記第１リードフレーム形成工程において、前記ダミーパッドと前記第１電極とを、前記第１リードフレームを介して同電位にすることを特徴とする請求項６に記載の半導体装置の製造方法。
JP2014146275A 2014-07-16 2014-07-16 半導体装置およびその製造方法 Pending JP2016025124A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014146275A JP2016025124A (ja) 2014-07-16 2014-07-16 半導体装置およびその製造方法
DE102015212864.4A DE102015212864A1 (de) 2014-07-16 2015-07-09 Halbleitervorrichtung und Herstellungsverfahren hierfür
US14/798,712 US9847409B2 (en) 2014-07-16 2015-07-14 Semiconductor device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014146275A JP2016025124A (ja) 2014-07-16 2014-07-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016025124A true JP2016025124A (ja) 2016-02-08

Family

ID=55021976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014146275A Pending JP2016025124A (ja) 2014-07-16 2014-07-16 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9847409B2 (ja)
JP (1) JP2016025124A (ja)
DE (1) DE102015212864A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
JP2017059672A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置
WO2018163624A1 (ja) * 2017-03-06 2018-09-13 株式会社デンソー 半導体装置
JP2018157192A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置
JP2018186208A (ja) * 2017-04-27 2018-11-22 トヨタ自動車株式会社 半導体装置
JP2020136380A (ja) * 2019-02-15 2020-08-31 富士電機株式会社 半導体装置の製造方法
JP2020136591A (ja) * 2019-02-25 2020-08-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2020136601A (ja) * 2019-02-25 2020-08-31 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2020145288A (ja) * 2019-03-05 2020-09-10 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US11322605B2 (en) 2019-03-15 2022-05-03 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054077A1 (ja) * 2017-09-15 2019-03-21 富士電機株式会社 パワーモジュール及び逆導通ｉｇｂｔ
CN111684604B (zh) * 2018-08-10 2023-08-18 富士电机株式会社 半导体装置
CN113054009B (zh) * 2019-12-27 2024-02-23 株洲中车时代半导体有限公司 一种沟槽igbt芯片
JP2022082847A (ja) * 2020-11-24 2022-06-03 富士電機株式会社 炭化珪素半導体装置、半導体パッケージおよび炭化珪素半導体装置の検査方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289103A (ja) * 2002-06-13 2004-10-14 Matsushita Electric Ind Co Ltd 半導体デバイス及びその製造方法
JP2010272711A (ja) * 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
JP2013251466A (ja) * 2012-06-01 2013-12-12 Fuji Electric Co Ltd 半導体装置、半導体装置の制御方法および半導体装置の評価方法
JP2014053552A (ja) * 2012-09-10 2014-03-20 Toyota Motor Corp 半導体装置
JP2015207736A (ja) * 2014-04-23 2015-11-19 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814283A (en) 1988-04-08 1989-03-21 General Electric Company Simple automated discretionary bonding of multiple parallel elements
US6809348B1 (en) 1999-10-08 2004-10-26 Denso Corporation Semiconductor device and method for manufacturing the same
JP2002141463A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール
US6433424B1 (en) * 2000-12-14 2002-08-13 International Rectifier Corporation Semiconductor device package and lead frame with die overhanging lead frame pad
JP2006186154A (ja) 2004-12-28 2006-07-13 Seiko Epson Corp 配線基板の製造方法及び電気光学装置の製造方法
JP2006202931A (ja) * 2005-01-20 2006-08-03 Renesas Technology Corp 半導体装置およびその製造方法
JP4955222B2 (ja) * 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5098303B2 (ja) 2006-03-02 2012-12-12 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ
DE102009005914B4 (de) 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
JP5481030B2 (ja) * 2008-01-30 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5470826B2 (ja) 2008-12-08 2014-04-16 株式会社デンソー 半導体装置
CN102792448B (zh) * 2010-03-09 2015-09-09 富士电机株式会社 半导体器件
JP2013183143A (ja) 2012-03-05 2013-09-12 Toyota Motor Corp 半導体装置を製造する方法、及び、半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004289103A (ja) * 2002-06-13 2004-10-14 Matsushita Electric Ind Co Ltd 半導体デバイス及びその製造方法
JP2010272711A (ja) * 2009-05-22 2010-12-02 Mitsubishi Electric Corp 半導体デバイスとその製造方法
JP2013251466A (ja) * 2012-06-01 2013-12-12 Fuji Electric Co Ltd 半導体装置、半導体装置の制御方法および半導体装置の評価方法
JP2014053552A (ja) * 2012-09-10 2014-03-20 Toyota Motor Corp 半導体装置
JP2015207736A (ja) * 2014-04-23 2015-11-19 富士電機株式会社 半導体装置の製造方法、半導体装置の評価方法および半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016147529A1 (ja) * 2015-03-16 2016-09-22 富士電機株式会社 半導体装置の製造方法
JP2017059672A (ja) * 2015-09-16 2017-03-23 富士電機株式会社 半導体装置
CN106549046A (zh) * 2015-09-16 2017-03-29 富士电机株式会社 半导体装置
WO2018163624A1 (ja) * 2017-03-06 2018-09-13 株式会社デンソー 半導体装置
JP2018148044A (ja) * 2017-03-06 2018-09-20 株式会社デンソー 半導体装置
JP7006292B2 (ja) 2017-03-16 2022-01-24 富士電機株式会社 半導体装置
JP2018157192A (ja) * 2017-03-16 2018-10-04 富士電機株式会社 半導体装置
JP2018186208A (ja) * 2017-04-27 2018-11-22 トヨタ自動車株式会社 半導体装置
JP2020136380A (ja) * 2019-02-15 2020-08-31 富士電機株式会社 半導体装置の製造方法
JP7305979B2 (ja) 2019-02-15 2023-07-11 富士電機株式会社 半導体装置の製造方法
JP2020136591A (ja) * 2019-02-25 2020-08-31 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7176978B2 (ja) 2019-02-25 2022-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7272004B2 (ja) 2019-02-25 2023-05-12 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2020136601A (ja) * 2019-02-25 2020-08-31 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP2020145288A (ja) * 2019-03-05 2020-09-10 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
JP7351086B2 (ja) 2019-03-05 2023-09-27 富士電機株式会社 絶縁ゲート型半導体装置及びその製造方法
US11322605B2 (en) 2019-03-15 2022-05-03 Fuji Electric Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US20160020310A1 (en) 2016-01-21
DE102015212864A1 (de) 2016-01-21
US9847409B2 (en) 2017-12-19

Similar Documents

Publication Publication Date Title
JP2016025124A (ja) 半導体装置およびその製造方法
TWI730028B (zh) 半導體裝置及其製造方法
US9972505B2 (en) Semiconductor device and its manufacturing method
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
JP6665457B2 (ja) 半導体装置
JP5012908B2 (ja) 半導体装置及びその製造方法
JP2006319204A (ja) 半導体装置の製造方法、及び半導体装置
WO2005088702A1 (ja) 半導体装置
CN108155155B (zh) 半导体结构及其形成方法
JP2013183143A (ja) 半導体装置を製造する方法、及び、半導体装置
JP5684157B2 (ja) 半導体装置
US9117880B2 (en) Method for manufacturing semiconductor device
JP7055534B2 (ja) 半導体装置の製造方法
JP2014143236A (ja) 半導体装置
JP5054370B2 (ja) 半導体チップ
JP5618662B2 (ja) 半導体素子の特性測定方法および半導体装置の製造方法
JP4608805B2 (ja) 絶縁分離型半導体装置の製造方法
JP2015002234A (ja) 半導体装置及びその製造方法
JP5656422B2 (ja) 測定方法
JP2842430B2 (ja) Ｔａｂテープ
KR100933837B1 (ko) 반도체 소자의 제조방법
JP2013105937A (ja) 半導体装置及びその製造方法
JP6207716B2 (ja) 半導体装置
JP2020129622A (ja) 半導体装置の製造方法
JP2023035453A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180925