JP2014232467A - Current source circuit - Google Patents
Current source circuit Download PDFInfo
- Publication number
- JP2014232467A JP2014232467A JP2013113632A JP2013113632A JP2014232467A JP 2014232467 A JP2014232467 A JP 2014232467A JP 2013113632 A JP2013113632 A JP 2013113632A JP 2013113632 A JP2013113632 A JP 2013113632A JP 2014232467 A JP2014232467 A JP 2014232467A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mosfet
- current
- mosfets
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000001747 exhibiting effect Effects 0.000 abstract description 2
- 230000010356 wave oscillation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000007423 decrease Effects 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 4
- 230000002123 temporal effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
本発明は温度補償された電流源回路に関する。 The present invention relates to a temperature compensated current source circuit.
ＭＯＳＦＥＴを用いた電流源回路の基本形として図７の回路構成などが知られている。図７の回路において、Ｍ１１はデプレッション型ｎチャネルＭＯＳＦＥＴ、Ｖｄｄは電源電圧であり、ＭＯＳＦＥＴのソースとゲートを接続した構成のものである。 As a basic form of a current source circuit using a MOSFET, the circuit configuration shown in FIG. 7 is known. In the circuit shown in FIG. 7, M11 is a depletion type n-channel MOSFET, Vdd is a power supply voltage, and the source and gate of the MOSFET are connected.
しかしこの回路は温度変化が生じた場合、ＭＯＳＦＥＴのドレイン電流が正の温度特性を持つため、設定された電流値が変化してしまう。そこでこの問題を解消するために特許文献１のような回路構成が提案されている。図８に特許文献１の回路構成を示す。 However, in this circuit, when the temperature changes, the drain current of the MOSFET has a positive temperature characteristic, so that the set current value changes. In order to solve this problem, a circuit configuration as disclosed in Patent Document 1 has been proposed. FIG. 8 shows a circuit configuration of Patent Document 1.
この回路は、２つのエンハンスメント型ｐチャネルＭＯＳＦＥＴＭ１２、Ｍ１３から構成されたカレントミラー回路と、カレントミラー回路の入力側のＭＯＳＦＥＴＭ１２のドレインに接続され、定電流源として機能するデプレッション型ｎチャネルＭＯＳＦＥＴＭ１４と、カレントミラー回路の入力側のＭＯＳＦＥＴＭ１２のソースに接続された負の温度特性を有する抵抗Ｒ２とで構成されている。係る回路構成により、正の温度特性を持つＭＯＳＦＥＴのドレイン電流を負の温度特性を持つ抵抗によって相殺して温度変化に対して電流値の変化を低減している。 This circuit is connected to the drain of MOSFET M12 on the input side of the current mirror circuit composed of two enhancement-type p-channel MOSFETs M12 and M13, and functions as a constant current source. The resistor R2 is connected to the source of the MOSFET M12 on the input side of the mirror circuit and has a negative temperature characteristic. With such a circuit configuration, the drain current of the MOSFET having the positive temperature characteristic is canceled by the resistor having the negative temperature characteristic, thereby reducing the change in the current value with respect to the temperature change.
特許文献１は正の温度特性を持つＭＯＳＦＥＴのドレイン電流と、負の温度特性を持つ抵抗という二つの異なる部品の温度特性を組み合わせることで、それらの温度特性を相殺させ、温度変化に対して電流源回路の設定電流値を一定としている。このような回路構成の場合、二つの部品の温度特性が相殺するように各々の部品の温度特性を調整する必要がある。別な言い方をすると、特許文献１の方法では温度特性の調整に手間がかかり、温度特性が揃わない場合には十分な特性を出せないことになる。 Patent document 1 combines the temperature characteristics of two different parts such as a drain current of a MOSFET having a positive temperature characteristic and a resistance having a negative temperature characteristic, thereby canceling the temperature characteristics, and a current against a temperature change. The set current value of the source circuit is constant. In such a circuit configuration, it is necessary to adjust the temperature characteristics of each component so that the temperature characteristics of the two components cancel each other. In other words, the method of Patent Document 1 takes time to adjust the temperature characteristics, and if the temperature characteristics are not uniform, sufficient characteristics cannot be obtained.
本発明は、複数の部品の温度特性に頼ることなく十分な性能を発揮することが可能な電流原回路を提供することを目的とする。 An object of the present invention is to provide a current source circuit capable of exhibiting sufficient performance without depending on temperature characteristics of a plurality of components.
本発明の電流源回路は、第１と第２のＭＯＳＦＥＴで構成された第１のカレントミラー回路と、第３と第４のＭＯＳＦＥＴで構成された第２のカレントミラー回路と、第５と第６のＭＯＳＦＥＴの直列回路で構成され第５と第６のＭＯＳＦＥＴのゲート端子に発振回路からの矩形信号が与えられるパルス生成回路とを備え、電源と接地間に第１のＭＯＳＦＥＴと第３のＭＯＳＦＥＴと定電流回路を直列接続し、電源と接地間に第４のＭＯＳＦＥＴと第５と第６のＭＯＳＦＥＴの直列回路を直列接続し、第２のＭＯＳＦＥＴと第７のＭＯＳＦＥＴを直列接続して第７のＭＯＳＦＥＴのゲート端子にパルス生成回路からの信号が印可されていることを特徴とする。 The current source circuit of the present invention includes a first current mirror circuit composed of first and second MOSFETs, a second current mirror circuit composed of third and fourth MOSFETs, And a pulse generation circuit configured to receive a rectangular signal from the oscillation circuit at the gate terminals of the fifth and sixth MOSFETs. The first MOSFET and the third MOSFET are connected between the power source and the ground. And a constant current circuit are connected in series, a fourth MOSFET, a fifth and sixth MOSFET are connected in series between the power supply and the ground, and a second MOSFET and a seventh MOSFET are connected in series. A signal from a pulse generation circuit is applied to the gate terminal of the MOSFET.
本発明により、温度補償された電流源回路を実現できる。 According to the present invention, a temperature-compensated current source circuit can be realized.
以下、本発明の詳細を図面に基づいて説明する。 Hereinafter, the details of the present invention will be described with reference to the drawings.
図１は、本実施例の電流源回路の回路図である。この電流原回路は、図７に基本形を示した定電流回路と、定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路と、電源側と接地側のカレントミラー回路の間に形成されたパルス生成回路などで構成されている。いずれの回路も基本的にＭＯＳＦＥＴにより構成されている。図示のＭＯＳＦＥＴのうち、Ｍ８はデプレッション型ｎチャネルＭＯＳＦＥＴ、Ｍ３、Ｍ４、Ｍ６はエンハンスメント型ｎチャネルＭＯＳＦＥＴであり、Ｍ１、Ｍ２、Ｍ５、Ｍ７はエンハンスメント型ｐチャネルＭＯＳＦＥＴであるが、特に必要がない限り単にＭＯＳＦＥＴとして説明する。 FIG. 1 is a circuit diagram of the current source circuit of this embodiment. This current source circuit is formed between a constant current circuit whose basic form is shown in FIG. 7, a current mirror circuit provided on the power supply side and the ground side of the constant current circuit, and a current mirror circuit on the power supply side and the ground side. And a pulse generation circuit. Both circuits are basically composed of MOSFETs. Of the MOSFETs shown, M8 is a depletion type n-channel MOSFET, M3, M4, and M6 are enhancement type n-channel MOSFETs, and M1, M2, M5, and M7 are enhancement type p-channel MOSFETs. It will be described simply as a MOSFET.
まず図７に基本形を示した定電流回路は、ＭＯＳＦＥＴ（Ｍ８）により構成されている。また定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路についてみると、電源側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ１とＭ２）により構成され、接地側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ３とＭ４）により構成されている。 First, the constant current circuit whose basic form is shown in FIG. 7 is composed of a MOSFET (M8). Further, regarding the current mirror circuits provided on the power supply side and the ground side of the constant current circuit, the current mirror circuit on the power supply side is configured by MOSFETs (M1 and M2), and the current mirror circuit on the ground side is MOSFETs (M3 and M4). ).
このうち、電源側カレントミラー回路のＭＯＳＦＥＴ（Ｍ１）と、定電流回路のＭＯＳＦＥＴ（Ｍ８）と、接地側カレントミラー回路のＭＯＳＦＥＴ（Ｍ３）は直列接続されているので、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流をＩ１とすると、ＭＯＳＦＥＴ（Ｍ１及びＭ３）にも電流Ｉ１が流れる。 Among these, the MOSFET (M1) of the power source side current mirror circuit, the MOSFET (M8) of the constant current circuit, and the MOSFET (M3) of the ground side current mirror circuit are connected in series, so that the MOSFET (M8) of the constant current circuit is connected. ) Is assumed to be I1, the current I1 also flows through the MOSFETs (M1 and M3).
電源側カレントミラー回路の他方のＭＯＳＦＥＴ（Ｍ２）は、ＭＯＳＦＥＴ（Ｍ７）と直列に接続されており、この場合にＭＯＳＦＥＴ（Ｍ２）のドレイン電流をＩ３とする。 The other MOSFET (M2) of the power supply side current mirror circuit is connected in series with the MOSFET (M7). In this case, the drain current of the MOSFET (M2) is I3.
また電源側カレントミラー回路の共通ソース端子側と接地との間に、パルス生成回路のＭＯＳＦＥＴ（Ｍ５、Ｍ６）、接地側カレントミラー回路のＭＯＳＦＥＴ（Ｍ４）が直列に接続されている。この場合にＭＯＳＦＥＴ（Ｍ４）のドレイン電流をＩ２とする。 Further, MOSFETs (M5 and M6) of the pulse generation circuit and MOSFET (M4) of the ground side current mirror circuit are connected in series between the common source terminal side of the power source side current mirror circuit and the ground. In this case, the drain current of the MOSFET (M4) is I2.
カレントミラー回路を用いた上記回路構成によれば、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流Ｉ１は、カレントミラー回路の動作によりＭＯＳＦＥＴ（Ｍ４）を流れるドレイン電流Ｉ２、ＭＯＳＦＥＴ（Ｍ２）流れるドレイン電流Ｉ３と比例関係になる。これらの関係は、以下の（１）式、（２）式に示すように表すことができる。ただし、ａ、ｂは比例定数である。
［数１］
Ｉ２＝ａ×Ｉ１・・・（１）
Ｉ３＝ｂ×Ｉ１・・・（２）
ところで、ＭＯＳＦＥＴのドレイン電流は正の温度特性を持つため電流Ｉ１は温度上昇につれて増加する。このため（１）式、（２）式の関係を持つ電流Ｉ２とＩ３も温度上昇により増加することになる。
According to the above circuit configuration using the current mirror circuit, the drain current I1 of the MOSFET (M8) of the constant current circuit is the drain current I2 flowing through the MOSFET (M4) and the drain current flowing through the MOSFET (M2) by the operation of the current mirror circuit. It is proportional to I3. These relationships can be expressed as shown in the following equations (1) and (2). However, a and b are proportional constants.
[Equation 1]
I2 = a × I1 (1)
I3 = b × I1 (2)
Incidentally, since the drain current of the MOSFET has a positive temperature characteristic, the current I1 increases as the temperature rises. For this reason, the currents I2 and I3 having the relationship of the expressions (1) and (2) also increase due to the temperature rise.
図１においてパルス生成回路は、方形波発振回路と、ＭＯＳＦＥＴ（Ｍ５、Ｍ６）の直列回路と、コンデンサＣ１と、ＮＡＮＤ素子（ＮＡＮＤ１）で構成されている。このパルス生成回路における各部電圧は、方形波発振回路の出力電圧Ｖ１、コンデンサＣ１の端子電圧Ｖ２、ＮＡＮＤ素子ＮＡＮＤ１の出力電圧Ｖ３であり、最終的にＭＯＳＦＥＴ（Ｍ７）のドレイン電流Ｉ４が決定される。 In FIG. 1, the pulse generation circuit includes a square wave oscillation circuit, a series circuit of MOSFETs (M5 and M6), a capacitor C1, and a NAND element (NAND1). The respective voltages in the pulse generation circuit are the output voltage V1 of the square wave oscillation circuit, the terminal voltage V2 of the capacitor C1, and the output voltage V3 of the NAND element NAND1, and finally the drain current I4 of the MOSFET (M7) is determined. .
図２は、パルス生成回路における各部電圧とＭＯＳＦＥＴ（Ｍ７）のドレイン電流Ｉ４の時間的推移を示した図である。この図の上段には方形波発振回路の出力電圧Ｖ１を示しており、これは電位Ｖｄｄ（Ｈｉレベル）と接地電位ＧＮＤ（Ｌｏ）の間で周期的に変動（周期Ｔ）する矩形状信号である。 FIG. 2 is a diagram showing the temporal transition of each part voltage and the drain current I4 of the MOSFET (M7) in the pulse generation circuit. The upper part of this figure shows the output voltage V1 of the square wave oscillation circuit, which is a rectangular signal that periodically fluctuates (period T) between the potential Vdd (Hi level) and the ground potential GND (Lo). is there.
図２の２段目にはコンデンサＣ１の端子電圧Ｖ２の時系列変化を示している。これによれば、方形波発振回路の出力電圧Ｖ１がＨｉからＬｏに変化した時、ＭＯＳＦＥＴ（Ｍ５）が導通し、コンデンサＣ１を充電する。この時、ＭＯＳＦＥＴ（Ｍ５）のオン抵抗以外に電流値を低下させるものはないため、コンデンサＣ１は高速に電源電圧Ｖｄｄまで充電される。 The second stage of FIG. 2 shows the time series change of the terminal voltage V2 of the capacitor C1. According to this, when the output voltage V1 of the square wave oscillation circuit changes from Hi to Lo, the MOSFET (M5) becomes conductive and charges the capacitor C1. At this time, since there is nothing to reduce the current value other than the on-resistance of the MOSFET (M5), the capacitor C1 is charged to the power supply voltage Vdd at high speed.
他方、方形波発振回路の出力電圧Ｖ１がＬｏからＨｉに変化した時、ＭＯＳＦＥＴ（Ｍ６）が導通し、コンデンサＣ１を放電する。この時、放電電流はＭＯＳＦＥＴ（Ｍ４）により電流Ｉ２に制限されるため放電速度が低下する。これらの動作により、コンデンサＣ１の端子電圧Ｖ２の波形は立ち上がりが早く、立下りが遅い波形となる。 On the other hand, when the output voltage V1 of the square wave oscillation circuit changes from Lo to Hi, the MOSFET (M6) becomes conductive and discharges the capacitor C1. At this time, since the discharge current is limited to the current I2 by the MOSFET (M4), the discharge speed decreases. By these operations, the waveform of the terminal voltage V2 of the capacitor C1 becomes a waveform that rises quickly and falls slowly.
図２の３段目には、ＮＡＮＤ素子ＮＡＮＤ１の出力波形電圧Ｖ３を記載している。ＮＡＮＤ１は敷居電圧Ｖｔｈでスイッチングし、その２つの入力（Ｖ１とＶ２）がともに敷居電圧Ｖｔｈ以上となる期間のみ接地電位ＧＮＤを与え、それ以外の期間では電源電位Ｖｄｄを与える。この結果、ＮＡＮＤ素子ＮＡＮＤ１の出力波形電圧Ｖ３は、方形波発振回路の出力電圧Ｖ１がＬｏからＨｉに変化した時点から、コンデンサ電圧Ｖ２が放電により敷居電圧Ｖｔｈ以下となる時点までの期間、接地電位ＧＮＤを与えることになる。電圧Ｖ３は、このようにして定まるパルス状の波形となる。電圧Ｖ３のパルス時間ｔはコンデンサＣ１とＭＯＳＦＥＴ（Ｍ４）のドレイン電流Ｉ２に依存し、次の（３）式で表すことができる。
［数２］
ｔ＝Ｃ１×（Ｖｄｄ―Ｖｔｈ）／Ｉ２・・・（３）
この（３）式において、電流Ｉ２は温度上昇により増加するため、パルス時間ｔは温度上昇により低下することになる。図２の電圧波形Ｖ３において、実線と破線で示すように、高温である時には低温である時に比べて電圧Ｖ３のパルス時間ｔは短くなるという関係にある。
The third stage of FIG. 2 shows the output waveform voltage V3 of the NAND element NAND1. NAND1 is switched at the threshold voltage Vth, and provides the ground potential GND only when the two inputs (V1 and V2) are both equal to or higher than the threshold voltage Vth, and supplies the power supply potential Vdd during the other periods. As a result, the output waveform voltage V3 of the NAND element NAND1 is equal to the ground potential from the time when the output voltage V1 of the square wave oscillation circuit changes from Lo to Hi until the time when the capacitor voltage V2 becomes the threshold voltage Vth or less due to discharge. GND will be given. The voltage V3 has a pulse-like waveform determined in this way. The pulse time t of the voltage V3 depends on the capacitor C1 and the drain current I2 of the MOSFET (M4) and can be expressed by the following equation (3).
[Equation 2]
t = C1 × (Vdd−Vth) / I2 (3)
In the equation (3), since the current I2 increases as the temperature rises, the pulse time t decreases as the temperature rises. In the voltage waveform V3 of FIG. 2, as indicated by a solid line and a broken line, the pulse time t of the voltage V3 is shorter when the temperature is high than when the temperature is low.
図２の４段目には、ＭＯＳＦＥＴ（Ｍ７）のドレイン電流Ｉ４を示している。図１の回路では、パルス電圧Ｖ３を受けてＭＯＳＦＥＴ（Ｍ７）はＭＯＳＦＥＴ（Ｍ２）が発生する電流Ｉ３をスイッチングする。スイッチングにより電流Ｉ４は、パルス状になる。電流Ｉ４の時間平均値Ｉｏｕｔは（１）〜（３）式を用いて（４）式のように表すことができる。
［数３］
Ｉｏｕｔ＝Ｉ３×ｔ／Ｔ
＝ｂ／ａ×Ｃ１×（Ｖｄｄ−Ｖｔｈ）／Ｔ・・・（４）
（４）式によれば、出力電流の時間平均値Ｉｏｕｔは温度依存性のない定数のみで与えられる。これは温度上昇により増加する電流Ｉ３と、温度上昇につれて低下するパルス時間ｔが相殺し温度変化に対して一定となるためである。
The fourth stage of FIG. 2 shows the drain current I4 of the MOSFET (M7). In the circuit of FIG. 1, upon receiving the pulse voltage V3, the MOSFET (M7) switches a current I3 generated by the MOSFET (M2). By switching, the current I4 becomes a pulse. The time average value Iout of the current I4 can be expressed as in equation (4) using equations (1) to (3).
[Equation 3]
Iout = I3 × t / T
= B / a * C1 * (Vdd-Vth) / T (4)
According to the equation (4), the time average value Iout of the output current is given only by a constant having no temperature dependence. This is because the current I3 that increases as the temperature rises and the pulse time t that decreases as the temperature rises cancel each other out and become constant with respect to temperature changes.
以上より本実施例の電流源回路は温度変化の影響を受けないことが示された。 From the above, it has been shown that the current source circuit of this example is not affected by the temperature change.
図３は、第２の実施例の電流源回路の回路図である。この電流原回路は、図７に基本形を示した定電流回路と、定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路と、電源側と接地側のカレントミラー回路の間に形成されたパルス生成回路などで構成されている。いずれの回路も基本的にＭＯＳＦＥＴにより構成されている。図示のＭＯＳＦＥＴのうち、Ｍ８はデプレッション型ｎチャネルＭＯＳＦＥＴ、Ｍ３、Ｍ４、Ｍ６、Ｍ９はエンハンスメント型ｎチャネルＭＯＳＦＥＴであり、Ｍ１、Ｍ２、Ｍ５はエンハンスメント型ｐチャネルＭＯＳＦＥＴであるが、特に必要がない限り単にＭＯＳＦＥＴとして説明する。 FIG. 3 is a circuit diagram of a current source circuit according to the second embodiment. This current source circuit is formed between a constant current circuit whose basic form is shown in FIG. 7, a current mirror circuit provided on the power supply side and the ground side of the constant current circuit, and a current mirror circuit on the power supply side and the ground side. And a pulse generation circuit. Both circuits are basically composed of MOSFETs. Of the MOSFETs shown, M8 is a depletion-type n-channel MOSFET, M3, M4, M6, and M9 are enhancement-type n-channel MOSFETs, and M1, M2, and M5 are enhancement-type p-channel MOSFETs. It will be described simply as a MOSFET.
まず図７に基本形を示した定電流回路は、ＭＯＳＦＥＴ（Ｍ８）により構成されている。また定電流回路の電源側と接地側にそれぞれ設けたカレントミラー回路についてみると、電源側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ１とＭ２）により構成され、接地側のカレントミラー回路はＭＯＳＦＥＴ（Ｍ３とＭ４）により構成されている。 First, the constant current circuit whose basic form is shown in FIG. 7 is composed of a MOSFET (M8). Further, regarding the current mirror circuits provided on the power supply side and the ground side of the constant current circuit, the current mirror circuit on the power supply side is configured by MOSFETs (M1 and M2), and the current mirror circuit on the ground side is MOSFETs (M3 and M4). ).
このうち、電源側カレントミラー回路のＭＯＳＦＥＴ（Ｍ１）と、定電流回路のＭＯＳＦＥＴ（Ｍ８）と、接地側カレントミラー回路のＭＯＳＦＥＴ（Ｍ３）は直列接続されているので、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流をＩ１とすると、ＭＯＳＦＥＴ（Ｍ１及びＭ３）にも電流Ｉ１が流れる。 Among these, the MOSFET (M1) of the power source side current mirror circuit, the MOSFET (M8) of the constant current circuit, and the MOSFET (M3) of the ground side current mirror circuit are connected in series, so that the MOSFET (M8) of the constant current circuit is connected. ) Is assumed to be I1, the current I1 also flows through the MOSFETs (M1 and M3).
電源側カレントミラー回路の他方のＭＯＳＦＥＴ（Ｍ２）は、パルス生成回路のＭＯＳＦＥＴ（Ｍ５、Ｍ６）を経由して、接地されている。この場合にＭＯＳＦＥＴ（Ｍ２）のドレイン電流をＩ３とする。 The other MOSFET (M2) of the power supply side current mirror circuit is grounded via the MOSFET (M5, M6) of the pulse generation circuit. In this case, the drain current of the MOSFET (M2) is I3.
また接地側カレントミラー回路の他方のＭＯＳＦＥＴ（Ｍ４）は、ＭＯＳＦＥＴ（Ｍ９）と直列に接続されている。この場合にＭＯＳＦＥＴ（Ｍ４）のドレイン電流をＩ２とする。 The other MOSFET (M4) of the ground side current mirror circuit is connected in series with the MOSFET (M9). In this case, the drain current of the MOSFET (M4) is I2.
カレントミラー回路を用いた上記回路構成によれば、定電流回路のＭＯＳＦＥＴ（Ｍ８）のドレイン電流Ｉ１は、カレントミラー回路の動作によりＭＯＳＦＥＴ（Ｍ４）を流れるドレイン電流Ｉ２、ＭＯＳＦＥＴ（Ｍ２）流れるドレイン電流Ｉ３と比例関係になる。これらの関係は、先述の（１）式、（２）式と同じであり、これを（５）式、（６）式で表す。ただし、ａ、ｂは比例定数である。
［数４］
Ｉ２＝ａ×Ｉ１・・・（５）
Ｉ３＝ｂ×Ｉ１・・・（６）
ところで、ＭＯＳＦＥＴのドレイン電流は正の温度特性を持つため電流Ｉ１は温度上昇につれて増加する。このため（５）式、（６）式の関係を持つ電流Ｉ２とＩ３も温度上昇により増加することになる。
According to the above circuit configuration using the current mirror circuit, the drain current I1 of the MOSFET (M8) of the constant current circuit is the drain current I2 flowing through the MOSFET (M4) and the drain current flowing through the MOSFET (M2) by the operation of the current mirror circuit. It is proportional to I3. These relationships are the same as the above-mentioned formulas (1) and (2), and these are expressed by formulas (5) and (6). However, a and b are proportional constants.
[Equation 4]
I2 = a × I1 (5)
I3 = b × I1 (6)
Incidentally, since the drain current of the MOSFET has a positive temperature characteristic, the current I1 increases as the temperature rises. For this reason, the currents I2 and I3 having the relationship of the expressions (5) and (6) also increase due to the temperature rise.
図３においてパルス生成回路は、方形波発振回路と、ＭＯＳＦＥＴ（Ｍ５、Ｍ６）の直列回路と、コンデンサＣ１と、ＮＯＲ素子（ＮＯＲ１）で構成されている。このパルス生成回路における各部電圧は、方形波発振回路の出力電圧Ｖ１、コンデンサＣ１の端子電圧Ｖ２、ＮＯＲ素子ＮＯＲ１の出力電圧Ｖ３であり、最終的にＭＯＳＦＥＴ（Ｍ９）のドレイン電流Ｉ４が決定される。 In FIG. 3, the pulse generation circuit includes a square wave oscillation circuit, a series circuit of MOSFETs (M5 and M6), a capacitor C1, and a NOR element (NOR1). The respective voltages in this pulse generation circuit are the output voltage V1 of the square wave oscillation circuit, the terminal voltage V2 of the capacitor C1, and the output voltage V3 of the NOR element NOR1, and finally the drain current I4 of the MOSFET (M9) is determined. .
図４は、パルス生成回路における各部電圧とＭＯＳＦＥＴ（Ｍ９）のドレイン電流Ｉ４の時間的推移を示した図である。この図の上段には方形波発振回路の出力電圧Ｖ１を示しており、これは電位Ｖｄｄ（Ｈｉレベル）と接地電位ＧＮＤ（Ｌｏ）の間で周期的に変動（周期Ｔ）する矩形状信号である。 FIG. 4 is a diagram showing the temporal transition of each part voltage and the drain current I4 of the MOSFET (M9) in the pulse generation circuit. The upper part of this figure shows the output voltage V1 of the square wave oscillation circuit, which is a rectangular signal that periodically fluctuates (period T) between the potential Vdd (Hi level) and the ground potential GND (Lo). is there.
図２の２段目にはコンデンサＣ１の端子電圧Ｖ２の時系列変化を示している。これによれば、方形波発振回路の出力電圧Ｖ１がＬｏからＨｉに変化した時、ＭＯＳＦＥＴ（Ｍ６）が導通し、コンデンサＣ１を放電する。この時、ＭＯＳＦＥＴ（Ｍ６）のオン抵抗以外に電流値を低下させるものはないため、コンデンサＣ１は高速に接地電圧ＧＮＤまで放電される。 The second stage of FIG. 2 shows the time series change of the terminal voltage V2 of the capacitor C1. According to this, when the output voltage V1 of the square wave oscillation circuit changes from Lo to Hi, the MOSFET (M6) becomes conductive and discharges the capacitor C1. At this time, since there is nothing that reduces the current value other than the on-resistance of the MOSFET (M6), the capacitor C1 is discharged to the ground voltage GND at high speed.
他方、方形波発振回路の出力電圧Ｖ１がＨｉからＬｏに変化した時、ＭＯＳＦＥＴ（Ｍ５）が導通し、コンデンサＣ１を充電する。この時、充電電流はＭＯＳＦＥＴ（Ｍ２）により電流Ｉ３に制限されるため充電速度が低下する。これらの動作により、コンデンサＣ１の端子電圧Ｖ２の波形は立ち上がりが遅く、立下りが早い波形となる。 On the other hand, when the output voltage V1 of the square wave oscillation circuit changes from Hi to Lo, the MOSFET (M5) conducts and charges the capacitor C1. At this time, since the charging current is limited to the current I3 by the MOSFET (M2), the charging speed decreases. By these operations, the waveform of the terminal voltage V2 of the capacitor C1 becomes a waveform that rises slowly and falls quickly.
図４の３段目には、ＮＯＲ素子ＮＯＲ１の出力波形電圧Ｖ３を記載している。ＮＯＲ１は敷居電圧Ｖｔｈでスイッチングし、その２つの入力（Ｖ１とＶ２）がともに敷居電圧Ｖｔｈ以下となる期間のみ電源電圧Ｖｄｄを与え、それ以外の期間では接地電位ＧＮＤを与える。この結果、ＮＯＲ素子ＮＯＲ１の出力波形電圧Ｖ３は、方形波発振回路の出力電圧Ｖ１がＨｉからＬｏに変化した時点から、コンデンサ電圧Ｖ２が敷居電圧Ｖｔｈ以上となる時点までの期間、電源電圧Ｖｄｄを与えることになる。電圧Ｖ３は、このようにして定まるパルス状の波形となる。電圧Ｖ３のパルス時間ｔはコンデンサＣ１とＭＯＳＦＥＴ（Ｍ２）のドレイン電流Ｉ３に依存し、次の（３）式で表すことができる。
［数５］
ｔ＝Ｃ１×Ｖｔｈ／Ｉ３・・・（７）
この（７）式において、電流Ｉ３は温度上昇により増加するため、パルス時間ｔは温度上昇により低下することになる。図４の電圧波形Ｖ３において、実線と破線で示すように、高温である時には低温である時に比べて電圧Ｖ３のパルス時間ｔは短くなるという関係にある。
The third stage of FIG. 4 shows the output waveform voltage V3 of the NOR element NOR1. NOR1 is switched at the threshold voltage Vth, and the power supply voltage Vdd is applied only when the two inputs (V1 and V2) are both lower than the threshold voltage Vth, and the ground potential GND is applied during the other periods. As a result, the output waveform voltage V3 of the NOR element NOR1 is equal to the power supply voltage Vdd from the time when the output voltage V1 of the square wave oscillation circuit changes from Hi to Lo until the time when the capacitor voltage V2 becomes equal to or higher than the threshold voltage Vth. Will give. The voltage V3 has a pulse-like waveform determined in this way. The pulse time t of the voltage V3 depends on the drain current I3 of the capacitor C1 and the MOSFET (M2), and can be expressed by the following equation (3).
[Equation 5]
t = C1 × Vth / I3 (7)
In this equation (7), since the current I3 increases with the temperature rise, the pulse time t decreases with the temperature rise. In the voltage waveform V3 of FIG. 4, as indicated by a solid line and a broken line, the pulse time t of the voltage V3 is shorter when the temperature is high than when the temperature is low.
図４の４段目には、ＭＯＳＦＥＴ（Ｍ９）のドレイン電流Ｉ４を示している。図３の回路では、パルス電圧Ｖ３を受けてＭＯＳＦＥＴ（Ｍ９）はＭＯＳＦＥＴ（Ｍ４）が発生する電流Ｉ２をスイッチングする。スイッチングにより電流Ｉ４は、パルス状になる。電流Ｉ４の時間平均値Ｉｏｕｔは（５）〜（７）式を用いて（８）式のように表すことができる。
［数６］
Ｉｏｕｔ＝Ｉ２×ｔ／Ｔ
＝ａ／ｂ×Ｃ１×Ｖｔｈ／Ｔ・・・（８）
（８）式によれば、出力電流の時間平均値Ｉｏｕｔは温度依存性のない定数のみで与えられる。これは温度上昇により増加する電流Ｉ２と、温度上昇につれて低下するパルス時間ｔが相殺し温度変化に対して一定となるためである。
The fourth stage of FIG. 4 shows the drain current I4 of the MOSFET (M9). In the circuit of FIG. 3, the MOSFET (M9) switches the current I2 generated by the MOSFET (M4) in response to the pulse voltage V3. By switching, the current I4 becomes a pulse. The time average value Iout of the current I4 can be expressed as in equation (8) using equations (5) to (7).
[Equation 6]
Iout = I2 × t / T
= A / b x C1 x Vth / T (8)
According to the equation (8), the time average value Iout of the output current is given only by a constant having no temperature dependency. This is because the current I2 that increases as the temperature rises and the pulse time t that decreases as the temperature rises cancel each other out and become constant with respect to the temperature change.
以上より本実施例の電流源回路は温度変化の影響を受けないことが示された。 From the above, it has been shown that the current source circuit of this example is not affected by the temperature change.
図５は第３の実施例の電流源回路の回路図である。図１に示した実施例１の電流源回路において定電流回路部であるＭＯＳＦＥＴ（Ｍ８）を抵抗Ｒ１に置換したものである。 FIG. 5 is a circuit diagram of a current source circuit according to the third embodiment. In the current source circuit of the first embodiment shown in FIG. 1, the MOSFET (M8), which is a constant current circuit section, is replaced with a resistor R1.
図１の実施例１では電流Ｉ１をＭＯＳＦＥＴ（Ｍ８）で構成した定電流回路により生成していたが、図５では抵抗Ｒ１とＭＯＳＦＥＴ（Ｍ１とＭ３）の敷居電圧のバランスにより電流Ｉ１が決定される。本実施例においても（１）〜（４）式の関係は成立し、出力電流の平均電流値Ｉｏｕｔは（４）式で与えられる。よって、温度依存性のない電流源回路として機能する。 In Example 1 of FIG. 1, the current I1 is generated by a constant current circuit composed of a MOSFET (M8), but in FIG. 5, the current I1 is determined by the balance of the threshold voltage of the resistor R1 and the MOSFETs (M1 and M3). The Also in this embodiment, the relations of the expressions (1) to (4) are established, and the average current value Iout of the output current is given by the expression (4). Therefore, it functions as a current source circuit having no temperature dependency.
図６は図１の電流源回路を用いたタイマー回路の回路図である。図１の実施例１の電流源回路に、コンデンサＣ２、ＭＯＳＦＥＴ（Ｍ１０）、コンパレータＣＭ１、基準電圧Ｖｒｅｆを追加し、その他は図１の実施例１と同様である。なおＭ１０はエンハンスメント型ｎチャネルＭＯＳＦＥＴである。 FIG. 6 is a circuit diagram of a timer circuit using the current source circuit of FIG. A capacitor C2, a MOSFET (M10), a comparator CM1, and a reference voltage Vref are added to the current source circuit of the first embodiment shown in FIG. M10 is an enhancement type n-channel MOSFET.
この回路構成では、電流源回路によりコンデンサＣ２を充電し、設定した基準電圧Ｖｒｅｆを超えた時点で信号がＶｏｕｔから出力される。信号出力までの時間Ｔｔｍは電流源回路の出力電流平均値ＩｏｕｔとコンデンサＣ２、基準電圧Ｖｒｅｆを用いて（９）式により与えられる。
［数７］
Ｔｔｍ＝Ｃ２×Ｖｒｅｆ／Ｉｏｕｔ・・・（９）
In this circuit configuration, the capacitor C2 is charged by the current source circuit, and a signal is output from Vout when the set reference voltage Vref is exceeded. The time Ttm until signal output is given by equation (9) using the output current average value Iout of the current source circuit, the capacitor C2, and the reference voltage Vref.
[Equation 7]
Ttm = C2 × Vref / Iout (9)
Ｍ８、Ｍ１１、Ｍ１４：デプレッション型ｎチャネルＭＯＳＦＥＴ
Ｍ３、Ｍ４、Ｍ６、Ｍ９、Ｍ１０：エンハンスメント型ｎチャネルＭＯＳＦＥＴ
Ｍ１、Ｍ２、Ｍ５、Ｍ７、Ｍ１２、Ｍ１３：エンハンスメント型ｐチャネルＭＯＳＦＥＴ
Ｃ１、Ｃ２：コンデンサ
Ｒ１、Ｒ２：抵抗
ＮＡＮＤ１：ＮＡＮＤ素子
ＮＯＲ１：ＮＯＲ素子
ＣＭ１：コンパレータ
Ｖｄｄ：電源電圧
Ｖｔｈ：ＮＡＮＤ素子またはＮＯＲ素子の動作敷居電圧
Ｖｒｅｆ：基準電圧
Ｖ１：方形波発振回路の出力する電圧
Ｖ２：コンデンサＣ１の電圧
Ｖ３：ＮＡＮＤ素子またはＮＯＲ素子の出力電圧
ＧＮＤ：接地電圧
Ｉ１：ＭＯＳＦＥＴのＭ８、Ｍ１、Ｍ３を流れる電流
Ｉ２：ＭＯＳＦＥＴのＭ４を流れる電流
Ｉ３：ＭＯＳＦＥＴのＭ２を流れる電流
Ｉ４：ＭＯＳＦＥＴのＭ７またはＭ９を流れる電流
Ｔ：方形波発振回路の出力波形の周期
ｔ：Ｖ３の出力電圧のパルス時間幅
Ｔｔｍ：タイマー回路の設定時間
M8, M11, M14: Depletion type n-channel MOSFET
M3, M4, M6, M9, M10: Enhancement type n-channel MOSFET
M1, M2, M5, M7, M12, M13: Enhancement type p-channel MOSFET
C1, C2: Capacitors R1, R2: Resistor NAND1: NAND element NOR1: NOR element CM1: Comparator Vdd: Power supply voltage Vth: Operation threshold voltage of NAND element or NOR element Vref: Reference voltage V1: Voltage output by the square wave oscillation circuit V2: Voltage of capacitor C1 V3: Output voltage of NAND element or NOR element GND: Ground voltage I1: Current flowing through MOSFETs M8, M1, M3 I2: Current flowing through MOSFET M4 I3: Current flowing through MOSFET M2 I4: Current T flowing through MOSFET M7 or M9: Square wave oscillation circuit output waveform period t: V3 output voltage pulse time width Ttm: Timer circuit set time
Claims (6)
電源と接地間に前記第１のＭＯＳＦＥＴと前記第３のＭＯＳＦＥＴと定電流回路を直列接続し、電源と接地間に前記第４のＭＯＳＦＥＴと前記第５と第６のＭＯＳＦＥＴの直列回路を直列接続し、前記第２のＭＯＳＦＥＴと第７のＭＯＳＦＥＴを直列接続して前記第７のＭＯＳＦＥＴのゲート端子に前記パルス生成回路からの信号が印可されていることを特徴とする電流源回路。 A first current mirror circuit composed of first and second MOSFETs, a second current mirror circuit composed of third and fourth MOSFETs, and a series circuit of fifth and sixth MOSFETs And a pulse generation circuit in which a rectangular signal from the oscillation circuit is applied to the gate terminals of the fifth and sixth MOSFETs,
The first MOSFET, the third MOSFET and a constant current circuit are connected in series between the power supply and the ground, and the series circuit of the fourth MOSFET, the fifth and sixth MOSFETs are connected in series between the power supply and the ground. A current source circuit, wherein the second MOSFET and the seventh MOSFET are connected in series, and a signal from the pulse generation circuit is applied to a gate terminal of the seventh MOSFET.
前記パルス生成回路は、前記第５と第６のＭＯＳＦＥＴの直列回路の接続点と接地との間に設けたコンデンサの端子電圧と前記発振回路からの矩形信号によりその出力を定めていることを特徴とする電流源回路。 The current source circuit according to claim 1,
The pulse generation circuit has an output determined by a terminal voltage of a capacitor provided between a connection point of a series circuit of the fifth and sixth MOSFETs and a ground and a rectangular signal from the oscillation circuit. A current source circuit.
第１のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｐチャネルＭＯＳＦＥＴで構成し、第２のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｎチャネルＭＯＳＦＥＴで構成したことを特徴とする電流源回路。 A current source circuit according to claim 1 or claim 2, wherein
A current source circuit, wherein the MOSFET of the first current mirror circuit is composed of an enhancement type p-channel MOSFET, and the MOSFET of the second current mirror circuit is composed of an enhancement type n-channel MOSFET.
第１のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｎチャネルＭＯＳＦＥＴで構成し、第２のカレントミラー回路のＭＯＳＦＥＴをエンハンスメント型ｐチャネルＭＯＳＦＥＴで構成したことを特徴とする電流源回路。 A current source circuit according to claim 1 or claim 2, wherein
A current source circuit, wherein the MOSFET of the first current mirror circuit is composed of an enhancement type n-channel MOSFET, and the MOSFET of the second current mirror circuit is composed of an enhancement type p-channel MOSFET.
前記定電流回路は抵抗で構成されていることを特徴とする電流源回路。 The current source circuit according to any one of claims 1 to 4,
The current source circuit is characterized by comprising a resistor.
前記第１と第３のＭＯＳＦＥＴに第１の電流を流し、前記第２と第４のＭＯＳＦＥＴに前記第１の電流に比例する第２の電流と第３の電流を流し、前記パルス生成回路において前記第２の電流に反比例したパルス幅を有する信号を生成し、前記第３の電流を前記第２の電流に反比例したパルス幅を有する信号でスイッチングすることで、出力電流の平均値を温度変化に対して一定に保つように温度補償したことを特徴とする電流源回路。 A first current mirror circuit composed of first and second MOSFETs, a second current mirror circuit composed of third and fourth MOSFETs, and a pulse generation circuit,
In the pulse generation circuit, a first current is supplied to the first and third MOSFETs, a second current and a third current proportional to the first current are supplied to the second and fourth MOSFETs, and A signal having a pulse width inversely proportional to the second current is generated, and the third current is switched by a signal having a pulse width inversely proportional to the second current, whereby the average value of the output current varies with temperature. A current source circuit that is temperature-compensated so as to be kept constant with respect to the current source circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013113632A JP6261882B2 (en) | 2013-05-30 | 2013-05-30 | Current source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013113632A JP6261882B2 (en) | 2013-05-30 | 2013-05-30 | Current source circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014232467A true JP2014232467A (en) | 2014-12-11 |
| JP6261882B2 JP6261882B2 (en) | 2018-01-17 |
Family
ID=52125796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013113632A Active JP6261882B2 (en) | 2013-05-30 | 2013-05-30 | Current source circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6261882B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013175457A1 (en) | 2012-05-25 | 2013-11-28 | Koninklijke Philips N.V. | Magnetic resonance safe cable for biopotential measurements |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527219A (en) * | 1991-07-23 | 1993-02-05 | Canon Inc | Display device |
| JPH05241672A (en) * | 1992-03-02 | 1993-09-21 | Texas Instr Japan Ltd | Constant voltage circuit and constant current circuit |
| JPH11296245A (en) * | 1998-04-14 | 1999-10-29 | Nec Corp | Semiconductor circuit |
| JP2000214824A (en) * | 1999-01-22 | 2000-08-04 | Pioneer Electronic Corp | Organic electroluminescent element driver having temperature compensating function |
| JP2001312321A (en) * | 1999-11-04 | 2001-11-09 | Fuji Electric Co Ltd | Constant current output circuit and square wave current generating circuit using the same |
| JP2007206972A (en) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | Reference voltage generating circuit |
| US20100066434A1 (en) * | 2008-09-18 | 2010-03-18 | Holtek Semiconductor Inc. | Temperature compensating circuit and method |
| US20120249187A1 (en) * | 2011-03-31 | 2012-10-04 | Noriyasu Kumazaki | Current source circuit |
| JP2013158140A (en) * | 2012-01-30 | 2013-08-15 | Renesas Electronics Corp | Semiconductor device |
-
2013
- 2013-05-30 JP JP2013113632A patent/JP6261882B2/en active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527219A (en) * | 1991-07-23 | 1993-02-05 | Canon Inc | Display device |
| JPH05241672A (en) * | 1992-03-02 | 1993-09-21 | Texas Instr Japan Ltd | Constant voltage circuit and constant current circuit |
| JPH11296245A (en) * | 1998-04-14 | 1999-10-29 | Nec Corp | Semiconductor circuit |
| JP2000214824A (en) * | 1999-01-22 | 2000-08-04 | Pioneer Electronic Corp | Organic electroluminescent element driver having temperature compensating function |
| JP2001312321A (en) * | 1999-11-04 | 2001-11-09 | Fuji Electric Co Ltd | Constant current output circuit and square wave current generating circuit using the same |
| JP2007206972A (en) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | Reference voltage generating circuit |
| US20100066434A1 (en) * | 2008-09-18 | 2010-03-18 | Holtek Semiconductor Inc. | Temperature compensating circuit and method |
| US20120249187A1 (en) * | 2011-03-31 | 2012-10-04 | Noriyasu Kumazaki | Current source circuit |
| JP2012216034A (en) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | Constant current source circuit |
| JP2013158140A (en) * | 2012-01-30 | 2013-08-15 | Renesas Electronics Corp | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6261882B2 (en) | 2018-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101812931B1 (en) | Method and apparatus of self-biased rc oscillator and ramp generator | |
| US8248176B2 (en) | Current source circuit and delay circuit and oscillating circuit using the same | |
| US20090315530A1 (en) | Pulse controlled soft start scheme for buck converter | |
| US20050270086A1 (en) | Charge pump power supply circuit | |
| US8829881B2 (en) | Reference current generation circuit | |
| KR20090027149A (en) | Synchronous rectification switching regulator | |
| CN107017841B (en) | Temperature compensated oscillator | |
| US10254781B2 (en) | Voltage source | |
| KR101353670B1 (en) | Triangular wave generation circuit | |
| JP4855197B2 (en) | Series regulator circuit | |
| KR101675561B1 (en) | Power device | |
| KR20140116807A (en) | Semiconductor device drive circuit and semiconductor device drive unit | |
| US9374007B2 (en) | DC/DC converter | |
| KR101701613B1 (en) | Gate potential control circuit | |
| JP6261882B2 (en) | Current source circuit | |
| US9158318B2 (en) | Power supply apparatus which suprresses output voltage variation | |
| CN110061723B (en) | Schmitt trigger inverter circuit | |
| JP2013121174A (en) | Oscillation circuit, and dc-dc converter | |
| JP4594064B2 (en) | Surge current suppression circuit and DC power supply device | |
| KR101986799B1 (en) | Relaxation oscillator of single comparator having low power consumption and small die area | |
| US11683010B2 (en) | Oscillation circuit | |
| CN113258878B (en) | Oscillator | |
| US10084374B1 (en) | Semiconductor device | |
| CN110943496B (en) | Charging and discharging circuit and oscillator | |
| JP2023142121A (en) | switching regulator control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160407 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170629 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171213 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6261882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |