JP2013031307A

JP2013031307A - 電流型絶縁コンバータ

Info

Publication number: JP2013031307A
Application number: JP2011166313A
Authority: JP
Inventors: Eiji Takegami; 栄治竹上
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2011-07-29
Filing date: 2011-07-29
Publication date: 2013-02-07
Anticipated expiration: 2031-07-29
Also published as: US20130027984A1; JP5387628B2; US8885370B2; CN102904450A; CN102904450B

Abstract

【課題】設計が容易で、安定して動作する回生タイプのスナバ回路を備えた電流型絶縁コンバータを提供する。
【解決手段】トランス３の１次側に接続されたチョークコイル２と、チョークコイル２を流れる電流を制御するＦＥＴ４，５を備える電流型絶縁コンバータであって、スナバ回路１５と、降圧型の電源回路としての回生回路９とを備えている、スナバ回路１５は、ダイオード６，７とコンデンサ８とからなり、ＦＥＴ４，５の何れかがオフした際にコンデンサ８を充電して、ＦＥＴ４，５のドレイン・ソース間に印加される過電圧を抑制する。又、回生回路９は、コンデンサ８に充電された電荷を、トランス３の１次側に電力を供給する電源としての直流電源１に回生するもので、コンデンサ８の充電電圧を所定の電圧値に維持するように動作する。
【選択図】図１

Description

本発明は電流型絶縁コンバータに関し、特に、スナバ用コンデンサに蓄えられたエネルギーを入力側に回生するスナバ回路を備えた電流型絶縁コンバータに関する。

特許文献１には、電流型絶縁コンバータが開示されている。このような電流型絶縁コンバータでは、スイッチング素子がオフしたときに、スイッチング素子に過大な電圧が印加される。この過大な電圧がスイッチング素子に印加されるのを防止するため、スナバ回路が一般的に用いられている。しかし、一般的な抵抗（Ｒ）と、コンデンサ（Ｃ）と、ダイオード（Ｄ）とによるＲＣＤスナバ回路では、効率が低下し、発熱が増加する。この問題を解決するため、特許文献２には、スナバ用コンデンサに蓄えられたエネルギーを入力側に回生するスナバ回路が開示されている。

特開昭６２−２０３５５９号公報特開２００１−５４２７９号公報

しかしながら、特許文献２に示されたスナバ回路では、スイッチング素子のオフ期間にスナバ用コンデンサに充電された電荷を、スナバ用コンデンサとリアクトルとの共振現象を利用して電源に回生するようになっているため、回路素子（スナバ用コンデンサとリアクトル）の定数設定が難しかった。又、回路素子の特性のバラつきを考慮すると、安定して動作するスナバ回路を設計することも難しかった。

そこで本発明は、設計が容易で、安定して動作する回生タイプのスナバ回路を備えた電流型絶縁コンバータを提供することを目的とする。

本発明の電流型絶縁コンバータは、トランスの１次側に接続されたコイルと、当該コイルを流れる電流を制御するスイッチング素子と、を備える電流型絶縁コンバータであって、整流素子と当該整流素子を流れる電流により充電される容量素子とからなり、前記スイッチング素子がオフした際に発生する過電圧を抑制するスナバ回路と、前記容量素子に充電された電荷を、前記トランスの１次側に電力を供給する電源に回生する降圧型の電源回路と、を備え、前記電源回路は、前記容量素子の充電電圧を所定の電圧値に維持するように動作する。

この場合、前記所定の電圧値をＶｘ、前記スイッチング素子がオフしたときに当該スイッチング素子の両端間に印加される電圧であって、瞬時的なサージ電圧が発生しないと仮定したときの電圧をＶｙ、前記スイッチング素子の両端間最大定格電圧をＶｚとしたときに、前記所定の電圧値Ｖｘは、Ｖｙ≦Ｖｘ≦Ｖｚを満たすのが好ましい。

又、前記スイッチング素子がスイッチング動作を停止したときに、前記電源回路は、前記容量素子の充電電圧を前記電源の出力電圧の近傍まで低下させるように動作するのが好ましい。

又、前記トランスの１次側と２次側の間で双方向の電力伝送を行なう双方向コンバータとして使用されるときに、前記スイッチング素子は整流回路を構成する回路素子としても動作し、
前記電源回路は、前記スイッチング素子が整流回路を構成する回路素子として動作するときも、前記容量素子の充電電圧を前記所定の電圧値に維持するように動作するのが好ましい。

本発明の電流型絶縁コンバータによれば、設計が容易であり、しかも安定して動作する回生タイプのスナバ回路を備えた電流型絶縁コンバータを提供することができる。このスナバ回路は、共振現象を利用していないため、この回路を構成する回路素子の定数にばらつきがあっても安定して動作する。

又、このスナバ回路では、容量素子の充電電圧が所定の電圧値(サージ電圧より低い電圧値)に維持されるため、スイッチング素子がオフして瞬時的なサージ電圧が生じている期間に容量素子の充電が行なわれる。その結果、スイッチング素子の両端間に印加される電圧を効果的に抑制することが可能になる。

又、スイッチング素子がスイッチング動作を停止しても、電源回路が、容量素子の充電電圧を電源からの出力電圧の近傍まで低下するように動作するので、スイッチング素子の両端間に印加される電圧の上昇を確実に抑制できる。

又、トランスの１次側と２次側の間で双方向の電力伝送を行なう場合にも、スイッチング素子のドレイン・ソース間を安定した電圧レベルに保つことができる。

本発明の実施形態に係る電流型絶縁コンバータを示す回路図である。図１の回生回路の概略構成を示す回路図である。実施形態に係る電流型絶縁コンバータが通常動作しているときの電圧及び電流波形を示した図面である。実施形態に係る電流型絶縁コンバータが動作を停止するときの電圧及び電流波形を示した図面である。回生回路の例を示した回路図である。回生回路の例を示した回路図である。本発明の別な実施形態に係る電流型絶縁コンバータを示す回路図である。

本発明に係るスナバ回路を備えたＤＣＤＣコンバータの動作を、図面を参照して説明する。図１は、本発明に係るスナバ回路を備えたＤＣＤＣコンバータの実施形態を示している。この実施形態のＤＣＤＣコンバータは、チョークコイル２を備えた電流型絶縁コンバータである。このＤＣＤＣコンバータは、トランス３と、トランス３の１次側に設けられた１次側回路と、トランス３の２次側に設けられた２次側回路で構成されている。トランス３は、１次巻線３Ａ，１次巻線３Ｂ及び２次巻線３Ｃを備えている。１次側回路は、チョークコイル２，ＦＥＴ４，ＦＥＴ５，スイッチング制御回路１０及びスナバ回路１５で構成されている。スナバ回路１５は、ダイオード６，ダイオード７，コンデンサ８及び回生回路９で構成されている。２次側回路は、整流回路１１及びコンデンサ１２で構成されている。２次側回路の出力端子には負荷１３が接続されている。

図２は、図１に示す回生回路９を降圧チョッパ回路で構成した例を示している。この降圧チョッパ回路は、回生制御回路２１，ＦＥＴ２２，ダイオード２３及びチョークコイル２４で構成されている。

図１に示したように、１次巻線３Ａの一方の端子（ドット側端子）と１次巻線３Ｂの一方の端子（非ドット側端子）は接続され、この接続点にチョークコイル２の一方の端子が接続されている。チョークコイル２の他方の端子は、直流電源１の正極側に接続されている。１次巻線３Ａの他方の端子（非ドット側端子）は、ＦＥＴ４を介して直流電源１のグランド側に接続されている。１次巻線３Ｂの他方の端子（ドット側端子）は、ＦＥＴ５を介して直流電源１のグランド（負極）側に接続されている。このように接続されているため、チョークコイル２を流れる電流ｉ１は、トランス３で、１次巻線３Ａを流れる電流と、１次巻線３Ｂを流れる電流とに分割される。更に、１次巻線３Ａの他方の端子は、ダイオード６を介してコンデンサ８に接続され、１次巻線３Ｂの他方の端子は、ダイオード７を介してコンデンサ８に接続されている。従って、１次巻線３Ａを流れる電流は、ＦＥＴ４を流れる電流又はダイオード６を流れる電流になり、１次巻線３Ｂを流れる電流は、ＦＥＴ５を流れる電流又はダイオード７を流れる電流になる。

スイッチング制御回路１０は、ＦＥＴ４のゲートに駆動信号ｓ１を供給し、ＦＥＴ５のゲートに駆動信号ｓ２を供給する。そして、ＦＥＴ４，５のうち少なくとも一方がオンしているように、ＦＥＴ４，５のスイッチング動作を制御する。ＦＥＴ４，５の双方がオンしている期間は、チョークコイル２を流れる電流ｉ１が増加し、ＦＥＴ４，５のうちいずれか一方だけがオンしている期間は、電流ｉ１が減少する。ＦＥＴ４がオフしたときは、ダイオード６を充電電流が流れ、コンデンサ８の充電が行われる。その結果、ＦＥＴ４のドレイン・ソース間に印加される過電圧が抑制される。ＦＥＴ５がオフしたときは、ダイオード７を充電電流が流れ、コンデンサ８の充電が行われる。その結果、ＦＥＴ５のドレイン・ソース間に印加される過電圧が抑制される。

回生回路９は、コンデンサ８に充電された電荷を、直流電源１に回生するもので、図２に示したような降圧チョッパ回路で構成されている。この回生回路９では、回生制御回路２１がＦＥＴ２２のスイッチング動作を制御する。回生制御回路２１は、ＦＥＴ２２のゲートに駆動信号ｓ３を供給する。回生制御回路２１は、コンデンサ８の充電電圧を検知し、その電圧値が所定の値に維持されるように、ＰＷＭ（Pulse Width Modulation）制御を行う。この回生回路９では、ＦＥＴ２２がオンするとダイオード２３がオフし、ＦＥＴ２２がオフするとダイオード２３がオンする。ＦＥＴ２２がオンしたときは、コンデンサ８に蓄えられた電荷が放電され、その電流がチョークコイル２４を通して、回生電流ｉ２として直流電源１に向かって流れる。ダイオード２３がオンしたときには、チョークコイル２４に蓄えられたエネルギーにより生じた電流が、回生電流ｉ２として直流電源１に向かって流れる。

図３は、図１に示した電流型絶縁コンバータの各部における電圧及び電流の波形を示している。同図は、実施形態に係る電流型絶縁コンバータが通常動作しているときの電圧及び電流波形を示している。この例では、時間ｔ１において、負荷１３に供給される出力電流Ｉｏが増加している。ｓ１は、ＦＥＴ４のゲートに印加される駆動信号の電圧を示し、ｓ２は、ＦＥＴ５のゲートに印加される駆動信号の電圧を示している。ＦＥＴ４は、ｓ１がハイレベルのときオンし、ｓ１がローレベルのときオフする。ＦＥＴ５は、ｓ２がハイレベルのときオンし、ｓ２がローレベルのときオフする。ｖ１は、ＦＥＴ４のドレイン・ソース間電圧を示し、ｉ１ａはＦＥＴ４を流れる電流を示している。ｖ２は、ＦＥＴ５のドレイン・ソース間電圧を示し、ｉ１ｂはＦＥＴ５を流れる電流を示している。ＦＥＴ４がオフした直後、ＦＥＴ４のドレイン・ソース間電圧の電圧は上昇するが、この際、ダイオード６を通してコンデンサ８に充電電流が流れるため、その電圧上昇が抑制されている。同様にＦＥＴ５がオフした直後、ＦＥＴ５のドレイン・ソース間電圧の電圧は上昇するが、この際、ダイオード７を通してコンデンサ８に充電電流が流れるため、その電圧上昇が抑制される。ｉ１は、チョークコイル２を流れる電流であり、ＦＥＴ４とＦＥＴ５の双方がオンしている期間（Ｔ１）は増加し、ＦＥＴ４とＦＥＴ５のうちいずれか一方だけがオンしている期間（Ｔ２）は減少する。ｖ３は、コンデンサ８の充電電圧を示し、ｓ３はＦＥＴ２２のゲートに印加される駆動信号の電圧を示し、ｉ２は降圧チョッパ回路から直流電源１に流れる回生電流を示している。ＦＥＴ２２は、ｓ３がハイレベルのときオンし、ｓ３がローレベルのときオフする。回生電流ｉ２は、ＦＥＴ２２がオンしている期間（Ｔ３）は増加し、オフしている期間（Ｔ４）は減少する。

尚、トランス３の２次側には、ＦＥＴ４とＦＥＴ５のうちいずれか一方だけがオンしている期間（Ｔ２）に方形波の出力電圧が生じる。この出力電圧は、整流回路１１で整流され、更に、コンデンサ１２で平滑化されて、負荷１３に供給される。

時間ｔ１で出力電流Ｉｏが増加すると、ＦＥＴ４とＦＥＴ５の双方がオンしている期間（Ｔ１）が増加し、チョークコイル２を流れる電流ｉ１の平均電流値が上昇していく。この平均電流の上昇により、コンデンサ８の充電電流が増加し、コンデンサ８の充電電圧ｖ３が上昇する。回生制御回路２１は、コンデンサ８の充電電圧ｖ３が所定の電圧値ＶｃになるようにＦＥＴ２２のスイッチング動作を制御する。従って、コンデンサ８の充電電圧ｖ３が上昇すると、その上昇を抑制するため、回生制御回路２１は、ＦＥＴ２２のゲートに与える駆動信号ｓ３のデューティー比を増加させる。その結果、ＦＥＴ２２のオン期間が増加し、コンデンサ８の充電電圧ｖ３の上昇が抑制される。

この電圧値Ｖｃの設定について説明する。通常動作時は、この所定の電圧値Ｖｃを下記の範囲内で設定する。

ここで、Ｖｏは、負荷１３に供給される電圧である。ｎは、２次巻線３Ｃの巻数を基準とした、２次巻線３Ｃと１次巻線３Ａの巻数比である。尚、１次巻線３Ａ及び１次巻線３Ｂの巻数は等しくなっている。従って、１次巻線３Ａの巻数をＮＡとし、１次巻線３Ｂの巻数をＮＢとし、２次巻線３Ｃの巻数をＮＣとすれば、これらの巻数比は下記のようになる。

Ｖｄｓｓは、ＦＥＴ４とＦＥＴ５のドレイン・ソース間最大定格電圧である。ここで、電圧値Ｖｃを（２×ｎ×Ｖｏ）以上とした理由について説明する。負荷１３に供給される出力電圧がＶｏであれば、ＦＥＴ４だけがオンしているとき、又は、ＦＥＴ５だけがオンしているとき、２次巻線３Ｃの両端には、出力電圧Ｖｏとほぼ等しい電圧が生じる。ＦＥＴ４だけがオンしているとき、１次巻線３Ａの両端には、（ｎ×Ｖｏ）の電圧が生じる。この１次巻線３Ａの両端に生じる電圧は、１次巻線３Ｂ側が高電位になる。そして、１次巻線３Ｂにも、１次巻線３Ａの両端に生じる電圧と等しい電圧が生じる。この１次巻線３Ａの両端に生じる電圧と１次巻線３Ｂの両端に生じる電圧は、極性が一致する。従って、両者が加算された電圧、つまり、（２×ｎ×Ｖｏ）の電圧がＦＥＴ５のドレイン・ソース間に印加される。一方、ＦＥＴ５だけがオンしているとき、１次巻線３Ｂの両端には、（ｎ×Ｖｏ）の電圧が生じる。この１次巻線３Ｂの両端に生じる電圧は、１次巻線３Ａ側が高電位になる。そして、１次巻線３Ａにも、１次巻線３Ｂの両端に生じる電圧と等しい電圧が生じる。この１次巻線３Ｂの両端に生じる電圧と１次巻線３Ａの両端に生じる電圧は、極性が一致する。従って、両者が加算された電圧、つまり、（２×ｎ×Ｖｏ）の電圧がＦＥＴ５のドレイン・ソース間に印加される。

この電圧（２×ｎ×Ｖｏ）は、瞬時的なサージ電圧が発生しないと仮定したときに、ＦＥＴ４，５のドレイン・ソース間に印加される電圧である。実際の回路では、サージ電圧が発生するため、そのサージ電圧が安定したときに、ドレイン・ソース間に印加されている電圧（図３に示す電圧Ｖｓ）が、この電圧（２×ｎ×Ｖｏ）に相当する。つまり、この電圧（２×ｎ×Ｖｏ）は、オフしたＦＥＴ４，５のドレイン・ソース間に印加される定常状態の電圧（図３に示したＶｓ）に対応する。電圧値Ｖｃを（２×ｎ×Ｖｏ）以上とすれば、コンデンサ８の充電電圧は（２×ｎ×Ｖｏ）以上の電圧値Ｖｃに維持される。コンデンサ８の充電電圧がこの電圧値Ｖｃに維持されていれば、ＦＥＴ４又はＦＥＴ５がオフに対して瞬時的なサージ電圧（過電圧）が印加されている期間に、コンデンサ８の充電を行なうようにすることができる。

次に、ＤＣＤＣコンバータが動作を停止する処理を説明する。図４の例では、時間ｔ２でＤＣＤＣコンバータが動作を停止する。つまり、時間ｔ２で、ＦＥＴ４及びＦＥＴ５はオフし、この後、スイッチング動作を停止する。ＦＥＴ４を流れる電流ｉ１ａとＦＥＴ５を流れる電流ｉ１ｂが共に“０”になるため、この後、チョークコイル２を流れる電流ｉ２は、全てコンデンサ８の充電電流になる。その結果、コンデンサ８の充電電圧ｖ３が上昇する。これに応答して、回生制御回路２１は、ＦＥＴ２２のゲートに与える駆動信号ｓ３のデューティー比を増加させる。その結果、ＦＥＴ２２のオン期間が増加し、コンデンサ８の充電電圧ｖ３の上昇が抑制される。チョークコイル２を流れる電流ｉ２が“０”になることにより、コンデンサ８の充電電圧ｖ３は上昇から降下に切り換る。回生制御回路２１は、コンデンサ８の充電電圧ｖ３が直流電源１の電源電圧と等しくなるまで、駆動信号ｓ３の供給を続ける。そして、回生制御回路２１は、コンデンサ８の充電電圧ｖ３が直流電源１の電源電圧と等しくなったときに、駆動信号ｓ３の供給を停止する。つまり、ＦＥＴ２２は、コンデンサ８の充電電圧ｖ３が直流電源１の電源電圧と等しくなったときに、スイッチング動作を停止する。

以上のように本実施形態では、トランス３の１次側に接続されたコイルとしてのチョークコイル２と、チョークコイル２を流れる電流を制御するスイッチング素子としてのＦＥＴ４，５を備える電流型絶縁コンバータであって、スナバ回路１５と、降圧型の電源回路としての回生回路９とを備えている、スナバ回路１５は、整流素子であるダイオード６，７と容量素子であるコンデンサ８とからなり、ＦＥＴ４，５の何れかがオフした際に、それに対応するダイオード６，７を流れる電流によりコンデンサ８を充電して、ＦＥＴ４，５の両端すなわちドレイン・ソース間に印加される過電圧を抑制する。又、回生回路９は、コンデンサ８に充電された電荷を、トランス３の１次側に電力を供給する電源としての直流電源１に回生するもので、コンデンサ８の充電電圧を所定の電圧値に維持するように動作する。

上記構成では、共振現象を利用していないため、スナバ回路１５を構成する回路素子の定数にばらつきがあっても、回生制御回路２１は安定して動作する。したがって、設計が容易であり、しかも安定して動作する回生タイプのスナバ回路１５を利用することが可能な電流型絶縁コンバータを提供できる。

又本実施形態において、回生制御回路２１により維持される所定の電圧値をＶｘ（前述のＶｃに相当する）とし、ＦＥＴ４，５がオフしたときにそのＦＥＴ４，５のドレイン・ソース間に印加される電圧であって、瞬時的なサージ電圧が発生しないと仮定したときの電圧をＶｙ（図３の電圧Ｖｓに相当する）とし、ＦＥＴ４，５のドレイン・ソース間最大定格電圧をＶｚ（前述のＶｄｓｓに相当する）としたときに、Ｖｙ≦Ｖｘ≦Ｖｚを満たすように所定の電圧値Ｖｘが設定される。

このようにすれば、ＦＥＴ４又はＦＥＴ５がオフして瞬時的なサージ電圧が生じている期間にコンデンサ８の充電を行って、ＦＥＴ４，５のドレイン・ソース間に印加される電圧を効果的に抑制することが可能になる。

さらに本実施形態では、ＦＥＴ４，５がスイッチング動作を停止したときに、前記回生回路９が、コンデンサ８の充電電圧を直流電源１からの出力電圧の近傍まで低下させるように動作するので、ＦＥＴ４，５のドレイン・ソース間に印加される電圧の上昇を確実に抑制できる。

以上、本発明の実施の形態を説明したが、これは本発明の説明のための例示であって、本発明の範囲をこの実施の形態にのみ限定する趣旨ではない。本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

例えば、回生回路９は、降圧チョッパ回路に限定されず、降圧型のスイッチング電源回路であればよい。図５は、フライバック方式の電源回路であり、トランス３３の１次巻線３３ＡにはＦＥＴ３２が接続され、２次巻線３３Ｂにはダイオード３４が接続されている。ＦＥＴ３２のスイッチング動作は、回生制御回路３１からの駆動信号ｓ３により制御されている。そして、回生制御回路３１は、コンデンサ８の充電電圧ｖ３が所定の電圧値Ｖｃに維持されるように、ＰＷＭ制御を行う。この場合、ＦＥＴ３２がオンするとコンデンサ８の充電電圧が１次巻線３３Ａに印加され、ダイオード３４がオフすることによりトランス３３にエネルギーが蓄えられ、ＦＥＴ３２がオフするとダイオード３４がオンすることにより、それまでトランス３３に蓄えられていたエネルギーが回生電流ｉ２として直流電源１に流れる。

図６は、フォワード方式の電源回路であり、トランス４３の１次巻線４３ＡにはＦＥＴ４２が接続され、２次巻線４３Ｂにはダイオード４４及びダイオード４５が接続され、これらのダイオード４４，４５のカソードにはチョークコイル４６が接続されている。ＦＥＴ４２のスイッチング動作は、回生制御回路４１からの駆動信号ｓ３により制御されている。そして、回生制御回路４１は、コンデンサ８の充電電圧ｖ３が所定の電圧値Ｖｃに維持されるように、ＰＷＭ制御を行う。この場合、ＦＥＴ４２がオンするとコンデンサ８の充電電圧が１次巻線４３Ａに印加され、ダイオード４４はオンする一方でダイオード４５はオフし、２次巻線４３Ｂからダイオード４４，チョークコイル４６を順次通して、直流電源１に回生電流ｉ２が流れる。それに対してＦＥＴ４２がオフすると、ダイオード４５がオンする一方でダイオード４４はオフし、チョークコイル４６に蓄えられていたエネルギーが回生電流ｉ２として直流電源１に流れる。

又、回生回路９は、SEPIC（Single Ended Primary Inductance Converter）型の電源回路やZeta型の電源回路等の降圧動作が可能なスイッチング電源回路の他に、三端子レギュレータなどを用いてもよい。何れの回路構成であっても、回生回路９は上記実施形態で説明したものと同じ手法で、ＦＥＴ４，５のドレイン・ソース間を安定した電圧レベルに保つことができる。

又、トランス３の１次側回路は、図１に示したプッシュプル方式の回路に限定されず、図７に示したようなフルブリッジ方式の回路であってもよい。この回路では、図１のＦＥＴ４，５に代わり、トランス５０の１次巻線５０Ａに対しブリッジ接続された４個のＦＥＴ５１〜５４をスイッチング素子として備え、ＦＥＴ５１とＦＥＴ５４のペアーがオンしたときに、ＦＥＴ５２とＦＥＴ５３のペアーがオフし、ＦＥＴ５１とＦＥＴ５４のペアーがオフしたときに、ＦＥＴ５２とＦＥＴ５３のペアーがオンする。又、ＦＥＴ５１とＦＥＴ５３の直列回路、及びＦＥＴ５２とＦＥＴ５４の直列回路の両端間に、ダイオード５６とコンデンサ８の直列回路が接続される。

そして、それぞれのＦＥＴ５１〜５４のペアーがオフしたときに、ダイオード５６を流れる充電電流によりコンデンサ８が充電される。この充電電流が流れることにより、ＦＥＴ５１，ＦＥＴ５２，ＦＥＴ５３及びＦＥＴ５４のドレイン・ソース間に印加される過電圧が抑制される。又、この例では、回生制御回路２１，３１，４１は、コンデンサ８の充電電圧Ｖｃが所定の電圧値Ｖｃ’に維持されるように動作する。この所定の電圧値Ｖｃ’は、下記の範囲内で設定する。

ここで、Ｖｏは、トランス５０の２次巻線５０Ｂから整流回路５７とコンデンサ５８を介して負荷５９に供給される電圧である。ｎは、２次巻線５０Ｂの巻数を基準とした、２次巻線５０Ｂと１次巻線５０Ａの巻数比である。従って、１次巻線５０Ａの巻数をＮ１とし、２次巻線５０Ｂの巻数をＮ２とすれば、これらの巻数比は下記のようになる。

Ｖｄｓｓは、ＦＥＴ５１〜５４のドレイン・ソース間最大定格電圧である。

そして、図７に示す回生回路９も、図２，図５及び図６の回路構成を採用できることから、上記実施形態で説明したものと同じ手法で、ＦＥＴ５１〜５４のドレイン・ソース間を安定した電圧レベルに保つことができる。

又、図１に示した電流型絶縁コンバータは、トランス３の１次側回路から２次側回路に電力伝送を行なうだけでなく、直流電源１と負荷１３とを入れ替えて、整流回路１１のスイッチ素子（図示せず）をスイッチング動作させることにより、トランス３の２次側回路から１次側回路に電力伝送を行なう双方向コンバータとして動作することができる。従って、１次側のＦＥＴ４とＦＥＴ５からなるスイッチング回路は、整流回路としても動作することができる。そして、このＦＥＴ４，５によるスイッチング回路が整流回路として動作するときにも、ダイオード６，ダイオード７，コンデンサ８及び回生回路９からなる回路は、スナバ回路１５として動作する。

つまり、双方向コンバータとして、図１に示す電流型絶縁コンバータが使用されるときに、ＦＥＴ４，５は整流回路を構成する回路素子として、１次巻線３Ａ，３Ｂに誘起される電圧を整流するために動作する。又、回生制御回路２１は、ＦＥＴ４，５が整流回路を構成する回路素子として動作するときも、コンデンサ８の充電電圧が所定の電圧値に維持されるように、回生回路９に備えたＦＥＴ２２のスイッチング動作を制御する。それにより、トランス３の１次側と２次側の間で双方向の電力伝送を行なう場合にも、ＦＥＴ４，５のドレイン・ソース間を安定した電圧レベルに保つことができる。

同様に、図７に示したフルブリッジ方式の電流型絶縁コンバータでも、直流電源１と負荷５９とを入れ替えて、整流回路５７のスイッチ素子（図示せず）をスイッチング動作させることにより、トランス５０の２次側回路から１次側回路に電力伝送を行なう双方向コンバータとして動作することができる。この場合、１次側のＦＥＴ５１〜５４からなるスイッチング回路は、整流回路としても動作することができる。そして、このＦＥＴ５１〜５４によるスイッチング回路が整流回路として動作するときにも、ダイオード５６，コンデンサ８及び回生回路９からなる回路は、スナバ回路６５として動作する。それにより、トランス５０の１次側と２次側の間で双方向の電力伝送を行なう場合にも、各ＦＥＴ５１〜５４のドレイン・ソース間を安定した電圧レベルに保つことができる。

さらに、スイッチング素子としてのＦＥＴ４，５，５１〜５４に代わって、例えばトランジスタを用いてもよい。この場合、上記説明中のゲート，ドレイン，ソースが、ベース，コレクタ，エミッタにそれぞれ対応する。

１直流電源（電源）
２チョークコイル（コイル）
３トランス
４ＦＥＴ（スイッチング素子）
５ＦＥＴ（スイッチング素子）
６ダイオード（整流素子）
７ダイオード（整流素子）
８コンデンサ（容量素子）
９回生回路（電源回路）
１５スナバ回路
５０トランス
５１ＦＥＴ（スイッチング素子）
５２ＦＥＴ（スイッチング素子）
５３ＦＥＴ（スイッチング素子）
５４ＦＥＴ（スイッチング素子）
５６ダイオード（整流素子）
６５スナバ回路

Claims

トランスの１次側に接続されたコイルと、当該コイルを流れる電流を制御するスイッチング素子と、を備える電流型絶縁コンバータであって、
整流素子と当該整流素子を流れる電流により充電される容量素子とからなり、前記スイッチング素子がオフした際に発生する過電圧を抑制するスナバ回路と、
前記容量素子に充電された電荷を、前記トランスの１次側に電力を供給する電源に回生する降圧型の電源回路と、を備え、
前記電源回路は、前記容量素子の充電電圧を所定の電圧値に維持するように動作することを特徴とする電流型絶縁コンバータ。
前記所定の電圧値をＶｘ、前記スイッチング素子がオフしたときに当該スイッチング素子の両端間に印加される電圧であって、瞬時的なサージ電圧を取り除いた後の電圧をＶｙ、前記スイッチング素子の両端間最大定格電圧をＶｚとしたときに、前記所定の電圧値Ｖｘは、Ｖｙ≦Ｖｘ≦Ｖｚを満たすことを特徴とする請求項１に記載の電流型絶縁コンバータ。
前記スイッチング素子がスイッチング動作を停止したときに、前記電源回路は、前記容量素子の充電電圧を前記電源の出力電圧の近傍まで低下させるように動作することを特徴とする請求項１又２に記載の電流型絶縁コンバータ。
前記トランスの１次側と２次側の間で双方向の電力伝送を行なう双方向コンバータとして使用されるときに、前記スイッチング素子は整流回路を構成する回路素子としても動作し、
前記電源回路は、前記スイッチング素子が整流回路を構成する回路素子として動作するときも、前記容量素子の充電電圧を前記所定の電圧値に維持するように動作することを特徴とする請求項１乃至３のいずれか１項に記載された電流型絶縁コンバータ。