Nothing Special   »   [go: up one dir, main page]

JP2013004958A - 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法 - Google Patents

薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法 Download PDF

Info

Publication number
JP2013004958A
JP2013004958A JP2011263718A JP2011263718A JP2013004958A JP 2013004958 A JP2013004958 A JP 2013004958A JP 2011263718 A JP2011263718 A JP 2011263718A JP 2011263718 A JP2011263718 A JP 2011263718A JP 2013004958 A JP2013004958 A JP 2013004958A
Authority
JP
Japan
Prior art keywords
electrode
sub
drain
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011263718A
Other languages
English (en)
Inventor
Son-Haeng Cho
▲ソン▼ 行 趙
Jae-Woo Park
在 佑 朴
Do-Hyun Kim
度 賢 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013004958A publication Critical patent/JP2013004958A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法に関する。
【解決手段】薄膜トランジスタは、ゲート電極、ゲート絶縁膜、上記ゲート絶縁膜上に形成された酸化物半導体層、及び上記酸化物半導体層上に相互に離隔して形成されたドレーン電極及びソース電極を含む。上記ドレーン電極は、上記酸化物半導体層上に形成された第１のドレーン副電極及び上記第１のドレーン副電極上に形成された第２のドレーン副電極を含む。上記ソース電極は、上記酸化物半導体層上に形成された第１のソース副電極及び上記第１のソース副電極上に形成された第２のソース副電極を含む。上記第１のドレーン副電極及び上記第１のソース副電極は、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み、上記第２のドレーン副電極及び上記第２のソース副電極は、金属原子を含む。
【選択図】図１

Description

本発明は、酸化物半導体を有する薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法に関し、より詳細に、酸化物半導体層又は他の層に含まれた原子又は複数の原子が抽出（extraction）されるか又は拡散（diffusion）することを防止する層を有する薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法に関する。
一般的に、半導体装置又は液晶表示装置では、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）又はこれらの合金を含む配線又は電極が主に使用される。しかしながら、最近では、高集積度及び高速動作を有する半導体装置の微細加工のために、アルミニウムに比べて電気抵抗が低く、エレクトロマイグレーション（electromigration）及びストレスマイグレーション（stress migration）に対して高い抵抗を有する銅（Ｃｕ）が半導体装置で配線又は電極として使用されてきた。
また、液晶表示装置などで代表される表示装置の分野でも、解像度及び表示面積の増加及びこの表示装置内に集積され得るセンサー及び駆動回路を含む素子の高集積により低抵抗配線が要求される。
したがって、銅で作られたゲート又はデータ配線、又は薄膜トランジスタ（Thin Film Transistor：以下、“ＴＦＴ”と称する。）のゲート、ドレーン、及びソース電極が表示装置に適用される。
しかしながら、銅が配線又は電極として使用される際に、隣接した回路素子又はＴＦＴの半導体層への銅の拡散は、ＴＦＴの回路素子の特性を劣化させる。銅の拡散を防止するための拡散防止層（diffusion barrier layer）は、ＴＦＴの特性を劣化させ得る。例えば、酸化物半導体層は、その高い移動度（mobility）のためにＴＦＴの半導体層として使用されてきたが、インジウム（Ｉｎ）又はチタニウム（Ｔｉ）を含む拡散防止層は、酸化物半導体層に含まれた陽イオンの還元又は抽出により対応する半導体層に不良を生じさせる。
米国特許明細書2010/0025679A1 米国特許明細書2010/0032665A1
したがって、金属原子又はイオンが隣接した層への拡散、還元、又は抽出を防止するための金属拡散防止層（barrier layer）が要求される。また、酸化物半導体及び銅配線又は電極を含むＴＦＴを製造する工程がより簡素化されることが要求される。
本発明の目的は、少なくとも上述した問題点及び／又は不都合に取り組み、少なくとも以下の便宜を提供することにある。
すなわち、本発明の目的は、ガリウム亜鉛酸化物（ＧａＺｎＯ）を有する薄膜トランジスタ（ＴＦＴ）及び薄膜トランジスタパネルとこれらを製造する方法を提供することにある。
本発明の他の目的は、酸化物半導体を有する薄膜トランジスタ又は薄膜トランジスタパネルをより簡素に製造するための簡素化した方法を提供することにある。
本発明の実施形態の一態様によれば、ゲート電極と、ゲート絶縁層と、上記ゲート絶縁膜上に形成された酸化物半導体層と、上記酸化物半導体層上に相互に離隔して形成されたドレーン電極及びソース電極とを含む薄膜トランジスタが提供される。上記ドレーン電極は、上記酸化物半導体層上に形成された第１のドレーン副電極と上記第１のドレーン副電極上に形成された第２のドレーン副電極とを含む。上記ソース電極は、上記酸化物半導体層上に形成された第１のソース副電極と上記第１のソース副電極上に形成された第２のソース副電極とを含む。上記第１のドレーン副電極及び上記第１のソース副電極は、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み、上記第２のドレーン副電極及び上記第２のソース副電極は、金属原子を含む。
上記第１のソース副電極又は上記第１のドレーン副電極は、実質的に透明であり得る。
好ましくは、上記ガリウム亜鉛酸化物（ＧａＺｎＯ）に含まれたガリウム（Ｇａ）対亜鉛（Ｚｎ）の含量比は、約２原子％乃至約２０原子％対約８０原子％乃至約９８原子％であり得る。
本発明の実施形態の他の態様によれば、上記薄膜トランジスタは、上記ドレイン電極に含まれ、上記第２のドレーン副電極上に形成された第３のドレーン副電極をさらに有し、上記ソース電極に含まれ、上記第２のソース副電極上に形成された第３のソース副電極をさらに有し、上記第３のドレーン副電極及び上記第３のソース副電極は、銅マンガン窒化物（ＣｕＭｎＮ）を含み得る。
好ましくは、上記第１のソース副電極又は上記第１のドレーン副電極は、約５０オングストローム（Å）乃至約１，０００Åの厚さを有し得る。
好ましくは、上記第１のソース副電極又は上記第１のドレーン副電極のキャリア濃度は、上記酸化物半導体層のキャリア濃度より大きくなり得る。
好ましくは、上記第１のソース副電極又は上記第１のドレーン副電極のキャリア濃度は、約１０１７／ｃｍ３乃至約１０２１／ｃｍ３の範囲内の１つの値であり得る。
本発明の実施形態によれば、ガリウム亜鉛酸化物（ＧａＺｎＯ）が銅の拡散を防止するので、薄膜トランジスタ及び薄膜トランジスタパネルは、高信頼性を有する。また、薄膜トランジスタ及び薄膜トランジスタパネルを製造する方法が簡素化されるために、これらを製造する製造コストが減少することができる。
本発明の実施形態の上述した及び他の様相、特徴、及び利点は、以下の添付図面が併用された後述の詳細な説明から、より一層明らかになるだろう。
本発明の実施形態による薄膜トランジスタ（“ＴＦＴ”）の断面図である。 本発明の実施形態による図１に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による図１に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による図１に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による図１に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による図１に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による図１に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による図１に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による薄膜トランジスタの特性を示すグラフである。 本発明の実施形態による薄膜トランジスタの特性を示すグラフである。 本発明の他の実施形態による薄膜トランジスタの断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 図４に示す薄膜トランジスタの製造方法を示す断面図である。 本発明の実施形態による薄膜トランジスタパネルの配置図である。 本発明の実施形態による図６に示す薄膜トランジスタパネルの７−７’線に沿って取られた断面図である。 本発明の実施形態による図６に示す薄膜トランジスタパネルの７−７’線に沿って取られた断面図である。
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。下記の説明において、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるような本発明の実施形態の包括的な理解を助けるために提供するものであり、この理解を助けるための様々な特定の詳細を含むが、唯一つの実施形態に過ぎない。従って、本発明の範囲及び趣旨を逸脱することなく、ここに説明する実施形態の様々な変更及び修正が可能であるということは、当該技術分野における通常の知識を有する者には明らかである。また、明瞭性と簡潔性の観点から、当業者に良く知られている機能や構成に関する具体的な説明は、省略する。添付した図において、同一の構成要素または機能的に類似した構成要素に対しては同一の参照符号及び参照番号を付ける。
図１及び図２Ａ乃至図２Ｇを参照して、本発明の実施形態による薄膜トランジスタ（Thin Film Transistor：以下、“ＴＦＴ”と称する。）及びこれらの製造方法について詳細に説明する。図１は、本発明の一実施形態によるＴＦＴの断面図である。図２Ａ乃至図２Ｇは、図１に示すＴＦＴの製造方法を示す断面図である。以下、ＴＦＴの構造は、図１を参照して詳細に説明する。
図１に示すＴＦＴは、酸化物半導体層と直接接触するいずれか１つの表面と、銅（Ｃｕ）層又は銅合金層を直接接触する他の表面とを含むガリウム亜鉛酸化物（ＧａＺｎＯ）層を有する。ゲート電極１２４は、単結晶、多結晶、ガラス、又はプラスチック材質を含む透明基板１１０上にある。本発明の一実施形態において、ゲート電極１２４は、チタニウム（Ｔｉ）又はチタニウム合金を含む第１のゲート副電極１２４ａ及び銅（Ｃｕ）又は銅（Ｃｕ）合金を含む第２のゲート副電極１２４ｂを含む２重層構造を有する。第１のゲート副電極１２４ａの厚さは、約５０Å乃至約１，０００Åであり得る。第２のゲート副電極１２４ｂの厚さは、約１，０００Å乃至約１０，０００Åであり得る。ここで、この厚さの測定は、透明基板１１０に対して垂直になされる。ゲート電極１２４は、ゲート電極１２４に印加される電圧に基づいてソース電極１７３とドレーン電極１７５間に形成されるチャネルを通して流れる電流を制御する。
ゲート電極１２４は、２重層又は３重層構造を有し得る。本発明の実施形態において、例えば、この２重層構造は、Ａｌ／Ｍｏ、Ａｌ／Ｔｉ、Ａｌ／Ｔａ、Ａｌ／Ｎｉ、Ａｌ／ＴｉＮｘ、Ａｌ／Ｃｏ、Ｃｕ／ＣｕＭｎ、Ｃｕ／Ｔｉ、Ｃｕ／ＴｉＮ、又はＣｕ／ＴｉＯｘを含み得る。３重層構造は、Ｍｏ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｔｉ、Ｃｏ／Ａｌ／Ｃｏ、Ｔｉ／Ａｌ／Ｔｉ、ＴｉＮｘ／Ａｌ／Ｔｉ、ＣｕＭｎ／Ｃｕ／ＣｕＭｎ、Ｔｉ／Ｃｕ／Ｔｉ、ＴｉＮｘ／Ｃｕ／ＴｉＮｘ、又はＴｉＯｘ／Ｃｕ／ＴｉＯｘを含み得る。 銅合金窒化物（copper-alloy nitride）又は銅マンガン合金（copper manganese alloy）を含むゲート電極１２４は、フォトレジスト（図示せず）への良い接着力を有する。ゲート電極１２４は、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ａｌ、Ｃｕ、Ａｇ、及びこれらの混合物で構成される群から選択される物質を含み得る。
ゲート絶縁層１４０は、ゲート電極１２４の直上にある。ゲート絶縁膜１４０は、ゲート電極１２４と接触した第１のゲート副絶縁膜１４０ａ及び線形半導体層１５４と接触した第２のゲート副絶縁膜１４０ｂを含む２重層構造を有し得る。本発明の一実施形態において、第１のゲート副絶縁膜１４０ａは、窒化ケイ素（ＳｉＮｘ）を含み得、第２のゲート副絶縁膜１４０ｂは、酸化ケイ素（ＳｉＯｘ）を含み得る。第１のゲート副絶縁膜１４０ａの厚さは、約１，０００Å乃至約５０，０００Åであり得る。第２のゲート副絶縁膜１４０ｂの厚さは、約３００Å乃至約２，０００Åであり得る。ゲート絶縁膜１４０は、無機絶縁物、有機絶縁物、又は有機／無機絶縁物を含み得る。無機絶縁物は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、酸化チタン（ＴｉＯ２）、アルミナ（Ａｌ２Ｏ３）、又はジルコニア（ＺｒＯ２）を含み得る。有機絶縁物は、ポリシロキサン（polysiloxane）、フェニルシロキサン（phenyl siloxane）、ポリイミド（polyimide）、シルセスキオキサン（silsesquioxane）、又はシラン（silane）を含み得る。上記有機／無機絶縁物は、上述した無機絶縁物から選択される少なくとも１つの物質と上述した有機絶縁物から選択される少なくとも１つの物質との混合物、例えば、ポリシロキサンを含む混合物を含み得る。
半導体層１５４は、ゲート絶縁層１４０の直上にある。本発明の実施形態において、半導体層１５４は、インジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ）を含み得る。半導体層１５４のキャリア濃度は、約１０１６／ｃｍ３であり得る。半導体層１５４の厚さは、約２００Å乃至約１，０００Åであり得る。半導体層１５４の酸化物半導体は、ＡＸＢＸＯＸ又はＡＸＢＸＣＸＯＸで表現される化学式を有する化合物であり得る。ここで、Ａは、亜鉛（Ｚｎ）又はカドミウム（Ｃｄ）であり得、Ｂは、ガリウム（Ｇａ）、錫（Ｓｎ）又はインジウム（Ｉｎ）であり得、Ｃは、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、又はハフニウム（Ｈｆ）であり得る。また、ｘ≠０であり、Ａ、Ｂ、及びＣは、それぞれ異なっている。本発明の一実施形態において、酸化物半導体は、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＨｆＩｎＺｎＯ、ＨｆＺｎＳｎＯ、及びＺｎＯを有する群から選択された化合物であり得る。酸化物半導体の有効移動度（effective mobility）は、水素化アモルファスケイ素のそれに比べて約２乃至約１００倍に優れる。半導体層１５４は、ゲート電極１２４、ソース電極１７３、及びドレーン電極１７５とオーバーラップし得、ＴＦＴのチャネルを形成する。ＴＦＴの動作の間に電荷が移動するＴＦＴチャネルは、ソース電極１７３とドレーン電極１７５間の半導体層１５４内に形成される。
ソース電極１７３及びドレーン電極１７５は、半導体層１５４の直上にあり、相互に離隔している。ソース電極１７３は、第１のソース副電極１６５ｓ、第２のソース副電極１７７ｓ及び第３のソース副電極１７４ｓを含み、ドレーン電極１７５は、第１のドレーン副電極１６５ｄ、第２のドレーン副電極１７７ｄ、及び第３のドレーン副電極１７４ｄを含む。第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄの下部表面は、半導体層１５４と接触し、その上部表面は、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄと接触する。第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、同一の物質を含む。第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、約１００Å乃至約６００Åの厚さであり得る。本発明の実施形態において、第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、可視光線で実質的に透明であり得る。第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み得る。ガリウム亜鉛酸化物（ＧａＺｎＯ）内のガリウム対亜鉛の含量比は、約２原子％（ａｔ．％）乃至約２０原子％（ａｔ．％）対約８０原子％（ａｔ．％）乃至約９８原子％（ａｔ．％）であり得る。
第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、それぞれ半導体層１５４と第２のソース副電極１７７ｓ間、及び半導体層１５４と第２のドレーン副電極１７７ｄ間の接触抵抗を低くすることができる。第１のソース副電極１６５ｓ又は第１のドレーン副電極１６５ｄのキャリア濃度は、約１０１７／ｃｍ３乃至約１０２１／ｃｍ３であり得る。このキャリア濃度は、第１のソース副電極１６５ｓ又は第１のドレーン副電極１６５ｄに含まれたエレメントの種類及び成分比を調節することにより制御され得る。本発明の実施形態において、第１のソース副電極１６５ｓ又は第１のドレーン副電極１６５ｄのキャリア濃度は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、ホウ素（Ｂ）、インジウム（Ｉｎ）、イットリウム（Ｙ）、スカンジウム（Ｓｃ）、フッ素（Ｆ）、バナジウム（Ｖ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、及びこれらの混合物で構成された群から選択された少なくとも１つの物質をドーパント（dopant）として含むことにより制御され得る。本発明の実施形態において、第１のソース副電極１６５ｓ又は第１のドレーン副電極１６５ｄのキャリア濃度が約１０１７／ｃｍ３以上である場合に、第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、チャネル上に実質的に形成されないことがある。本発明の実施形態において、第１のソース副電極１６５ｓ又は第１のドレーン副電極１６５ｄのキャリア濃度は、半導体層１５４、例えば、酸化物半導体層のキャリア濃度より高い。
第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄに含まれた金属の酸化を減少させるか又は効率的に防止することができる。第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄに含まれた金属が酸化する場合に、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄの比抵抗（resistivity）が増加し得る。第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、酸化物半導体層１５４に含まれたイオン、例えば、インジウム（Ｉｎ）の還元及び抽出を減少させるか又は効率的に防止することができる。酸化物半導体層１５４に含まれたイオンが還元され抽出される場合に、酸化物半導体層１５４の含量比が変化するために、ＴＦＴの特性、例えば、電荷の移動度及びしきい電圧が時間に従って変わり得る。したがって、ＴＦＴの電気的特性が低下し得る。
第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、原子が第２のソース副電極１７７ｓ又は第２のドレーン副電極１７７ｄと半導体層１５４間で拡散することを防止することができる。本発明の実施形態において、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含む第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄに含まれた金属原子、例えば、銅（Ｃｕ）のエレクトロマイグレーション現象を減少させることができる。本発明の実施形態において、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含む第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄに含まれた金属原子、例えば、銅（Ｃｕ）の酸化物半導体層１５４へのエレクトロマイグレーションを減少させることができる。本発明の実施形態において、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含む第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、実質的に結晶粒界（grain boundary）を有しない非晶質構造であり得る。
第２のソース副電極１７７ｓは、第１のソース副電極１６５ｓ上に配置され、第２のドレーン副電極１７７ｄは、第１のドレーン副電極１６５ｄ上に配置される。第２のソース副電極１７７ｓは、第１のソース副電極１６５ｓと第３のソース副電極１７４ｓとの間に介在され得る。第２のドレーン副電極１７７ｄは、第１のドレーン副電極１６５ｄと第３のドレーン副電極１７４ｄとの間に介在され得る。本発明の実施形態において、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄは、銅（Ｃｕ）を含み得る。第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄは、純銅を含む。第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄは、約９９．９原子重量百分率（ｗｔ％）乃至約７０原子ｗｔ％の銅（Ｃｕ）及び約０．１原子ｗｔ％乃至約３０原子ｗｔ％のＭｎ、Ｍｇ、Ａｌ、Ｚｎ、Ｓｎで構成されるグループから選択される物質及びその組合せ物を含み得る。第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄは、ゲート絶縁層１４０を参照して上述した物質を含み得る。第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄは、約１，０００Å乃至約５，０００Åの厚さを有し得る。
第３のソース副電極１７４ｓは、第２のソース副電極１７７ｓ上に配置され、第３のドレーン副電極１７４ｄは、第２のドレーン副電極１７７ｄ上に配置される。第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄをそれぞれ保護する。第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄに含まれる物質を後述する第１の副保護膜１８１又は第２の副保護膜１８３に含まれる酸素と反応して酸化することを減少させるか又は効率的に防止することができる。第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄは、銅合金、例えば、銅マンガン合金（Cu-Mn alloy）、銅合金窒化物（Cu-alloy nitride）、銅マンガンアルミニウム合金（Cu-Mn-Al alloy）、又は銅マンガン窒化物（Cu-Mn nitride）を含み得る。本発明の実施形態において、銅合金窒化物を含む銅合金は、バナジウム（Ｖ）、チタニウム（Ｔｉ）、ジルコニウム（Ｚｒ）、タンタル（Ｔａ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ニオビウム（Ｎｂ）、又はニッケル（Ｎｉ）を含み得る。第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄは、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み得る。第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄを参照して上述した物質を含み得る。第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄは、約１００Å乃至約１，０００Åの厚さであり得る。
保護膜１８０は、第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄ及び／又は半導体層１５４上に配置され接触し得る。保護膜１８０は、第３のソース副電極１７４ｓ、第３のドレーン副電極１７４ｄ及び／又は半導体層１５４と接触する第１の副保護膜１８１と第１の副保護膜１８１の直上にある第２の副保護膜１８３とを含み得る。第１の副保護膜１８１は、酸化物を含み得る。酸化物を含む第１の副保護膜１８１は、ソース電極１７３とドレーン電極１７５間の離隔領域により露出した半導体層１５４に含まれる物質が還元され抽出されることを減少させるか又は防止することができる。第１の副保護膜１８１は、酸化ケイ素（ＳｉＯｘ）を含み得、第２の副保護膜１８３は、窒化ケイ素（ＳｉＮｘ）を含み得る。第１の副保護膜１８１は、約１００Å乃至約１，０００Åの厚さであり得、第２の副保護膜１８３は、約１，０００Å乃至約５０，０００Åの厚さであり得る。本発明の一実施形態において、第１の副保護膜１８１及び第２の副保護膜１８３は、ゲート絶縁層１４０を参照して上述した物質を含み得る。第１の副保護膜１８１及び第２の副保護膜１８３の中の１つは、省略されてもよい。
本発明の実施形態に基づくＴＦＴは、長時間動作後にも優秀な特性を有し得る。
図１に示すＴＦＴの製造方法の実施形態は、図２Ａ乃至図２Ｇを参照して詳細に説明される。以下、説明の重複を避けるために、図１を参照して説明したＴＦＴの材料又は構造などの説明が省略される。図２Ａ乃至図２Ｇは、本発明の実施形態による図１に示すＴＦＴの製造方法を示す断面図である。
図２Ａを参照すると、第１のゲート副電極１２４ａを形成する第１のゲート層（図示せず）及び第２のゲート副電極１２４ｂを形成する第２のゲート層（図示せず）が基板１１０上に積層された後にパターニング（patterning）されることにより、第１のゲート副電極１２４ａ及び第２のゲート副電極１２４ｂを含むゲート電極１２４を形成する。
以下、本発明の実施形態に従うチタニウム（Ｔｉ）又はチタニウム（Ｔｉ）合金を有する第１のゲート副電極１２４ａ及び銅（Ｃｕ）又は銅（Ｃｕ）合金を有する第２のゲート副電極１２４ｂを含む２重層構造を有するゲート電極１２４を形成する方法について詳細に説明する。チタニウム（Ｔｉ）を有する第１のゲート層は、基板１１０上に積層され、銅（Ｃｕ）を有する第２のゲート層は、第１のゲート層上に積層される。第１のゲート層は、約５０Å乃至約１，０００Åの厚さであり得、第２のゲート層は、約１，０００Å乃至約１０，０００Åの厚さであり得る。フォトレジスト（図示せず）は、２重層構造上に形成される。このフォトレジストは、ゲート電極１２４のパターンと同様の透光領域及び遮光領域を有するマスクにより露光された後に、現像剤により現像される。このパターニングされたフォトレジストをマスクとして使用することにより、このパターニングされたフォトレジストにより覆われない第１のゲート電極層及び第２のゲート電極層は、ドライエッチング及びウェットエッチングのようなエッチング工程によりエッチングされることによりゲート電極１２４が形成される。
本発明の一実施形態において、チタニウム（Ｔｉ）を含む第１のゲート層及び銅（Ｃｕ）を含む第２のゲート層は、ウェットエッチング工程で後述する第１のエッチング液（etchant）によりエッチングされ得る。第１のエッチング液は、過硫酸塩（persulfate）、アゾール含有化合物（azole-containing compounds）、酸化調節剤（oxidation regulator）、組成安定剤（composition stabilizer）、及び酸化補助剤（oxidation auxiliary）を含み得る。第１のエッチング液は、第１のゲート層及び第２のゲート層の物質をともにエッチングし得る。過硫酸塩は、銅（Ｃｕ）層をエッチングするための酸化剤の主成分である。過硫酸塩は、過硫酸アンモニウム（ammonium persulfate）、過硫酸カリウム（potassium persulfate）、過硫酸ナトリウム（Sodium persulfate）、オキソン（Oxone）、及びこれらの混合物で構成される群から選択された少なくとも１つの物質を含み得る。アゾール含有化合物は、銅（Ｃｕ）層のエッチングを抑制する。アゾール含有化合物は、ベンゾトリアゾール（Benzotriazole）、アミノテトラゾール（Aminotetrazole）、イミダゾール（Imidazole）、ピラゾール（Pyrazole）及びこれらの混合物で構成される群から選択された少なくとも１つの物質を含む。酸化調節剤は、銅（Ｃｕ）層の酸化及びエッチングを調節する。酸化調節剤は、無機酸である窒酸（ＨＮＯ３）及び有機酸である酢酸（Acetic Acid：ＡＡ）を含み得る。組成安定剤は、過硫酸塩の分解（decomposition）を減少させる。組成安定剤は、メタンスルホン酸（methane sulphonic acid）、窒酸（nitric acid）、燐酸（phosphoric acid）、硫酸（sulfuric acid）、塩酸（hydrochloric acid）及びこれらの混合物で構成される群から選択された少なくとも１つの物質を含み得る。酸化補助剤は、銅（Ｃｕ）層を迅速にエッチングし、チタニウム（Ｔｉ）層又はチタニウム（Ｔｉ）合金層をエッチングする。酸化補助剤は、フッ素（Ｆ）を含むフッ素含有化合物、例えば、フッ化水素酸（Hydrofluoric acid：ＨＦ）、フッ化アンモニウム（Ammonium fluoride：ＮＨ４Ｆ）、フッ化水素アンモニウム（ammonium hydrogen fluoride：ＮＨ４ＨＦ２）、フッ化カリウム（Potassium fluoride：ＫＦ）、フッ化ナトリウム（Sodium fluoride：ＮａＦ）、フッ化水素カルシウム（ＣａＨＦ）、フッ化水素ナトリウム（ＮａＨＦ２）、ホウフッ化アンモニウム（ammonium fluoborate：ＮＨ４ＢＦ４）、フッ化水素カリウム（potassium hydrogen fluoride：ＫＨＦ２）、フッ化アルミニウム（aluminum fluoride：ＡｌＦ３）、フルオロホウ酸−ホウフッ化水素酸（fluoboric acid-borofluoric acid：ＨＢＦ４）、フッ化リチウム（ＬｉＦ）、ホウフッ化カリウム（potassium fluoroborate：ＫＢＦ４）、フッ化カルシウム（ＣａＦ２）、フルオロケイ酸塩（fluorosilicate：ＦＳ）、及びこれらの混合物で構成される群から選択された少なくとも１つの物質を含み得る。本発明の一実施形態において、銅（Ｃｕ）層及びチタニウム（Ｔｉ）層を共にエッチングするエッチング液は、溶媒を除いて約１２重量％（ｗｔ％）の過硫酸アンモニウム、約１重量％のアミノテトラゾール、約３重量％の窒酸（ＨＮＯ３）、約３．２重量％の酢酸、約０．１重量％のメタンスルホン酸、及び約０．５重量％のフッ化水素酸（Hydrofluoric acid：ＨＦ）を含む。溶媒は、脱イオン水（deionized water）であり得る。第１のゲート層及び第２のゲート層の物質は、独立したエッチング液により順次にエッチングされ得る。
図２Ｂを参照すると、第１のゲート副絶縁層１４０ａは、ゲート電極１２４上に形成され、第２のゲート副絶縁層１４０ｂは、第１のゲート副絶縁層１４０ａ上に形成される。ゲート絶縁層１４０は、第１のゲート副絶縁層１４０ａ及び第２のゲート副絶縁層１４０ｂを含み得る。第１のゲート副絶縁層１４０ａは、窒化ケイ素（ＳｉＮｘ）を含み得、第２のゲート副絶縁層１４０ｂは、酸化ケイ素（ＳｉＯｘ）を含み得る。
第１の酸化物層１５４ｍは、第２のゲート副絶縁層１４０ｂ上に形成される。第２の酸化物層１６５ｍは、第１の酸化物層１５４ｍ上に形成され、第１の金属層１７７ｍは、第２の酸化物層１６５ｍ上に形成され、第２の金属層１７４ｍは、第１の金属層１７７ｍ上に形成される。第１の酸化物層１５４ｍは、インジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ）を含み得、第２の酸化物層１６５ｍは、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み得、第１の金属層１７７ｍは、銅（Ｃｕ）を含み得、及び第２の金属層１７４ｍは、銅合金を含み得る。第１の酸化物層１５４ｍ、第２の酸化物層１６５ｍ、第１の金属層１７７ｍ、及び第２の金属層１７４ｍは、図１を参照して上述した半導体層１５４、第１のソース副電極１６５ｓ、第１のドレーン副電極１６５ｄ、第２のソース副電極１７７ｓ、及び第２のドレーン副電極１７７ｄ、第３のソース副電極１７４ｓ、及び第３のドレーン副電極１７４ｄを形成するようにパターニングされる。図１を参照して説明した厚さを有するゲート絶縁層１４０を形成するための窒化ケイ素（ＳｉＮｘ）及び酸化ケイ素（ＳｉＯｘ）は、化学気相蒸着（Chemical Vapor Deposition：“ＣＶＤ”）方法により形成され得る。
第１の酸化物層１５４ｍ、第２の酸化物層１６５ｍ、第１の金属層１７７ｍ、及び第２の金属層１７４ｍは、それぞれ約２００Å乃至約１，０００Å、約１００Å乃至約６００Å、約１，０００Å乃至約５，０００Å、及び約１００Å乃至約１，０００Åの厚さでスパッタリング（Sputtering）技術により形成され得る。
本発明の一実施形態において、第１の酸化物層１５４ｍは、ＡＸＢＸＯＸ又はＡＸＢＸＣＸＯＸで表現される化学式を有する化合物であり得る。ここで、Ａは、Ｚｎ又はＣｄであり得、Ｂは、Ｇａ、Ｓｎ又はＩｎであり得、Ｃは、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ又はＨｆであり得る。また、ｘ≠０であり、Ａ、Ｂ、及びＣは、相互に異なる。本発明の他の実施形態において、酸化物半導体は、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＺｎＳｎＯ、ＧａＩｎＺｎＯ、ＨｆＩｎＺｎＯ、ＨｆＺｎＳｎＯ、及びＺｎＯで構成される群から選択された物質であり得る。第１の酸化物層１５４ｍは、可視光線で実質的に透明に形成され得る。
第２の酸化物層１６５ｍであり得るガリウム亜鉛酸化物（ＧａＺｎＯ）のキャリア濃度及び成分は、図１を参照して上述したものと同様である。本発明の一実施形態において、第２の酸化物層１６５ｍは、図１を参照して上述した第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄを形成する物質と同一の物質である。
銅又は銅合金を含む第１の金属層１７７ｍ又は第２の金属層１７４ｍは、銅ターゲットを用いてアルゴン（Ａｒ）アトモスフィアを有するスパッタリングチャンバーで形成され得る。第２の金属層１７４ｍは、銅−マンガン合金（Cu-Mn alloy）、例えば、銅マンガン窒化物（Cu-Mn-nitride）を含み得る。銅マンガン窒化物は、銅マンガン物質よりフォトレジストといっそうよい接着性を有し得る。銅マンガン窒化物を含む第２の金属層１７４ｍの下の第１の金属層１７７ｍは、エッチング工程により大きいテーパー角（taper angle）を有するようにエッチングされ得る。銅マンガン窒化物は、スパッタリング技術により室素（Ｎ２）ガス及びアルゴン（Ａｒ）ガスを有するスパッタリングチャンバで形成され得る。第２の金属層１７４ｍは、銅合金窒化物（Cu-alloy Nitride）を含み得る。銅合金窒化物を含む第２の金属層１７４ｍは、銅合金の表面を窒素（Ｎ２）ガスでプラズマ処理を行うことにより形成され得る。銅合金窒化物を含む第２の金属層１７４ｍは、窒素（Ｎ２）ガス雰囲気でアニーリング（annealing）された銅合金により形成され得る。第２の金属層１７４ｍは、図１を参照して上述した第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄを形成するための物質と同一の物質で形成され得る。
本発明の一実施形態において、酸化マンガン（manganese oxide：ＭｎＯｘ）は、保護膜１８０、例えば、酸化ケイ素（ＳｉＯｘ）が第２の金属層１７４ｍの銅マンガン合金上に形成される際に、第２の金属層１７４ｍ上に追加に形成され得る。この追加に形成されたマンガン酸化物（ＭｎＯｘ）は、第１の金属層１７７ｍに含まれた物質が酸素と反応するか又は抽出されることを防止することによりフォトレジストに対して良好な接着性を有し得る。したがって、第１の金属層１７７ｍ及び第２の金属層１７４ｍを含むソース電極１７３、ドレイン電極１７５、及び／又はデータライン（図示せず）は、耐腐食性（corrosion resistance）を有し得る。
以下、図２Ｃ乃至図２Ｅを参照して半導体層１５４、ソース電極１７３、及びドレーン電極１７５のパターンを形成する方法が詳細に説明される。フォトレジストは、第２の金属層１７４ｍ上に形成された後に、フォトレジスト膜（photo resist film）５０は、ソース電極１７３及びドレーン電極１７５を形成するためにパターニングされる。このパターニングされたフォトレジスト膜５０は、スリットパターン、格子パターン、又は半透明層を含むマスク（図示せず）を用いて形成され得、厚い第１の部分５０ａ及び相対的に薄い第２の部分５０ｂを有し得る。すなわち、第１の部分５０ａの厚さは、第２の部分５０ｂの厚さより大きい。第２の部分５０ｂは、ＴＦＴのチャネル領域に対応する。フォトレジスト膜５０は、部分的に１８０°位相遅延した（phase delayed）パターンを有するスリットパターンにより透過する光の干渉を用いてパターニングされ得る。
図２Ｄを参照してアクティブエッチング（active etching）工程の実施形態を詳細に説明する。アクティブエッチング工程でフォトレジスト膜５０により覆われない第１の酸化物層１５４ｍ、第２の酸化物層１６５ｍ、第１の金属層１７７ｍ、及び第２の金属層１７４ｍがエッチングされる。第１の酸化物層１５４ｍは、半導体層１５４を形成するためにアクティブエッチング工程でエッチングされる。インジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ）を含む第１の酸化物層１５４ｍ、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含む第２の酸化物層１６５ｍ、銅（Ｃｕ）を含む第１の金属層１７７ｍ、及び銅マンガン合金を含む第２の金属層１７４ｍは、図２Ａを参照して説明した第１のエッチング液によりエッチングされ得る。アクティブエッチング工程のためのエッチング液は、０ｗｔ％乃至約２０ｗｔ％の過硫酸アンモニウム（ammonium persulfate：ＡＰＳ）を有する酸化剤、０ｗｔ％乃至約３ｗｔ％の硫酸（sulfuric acid）、０ｗｔ％乃至約３０ｗｔ％のクエン酸（citric acid）、０ｗｔ％乃至約１０ｗｔ％の酢酸（acetic acid）、０ｗｔ％乃至約０．４ｗｔ％のグルタミン酸（glutamic acid）、０ｗｔ％乃至約０．４ｗｔ％の酢酸カリウム（potassium acetate）、及び０ｗｔ％乃至約２ｗｔ％の硝酸カリウム（Potassium nitrate）を有する酸化補助剤（oxidation auxiliary）、０ｗｔ％乃至約１ｗｔ％のアミノテトラゾール（Aminotetrazole）及び０ｗｔ％乃至約１０ｗｔ％のエチレングリコール（ethylene glycol）を有する腐食防止剤（corrosion inhibitor）、０ｗｔ％乃至約３ｗｔ％のイミノ二酢酸（iminodiacetic acid）を有する添加剤、０ｗｔ％乃至約５ｗｔ％のスルホン酸（sulfonic acid）及び０ｗｔ％乃至約２ｗｔ％のパラトルエンスルホン酸（para-toluenesulfonic acid）を有するエッチング調節剤、及び約２ｗｔ％未満のフッ素含有化合物を含む。
図２Ｅを参照してエッチバック工程が詳細に説明される。このエッチバック工程は、周知のアッシング（ashing）方法により所定の厚さだけフォトレジスト膜５０（５０ａ及び５０ｂ）を均一に除去する工程である。この所定の厚さは、チャネル部とオーバーラップするフォトレジスト５０ｂの全厚さであり得る。チャネル部とオーバーラップする第２の金属層１７４ｍがエッチバック工程により露出する。第２の金属層１７４ｍにより、第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄが形成される。
図２Ｆを参照して、チャネル部エッチング（channel part etching）工程が詳細に説明される。フォトレジスト膜５０により覆われないＴＦＴのチャネル部とオーバーラップする第２の金属層１７４ｍ、第１の金属層１７７ｍ及び第２の酸化物層１６５ｍは、チャネル部エッチング工程でエッチングされる。このエッチングされた第２の金属層１７４ｍ、第１の金属層１７７ｍ、及び第２の酸化物層１６５ｍの部分は、実質的にＴＦＴのチャネル部とオーバーラップする。チャネル部エッチング工程でソース電極１７３、ドレーン電極１７５、及びＴＦＴのチャネル部が形成される。第２の金属層１７４ｍは、第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄを形成し、第１の金属層１７７ｍは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄを形成し、第２の酸化物層１６５ｍは、第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄを形成する。チャネル部エッチング工程は、図２Ａを参照して上述した酸化補助剤を除いた第１のエッチング液で実行され得る。他の実施形態において、チャネル部エッチング工程は、０ｗｔ％乃至約２０ｗｔ％の過硫酸アンモニウム（ＡＰＳ）を有する酸化剤、０ｗｔ％乃至約３ｗｔ％の硫酸、０ｗｔ％乃至約３０ｗｔ％のクエン酸、０ｗｔ％乃至約１０ｗｔ％の酢酸、０ｗｔ％乃至約０．４ｗｔ％のグルタミン酸、０ｗｔ％乃至約０．４ｗｔ％の酢酸カリウム、０ｗｔ％乃至約２ｗｔ％の硝酸カリウムを有する酸化補助剤、０ｗｔ％乃至約１ｗｔ％のアミノテトラゾール及び０ｗｔ％乃至約１０ｗｔ％のエチレングリコールを有する腐食防止剤、０ｗｔ％乃至約３％のイミノ二酢酸を有する添加剤、０ｗｔ％乃至約５％のスルホン酸及び０ｗｔ％乃至約２ｗｔ％のパラトルエンスルホン酸を有するエッチング調節剤を含むエッチング液で実行され得る。
図２Ｇを参照すると、第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄ上の第１のフォトレジスト５０ａが除去される。その後に、図２Ｂ乃至図２Ｇを参照して上述した方法によって、半導体層１５４、第１のソース副電極１６５ｓ、第１のドレーン副電極１６５ｄ、第２のソース副電極１７７ｓ、第２のドレーン副電極１７７ｄ、第３のソース副電極１７４ｓ、及び第３のドレーン副電極１７４ｄが形成される。
この後に、保護膜１８０は、ソース電極１７３及びドレーン電極１７５上に形成されることにより、図１に示すようなＴＦＴは、最終的に形成される。保護膜１８０は、第１の副保護膜１８１と第２の副保護膜１８３とを含み得る。第２の副保護膜１８３は、第１の副保護膜１８１上に形成され得る。第１の副保護膜１８１は、酸化ケイ素を含み得、第２の副保護膜１８３は、窒化ケイ素（ＳｉＮｘ）を含み得る。第１の副保護膜１８１及び第２の副保護膜１８３は、上述したゲート絶縁膜１４０の材料又は有機物質と同一の物質を含み得る。第１の副保護膜１８１及び第２の副保護膜１８３の中のいずれか１つは、省略され得る。
ＴＦＴは、減少したステップを含む上述した工程又は方法により製造され得る。また、本発明によるＴＦＴ及びその製造方法の実施形態において、半導体層又はソース電極及びドレイン電極に含まれた原子は、他の層に拡散するか、還元されるか、又は抽出されることを防止することにより、ＴＦＴ特性の高信頼性を保証することができる。
以下、本発明の実施形態により製造されたＴＦＴの特性を図３Ａ乃至図３Ｂを参照して詳細に説明する。図３Ａは、初期のＴＦＴのＩ−Ｖ曲線（電流−電圧曲線）及び移動値を示すグラフであり、図３Ｂは、時間経過によるＴＦＴのＩ−Ｖ曲線を示すグラフである。
本発明によるＴＦＴは、図２Ａ乃至図２Ｇを参照して後述する製造工程により製造される。チタニウム（Ｔｉ）を有する第１のゲート副電極１２４ａ及び銅（Ｃｕ）を有する第２のゲート副電極１２４ｂを含むゲート電極１２４が形成された。図２Ａを参照して説明した第１のエッチング液は、第１のゲート副電極１２４ａ及び第２のゲート副電極１２４ｂを形成するために使用された。窒化ケイ素を有する第１のゲート副絶縁膜１４０ａ及び酸化ケイ素を有する第２のゲート副絶縁膜１４０ｂを含むゲート絶縁膜１４０が形成された。インジウムガリウム亜鉛酸化物を含む半導体層１５４が形成された。ガリウム亜鉛系酸化物を含む第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄが形成され、銅（Ｃｕ）を含む第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄが形成され、銅マンガン窒化物を含む第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄが形成された。アクティブエッチング工程は、図２Ａ乃至図２Ｄを参照して説明した第１のエッチング液により行われた。エッチバック工程は、図２Ｅを参照して説明した酸化補助剤を除いた第１のエッチング液により行われた。酸化ケイ素を含む第１の副保護膜１８１が形成され、窒化ケイ素を含む第２の副保護膜１８３が形成された。第１のゲート副電極１２４ａが約１００Åの厚さであり、第２のゲート副電極１２４ｂが約５，０００Åの厚さであり、第１のゲート副絶縁膜１４０ａが約４，０００Åの厚さであり、第２のゲート副絶縁膜１４０ｂが約５００Åの厚さであり、半導体層１５４が約５００Åの厚さであり、第１のソース副電極１６５ｓ及び第１のドレイン副電極１６５ｄが約３００Åの厚さであり、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄが約２，０００Åの厚さであり、第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄが約３００Åの厚さであり、第１の副保護膜１８１が約１，０００Åの厚さであり、第２の副保護膜１８３が約１，０００Åの厚さであった。
上述した方法を参照して製造されたＴＦＴが良好な特性を有することを図３Ａからわかるであろう。図３Ａ及び図３Ｂにおいて、ｘ軸は、ゲート電極とソース電極間の電圧（Ｖｇｓ）であり、ｙ軸は、ソース電極とドレイン電極間で流れる電流（Ｉｄｓ）及び移動度（mobility）である。ソース電極とドレーン電極間の電圧差は、約１０Ｖ（電圧）であった。図３Ｂのグラフに示すＴＦＴのＩ−Ｖ特性は、０秒、すなわち、基準時点、及び基準時点から約３０秒後、約１００秒後、約３００秒後、約１０００秒後、約１時間後、約２時間後、及び約３時間後に測定された。本発明の実施形態により製造されたＴＦＴが長時間駆動後にも実質的に一定の特性を有することにより、ＴＦＴ特性の高信頼度を保証することを図３Ｂからわかるであろう。
以下、図４及び図５Ｉを参照して本発明によるＴＦＴ及びこれらの製造方法が詳細に説明される。図４は、本発明の実施形態によるＴＦＴの断面図である。以下、ＴＦＴの構造が図４を参照して詳細に説明される。図１を参照して説明したＴＦＴの材料又は構造の説明については、重複した説明を避けるために省略される。図４に示すＴＦＴは、 酸化物半導体及び酸化物層と接触するいずれか１つの表面及び銅層又は銅合金層と接触する他の表面を含むガリウム亜鉛酸化物（ＧａＺｎＯ）層を有する。
ゲート電極１２４は、基板１１０上に形成される。ゲート電極１２４は、第１のゲート副電極１２４ａ及び第２のゲート副電極１２４ｂを含み得る。ゲート電極１２４は、図１を参照して上述した材料及び厚さと同一の材料及び厚さを含み得る。
ゲート絶縁膜１４０は、ゲート電極１２４上に形成される。ゲート絶縁膜１４０は、ゲート電極１２４と直接接触する第１のゲート絶縁膜１４０ａと、半導体層１５４、第１の副ソース副電極１６５ｓ、及び第１のドレーン副電極１６５ｄと直接接触する第２のゲート副絶縁膜１４０ｂとを有し得る。ゲート絶縁膜１４０は、図１を参照して上述したゲート絶縁膜１４０の材料及び厚さと同一の材料及び厚さを含み得る。例えば、これらのエッジが整列された配置図において、第２のゲート副絶縁膜１４０ｂは、第２のゲート副絶縁膜１４０ｂ上の半導体層１５４のサイズと実質的に同一のサイズであり得る。半導体層１５４は、第２のゲート副絶縁膜１４０ｂ上に形成される。半導体層１５４は、ゲート電極１２４とオーバーラップし得る。半導体層１５４は、図１を参照して上述した半導体層１５４の材料及び厚さと同一の材料及び厚さを含み得る。半導体層１５４の幅は、ゲート電極１２４の幅より小さいことがあり、この幅は、基板１１０に平行である。
エッチバックレイヤー１５７は、半導体層１５４上に形成される。エッチバックレイヤー１５７は、図５Ｉを参照して後述するチャネル部エッチング工程で半導体層１５４を保護し得る。エッチバックレイヤー１５７の幅は、半導体層１５４の幅より小さいことがある。エッチバックレイヤー１５７は、図１を参照して上述した第１のゲート絶縁膜１４０ａ又は第２のゲート副絶縁膜１４０ｂの材料と同一の材料を含み得る。エッチバックレイヤー１５７は、酸化ケイ素を含み得る。エッチバックレイヤー１５７の厚さは、約１００Å乃至約２，０００Åであり得る。
相互に離隔したソース電極１７３及びドレーン電極１７５は、半導体層１５４、エッチバックレイヤー１５７及び／又は第１のゲート副絶縁膜１４０ａの直上にある。ソース電極１７３は、第１のソース副電極１６５ｓ、第２のソース副電極１７７ｓ及び第３のソース副電極１７４ｓを含み得、ドレーン電極１７５は、第１のドレーン副電極１６５ｄ、第２のドレーン副電極１７７ｄ、及び第３のドレーン副電極１７４ｄを含み得る。ソース電極１７３及びドレーン電極１７５は、図１を参照して上述した同一の材料及び厚さを含み得る。第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、第１のゲート副絶縁膜１４０ａ及びエッチバックレイヤー１５７と直接接触し得る。本発明の一実施形態において、第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄは、省略され得る。
保護膜１８０は、ソース電極１７３、ドレーン電極１７５、ゲート絶縁膜１４０及び／又はエッチバックレイヤー１５７上に形成される。保護膜１８０は、第３のソース副電極１７４ｓ、第３のドレーン副電極１７４ｄ、第１のゲート副絶縁膜１４０ａ及び／又はエッチバックレイヤー１５７と直接接触する第１の副保護膜１８１と、第１の副保護膜１８１上の第２の副保護膜１８３とを含み得る。保護膜１８０の材料及び厚さは、図１を参照して上述した材料及び厚さと同一であり得る。本発明の一実施形態において、第１の副保護膜１８１は、省略され得る。エッチバックレイヤー１５７が形成されているために第３のソース副電極１７４ｓ、第３のドレーン副電極１７４ｄ、及び第１の副保護膜１８１が省略される場合に、第２の副保護膜１８３を含む保護膜１８０は、第２のソース副電極１７７ｓ、第２のドレーン副電極１７７ｄ、第１のゲート副絶縁膜１４０ａ及び／又はエッチバックレイヤー１５７と直接接触し得る。このような構造を有するＴＦＴは、長時間動作後にも優秀な特性を有し得る。
以下、図５Ａ乃至図５Ｉを参照して図１に示すＴＦＴの製造方法を詳細に説明する。説明の重複を避けるために、図１乃至図４を参照して説明したＴＦＴの材料、構造、又は方法に関する説明が省略される。図５Ａ乃至図５Ｉは、本発明の実施形態に従って図４に示すＴＦＴの製造方法を示す断面図である。
図５Ａを参照すると、第１のゲート副電極１２４ａ及び第２のゲート副電極１２４ｂは、基板１１０上に形成される。ゲート電極１２４の材料、厚さ、及びパターンを形成する方法は、図２Ａを参照して上述した説明と同一であり得る。
図５Ｂを参照すると、第１のゲート副絶縁膜１４０ａは、ゲート電極１２４上に形成され、第２のゲート絶縁物１４０ｂは、第１のゲート副絶縁膜１４０ａ上に形成され、第１の酸化物層１５４ｍは、第２のゲート副絶縁膜１４０ｂ上に形成され、エッチバック材料１５７ｍは、第１の酸化物層１５４ｍ上に形成される。第１のゲート副絶縁膜１４０ａ、第２のゲート副絶縁膜１４０ｂ、第１の酸化物層１５４ｍ 、及びエッチバック材料１５７ｍは、図１を参照して上述した第１のゲート副絶縁膜１４０ａ、第２のゲート副絶縁膜１４０ｂ、及び／又は半導体層１５４に含まれた材料と同一の材料を含み得る。本発明の一実施形態において、第１のゲート副絶縁膜１４０ａは、窒化ケイ素（ＳｉＮｘ）を含み得、第２のゲート副絶縁膜１４０ｂは、酸化ケイ素（ＳｉＯｘ）を含み得、第１の酸化物層１５４ｍは、インジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ）を含み得、エッチバック材料１５７ｍは、酸化ケイ素（ＳｉＯｘ）を含み得る。窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、及びインジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ）は、図２Ｂを参照して上述した同一の方法で形成され得る。
図５Ｃを参照すると、エッチバック材料１５７ｍは、パターニングされたフォトレジスト５２をマスクとして使用してエッチング工程でパターニングされることによりエッチバックレイヤー１５７を形成する。エッチバック材料１５７ｍは、ドライエッチング又はウェットエッチングによりエッチングされ得る。エッチバックレイヤー１５７は、半導体層１５４とオーバーラップする。
図５Ｄを参照すると、第１の酸化物層１５４ｍは、パターニングされたフォトレジスト５２及びエッチバックレイヤー１５７をマスクとして使用してエッチングされることにより半導体層１５４を形成する。第１の酸化物層１５４ｍは、図２Ａを参照して説明した酸化補助剤を除いた第１のエッチング液でエッチングされ得る。半導体層１５４の全体は、ゲート電極１２４とオーバーラップし得る。対照的に、図２Ｄに示す以前の実施形態は、半導体層１５４によりオーバーラップされたゲート電極１２４の全体を含む。
図５Ｅを参照すると、パターニングされたフォトレジスト（patterned photo resist）５２は、既知のアッシング（ashing）工程により予め定められた厚さだけ均一に除去される。アッシング工程により形成されたフォトレジストパターン５２の幅は、エッチバックレイヤー１５７の幅より約０．２マイクロメータ（“μｍ”）乃至約６μｍ小さく形成され得る。
図５Ｆを参照すると、エッチバックレイヤー１５７の一部及び第２のゲート副絶縁膜１４０ｂの一部は、フォトレジストパターン５２をマスクとして使用することにより同時にエッチングされる。第２のゲート副絶縁膜１４０ｂの一部は、ゲート電極１２４と半導体層１５４とをオーバーラップする最終の第２のゲート副絶縁膜１４０ｂを形成するためにエッチングされる。最終の第２のゲート副絶縁膜１４０ｂの全体は、ゲート電極１２４及び半導体層１５４とオーバーラップされ、他方、図１及び図２Ｇに示す最終の第２のゲート副絶縁膜１４０ｂは、ゲート電極１２４及び半導体層１５４の全体とオーバーラップされる。エッチバックレイヤー１５７の一部及び第２のゲート副絶縁膜１４０ｂの一部は、図５Ｃを参照して上述したエッチング工程によりエッチングされ得る。エッチバックレイヤー１５７の幅は、半導体層１５４の幅より小さいことがある。
図５Ｇを参照すると、エッチバックレイヤー１５７上のフォトレジストパターン５２が除去される。
図５Ｈを参照すると、第２の酸化物層１６５ｍは、第１のゲート副絶縁膜１４０ａ、半導体層１５４及び／又はエッチバックレイヤー１５７の直上に形成され、第１の金属層１７７ｍは、第２の酸化物層１６５ｍの上に形成され、第２の金属層１７４ｍは、第１の金属層１７７ｍの上に形成される。第２の酸化物層１６５ｍは、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み得、第１の金属層１７７ｍは、銅（Ｃｕ）を含み得、第２の金属層１７４ｍは、銅マンガン合金を含み得る。第２の酸化物層１６５ｍ、第１の金属層１７７ｍ、及び第２の金属層１７４ｍを形成する方法は、図２Ｂを参照して上述した方法と同一であり得る。本発明の一実施形態において、第２の金属層１７４ｍは、省略され得る。
図５Ｉを参照して、ソース電極１７３及びドレーン電極１７５のパターンを形成するための方法が説明される。第２の酸化物層１６５ｍ、第１の金属層１７７ｍ、及び第２の金属層１７４ｍは、ソース電極１７３及びドレーン電極１７５を形成するためにフォトレジストパターンをマストとして使用することによりともにエッチングされ得る。第２の酸化物層１６５ｍ、第１の金属層１７７ｍ、及び第２の金属層１７４ｍは、図２Ｆを参照して上述したチャネル部エッチングのためのエッチング液によりエッチングされ得る。ソース電極１７３は、第１のソース副電極１６５ｓ、第２のソース副電極１７７ｓ、及び第３のソース副電極１７４ｓを含み、ドレーン電極１７５は、第１のドレーン副電極１６５ｄ、第２のドレーン副電極１７７ｄ、及び第３のドレーン副電極１７４ｄを含む。第２の金属層１７４ｍは、第３のソース副電極１７４ｓ及び第３のドレーン副電極１７４ｄを形成し、第１の金属層１７７ｍは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄを形成し、第２の酸化物層１６５ｍは、第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄを形成する。
保護膜１８０は、ソース電極１７３及びドレーン電極１７５上に形成される。その後に、図４に示すようなＴＦＴが最終的に形成される。保護膜１８０は、第１の副保護膜１８１と第２の副保護膜１８３とを含み得る。第１の副保護膜１８１及び第２の副保護膜１８３は、図１を参照して上述したものと同一の材料及び厚さを含み得る。本発明の一実施形態において、第１の副保護膜１８１は、省略され得、第２の副保護膜１８３は、ソース電極１７３及びドレーン電極１７５上に形成され得る。本発明によるＴＦＴ及びその製造方法の実施形態において、半導体層又はソース電極及びドレイン電極に含まれた原子は、他の層に拡散するか、還元されるか、又は抽出されることを防止することにより、ＴＦＴ特性の高信頼性を保証することができる。
以下、図６乃至図７Ｂを参照して本発明の実施形態によるＴＦＴパネル１００が詳細に説明される。図６は、本発明によるＴＦＴパネル１００の配置図である。図７Ａ及び図７Ｂは、図６に示すＴＦＴパネル１００を７−７’線に沿って切断した断面図である。図１乃至図２Ｇ及び図４乃至図５Ｉを参照して上述したＴＦＴ及びその製造方法は、ＴＦＴパネル１００を製造するのに使用され得る。したがって、ＴＦＴパネル及びその製造方法を説明するにあたり上述した説明と重複することは、省略される。
図６乃至図７Ａを参照して、本発明の実施形態によるＴＦＴパネル１００が詳細に説明される。ゲート層導電体（図示せず）は、ガラス又はプラスチック材質を含む基板１１０上に形成されることにより、複数のゲートライン１２１、複数のゲート電極１２４、及び複数の維持電極線１２５を形成する。本発明の実施形態において、ゲート層導電体は、ゲート電極１２４の第１のゲート副電極１２４ａを形成する第１のゲート層（図示せず）及びゲート電極１２４の第２のゲート副電極１２４ｂを形成する第２のゲート層（図示せず）を含み得る。第１のゲート副電極１２４ａ及び第２のゲート副電極１２４ｂは、図１及び図２Ａを参照して上述した製造方法と同一の方法により形成され得る。基板１１０の厚さは、約０．２ｍｍ乃至約０．７ｍｍである。複数のゲートライン１２１は、横方向に主に伸張しており、ゲート信号を送信する。複数のゲートライン１２１の各々は、ゲートライン１２１から突出した複数のゲート電極１２４を含む。維持電極線１２５は、共通電圧（Ｖｃｏｍ）、例えば、直流（ＤＣ）又は２つ以上のサイズを有する予め定められたスイング電圧を送信する。本発明の一実施形態において、ゲートライン１２１、維持電極線１２５、及びゲート電極１２４は、同時に形成され得る。
ゲート絶縁膜１４０は、ゲート層導電体上に形成される。ゲート絶縁膜１４０は、第１のゲート副絶縁膜１４０ａ及び第２のゲート副絶縁膜１４０ｂを含み得る。ゲート絶縁膜１４０は、図１及び図２Ｂを参照して上述した製造方法と同一の方法により形成され得る。
半導体層１５４は、ゲート絶縁膜１４０上に形成され、データライン１７１、ソース電極１７３、及びドレーン電極１７５は、半導体層１５４上に形成される。データライン１７１は、第１の副データライン１６５ｔ、第２の副データライン１７７ｔ、及び第３の副データライン１７４ｔを含み得、ソース電極１７３は、第１のソース副電極１６５ｓ、第２のソース副電極１７７ｓ、及び第３のソース副電極１７４ｓを含み得、ドレーン電極１７５は、第１のドレーン副電極１６５ｄ、第２のドレーン副電極１７７ｄ、及び第３のドレーン副電極１７４ｄを含み得る。半導体層１５４、ソース電極１７３、及びドレーン電極１７５は、図１及び図２Ｂ乃至図２Ｇを参照して上述した製造方法と同一の方法により形成され得る。
第１の副データライン１６５ｔは、図２Ｂを参照して上述した第２の酸化物層１６５ｍにより形成され得、第２の副データライン１７７ｔは、第１の金属層１７７ｍにより形成され得、第３の副データライン１７４ｔは、第２の金属層１７４ｍにより形成され得る。第１の副データライン１６５ｔ、第２の副データライン１７７ｔ、及び第３の副データライン１７４ｔは、図２Ｂ乃至図２Ｇを参照して上述したソース電極１７３及びドレーン電極１７５を形成する製造方法と同一の方法により形成され得る。第１の副データライン１６５ｔ、第１のソース副電極１６５ｓ、及び第１のドレーン副電極１６５ｄは、同一の材料を含み得、及び／又は、同一の材料により同時に形成され得る。第２の副データライン１７７ｔ、第２のソース副電極１７７ｓ、及び第２のドレーン副電極１７７ｄは、同一の材料を含み得、及び／又は、同一の材料により同時に形成され得る。第３の副データライン１７４ｔ、第３のソース副電極１７４ｓ、及び第３のドレーン副電極１７４ｄは、同一の材料を含み得、及び／又は、同一の材料により同時に形成され得る。
ガリウム亜鉛酸化物（ＧａＺｎＯ）を含む第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、半導体層１５４とソース電極１７３間、又は半導体層１５４とドレーン電極１７５間の接触抵抗を低くし得る。ガリウム亜鉛酸化物（ＧａＺｎＯ）を含む第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、半導体層１５４の酸化物半導体に含まれたイオン、例えば、インジウム（Ｉｎ）が還元され抽出されることを減少させるか又は効率的に防止することができる。ガリウム亜鉛酸化物（ＧａＺｎＯ）を含む第１のソース副電極１６５ｓ及び第１のドレーン副電極１６５ｄは、第２のソース副電極１７７ｓ及び第２のドレーン副電極１７７ｄに含まれた金属原子、例えば、銅（Ｃｕ）が半導体層１５４に拡散することを効率的に防止することができる。第３の副データライン１７４ｔ、第３のソース副電極１７４ｓ、及び第３のドレーン副電極１７４ｄは、第２の副データライン１７７ｔ、第２のソース副電極１７７ｓ、及び第２のドレーン副電極１７７ｄがリフティング（lifting）されるか又は腐食されることを減少させるか又は効率的に防止することができる。第３の副データライン１７４ｔ、第３のソース副電極１７４ｓ、及び第３のドレーン副電極１７４ｄを形成する物質は、ＴＦＴパネル１００を製造する工程でフォトレジスト膜との良好な接着力を有することができる。第１の副データライン１６５ｔは、半導体層１５４と直接接触し得る。
保護膜１８０は、ゲート絶縁膜１４０、半導体層１５４、及び／又は第３の副データライン１７４ｔ、第３のソース副電極１７４ｓ、及び第３のドレーン副電極１７４ｄ上に形成される。保護膜１８０は、第１の副保護膜１８１と第２の副保護膜１８３とを含み得る。保護膜１８０は、図１を参照して上述した製造方法と同一の方法により形成され得る。保護膜１８０は、ドレーン電極１７５の一端を露出する複数の接触孔１８５を有する。
複数の画素電極１９１は、保護膜１８０上に形成される。画素電極１９１は、接触孔１８５を通してドレーン電極１７５と電気的及び／又は物理的に接続されており、ドレーン電極１７５からデータ電圧を受信する。データ電圧を受信する画素電極１９１と共通電圧を受信するＴＦＴパネル１００の共通電極（図示せず）間により生成される電場は、ＴＦＴパネル１００の２つの基板又は２つの電極間の液晶層（図示せず）の液晶分子の方向を決定する。この液晶層は、２つの電極を有する液晶蓄電器（liquid crystal capacitor）を形成し、ＴＦＴがターンオフ（turn-off）となった後にもデータ電圧を維持する。画素電極１９１は、維持電極線１２５をオーバーラップすることにより維持蓄電器を形成し、これにより、電圧を保持するための液晶蓄電器の能力を強化することができる。画素電極１９１は、インジウムスズ酸化物（ＩＴＯ）又はインジウム亜鉛酸化物（ＩＺＯ）のような透明導電体を含み得る。このように製造されたＴＦＴパネル１００は、長時間動作後にもＴＦＴの優秀な特性を維持することができる。
以下、図６及び図７Ｂを参照して、本発明の実施形態によるＴＦＴパネル１００が詳細に説明される。複数のゲートライン１２１、複数のゲート電極１２４、及び複数の維持電極線１２５は、図６及び図７Ａを参照して上述した方法と同一の方法により基板１１０上に形成され得る。
第１のゲート副絶縁膜１４０ａは、ゲート電極１２４上に形成される。第２のゲート副絶縁膜１４０ｂは、ゲート電極１２４とオーバーラップし、第１のゲート副絶縁膜１４０ａ上に形成される。
半導体層１５４は、第２のゲート副絶縁膜１４０ｂ上に形成され、エッチバックレイヤー１５７は、半導体層１５４上に形成される。第１のゲート副絶縁膜１４０ａ、第２のゲート副絶縁膜１４０ｂ、半導体層１５４、及びエッチバックレイヤー１５７は、図４及び図５Ｂ乃至図５Ｇを参照して上述した方法と同一の方法により形成され得る。
データライン１７１、ソース電極１７３、及びドレーン電極１７５は、第１のゲート副絶縁膜１４０ａ、半導体層１５４、及び／又はエッチバックレイヤー１５７上に形成される。データライン１７１は、第１の副データライン１６５ｔ、第２の副データライン１７７ｔ、及び第３の副データライン１７４ｔを含み得、ソース電極１７３は、第１のソース副電極１６５ｓ、第２のソース副電極１７７ｓ、及び第３のソース副電極１７４ｓを含み得、ドレーン電極１７５は、第１のドレーン副電極１６５ｄ、第２のドレーン副電極１７７ｄ、及び第３のドレーン副電極１７４ｄを含み得る。ソース電極１７３及びドレーン電極１７５は、図４及び図５Ｈ乃至図５Ｉを参照して上述した方法と同一の方法により形成され得る。
第１の副データライン１６５ｔは、図２Ｂを参照して上述した第２の酸化物層１６５ｍにより形成され得、第２の副データライン１７７ｔは、第１の金属層１７７ｍにより形成され得、第３の副データライン１７４ｔは、第２の金属層１７４ｍにより形成され得る。第１の副データライン１６５ｔ、第２の副データライン１７７ｔ、及び第３の副データライン１７４ｔは、図４及び図５Ｈ乃至図５Ｉを参照して上述した方法と同一の方法により形成され得る。第１の副データライン１６５ｔは、第１のゲート副絶縁膜１４０ａと接触し得る。第１のソース副電極１６５ｓ、第１のドレーン副電極１６５ｄ、第３の副データライン１７４ｔ、及び第３のドレーン副電極１７４ｄは、図６及び図７Ａを参照して上述した効果と同一の効果を有し得る。
保護膜１８０は、ゲート絶縁膜１４０、第３のソース副電極１７４ｓ、及び第３のドレーン副電極１７４ｄ、及び／又はエッチバックレイヤー１５７上に形成される。保護膜１８０は、第１の副保護膜１８１と第２の副保護膜１８３とを含み得る。保護膜１８０は、図１を参照して上述した製造方法と同一の方法により形成され得る。保護膜１８０は、ドレーン電極１７５の一端を露出する複数の接触孔１８５を有する。
複数の画素電極１９１は、保護膜１８０上に形成される。画素電極１９１は、図６及び図７Ａを参照して上述した製造方法と同一の方法により形成され得る。
この製造されたＴＦＴパネル１００は、長時間動作後にもＴＦＴの優秀な特性を保持することができる。
以上、本発明を具体的な実施形態を参照して詳細に説明してきたが、本発明の範囲及び趣旨を逸脱することなく様々な変更が可能であるということは、当業者には明らかであり、本発明の範囲は、上述の実施形態に限定されるべきではなく、特許請求の範囲の記載及びこれと均等なものの範囲内で定められるべきである。
１００：薄膜トランジスタパネル
１１０：基板
１２１：複数のゲートライン
１２５：複数の維持電極線
１４０：ゲート絶縁膜
１５４：半導体層
１５７：エッチバックレイヤー
１７１：データライン
１７３：ソース電極
１７５：ドレーン電極
１８０：保護膜
１８５：接触孔
１９１：画素電極

Claims (7)

  1. ゲート電極及びゲート絶縁膜と、
    前記ゲート絶縁膜上に形成された酸化物半導体層と、
    前記酸化物半導体層上に相互に離隔して形成されたドレーン電極及びソース電極とを具備し、
    前記ドレーン電極は、
    前記酸化物半導体層上に形成された第１のドレーン副電極と、
    前記第１のドレーン副電極上に形成された第２のドレーン副電極とを有し、
    前記ソース電極は、
    前記酸化物半導体層上に形成された第１のソース副電極と、
    前記第１のソース副電極上に形成された第２のソース副電極とを有し、
    前記第１のドレーン副電極及び前記第１のソース副電極は、ガリウム亜鉛酸化物（ＧａＺｎＯ）を含み、前記第２のドレーン副電極及び前記第２のソース副電極は、金属原子を含むことを特徴とする薄膜トランジスタ。
  2. 前記第１のソース副電極又は前記第１のドレーン副電極は、実質的に透明であることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記ガリウム亜鉛酸化物（ＧａＺｎＯ）に含まれたガリウム（Ｇａ）対亜鉛（Ｚｎ）の含量比は、約２原子％乃至約２０原子％対約８０原子％乃至約９８原子％であることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
  4. 前記ドレーン電極は、前記第２のドレーン副電極上に形成された第３のドレーン副電極をさらに有し、
    前記ソース電極は、前記第２のソース副電極上に形成された第３のソース副電極をさらに有し、
    前記第３のドレーン副電極及び前記第３のソース副電極は、銅マンガン窒化物（ＣｕＭｎＮ）を含むことを特徴とする請求項１〜３のいずれかに記載の薄膜トランジスタ。
  5. 前記第１のソース副電極又は前記第１のドレーン副電極の厚さは、約５０Å乃至約１，０００Åであることを特徴とする請求項１〜４のいずれかに記載の薄膜トランジスタ。
  6. 前記第１のソース副電極又は前記第１のドレーン副電極のキャリア濃度は、前記酸化物半導体層のキャリア濃度より大きいことを特徴とする請求項１〜５のいずれかに記載の薄膜トランジスタ。
  7. 前記第１のソース副電極又は前記第１のドレーン副電極のキャリア濃度は、約１０１７／ｃｍ３乃至約１０２１／ｃｍ３であることを特徴とする請求項１〜６のいずれかに記載の薄膜トランジスタ。
JP2011263718A 2011-06-14 2011-12-01 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法 Pending JP2013004958A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110057366A KR20120138074A (ko) 2011-06-14 2011-06-14 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR10-2011-0057366 2011-06-14

Publications (1)

Publication Number Publication Date
JP2013004958A true JP2013004958A (ja) 2013-01-07

Family

ID=44674582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011263718A Pending JP2013004958A (ja) 2011-06-14 2011-12-01 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法

Country Status (5)

Country Link
US (1) US20120319112A1 (ja)
EP (1) EP2535936B1 (ja)
JP (1) JP2013004958A (ja)
KR (1) KR20120138074A (ja)
CN (1) CN102832253A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014195074A (ja) * 2013-03-28 2014-10-09 Samsung Display Co Ltd 薄膜トランジスタ表示板およびその製造方法
KR20150022676A (ko) * 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
WO2015083037A1 (en) * 2013-12-03 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2016006839A (ja) * 2014-06-20 2016-01-14 三菱瓦斯化学株式会社 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法
JP2016039241A (ja) * 2014-08-07 2016-03-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子の製造方法、有機ｅｌ表示パネルの製造方法、エッチング装置及びウェットエッチング方法
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ
US9824942B2 (en) 2014-04-15 2017-11-21 Joled Inc. Method of manufacturing thin-film transistor substrate including a copper alloy film
JP2018164107A (ja) * 2013-04-12 2018-10-18 株式会社半導体エネルギー研究所 トランジスタ
JP2018164109A (ja) * 2013-09-23 2018-10-18 株式会社半導体エネルギー研究所 半導体装置
JP2019503587A (ja) * 2016-01-14 2019-02-07 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 導電構造及び薄膜トランジスタアレイパネルの製造方法
JP2019518322A (ja) * 2016-01-14 2019-06-27 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 薄膜トランジスタアレイパネル
JP2020047952A (ja) * 2013-03-28 2020-03-26 株式会社半導体エネルギー研究所 半導体装置
US10950735B2 (en) 2018-07-09 2021-03-16 Toshiba Memory Corporation Semiconductor device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102039102B1 (ko) * 2012-12-24 2019-11-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103904126B (zh) * 2012-12-26 2016-08-24 深圳市金誉半导体有限公司 薄膜晶体管
JP6044337B2 (ja) * 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
CN103715264A (zh) 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
KR102166898B1 (ko) 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN103715272A (zh) * 2014-01-16 2014-04-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN103730190B (zh) * 2014-01-16 2016-08-17 广州新视界光电科技有限公司 复合铜导电薄膜及其制备方法以及金属布线电路
CN106170869B (zh) 2014-03-07 2020-01-10 H.C.施塔克公司 用于电子装置中的金属化的蚀刻化学成份
WO2016084687A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
KR20160129160A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104992950A (zh) * 2015-06-05 2015-10-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105140131A (zh) 2015-07-15 2015-12-09 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
CN105161523B (zh) 2015-08-13 2018-09-25 京东方科技集团股份有限公司 一种电极、薄膜晶体管、阵列基板及显示设备
JP6445717B2 (ja) * 2015-11-27 2018-12-26 シャープ株式会社 ウェットエッチング方法、及び半導体装置の製造方法
CN207458949U (zh) * 2017-09-26 2018-06-05 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN108598171A (zh) * 2017-12-28 2018-09-28 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管及其制造方法
US10756116B2 (en) * 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
CN108987468A (zh) * 2018-06-26 2018-12-11 浙江大学 一种i-v族共掺杂非晶氧化物半导体薄膜与薄膜晶体管
CN110021531B (zh) * 2019-03-25 2021-11-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN114695529A (zh) * 2022-03-16 2022-07-01 Tcl华星光电技术有限公司 Tft基板及其制作方法、液晶显示面板和oled显示面板
US20230378350A1 (en) * 2022-05-19 2023-11-23 Taiwan Semiconductor Manufacturing Company Ltd. Source/drain engineering for ferroelectric field effect transistors

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181304A (ja) * 1988-09-22 1990-07-16 Nippon Soken Inc 酸化亜鉛系透明導電膜およびその製膜方法
JPH0874033A (ja) * 1994-09-02 1996-03-19 Asahi Glass Co Ltd 液晶表示用電極
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090101903A1 (en) * 2007-10-22 2009-04-23 Au Optronics Corporation Thin film transistor and method for manufaturing thereof
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
TW200822232A (en) * 2006-11-06 2008-05-16 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
JP5343417B2 (ja) * 2008-06-25 2013-11-13 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5590877B2 (ja) * 2008-12-26 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN105161543A (zh) * 2009-09-24 2015-12-16 株式会社半导体能源研究所 半导体器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181304A (ja) * 1988-09-22 1990-07-16 Nippon Soken Inc 酸化亜鉛系透明導電膜およびその製膜方法
US5470618A (en) * 1988-09-22 1995-11-28 Nippon Soken, Inc. Method of making zinc-based transparent conductive film
JPH0874033A (ja) * 1994-09-02 1996-03-19 Asahi Glass Co Ltd 液晶表示用電極
JP2006148040A (ja) * 2004-11-17 2006-06-08 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20090101903A1 (en) * 2007-10-22 2009-04-23 Au Optronics Corporation Thin film transistor and method for manufaturing thereof
JP2010056542A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016519429A (ja) * 2013-03-19 2016-06-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 多層パッシベーション又はエッチング停止ｔｆｔ
US11990551B2 (en) 2013-03-28 2024-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014195074A (ja) * 2013-03-28 2014-10-09 Samsung Display Co Ltd 薄膜トランジスタ表示板およびその製造方法
JP2020047952A (ja) * 2013-03-28 2020-03-26 株式会社半導体エネルギー研究所 半導体装置
KR20220019733A (ko) * 2013-04-12 2022-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11063066B2 (en) 2013-04-12 2021-07-13 Semiconductor Energy Laboratory Co., Ltd. C-axis alignment of an oxide film over an oxide semiconductor film
KR102616275B1 (ko) 2013-04-12 2023-12-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 액정 표시 장치
US11843004B2 (en) 2013-04-12 2023-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having specified relative material concentration between In—Ga—Zn—O films
KR20230074457A (ko) * 2013-04-12 2023-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 액정 표시 장치
JP2018164107A (ja) * 2013-04-12 2018-10-18 株式会社半導体エネルギー研究所 トランジスタ
KR102428373B1 (ko) 2013-04-12 2022-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2020191453A (ja) * 2013-04-12 2020-11-26 株式会社半導体エネルギー研究所 半導体装置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
KR20150022676A (ko) * 2013-08-23 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2018164109A (ja) * 2013-09-23 2018-10-18 株式会社半導体エネルギー研究所 半導体装置
WO2015083037A1 (en) * 2013-12-03 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9824942B2 (en) 2014-04-15 2017-11-21 Joled Inc. Method of manufacturing thin-film transistor substrate including a copper alloy film
JP2016006839A (ja) * 2014-06-20 2016-01-14 三菱瓦斯化学株式会社 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法
JP2016039241A (ja) * 2014-08-07 2016-03-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子の製造方法、有機ｅｌ表示パネルの製造方法、エッチング装置及びウェットエッチング方法
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
JP2019518322A (ja) * 2016-01-14 2019-06-27 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 薄膜トランジスタアレイパネル
JP2019503587A (ja) * 2016-01-14 2019-02-07 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 導電構造及び薄膜トランジスタアレイパネルの製造方法
US10950735B2 (en) 2018-07-09 2021-03-16 Toshiba Memory Corporation Semiconductor device

Also Published As

Publication number Publication date
EP2535936A1 (en) 2012-12-19
US20120319112A1 (en) 2012-12-20
KR20120138074A (ko) 2012-12-24
CN102832253A (zh) 2012-12-19
EP2535936B1 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
JP2013004958A (ja) 薄膜トランジスタ、薄膜トランジスタパネル、及びこれらを製造する方法
US9245966B2 (en) Wiring, thin film transistor, thin film transistor panel and methods for manufacturing the same
US20130048994A1 (en) Low-resistance conductive line, thin film transistor, thin film transistor panel, and method for manufacturing the same
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
KR101913207B1 (ko) 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
KR20120009993A (ko) 표시 기판 및 이의 제조 방법
WO2007091405A1 (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007258675A (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
US20220077318A1 (en) Semiconductor device and method for manufacturing same
CN105027296A (zh) 半导体装置及其制造方法
US10593809B2 (en) Semiconductor device including oxide semiconductor thin-film transistor having multilayer structure oxide semiconductor layer
KR20140106042A (ko) 박막 트랜지스터 기판 및 그 제조방법
JP6159980B2 (ja) 酸化アルミニウム膜用のエッチング液と、当該エッチング液を用いた薄膜半導体装置の製造方法
JP5828911B2 (ja) 半導体装置、表示装置および半導体装置の製造方法
TW201642479A (zh) 包含氧化物半導體層的薄膜電晶體
WO2013042608A1 (ja) 半導体装置およびその製造方法
KR20180033060A (ko) 박막 트랜지스터 및 그 제조 방법
KR20100070085A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
WO2012173035A1 (ja) 半導体装置およびその製造方法
US10256346B2 (en) Method for manufacturing a semiconductor device where a plurality of layers including a semiconductor layer made of an oxide semiconductor are stacked to form a thin film transistor
KR20140017853A (ko) 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
KR20150029843A (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160329