JP2012514881A - 移相器、フェーズド・アレイ・システム、受信信号を移相するための方法、および送信信号を移相するための方法 - Google Patents

Abstract

【課題】 移相器および方法を提供する。
【解決手段】 移相器および方法は、接地シールドされているハイブリッド結合器を含む。このハイブリッド結合器は、ハイブリッド結合器に接続された反射成端とともに、印加された信号を移相するように構成され、反射成端は並列ＬＣ回路を含む。
【選択図】 図７

Description

本発明は、無線周波移相器（radio-frequency phaseshifter）に関し、詳細には、統合フェーズド・アレイ・システム（phased arrays system）のためにミリメートル波周波数（millimeter-wave frequency）で動作する移相器に関する。

モノリシック統合に関するその要件と既存の実装例を例示する状況で、移相器およびフェーズド・アレイについて提示する。フェーズド・アレイ・システム：フェーズド・アレイ・トランシーバは、連続アンテナ信号経路間の時間遅延差の制御により空間選択性を達成する、あるクラスの複式アンテナ・システムである。この遅延差の変化により、送信信号／受信信号がコヒーレントに増加する方向を変更し、その結果、電磁ビームを「ステアリング」する。シリコンベースの技術においてフェーズド・アレイを統合したことは、最近では、高速無線通信システムおよびレーダにおける潜在的な適用のために、多大な関心を喚起している。

ミリメートル波周波数におけるフェーズド・アレイの顕著な商用適用例がいくつかある。
６０ＧＨｚにおける７ＧＨｚの産業科学医療（ＩＳＭ：Industrial, Scientific and Medical）バンドは、屋内の毎秒マルチギガビットのワイヤレス・パーソナル・エリア・ネットワーク（ＷＰＡＮ：Wireless Personal Area Networks）のために、現在、広く調査されている。このような適用例では、送信機と受信機との間の見通しリンクは、経路内の障害物により容易に破壊される可能性がある。フェーズド・アレイは、そのビームステアリング機能により、壁からの反射を利用することができ、その結果、リンクを回復することができる。

図１を参照すると、このブロック図は、１−ＤのＮ素子フェーズド・アレイ受信機１０を示しており、素子間アンテナ間隔はｄ＝λ／２であり、λは動作周波数ωに対応する自由空間波長である。電磁ビームからの振幅Ａの信号１２が角度θ_in（正方向から測定）でアレイ１０に入射すると、電磁波は連続アンテナ１６に到達する際に時間遅延を経験する。受信機内の各信号経路にある可変時間遅延ブロック１４はこの伝搬遅延を補償するものである。このようにして、各素子の適切な遅延により、加算器１８からの結合または合計した出力信号Ｓ_comb（ｔ）は、単一素子で得られるものより大きい振幅を有することになる。受信機の状況では、フェーズド・アレイ・ファクタ（ＡＦ：array factor）は、単一素子受信機と比較してアレイによって達成される追加の電力利得として定義される。

フェーズド・アレイ・ファクタは、入射角（θ）とアレイの累進遅延差（τ）の関数であり、このため、アレイの空間選択性を反映するものである。ビームポインティング方向θ_mは、最大電力利得に対応する入射角である。図２は、結果的に異なるビームポインティング方向が得られる、異なるΔτ設定に関する４素子フェーズド・アレイのアレイ・ファクタを示している。

統合反射型差分移相器（integrated reflective-type differential phase shifter）は、垂直結合線ハイブリッドと、誘導−容量性（ＬＣ）共振負荷を含む。ハイブリッド結合器は、結合が垂直に行われるように異なる金属層を使用してもう一方の上に一方が配置された差分コプレーナ・ストリップライン（ＣＰＳ）を含む。これにより、使用される領域が低減され、より容易な差分実装が可能になる。ＣＰＳの幅は同一ではなく、この特徴はそれぞれの特性インピーダンスを設定するためのより高い柔軟性を可能にする。低い方の金属レベル（たとえば、Ｍ１）では、基板損失を低減するためのシールディングとしてＣＰＳに対して直交するように金属ストリップが配置される。また、これらの金属ストリップは、ＣＰＳ内の波の伝搬速度を低減し、結合器の全体的なサイズを低減するように設計されている。ハイブリッド結合器用の反射負荷成端（reflective load termination）は並列共振ＬＣ回路によって実装される。インダクタは、反射負荷インピーダンスの虚部を、キャパシタンスの変化によって移相器全体についてより大きい位相の変化が得られるような値に設定する。インダクタの容量寄生はシャント・インダクタ値に吸収することができるので、この構造はｍｍ波に適している。この実装の特徴は、ＳｉＧｅおよびＣＭＯＳ技術における統合ならびにｍｍ波周波数での動作に適している。

差分実施形態では、結合が垂直に行われるように異なる金属層を使用してもう一方の上に一方が配置された差分コプレーナ・ストリップライン（ＣＰＳ）を有するハイブリッド結合器が含まれる。これにより、使用される領域が低減され、より容易な差分実装が可能になる。ＣＰＳの幅は同一ではない。この特徴はそれぞれの特性インピーダンスを設定するためのより高い柔軟性を可能にする。低い方の金属レベル（たとえば、Ｍ１）では、基板損失を低減するためのシールディングとしてＣＰＳに対して直交するように金属ストリップが配置される。また、これらの金属ストリップは、ＣＰＳ内の波の伝搬速度を低減し、結合器の全体的なサイズを低減するように設計されている。

シングルエンド実施形態では、結合器は、結合線と直交する金属ストリップの上／下に配置された結合線を含む。ストリップは、より小さい結合器サイズとより高い特性インピーダンスにより、結合、分離をシールドし、改善する。

移相器および方法は、接地シールドされているハイブリッド結合器を含む。このハイブリッド結合器は、ハイブリッド結合器に接続された反射成端とともに、受信信号を移相するように構成され、反射成端は並列ＬＣ回路を含む。

送信信号を移相するための方法は、１つまたは複数のアンテナに信号を分配するステップと、各アンテナに関連する移相器に依存する量だけ信号を移相するステップであって、移相器が接地シールドされているハイブリッド結合器とハイブリッド結合器に接続された反射成端とを含み、反射成端が並列ＬＣ回路を含むステップと、１つまたは複数のアンテナから移相信号を送信して移相差により空間選択性を提供するステップとを含む。

上記その他の特徴および利点は、添付図面に関して読むべき、その例示的な諸実施形態の以下の詳細な説明から明らかになるであろう。

本発明は、以下の図面に関連して好ましい諸実施形態の以下の説明に詳細を示すことになる。

従来技術によるフェーズド・アレイ受信機を示すブロック図である。 従来技術による３ビット遅延素子の異なる設定に関する４素子アレイ・ファクタ（ＡＦ）対入射角を示すグラフである。 反射型移相器を示す図である。 結合伝送路に基づく直角位相ハイブリッド（quadrature hybrid）と、奇数モードおよび偶数モード特性インピーダンスに関する設計式を示す図である。 ６０Ｈｚ反射型移相器に関する移相対反射成端のキャパシタンスのグラフである。 反射成端で使用可能な直列ＬＣ回路である。 本発明の原理による移相器のブロック図である。 本発明の原理による垂直結合コプレーナ・ストリップライン（ＣＰＳ）により実現された差分結合器の１つのセクションを例示的に示す図である。 一実施形態による移相器で使用される差分結合ＣＰＳベース・ハイブリッドの模範的なレイアウトを示す図である。 本発明の原理による結合ＣＰＳハイブリッドの電磁シミュレーションの結果（差分ポート１および２（Ｓ₁₂）と１および３（Ｓ₁₃）との間の電力ならびに位相差）を示すグラフである。 本発明の原理による移相器で使用されるシングルエンド結合ＣＰＳベース・ハイブリッドの模範的なレイアウトを示す図である。 一実施形態による反射成端として使用されるシャントＬＣ成端を示す概略図である。 シャント内の１００ｐＨインダクタの配置に関するキャパシタンスと、例示的な一実施形態により６０ＧＨｚで１８０度まで移相範囲を増加するために５０ｆＦから１００ｆＦに変化するキャパシタンスとの関数として、結果として生じる移相を示すグラフである。 異なる移相設定について設計された６０ＧＨｚ ＲＴＰＳの挿入損失を示すグラフである。 異なる移相設定について設計された６０ＧＨｚ ＲＴＰＳの挿入位相を示すグラフである。 本発明の原理により比較的狭帯域のフェーズド・アレイ内の遅延素子に対立するものとして移相器を使用するための遅延−移相近似を示すブロック図である。 一実施形態によるフェーズド・アレイ・トランシーバを示すブロック図である。

本発明の原理により、シリコン実装およびｍｍ波周波数での動作に適した反射型移相器（ＲＴＰＳ）を形成するために、接地シールドされた結合線結合器は、ＬＣ並列共振反射負荷と統合される。シングルエンド実施形態と差分実施形態の両方について考慮する。他の代替例（たとえば、分岐線結合器）と比較してより広い動作帯域幅を提供するために、結合線結合器が選択される。統合実装例でこの結合器によって得られる偶数モードおよび奇数モード・インピーダンスはｍｍ波周波数で反射型移相器（ＲＴＰＳ）にとって十分なものである。差分ケースでは、一実施形態の結合器は、結合が垂直に行われるように異なる金属層を使用してもう一方の上に一方が配置された差分コプレーナ・ストリップライン（ＣＰＳ）を含む。これにより、使用される領域が低減され、より容易な差分実装が可能になる。シングルエンド・ケースでは、一実施形態による結合器は、結合線と直交する金属ストリップの上／下に配置された結合線を含む。ストリップは、より小さい結合器サイズとより高い特性インピーダンスにより、結合、分離をシールドし、改善する。

他の諸実施形態では、シングルエンド実施形態と差分実施形態のいずれでもハイブリッド結合器用の反射負荷成端は並列共振ＬＣ回路によって実装される。シリコン技術におけるバラクタのキャパシタンスの限られた変動により、ＲＴＰＳ内で達成可能な移相変動が制限される。この実施形態では、インダクタは、反射負荷インピーダンスの虚部を、キャパシタンスの変化によってより大きい位相の変化が得られるような値に設定する。インダクタの容量寄生はシャント・インダクタ値に吸収することができるので、この構造はｍｍ波に適している。

本発明の諸実施形態は、完全にハードウェアの実施形態またはハードウェア要素とソフトウェア要素（ファームウェア、常駐ソフトウェア、マイクロコードなどを含むが、これらに限定されない）の両方を含む実施形態の形を取ることができる。

本明細書に記載されている諸実施形態は、集積回路チップ、光学台、送信機または受信機、あるいは無線伝送または無線通信を使用するその他の装置またはデバイス用の設計の一部である可能性がある。チップ設計は、グラフィカル・コンピュータ・プログラミング言語で作成し、コンピュータ記憶媒体（ディスク、テープ、物理的ハード・ディスク、またはストレージ・アクセス・ネットワーク内などの仮想ハード・ディスクなど）に保管することができる。設計者がチップを製作しないかまたはチップを製作するために使用されるフォトリソグラフィ・マスクを製作しない場合、設計者はその結果得られる設計を物理的手段による（たとえば、設計を保管する記憶媒体のコピーを提供することによる）かまたは電子的に（たとえば、インターネットによる）このようなエンティティに直接または間接的に伝送する。保管された設計は次に、フォトリソグラフィ・マスクの製作のために適切なフォーマット（たとえば、グラフィック・データ・システムＩＩ（ＧＤＳＩＩ））に変換され、このマスクは典型的にウェハ上に形成すべき、問題のチップ設計の複数のコピーを含む。フォトリソグラフィ・マスクは、エッチングまたはその他の加工を行うべきウェハの領域（あるいはその上の層またはその両方）を定義するために使用される。

その結果得られる集積回路チップは、粗ウェハの形で（すなわち、複数のパッケージ化していないチップを有する単一ウェハとして）、むき出しのダイとして、またはパッケージ化した形で製作者から配布することができる。後者の場合、チップは単一チップ・パッケージ（リードがマザーボードまたはその他の高レベル・キャリアに固定されたプラスチック・キャリアなど）またはマルチチップ・パッケージ（表面相互接続または埋設相互接続の一方または両方を有するセラミック・キャリアなど）内に搭載される。いずれの場合も、チップは次に、（ａ）マザーボードなどの中間製品、または（ｂ）最終製品の一部として、他のチップ、個別回路素子、あるいはその他の信号処理デバイス、またはこれらの組み合わせと統合される。最終製品は、おもちゃおよびその他のローエンド適用例から、ディスプレイ、キーボードまたはその他の入力装置、および中央処理装置を有する高機能コンピュータ製品に及ぶ、集積回路チップを含む任意の製品にすることができる。

次に、同様の番号が同じかまたは同様の要素を表している図面、最初に図３を参照すると、反射型移相器（ＲＴＰＳ）の一般的なブロック図が描写されている。ＲＴＰＳは、３ｄＢで９０°のハイブリッド結合器２２と、純粋に反応性で可変の負荷成端２４とを含む。入力信号２６がＲＴＰＳの入力ポート２８に入射すると、その信号は９０°の位相差で直通出力３０および結合出力３２に到達する、等しい電力の２つの成分に分裂する。これらのポート３０および３２では、信号は成端２４の反応性により完全反射を経験する。この完全反射は、可変無効負荷２４の値に依存する移相によって達成される。次に、入力ポートと結合ポートとの９０°の移相は直通ポート３０と出力ポート３２との９０°のずれによってバランスが取られるので、反射信号は出力ポート３４（結合器の分離ポートである）でコヒーレントに結合する。結合ポートからの反射信号は追加の９０°のずれを被るので、反射信号は入力ポート２８で破壊的に結合する。

ＲＴＰＳにおける損失の２つの主な発生源は、結合器２２を実装するために使用される伝送路内の損失と、反射成端２４における損失である。オンチップ無効成分の有限のＱ（quality factor）によって反射成端に抵抗成分が持ち込まれる。これにより反射が不完全になり、その結果、損失が持ち込まれる。３ｄＢで９０°のハイブリッド結合器は結合伝送路を使用して実装することができる。

図４を参照すると、２結合線結合器４０が例示的に描写されている。適切に機能するために、結合伝送路４２および４４の偶数モード特性インピーダンスＺ_0,eおよび奇数モード特性インピーダンスＺ_0,oが式４６および４８に応じて与えられなければならない。結合係数ｃは３ｄＢ結合器の場合に０．７である。加えて、波長は偶数モードおよび奇数モードで等しくなければならず、結合伝送路の長さはその値の４分の１でなければならない。また、反射成端の設計は慎重な考慮を必要とする。設計周波数におけるＲＴＰＳの移相は反射成端での実効キャパシタンスである。

図５を参照すると、キャパシタンスに対する移相の依存状態が例示的に示されている。１８０°の移相範囲を達成するためにバラクタのみを使用して発射成端が実装される場合、バラクタのキャパシタンスは０から∞まで変化しなければならない。この問題を克服するために、高次反射成端を使用することができる。反射成端を形成するためにインダクタ（Ｌｓ）がバラクタ（Ｃｖ）に直列に接続される一例が図６に示されている。これらの概念を使用すると、本発明の原理により改善された移相器が提供される。

図７を参照すると、このブロック図は本発明の原理による移相器１００を例示的に示している。シリコン実装およびｍｍ波周波数での動作に適したＲＴＰＳを形成するために、接地シールドされた結合線結合器１０２はＬＣ並列共振反射負荷１０４および１０６と統合される。他の代替例（たとえば、分岐線結合器）と比較してより広い動作帯域幅を提供するために、結合線結合器１０２が選択される。統合実装例でこの結合器１０２によって得られる偶数モードおよび奇数モード・インピーダンス１０４および１０６はｍｍ波周波数でＲＴＰＳにとって十分なものである。差分ケースでは、この結合器は、結合が垂直に行われるように異なる金属層を使用してもう一方の上に一方が配置された差分コプレーナ・ストリップライン（ＣＰＳ）を含むことができる。これにより、使用される領域が低減され、より容易な差分実装が可能になる。シングルエンド・ケースでは、この結合器は、結合線と直交する金属ストリップの上／下に配置された結合線を含む。

シングルエンド実施形態と差分実施形態のいずれでもハイブリッド結合器用の反射負荷成端１０４および１０６は、好ましくは、並列共振ＬＣ回路によって実装される。シリコン技術におけるバラクタのキャパシタンスの限られた変動により、ＲＴＰＳ内で達成可能な移相変動が制限される。インダクタは、反射負荷インピーダンスの虚部を、キャパシタンスの変化によってより大きい位相の変化が得られるような値に設定する。インダクタの容量寄生はシャント・インダクタ値に吸収することができるので、この構造はｍｍ波に適している。

結合器１０２は、その入力／出力ポート間で９０度の移相を実行する。（たとえば、任意の位相について）移相器として動作するために、結合器１０２は反射負荷１０４および１０６に接続される。結合器１０２は、特に統合実装例で、移相器の一部を形成し、良好な性能を達成するように設計される。

図８を参照すると、差分垂直結合線結合器２００の１つのセクションが例示的に描写されている。この実施形態では、コプレーナ・ストリップライン（ＣＰＳ）２０２は２つの異なる金属層２０４および２０６（今後、信号金属層と呼ばれる）に実装され、それらの間の垂直結合２１０が活用される。偶数モードでは、２つのＣＰＳ内の電流（矢印ＡおよびＢ）が平行であるときに、線間の磁場が増加し（線２１１）、その結果、各線の単位長あたりのインダクタンスおよび特性インピーダンスが増加する。奇数モードでは、磁場が電流（矢印ＡおよびＣ）により相殺され、その結果、各線の単位長あたりのインダクタンスが減少する（線２１２）。その上、層２０４および２０６の２つの線２０２間には、特性インピーダンスを低減するような著しい平行板キャパシタンスが存在する。

損失の大きいシリコン基板２１５から線２０２を分離するために、２つの前述の金属層２０４および２０６とは異なる１つの金属層または複数の層にシールディング金属ストリップ（たとえば、ストリップ２０８）が実装される。このシールディングの結果として、偶数モードと奇数モードのいずれでも、シールド層により近い信号層でより高いキャパシタンスが検出される。偶数モードと奇数モードの両方でこの効果のバランスを取り、等しいインピーダンスを維持するために、本発明の原理の一態様により、信号金属レベルＣＰＳのうちの一方（２０６）の幅をもう一方の信号金属ＣＰＳ（２０４）に対して低減する。

特に有用な諸実施形態は基板２１５上に結合器２００が形成されていることを理解されたい。基板２１５は、シリコン基板、ＳｉＧｅ、または任意のその他の適切な基板材料を含むことができる。差分またはシングルエンド実施形態の形成は、好ましくは、半導体加工作業を使用するシリコン集積化のために企図されている。ＣＭＯＳタイプの集積化と同様の集積回路処理を使用して、金属層を付着させ、エッチングすることができる。特徴の形成は高い正確さで実行することができる。たとえば、結合ＣＰＳの幅および間隔は、所望の特性インピーダンスを達成するように選択することができる。加えて、基板損失および結合器のサイズを低減するために、金属層（たとえば、Ｍ１）内にシールディング・ストリップが配置される。

図９を参照すると、ＲＴＰＳで使用される差分結合ＣＰＳベース・ハイブリッドの模範的なレイアウト３０２が例示的に示されている。このハイブリッドは、チップ面積を節約するために曲げられている。結合器３０２は２つのストリップライン３０４を含み、それぞれが２つの金属層を含む（図８を参照）。結合器３０２は結合線３０４を含み、接地ストリップ３０６は他の金属層内にある。図１０は、結合ＣＰＳハイブリッドの電磁シミュレーションの結果を描写している。ポート１、２、３、および４はそれぞれ、差分入力ポート、結合ポート、直通ポート、および分離ポートを表している。入力から直通ポート（Ｓ₁₃）および結合ポート（Ｓ₁₂）への伝達関数は、たとえば、図１０の一方のグラフに示されている−３．３ｄＢおよび−３．７ｄＢである。また、入力から結合ポートおよび直通ポートへの伝達関数同士の位相差（度）は、そのシミュレーションにおいて９０°に近くなるものとして図１０のもう一方のグラフに示されている。

図１１を参照すると、例示的なシングルエンドＲＴＰＳ結合器レイアウト４０２が例示的に示されている。結合器４０２は結合線４０４を含み、接地ストリップ４０６は他の金属層内にある。接地ストリップ４０６は結合線４０４に対して直角である。不連続である直交金属ストリップ４０６の存在により、結果的に、連続「接地平面」と比べると、結合線４０４内の偶数モード・インピーダンスが高くなる。この結果、結合線４０４内の偶数−奇数モード・インピーダンスが高くなり、結合がより緊密になり、分離が改善され、結合器４０２内の特性インピーダンスが高くなる。

図１２を参照すると、ハイブリッド結合器３０２（図９）とともにＲＴＰＳを実装するために並列ＬＣ成端５０２が使用される。図１３は、並列インダクタ（Ｌｐ）の配置によって所与の量の並列キャパシタンス（Ｃｖ）について達成可能な位相の範囲をどのようにずらすかを示している。図１３の実効キャパシタンスは、Ｃ_eff＝Ｃｖ−１／ω²Ｌｐによって求められる。シングルエンド実施形態では、各ＬＣ成端の一方の側が結合器内の適切なポートに接続され、もう一方の側が接地箇所に接続される。差分実施形態では、異なる要素配置により同等の並列差分ＬＣ成端が得られる。選択肢の１つは、結合器の各差分ポートで２つのシングルエンド並列ＬＣネットワークを使用することである。もう１つの選択肢は、インダクタをそのポートで差分的に接続させ、キャパシタをシングルエンド方式に接続させることである。構成のこのような柔軟性は当業者にとって明らかなものである。例示的な一実施形態では、インダクタＬｐは１００ｐＨインダクタンスを含むことができ、キャパシタンスは図１３に示されている通り、６０ＧＨｚで１８０度まで移相範囲を増加するために５０ｆＦ〜１００ｆＦの間で変化することができる。たとえば、５０ｆ〜１００ｆの変化は並列の１００ｐＨによって−２０ｆ〜３０ｆに変形し、その結果、１８０度の位相変化が得られる。共振負荷により、達成されたキャパシタンス範囲を最大位相変化の領域に移動させることができる。

差分結合ＣＰＳ結合器およびシャントＬＣ反射成端に基づいて、６０ＧＨｚのＲＴＰＳが設計される。ＲＴＰＳの電磁シミュレーションの結果は図１４および図１５に示されている。反射成端の場合、バラクタ・サイズは２４〜６６ｆＦに変化するキャパシタンスを発生するように選択され、バラクタは１５０ｐＨのインダクタによって分流される。インダクタのＱは電磁シミュレーションに基づいて約４５であり、バラクタのＱは最大キャパシタンス状態で９になるものと想定される。異なるバラクタ制御電圧について結果的に得られる挿入損失および挿入位相はそれぞれ図１４および図１５に示されている。異なる移相設定における５７〜６４ＧＨｚの周波数範囲内の最大挿入損失は５．１ｄＢである。

図１６を参照すると、遅延／移相近似を示すグラフが例示的に示されている。遅延素子の代わりに移相器を使用して、アンテナによって送信または受信される信号をずらすことができる。遅延素子５５１および移相器５５２について位相応答が示されている。２つの交点５５５には、遅延素子の代わりに移相器の代用が許され、達成される周波数帯域５５６が設けられている。

図１７を参照すると、このブロック図は、１−ＤのＮ素子フェーズド・アレイ・トランシーバ６０２を示しており、素子間アンテナ間隔はｄ＝λ／２であり、λは動作周波数ωに対応する自由空間波長である。電磁ビームからの振幅Ａの信号６０４が角度θ_in（正方向から測定）でアレイ６０２に入射するかまたはアレイ６０２から送信されると、電磁波は連続アンテナ６０６に到達するかまたは送信時に受信機に到達する際に時間遅延を経験する。本発明の原理は単独でまたは同時に操作される受信機あるいは送信機またはその両方に適用可能であることに留意されたい。受信機内の各信号経路にある可変移相器６０８はこの伝搬遅延を補償するものである。このようにして、各素子における適切な調節により、加算器／分配器６１０からの結合出力信号（または送信のために事前分配された入力信号）Ｓ_comb（ｔ）は、受信機として動作するときに単一素子で得られるものより大きい振幅を有することになる。受信機の状況では、フェーズド・アレイ・ファクタ（ＡＦ）は、単一素子受信機と比較してアレイによって達成される追加の電力利得として定義される。

フェーズド・アレイ・ファクタは、入射角（θ）と、ここでは移相によって表されるアレイの累進遅延差の関数であり、このため、アレイの空間選択性を反映するものである。ビームポインティング方向θ_mは、最大電力利得に対応する入射角である。

加えて、受信機の場合、フェーズド・アレイは、受信信号のコヒーレント追加と雑音の非コヒーレント追加により、各アンテナにおいて相関関係のない雑音を想定して１０ｌｏｇ（Ｎ）という係数分だけ信号対雑音比（ＳＮＲ）を高める。送信機の状況では、フェーズド・アレイは、アンテナによって送信された信号のコヒーレント追加により、２０１ｌｏｇ（Ｎ）という係数分だけ実効等方放射電力（ＥＩＲＰ：Effective Isotropic Radiated Power）を高める。比較的狭帯域のフェーズド・アレイでは、各信号経路について必要な可変遅延素子は、本発明の原理により可変移相器６０８によって近似される。

ミリメートル波（ｍｍ波）技術の重要な微分器は、特定の方向の電磁エネルギを感知または伝送する能力である。この特性（方向性）は非見通し無線通信システムおよびレーダにとって本質的なものであり、近年ではシリコン上に実装され始めている。方向性は、複数のアンテナを有することの結果であり、各アンテナ素子から来た信号または各アンテナ素子に送信される信号の位相を変更する能力である。フェーズド・アレイ集積回路のためのシリコン集積化について都合の良い特性を有する移相器回路が望ましい。

Claims (18)

1. 接地シールドされているハイブリッド結合器と、
   前記ハイブリッド結合器が反射成端に接続されたときに移相器が形成されるように前記ハイブリッド結合器に接続されている反射成端であって、前記反射成端のそれぞれが並列ＬＣ回路を含む反射成端と、
   を含む、移相器。
2. 前記ハイブリッド結合器が、信号結合が垂直に行われるように異なる金属層を使用してもう一方の上に一方が配置された差分コプレーナ・ストリップライン（ＣＰＳ）を含む、請求項１記載の移相器。
3. 前記差分ＣＰＳが主要平面を有する基板上に形成され、前記ＣＰＳが前記平面上に配置され、前記主要平面内で曲げられる、請求項２記載の移相器。
4. 互いの上に重ねられた前記ＣＰＳの平面の幅が同一ではない、請求項２記載の移相器。
5. 接地を提供するために前記ＣＰＳに対して直交するように配置された金属ストリップをさらに含む、請求項３記載の移相器。
6. 前記ハイブリッド結合器が、結合線に対して直交するように配置された金属ストリップの上または下に配置された結合線を含む、前記移相器のシングルエンド実装例をさらに含む、請求項１記載の移相器。
7. 前記並列ＬＣ回路が並列に接続されたバラクタとインダクタとを含み、前記移相器によって提供される移相を制御するために前記バラクタが制御される、請求項１記載の移相器。
8. ミリメートル波周波数で動作するために移相器が構成される、請求項１記載の移相器。
9. 信号を受信／送信するように構成された１つまたは複数のアンテナと、
   各アンテナに関連する、請求項１ないし８のいずれか１項に記載の移相器と、
   を含む、フェーズド・アレイ・システム。
10. 受信信号を移相するための方法であって、
    １つまたは複数のアンテナを使用して信号を受信するステップと、
    各アンテナに関連する移相器に依存する量だけ前記信号を移相するステップであって、前記移相器が接地シールドされているハイブリッド結合器と前記ハイブリッド結合器に接続された反射成端とを含み、前記反射成端が並列ＬＣ回路を含むステップと、
    前記１つまたは複数のアンテナによって受信した移相信号を結合して、移相差により空間選択性を提供するステップと、
    を含む、方法。
11. 前記ハイブリッド結合器が、信号結合が垂直に行われるように異なる金属層を使用してもう一方の上に一方が配置された差分コプレーナ・ストリップライン（ＣＰＳ）を含む、請求項１０記載の方法。
12. 主要平面を有する基板上に前記差分ＣＰＳを形成するステップであって、前記ＣＰＳが前記平面上に配置され、前記主要平面内で曲げられるステップをさらに含む、請求項１０記載の方法。
13. 互いの上に重ねられた前記ＣＰＳの平面の幅が同一ではない、請求項１０記載の方法。
14. 接地を提供するために前記ＣＰＳに対して直交するように金属ストリップを配置するステップをさらに含む、請求項１１記載の方法。
15. 前記並列ＬＣ回路が並列に接続されたバラクタとインダクタとを含み、前記方法が、前記移相器によって提供される移相を制御するために前記バラクタを制御するステップをさらに含む、請求項１０記載の方法。
16. 送信信号を移相するための方法であって、
    １つまたは複数のアンテナに信号を分配するステップと、
    各アンテナに関連する移相器に依存する量だけ前記信号を移相するステップであって、前記移相器が接地シールドされているハイブリッド結合器と前記ハイブリッド結合器に接続された反射成端とを含み、前記反射成端が並列ＬＣ回路を含むステップと、
    前記１つまたは複数のアンテナから前記移相信号を送信して移相差により空間選択性を提供するステップと、
    を含む、方法。
17. 前記ハイブリッド結合器が、信号結合が垂直に行われるように異なる金属層を使用してもう一方の上に一方が配置された差分コプレーナ・ストリップライン（ＣＰＳ）を含む、請求項１６記載の方法。
18. 主要平面を有する基板上に前記差分ＣＰＳを形成するステップであって、前記ＣＰＳが前記平面上に配置され、前記主要平面内で曲げられるステップをさらに含む、請求項１７記載の方法。

Images