Nothing Special   »   [go: up one dir, main page]

JP2012216840A - Three-dimensional integrated circuit laminate - Google Patents

Three-dimensional integrated circuit laminate Download PDF

Info

Publication number
JP2012216840A
JP2012216840A JP2012082483A JP2012082483A JP2012216840A JP 2012216840 A JP2012216840 A JP 2012216840A JP 2012082483 A JP2012082483 A JP 2012082483A JP 2012082483 A JP2012082483 A JP 2012082483A JP 2012216840 A JP2012216840 A JP 2012216840A
Authority
JP
Japan
Prior art keywords
resin
integrated circuit
dimensional integrated
interlayer filler
circuit laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012082483A
Other languages
Japanese (ja)
Inventor
Yasuhiro Kawase
康弘 河瀬
Shin Ikemoto
慎 池本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2012082483A priority Critical patent/JP2012216840A/en
Publication of JP2012216840A publication Critical patent/JP2012216840A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a three-dimensional integrated circuit laminate which is filled with an interlaminar filler composition having both of high heat conductivity and low dielectric constant.SOLUTION: A three-dimensional integrated circuit laminate comprises: a semiconductor substrate laminate formed by stacking at least two or more layers of semiconductor substrates in which a semiconductor device layer is formed thereon; and a first interlaminar filler layer containing a resin (A) and an inorganic filler (B) having dielectric constant of 6 or lower, between the semiconductor substrates.

Description

本発明は、半導体基板を積層した三次元集積回路積層体に関する。   The present invention relates to a three-dimensional integrated circuit laminate in which semiconductor substrates are laminated.

近年、半導体デバイスの更なる高速化・高容量化などの性能向上のために、トランジスタや配線の微細化に加えて、半導体基板を2層以上積み重ねた三次元(3D)積層化による性能向上に向けた研究開発が進められている。   In recent years, in order to improve the performance of semiconductor devices such as higher speed and higher capacity, in addition to miniaturization of transistors and wiring, the performance has been improved by three-dimensional (3D) stacking by stacking two or more semiconductor substrates. Research and development is underway.

具体的には、半導体基板接合後に基板間横より充填材を流し込むアンダーフィルプロセスや、ウェハー上への塗布により層間充填材組成物の薄膜を形成した後に、Bステージ化を行い、次いでダイシングにより半導体基板を切り出し、この半導体基板を用いて加圧加熱による仮接合を繰り返し、最終的に加圧加熱条件下で本接合(はんだ接合)を行い、三次元集積回路積層体を形成するプロセスが提案されている(非特許文献1、2参照)。   Specifically, after forming a thin film of an interlayer filler composition by underfill process in which a filler is poured from the side between the substrates after bonding the semiconductor substrate, or by applying on a wafer, a B-stage is formed, and then the semiconductor is formed by dicing. A process is proposed in which a three-dimensional integrated circuit laminate is formed by cutting out a substrate, repeating temporary bonding using pressure heating using this semiconductor substrate, and finally performing main bonding (solder bonding) under pressure heating conditions. (See Non-Patent Documents 1 and 2).

このような三次元集積回路デバイスの実用化に向けて、種々の課題が指摘されているが、その内の一つにトランジスタや配線等のデバイスから発する熱の放熱問題がある。この問題は、半導体基板の積層の際に用いられる層間充填材組成物の熱伝導率が、金属やセラミックなどと比較して、一般的に非常に低いことに起因し、半導体基板の積層体内での蓄熱による半導体素子の誤動作などパフォーマンスの低下が懸念されている。   Various problems have been pointed out for the practical application of such a three-dimensional integrated circuit device. One of them is a problem of heat dissipation from heat generated from devices such as transistors and wiring. This problem is caused by the fact that the thermal conductivity of the interlayer filler composition used when stacking semiconductor substrates is generally very low compared to metals, ceramics, etc. There is concern about performance degradation such as malfunction of semiconductor devices due to heat storage.

もう一つの課題として、半導体デバイスの積層に用いる層間充填材組成物の誘電率の問題がある。近年、半導体デバイスの動作周波数も年々上昇してきており、半導体基板の内部のみならず、半導体基板間の信号伝送もGHzを超える伝導速度が求められている。この際、半導体デバイスの積層に用いる層間充填材組成物の誘電率が高いと、基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすことなども懸念されている。   Another problem is the problem of the dielectric constant of the interlayer filler composition used for stacking semiconductor devices. In recent years, the operating frequency of semiconductor devices has been increasing year by year, and not only the inside of a semiconductor substrate but also the signal transmission between semiconductor substrates requires a conduction speed exceeding GHz. At this time, if the dielectric constant of the interlayer filler composition used for stacking the semiconductor devices is high, it may cause a signal transmission delay in the wiring between the substrates, resulting in a decrease in the operating speed of the entire device. ing.

これらの課題を解決する一つの手法として、三次元集積回路積層体の基板間に適用する層間充填材組成物の高熱伝導化が挙げられる。例えば、層間充填材組成物を構成する樹脂単体として高熱伝導性のエポキシ樹脂の適用や、そのような高熱伝導性の樹脂と高熱伝導性無機フィラーとを複合化させることで、層間充填材組成物の高熱伝導化が試みられている。例えばメソゲンを有するエポキシ樹脂と硬化剤により高い熱伝導性を有する樹脂組成物が報告されている(特許文献1)。また、無機フィラーとして従来のシリカ系フィラーではなく、熱伝導性の高い窒化ホウ素をフィラーとして樹脂に配合することにより熱伝導率が向上することが開示されている(特許文献2)。   One technique for solving these problems is to increase the thermal conductivity of the interlayer filler composition applied between the substrates of the three-dimensional integrated circuit laminate. For example, by applying a high thermal conductivity epoxy resin as a single resin constituting the interlayer filler composition, or by combining such a high thermal conductivity resin with a high thermal conductivity inorganic filler, the interlayer filler composition Attempts have been made to increase the thermal conductivity of these. For example, a resin composition having high thermal conductivity using an epoxy resin having a mesogen and a curing agent has been reported (Patent Document 1). Further, it is disclosed that thermal conductivity is improved by blending a resin having high thermal conductivity boron nitride as a filler instead of a conventional silica-based filler as an inorganic filler (Patent Document 2).

特許第4118691号公報Japanese Patent No. 4118691 特表2008−510878号公報Japanese translation of PCT publication No. 2008-510878

「エレクトロニクスパッケージ技術(CMCテクニカルライブラリー)」、シーエムシー出版(2003年)、p.102“Electronics Package Technology (CMC Technical Library)”, CM Publishing (2003), p. 102 第23回エレクトロニクス実装学会講演大会講演論文集、社団法人エレクトロニクス実装学会(2009年)、p.61Proceedings of the 23rd Electronics Packaging Society Conference, Japan Institute of Electronics Packaging (2009), p. 61

上記の半導体基板を積層する三次元集積回路積層体においては、更なる信号伝送の高速化や高容量化などの性能向上に向けて、半導体基板間の距離が50μm以下になると見込まれており、この微細な基板間を熱伝導性が高く低誘電率性の層間充填材組成物により接合した三次元集積回路積層体が求められている。
従来の基板間を充填する技術として、半導体基板と有機基板又は有機基板同士を接合するアンダーフィルプロセスが提案されている。しかし、電気接合端子にフラックスを塗布後に接合を行い、フラックスを洗浄後に充填材を基板間横より毛細管現象を用いて充填させるが、基板間距離の微細化により接合後のフラックスの洗浄及び層間材の均一充填が困難となってきている。
In the three-dimensional integrated circuit laminate in which the semiconductor substrates are laminated, the distance between the semiconductor substrates is expected to be 50 μm or less in order to further improve performance such as signal transmission speed and capacity. There is a need for a three-dimensional integrated circuit laminate in which the fine substrates are joined together with an interlayer filler composition having high thermal conductivity and low dielectric constant.
As a conventional technique for filling a space between substrates, an underfill process for bonding a semiconductor substrate and an organic substrate or organic substrates to each other has been proposed. However, after applying flux to the electrical connection terminals, bonding is performed, and after the flux is washed, the filler is filled from the side between the substrates by using a capillary phenomenon. It has become difficult to uniformly fill.

また、半導体基板を他基板に積層する方法として層間充填材を基板に塗布後に基板間の接合を行うOBAR法も提案されている。しかし、OBAR法に用いられている層間充填材料の熱伝導性はアンダーフィルプロセスの材料と同程度であり、三次元集積回路積層体の半導体基板間に於ける熱伝導性には不十分であった。   As a method of laminating a semiconductor substrate on another substrate, an OBAR method is also proposed in which an interlayer filler is applied to a substrate and then bonding between the substrates is performed. However, the thermal conductivity of the interlayer filling material used in the OBAR method is comparable to the material of the underfill process, and is insufficient for the thermal conductivity between the semiconductor substrates of the three-dimensional integrated circuit stack. It was.

本発明は、上記課題に鑑みてなされたものであり、半導体デバイス層が形成されたシリコン基板等の半導体基板の積層体及び前記積層体と更に有機基板との積層体において、特定の樹脂及び無機フィラーを組合せた層間充填材組成物により半導体基板を積層することにより、高い熱伝導性と低誘電率性を両立した層間充填材組成物により充填された三次元集積回路積層体を提供することを目的とするものである。   The present invention has been made in view of the above problems. In a laminate of a semiconductor substrate such as a silicon substrate on which a semiconductor device layer is formed and a laminate of the laminate and an organic substrate, a specific resin and an inorganic substrate are provided. To provide a three-dimensional integrated circuit laminate filled with an interlayer filler composition having both high thermal conductivity and low dielectric constant by laminating a semiconductor substrate with an interlayer filler composition combined with a filler. It is the purpose.

本発明者等が鋭意研究の結果、下記発明が上記課題を解決できることを見出し、本発明を完成するに至った。   As a result of intensive studies, the present inventors have found that the following invention can solve the above problems, and have completed the present invention.

すなわち、本発明は、以下の発明に係るものである。
<1> 半導体デバイス層が形成された半導体基板を少なくとも2層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂(A)及び誘電率が6以下の無機フィラー(B)を含有した第1の層間充填材層を有する三次元集積回路積層体。
<2> 前記半導体基板が、シリコン基板である前記<1>記載の三次元集積回路積層体。
<3> 前記第1の層間充填材層の熱伝導率が0.8W/(m・K)以上である前記<1>又は<2>に記載の三次元集積回路積層体。
<4> 前記無機フィラー(B)の熱伝導率が2W/(m・K)以上である前記<1>から<3>のいずれかに記載の三次元集積回路積層体。
<5> 前記第1の層間充填材層の誘電率が5以下である前記<1>から<4>のいずれかに記載の三次元集積回路積層体。
<6> 前記第1の層間充填材層が、前記樹脂(A)100重量部当たり50重量部以上400重量部以下の前記無機フィラー(B)を含有する前記<1>から<5>のいずれかに記載の三次元集積回路積層体。
<7> 前記樹脂(A)が、エポキシ樹脂を主成分とする樹脂である前記<1>から<6>のいずれかに記載の三次元集積回路積層体。
<8> 前記無機フィラー(B)が、窒化ホウ素である前記<1>から<7>のいずれかに記載の三次元集積回路積層体。
<9> 前記第1の層間充填材層の厚みが1μm以上50μm以下である前記<1>から<8>のいずれかに記載の三次元集積回路積層体。
<10> 前記半導体基板間に有する前記第1の層間充填材層の中に電気信号接続用のはんだ接続端子を含む前記<1>から<9>のいずれかに記載の三次元集積回路積層体。
<11> 前記半導体基板積層体がさらに有機基板上に搭載されており、前記半導体基板積層体と前記有機基板との間に、樹脂(a)及び無機フィラー(b)を含有する第2の層間充填材層を有する前記<1>から<10>のいずれかに記載の三次元集積回路積層体。
<12> 前記第2の層間充填材層の誘電率が6以下である前記<11>記載の三次元集積回路積層体。
<13> 前記第2の層間充填材層の熱伝導率が0.4W/(m・K)以上である前記<11>又は<12>に記載の三次元集積回路積層体。
<14> 前記第2の層間充填材層の厚みが50μm以上300μm以下である前記<11>から<13>のいずれかに記載の三次元集積回路積層体。
That is, the present invention relates to the following inventions.
<1> A semiconductor substrate laminate in which at least two semiconductor substrates on which a semiconductor device layer is formed is laminated, and a resin (A) and an inorganic filler (B) having a dielectric constant of 6 or less are provided between the semiconductor substrates. A three-dimensional integrated circuit laminate having a contained first interlayer filler layer.
<2> The three-dimensional integrated circuit laminate according to <1>, wherein the semiconductor substrate is a silicon substrate.
<3> The three-dimensional integrated circuit laminate according to <1> or <2>, wherein the thermal conductivity of the first interlayer filler layer is 0.8 W / (m · K) or more.
<4> The three-dimensional integrated circuit laminate according to any one of <1> to <3>, wherein the inorganic filler (B) has a thermal conductivity of 2 W / (m · K) or more.
<5> The three-dimensional integrated circuit laminate according to any one of <1> to <4>, wherein a dielectric constant of the first interlayer filler layer is 5 or less.
<6> Any of <1> to <5>, wherein the first interlayer filler layer contains 50 to 400 parts by weight of the inorganic filler (B) per 100 parts by weight of the resin (A). A three-dimensional integrated circuit laminate according to claim 1.
<7> The three-dimensional integrated circuit laminate according to any one of <1> to <6>, wherein the resin (A) is a resin mainly composed of an epoxy resin.
<8> The three-dimensional integrated circuit laminate according to any one of <1> to <7>, wherein the inorganic filler (B) is boron nitride.
<9> The three-dimensional integrated circuit laminate according to any one of <1> to <8>, wherein a thickness of the first interlayer filler layer is 1 μm or more and 50 μm or less.
<10> The three-dimensional integrated circuit laminate according to any one of <1> to <9>, wherein a solder connection terminal for connecting an electric signal is included in the first interlayer filler layer between the semiconductor substrates. .
<11> The semiconductor substrate laminate is further mounted on an organic substrate, and a second interlayer containing a resin (a) and an inorganic filler (b) between the semiconductor substrate laminate and the organic substrate. The three-dimensional integrated circuit laminate according to any one of <1> to <10>, which has a filler layer.
<12> The three-dimensional integrated circuit laminate according to <11>, wherein a dielectric constant of the second interlayer filler layer is 6 or less.
<13> The three-dimensional integrated circuit laminate according to <11> or <12>, wherein the thermal conductivity of the second interlayer filler layer is 0.4 W / (m · K) or more.
<14> The three-dimensional integrated circuit laminate according to any one of <11> to <13>, wherein the thickness of the second interlayer filler layer is 50 μm or more and 300 μm or less.

本発明によると、半導体デバイス層が形成された半導体基板を高い熱伝導性と低い誘電率性を備えた第1の層間充填材層にて積層することにより、高い放熱性と高速動作が可能な三次元集積回路積層体を形成することができる。   According to the present invention, high heat dissipation and high-speed operation are possible by laminating a semiconductor substrate on which a semiconductor device layer is formed with a first interlayer filler layer having high thermal conductivity and low dielectric constant. A three-dimensional integrated circuit stack can be formed.

本発明の第1の実施の形態に係る三次元集積回路積層体(第1の三次元集積回路積層体)の概念断面図である。1 is a conceptual cross-sectional view of a three-dimensional integrated circuit laminate (first three-dimensional integrated circuit laminate) according to a first embodiment of the present invention. 半導体基板の断面構造の模式図である。It is a schematic diagram of the cross-sectional structure of a semiconductor substrate. 本発明の第2の実施の形態に係る三次元集積回路積層体(第2の三次元集積回路積層体)の概念断面図である。It is a conceptual sectional view of the three-dimensional integrated circuit layered product (second three-dimensional integrated circuit layered product) concerning the 2nd embodiment of the present invention.

以下、本発明の実施の形態について説明するが、本発明は以下の実施の形態に限定されるものではなく、その要旨の範囲内で種々変形して実施することができる。   Hereinafter, embodiments of the present invention will be described, but the present invention is not limited to the following embodiments, and various modifications can be made within the scope of the gist of the present invention.

(1)第1の三次元集積回路積層体
本発明の三次元集積回路積層体は、半導体デバイス層が形成された半導体基板を少なくとも2層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂(A)及び誘電率が6以下の無機フィラー(B)を含有する第1の層間充填材層を有している。
(1) First three-dimensional integrated circuit laminate The three-dimensional integrated circuit laminate of the present invention has a semiconductor substrate laminate in which at least two semiconductor substrates on which semiconductor device layers are formed are laminated. In between, it has the 1st interlayer filler layer containing resin (A) and the inorganic filler (B) whose dielectric constant is 6 or less.

図1に本発明の第1の実施の形態に係る三次元集積回路積層体(以下、「第1の三次元集積回路積層体」と称す。)の概念断面図を示す。なお、図1では、三次元集積回路積層体の構造の理解を容易にするために、半導体基板に対する他の構成部材の厚みや大きさは、実際より大きく示している。
図1に示すように、第1の三次元集積回路積層体1は、半導体デバイス層11,21及び31が各々に形成された半導体基板10,20,30を3層に積層した半導体基板積層体からなる。なお、本実施形態では、半導体基板を3層に積層しているがこれは一例であり、2層以上であれば何層であってもよい。
半導体基板10と半導体基板20との間及び半導体基板20と半導体基板30との間には、樹脂(A)及び無機フィラー(B)を含有する第1の層間充填材層40,50をそれぞれ有している。
FIG. 1 is a conceptual cross-sectional view of a three-dimensional integrated circuit laminate (hereinafter referred to as “first three-dimensional integrated circuit laminate”) according to a first embodiment of the present invention. In FIG. 1, in order to facilitate understanding of the structure of the three-dimensional integrated circuit laminate, the thicknesses and sizes of the other constituent members with respect to the semiconductor substrate are shown larger than actual.
As shown in FIG. 1, a first three-dimensional integrated circuit laminate 1 includes a semiconductor substrate laminate in which semiconductor substrates 10, 20, and 30 each having semiconductor device layers 11, 21, and 31 formed thereon are laminated in three layers. Consists of. In this embodiment, the semiconductor substrate is laminated in three layers, but this is an example, and any number of layers may be used as long as it is two or more layers.
Between the semiconductor substrate 10 and the semiconductor substrate 20 and between the semiconductor substrate 20 and the semiconductor substrate 30, first interlayer filler layers 40 and 50 containing a resin (A) and an inorganic filler (B) are provided, respectively. is doing.

図2に、半導体基板10の断面構造の模式図を示す。半導体基板10には、微細な電子回路を含む半導体デバイス層11が形成されている。半導体デバイス層11を外界から保護するために、その表面には、ポリイミド樹脂等からなるバッファーコート膜12が形成されている。また、三次元集積回路積層体1において、半導体基板10と同一の構成を有し、半導体基板10と隣接する半導体基板20上の半導体デバイス層21との電気的な接続を確保するために、半導体基板10には、基板を貫通するように設けられた半導体基板貫通電極13、ランド端子14およびはんだバンプ15が設けられている。
また、第1の三次元集積回路積層体1において、隣接する半導体基板(半導体基板10と半導体基板20、及び半導体基板20と半導体基板30)における半導体デバイス層間の電気的な接続を確保するために、半導体基板10,20,30には、基板を貫通するように設けられた半導体基板貫通電極13,23,33、ランド端子24,34、およびはんだバンプ15,25,35が設けられている。ランド端子24とはんだバンプ15、ランド端子34とはんだバンプ25とは、それぞれ第1の層間充填材層40および50の中に含まれる形で存在し、半導体基板10と半導体基板20及び半導体基板20と半導体基板30との間の電気信号を接続する機能を果たしている。
In FIG. 2, the schematic diagram of the cross-section of the semiconductor substrate 10 is shown. A semiconductor device layer 11 including a fine electronic circuit is formed on the semiconductor substrate 10. In order to protect the semiconductor device layer 11 from the outside world, a buffer coat film 12 made of polyimide resin or the like is formed on the surface thereof. Further, in the three-dimensional integrated circuit laminate 1, the semiconductor substrate 10 has the same configuration as that of the semiconductor substrate 10, and the semiconductor substrate 10 and the semiconductor device layer 21 on the semiconductor substrate 20 adjacent to the semiconductor substrate 10 can be electrically connected. The substrate 10 is provided with a semiconductor substrate through electrode 13, a land terminal 14 and a solder bump 15 provided so as to penetrate the substrate.
Further, in the first three-dimensional integrated circuit laminate 1, in order to ensure electrical connection between semiconductor device layers in adjacent semiconductor substrates (the semiconductor substrate 10 and the semiconductor substrate 20, and the semiconductor substrate 20 and the semiconductor substrate 30). The semiconductor substrates 10, 20 and 30 are provided with semiconductor substrate through electrodes 13, 23 and 33, land terminals 24 and 34, and solder bumps 15, 25 and 35 provided so as to penetrate the substrate. The land terminal 24 and the solder bump 15, and the land terminal 34 and the solder bump 25 exist in the form included in the first interlayer filler layers 40 and 50, respectively, and the semiconductor substrate 10, the semiconductor substrate 20, and the semiconductor substrate 20. And the function of connecting electrical signals between the semiconductor substrate 30 and the semiconductor substrate 30.

なお、前記第1の層間充填材層40,50の中に、前記半導体デバイス層が形成された半導体基板間の電気信号接続用のランド端子24,34およびはんだバンプ15,25からなるはんだ接続端子を含む構成であるが、それぞれの半導体基板上の半導体デバイス層の電気的な接続を確保できればよく、これに限定されない。   A solder connection terminal comprising land terminals 24 and 34 and solder bumps 15 and 25 for electrical signal connection between the semiconductor substrates on which the semiconductor device layers are formed in the first interlayer filler layers 40 and 50. However, the present invention is not limited to this as long as electrical connection of the semiconductor device layers on the respective semiconductor substrates can be secured.

以下、本発明の半導体基板積層体からなる第1の三次元集積回路積層体について詳細に説明する。   Hereinafter, the first three-dimensional integrated circuit laminate including the semiconductor substrate laminate of the present invention will be described in detail.

(1−1)半導体基板
第1の三次元集積回路積層体における、半導体基板としては集積回路の製造において基板として用いることができる任意の材質のものを用いることができるが、シリコン基板が好ましく使用される。シリコン基板としては、口径に応じた基板膜厚のまま用いても良いし、バックサイドエッチングやバックグラインド等の裏面研磨により100μm以下の薄膜化した後に用いても良い。
はんだバンプとしては微細なハンダボールを用いても良いし、リソグラフィーにて開口部を形成後、開口部の下地に直接、又はニッケルや銅のポストを形成した上にはんだめっきを施して、レジスト材を除去後、加熱処理によりはんだバンプを形成しても良い。はんだの組成としては特に限定はされないが、電気的な接合性及び低温接合性を勘案して錫を主要成分として含有するはんだが好ましく用いられる。
ランド端子は半導体基板上にPVD等を用いて薄膜を成膜した後、リソグラフィーによるレジスト膜形成及びドライ又はウエットエッチングにより、不要部を除去することにより形成することができる。ランド端子の材料としては、はんだバンプと接合可能なものであれば特に限定はされないが、はんだとの接合性及び信頼性等を勘案して、金や銅を好ましく用いることができる。
(1-1) Semiconductor substrate As the semiconductor substrate in the first three-dimensional integrated circuit laminate, any material that can be used as a substrate in the manufacture of an integrated circuit can be used, but a silicon substrate is preferably used. Is done. The silicon substrate may be used as it is according to the diameter of the substrate, or may be used after thinning to 100 μm or less by backside polishing such as backside etching or backgrinding.
As solder bumps, fine solder balls may be used, and after forming openings by lithography, resist plating is performed by solder plating directly on the base of the openings or after nickel or copper posts are formed. After removing, solder bumps may be formed by heat treatment. The solder composition is not particularly limited, but a solder containing tin as a main component is preferably used in consideration of electrical bondability and low-temperature bondability.
The land terminal can be formed by forming a thin film using PVD or the like on a semiconductor substrate and then removing unnecessary portions by lithography using a resist film and dry or wet etching. The material of the land terminal is not particularly limited as long as it can be bonded to the solder bump, but gold or copper can be preferably used in consideration of the bondability with solder and the reliability.

(1−2)第1の層間充填材層
第1の層間充填材層は、半導体基板間に形成され、樹脂(A)及び無機フィラー(B)を含有してなる。
(1-2) First Interlayer Filler Layer The first interlayer filler layer is formed between the semiconductor substrates and contains a resin (A) and an inorganic filler (B).

無機フィラー(B)は、誘電率が6以下であることを必須とし、5以下であることが好ましい。無機フィラー(B)の誘電率が6以下とすることにより、適当な添加量で第1の層間充填材層は、半導体基板積層体としての性能を満足する低誘電性を得ることができる。
なお、無機フィラー(B)の誘電率は任意の方法により測定できるが、一般的に金属電極間に試料を挟み容量及び誘電正接を測定の上、求めることができる。
誘電率の測定には任意の周波数を用いることができるが、測定精度の点より10MHzの周波数を用いることが好ましい。さらに半導体の動作周波数の高速化にしたがい、誘電率測定の周波数には100MHz〜10GHzを用いることがより好ましい。
The inorganic filler (B) must have a dielectric constant of 6 or less, and preferably 5 or less. By setting the dielectric constant of the inorganic filler (B) to 6 or less, the first interlayer filler layer can obtain low dielectricity satisfying the performance as a semiconductor substrate laminate with an appropriate addition amount.
In addition, although the dielectric constant of an inorganic filler (B) can be measured by arbitrary methods, generally it can obtain | require after inserting a sample between metal electrodes and measuring a capacity | capacitance and a dielectric loss tangent.
An arbitrary frequency can be used for the measurement of the dielectric constant, but a frequency of 10 MHz is preferably used from the viewpoint of measurement accuracy. Further, as the operating frequency of the semiconductor is increased, it is more preferable to use 100 MHz to 10 GHz for the dielectric constant measurement frequency.

特に第1の層間充填材層の誘電率が5以下であることが好ましい。第1の層間充填材層の誘電率が5を超えると、基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすために好ましくない。   In particular, the dielectric constant of the first interlayer filler layer is preferably 5 or less. A dielectric constant of the first interlayer filler layer exceeding 5 is not preferable because it causes a signal transmission delay in the wiring between the substrates, resulting in a decrease in the operation speed of the entire device.

第1の層間充填材層の熱伝導率は、0.8W/m以上であることが好ましく、1.0W/(m・K)以上であることがより好ましい。
第1の層間充填材層の熱伝導率が0.8W/m未満であると、半導体基板間の熱伝導性が十分ではなく半導体基板に熱が蓄積して高温となり、動作不良の要因となるので好ましくない。
The thermal conductivity of the first interlayer filler layer is preferably 0.8 W / m or more, and more preferably 1.0 W / (m · K) or more.
When the thermal conductivity of the first interlayer filler layer is less than 0.8 W / m, the thermal conductivity between the semiconductor substrates is not sufficient, and heat accumulates in the semiconductor substrate, resulting in a high temperature, causing a malfunction. Therefore, it is not preferable.

なお、第1の層間充填材層に含有された前記無機フィラー(B)の熱伝導率が2W/(m・K)以上であることが好ましい。
無機フィラー(B)の熱伝導率が2W/(m・K)以上であると、樹脂(A)に比べて熱伝導性が5倍程度以上高くなり、適当な添加量で層間充填材層の熱伝導率を十分に向上させることができる。
The thermal conductivity of the inorganic filler (B) contained in the first interlayer filler layer is preferably 2 W / (m · K) or more.
When the thermal conductivity of the inorganic filler (B) is 2 W / (m · K) or more, the thermal conductivity is about 5 times higher than that of the resin (A), and the interlayer filler layer can be added with an appropriate addition amount. The thermal conductivity can be sufficiently improved.

また、第1の層間充填材層に含まれる無機フィラー(B)の含有量は、樹脂(A)100重量部当たり50重量部以上400重量部以下であることが好ましい。より好ましくは75重量部以上300重量部以下である。このような含有量とすることにより、第1の層間充填材層は、十分な熱伝導性が得られ、かつ、均一な塗膜を形成可能な程度の粘度を保つことができる。   Moreover, it is preferable that content of the inorganic filler (B) contained in a 1st interlayer filler layer is 50 to 400 weight part per 100 weight part of resin (A). More preferably, it is 75 parts by weight or more and 300 parts by weight or less. By setting it as such content, the 1st interlayer filler layer can maintain sufficient heat conductivity, and can maintain the viscosity of the grade which can form a uniform coating film.

また、第1の層間充填材層の厚みは、1μm以上50μm以下であることが好ましい。より好ましくは3μm以上45μm以下、さらに好ましくは5μm以上40μm以下である。厚みが増えると半導体としての配線間距離が長くなり信号の配線遅延を引き起こすために基板を3次元積層することによるメリットが少なくなり好ましくない。厚みが薄くなると配線間距離が短くなり信号の配線遅延を低減することができるが、層間充填材層の膜厚均一性を含めて加工が極めて困難となる。前記厚みとすることにより、加工性と性能を両立することができる。   The thickness of the first interlayer filler layer is preferably 1 μm or more and 50 μm or less. More preferably, they are 3 micrometers or more and 45 micrometers or less, More preferably, they are 5 micrometers or more and 40 micrometers or less. When the thickness is increased, the distance between wirings as a semiconductor becomes longer, and signal wiring delay is caused. Therefore, the merit by three-dimensionally laminating the substrates decreases, which is not preferable. When the thickness is reduced, the distance between the wirings is shortened and the wiring delay of the signal can be reduced, but the processing including the film thickness uniformity of the interlayer filler layer becomes extremely difficult. By setting it as the said thickness, workability and performance can be made compatible.

以下、第1の層間充填材層を構成する組成物(以下、「第1の層間充填材組成物」という場合がある。)における各成分について詳細に説明する。
第1の層間充填材組成物は、樹脂(A)及び無機フィラー(B)を含有し、その他必要に応じて硬化剤(C)、フラックス(D)等を含有してなる。
Hereinafter, each component in the composition constituting the first interlayer filler layer (hereinafter sometimes referred to as “first interlayer filler composition”) will be described in detail.
A 1st interlayer filler composition contains resin (A) and an inorganic filler (B), and also contains a hardening | curing agent (C), a flux (D), etc. as needed.

[樹脂(A)]
樹脂(A)は、第1の層間充填材組成物として、無機フィラー(B)と組み合わせた際に十分な熱伝導性を得るために、その熱伝導率が0.2W/(m・K)以上であることが好ましい。
また、基板上に薄膜を形成後、仮接着前に接合対象の基板と位置合わせを行うために、樹脂(A)は、50℃における溶融粘度が2000Pa・s以上であることが好ましく、10000Pa・s以上であることがより好ましい。
また、仮接着後に本接合を実施する際には、加温により第1の層間充填材組成物を溶融して電気接合端子を接続させるために、樹脂(A)は、120℃における溶融粘度が100Pa・s以下であることが好ましく、20Pa・s以下であることがより好ましい。
[Resin (A)]
The resin (A) has a thermal conductivity of 0.2 W / (m · K) in order to obtain sufficient thermal conductivity when combined with the inorganic filler (B) as the first interlayer filler composition. The above is preferable.
In addition, the resin (A) preferably has a melt viscosity at 50 ° C. of 2000 Pa · s or more and 10000 Pa · s in order to perform alignment with the substrate to be bonded after forming a thin film on the substrate and before temporary bonding. More preferably, it is s or more.
Further, when the main bonding is performed after temporary bonding, the resin (A) has a melt viscosity at 120 ° C. in order to melt the first interlayer filler composition by heating and connect the electric bonding terminals. 100 Pa · s or less is preferable, and 20 Pa · s or less is more preferable.

樹脂(A)の具体例としては、エポキシ樹脂やフェノール樹脂、ユリア樹脂、メラミン樹脂、ベンゾグアナミン樹脂、ポリエステル樹脂、アリル樹脂、アルキド樹脂、ウレタン樹脂、シリコン樹脂、アクリル樹脂、ポリイミド樹脂などを例示することができる。これら樹脂の中でも耐熱性や各種電気特性に優れた熱硬化性樹脂が好ましい。熱硬化性樹脂の中でも、硬化前の加工性、B−ステージ化膜性やその他硬化特性、硬化膜物性等からエポキシ樹脂を主成分とする樹脂が好ましく、エポキシ樹脂のみからなる樹脂がより好ましい。
ここで、「エポキシ樹脂を主成分とする」とは、樹脂(A)におけるエポキシ樹脂の割合が、50重量%以上であることを意味し、好ましくは、60重量%以上(100重量%含む)である。
Specific examples of the resin (A) include epoxy resin, phenol resin, urea resin, melamine resin, benzoguanamine resin, polyester resin, allyl resin, alkyd resin, urethane resin, silicon resin, acrylic resin, polyimide resin, and the like. Can do. Among these resins, thermosetting resins excellent in heat resistance and various electric characteristics are preferable. Among thermosetting resins, a resin mainly composed of an epoxy resin is preferable from the viewpoint of processability before curing, B-staging film properties, other curing characteristics, cured film properties, and the like, and a resin composed only of an epoxy resin is more preferable.
Here, “mainly composed of epoxy resin” means that the proportion of the epoxy resin in the resin (A) is 50% by weight or more, preferably 60% by weight or more (including 100% by weight). It is.

以下、樹脂(A)の好ましい樹脂の例としてエポキシ樹脂を用いる場合について説明する。
エポキシ樹脂としては、いかなるエポキシ樹脂も使用できる。エポキシ樹脂は、1種類の構造単位を有するエポキシ樹脂のみであってもよいが、構造単位の異なる複数のエポキシ樹脂を組み合わせてもよい。
Hereinafter, the case where an epoxy resin is used as an example of a preferable resin (A) will be described.
Any epoxy resin can be used as the epoxy resin. The epoxy resin may be only an epoxy resin having one type of structural unit, or a plurality of epoxy resins having different structural units may be combined.

ここで、塗膜性ないしは成膜性や接着性と併せて、接合時のボイドを低減して高熱伝導の硬化物を得るために、エポキシ樹脂として少なくとも後述するフェノキシ樹脂(以下、「エポキシ樹脂(A1)」と称す。)を含むことが好ましく、特にエポキシ樹脂全量に対するエポキシ樹脂(A1)の重量比率が、5〜95重量%の範囲で含有されることが好ましい。より好ましくは10〜90重量%、さらに好ましくは20〜80重量%の範囲で含有されることが好ましい。
以下、エポキシ樹脂(A1)について説明する。
Here, in combination with coating properties or film-forming properties and adhesiveness, in order to obtain a highly heat-conductive cured product by reducing voids at the time of bonding, at least a phenoxy resin (hereinafter referred to as “epoxy resin” (to be described later) as an epoxy resin. A1) ”is preferably included, and the weight ratio of the epoxy resin (A1) to the total amount of the epoxy resin is preferably contained in the range of 5 to 95% by weight. More preferably, it is contained in the range of 10 to 90% by weight, still more preferably 20 to 80% by weight.
Hereinafter, the epoxy resin (A1) will be described.

[エポキシ樹脂(A1)]
フェノキシ樹脂とは、通常、エピハロヒドリンと2価フェノール化合物とを反応させて得られる樹脂、または2価のエポキシ化合物と2価のフェノール化合物とを反応させて得られる樹脂を指すが、本発明においてはこれらのうち、特に重量平均分子量200以上の分子量を有するエポキシ樹脂であるフェノキシ樹脂をエポキシ樹脂(A1)という。なお、エポキシ樹脂(A1)の重量平均分子量の上限は50000以下が好ましく、30000以下がより好ましい。
[Epoxy resin (A1)]
The phenoxy resin usually refers to a resin obtained by reacting an epihalohydrin and a dihydric phenol compound, or a resin obtained by reacting a divalent epoxy compound and a divalent phenol compound. Among these, a phenoxy resin that is an epoxy resin having a molecular weight of 200 or more is particularly referred to as an epoxy resin (A1). In addition, the upper limit of the weight average molecular weight of the epoxy resin (A1) is preferably 50000 or less, and more preferably 30000 or less.

エポキシ樹脂(A1)としては、ナフタレン骨格、フルオレン骨格、ビフェニル骨格、アントラセン骨格、ピレン骨格、キサンテン骨格、アダマンタン骨格およびジシクロペンタジエン骨格からなる群から選択された少なくとも1つの骨格を有するフェノキシ樹脂が好ましい。中でも、耐熱性がより一層高められるので、フルオレン骨格および/またはビフェニル骨格を有するフェノキシ樹脂が特に好ましい。   The epoxy resin (A1) is preferably a phenoxy resin having at least one skeleton selected from the group consisting of naphthalene skeleton, fluorene skeleton, biphenyl skeleton, anthracene skeleton, pyrene skeleton, xanthene skeleton, adamantane skeleton and dicyclopentadiene skeleton. . Among them, a phenoxy resin having a fluorene skeleton and / or a biphenyl skeleton is particularly preferable because the heat resistance is further improved.

上述のようにエポキシ樹脂は、構造単位の異なる複数のエポキシ樹脂を含むものであってもよい。
上記エポキシ樹脂(A1)以外のエポキシ樹脂としては、分子内に2個以上のエポキシ基を有するエポキシ樹脂(以下「エポキシ樹脂(A2)」と称す場合がある。)であることが好ましく、例えば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、グリシジルエステル型エポキシ樹脂、グリシジルアミン型エポキシ樹脂、多官能フェノール型エポキシ樹脂等の、各種エポキシ樹脂が挙げられる。
これらは1種を単独でまたは2種以上の混合体として使用することができる。
As described above, the epoxy resin may include a plurality of epoxy resins having different structural units.
The epoxy resin other than the epoxy resin (A1) is preferably an epoxy resin having two or more epoxy groups in the molecule (hereinafter sometimes referred to as “epoxy resin (A2)”). Bisphenol A type epoxy resin, bisphenol F type epoxy resin, naphthalene type epoxy resin, phenol novolac type epoxy resin, cresol novolac type epoxy resin, phenol aralkyl type epoxy resin, biphenyl type epoxy resin, triphenylmethane type epoxy resin, dicyclopentadiene Various epoxy resins, such as a type epoxy resin, a glycidyl ester type epoxy resin, a glycidyl amine type epoxy resin, and a polyfunctional phenol type epoxy resin, can be mentioned.
These can be used alone or as a mixture of two or more.

エポキシ樹脂(A2)は、溶融粘度制御の観点から、その重量平均分子量が、好ましくは、100〜5000であり、より好ましくは、200〜4000である。重量平均分子量が100より低いものでは、耐熱性が劣る傾向にあり、5000より高いと、エポキシ樹脂の融点が高くなり、接合性が低下する傾向がある。   The weight average molecular weight of the epoxy resin (A2) is preferably 100 to 5000, more preferably 200 to 4000, from the viewpoint of controlling the melt viscosity. When the weight average molecular weight is lower than 100, the heat resistance tends to be inferior. When the weight average molecular weight is higher than 5000, the melting point of the epoxy resin tends to be high, and the bonding property tends to decrease.

また、樹脂(A)は、その目的を損なわない範囲において、エポキシ樹脂(A1)とエポキシ樹脂(A2)以外の樹脂(以下、「他の樹脂」)を含んでいてもよい。   Further, the resin (A) may contain a resin other than the epoxy resin (A1) and the epoxy resin (A2) (hereinafter referred to as “other resin”) as long as the purpose is not impaired.

樹脂(A)において、エポキシ樹脂(A1)とエポキシ樹脂(A2)を含む全樹脂中のエポキシ樹脂(A1)の割合は、その合計を100重量%として、10〜90重量%、好ましくは20〜80重量%である。なお、「エポキシ樹脂(A1)とエポキシ樹脂(A2)を含む全樹脂」とは、樹脂(A)が、エポキシ樹脂(A1)及びエポキシ樹脂(A2)のみの場合には、エポキシ樹脂(A1)とエポキシ樹脂(A2)の合計を意味し、さらに他の樹脂を含む場合には、エポキシ樹脂(A1)、エポキシ樹脂(A2)及び他の樹脂の合計を意味する。
エポキシ樹脂(A1)の割合が10重量%以上であることにより、エポキシ樹脂(A1)を配合することによる熱伝導性の向上効果を十分に得ることができ、所望の高熱伝導性を得ることができる。エポキシ樹脂(A1)の割合が90重量%未満でエポキシ樹脂(A2)が10重量%以上であることにより、エポキシ樹脂(A2)の配合効果が発揮され、硬化性、硬化物の物性が十分なものとなる。
In the resin (A), the ratio of the epoxy resin (A1) in the total resin including the epoxy resin (A1) and the epoxy resin (A2) is 10 to 90% by weight, preferably 20 to 80% by weight. The “all resins including the epoxy resin (A1) and the epoxy resin (A2)” means that when the resin (A) is only the epoxy resin (A1) and the epoxy resin (A2), the epoxy resin (A1) And the epoxy resin (A2), and when other resins are included, it means the total of the epoxy resin (A1), the epoxy resin (A2), and the other resins.
When the ratio of the epoxy resin (A1) is 10% by weight or more, the effect of improving the thermal conductivity by blending the epoxy resin (A1) can be sufficiently obtained, and the desired high thermal conductivity can be obtained. it can. When the proportion of the epoxy resin (A1) is less than 90% by weight and the epoxy resin (A2) is 10% by weight or more, the compounding effect of the epoxy resin (A2) is exhibited, and the curability and physical properties of the cured product are sufficient. It will be a thing.

[無機フィラー(B)]
本発明で用いる無機フィラー(B)は、上述のように誘電率が6以下であることを必須とし、5以下であることが好ましい。誘電率が6を超えると、基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすために好ましくない。
誘電率が6以下、好ましくは5以下であると、上記信号の伝送遅延を低減することが可能となり、半導体デバイスの演算処理速度を向上させることが可能となる。
[Inorganic filler (B)]
As described above, the inorganic filler (B) used in the present invention must have a dielectric constant of 6 or less, and preferably 5 or less. A dielectric constant exceeding 6 is not preferable because it causes a signal transmission delay in the wiring between the substrates, resulting in a decrease in the operation speed of the entire device.
When the dielectric constant is 6 or less, preferably 5 or less, the signal transmission delay can be reduced, and the calculation processing speed of the semiconductor device can be improved.

本発明で用いる無機フィラー(B)の熱伝導率は高い熱伝導性を有するものが好ましく、上述のように2W/(m・K)以上であることが好ましい。   The inorganic filler (B) used in the present invention preferably has a high thermal conductivity, and is preferably 2 W / (m · K) or more as described above.

無機フィラー(B)としては、アルミナ(Al23:熱伝導率30W/(m・K))、窒化アルミニウム(AlN:熱伝導率260W/(m・K))、窒化ホウ素(BN:熱伝導率3W/(m・K)(厚み方向)、275W/(m・K)(面内方向))、窒化ケイ素(Si34:熱伝導率23W/(m・K))、シリカ(SiO2:熱伝導率1.4W/(m・K))などが挙げられるが、無機フィラー(B)は更に酸素、水や高温暴露に対する安定性と低誘電性をも併せ持つことが積層したデバイスの信頼性の点で好ましく、このような無機フィラー(B)としては、Al23、AlN、BN、SiO2が好ましく、とりわけBNが好ましい。これらの無機フィラー(B)は、1種を単独で用いてもよく、2種以上を任意の組み合わせおよび比率で混合して用いてもよい。 As the inorganic filler (B), alumina (Al 2 O 3 : thermal conductivity 30 W / (m · K)), aluminum nitride (AlN: thermal conductivity 260 W / (m · K)), boron nitride (BN: heat) Conductivity 3 W / (m · K) (thickness direction), 275 W / (m · K) (in-plane direction)), silicon nitride (Si 3 N 4 : thermal conductivity 23 W / (m · K)), silica ( SiO 2 : Thermal conductivity of 1.4 W / (m · K)), etc., but the inorganic filler (B) is a device in which it has a combination of stability against oxygen, water and high temperature exposure and low dielectric properties. The inorganic filler (B) is preferably Al 2 O 3 , AlN, BN, or SiO 2 , and BN is particularly preferable. These inorganic fillers (B) may be used alone or in a combination of two or more in any combination and ratio.

なお、無機フィラー(B)として使用される無機材料は、市販品や合成直後では、粉末が凝集している場合がある。そのため、無機フィラー(B)として使用される無機材料を適度な粒径(通常、10μm以下)に粉砕して用いることが好ましい。
無機材料の粉砕の方法は特に限定されず、ジルコニアビーズ等の粉砕用メディアと共に攪拌混合する方法や、ジェット噴射等の従来公知の粉砕方法を適用できる。
また、無機フィラー(B)は、樹脂(A)や塗布液中での分散性を高めるため、適宜表面処理をおこなってもよい。また、結晶性を高めたり、水分除去の為、熱処理したフィラーを用いても良い
In addition, as for the inorganic material used as an inorganic filler (B), powder may have aggregated immediately after a commercial item or a synthesis | combination. Therefore, the inorganic material used as the inorganic filler (B) is preferably pulverized to an appropriate particle size (usually 10 μm or less).
The method for pulverizing the inorganic material is not particularly limited, and a conventionally known pulverization method such as a method of stirring and mixing with a pulverizing medium such as zirconia beads or jet injection can be applied.
In addition, the inorganic filler (B) may be appropriately subjected to surface treatment in order to improve dispersibility in the resin (A) or the coating solution. In addition, a heat-treated filler may be used to increase crystallinity or to remove moisture.

なお、上述のように無機フィラー(B)の含有量は、樹脂(A)100重量部当たり、好ましくは50重量部以上400重量部以下であり、より好ましくは75重量部以上300重量部以下である。無機フィラー(B)の含有量が、50重量部未満では、十分な熱伝導性が得られない場合があり、また、400重量部を超えると組成物の粘度が高くなり、均一な塗膜を形成できないなどの問題が出てくる可能性がある。   As described above, the content of the inorganic filler (B) is preferably 50 to 400 parts by weight, more preferably 75 to 300 parts by weight per 100 parts by weight of the resin (A). is there. If the content of the inorganic filler (B) is less than 50 parts by weight, sufficient thermal conductivity may not be obtained, and if it exceeds 400 parts by weight, the viscosity of the composition increases and a uniform coating film is formed. Problems such as inability to form may occur.

[硬化剤(C)]
樹脂(A)として、第1の層間充填材組成物には、硬化剤(C)を含んでいてもよい。本発明で用いる硬化剤(C)とは、エポキシ樹脂を用いる場合、エポキシ樹脂のエポキシ基間の架橋反応に寄与する物質を示す。
硬化剤(C)としては、特に制限はなく一般的にエポキシ樹脂硬化剤として知られているものはすべて使用できる。例えば、フェノール系硬化剤、脂肪族アミン、ポリエーテルアミン、脂環式アミン、芳香族アミンなどのアミン系硬化剤、酸無水物系硬化剤、アミド系硬化剤、第3級アミン、イミダゾールおよびその誘導体、有機ホスフィン類、ホスホニウム塩、テトラフェニルボロン塩、有機酸ジヒドラジド、ハロゲン化ホウ素アミン錯体、ポリメルカプタン系硬化剤、イソシアネート系硬化剤、ブロックイソシアネート系硬化剤等が挙げられる。
[Curing agent (C)]
As the resin (A), the first interlayer filler composition may contain a curing agent (C). When using an epoxy resin, the hardening | curing agent (C) used by this invention shows the substance which contributes to the crosslinking reaction between the epoxy groups of an epoxy resin.
There is no restriction | limiting in particular as a hardening | curing agent (C), Generally, what is generally known as an epoxy resin hardening | curing agent can be used. For example, phenolic curing agents, aliphatic amines, polyether amines, alicyclic amines, aromatic amines and other amine curing agents, acid anhydride curing agents, amide curing agents, tertiary amines, imidazoles and the like Derivatives, organic phosphines, phosphonium salts, tetraphenylboron salts, organic acid dihydrazides, boron halide amine complexes, polymercaptan curing agents, isocyanate curing agents, blocked isocyanate curing agents, and the like.

フェノール系硬化剤の具体例としては、ビスフェノールA、ビスフェノールF、4,4’−ジヒドロキシジフェニルメタン、4,4’−ジヒドロキシジフェニルエーテル、1,4−ビス(4−ヒドロキシフェノキシ)ベンゼン、1,3−ビス(4−ヒドロキシフェノキシ)ベンゼン、4,4’−ジヒドロキシジフェニルスルフィド、4,4’−ジヒドロキシジフェニルケトン、4,4’−ジヒドロキシジフェニルスルホン、4,4’−ジヒドロキシビフェニル、2,2’−ジヒドロキシビフェニル、10−(2,5−ジヒドロキシフェニル)−10H−9−オキサ−10−ホスファフェナンスレン−10−オキサイド、フェノールノボラック、ビスフェノールAノボラック、o−クレゾールノボラック、m−クレゾールノボラック、p−クレゾールノボラック、キシレノールノボラック、ポリ−p−ヒドロキシスチレン、ハイドロキノン、レゾルシン、カテコール、t−ブチルカテコール、t−ブチルハイドロキノン、フルオログリシノール、ピロガロール、t−ブチルピロガロール、アリル化ピロガロール、ポリアリル化ピロガロール、1,2,4−ベンゼントリオール、2,3,4−トリヒドロキシベンゾフェノン、1,2−ジヒドロキシナフタレン、1,3−ジヒドロキシナフタレン、1,4−ジヒドロキシナフタレン、1,5−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレン、1,7−ジヒドロキシナフタレン、1,8−ジヒドロキシナフタレン、2,3−ジヒドロキシナフタレン、2,4−ジヒドロキシナフタレン、2,5−ジヒドロキシナフタレン、2,6−ジヒドロキシナフタレン、2,7−ジヒドロキシナフタレン、2,8−ジヒドロキシナフタレン、上記ジヒドロキシナフタレンのアリル化物またはポリアリル化物、アリル化ビスフェノールA、アリル化ビスフェノールF、アリル化フェノールノボラック、アリル化ピロガロール等が例示される。   Specific examples of the phenolic curing agent include bisphenol A, bisphenol F, 4,4′-dihydroxydiphenylmethane, 4,4′-dihydroxydiphenyl ether, 1,4-bis (4-hydroxyphenoxy) benzene, 1,3-bis. (4-hydroxyphenoxy) benzene, 4,4'-dihydroxydiphenyl sulfide, 4,4'-dihydroxydiphenyl ketone, 4,4'-dihydroxydiphenyl sulfone, 4,4'-dihydroxybiphenyl, 2,2'-dihydroxybiphenyl 10- (2,5-dihydroxyphenyl) -10H-9-oxa-10-phosphaphenanthrene-10-oxide, phenol novolak, bisphenol A novolak, o-cresol novolak, m-cresol novolak, p-cle All novolak, xylenol novolak, poly-p-hydroxystyrene, hydroquinone, resorcin, catechol, t-butylcatechol, t-butylhydroquinone, fluoroglycinol, pyrogallol, t-butyl pyrogallol, allylated pyrogallol, polyallylated pyrogallol, 1,2 , 4-Benzenetriol, 2,3,4-trihydroxybenzophenone, 1,2-dihydroxynaphthalene, 1,3-dihydroxynaphthalene, 1,4-dihydroxynaphthalene, 1,5-dihydroxynaphthalene, 1,6-dihydroxynaphthalene 1,7-dihydroxynaphthalene, 1,8-dihydroxynaphthalene, 2,3-dihydroxynaphthalene, 2,4-dihydroxynaphthalene, 2,5-dihydroxynaphthalene, 2, -Dihydroxynaphthalene, 2,7-dihydroxynaphthalene, 2,8-dihydroxynaphthalene, allylated or polyallylated dihydroxynaphthalene, allylated bisphenol A, allylated bisphenol F, allylated phenol novolak, allylated pyrogallol, etc. The

アミン系硬化剤の具体例として、脂肪族アミン類としては、エチレンジアミン、1,3−ジアミノプロパン、1,4−ジアミノプロパン、ヘキサメチレンジアミン、2,5−ジメチルヘキサメチレンジアミン、トリメチルヘキサメチレンジアミン、ジエチレントリアミン、イミノビスプロピルアミン、ビス(ヘキサメチレン)トリアミン、トリエチレンテトラミン、テトラエチレンペンタミン、ペンタエチレンヘキサミン、N−ヒドロキシエチルエチレンジアミン、テトラ(ヒドロキシエチル)エチレンジアミン等が例示される。ポリエーテルアミン類としては、トリエチレングリコールジアミン、テトラエチレングリコールジアミン、ジエチレングリコールビス(プロピルアミン)、ポリオキシプロピレンジアミン、ポリオキシプロピレントリアミン類等が例示される。脂環式アミン類としては、イソホロンジアミン、メタセンジアミン、N−アミノエチルピペラジン、ビス(4−アミノ−3−メチルジシクロヘキシル)メタン、ビス(アミノメチル)シクロヘキサン、3,9−ビス(3−アミノプロピル)−2,4,8,10−テトラオキサスピロ(5,5)ウンデカン、ノルボルネンジアミン等が例示される。芳香族アミン類としては、テトラクロロ−p−キシレンジアミン、m−キシレンジアミン、p−キシレンジアミン、m−フェニレンジアミン、o−フェニレンジアミン、p−フェニレンジアミン、2,4−ジアミノアニソール、2,4−トルエンジアミン、2,4−ジアミノジフェニルメタン、4,4’−ジアミノジフェニルメタン、4,4’−ジアミノ−1,2−ジフェニルエタン、2,4−ジアミノジフェニルスルホン、4,4’−ジアミノジフェニルスルホン、m−アミノフェノール、m−アミノベンジルアミン、ベンジルジメチルアミン、2−ジメチルアミノメチル)フェノール、トリエタノールアミン、メチルベンジルアミン、α−(m−アミノフェニル)エチルアミン、α−(p−アミノフェニル)エチルアミン、ジアミノジエチルジメチルジフェニルメタン、α,α’−ビス(4−アミノフェニル)−p−ジイソプロピルベンゼン等が例示される。   Specific examples of the amine curing agent include aliphatic diamines such as ethylenediamine, 1,3-diaminopropane, 1,4-diaminopropane, hexamethylenediamine, 2,5-dimethylhexamethylenediamine, trimethylhexamethylenediamine, Examples include diethylenetriamine, iminobispropylamine, bis (hexamethylene) triamine, triethylenetetramine, tetraethylenepentamine, pentaethylenehexamine, N-hydroxyethylethylenediamine, tetra (hydroxyethyl) ethylenediamine, and the like. Examples of polyether amines include triethylene glycol diamine, tetraethylene glycol diamine, diethylene glycol bis (propylamine), polyoxypropylene diamine, polyoxypropylene triamines, and the like. Cycloaliphatic amines include isophorone diamine, metacene diamine, N-aminoethylpiperazine, bis (4-amino-3-methyldicyclohexyl) methane, bis (aminomethyl) cyclohexane, 3,9-bis (3-amino). Propyl) -2,4,8,10-tetraoxaspiro (5,5) undecane, norbornenediamine and the like. Aromatic amines include tetrachloro-p-xylenediamine, m-xylenediamine, p-xylenediamine, m-phenylenediamine, o-phenylenediamine, p-phenylenediamine, 2,4-diaminoanisole, 2,4 -Toluenediamine, 2,4-diaminodiphenylmethane, 4,4'-diaminodiphenylmethane, 4,4'-diamino-1,2-diphenylethane, 2,4-diaminodiphenylsulfone, 4,4'-diaminodiphenylsulfone, m-aminophenol, m-aminobenzylamine, benzyldimethylamine, 2-dimethylaminomethyl) phenol, triethanolamine, methylbenzylamine, α- (m-aminophenyl) ethylamine, α- (p-aminophenyl) ethylamine , Diaminodiethyl Examples include rudimethyldiphenylmethane, α, α'-bis (4-aminophenyl) -p-diisopropylbenzene.

酸無水物系硬化剤の具体例としては、ドデセニル無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物、ポリ(エチルオクタデカン二酸)無水物、ポリ(フェニルヘキサデカン二酸)無水物、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、ヘキサヒドロ無水フタル酸、無水メチルハイミック酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物、メチルシクロヘキセンテトラカルボン酸無水物、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート二無水物、無水ヘット酸、無水ナジック酸、無水メチルナジック酸、5−(2,5−ジオキソテトラヒドロ−3−フラニル)−3−メチル−3−シクロヘキサン−1,2−ジカルボン酸無水物、3,4−ジカルボキシ−1,2,3,4−テトラヒドロ−1−ナフタレンコハク酸二無水物、1−メチル−ジカルボキシ−1,2,3,4−テトラヒドロ−1−ナフタレンコハク酸二無水物等が例示される。   Specific examples of acid anhydride curing agents include dodecenyl succinic anhydride, polyadipic acid anhydride, polyazeline acid anhydride, polysebacic acid anhydride, poly (ethyloctadecanedioic acid) anhydride, poly (phenylhexadecanedioic acid) Anhydride, Methyltetrahydrophthalic anhydride, Methylhexahydrophthalic anhydride, Hexahydrophthalic anhydride, Methylhymic anhydride, Tetrahydrophthalic anhydride, Trialkyltetrahydrophthalic anhydride, Methylcyclohexene dicarboxylic anhydride, Methylcyclohexene tetracarboxylic Acid anhydride, phthalic anhydride, trimellitic anhydride, pyromellitic anhydride, benzophenone tetracarboxylic anhydride, ethylene glycol bistrimellitic dianhydride, het anhydride, nadic anhydride, methyl nadic anhydride, 5- ( 2, -Dioxotetrahydro-3-furanyl) -3-methyl-3-cyclohexane-1,2-dicarboxylic anhydride, 3,4-dicarboxy-1,2,3,4-tetrahydro-1-naphthalene-2-succinic acid Examples of the anhydride include 1-methyl-dicarboxy-1,2,3,4-tetrahydro-1-naphthalene succinic dianhydride.

アミド系硬化剤としては、ジシアンジアミド、ポリアミド樹脂等が例示される。   Examples of the amide type curing agent include dicyandiamide and polyamide resin.

第3級アミンとしては、1,8−ジアザビシクロ(5,4,0)ウンデセン−7、トリエチレンジアミン、ベンジルジメチルアミン、トリエタノールアミン、ジメチルアミノエタノール、トリス(ジメチルアミノメチル)フェノール等が例示される。   Examples of the tertiary amine include 1,8-diazabicyclo (5,4,0) undecene-7, triethylenediamine, benzyldimethylamine, triethanolamine, dimethylaminoethanol, and tris (dimethylaminomethyl) phenol. .

イミダゾールおよびその誘導体としては、1−シアノエチル−2−フェニルイミダゾール、2−フェニルイミダゾール、2−エチル−4(5)−メチルイミダゾール、2−フェニル−4−メチルイミダゾール、1−ベンジル−2−メチルイミダゾール、1−ベンジル−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾール、1−シアノ−2−フェニルイミダゾール、1−シアノエチル−2−ウンデシルイミダゾールトリメリテイト、1−シアノエチル−2−フェニルイミダゾリウムトリメリテイト、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−エチル−4’−メチルイミダゾリル−(1’)]−エチル−s−トリアジン、2,4−ジアミノ−6−[2’−メチルイミダゾリル−(1’)]−エチル−s−トリアジンイソシアヌル酸付加体、2−フェニルイミダゾールイソシアヌル酸付加体、2−フェニル−4,5−ジヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、およびエポキシ樹脂と上記イミダゾール類との付加体等が例示される。   Examples of imidazole and derivatives thereof include 1-cyanoethyl-2-phenylimidazole, 2-phenylimidazole, 2-ethyl-4 (5) -methylimidazole, 2-phenyl-4-methylimidazole, 1-benzyl-2-methylimidazole 1-benzyl-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole, 1-cyano-2-phenylimidazole, 1-cyanoethyl-2-undecylimidazole trimellitate, 1-cyanoethyl-2-phenylimidazo Lithium trimellitate, 2,4-diamino-6- [2'-methylimidazolyl- (1 ')]-ethyl-s-triazine, 2,4-diamino-6- [2'-ethyl-4'-methyl Imidazolyl- (1 ′)]-ethyl-s-triazine, 2,4-di Mino-6- [2′-methylimidazolyl- (1 ′)]-ethyl-s-triazine isocyanuric acid adduct, 2-phenylimidazole isocyanuric acid adduct, 2-phenyl-4,5-dihydroxymethylimidazole, 2- Examples include phenyl-4-methyl-5-hydroxymethylimidazole and adducts of an epoxy resin and the imidazoles.

有機ホスフィン類としては、トリブチルホスフィン、メチルジフェニルホスフイン、トリフェニルホスフィン、ジフェニルホスフィン、フェニルホスフィン等が例示され、ホスホニウム塩としては、テトラフェニルホスホニウム・テトラフェニルボレート、テトラフェニルホスホニウム・エチルトリフェニルボレート、テトラブチルホスホニウム・テトラブチルボレート等が例示され、テトラフェニルボロン塩としては、2−エチル−4−メチルイミダゾール・テトラフェニルボレート、N−メチルモルホリン・テトラフェニルボレート等が例示される。   Examples of organic phosphines include tributylphosphine, methyldiphenylphosphine, triphenylphosphine, diphenylphosphine, phenylphosphine and the like, and phosphonium salts include tetraphenylphosphonium / tetraphenylborate, tetraphenylphosphonium / ethyltriphenylborate, Examples include tetrabutylphosphonium / tetrabutylborate, and examples of the tetraphenylboron salt include 2-ethyl-4-methylimidazole / tetraphenylborate, N-methylmorpholine / tetraphenylborate, and the like.

また、これらの硬化剤は、1種を単独で用いてもよく、2種以上を任意の組み合わせおよび比率で混合して用いてもよい。   Moreover, these hardening | curing agents may be used individually by 1 type, and 2 or more types may be mixed and used for them in arbitrary combinations and ratios.

上記硬化剤の中でも、この中でも、イミダゾール又はその誘導体が好適に用いられる。なお、後述するフラックス(D)として、エポキシ樹脂の硬化作用を有す有機カルボン酸及び有機カルボン酸エステルを使用した場合には、該有機カルボン酸類を硬化剤(C)として用いてもよい。   Among these curing agents, imidazole or a derivative thereof is preferably used among these. In addition, when the organic carboxylic acid and organic carboxylic acid ester which have the hardening effect | action of an epoxy resin are used as the flux (D) mentioned later, you may use this organic carboxylic acid as a hardening | curing agent (C).

また、第1の層間充填材組成物中の硬化剤(C)の含有量は、通常、エポキシ樹脂を主成分とする樹脂(A)100重量部に対して、0.1〜60重量部である。
ここで、硬化剤がフェノール系硬化剤、アミン系硬化剤、酸無水物系硬化剤の場合は、エポキシ樹脂中のエポキシ基と硬化剤中の官能基との当量比で0.8〜1.5の範囲となるように用いることが好ましい。この範囲外であると未反応のエポキシ基や硬化剤の官能基が残留し、所望の物性が得られないことがある。
また、硬化剤がアミド系硬化剤、第3級アミン、イミダゾール及びその誘導体、有機ホスフィン類、ホスホニウム塩、テトラフェニルボロン塩、有機酸ジヒドラジド、ハロゲン化ホウ素アミン錯体、ポリメルカプタン系硬化剤、イソシアネート系硬化剤、ブロックイソシアネート系硬化剤等の場合は、エポキシ樹脂組成物中のエポキシ樹脂100重量部に対して0.1〜20重量部の範囲で用いることが好ましい。
Moreover, content of the hardening | curing agent (C) in a 1st interlayer filler composition is 0.1-60 weight part normally with respect to 100 weight part of resin (A) which has an epoxy resin as a main component. is there.
Here, when the curing agent is a phenol-based curing agent, an amine-based curing agent, or an acid anhydride-based curing agent, the equivalent ratio of the epoxy group in the epoxy resin to the functional group in the curing agent is 0.8 to 1. It is preferable to use it in the range of 5. Outside this range, unreacted epoxy groups and functional groups of the curing agent may remain, and desired physical properties may not be obtained.
Curing agents are amide-based curing agents, tertiary amines, imidazoles and their derivatives, organic phosphines, phosphonium salts, tetraphenylboron salts, organic acid dihydrazides, boron halide amine complexes, polymercaptan-based curing agents, isocyanate-based curing agents. In the case of a curing agent, a blocked isocyanate curing agent, etc., it is preferably used in the range of 0.1 to 20 parts by weight relative to 100 parts by weight of the epoxy resin in the epoxy resin composition.

[フラックス(D)]
フラックス(D)とは、具体的には、金属端子のはんだ接合時において、はんだバンプ等の金属電気信号端子及びランドの表面酸化膜の溶解除去や、はんだバンプのランド表面における濡れ広がり性の向上、更にははんだバンプの金属端子表面の再酸化防止などの機能を有する化合物であり、第1の層間充填材層の中に半導体デバイス層が形成された半導体基板間の電気信号接続用のはんだ接続端子を含む場合に第1の層間充填材組成物に含有される。
[Flux (D)]
Specifically, the flux (D) means that the metal electric signal terminals such as solder bumps and the surface oxide film of the land are dissolved and removed, and the wettability of the solder bumps on the land surface is improved when soldering the metal terminals. Furthermore, a solder connection for electrical signal connection between semiconductor substrates, which is a compound having a function of preventing reoxidation of the metal terminal surface of the solder bump and having a semiconductor device layer formed in the first interlayer filler layer When it contains a terminal, it is contained in the first interlayer filler composition.

本発明で用いるフラックス(D)としては、蓚酸、マロン酸、コハク酸、グルタル酸、アジピン酸、リンゴ酸、酒石酸、クエン酸、乳酸、酢酸、プロピオン酸、酪酸、オレイン酸、ステアリン酸などの脂肪族カルボン酸、安息香酸、サリチル酸、フタル酸、トリメリト酸、トリメリト酸無水物、トリメシン酸、ベンゼンテトラカルボン酸などの芳香族カルボン酸、アビエチン酸、ロジンなどのテルペン系カルボン酸などの有機カルボン酸、及び有機カルボン酸をアルキルビニルエーテル類と反応して変換したヘミアセタールエステルである有機カルボン酸エステル、グルタミン酸塩酸塩、アニリン塩酸塩、ヒドラジン塩酸塩、臭化セチルピリジン、フェニルヒドラジン塩酸塩、テトラクロルナフタレン、メチルヒドラジン塩酸塩、メチルアミン塩酸塩、エチルアミン塩酸塩、ジエチルアミン塩酸塩、ブチルアミン塩酸塩などの有機ハロゲン化合物、尿素、ジエチレントリアミンヒドラジンなどのアミン類、エチレングリコール、ジエチレングリコール、トリエチレングリコール、テトラエチレングリコール、ヘキサエチレングリコール、グリセリン、トリメチロールエタン、トリメチロールプロパン、2,3,4−トリヒドロキシベンゾフェノン、トリエタノールアミン、エリスリトール、ペンタエリスリトール、ビス(2−ヒドロキシメチル)イミノトリス−(ヒドロキシメチル)メタン、リビトールなどの多価アルコール類、塩酸、フッ酸、燐酸、ホウフッ化水素酸などの無機酸、フッ化カリウム、フッ化ナトリウム、フッ化アンモニウム、フッ化銅、フッ化ニッケル、フッ化亜鉛などのフッ化物、塩化カリウム、塩化ナトリウム、塩化第一銅、塩化ニッケル、塩化アンモニウム、塩化亜鉛、塩化第一錫などの塩化物、臭化カリウム、臭化ナトリウム、臭化アンモニウム、臭化錫、臭化亜鉛などの臭化物などが挙げられる。これらの化合物は、そのまま用いても、また有機ポリマーや無機化合物等による被覆剤を用いてマイクロカプセル化したものを用いても良い。これらの化合物は1種を単独で用いてもよく、2種以上を任意の組み合わせおよび比率で混合して用いてもよい。   As the flux (D) used in the present invention, fats such as succinic acid, malonic acid, succinic acid, glutaric acid, adipic acid, malic acid, tartaric acid, citric acid, lactic acid, acetic acid, propionic acid, butyric acid, oleic acid, stearic acid, etc. Aromatic carboxylic acids such as aromatic carboxylic acids, benzoic acid, salicylic acid, phthalic acid, trimellitic acid, trimellitic anhydride, trimesic acid, benzenetetracarboxylic acid, organic carboxylic acids such as terpene carboxylic acids such as abietic acid and rosin, And an organic carboxylic acid ester which is a hemiacetal ester converted by reacting an organic carboxylic acid with an alkyl vinyl ether, glutamic acid hydrochloride, aniline hydrochloride, hydrazine hydrochloride, cetylpyridine bromide, phenylhydrazine hydrochloride, tetrachloronaphthalene, Methyl hydrazine hydrochloride, methyl amide Organic halogen compounds such as hydrochloride, ethylamine hydrochloride, diethylamine hydrochloride, butylamine hydrochloride, amines such as urea, diethylenetriamine hydrazine, ethylene glycol, diethylene glycol, triethylene glycol, tetraethylene glycol, hexaethylene glycol, glycerin, trimethylol Polyhydric alcohols such as ethane, trimethylolpropane, 2,3,4-trihydroxybenzophenone, triethanolamine, erythritol, pentaerythritol, bis (2-hydroxymethyl) iminotris- (hydroxymethyl) methane, ribitol, hydrochloric acid, Inorganic acids such as hydrofluoric acid, phosphoric acid, borohydrofluoric acid, potassium fluoride, sodium fluoride, ammonium fluoride, copper fluoride, nickel fluoride, fluoride Fluorides such as lead, potassium chloride, sodium chloride, cuprous chloride, nickel chloride, ammonium chloride, zinc chloride, stannous chloride and other chlorides, potassium bromide, sodium bromide, ammonium bromide, tin bromide And bromides such as zinc bromide. These compounds may be used as they are or may be microencapsulated using a coating agent made of an organic polymer or an inorganic compound. These compounds may be used individually by 1 type, and 2 or more types may be mixed and used for them in arbitrary combinations and ratios.

このうち、樹脂(A)や各種溶媒への溶解性より、多価アルコール類、有機カルボン酸類及び有機カルボン酸エステル類が好ましい。
フラックス(D)の溶融温度は、はんだ接合前にはんだ表面の酸化膜溶解、はんだ表面の濡れ性向上、及びはんだ表面の再酸化防止等の機能を発現するために、90℃〜220℃であることが好ましく、より好ましくは100℃〜200℃、更に好ましくは120℃〜180℃である。
また、フラックス(D)が有機カルボン酸類及び有機カルボン酸エステル類の場合には、はんだ接合時の220℃〜260℃の温度においてカルボン酸の分解又は揮発・蒸発等が少ないものが好ましい。この場合、分解温度及び沸点としては好ましくは250℃以上、より好ましくは270℃以上、最も好ましくは290℃以上である。多価アルコール類としては、トリメチロールプロパン、エリスリトール、ペンタエリスリトール、リビトールなどを好ましく用いることができる。有機カルボン酸としては、グルタル酸、アジピン酸、トリメリット酸などを好ましく用いることができる。
有機カルボン酸エステルが熱分解によりカルボン酸を生じて機能を発現する温度としては、130℃以上であることが好ましく、より好ましくは140℃、更に好ましくは160℃以上、最も好ましくは180℃以上である。
Among these, polyhydric alcohols, organic carboxylic acids, and organic carboxylic acid esters are preferable from the solubility in the resin (A) and various solvents.
The melting temperature of the flux (D) is 90 ° C. to 220 ° C. in order to exhibit functions such as dissolution of the oxide film on the solder surface, improvement of the wettability of the solder surface, and prevention of reoxidation of the solder surface before soldering. It is preferably 100 ° C to 200 ° C, more preferably 120 ° C to 180 ° C.
Further, when the flux (D) is an organic carboxylic acid or an organic carboxylic acid ester, it is preferable that the carboxylic acid is hardly decomposed or volatilized / evaporated at a temperature of 220 ° C. to 260 ° C. during solder joining. In this case, the decomposition temperature and boiling point are preferably 250 ° C. or higher, more preferably 270 ° C. or higher, and most preferably 290 ° C. or higher. As polyhydric alcohols, trimethylolpropane, erythritol, pentaerythritol, ribitol and the like can be preferably used. As the organic carboxylic acid, glutaric acid, adipic acid, trimellitic acid and the like can be preferably used.
The temperature at which the organic carboxylic acid ester generates carboxylic acid by thermal decomposition and exhibits its function is preferably 130 ° C. or higher, more preferably 140 ° C., still more preferably 160 ° C. or higher, and most preferably 180 ° C. or higher. is there.

有機カルボン酸エステルの原料となる有機カルボン酸としては乳酸、酢酸、プロピオン酸、酪酸、オレイン酸、ステアリン酸、安息香酸、アビエチン酸、ロジンなどのモノカルボン酸、蓚酸、マロン酸、コハク酸、グルタル酸、アジピン酸、リンゴ酸、酒石酸、イソフタル酸、ピロメリット酸、マレイン酸、フマル酸、イタコン酸、などのジカルボン酸、クエン酸、1,2,4−トリメリト酸、トリス(2−カルボキシエチル)イソシアヌレートなどのトリカルボン酸、ピロメリット酸やブタンテトラカルボン酸などのテトラカルボン酸等を用いることができる。この中でもフラックスとしての反応性より、二個以上のカルボキシル基を有するポリカルボン酸類が好ましい。   Examples of organic carboxylic acids used as raw materials for organic carboxylic acid esters include monocarboxylic acids such as lactic acid, acetic acid, propionic acid, butyric acid, oleic acid, stearic acid, benzoic acid, abietic acid, and rosin, oxalic acid, malonic acid, succinic acid, and glutar Acids, adipic acid, malic acid, tartaric acid, isophthalic acid, pyromellitic acid, maleic acid, fumaric acid, itaconic acid, and other dicarboxylic acids, citric acid, 1,2,4-trimellitic acid, tris (2-carboxyethyl) Tricarboxylic acid such as isocyanurate, tetracarboxylic acid such as pyromellitic acid and butanetetracarboxylic acid, and the like can be used. Of these, polycarboxylic acids having two or more carboxyl groups are preferred in terms of reactivity as a flux.

また、有機カルボン酸エステルの原料となるアルキルビニルエーテル類としては、炭素数1〜6のアルキル基を有するものが好ましく、この中でも、アルキル基がメチル基、エチル基、プロピル基、ブチル基であることが特に好ましい。これらアルキル基の中でも、電子供与性の低いアルキル基ほど高温解離性を示すことから、アルキル基としては2級及び1級であることが好ましい。   Moreover, as alkyl vinyl ethers used as raw materials for organic carboxylic acid esters, those having an alkyl group having 1 to 6 carbon atoms are preferable, and among them, the alkyl group is a methyl group, an ethyl group, a propyl group, or a butyl group. Is particularly preferred. Among these alkyl groups, the lower the electron donating property, the higher the temperature dissociation property, so the alkyl group is preferably secondary or primary.

このうち有機カルボン酸エステルとしては、サンタシッドG(ジアルキルビニルエーテルブロック2官能ポリマー型カルボン酸)、サンタシッドH(モノアルキルビニルエーテルブロック2官能低分子量型カルボン酸)、サンタシッドI(モノアルキルビニルエーテルブロック2官能カルボン酸、いずれも株式会社日油製)などを好ましく用いることができる。   Among these, as the organic carboxylic acid ester, Santacid G (dialkyl vinyl ether block bifunctional polymer carboxylic acid), Santacid H (monoalkyl vinyl ether block bifunctional low molecular weight carboxylic acid), Santacid I (monoalkyl vinyl ether block bifunctional carboxylic acid) , Both of which are manufactured by NOF Corporation).

本発明において、フラックス(D)の含有量は、樹脂(A)100重量部あたり0.1重量部以上10重量部以下、好ましくは0.5重量部以上5重量部以下である。含有量が、0.1重量部未満では、酸化膜除去性低下によるはんだ接続不良のおそれがあり、また10重量部を超えると組成物の粘度上昇による接続不良のおそれがでてくる。   In the present invention, the content of the flux (D) is 0.1 to 10 parts by weight, preferably 0.5 to 5 parts by weight per 100 parts by weight of the resin (A). If the content is less than 0.1 parts by weight, there is a risk of poor solder connection due to a decrease in oxide film removability, and if it exceeds 10 parts by weight, there is a risk of poor connection due to an increase in the viscosity of the composition.

第1の層間充填材組成物には、その機能性の更なる向上を目的として、本発明の効果を損なわない範囲において、各種の添加剤を含んでいてもよい。   The first interlayer filler composition may contain various additives within a range not impairing the effects of the present invention for the purpose of further improving the functionality.

このようなその他の添加剤としては、基材との接着性やマトリックス樹脂と無機フィラーとの接着性を向上させるための添加成分として、シランカップリング剤やチタネートカップリング剤等のカップリング剤、保存安定性向上のための紫外線防止剤、酸化防止剤、可塑剤、難燃剤、着色剤、分散剤等が挙げられる。
これらは、いずれも1種を単独で用いてもよく、2種以上を任意の組み合わせおよび比率で混合して用いてもよい。
As such other additives, as an additive component for improving the adhesion between the substrate and the matrix resin and the inorganic filler, a coupling agent such as a silane coupling agent or a titanate coupling agent, Examples thereof include an ultraviolet ray inhibitor, an antioxidant, a plasticizer, a flame retardant, a colorant, and a dispersant for improving the storage stability.
Any of these may be used alone or in a combination of two or more in any combination and ratio.

上記添加剤の中でも、樹脂成分と無機フィラー(B)との密着性を向上させる観点からは、カップリング剤を含むことが好ましい。
ここで、シランカップリング剤としては、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルトリエトキシシラン、β−(3,4−エポキシシクロヘキシル)エチルトリメトキシシラン等のエポキシシラン、γ−アミノプロピルトリエトキシシラン、N−β(アミノエチル)γ−アミノプロピルトリメトキシシラン、N−β(アミノエチル)γ−アミノプロピルメチルジメトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−ウレイドプロピルトリエトキシシラン等のアミノシラン、3−メルカプトプロピルトリメトキシシラン等のメルカプトシラン、p−スチリルトリメトキシシラン、ビニルトリクロルシラン、ビニルトリス(β−メトキシエトキシ)シラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン等のビニルシラン、さらに、エポキシ系、アミノ系、ビニル系の高分子タイプのシラン等が挙げられる。
Among the above additives, it is preferable to include a coupling agent from the viewpoint of improving the adhesion between the resin component and the inorganic filler (B).
Here, as the silane coupling agent, epoxy silane such as γ-glycidoxypropyltrimethoxysilane, γ-glycidoxypropyltriethoxysilane, β- (3,4-epoxycyclohexyl) ethyltrimethoxysilane, γ, -Aminopropyltriethoxysilane, N-β (aminoethyl) γ-aminopropyltrimethoxysilane, N-β (aminoethyl) γ-aminopropylmethyldimethoxysilane, γ-aminopropyltrimethoxysilane, γ-ureidopropyltri Aminosilane such as ethoxysilane, mercaptosilane such as 3-mercaptopropyltrimethoxysilane, p-styryltrimethoxysilane, vinyltrichlorosilane, vinyltris (β-methoxyethoxy) silane, vinyltrimethoxysilane, vinyltriethoxysila And vinyl silanes such as γ-methacryloxypropyltrimethoxysilane, and epoxy, amino and vinyl polymer type silanes.

一方、チタネートカップリング剤としては、イソプロピルトリイソステアロイルチタネート、イソプロピルトリ(N−アミノエチル・アミノエチル)チタネート、ジイソプロピルビス(ジオクチルホスフェート)チタネート、テトライソプロピルビス(ジオクチルホスファイト)チタネート、テトラオクチルビス(ジトリデシルホスファイト)チタネート、テトラ(2,2−ジアリルオキシメチル−1−ブチル)ビス(ジトリデシル)ホスファイトチタネート、ビス(ジオクチルパイロホスフェート)オキシアセテートチタネート、ビス(ジオクチルパイロホスフェート)エチレンチタネート等が挙げられる。   On the other hand, titanate coupling agents include isopropyl triisostearoyl titanate, isopropyl tri (N-aminoethyl / aminoethyl) titanate, diisopropyl bis (dioctyl phosphate) titanate, tetraisopropyl bis (dioctyl phosphite) titanate, tetraoctyl bis ( Ditridecyl phosphite) titanate, tetra (2,2-diallyloxymethyl-1-butyl) bis (ditridecyl) phosphite titanate, bis (dioctyl pyrophosphate) oxyacetate titanate, bis (dioctyl pyrophosphate) ethylene titanate It is done.

その他の添加剤の配合量には特に制限はなく、必要な機能性が得られる程度に、通常の樹脂組成物の配合量で用いられる。   There is no restriction | limiting in particular in the compounding quantity of another additive, It is used with the compounding quantity of a normal resin composition to such an extent that required functionality is obtained.

なお、その他の添加剤のうち、カップリング剤の添加量は、樹脂組成物中の全固形分に対して0.01〜2.0重量%程度とするのが好ましい。カップリング剤の配合量が少ないと、カップリング剤を配合したことによるマトリックス樹脂と無機充填材との密着性の向上効果を十分に得ることができず、多過ぎると得られる硬化物からカップリング剤がブリードアウトする問題がある。   In addition, it is preferable that the addition amount of a coupling agent shall be about 0.01 to 2.0 weight% with respect to the total solid in a resin composition among other additives. If the amount of the coupling agent is small, the effect of improving the adhesion between the matrix resin and the inorganic filler due to the incorporation of the coupling agent cannot be sufficiently obtained. There is a problem that the agent bleeds out.

なお、第1の層間充填材層を形成するに当たり、上述の第1の層間充填材組成物は、そのまま半導体基板上に塗布してもよいが、更に有機溶媒(E)を含有する塗布液の形態で用いてもよい。以下、有機溶媒(E)について説明する。   In forming the first interlayer filler layer, the above-mentioned first interlayer filler composition may be applied as it is on the semiconductor substrate, but the coating liquid containing an organic solvent (E) is further added. It may be used in the form. Hereinafter, the organic solvent (E) will be described.

[有機溶媒(E)]
用いることができる有機溶媒(E)としては、例えばアセトン、メチルエチルケトン(MEK)、メチルイソブチルケトン(MIBK)、メチルアミルケトン(MAK)、シクロヘキサノン(CHN)等のケトン類、酢酸エチルや酢酸ブチル等のエステル類、エチレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテート等のエーテル類、N,N−ジメチルホルムアミド、N,N−ジメチルアセトアミド等のアミド類、メタノール、エタノール等のアルコール類、ヘキサン、シクロヘキサン等のアルカン類、トルエン、キシレン等の芳香族類などが挙げられる。
このうち、樹脂の溶解性及び溶媒の沸点等を勘案すると、メチルエチルケトン、メチルイソブチルケトンやシクロヘキサノン等ケトン類、エステル類及びエーテル類が好ましく、特にメチルエチルケトンやメチルイソブチルケトン、シクロヘキサノンのケトン類を用いることが特に好ましい。
これらの有機溶媒は、1種を単独で用いてもよく、2種以上を任意の組み合わせおよび比率で混合して用いてもよい。
[Organic solvent (E)]
Examples of the organic solvent (E) that can be used include ketones such as acetone, methyl ethyl ketone (MEK), methyl isobutyl ketone (MIBK), methyl amyl ketone (MAK), and cyclohexanone (CHN), and ethyl acetate and butyl acetate. Esters, ethers such as ethylene glycol monomethyl ether, propylene glycol monomethyl ether, propylene glycol monomethyl ether acetate, amides such as N, N-dimethylformamide and N, N-dimethylacetamide, alcohols such as methanol and ethanol, hexane And alkanes such as cyclohexane, and aromatics such as toluene and xylene.
Among these, considering the solubility of the resin and the boiling point of the solvent, ketones such as methyl ethyl ketone, methyl isobutyl ketone and cyclohexanone, esters and ethers are preferable, and in particular, ketones of methyl ethyl ketone, methyl isobutyl ketone and cyclohexanone are used. Particularly preferred.
These organic solvents may be used alone or in a combination of two or more in any combination and ratio.

有機溶媒(E)の他の成分に対する混合割合は、特に制限はないが、好ましくは他の組成物に対して20重量%以上70重量%以下、特に好ましくは30重量%以上60重量%以下である。このような混合割合とすることにより、本発明の塗布液を使用することにより、任意の塗布法によって良好な塗布膜を形成することができる。
有機溶媒(E)の混合割合が、20重量%未満では組成物の粘度が上昇し良好な塗布膜が得られない場合があり、または70重量%を超えると所定の膜厚が得られない等の問題が出てくる可能性がある。
The mixing ratio of the organic solvent (E) with respect to other components is not particularly limited, but is preferably 20% by weight to 70% by weight, particularly preferably 30% by weight to 60% by weight, based on the other composition. is there. By setting it as such a mixing ratio, a favorable coating film can be formed by arbitrary coating methods by using the coating liquid of this invention.
If the mixing ratio of the organic solvent (E) is less than 20% by weight, the viscosity of the composition may increase and a good coating film may not be obtained, or if it exceeds 70% by weight, a predetermined film thickness may not be obtained. May come up with problems.

塗布液には、各種の添加剤を含んでいてもよい。
このような添加剤としては、上述の添加剤の他、塗布液中での各成分の分散性を向上させる界面活性剤、乳化剤、低弾性化剤、希釈剤、消泡剤、イオントラップ剤等が挙げられる。
The coating solution may contain various additives.
Examples of such additives include surfactants, emulsifiers, low elasticity agents, diluents, antifoaming agents, ion trapping agents, and the like that improve the dispersibility of each component in the coating solution in addition to the additives described above. Is mentioned.

ここで、界面活性剤としては、従来公知のアニオン系界面活性剤、ノニオン系界面活性剤、カチオン系界面活性剤のいずれも使用できる。
例えば、ポリオキシエチレンアルキルエーテル類、ポリオキシエチレンアルキルアリールエーテル類、ポリオキシエチレンアルキルエステル類、ソルビタンアルキルエステル類、モノグリセリドアルキルエステル類、アルキルベンゼンスルホン酸塩類、アルキルナフタレンスルホン酸塩類、アルキル硫酸塩類、アルキルスルホン酸塩類、スルホコハク酸エステル塩類、アルキルベタイン類、アミノ酸類などが挙げられる。
また、これら界面活性剤においてCH結合の一部又は全てがCF結合となったフッ素界面活性剤も好ましく用いることができる。
界面活性剤の添加量として、樹脂組成物中の全固形分に対して、0.001〜5重量%程度とするのが好ましい。0.001重量%未満では、所定の膜厚均一性が得られない場合があり、また5重量%を超えると樹脂成分との相分離等を引き起こす場合があり好ましくない。
Here, as the surfactant, any of conventionally known anionic surfactants, nonionic surfactants, and cationic surfactants can be used.
For example, polyoxyethylene alkyl ethers, polyoxyethylene alkyl aryl ethers, polyoxyethylene alkyl esters, sorbitan alkyl esters, monoglyceride alkyl esters, alkyl benzene sulfonates, alkyl naphthalene sulfonates, alkyl sulfates, alkyl Examples include sulfonates, sulfosuccinate esters, alkylbetaines, amino acids, and the like.
In addition, fluorine surfactants in which some or all of the CH bonds are CF bonds in these surfactants can also be preferably used.
The addition amount of the surfactant is preferably about 0.001 to 5% by weight with respect to the total solid content in the resin composition. If it is less than 0.001% by weight, the predetermined film thickness uniformity may not be obtained, and if it exceeds 5% by weight, phase separation from the resin component may occur, which is not preferable.

塗布液の製造方法は、特に限定されず従来公知の方法によればよく、塗布液の構成成分を混合することで製造することができる。
混合順序も反応や沈殿物が発生するなど特段の問題がない限り任意であり、塗布液の構成成分のうち、何れか2成分又は3成分以上を予め配合し、その後に残りの成分を混合してもよいし、一度に全部を混合してもよい。
なお、上述のように無機フィラー(B)は、粒径の大きな凝集体とならないように粉砕を行うことが好ましいが、塗布液の製造前に粉砕してもよいし、他の成分と混合してから粉砕してもよい。無機材料の粉砕の方法は特に限定されず、従来公知の粉砕方法を適用できる。
The manufacturing method of a coating liquid is not specifically limited, What is necessary is just to be a conventionally well-known method, and can manufacture by mixing the structural component of a coating liquid.
The mixing order is arbitrary as long as there is no particular problem such as reaction or precipitation. Among the components of the coating liquid, any two components or three or more components are blended in advance, and then the remaining components are mixed. You may mix all at once.
As described above, the inorganic filler (B) is preferably pulverized so as not to form an aggregate having a large particle diameter, but may be pulverized before the production of the coating liquid or mixed with other components. Then, it may be crushed. The method for grinding the inorganic material is not particularly limited, and conventionally known grinding methods can be applied.

(1−3)第1の三次元集積回路積層体の製造方法
以下、第1の三次元集積回路積層体の製造方法について説明する。
半導体基板積層体からなる第1の三次元集積回路積層体は、三次元集積回路の各層を構成し、半導体デバイス層が形成された半導体基板に、上述の第1の層間充填材層の前駆体となる第1の層間充填材組成物の塗膜を形成する工程と、これらの半導体基板を加圧接着して、半導体基板間に第1の層間充填材層を有する半導体基板積層体を形成する工程を含む方法を用いて製造される。
以下、各工程について具体的に説明する。
(1-3) Manufacturing Method of First Three-Dimensional Integrated Circuit Laminate Hereinafter, a manufacturing method of the first three-dimensional integrated circuit laminate will be described.
A first three-dimensional integrated circuit laminate comprising a semiconductor substrate laminate constitutes each layer of the three-dimensional integrated circuit, and a precursor of the first interlayer filler layer described above is formed on the semiconductor substrate on which the semiconductor device layer is formed. A step of forming a coating film of the first interlayer filler composition to be obtained, and pressure-bonding these semiconductor substrates to form a semiconductor substrate laminate having a first interlayer filler layer between the semiconductor substrates Manufactured using a method including steps.
Hereinafter, each step will be specifically described.

まず、半導体デバイス層が形成された半導体基板の上面及び下面に必要に応じて基板間の電気的な接続端子としてはんだバンプやランド端子を形成する。半導体基板、はんだバンプ、ランド端子の詳細は上述の通りである。   First, solder bumps and land terminals are formed as electrical connection terminals between the substrates on the upper and lower surfaces of the semiconductor substrate on which the semiconductor device layer is formed, as necessary. The details of the semiconductor substrate, solder bump, and land terminal are as described above.

次いで、半導体基板上に層間充填材組成物の塗膜を形成する。
第1の層間充填材組成物の塗膜は、有機溶媒(E)に溶解・分散した第1の層間充填材組成物を、ディップ法やスピンコート法、スプレーコート法やブレード法その他の任意の方法で形成することができる。得られた塗布膜から溶媒や低分子成分除去のために、50〜150℃の任意の温度でベーキング処理を行いB−ステージ化膜を形成する。この際、一定の温度においてベーキング処理を行ってもよいが、組成物中の揮発成分除去を円滑に進めるために、減圧条件下にてベーキング処理を行ってもよい。また、樹脂の硬化が進行しない範囲で、段階的な昇温によるベーキング処理を行っても良い。例えば、初めに60℃、次に80℃、更に120℃で各5〜90分程度のべーキング処理を実施することができる。
また、上述の有機溶媒(E)を含まない第1の層間充填材組成物をそのまま用いてもよい。例えば、樹脂の硬化が始まらない温度範囲において加温して溶融させたものを用いて、任意の方法で半導体基板上に第1の層間充填材組成物からなる膜を成膜してもよい。
また、第1の層間充填材組成物は、フィルム成形に適した十分な伸び性を有するため、フィルム成形し、該フィルムを半導体基板上に設置することで成膜してもよい。
Next, a coating film of the interlayer filler composition is formed on the semiconductor substrate.
The coating film of the first interlayer filler composition is obtained by dissolving the first interlayer filler composition dissolved / dispersed in the organic solvent (E), using a dipping method, a spin coating method, a spray coating method, a blade method, or any other arbitrary method. Can be formed by a method. In order to remove the solvent and low molecular components from the obtained coating film, baking treatment is performed at an arbitrary temperature of 50 to 150 ° C. to form a B-staged film. At this time, the baking treatment may be performed at a constant temperature, but in order to smoothly remove the volatile components in the composition, the baking treatment may be performed under reduced pressure conditions. Further, a baking process by stepwise temperature rise may be performed within a range in which the curing of the resin does not proceed. For example, baking can be performed at 60 ° C., then 80 ° C., and 120 ° C. for about 5 to 90 minutes each.
Moreover, you may use the 1st interlayer filler composition which does not contain the above-mentioned organic solvent (E) as it is. For example, a film made of the first interlayer filler composition may be formed on the semiconductor substrate by any method using a material that is heated and melted in a temperature range in which the resin does not start to be cured.
Moreover, since the first interlayer filler composition has sufficient extensibility suitable for film forming, the first interlayer filler composition may be formed by forming a film and placing the film on a semiconductor substrate.

次に上記方法にて成膜した第1の層間充填材組成物からなる膜を加熱してタック性を発現させた後に、接合対象の半導体基板と仮接着を行う。仮接着の温度としては、樹脂(A)の組成にもよるが、80〜150℃の温度で行うことが好ましい。半導体基板の接合が複数層の場合には、前記仮接着を基板の層数分繰り返しても良いし、B−ステージ化膜を形成した基板を複数層重ね合わせた後に、加熱してまとめて仮接着させても良い。仮接着の際には必要に応じて基板間に好ましくは1gf/cm2〜50Kgf/cm2、より好ましくは10gf/cm2〜10Kgf/cm2の荷重をかけて実施することが好ましい。 Next, the film made of the first interlayer filler composition formed by the above method is heated to develop tackiness, and then temporarily bonded to the semiconductor substrate to be bonded. Although it depends on the composition of the resin (A), the temperature for temporary bonding is preferably 80 to 150 ° C. When the bonding of the semiconductor substrates is a plurality of layers, the temporary bonding may be repeated for the number of layers of the substrates, or the substrates on which the B-staging film is formed are stacked and then heated to be temporarily combined. It may be adhered. Preferably between the substrates during the temporary adhesion is needed 1gf / cm 2 ~50Kgf / cm 2 , more preferably it is preferred to carry out with a load of 10gf / cm 2 ~10Kgf / cm 2 .

仮接着の後には半導体基板の本接合を行う。仮接着させた半導体基板を200℃以上、好ましくは220℃以上で加圧接着することにより、第1の層間充填材組成物の樹脂の溶融粘度を低下させて半導体基板間の電気端子の接続を促進すると同時に、組成物中のフラックスを活性化させて半導体基板間のはんだ接合を実現することができる。なお、加熱温度の上限は、使用する樹脂(A)が分解、変質しない温度であり、樹脂の種類、グレードにより適宜決定されるが、通常300℃以下で行われる。
また、加圧接着の際には必要に応じて基板間に好ましくは10gf/cm2〜10Kgf/cm2、より好ましくは50gf/cm2〜5Kgf/cm2の荷重をかけて実施することが好ましい。
After the temporary bonding, the semiconductor substrate is finally bonded. The temporarily bonded semiconductor substrate is pressure-bonded at 200 ° C. or higher, preferably 220 ° C. or higher, thereby reducing the melt viscosity of the resin of the first interlayer filler composition and connecting the electrical terminals between the semiconductor substrates. At the same time, the flux in the composition can be activated to achieve solder bonding between the semiconductor substrates. The upper limit of the heating temperature is a temperature at which the resin (A) to be used is not decomposed or altered, and is appropriately determined depending on the type and grade of the resin, but is usually 300 ° C. or lower.
Further, it is preferable that preferably between the substrates 10gf / cm 2 ~10Kgf / cm 2 , more preferably carried out under a load of 50gf / cm 2 ~5Kgf / cm 2 if necessary when the pressure bonding .

(2)第2の三次元集積回路積層体
本発明の三次元集積回路積層体は、上述の半導体基板積層体がさらに有機基板の上に搭載されており、半導体基板積層体と有機基板との間に、樹脂(a)及び無機フィラー(b)を含有する第2の層間充填材層が形成されていてもよい。
すなわち、上述の半導体基板積層体(第1の三次元集積回路積層体)が、さらに有機基板の上に搭載されており、半導体基板積層体と有機基板との間に、樹脂(a)及び無機フィラー(b)を含有した第2の層間充填材層が形成された三次元集積回路積層体である。
図3に本発明の第2の実施の形態に係る三次元集積回路積層体(以下、「第2の三次元集積回路積層体」と称す。)の概念断面図を示す。なお、図3では、三次元集積回路積層体の構造の理解を容易にするために、半導体基板及び有機基板に対する他の構成部材の厚みや大きさは、実際より大きく示している。
図3に示すように、第2の三次元集積回路積層体100において、上述の半導体基板積層体1がさらに有機基板101の上に搭載されており、半導体基板積層体1と有機基板101との間に、樹脂(a)及び無機フィラー(b)を含有する第2の層間充填材層102が形成されている。
(2) Second three-dimensional integrated circuit laminate The three-dimensional integrated circuit laminate of the present invention is such that the above-described semiconductor substrate laminate is further mounted on an organic substrate. A second interlayer filler layer containing the resin (a) and the inorganic filler (b) may be formed therebetween.
That is, the above-mentioned semiconductor substrate laminate (first three-dimensional integrated circuit laminate) is further mounted on the organic substrate, and the resin (a) and the inorganic are interposed between the semiconductor substrate laminate and the organic substrate. It is a three-dimensional integrated circuit laminate in which a second interlayer filler layer containing a filler (b) is formed.
FIG. 3 is a conceptual cross-sectional view of a three-dimensional integrated circuit laminate (hereinafter referred to as “second three-dimensional integrated circuit laminate”) according to a second embodiment of the present invention. In FIG. 3, in order to facilitate understanding of the structure of the three-dimensional integrated circuit laminate, the thicknesses and sizes of the other constituent members with respect to the semiconductor substrate and the organic substrate are shown larger than actual.
As shown in FIG. 3, in the second three-dimensional integrated circuit laminate 100, the above-described semiconductor substrate laminate 1 is further mounted on the organic substrate 101, and the semiconductor substrate laminate 1 and the organic substrate 101 are separated from each other. A second interlayer filler layer 102 containing a resin (a) and an inorganic filler (b) is formed therebetween.

以下、第2の三次元集積回路積層体について詳細に説明する。なお、半導体基板積層体については、上述の第1の三次元集積回路積層体と同様であるため、説明を省略する。   Hereinafter, the second three-dimensional integrated circuit laminate will be described in detail. The semiconductor substrate laminate is the same as the first three-dimensional integrated circuit laminate described above, and a description thereof will be omitted.

(2−1)有機基板
有機基板は、はんだボールを外部電極とするアレイ状の電極と半導体基板を接続する高密度実装用のパターン変換基板(インターポーザ)であり、三次元集積回路積層体を実装する際のプリント基板やフレキシブル基板との熱膨張率の整合性を確保するためにも、樹脂板の中に配線層を有する多層回路構造を有する有機基板であることが好ましい。有機基板を構成する樹脂成分としてエポキシ樹脂等が、配線層として銅(Cu)がそれぞれ好ましく用いられる、第2の層間充填材層を介してプリント基板上に搭載された半導体基板積層体は、はんだバンプ等を介して有機基板に接続され、有機基板はアレイ状の電極を介してプリント基板の端子と電子的に接続されていてもよい。
(2-1) Organic substrate The organic substrate is a pattern conversion substrate (interposer) for high-density mounting that connects an array of electrodes with solder balls as external electrodes and a semiconductor substrate, and mounts a three-dimensional integrated circuit laminate. In order to ensure the consistency of the coefficient of thermal expansion with the printed circuit board or the flexible circuit board, the organic substrate having a multilayer circuit structure having a wiring layer in the resin plate is preferable. An epoxy resin or the like is preferably used as the resin component constituting the organic substrate, and copper (Cu) is preferably used as the wiring layer. It may be connected to an organic substrate via bumps or the like, and the organic substrate may be electronically connected to terminals of the printed circuit board via arrayed electrodes.

(2−2)第2の層間充填材層
第2の層間充填材層は、半導体基板積層体と有機基板との間に形成され、樹脂(a)及び無機フィラー(b)を含有してなる。
第2の層間充填材層の誘電率が6以下であることが好ましく、5以下であることがより好ましい。
誘電率が6を超えると、半導体基板積層体と有機基板間の配線における信号の伝送遅延を引き起こし、結果的にデバイス全体の動作速度の低下をもたらすために好ましくない。
誘電率が6以下、好ましくは5以下であると、上記信号の伝送遅延を低減することが可能となり、半導体デバイスの演算処理速度を向上させることが可能となり好ましい。
(2-2) Second interlayer filler layer The second interlayer filler layer is formed between the semiconductor substrate laminate and the organic substrate, and contains a resin (a) and an inorganic filler (b). .
The dielectric constant of the second interlayer filler layer is preferably 6 or less, and more preferably 5 or less.
A dielectric constant exceeding 6 is not preferable because it causes a signal transmission delay in the wiring between the semiconductor substrate laminate and the organic substrate, resulting in a decrease in the operating speed of the entire device.
It is preferable that the dielectric constant is 6 or less, preferably 5 or less because the transmission delay of the signal can be reduced, and the processing speed of the semiconductor device can be improved.

また、第2の層間充填材層は、熱伝導率が0.4W/(m・K)以上であることが好ましく、0.8W/(m・K)以上であることがより好ましく、1.0W/(m・K)以上であることが特に好ましい。   The second interlayer filler layer preferably has a thermal conductivity of 0.4 W / (m · K) or more, more preferably 0.8 W / (m · K) or more. It is particularly preferably 0 W / (m · K) or more.

なお、第2の層間充填材層の厚みは、50μm以上300μm以下であることが好ましい。より好ましくは60μm以上250μm以下、さらに好ましくは70μm以上200μm以下である。厚みが増すと半導体基板積層体と有機基板の積層体がかさ高くなり、小型実装が困難となるために好ましくない。また、厚みが薄くなるとデバイスの動作温度変化による半導体基板積層体と有機基板との膨張係数の相違により、無機−有機基板の接合界面での剥離等を引き起こす可能性があり好ましくない。前記厚みとすることにより、加工性と性能を両立することができる。   The thickness of the second interlayer filler layer is preferably 50 μm or more and 300 μm or less. More preferably, they are 60 micrometers or more and 250 micrometers or less, More preferably, they are 70 micrometers or more and 200 micrometers or less. When the thickness is increased, the stacked body of the semiconductor substrate stack and the organic substrate becomes bulky, and it is not preferable because small packaging becomes difficult. Further, if the thickness is reduced, it is not preferable because the difference in expansion coefficient between the semiconductor substrate laminate and the organic substrate due to a change in the operating temperature of the device may cause peeling at the interface between the inorganic and organic substrates. By setting it as the said thickness, workability and performance can be made compatible.

以下、第2の層間充填材層を構成する組成物(以下、「第2の層間充填材組成物」という場合がある。)における各成分について説明する。
第2の層間充填材組成物は、樹脂(a)及び無機フィラー(b)を含有し、その他必要に応じて硬化剤(c)、フラックス(d)等を含有してなる。
なお、第2の層間充填材組成物において、第1の層間充填材組成物と同様である部分は詳しい説明を省略する。
Hereinafter, each component in the composition constituting the second interlayer filler layer (hereinafter sometimes referred to as “second interlayer filler composition”) will be described.
A 2nd interlayer filler composition contains resin (a) and an inorganic filler (b), and also contains a hardening | curing agent (c), flux (d), etc. as needed.
In the second interlayer filler composition, detailed description of the same parts as the first interlayer filler composition is omitted.

[樹脂(a)]
樹脂(a)は、第2の層間充填材組成物として、無機フィラー(b)と組み合わせた際に十分な熱伝導性を得るために、その熱伝導率が0.15W/(m・K)以上であることが好ましい。
また、基板上に薄膜を形成後、仮接着前に接合対象の基板と位置合わせを行うために、樹脂(a)は、50℃における溶融粘度が2000Pa・s以上であることを必須とし、10000Pa・s以上であることが好ましい。
また、仮接着後に本接合を実施する際には、加温により第1の層間充填材組成物を溶融して電気接合端子を接続させるために、樹脂(a)は、120℃における溶融粘度が100Pa・s以下であることが好ましく、20Pa・s以下であることがより好ましい。
[Resin (a)]
The resin (a) has a thermal conductivity of 0.15 W / (m · K) as a second interlayer filler composition in order to obtain sufficient thermal conductivity when combined with the inorganic filler (b). The above is preferable.
In addition, the resin (a) is required to have a melt viscosity at 50 ° C. of 2000 Pa · s or more in order to perform alignment with the substrate to be bonded after the thin film is formed on the substrate and before temporary bonding. -It is preferable that it is more than s.
Further, when carrying out the main bonding after temporary bonding, the resin (a) has a melt viscosity at 120 ° C. in order to melt the first interlayer filler composition by heating and connect the electric bonding terminals. 100 Pa · s or less is preferable, and 20 Pa · s or less is more preferable.

樹脂(a)として、具体例としては、エポキシ樹脂やフェノール樹脂、ユリア樹脂、メラミン樹脂、ベンゾグアナミン樹脂、ポリエステル樹脂、アリル樹脂、アルキド樹脂、ウレタン樹脂、シリコン樹脂、アクリル樹脂、ポリイミド樹脂などを例示することができる。なお、樹脂(a)として、上記第1の層間充填材組成物の樹脂(A)を使用してもよい。
これらの樹脂の中でも耐熱性や各種電気特性に優れた熱硬化性樹脂が好ましい。熱硬化性樹脂の中でも、硬化前の加工性、その他硬化特性、硬化膜物性等からエポキシ樹脂を主成分とする樹脂が好ましい。ここで、「エポキシ樹脂を主成分とする」とは、樹脂(a)のエポキシ樹脂の割合が、50重量%以上であることを意味し、好ましくは、60重量%以上(100重量%含む)である。
なお、一般的にシリコン基板と有機基板を充填する技術としてはアンダーフィルプロセスが提案されており、バンプとランドを接合後に基板間横より毛細管現象を用いて層間充填材を充填する。この為、本プロセスには室温で液体である樹脂成分が必要であり、一般的には液状エポキシ樹脂等が好ましく用いられている。
Specific examples of the resin (a) include epoxy resin, phenol resin, urea resin, melamine resin, benzoguanamine resin, polyester resin, allyl resin, alkyd resin, urethane resin, silicon resin, acrylic resin, polyimide resin, and the like. be able to. In addition, you may use resin (A) of the said 1st interlayer filler composition as resin (a).
Among these resins, thermosetting resins excellent in heat resistance and various electric characteristics are preferable. Among thermosetting resins, a resin mainly composed of an epoxy resin is preferred from the viewpoint of processability before curing, other curing characteristics, and cured film properties. Here, “mainly composed of epoxy resin” means that the proportion of the epoxy resin in the resin (a) is 50% by weight or more, preferably 60% by weight or more (including 100% by weight). It is.
In general, an underfill process has been proposed as a technique for filling a silicon substrate and an organic substrate. After bonding bumps and lands, an interlayer filler is filled from the side of the substrate using a capillary phenomenon. For this reason, this process requires a resin component that is liquid at room temperature, and generally, a liquid epoxy resin or the like is preferably used.

[無機フィラー(b)]
無機フィラー(b)は、第2の層間充填材組成物の熱伝導率を向上させるために添加される。第2の層間充填材組成物は、熱伝導率を有する無機フィラー(b)を含有することにより、第2の層間充填材組成物に高い熱伝導性を付与することが可能となり、半導体基板積層体と有機基板の熱伝導を促進させて半導体デバイス基板の温度を低下させることにより、半導体デバイスを安定的に動作させることが可能となる。
無機フィラー(b)の熱伝導率は、1W/(m・K)以上であることが好ましく、2W/(m・K)以上であることがより好ましい。
このような熱伝導率を有する無機フィラー(b)であると、適当な添加量で、十分な熱伝導度を有する第2の層間充填材層を得ることができる。
[Inorganic filler (b)]
The inorganic filler (b) is added to improve the thermal conductivity of the second interlayer filler composition. When the second interlayer filler composition contains the inorganic filler (b) having thermal conductivity, the second interlayer filler composition can be imparted with high thermal conductivity, and the semiconductor substrate laminate The semiconductor device can be stably operated by promoting the heat conduction between the body and the organic substrate to lower the temperature of the semiconductor device substrate.
The thermal conductivity of the inorganic filler (b) is preferably 1 W / (m · K) or more, and more preferably 2 W / (m · K) or more.
When the inorganic filler (b) has such a thermal conductivity, a second interlayer filler layer having a sufficient thermal conductivity can be obtained with an appropriate addition amount.

無機フィラー(b)は、上述した無機フィラー(B)と同様のものを使用できる。
すなわち、アルミナ(Al23:熱伝導率30W/(m・K))、窒化アルミニウム(AlN:熱伝導率260W/(m・K))、窒化ホウ素(BN:熱伝導率3W/(m・K)(厚み方向)、275W/(m・K)(面内方向))、窒化ケイ素(Si34:熱伝導率23W/(m・K))、シリカ(SiO2:熱伝導率1.4W/(m・K))などを使用できる。また、これらの無機フィラー(b)は、1種を単独で用いてもよく、2種以上を任意の組み合わせおよび比率で混合して用いてもよい。
無機フィラー(b)は更に酸素、水や高温暴露に対する安定性と低誘電性をも併せ持つことが接着したデバイスの信頼性の点で好ましく、このような無機フィラーとしては、Al23、AlN、BN、SiO2が挙げられ、好ましくはAl23、AlN、BNが挙げられる。
As the inorganic filler (b), the same inorganic filler (B) as described above can be used.
That is, alumina (Al 2 O 3 : thermal conductivity 30 W / (m · K)), aluminum nitride (AlN: thermal conductivity 260 W / (m · K)), boron nitride (BN: thermal conductivity 3 W / (m (K) (thickness direction), 275 W / (m · K) (in-plane direction)), silicon nitride (Si 3 N 4 : thermal conductivity 23 W / (m · K)), silica (SiO 2 : thermal conductivity) 1.4 W / (m · K)) can be used. Moreover, these inorganic fillers (b) may be used individually by 1 type, and may mix and use 2 or more types by arbitrary combinations and a ratio.
In view of the reliability of the bonded device, it is preferable that the inorganic filler (b) further has stability against oxygen, water and high-temperature exposure and low dielectric properties, and as such inorganic filler, Al 2 O 3 , AlN , BN, and SiO 2 , preferably Al 2 O 3 , AlN, and BN.

無機フィラー(b)の粒径は、特に限定はないが、通常、平均粒径が0.1〜20μm、かつ、最大粒径が30μm以下であり、好ましくは平均粒径が0.2〜17μm、かつ、最大粒径が25μm以下であり、より好ましくは、平均粒径が0.3〜15μm、かつ、最大粒径が20μm以下である。   The particle size of the inorganic filler (b) is not particularly limited, but usually the average particle size is 0.1 to 20 μm and the maximum particle size is 30 μm or less, preferably the average particle size is 0.2 to 17 μm. The maximum particle size is 25 μm or less, more preferably the average particle size is 0.3 to 15 μm, and the maximum particle size is 20 μm or less.

なお、無機フィラー(b)の含有量は、通常、樹脂(a)100重量部当たり、50重量部以上400重量部以下であり、より好ましくは75重量部以上300重量部以下である。無機フィラー(b)の含有量が、50重量部未満では、十分な熱伝導性が得られない場合があり、また、400重量部を超えると組成物の粘度が高くなり、均一な塗膜を形成できないとの問題が出てくる可能性がある。   In addition, content of an inorganic filler (b) is 50 to 400 weight part normally per 100 weight part of resin (a), More preferably, it is 75 to 300 weight part. If the content of the inorganic filler (b) is less than 50 parts by weight, sufficient thermal conductivity may not be obtained, and if it exceeds 400 parts by weight, the viscosity of the composition increases, and a uniform coating film is formed. There may be a problem that it cannot be formed.

[その他の成分]
第2の層間充填材組成物において、樹脂(a)及び無機フィラー(b)以外の成分としては、上述した第1の層間充填材組成物における硬化剤(C)、フラックス(D)、その他の添加剤が挙げられる。これらの使用目的、配合量などは第1の層間充填材組成物と同様である。
[Other ingredients]
In the second interlayer filler composition, the components other than the resin (a) and the inorganic filler (b) include the curing agent (C), flux (D), and the like in the first interlayer filler composition described above. An additive is mentioned. The purpose of use, the blending amount, and the like are the same as those of the first interlayer filler composition.

(2−3)第2の三次元集積回路積層体の製造方法
第2の三次元集積回路積層体は、上述の半導体基板積層体の有機基板上に接する側の面上、および有機基板上の半導体基板積層体と接する面上の一方又は双方に、上述の第2の層間充填材層の前駆体となる第2の層間充填材組成物の塗膜を形成する工程と、半導体基板と有機基板とを加圧接着して、半導体基板積層体と有機基板との間に第2の層間充填材層を有する半導体基板積層体を形成する工程を含む方法を用いて製造される。なお、第2の層間充填材組成物は、第1の層間充填材組成物と同一であってもよく、異なっていてもよい。
(2-3) Method for Manufacturing Second Three-Dimensional Integrated Circuit Laminate The second three-dimensional integrated circuit laminate is formed on the surface of the semiconductor substrate laminate that is in contact with the organic substrate and on the organic substrate. Forming a coating film of the second interlayer filler composition serving as a precursor of the second interlayer filler layer on one or both of the surfaces in contact with the semiconductor substrate laminate, the semiconductor substrate, and the organic substrate; And a semiconductor substrate laminated body having a second interlayer filler layer between the semiconductor substrate laminated body and the organic substrate to produce the semiconductor substrate laminated body. The second interlayer filler composition may be the same as or different from the first interlayer filler composition.

以下、本発明について、実施例を用いてさらに詳細に説明するが、本発明はその趣旨を逸脱しない限り、以下の実施例に限定されるものではない。   EXAMPLES Hereinafter, although this invention is demonstrated still in detail using an Example, this invention is not limited to a following example, unless it deviates from the meaning.

以下において用いた層間充填材組成物の配合成分は次の通りである。
・樹脂(A)
エポキシ樹脂(A1):フェノキシ樹脂
重量平均分子量:26,000
エポキシ当量:4,600g/当量
30重量%メチルエチルケトン/シクロヘキサノン溶液
エポキシ樹脂(A2−1):三菱化学株式会社製 品名「YL6800」
エポキシ樹脂(A2−2):三菱化学株式会社製 品名「1032H60」
エポキシ樹脂(A2−3):三菱化学株式会社製 品名「1001」
エポキシ樹脂(A2−4):三菱化学株式会社製 品名「YX4000」
エポキシ樹脂(A2−5):三菱化学株式会社製 品名「1006」

・無機フィラー(B)
無機フィラー(B−1):日新リフラテック株式会社製BN 品名「R−BN」
無機フィラー(B−2):住友化学株式会社アルミナ 品名「AA−07」

・硬化剤(C):四国化成工業株式会社製 品名「2PHZ−PW」 2−フェニル−4,5−ジヒドロキシメチルイミダゾール

・フラックス(D)
フラックス(D−1):日油株式会社製 品名「サンタシッドG」
ジアルキルビニルエーテルブロック2官能ポリマー型カルボン酸
フラックス(D−2):和光純薬株式会社製 品名「アジピン酸」

・有機溶媒(E)
有機溶媒(E1):和光純薬工業株式会社製 試薬特級「メチルエチルケトン」
有機溶媒(E2):和光純薬工業株式会社製 試薬特級「シクロヘキサノン」

・分散剤(F)
分散剤(F−1):ビックケミー社製 品名「BYK−2155」
The blending components of the interlayer filler composition used below are as follows.
・ Resin (A)
Epoxy resin (A1): Phenoxy resin
Weight average molecular weight: 26,000
Epoxy equivalent: 4,600 g / equivalent
30% by weight methyl ethyl ketone / cyclohexanone solution Epoxy resin (A2-1): Product name “YL6800” manufactured by Mitsubishi Chemical Corporation
Epoxy resin (A2-2): Product name “1032H60” manufactured by Mitsubishi Chemical Corporation
Epoxy resin (A2-3): Product name “1001” manufactured by Mitsubishi Chemical Corporation
Epoxy resin (A2-4): Product name “YX4000” manufactured by Mitsubishi Chemical Corporation
Epoxy resin (A2-5): Mitsubishi Chemical Corporation product name “1006”

・ Inorganic filler (B)
Inorganic filler (B-1): BN manufactured by Nissin Reflatec Co., Ltd. Product name “R-BN”
Inorganic filler (B-2): Sumitomo Chemical Co., Ltd. Alumina Product name “AA-07”

Curing agent (C): Shikoku Kasei Kogyo Co., Ltd. Product name “2PHZ-PW” 2-Phenyl-4,5-dihydroxymethylimidazole

・ Flux (D)
Flux (D-1): NOF Corporation Product name "Santa Cid G"
Dialkyl vinyl ether block bifunctional polymer type carboxylic acid flux (D-2): Wako Pure Chemical Industries, Ltd. Product name “Adipic acid”

・ Organic solvent (E)
Organic solvent (E1): Wako Pure Chemical Industries, Ltd. reagent special grade "Methyl ethyl ketone"
Organic solvent (E2): Wako Pure Chemical Industries, Ltd. reagent special grade "cyclohexanone"

・ Dispersant (F)
Dispersant (F-1): Product name “BYK-2155” manufactured by Big Chemie

なお、前記エポキシ樹脂(A1)としてのフェノキシ樹脂は次のようにして作製した。
YL6121H(エポキシ当量171g/当量、4,4’−ビフェノール型エポキシ樹脂と3,3’,5,5’−テトラメチル−4,4’−ビフェノール型エポキシ樹脂の1:1混合物(三菱化学株式会社製)215重量部、3,3’−ジメチル−4,4’−ビフェノール(OH当量107g/当量、本州化学株式会社製)127重量部、27重量%テトラメチルアンモニウムヒドロキシド水溶液0.32重量部、及び、反応用溶媒としてシクロヘキサノン228重量部を撹拌機付き耐圧反応容器に入れ、窒素ガス雰囲気下180℃で5時間、反応を行った後、希釈用溶剤としてシクロヘキサノン171重量部及びメチルエチルケトン399重量部を加えて固形分濃度を調整した。反応生成物から定法により溶剤を除去して30重量%の樹脂溶液を得た。
The phenoxy resin as the epoxy resin (A1) was produced as follows.
YL6121H (epoxy equivalent of 171 g / equivalent, 1: 1 mixture of 4,4′-biphenol type epoxy resin and 3,3 ′, 5,5′-tetramethyl-4,4′-biphenol type epoxy resin (Mitsubishi Chemical Corporation) 215 parts by weight, 3,3′-dimethyl-4,4′-biphenol (OH equivalent 107 g / equivalent, manufactured by Honshu Chemical Co., Ltd.) 127 parts by weight, 0.32 parts by weight of a 27% by weight tetramethylammonium hydroxide aqueous solution 228 parts by weight of cyclohexanone as a solvent for reaction was placed in a pressure-resistant reaction vessel equipped with a stirrer and reacted at 180 ° C. for 5 hours under a nitrogen gas atmosphere. The solvent was removed from the reaction product by a conventional method to obtain a 30% by weight resin solution. .

なお、得られた樹脂及び層間充填材組成物の熱伝導率は、以下の装置にて熱拡散率、比重、比熱を測定し、この3つの測定値を乗じることで求めた。また誘電率は、個々の材料における物性値(エポキシ樹脂2.8、窒化ホウ素3.9、アルミナ9.7)をもとに、層間充填材組成物中のフィラー成分の体積分率より算出した。
1)熱拡散率:株式会社アイフェイズ「アイフェイズ・モバイル 1u」
2)比重:メトラー・トレド株式会社 天秤 XS−204(「固体比重測定キット」使用)
3)比熱:セイコーインスツル株式会社 DSC320/6200
The thermal conductivity of the obtained resin and interlayer filler composition was determined by measuring the thermal diffusivity, specific gravity, and specific heat with the following devices and multiplying these three measured values. The dielectric constant was calculated from the volume fraction of the filler component in the interlayer filler composition based on the physical property values of each material (epoxy resin 2.8, boron nitride 3.9, alumina 9.7). .
1) Thermal diffusivity: Eye Phase Co., Ltd. “I Phase Mobile 1u”
2) Specific gravity: METTLER TOLEDO Co., Ltd. Balance XS-204 ("Solid specific gravity measurement kit" used)
3) Specific heat: Seiko Instruments Inc. DSC320 / 6200

[実施例]
(1)層間充填材組成物膜の作製及び評価(熱伝導率及び誘電率)
エポキシ樹脂(A)として、上記エポキシ樹脂(A1)溶液5gとエポキシ樹脂(A2−1)3.75g、エポキシ樹脂(A2−2)溶液0.94g(80重量%シクロヘキサノン溶液)、エポキシ樹脂(A2−3)溶液2.14g(70重量%シクロヘキサノン溶液)及び無機フィラー(B−1)7.24g、更に直径2mmのジルコニアボール(YTZ−2)を24.0g加え、自公転攪拌機を用いて2000rpmで33分間攪拌した。攪拌終了後、ろ過によりビーズを取り除き、硬化剤(C)を0.15g、フラックス(D−1)を0.15g加え、更に自公転攪拌機にて6分間攪拌し、層間充填材ペースト(塗布液)を得た。
この原料ペーストを離型処理したガラス基板に塗布して、減圧下にて100℃で90分加熱し溶媒を留去してB−ステージ化膜とした。この膜上にさらに離型処理したガラス基板をのせ、挟んだ後に、150℃で1時間、続いて170℃で1時間、プレス(圧力1MPa)することにより、成形・硬化させて膜厚600μmの層間充填材組成物膜1を得た。この膜の熱伝導率は1.2W/(m・K)、誘電率は3.2であった。
[Example]
(1) Preparation and evaluation of interlayer filler composition film (thermal conductivity and dielectric constant)
As epoxy resin (A), 5 g of the above epoxy resin (A1) solution, 3.75 g of epoxy resin (A2-1), 0.94 g of epoxy resin (A2-2) solution (80 wt% cyclohexanone solution), epoxy resin (A2) -3) Add 2.14 g of the solution (70 wt% cyclohexanone solution) and 7.24 g of the inorganic filler (B-1), and further add 24.0 g of zirconia balls (YTZ-2) having a diameter of 2 mm, and use a revolutionary stirrer to make 2000 rpm For 33 minutes. After completion of the stirring, the beads are removed by filtration, 0.15 g of the curing agent (C) and 0.15 g of the flux (D-1) are added, and the mixture is further stirred for 6 minutes by a revolving stirrer, and the interlayer filler paste (coating solution) )
This raw material paste was applied to a release-treated glass substrate, heated at 100 ° C. for 90 minutes under reduced pressure, and the solvent was distilled off to obtain a B-staged film. A glass substrate subjected to a further release treatment is placed on this film and sandwiched, and then pressed (pressure 1 MPa) at 150 ° C. for 1 hour and subsequently at 170 ° C. for 1 hour to be molded and cured to a film thickness of 600 μm. Interlayer filler composition film 1 was obtained. This film had a thermal conductivity of 1.2 W / (m · K) and a dielectric constant of 3.2.

(2)層間充填材組成物膜の作製及び評価(吸水性)
エポキシ樹脂(A2−2)2.50g、エポキシ樹脂(A2−4)6.25g及びエポキシ樹脂(A2−5)3.75gを有機溶媒(E1)12.5gに撹拌溶解させた。これに分散剤(F−1)0.25g、フラックス(D−2)0.25g及び有機溶媒(E1)11.75gを添加して、更に無機フィラー(B−1)12.5g及び直径0.5mmのジルコニアボール(YTZ−0.5)を100g加え、自公転攪拌機を用いて2000rpmで10分間攪拌した。攪拌終了後、ろ過によりビーズを取り除き、硬化剤(C)を0.25g加え、更に自公転攪拌機にて6分間攪拌し、層間充填材ペースト(塗布液)を得た。
この原料ペーストを離型処理したガラス基板に塗布して、減圧下にて80℃で30分、120℃で30分加熱し溶媒を留去した。この膜上にさらに離型処理したガラス基板をのせて挟んだ後に、165℃で2時間、プレス(圧力1MPa)することにより、成形・硬化させて膜厚500μmの層間充填材組成物膜2を得た。
この硬化膜を125℃の減圧オーブンにて5時間乾燥させ、乾燥後の膜重量1.6179gを初期重量とした。次いで85℃、85%の高温恒湿オーブン中にて10時間保持した後、膜の重量を測定した。硬化膜の重量は1.6303gであり、吸水による重量増加率は0.77%と1%未満であった。
(2) Preparation and evaluation of interlayer filler composition film (water absorption)
2.50 g of epoxy resin (A2-2), 6.25 g of epoxy resin (A2-4) and 3.75 g of epoxy resin (A2-5) were stirred and dissolved in 12.5 g of organic solvent (E1). To this was added 0.25 g of dispersant (F-1), 0.25 g of flux (D-2) and 11.75 g of organic solvent (E1), and further 12.5 g of inorganic filler (B-1) and a diameter of 0. 100 g of 5 mm zirconia balls (YTZ-0.5) was added and stirred for 10 minutes at 2000 rpm using a self-revolving stirrer. After completion of the stirring, the beads were removed by filtration, 0.25 g of a curing agent (C) was added, and further stirred for 6 minutes with a self-revolving stirrer to obtain an interlayer filler paste (coating liquid).
This raw material paste was applied to a release-treated glass substrate, and the solvent was distilled off by heating at 80 ° C. for 30 minutes and 120 ° C. for 30 minutes under reduced pressure. A glass substrate subjected to a further release treatment is placed on this film and sandwiched, and then pressed (pressure 1 MPa) at 165 ° C. for 2 hours to be molded and cured to form an interlayer filler composition film 2 having a thickness of 500 μm. Obtained.
This cured film was dried in a vacuum oven at 125 ° C. for 5 hours, and the film weight after drying was 1.6179 g as the initial weight. Subsequently, after hold | maintaining for 10 hours in 85 degreeC and 85% high temperature and humidity oven, the weight of the film | membrane was measured. The weight of the cured film was 1.6303 g, and the rate of weight increase due to water absorption was 0.77%, which was less than 1%.

本発明によると、高い放熱性と高速動作が可能な三次元集積回路積層体を形成することができる。   According to the present invention, a three-dimensional integrated circuit laminate capable of high heat dissipation and high-speed operation can be formed.

1 第1の三次元集積回路積層体
10,20,30 半導体基板
11,21,31 半導体デバイス層
12,22,32 バッファーコート膜
13,23,33 半導体基板貫通電極
14,24,34,103 ランド端子
15,25,35 はんだバンプ
40,50 第1の層間充填材層
100 第2の三次元集積回路積層体
101 有機基板
102 第2の層間充填材層
DESCRIPTION OF SYMBOLS 1 1st three-dimensional integrated circuit laminated body 10, 20, 30 Semiconductor substrate 11, 21, 31 Semiconductor device layer 12, 22, 32 Buffer coating film 13, 23, 33 Semiconductor substrate penetration electrode 14, 24, 34, 103 Land Terminals 15, 25, 35 Solder bumps 40, 50 First interlayer filler layer 100 Second three-dimensional integrated circuit laminate 101 Organic substrate 102 Second interlayer filler layer

Claims (14)

半導体デバイス層が形成された半導体基板を少なくとも2層以上積層した半導体基板積層体を有し、該半導体基板間に、樹脂(A)及び誘電率が6以下の無機フィラー(B)を含有する第1の層間充填材層を有することを特徴とする三次元集積回路積層体。   A semiconductor substrate laminate in which at least two semiconductor substrates on which semiconductor device layers are formed is laminated, and a resin (A) and an inorganic filler (B) having a dielectric constant of 6 or less are contained between the semiconductor substrates. A three-dimensional integrated circuit laminate having one interlayer filler layer. 前記半導体基板が、シリコン基板であることを特徴とする請求項1に記載の三次元集積回路積層体。   The three-dimensional integrated circuit laminate according to claim 1, wherein the semiconductor substrate is a silicon substrate. 前記第1の層間充填材層の熱伝導率が、0.8W/(m・K)以上であることを特徴とする請求項1又は2に記載の三次元集積回路積層体。   3. The three-dimensional integrated circuit laminate according to claim 1, wherein the first interlayer filler layer has a thermal conductivity of 0.8 W / (m · K) or more. 前記無機フィラー(B)の熱伝導率が、2W/(m・K)以上であることを特徴とする請求項1から3のいずれか1項に記載の三次元集積回路積層体。   4. The three-dimensional integrated circuit laminate according to claim 1, wherein the inorganic filler (B) has a thermal conductivity of 2 W / (m · K) or more. 前記第1の層間充填材層の誘電率が、5以下であることを特徴とする請求項1から4のいずれか1項に記載の三次元集積回路積層体。   5. The three-dimensional integrated circuit laminate according to claim 1, wherein a dielectric constant of the first interlayer filler layer is 5 or less. 前記第1の層間充填材層が、前記樹脂(A)100重量部当たり50重量部以上400重量部以下の前記無機フィラー(B)を含有することを特徴とする請求項1から5のいずれか1項に記載の三次元集積回路積層体。   The first interlayer filler layer contains 50 to 400 parts by weight of the inorganic filler (B) per 100 parts by weight of the resin (A). The three-dimensional integrated circuit laminate according to item 1. 前記樹脂(A)が、エポキシ樹脂を主成分とする樹脂であることを特徴とする請求項1から6のいずれか1項に記載の三次元集積回路積層体。   The three-dimensional integrated circuit laminate according to any one of claims 1 to 6, wherein the resin (A) is a resin mainly composed of an epoxy resin. 前記無機フィラー(B)が、窒化ホウ素であることを特徴とする請求項1から7のいずれか1項に記載の三次元集積回路積層体。   The three-dimensional integrated circuit laminate according to any one of claims 1 to 7, wherein the inorganic filler (B) is boron nitride. 前記第1の層間充填材層の厚みが、1μm以上50μm以下であることを特徴とする請求項1から8のいずれか1項に記載の三次元集積回路積層体。   9. The three-dimensional integrated circuit laminate according to claim 1, wherein a thickness of the first interlayer filler layer is not less than 1 μm and not more than 50 μm. 前記半導体基板間に有する前記第1の層間充填材層の中に電気信号接続用のはんだ接続端子を含むことを特徴とする請求項1から9のいずれか1項に記載の三次元集積回路積層体。   The three-dimensional integrated circuit laminate according to any one of claims 1 to 9, wherein a solder connection terminal for connecting an electric signal is included in the first interlayer filler layer between the semiconductor substrates. body. 前記半導体基板積層体がさらに有機基板上に搭載されており、前記半導体基板積層体と前記有機基板との間に、樹脂(a)及び無機フィラー(b)を含有する第2の層間充填材層を有することを特徴とする請求項1から10のいずれか1項に記載の三次元集積回路積層体。   The semiconductor substrate laminate is further mounted on an organic substrate, and a second interlayer filler layer containing a resin (a) and an inorganic filler (b) between the semiconductor substrate laminate and the organic substrate. The three-dimensional integrated circuit laminate according to any one of claims 1 to 10, wherein: 前記第2の層間充填材層の誘電率が、6以下であることを特徴とする請求項11に記載の三次元集積回路積層体。   The three-dimensional integrated circuit laminate according to claim 11, wherein a dielectric constant of the second interlayer filler layer is 6 or less. 前記第2の層間充填材層の熱伝導率が、0.4W/(m・K)以上であることを特徴とする請求項11又は12に記載の三次元集積回路積層体。   The three-dimensional integrated circuit laminate according to claim 11 or 12, wherein the thermal conductivity of the second interlayer filler layer is 0.4 W / (m · K) or more. 前記第2の層間充填材層の厚みが、50μm以上300μm以下であることを特徴とする請求項11から13のいずれか1項に記載の三次元集積回路積層体。   14. The three-dimensional integrated circuit laminate according to claim 11, wherein a thickness of the second interlayer filler layer is not less than 50 μm and not more than 300 μm.
JP2012082483A 2011-03-31 2012-03-30 Three-dimensional integrated circuit laminate Pending JP2012216840A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012082483A JP2012216840A (en) 2011-03-31 2012-03-30 Three-dimensional integrated circuit laminate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011080755 2011-03-31
JP2011080755 2011-03-31
JP2012082483A JP2012216840A (en) 2011-03-31 2012-03-30 Three-dimensional integrated circuit laminate

Publications (1)

Publication Number Publication Date
JP2012216840A true JP2012216840A (en) 2012-11-08

Family

ID=47269263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082483A Pending JP2012216840A (en) 2011-03-31 2012-03-30 Three-dimensional integrated circuit laminate

Country Status (1)

Country Link
JP (1) JP2012216840A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208988A (en) * 2016-05-20 2017-11-24 新電元工業株式会社 Switching power supply device and clamp type semiconductor device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11140166A (en) * 1997-11-11 1999-05-25 Shin Etsu Chem Co Ltd Epoxy resin composition for semiconductor sealing and semiconductor device
JP2002305364A (en) * 1997-11-25 2002-10-18 Matsushita Electric Ind Co Ltd Module incorporating circuit component and manufacturing method therefor
JP2004307650A (en) * 2003-04-07 2004-11-04 Hitachi Chem Co Ltd Epoxy resin molding material for sealing and semiconductor device
JP2004327558A (en) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd Semiconductor device
JP2006057015A (en) * 2004-08-20 2006-03-02 Kyocera Chemical Corp Sealing resin composition and resin-sealed type semiconductor device
JP2008294382A (en) * 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd Method for bonding semiconductor wafer and method for manufacturing semiconductor device
JP2010010368A (en) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd Semiconductor device, and manufacturing method of the same
JP2010034254A (en) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp Three-dimensional large-scale integrated circuit (lsi)

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11140166A (en) * 1997-11-11 1999-05-25 Shin Etsu Chem Co Ltd Epoxy resin composition for semiconductor sealing and semiconductor device
JP2002305364A (en) * 1997-11-25 2002-10-18 Matsushita Electric Ind Co Ltd Module incorporating circuit component and manufacturing method therefor
JP2004307650A (en) * 2003-04-07 2004-11-04 Hitachi Chem Co Ltd Epoxy resin molding material for sealing and semiconductor device
JP2004327558A (en) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd Semiconductor device
JP2006057015A (en) * 2004-08-20 2006-03-02 Kyocera Chemical Corp Sealing resin composition and resin-sealed type semiconductor device
JP2008294382A (en) * 2007-04-27 2008-12-04 Sumitomo Bakelite Co Ltd Method for bonding semiconductor wafer and method for manufacturing semiconductor device
JP2010010368A (en) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd Semiconductor device, and manufacturing method of the same
JP2010034254A (en) * 2008-07-29 2010-02-12 Mitsubishi Chemicals Corp Three-dimensional large-scale integrated circuit (lsi)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208988A (en) * 2016-05-20 2017-11-24 新電元工業株式会社 Switching power supply device and clamp type semiconductor device

Similar Documents

Publication Publication Date Title
US9847298B2 (en) Three-dimensional integrated circuit laminate, and interlayer filler for three-dimensional integrated circuit laminate
JP5831122B2 (en) Interlayer filler composition for three-dimensional integrated circuit, coating liquid, and method for manufacturing three-dimensional integrated circuit
JP2018138634A (en) Resin composition and semiconductor device using the resin composition
JP2017130676A (en) Three-dimensional integrated circuit laminate
WO2016060088A1 (en) Interlayer filler composition for semiconductor device, and method for manufacturing semiconductor device
KR20150136064A (en) Composition for interlayer filler of layered semiconductor device, layered semiconductor device, and method for manufacturing layered semiconductor device
JP2013222889A (en) Interlayer filler composition for three-dimensional lamination type semiconductor device and coating liquid thereof
WO2013061981A1 (en) Laminate and method for producing component for power semiconductor modules
JP2012216836A (en) Three-dimensional integrated circuit laminate
JP2018039992A (en) Resin composition and three-dimensional laminated type semiconductor device using the resin composition
JP2015183093A (en) Composition suitable to interlaminar filler for lamination type semiconductor device, lamination type semiconductor device, and method for producing lamination type semiconductor device
JP2013098217A (en) Method for manufacturing component for power semiconductor module
JP2012216837A (en) Three-dimensional integrated circuit laminate
JP2013145840A (en) Application liquid for formation of interlayer packed bed layer of three-dimensional integrated circuit and three-dimensional integrated circuit manufacturing method
JP2017101140A (en) Resin composition and semiconductor device having layer consisting of the resin composition
JP5970859B2 (en) Interlayer filler composition for three-dimensional integrated circuit, coating liquid, and method for manufacturing three-dimensional integrated circuit
JP5768529B2 (en) Interlayer filler composition for three-dimensional stacked semiconductor device and coating solution thereof
JP2012216840A (en) Three-dimensional integrated circuit laminate
JP2013094988A (en) Laminate
JP2014175462A (en) Three-dimensional integrated circuit manufacturing method
JP2012216839A (en) Three-dimensional integrated circuit laminate
JP2013145841A (en) Application liquid for formation of interlayer packed bed layer of three-dimensional integrated circuit and three-dimensional integrated circuit manufacturing method
WO2016056655A1 (en) Method for making semiconductor device
JP2013221122A (en) Interlayer filler composition for three-dimensional multi-layer semiconductor device and coating solution thereof
JP2013014695A (en) Interlayer filler composition for three-dimensionally stacked semiconductor device and coating liquid thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160823