Nothing Special   »   [go: up one dir, main page]

JP2012134502A - 多層印刷回路基板及びその製造方法 - Google Patents

多層印刷回路基板及びその製造方法 Download PDF

Info

Publication number
JP2012134502A
JP2012134502A JP2011278399A JP2011278399A JP2012134502A JP 2012134502 A JP2012134502 A JP 2012134502A JP 2011278399 A JP2011278399 A JP 2011278399A JP 2011278399 A JP2011278399 A JP 2011278399A JP 2012134502 A JP2012134502 A JP 2012134502A
Authority
JP
Japan
Prior art keywords
printed circuit
insulator
circuit board
multilayer
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011278399A
Other languages
English (en)
Inventor
John Su Kyon
キョン・ジョン・ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2012134502A publication Critical patent/JP2012134502A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909Special local insulating pattern, e.g. as dam around component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】複数の印刷回路が重なる部分を絶縁体で塗布して、ビアホールなしも多層印刷回路を同時に電気的に接続することができる、多層印刷回路基板及びその製造方法を提供する。
【解決手段】多層印刷回路基板は、ベース基板110に第1の印刷回路120を形成し、第1の印刷回路120の一部に第1の絶縁体130を塗布し、第1の絶縁体130及び第1の印刷回路120の接続パターン上に第2の印刷回路140を形成し、第2の印刷回路140を除いたベース基板110上に第2の絶縁体150を塗布して製造される。
【選択図】図1

Description

本発明は、多層印刷回路基板及びその製造方法に関するものである。
最近、電子器機や製品の先端化に伴う電子器機や製品の小型化及び技術集積は益々発展している。併せて、電子器機や製品などに用いられる印刷回路基板(Printed Circuit Board:PCB)の製造工程も小型化及び技術集積に対応して多様な変化を要求している。
印刷回路基板を製造する方法に対する技術方向は、初期に、片面印刷回路基板から両面印刷回路基板へ、ひいては多層印刷回路基板へと展開されており、特に多層印刷回路基板を製造するに当たって、最近ではいわゆるビルドアップ(build−up)工法と呼ばれる製造方法が進展を見せている。
従来技術による多層印刷回路基板の製造工程は、パターンの形成された印刷回路を有する各層を電気的に接続するために層間絶縁物にビアホールを形成し、該ビアホールの内壁を電気メッキするかまたは金属で充填する。
韓国公開特許第10−2009−0092043号公報
しかし、前述の多層印刷回路基板は、ビアホールのみを通じて層間電気的接続が可能なため、回路を設計するのに制約があった。
また、多層印刷回路基板の大きさが大きくなるという問題点があった。
本発明は上記の問題点に鑑みて成されたものであって、複数の印刷回路が重なる部分を絶縁体で塗布して、ビアホールなしも多層印刷回路を同時に電気的に接続することができる、多層印刷回路基板及びその製造方法を提供することに、その目的がある。
上記課題を解決するために、本発明の好適な実施形態による多層印刷回路基板の製造方法は、ベース基板に第1の印刷回路を形成する工程と、前記第1の印刷回路の一部に第1の絶縁体を塗布する工程と、前記第1の絶縁体及び前記第1の印刷回路の接続パターン上に第2の印刷回路を形成する工程と、前記第2の印刷回路を除いた前記ベース基板上に第2の絶縁体を塗布する工程とを含むことができる。
前記第1の印刷回路の接続パターンは、前記第2の印刷回路と電気的に接続されることができる。
また、前記第1の印刷回路は、前記第1の絶縁体が塗布された非接続パターンと、上面が露出して前記第2の印刷回路が形成される接続パターンとを含むことができる。
また、前記多層印刷回路基板の層数によって前記第1の印刷回路を形成する工程から前記第2の絶縁体を塗布する工程までを繰り返して行うことができる。また、前記第1の印刷回路を形成する工程は、前記ベース基板に金属をメッキしエッチングして前記第1の印刷回路を形成することができる。
前記第1の絶縁体は、絶縁性インクであることができる。
前記第1の絶縁体を塗布する工程は、前記第1の印刷回路の一部に前記絶縁性インクを印刷して前記第1の絶縁体を塗布することができる。
また、本発明の他の好適な実施形態による多層印刷回路基板は、ベース基板と、前記ベース基板に形成された第1の印刷回路と、前記第1の印刷回路の一部に塗布された第1の絶縁体と、前記第1の絶縁体及び前記第1の印刷回路の接続パターン上に形成された第2の印刷回路と、前記第2の印刷回路を除いた前記ベース基板上に塗布された第2の絶縁体とを含むことができる。
前記第1の印刷回路の接続パターンは、前記第2の印刷回路と電気的に接続されることができる。
前記第1の印刷回路は、前記第1の絶縁体が塗布された非接続パターンと、上面が露出して前記第2の印刷回路が形成される接続パターンとを含むことができる。
また、前記第1の印刷回路、前記第1の絶縁体、前記第2の印刷回路及び前記第2の絶縁体は、前記多層印刷回路基板の層数によって複数形成されることができる。
前記第1の絶縁体は、絶縁性インクであることができる。
前記第1の印刷回路の一部は、前記絶縁性インクが印刷して塗布されることができる。
本発明によれば、複数の印刷回路が重なる部分を絶縁体で塗布してビアホールなしも多層印刷回路を同時に電気的に接続することができる。
これにより、多層印刷回路基板の電気的接続に対する信頼性を向上すると共に、多様な構造の印刷回路を設計することができ、高集積回路の設計が可能である。
また、多層印刷回路基板の大きさを減らして製造費用を節減することができる。
本発明の一実施形態による多層印刷回路基板の断面図である。 本発明の一実施形態による多層印刷回路基板の製造工程を示す流れ図である。 本発明の一実施形態による多層印刷回路基板の製造工程を示す断面図である。 同じく、多層印刷回路基板の製造工程を示す断面図である。 同じく、多層印刷回路基板の製造工程を示す断面図である。 同じく、多層印刷回路基板の製造工程を示す断面図である。 同じく、多層印刷回路基板の製造工程を示す断面図である。 同じく、多層印刷回路基板の製造工程を示す断面図である。 同じく、多層印刷回路基板の製造工程を示す断面図である。 同じく、多層印刷回路基板の製造工程を示す断面図である。 従来技術による多層印刷回路基板の回路パターン図である。 本発明の一実施形態による多層印刷回路基板の回路パターン図である。
以下、本発明の好適な実摘の形態は図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上誇張して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及された構成要素、ステップ、動作及び/又は素子は、一つ以上の他の構成要素、ステップ、動作及び/又は素子の存在または追加を排除しないことに理解されたい。
図1は、本発明の一実施形態による多層印刷回路基板の断面図を示す。
図1に示すように、多層印刷回路基板100はベース基板110と、第1の印刷回路120と、第1の絶縁体130と、第2の印刷回路140と、第2の絶縁体150とを含んで構成される。
ベース基板110は、多層印刷回路基板100のベース材であって、銅箔積層板(Copper Clad Laminate:CCL)や熱硬化性樹脂組成物で含浸されたガラス繊維基材(熱硬化性樹脂組成物で含浸されたガラス繊維強化プリプレグ)で構成されることができる。
該銅箔積層板は、絶縁層及び銅膜を順次蒸着して形成された片面銅箔積層板と、下端銅膜、絶縁層及び上端銅膜を順次蒸着して形成された両面銅箔積層板とを含むことができる。
このようなベース基板110には、ビアホール112が形成され、該ビアホール112の内周面は金属114でメッキされる。また、ビアホール112の内部は絶縁物116で充填される。
第1の印刷回路120は、ベース基板110を金属でメッキしエッチングして形成される。すなわち、第1の印刷回路120を形成するために、ベース基板110を金属でメッキした後、回路が残されるべき個所、すなわち、回路パターン部分のみに選択的にエッチングレジストを塗布する。該エッチング工程を行った後、該エッチングレジストを取り除いて第1の印刷回路120を形成する。
前述のメッキ及びエッチング方式の以外に、導電性粒子を含むペースト組成物でベース基板110上に回路パターンを印刷し、これをイミド化されるように加熱して第1の印刷回路120を形成してもよい。
また、第1の印刷回路120は、非接続パターン122及び接続パターン124を含んで構成される。
非接続パターン122は、第1の絶縁体130が塗布される第1の印刷回路120の一部で、接続パターン124は、第1の印刷回路120の上面が露出して第2の印刷回路140が形成される第1の印刷回路120の残り部分である。
第1の絶縁体130は、第1の印刷回路120の一部である非接続パターン122上に塗布される。
より具体的に説明すると、第1の印刷回路120の非接続パターン122は、第2の印刷回路140と電気的に接続されてない部分であって、第1の印刷回路120の非接続パターン122と第2の印刷回路140とが電気的に重ならないように、第1の印刷回路120の非接続パターン122と第2の印刷回路140とが重なる部分には、第1の絶縁体130を塗布する。
このような第1の絶縁体130は、絶縁性インクで構成され、第1の印刷回路120の一部である非接続パターン122上に絶縁性インクを印刷することによって、第1の絶縁体130が第1の印刷回路120の非接続パターン122に塗布されることができる。また、第1の絶縁体130は絶縁性インクの以外に多様な絶縁材料で構成されて絶縁材料を積層するかまたは充填することによって、第1の印刷回路120の非接続パターン122に塗布されることができる。
第2の印刷回路140は、第1の絶縁体130及び第1の印刷回路120の接続パターン124上に形成される。
第2の印刷回路140は、第1の印刷回路120を形成する方法と同様に、ベース基板110の片面または両面を金属でメッキしエッチングして形成されるか、またはベース基板110上に導電性粒子を含むペースト組成物で回路パターンを印刷し、これをイミド化されるように加熱して形成されることができる。
このように、第1の印刷回路120の接続パターン124上に第2の印刷回路140を形成し、第1の印刷回路120と第2の印刷回路140とは電気的に接続されることができる。
第2の絶縁体150は、第2の印刷回路140を除いたベース基板110上に塗布される。
このような第2の絶縁体150は、第1の絶縁体130と同様に、絶縁性インクを印刷して塗布されるか、または絶縁材料を充填または積層して塗布されることができる。
前述のように、第2の印刷回路140を除いたベース基板110上に第2の絶縁体150を塗布することによって、多層印刷回路基板のうちのいずれか一つ(例えば、第1の層)を完成することができる。
一方、本発明の一実施形態では、ベース基板110の片面に形成された第1の層を有する多層印刷回路基板を説明したが、この多層印刷回路基板はベース基板110の両面に形成されてもよい。多層印刷回路基板の層数によって、第1の印刷回路120、第1の絶縁体130、第2の印刷回路140及び第2の絶縁体150が複数形成されてもよい。
複数の層を有する多層印刷回路基板については、後述することにする。
以下、本発明の一実施形態による多層印刷回路基板の製造工程を説明する。
図2は、本発明の一実施形態による多層印刷回路基板の製造工程を示す流れ図で、図3〜図10は、本発明の一実施形態による多層印刷回路基板の製造工程を示す断面図である。
図2〜図10に示すように、ベース基板110に第1の印刷回路120aを形成する(S200)。
第1の印刷回路120aは、ベース基板110を金属でメッキしてエッチングして形成される。すなわち、第1の印刷回路120aを形成するために、ベース基板110をメッキした後、回路が残されるべき個所、すなわち、回路パターン部分のみに選択的にエッチングレジストを塗布する。続いて、該エッチングレジストを取り除いて第1の印刷回路120aを形成することができる。
または、ベース基板110上に導電性粒子を含むペースト組成物で回路パターンを印刷し、これをイミド化されるように加熱して第1の印刷回路120aを形成することができる。
その他の多様な方法を用いて印刷回路を形成してもよい。
また、第1の印刷回路120aは、非接続パターン122a及び接続パターン124aを含んで構成される。非接続パターン122aは、第1の絶縁体130aが塗布される第1の印刷回路120aの一部で、接続パターン124aは第1印刷回路120aの上面が露出して第2の印刷回路140aが形成される第1の印刷回路120aの残り部分である。
続いて、第1の印刷回路120aの一部に第1の絶縁体130aを塗布する(S210)。
第1の印刷回路120aの一部は非接続パターン122aであって、第2の印刷回路140aと電気的に接続すべき部分を除いた部分を言う。
より具体的に説明すると、一つの層において第1の印刷回路120aの非接続パターン122aと第2の印刷回路140aとが電気的に重ならないように、第1の印刷回路120aの非接続パターン122aと第2の印刷回路140aとが重なる部分には第1の絶縁体130aを塗布する。
このような第1の絶縁体130aは、絶縁性インクで構成され、第1の印刷回路120の一部である非接続パターン122上に絶縁性インクを印刷することによって、第1の絶縁体130が第1の印刷回路120の非接続パターン122に塗布されることができる。また、第1の絶縁体130は絶縁性インク以外に多様な絶縁材料で構成され、絶縁材料を積層するかまたは充填することによって、第1の印刷回路120の非接続パターン122に塗布されることができる。
続いて、第1の絶縁体130a及び第1の印刷回路120aの接続パターン124a上に、第2の印刷回路140aを形成する(S220)。
前記第2の印刷回路140aを形成する方法は、第1の印刷回路120aを形成する方法と同様に、ベース基板110を金属でメッキしてエッチングして形成されるか、またはベース基板110上に導電性粒子を含むペースト組成物で回路パターンを印刷し、これをイミド化されるように加熱して第2の印刷回路140aを形成することができる。
このように、第1の印刷回路120aの接続パターン124a上に第2の印刷回路140aを形成すると、第1の印刷回路120aと第2の印刷回路140aとは電気的に接続されることができる。
続いて、第2の印刷回路140aを除いたベース基板110上に第2の絶縁体150aを塗布して第1の層を形成する(S230)。この第2の絶縁体150aは、第1の絶縁体130aと同様に、絶縁性インクを印刷して塗布されるか、または絶縁材料を充填または積層して塗布されることができる。
前述のように、第1の層を形成した後、該第1の層に第3の印刷回路120bを形成し(S240)、第3の印刷回路120bの一部に第3の絶縁体130bを塗布する(S250)。
続いて、第3の絶縁体130b及び第3の印刷回路120bの接続パターン124b上に第4の印刷回路140bを形成し(S260)、該第4の印刷回路140bを除いた第2の印刷回路140a及び第2の絶縁体150aである第1の層上に第4の絶縁体150bを塗布して(S270)、第2の層を形成する。
続いて、該当層数が多層印刷回路基板の目標層数に到達したかを判断する(S208)。該当層数が多層印刷回路基板の目標層数に到達するまで、工程S240〜S270を繰り返して行う。
図11aは、従来技術による多層印刷回路基板の回路パターン図で、図11bは、本発明の一実施形態による多層印刷回路基板の回路パターン図である。
図11aに示すように、従来技術によれば、一つの層に複数の印刷回路である第1の印刷回路A及び第2の印刷回路Bを具現するためには、第1及び第2の印刷回路が電気的に重ならないように同層で平行に形成される2D(two−dimensional)に設計しなければならないため、回路設計に制約があり、印刷回路基板の大きさが大きくなるという問題点があった。
このような問題点を解決するための本発明の一実施形態では、図11bに示すように、第1の印刷回路Aと第2の印刷回路Bとの重なる部分は、絶縁体Iを塗布するため、3D(three−dimensional)で設計が可能であり、多様な形態で回路設計が可能な長所がある。
これにより、X、Y軸だけでなくZ軸でも、印刷回路形成による電気的接続が可能であり、ホールやビアのない構造でも層間電気接続が可能である。
また、多層印刷回路基板を小型化して、製造費用を節減することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
100 多層印刷回路基板
110 ベース基板
120 第1の印刷回路
122 非接続パターン
124 接続パターン
130 第1の絶縁体
140 第2の印刷回路
150 第2の絶縁体

Claims (13)

  1. ベース基板に第1の印刷回路を形成する工程と、
    前記第1の印刷回路の一部に第1の絶縁体を塗布する工程と、
    前記第1の絶縁体及び前記第1の印刷回路の接続パターン上に第2の印刷回路を形成する工程と、
    前記第2の印刷回路を除いた前記ベース基板上に第2の絶縁体を塗布する工程とを含む多層印刷回路基板の製造方法。
  2. 前記第1の印刷回路の接続パターンは、前記第2の印刷回路と電気的に接続される請求項1に記載の多層印刷回路基板の製造方法。
  3. 前記第1の印刷回路は、
    前記第1の絶縁体が塗布された非接続パターンと、
    上面が露出して前記第2の印刷回路が形成される接続パターン
    とを含む請求項1に記載の多層印刷回路基板の製造方法。
  4. 前記多層印刷回路基板の層数によって前記第1の印刷回路を形成する工程から前記第2の絶縁体を塗布する工程までを繰り返して行う請求項1に記載の多層印刷回路基板の製造方法。
  5. 前記第1の印刷回路を形成する工程は、前記ベース基板に金属をメッキしてエッチングして前記第1の印刷回路を形成する請求項1に記載の多層印刷回路基板の製造方法。
  6. 前記第1の絶縁体は、絶縁性インクである請求項1に記載の多層印刷回路基板の製造方法。
  7. 前記第1の絶縁体を塗布する工程は、前記第1の印刷回路の一部に前記絶縁性インクを印刷して前記第1の絶縁体を塗布する請求項6に記載の多層印刷回路基板の製造方法。
  8. ベース基板と、
    前記ベース基板に形成された第1の印刷回路と、
    前記第1の印刷回路の一部に塗布された第1の絶縁体と、
    前記第1の絶縁体及び前記第1の印刷回路の接続パターン上に形成された第2の印刷回路と、
    前記第2の印刷回路を除いた前記ベース基板上に塗布された第2の絶縁体
    とを含む多層印刷回路基板。
  9. 前記第1の印刷回路の接続パターンは、前記第2の印刷回路と電気的に接続される請求項8に記載の多層印刷回路基板。
  10. 前記第1の印刷回路は、
    前記第1の絶縁体が塗布された非接続パターンと、
    上面が露出して前記第2の印刷回路が形成される接続パターン
    とを含む請求項8に記載の多層印刷回路基板。
  11. 前記第1の印刷回路、前記第1の絶縁体、前記第2の印刷回路及び前記第2の絶縁体は、前記多層印刷回路基板の層数によって複数形成される請求項8に記載の多層印刷回路基板。
  12. 前記第1の絶縁体は、絶縁性インクである請求項8に記載の多層印刷回路基板。
  13. 前記第1の印刷回路の一部には、前記絶縁性インクが印刷して塗布される請求項12に記載の多層印刷回路基板。
JP2011278399A 2010-12-21 2011-12-20 多層印刷回路基板及びその製造方法 Pending JP2012134502A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0131444 2010-12-21
KR1020100131444A KR101148679B1 (ko) 2010-12-21 2010-12-21 다층 인쇄회로기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
JP2012134502A true JP2012134502A (ja) 2012-07-12

Family

ID=46232889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278399A Pending JP2012134502A (ja) 2010-12-21 2011-12-20 多層印刷回路基板及びその製造方法

Country Status (3)

Country Link
US (1) US20120152595A1 (ja)
JP (1) JP2012134502A (ja)
KR (1) KR101148679B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103298247A (zh) * 2012-02-24 2013-09-11 宏恒胜电子科技(淮安)有限公司 电路板及其制作方法
CN110996561A (zh) * 2019-12-24 2020-04-10 奥士康科技股份有限公司 齐平电路板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183803A (ja) * 2003-12-22 2005-07-07 Canon Inc 配線形成方法、配線板、配線形成装置及びインクセット
JP2006024768A (ja) * 2004-07-08 2006-01-26 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344893A (en) * 1991-07-23 1994-09-06 Ibiden Co., Ltd. Epoxy/amino powder resin adhesive for printed circuit board
JPH09331136A (ja) * 1996-06-12 1997-12-22 Sumitomo Bakelite Co Ltd 導電性ペーストを用いたプリント配線板
JP3680775B2 (ja) 1997-11-18 2005-08-10 松下電器産業株式会社 プリント配線板用電子材料、それを用いたプリント配線板、及びプリント配線板の製造方法
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
US6515237B2 (en) * 2000-11-24 2003-02-04 Hitachi Chemical Company, Ltd. Through-hole wiring board
JP4042497B2 (ja) 2002-04-15 2008-02-06 セイコーエプソン株式会社 導電膜パターンの形成方法、配線基板、電子デバイス、電子機器、並びに非接触型カード媒体
JP4720194B2 (ja) 2005-01-28 2011-07-13 凸版印刷株式会社 プリント配線板の製造方法
KR100735411B1 (ko) * 2005-12-07 2007-07-04 삼성전기주식회사 배선기판의 제조방법 및 배선기판

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183803A (ja) * 2003-12-22 2005-07-07 Canon Inc 配線形成方法、配線板、配線形成装置及びインクセット
JP2006024768A (ja) * 2004-07-08 2006-01-26 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器

Also Published As

Publication number Publication date
US20120152595A1 (en) 2012-06-21
KR101148679B1 (ko) 2012-05-25

Similar Documents

Publication Publication Date Title
US8735739B2 (en) Wiring board and method for manufacturing the same
JP2008109140A (ja) 回路基板及びその製造方法
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US10674608B2 (en) Printed circuit board and manufacturing method thereof
CN105555014A (zh) 印刷电路板、制造印刷电路板的方法以及模块
CN102196668B (zh) 电路板制作方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR102488164B1 (ko) 프로파일된 도전성 층을 갖는 인쇄 회로 기판 및 그 제조 방법
TWI531286B (zh) 多層電路板及其製作方法
JP2013106034A (ja) プリント回路基板の製造方法
JP2012134502A (ja) 多層印刷回路基板及びその製造方法
CN104703399A (zh) 电路板及其制作方法
KR101596098B1 (ko) 인쇄회로기판의 제조방법
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP4961180B2 (ja) プリント配線板
KR100754070B1 (ko) 구리 필 도금을 이용한 인쇄회로기판의 제조 방법
KR100704920B1 (ko) 범프기판을 이용한 인쇄회로기판 및 제조방법
TWI580331B (zh) 具有凹槽的多層線路板與其製作方法
KR101395904B1 (ko) 다층연성회로기판 제조방법
TWI463929B (zh) 電路板及其製作方法
KR101328206B1 (ko) 인쇄회로기판 제조방법
JP4637893B2 (ja) プリント基板のペーストバンプ形成方法
KR20110061101A (ko) 인쇄회로기판의 제조방법
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723