Nothing Special   »   [go: up one dir, main page]

JP2010283265A - Airtight package for electrical circuit, and method of manufacturing the same - Google Patents

Airtight package for electrical circuit, and method of manufacturing the same Download PDF

Info

Publication number
JP2010283265A
JP2010283265A JP2009137106A JP2009137106A JP2010283265A JP 2010283265 A JP2010283265 A JP 2010283265A JP 2009137106 A JP2009137106 A JP 2009137106A JP 2009137106 A JP2009137106 A JP 2009137106A JP 2010283265 A JP2010283265 A JP 2010283265A
Authority
JP
Japan
Prior art keywords
recess
mounting surface
semiconductor element
heat dissipation
dissipation block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009137106A
Other languages
Japanese (ja)
Inventor
Masahiro Tamaoki
政博 玉置
Jun Mitani
潤 見谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009137106A priority Critical patent/JP2010283265A/en
Publication of JP2010283265A publication Critical patent/JP2010283265A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an airtight package for an electrical circuit which reduces a distance between a semiconductor device and an electrode pad, and also to provide a method of manufacturing the airtight package for an electrical circuit. <P>SOLUTION: The airtight package 1 for the electrical circuit includes a multilayer ceramic substrate 12, a recess 13 to be formed in the multilayer ceramic substrate 12, and a radiation block 15 having a substrate side attachment surface 15b which is a surface on the side of the multilayer ceramic substrate 12 and is formed in size to be stored in the recess 13 and a semiconductor device mounting surface 15a which is a surface on the opposite surface of the substrate side attachment surface 15b and is formed to have an area larger than that of the substrate side attachment surface 15b, and to which the semiconductor element is attached. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法に関する。   The present invention relates to an airtight package for an electric circuit and a method for manufacturing the airtight package for an electric circuit.

電気回路用気密パッケージとして、例えば、特許文献１に示すような多層セラミック基板を用いたマイクロ波回路用気密パッケージがある。このような、電気回路用気密パッケージは、半導体素子の熱を放熱する必要がある場合、多層セラミック基板に凹部が形成され、前記凹部に半導体素子の熱を放熱するための放熱ブロックが設けられる。そして、マイクロ波回路用気密パッケージは、放熱ブロックが前記凹部にリフローはんだ接合されて１つのパッケージとして構成される。   As an airtight package for an electric circuit, for example, there is an airtight package for a microwave circuit using a multilayer ceramic substrate as shown in Patent Document 1. In such an airtight package for an electric circuit, when it is necessary to dissipate the heat of the semiconductor element, a recess is formed in the multilayer ceramic substrate, and a heat dissipation block for dissipating the heat of the semiconductor element is provided in the recess. The microwave circuit hermetic package is configured as a single package in which the heat dissipation block is reflow soldered to the recess.

特許第２７１６６０５号公報Japanese Patent No. 2716605

ここで、多層セラミック基板に形成される凹部の寸法精度を向上させることは困難である。よって、凹部は、製品によって寸法が異なることがある。そこで、従来の放熱ブロックは、凹部の寸法のうち、許容できる最小の寸法に合わせて形成される必要があった。これにより、従来の技術では、製品によっては、放熱ブロックの側面と、凹部側面との隙間が増大する場合がある。   Here, it is difficult to improve the dimensional accuracy of the recesses formed in the multilayer ceramic substrate. Therefore, the dimensions of the recess may vary depending on the product. Therefore, the conventional heat dissipation block needs to be formed in accordance with the minimum allowable dimension among the dimensions of the recess. Thereby, in the conventional technology, depending on the product, the gap between the side surface of the heat dissipation block and the side surface of the recess may increase.

放熱ブロックの側面と、凹部側面との隙間が増大すると、放熱ブロックに取り付けられる半導体素子と、多層セラミック基板に形成される電極パッドとの間の距離も増大する。すると、半導体素子と、電極パッドとを接続するボンディングワイヤーの長さも増大する。ボンディングワイヤーには電気抵抗があるため、ボンディングワイヤーは短い方が好ましい。また、半導体素子のグランド信号の経路も長くなるため、半導体素子の電気的な反射特性の向上が不十分となるおそれもある。   When the gap between the side surface of the heat dissipation block and the side surface of the recess increases, the distance between the semiconductor element attached to the heat dissipation block and the electrode pad formed on the multilayer ceramic substrate also increases. Then, the length of the bonding wire connecting the semiconductor element and the electrode pad also increases. Since the bonding wire has an electrical resistance, it is preferable that the bonding wire is short. Further, since the path of the ground signal of the semiconductor element becomes long, there is a possibility that the improvement of the electrical reflection characteristics of the semiconductor element may be insufficient.

本発明は、上記に鑑みてなされたものであって、半導体素子と電極パッドとの間の距離を低減できる電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法を得ることを目的とする。   This invention is made | formed in view of the above, Comprising: It aims at obtaining the manufacturing method of the airtight package for electrical circuits which can reduce the distance between a semiconductor element and an electrode pad, and the airtight package for electrical circuits.

上述した課題を解決し、目的を達成するために、本発明に係る電気回路用気密パッケージは、基板と、前記基板に形成される凹部と、前記基板側の面であって前記凹部に収納できる大きさに形成される基板側取付面と、前記基板側取付面の反対側の面であって、前記基板側取付面よりも面積が大きく形成されると共に半導体素子が取り付けられる半導体素子実装面と、を有する放熱ブロックと、を備えることを特徴とする。   In order to solve the above-described problems and achieve the object, an airtight package for an electric circuit according to the present invention is a substrate, a recess formed in the substrate, and a surface on the substrate side and can be accommodated in the recess. A substrate-side mounting surface formed in a size, and a surface opposite to the substrate-side mounting surface, the semiconductor element mounting surface having a larger area than the substrate-side mounting surface and to which a semiconductor element is mounted And a heat dissipating block.

本発明によれば、半導体素子と電極パッドとの間の距離を低減できるという効果を奏する。   According to the present invention, it is possible to reduce the distance between the semiconductor element and the electrode pad.

図１は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す正面図である。FIG. 1 is a front view schematically showing an airtight package for a microwave circuit according to the first embodiment. 図２は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the microwave circuit hermetic package of the first embodiment. 図３は、実施の形態１のモジュールを模式的に示す正面図である。FIG. 3 is a front view schematically showing the module of the first embodiment. 図４は、実施の形態１のモジュールを模式的に示す断面図である。FIG. 4 is a cross-sectional view schematically showing the module of the first embodiment. 図５は、基準サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。FIG. 5 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the first embodiment in which a heat dissipation block is provided in a reference size recess. 図６は、最大サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。FIG. 6 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the first embodiment in which the heat dissipation block is provided in the maximum size recess. 図７は、最小サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。FIG. 7 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the first embodiment in which the heat dissipation block is provided in the recess having the minimum size. 図８は、基準サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。FIG. 8 is an enlarged cross-sectional view of a heat dissipation block portion of the module according to the second embodiment in which a heat dissipation block is provided in a reference size recess. 図９は、最大サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。FIG. 9 is an enlarged cross-sectional view of the heat dissipation block portion of the module of the second embodiment in which the heat dissipation block is provided in the concave portion of the maximum size. 図１０は、最小サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。FIG. 10 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the second embodiment in which the heat dissipation block is provided in the recess having the minimum size.

以下に、本発明に係る電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。   Hereinafter, embodiments of an airtight package for an electric circuit and a method for manufacturing the airtight package for an electric circuit according to the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.

実施の形態１．
図１は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す正面図である。図２は、実施の形態１のマイクロ波回路用気密パッケージを模式的に示す断面図である。図２に示すマイクロ波回路用気密パッケージ１の断面は、図１に示す多層セラミック基板１２に直交すると共に放熱ブロック１５を通過する仮想の面でマイクロ波回路用気密パッケージ１を切ったＡ−Ａ断面である。以下に、電気回路用気密パッケージとして図１に示すマイクロ波回路用気密パッケージの構成を説明する。但し、電気回路用気密パッケージは、マイクロ波回路用気密パッケージに限定されず、一般に高周波を使用する電気回路用気密パッケージと、広義には広範囲を含めることが可能である。 Embodiment 1 FIG.
FIG. 1 is a front view schematically showing an airtight package for a microwave circuit according to the first embodiment. FIG. 2 is a cross-sectional view schematically showing the microwave circuit hermetic package of the first embodiment. The cross section of the microwave circuit hermetic package 1 shown in FIG. 2 is AA in which the microwave circuit hermetic package 1 is cut along a virtual plane orthogonal to the multilayer ceramic substrate 12 shown in FIG. It is a cross section. Hereinafter, the configuration of the hermetic package for microwave circuit shown in FIG. 1 will be described as the hermetic package for electric circuit. However, the electric circuit hermetic package is not limited to the microwave circuit hermetic package, and can generally include a wide range in a broad sense with an electric circuit hermetic package using a high frequency.

図１に示すように、マイクロ波回路用気密パッケージ１は、金属キャリア１１と、基板としての多層セラミック基板１２と、凹部１３と、金属フレーム１４と、放熱ブロック１５と、電極パッド１６とを含んで構成される。金属キャリア１１は、板状部材である。金属キャリア１１は、例えば、銅タングステン合金（ＣｕＷ）製や、通称コバールといわれる合金（ＦｅＣｏＮｉ）製である。多層セラミック基板１２は、図２に示すように、金属キャリア１１の面にはんだＳによって接合される。多層セラミック基板１２は、主に銀（Ａｇ）を成分とする導電性ペーストが印刷されたセラミックグリーンシート１２ａが積層され、プレス、焼成、メッキなどの処理が施されて形成される。   As shown in FIG. 1, the microwave circuit hermetic package 1 includes a metal carrier 11, a multilayer ceramic substrate 12 as a substrate, a recess 13, a metal frame 14, a heat dissipation block 15, and an electrode pad 16. Consists of. The metal carrier 11 is a plate member. The metal carrier 11 is made of, for example, a copper-tungsten alloy (CuW) or an alloy called commonly called Kovar (FeCoNi). The multilayer ceramic substrate 12 is joined to the surface of the metal carrier 11 by solder S as shown in FIG. The multilayer ceramic substrate 12 is formed by laminating ceramic green sheets 12a on which a conductive paste mainly containing silver (Ag) is printed, and performing a process such as pressing, firing, and plating.

凹部１３は、多層セラミック基板１２に形成される。凹部１３は、図２に示すように多層セラミック基板１２の表面１２ｂに開口すると共に、表面１２ｂから金属キャリア１１側に向かって窪んで形成される。ここで、多層セラミック基板１２の表面１２ｂは、多層セラミック基板１２と金属キャリア１１との接合面とは反対側の面である。凹部１３の周囲の表面１２ｂには、図１及び図２に示すように、電極パッド１６が形成される。電極パッド１６は、後述する半導体素子１８をマイクロ波回路用気密パッケージ１に電気的に接続するための電極である。   The recess 13 is formed in the multilayer ceramic substrate 12. As shown in FIG. 2, the recess 13 opens to the surface 12 b of the multilayer ceramic substrate 12 and is recessed from the surface 12 b toward the metal carrier 11 side. Here, the surface 12 b of the multilayer ceramic substrate 12 is a surface opposite to the bonding surface between the multilayer ceramic substrate 12 and the metal carrier 11. As shown in FIGS. 1 and 2, an electrode pad 16 is formed on the surface 12 b around the recess 13. The electrode pad 16 is an electrode for electrically connecting a semiconductor element 18 to be described later to the microwave circuit hermetic package 1.

金属フレーム１４は、図１に示すように矩形のリング形状の金属部材である。金属フレーム１４は、図２に示すように多層セラミック基板１２の表面１２ｂに取り付けられる。金属フレーム１４は、例えば、はんだＳによって多層セラミック基板１２の表面１２ｂに接合される。金属フレーム１４は、図１に示すように、凹部１３と、電極パッド１６とを囲うように設けられる。   The metal frame 14 is a rectangular ring-shaped metal member as shown in FIG. The metal frame 14 is attached to the surface 12b of the multilayer ceramic substrate 12 as shown in FIG. The metal frame 14 is joined to the surface 12b of the multilayer ceramic substrate 12 by solder S, for example. As shown in FIG. 1, the metal frame 14 is provided so as to surround the recess 13 and the electrode pad 16.

放熱ブロック１５は、金属製のブロックである。放熱ブロック１５は、図２に示す半導体素子実装面１５ａ及び基板側取付面１５ｂを少なくとも含み、さらに、図１に示す４つの放熱ブロック側面１５ｃを含んで構成される。図２に示す基板側取付面１５ｂは、多層セラミック基板１２側の面であって、凹部底面１３ａと対向する。半導体素子実装面１５ａは、基板側取付面１５ｂとは反対の面であって、後述する半導体素子１８が取り付けられる。ここで、凹部底面１３ａは、凹部１３の複数の面のうち最も金属キャリア１１側の面である。凹部１３は、凹部底面１３ａと、凹部底面１３ａに交差する凹部側面１３ｂとを含んで構成される。   The heat dissipation block 15 is a metal block. The heat dissipating block 15 includes at least a semiconductor element mounting surface 15a and a board-side mounting surface 15b shown in FIG. 2, and further includes four heat dissipating block side surfaces 15c shown in FIG. A substrate-side mounting surface 15b shown in FIG. 2 is a surface on the multilayer ceramic substrate 12 side and faces the recess bottom surface 13a. The semiconductor element mounting surface 15a is a surface opposite to the board-side mounting surface 15b, and a semiconductor element 18 described later is attached thereto. Here, the recess bottom surface 13 a is the surface closest to the metal carrier 11 among the plurality of surfaces of the recess 13. The recess 13 includes a recess bottom surface 13a and a recess side surface 13b that intersects the recess bottom surface 13a.

放熱ブロック１５は、少なくとも基板側取付面１５ｂが凹部１３に収納できる大きさ及び形状に形成される。なお、図２では、放熱ブロック１５のすべてが凹部１３に収納される様子を示す。放熱ブロック１５は、基板側取付面１５ｂが凹部底面１３ａに取り付けられる。放熱ブロック１５は、例えば、基板側取付面１５ｂと凹部底面１３ａとの間にはんだＳがあらかじめ設けられ、はんだＳが加熱されることによって基板側取付面１５ｂが凹部底面１３ａに接合される。つまり、放熱ブロック１５は、基板側取付面１５ｂが凹部底面１３ａにいわゆるリフローはんだ接合される。   The heat dissipating block 15 is formed in a size and shape so that at least the board-side mounting surface 15b can be accommodated in the recess 13. FIG. 2 shows a state in which all of the heat dissipation block 15 is stored in the recess 13. As for the thermal radiation block 15, the board | substrate side attachment surface 15b is attached to the recessed part bottom face 13a. In the heat dissipation block 15, for example, solder S is provided in advance between the board-side mounting surface 15b and the recess bottom surface 13a, and the board-side mounting surface 15b is joined to the recess bottom surface 13a by heating the solder S. That is, in the heat dissipation block 15, the board-side mounting surface 15b is so-called reflow soldered to the recess bottom surface 13a.

図３は、実施の形態１のモジュールを模式的に示す正面図である。図４は、実施の形態１のモジュールを模式的に示す断面図である。図４に示すモジュール１Ａの断面は、図３に示す多層セラミック基板１２に直交すると共に放熱ブロック１５を通過する仮想の面でモジュール１Ａを切ったＡ−Ａ断面である。次に、マイクロ波回路用気密パッケージ１に半導体素子１８が取り付けられたモジュール１Ａの構成を説明する。   FIG. 3 is a front view schematically showing the module of the first embodiment. FIG. 4 is a cross-sectional view schematically showing the module of the first embodiment. The cross section of the module 1A shown in FIG. 4 is an AA cross section in which the module 1A is cut along a virtual plane that is orthogonal to the multilayer ceramic substrate 12 shown in FIG. Next, a configuration of the module 1A in which the semiconductor element 18 is attached to the microwave circuit hermetic package 1 will be described.

図３に示すように、モジュール１Ａは、まず、マイクロ波回路用気密パッケージ１の放熱ブロック１５に半導体素子１８が取り付けられる。半導体素子１８は、図４に示すように、放熱ブロック１５の半導体素子実装面１５ａに取り付けられる。次に、モジュール１Ａは、図３及び図４に示すように、半導体素子１８と電極パッド１６とがボンディングワイヤーＷによって電気的に接続される。   As shown in FIG. 3, in the module 1 </ b> A, first, a semiconductor element 18 is attached to the heat dissipation block 15 of the microwave circuit hermetic package 1. As shown in FIG. 4, the semiconductor element 18 is attached to the semiconductor element mounting surface 15 a of the heat dissipation block 15. Next, in the module 1A, as shown in FIGS. 3 and 4, the semiconductor element 18 and the electrode pad 16 are electrically connected by the bonding wire W.

さらに、マイクロ波回路用気密パッケージ１は、金属カバー１７を含んで構成される。金属カバー１７は、金属フレーム１４を覆うことができる大きさの板状部材である。モジュール１Ａは、金属カバー１７の面のうち、多層セラミック基板１２と金属フレーム１４との接合面とは反対の面に金属カバー１７が取り付けられる。これにより、多層セラミック基板１２と、金属フレーム１４と、金属カバー１７とで囲まれた空間が形成される。以上により、モジュール１Ａは、前記空間に半導体素子１８を密封できる構成となる。ここで、実施の形態１のマイクロ波回路用気密パッケージ１は、放熱ブロック１５の形状に特徴がある。以下に、放熱ブロック１５の形状を説明する。   Further, the microwave circuit hermetic package 1 includes a metal cover 17. The metal cover 17 is a plate-like member having a size that can cover the metal frame 14. In the module 1 </ b> A, the metal cover 17 is attached to the surface of the metal cover 17 opposite to the joint surface between the multilayer ceramic substrate 12 and the metal frame 14. As a result, a space surrounded by the multilayer ceramic substrate 12, the metal frame 14, and the metal cover 17 is formed. As described above, the module 1A has a configuration in which the semiconductor element 18 can be sealed in the space. Here, the microwave circuit hermetic package 1 of the first embodiment is characterized by the shape of the heat dissipation block 15. Below, the shape of the thermal radiation block 15 is demonstrated.

図５は、基準サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。従来の放熱ブロックの形状は直方体である。しかしながら、実施の形態１の放熱ブロック１５は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように形成される。例えば、放熱ブロック１５は、放熱ブロック側面１５ｃに段差部１５ｄが形成されることで、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように形成される。   FIG. 5 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the first embodiment in which a heat dissipation block is provided in a reference size recess. The shape of the conventional heat dissipation block is a rectangular parallelepiped. However, the heat dissipation block 15 of the first embodiment is formed such that the area of the semiconductor element mounting surface 15a is larger than the area of the board-side mounting surface 15b. For example, the heat dissipation block 15 is formed such that the stepped portion 15d is formed on the heat dissipation block side surface 15c, so that the area of the semiconductor element mounting surface 15a is larger than the area of the substrate side mounting surface 15b.

または、放熱ブロック１５は、互いに対向しあう放熱ブロック側面１５ｃが、半導体素子実装面１５ａから基板側取付面１５ｂに向かうほど近づき合うように、放熱ブロック側面１５ｃが傾斜して形成されてもよい。このように、多層セラミック基板１２に直交する仮想の面で放熱ブロック１５を切った断面が台形となる場合であっても、放熱ブロック１５は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなる。   Alternatively, the heat dissipating block 15 may be formed such that the heat dissipating block side surface 15c is inclined so that the heat dissipating block side surfaces 15c facing each other approach each other toward the substrate side mounting surface 15b from the semiconductor element mounting surface 15a. Thus, even when the cross section of the heat dissipation block 15 cut in a virtual plane orthogonal to the multilayer ceramic substrate 12 becomes a trapezoid, the heat dissipation block 15 has the area of the semiconductor element mounting surface 15a that is the substrate side mounting surface 15b. Larger than the area.

このようにして、マイクロ波回路用気密パッケージ１は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように放熱ブロック１５が形成され、次に、放熱ブロック１５の基板側取付面１５ｂが凹部底面１３ａにはんだ接合されることで放熱ブロック１５が凹部１３に固定される。次に、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きくなるように放熱ブロック１５が形成されることにより、マイクロ波回路用気密パッケージ１が奏する効果を説明する。   In this manner, in the hermetic package 1 for microwave circuits, the heat dissipation block 15 is formed such that the area of the semiconductor element mounting surface 15a is larger than the area of the substrate-side mounting surface 15b. The heat dissipating block 15 is fixed to the recess 13 by soldering the side mounting surface 15b to the recess bottom surface 13a. Next, the effect produced by the hermetic package 1 for microwave circuits by forming the heat dissipation block 15 so that the area of the semiconductor element mounting surface 15a is larger than the area of the board-side mounting surface 15b will be described.

ここで、セラミックグリーンシート１２ａは、焼成時の収縮率がグリーンシート材料ロットによって異なることがある。よって、マイクロ波回路用気密パッケージは、凹部１３が同じ寸法に設計されても、製品によって凹部１３の寸法が異なることがある。つまり、凹部１３は、加工の際に公差が生じる。まずは、図５に示すように、設計通りに形成された基準サイズの凹部１３に放熱ブロック１５が設けられる場合を説明する。従来のマイクロ波回路用気密パッケージは、許容できるサイズのうち最小サイズに凹部が形成された場合であっても、凹部が放熱ブロックを収納できるように放熱ブロックが形成されている。よって、従来のマイクロ波回路用気密パッケージでは、凹部が基準サイズである場合に、凹部側面と放熱ブロック側面との間の隙間が増大するおそれがある。   Here, the ceramic green sheet 12a may have different shrinkage ratios during firing depending on the green sheet material lot. Therefore, in the airtight package for microwave circuits, even if the recess 13 is designed to have the same size, the size of the recess 13 may differ depending on the product. That is, the recess 13 has a tolerance during processing. First, as shown in FIG. 5, the case where the heat radiation block 15 is provided in the concave portion 13 of the reference size formed as designed will be described. A conventional microwave circuit hermetic package is formed with a heat dissipation block so that the recess can accommodate the heat dissipation block even when the recess is formed in a minimum size among allowable sizes. Therefore, in the conventional hermetic package for a microwave circuit, when the concave portion has a reference size, the gap between the concave portion side surface and the heat radiation block side surface may increase.

しかしながら、実施の形態１のマイクロ波回路用気密パッケージ１は、少なくとも基板側取付面１５ｂが凹部１３に収納できる大きさ及び形状に放熱ブロック１５が形成される。つまり、マイクロ波回路用気密パッケージ１は、基板側取付面１５ｂが凹部１３の開口よりも小さく形成される。さらに、マイクロ波回路用気密パッケージ１は、半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きく形成される。これにより、マイクロ波回路用気密パッケージ１は、放熱ブロック側面１５ｃのうち、半導体素子実装面１５ａ側の部分と、凹部側面１３ｂとの隙間の増大を抑制できる。   However, in the microwave circuit hermetic package 1 according to the first embodiment, the heat dissipation block 15 is formed in a size and shape that allows at least the board-side attachment surface 15 b to be accommodated in the recess 13. That is, the microwave circuit hermetic package 1 is formed so that the board-side mounting surface 15 b is smaller than the opening of the recess 13. Further, the microwave circuit hermetic package 1 is formed such that the area of the semiconductor element mounting surface 15a is larger than the area of the substrate side mounting surface 15b. Thereby, the airtight package 1 for microwave circuits can suppress the increase in the clearance gap between the part by the side of the semiconductor element mounting surface 15a and the recessed part side surface 13b among the heat radiating block side surfaces 15c.

よって、マイクロ波回路用気密パッケージ１を用いれば、半導体素子１８と電極パッド１６との間の距離を低減できる。具体的には、半導体素子実装面１５ａの面積が従来よりも広くなった分、マイクロ波回路用気密パッケージ１は、半導体素子１８とボンディングワイヤーＷとの接続点が電極パッド１６に近づけられて形成されることができる。これにより、マイクロ波回路用気密パッケージ１は、ボンディングワイヤーＷの長さを低減できる。よって、マイクロ波回路用気密パッケージ１は、マイクロ波の伝送信号を短い経路にてボンディングワイヤーＷを通して伝えることができる。これにより、マイクロ波回路用気密パッケージ１は、ボンディングワイヤーＷの寄生抵抗を低減でき、マイクロ波の伝送信号を伝送損失なく伝えることができ、半導体素子１８の電気特性を高く引き出すことができる。   Therefore, when the microwave circuit hermetic package 1 is used, the distance between the semiconductor element 18 and the electrode pad 16 can be reduced. Specifically, the microwave circuit hermetic package 1 is formed such that the connection point between the semiconductor element 18 and the bonding wire W is brought close to the electrode pad 16 because the area of the semiconductor element mounting surface 15a is larger than the conventional area. Can be done. Thereby, the airtight package 1 for microwave circuits can reduce the length of the bonding wire W. Thus, the microwave circuit hermetic package 1 can transmit a microwave transmission signal through the bonding wire W through a short path. Thereby, the airtight package 1 for microwave circuits can reduce the parasitic resistance of the bonding wire W, can transmit a microwave transmission signal without transmission loss, and can bring out the electrical characteristics of the semiconductor element 18 to a high level.

また、マイクロ波回路用気密パッケージ１は、電気特性の中でも特に、半導体素子１８に対するマイクロ波の入力及び出力信号の電気的な反射特性を向上できる。なお、ここでいう、電気的な反射特性とは、半導体素子１８に対し、マイクロ波の伝送信号を通過させる場合の、半導体素子１８の入出力部におけるマイクロ波の反射による伝送損失のことである。   Moreover, the hermetic package 1 for microwave circuits can improve the electrical reflection characteristics of microwave input and output signals to the semiconductor element 18, among other electrical characteristics. Here, the electrical reflection characteristic is a transmission loss due to the reflection of the microwave at the input / output portion of the semiconductor element 18 when a microwave transmission signal is passed through the semiconductor element 18. .

図６は、最大サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。次に、図６に示すように、許容できるサイズのうち最大サイズに形成された凹部１３に放熱ブロック１５が設けられる場合を説明する。この場合、モジュール１Ａは、図６に示すように、半導体素子１８と電極パッド１６との間の距離が、図５に示す場合よりも大きくなる。しかしながら、図６に示すように、マイクロ波回路用気密パッケージ１は、半導体素子実装面１５ａが基板側取付面１５ｂよりも大きく、半導体素子実装面１５ａの端部が電極パッド１６に向かって張出すように形成される。よって、マイクロ波回路用気密パッケージ１は、従来のマイクロ波回路用気密パッケージよりも、半導体素子１８と電極パッド１６との間の距離を低減できる。   FIG. 6 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the first embodiment in which the heat dissipation block is provided in the maximum size recess. Next, as shown in FIG. 6, the case where the heat radiation block 15 is provided in the concave portion 13 formed in the maximum size among the allowable sizes will be described. In this case, in the module 1A, as shown in FIG. 6, the distance between the semiconductor element 18 and the electrode pad 16 is larger than that shown in FIG. However, as shown in FIG. 6, in the hermetic package 1 for microwave circuits, the semiconductor element mounting surface 15a is larger than the board-side mounting surface 15b, and the end of the semiconductor element mounting surface 15a projects toward the electrode pad 16. Formed as follows. Therefore, the microwave circuit hermetic package 1 can reduce the distance between the semiconductor element 18 and the electrode pad 16 as compared with the conventional microwave circuit hermetic package.

図７は、最小サイズの凹部に放熱ブロックが設けられた実施の形態１のモジュールの放熱ブロック部分を拡大して示す断面図である。次に、図７に示すように、許容できるサイズのうち最小サイズに形成された凹部１３に放熱ブロック１５が設けられる場合を説明する。この場合、モジュール１Ａは、図７に示すように、放熱ブロック１５の半導体素子実装面１５ａが凹部１３には収納されないこともある。これは、放熱ブロック１５は、少なくとも基板側取付面１５ｂが凹部１３に収納できる大きさ及び形状に形成されればよく、半導体素子実装面１５ａが必ずしも凹部１３の開口よりも小さく形成されなくてもよいためである。   FIG. 7 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the first embodiment in which the heat dissipation block is provided in the recess having the minimum size. Next, as shown in FIG. 7, the case where the heat radiation block 15 is provided in the recessed part 13 formed in the minimum size among the allowable sizes will be described. In this case, in the module 1A, the semiconductor element mounting surface 15a of the heat dissipation block 15 may not be accommodated in the recess 13 as shown in FIG. This is because the heat dissipating block 15 only needs to be formed in such a size and shape that at least the board-side mounting surface 15b can be accommodated in the recess 13, and the semiconductor element mounting surface 15a is not necessarily formed smaller than the opening of the recess 13. Because it is good.

半導体素子実装面１５ａが凹部１３には収納されない場合、基板側取付面１５ｂと凹部底面１３ａとの間に介在されるはんだＳの高さは、図５及び図６に示す場合よりも高くなる。なお、はんだＳの高さとは、凹部底面１３ａと基板側取付面１５ｂとを結ぶ方向のはんだＳの寸法である。ここで、はんだＳは、例えば、図５及び図６に示す場合と同量が基板側取付面１５ｂと凹部底面１３ａとの間に介在されても、高さは図５及び図６に示す場合よりも高くなる。これは、図７に示す凹部１３の方が、図５及び図６に示す凹部１３よりも体積が小さいためである。但し、はんだＳは、図５及び図６に示す場合よりも、増量されて基板側取付面１５ｂと凹部底面１３ａとの間に介在されることで、高さが調節されてもよい。   When the semiconductor element mounting surface 15a is not housed in the recess 13, the height of the solder S interposed between the board-side mounting surface 15b and the recess bottom surface 13a is higher than that shown in FIGS. The height of the solder S is the dimension of the solder S in the direction connecting the recess bottom surface 13a and the board-side mounting surface 15b. Here, for example, even if the same amount of solder S is interposed between the board-side mounting surface 15b and the recess bottom surface 13a as shown in FIGS. 5 and 6, the height is as shown in FIGS. Higher than. This is because the concave portion 13 shown in FIG. 7 has a smaller volume than the concave portion 13 shown in FIGS. However, the height of the solder S may be adjusted by increasing the amount of the solder S and interposing it between the board-side mounting surface 15b and the recess bottom surface 13a as compared with the case shown in FIGS.

最小サイズの凹部１３に放熱ブロック１５が設けられる場合、モジュール１Ａは、図７に示すように、半導体素子１８と電極パッド１６との間の距離が、図５に示す場合よりも小さくなる。よって、この場合、マイクロ波回路用気密パッケージ１は、半導体素子１８と電極パッド１６との間の距離を最も低減できる。   When the heat dissipation block 15 is provided in the recess 13 having the minimum size, the module 1A has a smaller distance between the semiconductor element 18 and the electrode pad 16 than that shown in FIG. 5, as shown in FIG. Accordingly, in this case, the microwave circuit hermetic package 1 can most reduce the distance between the semiconductor element 18 and the electrode pad 16.

以上のように、マイクロ波回路用気密パッケージ１は、凹部１３のサイズが基準サイズ、最大サイズ、最小サイズのいずれのサイズであっても、放熱ブロック１５が多層セラミック基板１２の凹部１３に取り付けられることができると共に、半導体素子１８と電極パッド１６との間の距離を低減できる。これにより、マイクロ波回路用気密パッケージ１は、ボンディングワイヤーＷの長さを従来よりも低減できる。また、マイクロ波回路用気密パッケージ１は、グランド経路の長さも従来よりも低減できる。これにより、マイクロ波回路用気密パッケージ１は、半導体素子１８の入出力部における電気的な反射特性を従来よりも向上でき、モジュール１Ａとしての、全体としてのマイクロ波伝送特性の向上が図れる。   As described above, in the airtight package 1 for microwave circuits, the heat dissipation block 15 is attached to the recess 13 of the multilayer ceramic substrate 12 regardless of the size of the recess 13 of the reference size, the maximum size, and the minimum size. In addition, the distance between the semiconductor element 18 and the electrode pad 16 can be reduced. Thereby, the airtight package 1 for microwave circuits can reduce the length of the bonding wire W from the past. Further, in the hermetic package 1 for microwave circuits, the length of the ground path can be reduced as compared with the conventional one. Thereby, the airtight package 1 for microwave circuits can improve the electrical reflection characteristics in the input / output part of the semiconductor element 18 as compared with the conventional one, and the overall microwave transmission characteristics as the module 1A can be improved.

実施の形態２．
図８は、基準サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。図９は、最大サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。図１０は、最小サイズの凹部に放熱ブロックが設けられた実施の形態２のモジュールの放熱ブロック部分を拡大して示す断面図である。実施の形態２のマイクロ波回路用気密パッケージ２は、図８から図１０に示すように、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間にはんだＳが設けられる点に特徴がある。 Embodiment 2. FIG.
FIG. 8 is an enlarged cross-sectional view of a heat dissipation block portion of the module according to the second embodiment in which a heat dissipation block is provided in a reference size recess. FIG. 9 is an enlarged cross-sectional view of the heat dissipation block portion of the module of the second embodiment in which the heat dissipation block is provided in the concave portion of the maximum size. FIG. 10 is an enlarged cross-sectional view of the heat dissipation block portion of the module according to the second embodiment in which the heat dissipation block is provided in the recess having the minimum size. As shown in FIGS. 8 to 10, the airtight package 2 for the microwave circuit according to the second embodiment is characterized in that solder S is provided between the heat radiation block side surface 15 c and the recess side surface 13 b.

マイクロ波回路用気密パッケージ２は、基板側取付面１５ｂを凹部底面１３ａに接合するために必要なはんだＳの量よりも多くの量のはんだＳが、基板側取付面１５ｂが凹部底面１３ａに接合される際に、基板側取付面１５ｂと凹部底面１３ａとの間に設けられる。そして、マイクロ波回路用気密パッケージ２は、基板側取付面１５ｂと凹部底面１３ａとの間に設けられるはんだＳが加熱されることではんだＳが溶ける。そして、溶けたはんだＳは、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間に流れ出る。この時、マイクロ波回路用気密パッケージ２は、放熱ブロック１５の自重に加えて、凹部底面１３ａに近づく方向の力を放熱ブロック１５に与えられてもよい。これにより、マイクロ波回路用気密パッケージ２は、放熱ブロック側面１５ｃと凹部側面１３ｂとの間にはんだＳが流れ出やすくなる。   The microwave circuit hermetic package 2 has a larger amount of solder S than the amount of solder S required to join the board-side mounting surface 15b to the concave bottom surface 13a, and the board-side mounting surface 15b joins the concave bottom surface 13a. In this case, it is provided between the board-side mounting surface 15b and the recess bottom surface 13a. In the microwave circuit hermetic package 2, the solder S is melted by heating the solder S provided between the board-side mounting surface 15b and the recess bottom surface 13a. And the melted solder S flows out between the heat radiation block side surface 15c and the recess side surface 13b. At this time, the microwave circuit hermetic package 2 may be given a force in the direction approaching the recess bottom surface 13 a to the heat dissipation block 15 in addition to the weight of the heat dissipation block 15. Thereby, in the airtight package 2 for the microwave circuit, the solder S easily flows out between the heat radiation block side surface 15c and the recess side surface 13b.

このようにして、マイクロ波回路用気密パッケージ２は、図８から図１０に示すように、放熱ブロック側面１５ｃと、凹部側面１３ｂとの隙間に、はんだＳが充填される。ここで、半導体素子１８のグランド信号は、放熱ブロック１５と、放熱ブロック１５と凹部１３との間に介在されるはんだＳとを介して、多層セラミック基板１２のグランドパターンに伝えられる。   Thus, in the microwave circuit hermetic package 2, as shown in FIGS. 8 to 10, the solder S is filled in the gap between the heat radiation block side surface 15c and the concave side surface 13b. Here, the ground signal of the semiconductor element 18 is transmitted to the ground pattern of the multilayer ceramic substrate 12 through the heat dissipation block 15 and the solder S interposed between the heat dissipation block 15 and the recess 13.

従来のモジュールでは、放熱ブロック１５の基板側取付面１５ｂと、凹部底面１３ａとの間にのみはんだＳが介在されていた。しかしながら、実施の形態２のモジュール２Ａは、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間にもはんだＳが介在される。これにより、モジュール２Ａは、グランド信号の経路の最短距離が、従来よりも低減される。よって、マイクロ波回路用気密パッケージ２は、半導体素子１８の入出力部における電気的な反射特性を従来よりも向上でき、モジュール２Ａとしての、全体としてのマイクロ波伝送特性の向上が図れる。   In the conventional module, the solder S is interposed only between the board-side mounting surface 15b of the heat dissipation block 15 and the recess bottom surface 13a. However, in the module 2A of the second embodiment, the solder S is also interposed between the heat radiation block side surface 15c and the recess side surface 13b. Thereby, the shortest distance of the path | route of a ground signal is reduced compared with the module 2A conventionally. Therefore, the microwave circuit hermetic package 2 can improve the electrical reflection characteristics at the input / output portion of the semiconductor element 18 as compared with the conventional one, and the overall microwave transmission characteristics as the module 2A can be improved.

また、実施の形態２のマイクロ波回路用気密パッケージ２は、図８から図１０に示すように、凹部１３のサイズが基準サイズ、最大サイズ、最小サイズのいずれのサイズであっても、放熱ブロック１５が多層セラミック基板１２の凹部１３に取り付けられることができる。また、マイクロ波回路用気密パッケージ２は、放熱ブロック１５の半導体素子実装面１５ａの面積が基板側取付面１５ｂの面積よりも大きく形成される。よって、マイクロ波回路用気密パッケージ２は、半導体素子１８と電極パッド１６との距離を低減できる。これにより、マイクロ波回路用気密パッケージ２は、ボンディングワイヤーＷの長さを低減できる。   Further, as shown in FIGS. 8 to 10, the airtight package 2 for the microwave circuit according to the second embodiment has a heat dissipation block regardless of whether the size of the recess 13 is any of the standard size, the maximum size, and the minimum size. 15 can be attached to the recess 13 of the multilayer ceramic substrate 12. The microwave circuit hermetic package 2 is formed such that the area of the semiconductor element mounting surface 15a of the heat dissipation block 15 is larger than the area of the board-side mounting surface 15b. Therefore, the microwave circuit hermetic package 2 can reduce the distance between the semiconductor element 18 and the electrode pad 16. Thereby, the airtight package 2 for microwave circuits can reduce the length of the bonding wire W.

また、マイクロ波回路用気密パッケージ２は、放熱ブロック側面１５ｃと、凹部側面１３ｂとの間にもはんだＳが介在されることに加えて、半導体素子１８と電極パッド１６との距離を低減できる。よって、マイクロ波回路用気密パッケージ２は、表面側のボンディングワイヤーＷを通るマイクロ波信号経路と裏面側のグランド信号経路の長さを共に低減できる。これにより、マイクロ波回路用気密パッケージ２は、モジュール２Ａの半導体素子１８の入出力部における反射特性をさらに向上できる。よって、マイクロ波回路用気密パッケージ２は、モジュール２Ａとしての、全体としてのマイクロ波伝送特性の向上が実施の形態１よりも図れる。   Further, the microwave circuit hermetic package 2 can reduce the distance between the semiconductor element 18 and the electrode pad 16 in addition to the fact that the solder S is interposed between the heat radiation block side surface 15c and the recess side surface 13b. Therefore, the microwave circuit hermetic package 2 can reduce both the length of the microwave signal path passing through the bonding wire W on the front surface side and the length of the ground signal path on the back surface side. Thereby, the airtight package 2 for microwave circuits can further improve the reflection characteristic in the input / output part of the semiconductor element 18 of the module 2A. Therefore, the microwave circuit hermetic package 2 can improve the overall microwave transmission characteristics of the module 2A as compared with the first embodiment.

本発明に係る電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法は、例えば多層セラミック基板を用いたマイクロ波回路用気密パッケージに有用であり、特に、同一寸法形状の放熱ブロックを用いた場合であっても、生産時の歩留まりを低下させることなく大量生産が可能で、かつ、半導体素子１８の入出力部におけるマイクロ波信号経路を低減することに適している。   The airtight package for an electric circuit and the method for manufacturing the airtight package for an electric circuit according to the present invention are useful for an airtight package for a microwave circuit using, for example, a multilayer ceramic substrate, and particularly, when a heat dissipation block having the same size and shape is used. Even so, mass production is possible without reducing the production yield, and it is suitable for reducing the microwave signal path in the input / output section of the semiconductor element 18.

１、２ マイクロ波回路用気密パッケージ
１Ａ、２Ａ モジュール
１１ 金属キャリア
１２ 多層セラミック基板
１２ａ セラミックグリーンシート
１２ｂ 多層セラミック基板表面
１３ 凹部
１３ａ 凹部底面
１３ｂ 凹部側面
１４ 金属フレーム
１５ 放熱ブロック
１５ａ 半導体素子実装面
１５ｂ 基板側取付面
１５ｃ 放熱ブロック側面
１５ｄ 段差部
１６ 電極パッド
１７ 金属カバー
１８ 半導体素子
Ｗ ボンディングワイヤー
Ｓ はんだ DESCRIPTION OF SYMBOLS 1, 2 Airtight package for microwave circuits 1A, 2A Module 11 Metal carrier 12 Multilayer ceramic substrate 12a Ceramic green sheet 12b Multilayer ceramic substrate surface 13 Concave portion 13a Concave bottom surface 13b Concave side surface 14 Metal frame 15 Heat radiation block 15a Semiconductor element mounting surface 15b Substrate Side mounting surface 15c Radiation block side surface 15d Stepped portion 16 Electrode pad 17 Metal cover 18 Semiconductor element W Bonding wire S Solder

Claims (4)

基板と、
前記基板に形成される凹部と、
前記基板側の面であって前記凹部に収納できる大きさに形成される基板側取付面と、前記基板側取付面の反対側の面であって、前記基板側取付面よりも面積が大きく形成されると共に半導体素子が取り付けられる半導体素子実装面と、を有する放熱ブロックと、
を備えることを特徴とする電気回路用気密パッケージ。 A substrate,
A recess formed in the substrate;
A substrate-side mounting surface formed on the substrate-side surface and having a size that can be accommodated in the recess, and a surface opposite to the substrate-side mounting surface and having a larger area than the substrate-side mounting surface And a semiconductor element mounting surface to which the semiconductor element is attached, and a heat dissipation block,
An airtight package for an electric circuit, comprising: 前記放熱ブロックの面のうち前記基板側取付面及び前記半導体素子実装面以外の放熱ブロック側面と、前記凹部の面のうち前記放熱ブロック側面と対向する凹部側面との隙間に、はんだが設けられることを特徴とする請求項１に記載の電気回路用気密パッケージ。   Solder is provided in a gap between a surface of the heat dissipation block other than the board-side mounting surface and the semiconductor element mounting surface and a side surface of the concave portion facing the side surface of the heat dissipation block. The airtight package for an electric circuit according to claim 1. 半導体素子が取り付けられる放熱ブロックのうち、前記半導体素子が取り付けられる面である半導体素子実装面とは反対側の基板側取付面を、基板に形成された凹部に収納できる大きさに形成するステップと、
前記放熱ブロックの前記基板側取付面を、前記凹部の面のうち前記基板側取付面と対向する凹部底面にはんだ接合するステップと、
を含むことを特徴とする電気回路用気密パッケージの製造方法。 A step of forming a board-side mounting surface opposite to a semiconductor element mounting surface, which is a surface to which the semiconductor element is mounted, of the heat dissipation block to which the semiconductor element is mounted, in a size that can be accommodated in a recess formed in the substrate; ,
Solder bonding the board-side mounting surface of the heat dissipation block to the bottom surface of the recess facing the board-side mounting surface among the surfaces of the recess;
The manufacturing method of the airtight package for electric circuits characterized by the above-mentioned. 前記基板側取付面を前記凹部底面にはんだ接合する際に、前記放熱ブロックの面のうち前記基板側取付面及び前記半導体素子実装面以外の放熱ブロック側面と、前記凹部の面のうち前記放熱ブロック側面と対向する凹部側面との隙間にも、はんだを充填することを特徴とする請求項３に記載の電気回路用気密パッケージの製造方法。   When solder-bonding the substrate-side mounting surface to the bottom surface of the recess, the heat-dissipating block side surface other than the substrate-side mounting surface and the semiconductor element mounting surface among the surfaces of the heat-dissipating block, and the heat-dissipating block among the surfaces of the recess 4. The method of manufacturing an airtight package for an electric circuit according to claim 3, wherein the gap between the side surface and the side surface of the concave portion is filled with solder.
JP2009137106A 2009-06-08 2009-06-08 Airtight package for electrical circuit, and method of manufacturing the same Pending JP2010283265A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009137106A JP2010283265A (en) 2009-06-08 2009-06-08 Airtight package for electrical circuit, and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009137106A JP2010283265A (en) 2009-06-08 2009-06-08 Airtight package for electrical circuit, and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2010283265A true JP2010283265A (en) 2010-12-16

Family

ID=43539730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009137106A Pending JP2010283265A (en) 2009-06-08 2009-06-08 Airtight package for electrical circuit, and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2010283265A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083889B2 (en) 2016-06-02 2018-09-25 Panasonic Corporation Electronic component package including sealing resin layer, metal member, ceramic substrate, and electronic component and method for manufacturing the same
CN109075148A (en) * 2016-09-26 2018-12-21 株式会社Powdec Semiconductor package body, module and electrical equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10083889B2 (en) 2016-06-02 2018-09-25 Panasonic Corporation Electronic component package including sealing resin layer, metal member, ceramic substrate, and electronic component and method for manufacturing the same
CN109075148A (en) * 2016-09-26 2018-12-21 株式会社Powdec Semiconductor package body, module and electrical equipment

Similar Documents

Publication Publication Date Title
JP6243510B2 (en) Electronic component storage package and electronic device
WO2018151176A1 (en) Package with built-in thermoelectric element
JP6633656B2 (en) Wiring board, optical semiconductor element package and optical semiconductor device
JP4822820B2 (en) Semiconductor element storage package and semiconductor device
WO2012165434A1 (en) Element housing package, component for semiconductor device, and semiconductor device
JP6825986B2 (en) Wiring boards, electronic component storage packages and electronic devices
JP5721359B2 (en) Semiconductor device substrate and semiconductor device including the same
JP2010283265A (en) Airtight package for electrical circuit, and method of manufacturing the same
JP2007227739A (en) Package for receiving electronic component and electronic component device
JP6224322B2 (en) Electronic component storage package and electronic device using the same
WO2015012405A1 (en) Element-housing package and mounting structure
JP6496622B2 (en) Ceramic wiring board and electronic component storage package
JP2009283898A (en) Electronic part container, package for storing electronic part using the same and electronic device
JP2007012718A (en) Electronic component housing package and electronic device
JP6030371B2 (en) Device storage package and mounting structure
JP2004356391A (en) Package for encasing semiconductor element and semiconductor device
JP5705471B2 (en) Optical semiconductor element storage package and optical semiconductor device
JP5709427B2 (en) Device storage package and semiconductor device including the same
JP5992785B2 (en) Semiconductor element storage package and semiconductor device
JP5791258B2 (en) Electronic component storage package and mounting structure
JP5969317B2 (en) Optical semiconductor element storage package and mounting structure
JP6525855B2 (en) Semiconductor device package and semiconductor device
JP6744103B2 (en) Package for storing semiconductor element and semiconductor device
JP5725900B2 (en) Semiconductor element storage package and semiconductor device including the same
JP6231376B2 (en) Semiconductor element mounting substrate and semiconductor device