JP2010258313A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010258313A5 JP2010258313A5 JP2009108571A JP2009108571A JP2010258313A5 JP 2010258313 A5 JP2010258313 A5 JP 2010258313A5 JP 2009108571 A JP2009108571 A JP 2009108571A JP 2009108571 A JP2009108571 A JP 2009108571A JP 2010258313 A5 JP2010258313 A5 JP 2010258313A5
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- semiconductor layer
- layer
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Description
本発明の電界効果トランジスタには以下の構成を組み合わせることができる。
前記第2窒化物半導体層は、前記第1窒化物半導体層側に設けられたAlaGa1−aN(0<a≦1)からなる第1層と、前記第3窒化物半導体層側に設けられたAlbGa1−bN(0≦b<1、b<a)又はInGaNからなる第2層と、から構成される。
また、前記第2窒化物半導体層は、前記第1窒化物半導体層側から遠ざかるに従ってAl組成比が減少する組成傾斜層からなる。
前記第2窒化物半導体層は前記第3窒化物半導体層側がAlbGa1−bN(0<b<1、b<a)であり、前記第3窒化物半導体層はAlcGa1−cN(0<c≦1、c>b)である。
また、前記ソース電極及び前記ドレイン電極は、前記第3窒化物半導体層に設けられており、前記第3窒化物半導体層は、前記ソース電極及び前記ドレイン電極が設けられた領域の膜厚が、前記ゲート電極の設けられた領域の膜厚よりも小さくすることができる。
前記ソース電極及び前記ドレイン電極は前記第2半導体層に設けられていてもよい。
さらに、前記第3窒化物半導体層はAlcGa1−cN(0<c≦1、b<c<a)からなる。前記ゲートコンタクト層はInGaN又はGaNである。
前記第2窒化物半導体層は、前記第1窒化物半導体層側に設けられたAlaGa1−aN(0<a≦1)からなる第1層と、前記第3窒化物半導体層側に設けられたAlbGa1−bN(0≦b<1、b<a)又はInGaNからなる第2層と、から構成される。
また、前記第2窒化物半導体層は、前記第1窒化物半導体層側から遠ざかるに従ってAl組成比が減少する組成傾斜層からなる。
前記第2窒化物半導体層は前記第3窒化物半導体層側がAlbGa1−bN(0<b<1、b<a)であり、前記第3窒化物半導体層はAlcGa1−cN(0<c≦1、c>b)である。
また、前記ソース電極及び前記ドレイン電極は、前記第3窒化物半導体層に設けられており、前記第3窒化物半導体層は、前記ソース電極及び前記ドレイン電極が設けられた領域の膜厚が、前記ゲート電極の設けられた領域の膜厚よりも小さくすることができる。
前記ソース電極及び前記ドレイン電極は前記第2半導体層に設けられていてもよい。
さらに、前記第3窒化物半導体層はAlcGa1−cN(0<c≦1、b<c<a)からなる。前記ゲートコンタクト層はInGaN又はGaNである。
第2窒化物半導体層12は、第1窒化物半導体層11側がAlaGa1−aN(0<a≦1)で構成され、第3窒化物半導体層13側がAlbGa1−bN(0≦b<1、b<a)又はInGaNで構成される。図1の例では第2窒化物半導体層12は、第1窒化物半導体層11側から、AlaGa1−aN(0<a≦1)からなる第1層101と、AlbGa1−bN(0≦b<1、b<a)又はInGaNからなる第2層102とで構成される。
次に、図2(b)に示すように、ゲート電極17が形成された領域を残してゲートコンタクト層14を除去する。ゲートコンタクト層14より深くエッチングしないように、第1エッチングとして第3窒化物半導体層13がエッチングストップ層となる選択的エッチングを行う。ゲートコンタクト層よりも第3窒化物半導体層のエッチング速度が小さいエッチングとしては、例えばAl組成比によりエッチング速度の異なるハロゲン系のガス、具体的にはヨウ化水素ガス、Cl2、SiCl4を用いることができる。
Claims (11)
- 第1窒化物半導体層と、
前記第1窒化物半導体層の上に設けられ、前記第1窒化物半導体層よりもバンドギャップエネルギーが大きいAl含有窒化物半導体を含む第2窒化物半導体層と、
前記第2窒化物半導体層の上に設けられたゲートコンタクト層と、を備える電界効果トランジスタであって、
前記第2窒化物半導体層の上の一部に、Al含有窒化物半導体からなる第3窒化物半導体層が設けられ、前記第3窒化物半導体層の上にゲートコンタクト層が設けられており、 前記ゲートコンタクト層の表面にゲート電極が設けられ、前記ゲートコンタクト層及び前記前記第3窒化物半導体層を挟んでソース電極とドレイン電極が設けられており、
前記第2窒化物半導体層は、前記第1窒化物半導体層側がAlaGa1−aN(0<a≦1)、前記第3窒化物半導体層側がAlbGa1−bN(0≦b<1、b<a)又はInGaNであり、前記第3窒化物半導体層は前記第2窒化物半導体層の前記第3窒化物半導体層側よりもAl組成比が大きいAl含有窒化物半導体からなる電界効果トランジスタ。 - 前記第2窒化物半導体層は前記第3窒化物半導体層側がAlbGa1−bN(0<b<1、b<a)であり、前記第3窒化物半導体層はAlcGa1−cN(0<c≦1、c>b)である請求項1に記載の電界効果トランジスタ。
- 前記第3窒化物半導体層はAlcGa1−cN(0<c≦1、b<c<a)からなる請求項1又は2に記載の電界効果トランジスタ。
- 前記ゲートコンタクト層はInGaN又はGaNである請求項1〜3のいずれか1項に記載の電界効果トランジスタ。
- 前記第2窒化物半導体層は、前記第1窒化物半導体層側に設けられたAlaGa1−aN(0<a≦1)からなる第1層と、前記第3窒化物半導体層側に設けられたAlbGa1−bN(0≦b<1、b<a)又はInGaNからなる第2層と、から構成される請求項1〜4のいずれか1項に記載の電界効果トランジスタ。
- 前記ソース電極及び前記ドレイン電極は前記第2半導体層に設けられている請求項1〜5のいずれか1項に記載の電界効果トランジスタ。
- 前記ソース電極及び前記ドレイン電極は、前記第3窒化物半導体層に設けられており、 前記第3窒化物半導体層は、前記ソース電極及び前記ドレイン電極が設けられた領域の膜厚が、前記ゲート電極の設けられた領域の膜厚よりも小さい請求項1〜5のいずれか1項に記載の電界効果トランジスタ。
- 前記第2窒化物半導体層は、前記第1窒化物半導体層側から遠ざかるに従ってAl組成比が減少する組成傾斜層からなる請求項1〜4のいずれか1項に記載の電界効果トランジスタ。
- 第1窒化物半導体層と、前記第1窒化物半導体層よりもバンドギャップエネルギーの大きいAl含有窒化物半導体を含む第2窒化物半導体層と、ゲートコンタクト層と、を順に積層する半導体層積層工程と、
ゲート電極形成領域を残して前記ゲートコンタクト層を除去する半導体層除去工程と、を有し、
前記ゲートコンタクト層にゲート電極が形成され、前記ゲートコンタクト層を挟んでソース電極とドレイン電極が形成された電界効果トランジスタの製造方法であって、
前記半導体層積層工程において、前記第2窒化物半導体層として、前記第1窒化物半導体層側がAlaGa1−aN(0<a≦1)であり、前記第1窒化物半導体層と対向する側がAlbGa1−bN(0≦b<1、b<a)又はInGaNである窒化物半導体層を形成し、前記第2窒化物半導体層の上に、前記第2窒化物半導体層の前記第1窒化物半導体層と対向する側よりもAl組成比が大きいAl含有窒化物半導体からなる第3窒化物半導体層を形成し、
前記半導体層除去工程において、前記第3窒化物半導体層をエッチングストップ層として第1エッチングにより前記ゲートコンタクト層を除去した後、前記第1エッチングと異なる第2エッチングにより前記第3窒化物半導体層を除去して前記第1エッチングによるダメージ層を除去する電界効果トランジスタの製造方法。 - 前記第2エッチングは前記第1エッチングよりも低出力で行う請求項9に記載の電界効果トランジスタの製造方法。
- 前記第2窒化物半導体層は、前記第1窒化物半導体層側に設けられたAlaGa1−aN(0<a≦1)からなる第1層と、前記第3窒化物半導体層側に設けられたAlbGa1−bN(0≦b<1、b<a)又はInGaNからなる第2層と、から構成され、
前記第2エッチングにより、前記第2層の少なくとも一部を除去する請求項9又は10に記載の電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108571A JP5691138B2 (ja) | 2009-04-28 | 2009-04-28 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009108571A JP5691138B2 (ja) | 2009-04-28 | 2009-04-28 | 電界効果トランジスタ及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010258313A JP2010258313A (ja) | 2010-11-11 |
JP2010258313A5 true JP2010258313A5 (ja) | 2012-05-31 |
JP5691138B2 JP5691138B2 (ja) | 2015-04-01 |
Family
ID=43318864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009108571A Active JP5691138B2 (ja) | 2009-04-28 | 2009-04-28 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5691138B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013011617A1 (ja) | 2011-07-15 | 2013-01-24 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2013074179A (ja) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
JP6330148B2 (ja) * | 2013-05-24 | 2018-05-30 | パナソニックIpマネジメント株式会社 | 半導体装置 |
KR102145914B1 (ko) * | 2014-02-21 | 2020-08-19 | 엘지이노텍 주식회사 | 반도체 소자 |
JP6767741B2 (ja) * | 2015-10-08 | 2020-10-14 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
JP6859646B2 (ja) * | 2016-09-29 | 2021-04-14 | 富士通株式会社 | 化合物半導体装置、化合物半導体装置の製造方法、電源装置、及び増幅器 |
JP7348842B2 (ja) * | 2017-06-15 | 2023-09-21 | エフィシエント パワー コンヴァーション コーポレーション | GaNスペーサ厚の均一性改善のために選択及び非選択エッチング層を用いたエンハンスメントモードGaNトランジスタ |
JP7201571B2 (ja) * | 2018-12-12 | 2023-01-10 | クアーズテック株式会社 | 窒化物半導体基板および窒化物半導体装置 |
JP6941903B1 (ja) * | 2021-02-15 | 2021-09-29 | 株式会社パウデック | ノーマリーオフ型分極超接合GaN系電界効果トランジスタおよび電気機器 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4041075B2 (ja) * | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
JP4832722B2 (ja) * | 2004-03-24 | 2011-12-07 | 日本碍子株式会社 | 半導体積層構造およびトランジスタ素子 |
US20070018199A1 (en) * | 2005-07-20 | 2007-01-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
JP4751150B2 (ja) * | 2005-08-31 | 2011-08-17 | 株式会社東芝 | 窒化物系半導体装置 |
JP4705482B2 (ja) * | 2006-01-27 | 2011-06-22 | パナソニック株式会社 | トランジスタ |
-
2009
- 2009-04-28 JP JP2009108571A patent/JP5691138B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010258313A5 (ja) | ||
JP4845872B2 (ja) | Mis構造を有する半導体装置及びその製造方法 | |
JP2015060896A5 (ja) | ||
JP2011529639A5 (ja) | ||
JP2012080111A5 (ja) | ||
JP2010192633A (ja) | GaN系電界効果トランジスタの製造方法 | |
TW200525760A (en) | Nitride-based transistors with a protective layer and a low-damage recess and methods of fabrication thereof | |
JP6627441B2 (ja) | 半導体装置 | |
JP2010238982A (ja) | 化合物半導体装置及びその製造方法 | |
JP2010522435A5 (ja) | ||
JP2014045174A (ja) | 窒化物半導体装置 | |
JP2010232452A (ja) | 化合物半導体装置及びその製造方法 | |
TW201140702A (en) | Normally-off gallium nitride-based semiconductor devices | |
JP2014199864A (ja) | 半導体装置及びその製造方法 | |
JP6121451B2 (ja) | 改良された保護層を有しているiii−nの積層を含んでいる素子および関連する製造方法 | |
TWI653742B (zh) | 半導體裝置與其之製造方法 | |
JP5148729B2 (ja) | 窒化物半導体素子の製造方法 | |
TW200709333A (en) | Method for fabricating semiconductor device | |
JP2009231458A (ja) | 電界効果トランジスタ | |
JP2016127223A5 (ja) | ||
JP2012234984A (ja) | 半導体装置 | |
JP2015061060A5 (ja) | ||
JP2008198783A (ja) | 電界効果トランジスタ | |
WO2013122154A1 (ja) | 窒化物半導体装置 | |
JP2014056998A (ja) | InAlN層とGaN層を含む積層型窒化物半導体装置 |