Nothing Special   »   [go: up one dir, main page]

JP2010032765A - Tftアレイ基板およびそれを用いた液晶表示装置 - Google Patents

Tftアレイ基板およびそれを用いた液晶表示装置 Download PDF

Info

Publication number
JP2010032765A
JP2010032765A JP2008194702A JP2008194702A JP2010032765A JP 2010032765 A JP2010032765 A JP 2010032765A JP 2008194702 A JP2008194702 A JP 2008194702A JP 2008194702 A JP2008194702 A JP 2008194702A JP 2010032765 A JP2010032765 A JP 2010032765A
Authority
JP
Japan
Prior art keywords
electrode
film
array substrate
layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008194702A
Other languages
English (en)
Inventor
Toshihiko Iwasaka
利彦 岩坂
Kazunori Inoue
和式 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008194702A priority Critical patent/JP2010032765A/ja
Publication of JP2010032765A publication Critical patent/JP2010032765A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 画素反射電極に凹凸部を有する半透過型液晶表示装置においては、半透過構造や凹凸形成のため、製造工程数が増大していた。また、凹凸部7cを有機樹脂膜により形成した場合、ペーパーホワイト性が低下した。
【解決手段】 ドレイン電極7bと画素透過電極7dと凹凸部7cとが一体として酸化物透明導電材料からなり、凹凸部7cにおいては水素プラズマ照射等の手段により還元されている。画素反射電極12は凹凸部7c上に形成されている。
【選択図】 図2

Description

本発明は、TFTアレイ基板およびそれを用いた液晶表示装置に関するものである。
近年、半導体デバイスを用いた表示装置の分野では、省エネルギー、省スペースを特長とした液晶表示装置が、従来のCRTに替わり、急速に普及しつつある。この液晶表示装置では、透明絶縁基板上に複数の電極や配線および素子が設けられている。具体的には、走査配線や信号配線、ゲート電極やソース・ドレイン電極を有する薄膜トランジスタ(TFT)等のスイッチング素子がアレイ状に設けられ、各表示画素に電極に独立した映像信号を印加するアクティブマトリクス型のTFTアレイ基板が広く用いられるようになっている。
このTFTアレイ基板の製造には、多くの工程数を要するため、製造装置数の増大、不良発生率の増大等、生産性に問題があった。従来、特許文献1に開示されているように、5回のフォトリソグラフィプロセスを実施する製造方法(以下、5枚マスクプロセスという)が一般的であった。
ここで、液晶表示装置には、バックライト(背面光源)をその背面又は側方に設置して、画像表示を行う透過型液晶表示装置以外に、基板に反射板を設置し、周囲光を反射板表面で反射させることにより画像表示を行う反射型液晶表示装置がある。この透過型液晶表示装置は、周囲光が非常に明るい場合には、周囲光に比べて表示光が暗いため表示を観察できないという問題がある。他方、反射型液晶表示装置は、周囲光が暗い場合には視認性が極端に低下するという欠点を有する。
これらの問題点を解決するために、光の一部を透過し、また光の一部を反射する半透過型反射膜を用いた液晶表示装置(以下、半透過型液晶表示装置)が提案されている(特許文献2〜4)。この半透過型液晶表示装置においても、5枚マスクプロセスを下地とした製造方法が提案されている(特許文献5、6)。
さらに、半透過型液晶表示装置においては、良好な散乱反射特性の指標である”紙に近い白”(以下、ペーパーホワイトという)と高コントラスト比の特性を示す反射板を作ることが高表示品質を実現するのに重要なポイントとなる。従来、このような反射板の製造は、有機樹脂膜に凹凸形状を形成し、その上にAlやAgのような反射率の高い金属を成膜形成することによって行なわれ、前記凹凸の高さや平面レイアウトを工夫することで反射特性を制御する方法が主に用いられている。(特許文献7〜10)
特開平10−268353号公報 特開平7−333598号公報 特開2000−19563号公報 特開2000−305110号公報 特開2003−248232号公報 特開2008−26433号公報 特開平5−323371号公報 特開平9−258219号公報 特開平6−75238号公報 特開2002−207214号公報
感光性樹脂膜を用いたフォトリソグラフィ法や、有機絶縁膜+感光性樹脂膜パターンを用いたエッチング法によれば、滑らかな凹凸形状を形成することができるので、ペーパーホワイト性に優れ、かつ散乱反射特性に優れる反射板を作製することができる。しかし、このような凹凸形状を有する半透過液晶表示装置の製造にも、さらなる工程数の削減が要求されている。さらに、ペーパーホワイト性を向上させるにはサブミクロン単位の粒状からなる凹凸形状が望ましいが、有機絶縁膜+感光性樹脂膜パターンを用いた場合、得られる凹凸の断面形状は1〜3μm単位でうねった波状となってしまい、このような形状ではペーパーホワイト性が低いものとなる。
本発明は、このような問題点を解決するためになされたもので、ホワイトペーパー性にすぐれた凹凸形状を少ない製造工程により、作成することができるTFTアレイ基板とその製造方法ならびに、それを用いた液晶表示装置を提供することを目的とする。
本発明に係るTFTアレイ基板では、絶縁性基板と、前記絶縁性基板上に形成された第1導電層からなるゲート電極とゲート配線と、前記ゲート電極に接して広がるゲート絶縁膜と、前記ゲート絶縁膜を介して前記ゲート電極と対向する領域に形成される半導体膜と、第2導電層からなり、前記半導体膜と接続するように形成されるソース電極とドレイン電極と、前記ドレイン電極と一体として形成される画素透過電極と凹凸部と、少なくとも前記凹凸部が開口されたパッシベーション膜と、前記凹凸部上に形成される画素反射電極と、を備える液晶表示装置であって、前記第2導電層は、酸化物透明導電材料からなる層を含み、さらに、前記凹凸部は前記酸化物透明導電材料を還元させることにより形成されていることを特徴とする。
本発明によれば、少ない製造工程により、ホワイトペーパー性にすぐれた凹凸形状を有するTFTアレイ基板およびそれを用いた液晶表示装置を提供することができる。
以下、本発明にかかる液晶表示装置に用いられるTFTアレイ基板の実施の形態について説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載および図面は、適宜、省略および簡略化されている。
実施の形態1.
図1は、本実施の形態1にかかるTFTアレイ基板における画像表示領域の一画素分の平面図である。図2は、図1のX−X断面図である。ガラスや石英等からなる絶縁性基板1上に、アルミ合金や高融点金属からなる第1導電層をパターニングして得られるゲート電極2、補助容量配線3が形成され、ゲート電極2と接するようにして、SiN等からなるゲート絶縁膜4が広がっている。さらに、ゲート絶縁膜4を介してゲート電極2と対向する領域には、a−Si(i)層5が形成されている。
a−Si(i)層5上には、a−Si(n)層6を介してa−Si(i)層5と接続するように、第2導電層である透明な酸化物導電膜7からなるソース電極7aとドレイン電極7bとが形成されている。ドレイン電極7bに加えて、凹凸部7cと画素透過電極7dも形成されている。ここで、ドレイン電極7b、凹凸部7cと画素透過電極7dは一体として、ドレイン画素兼用電極として形成されている。すなわち、凹凸部7cと画素透過電極7dも透明な酸化物導電膜7からなる。ここで、画素透過電極7dが形成されている領域が、半透過型液晶表示装置の画素における透過部に相当する。
これらを覆うようにして、SiNやSiO2等からなるパッシベーション膜8が形成されている。パッシベーション膜8は、ソース電極7aに到達するように開口されたコンタクトホール9と、凹凸部7cに到達するように開口された開口部10とを有する。ここで、凹凸部7cは、開口部10により開口された領域において、酸化物導電膜が還元されることにより生じる凹凸を有している領域を指す。また、酸化物導電膜が還元されて凹凸を生じるという点では、ソース電極7aにおいても、コンタクトホール9により開口された領域が同様な状況にある。図2においては、還元された領域にハッチングをかけて表示をしている。
パッシベーション膜8の上層として、可視光の反射率が高いアルミ(合金)層、またはそれを最上層とする積層構造のソース配線11と、画素反射電極12とが形成されている。ここで、ソース配線11は、コンタクトホール9を介してソース電極7aと接続されている。さらに、画素反射電極12は、開口部10と凹凸部7cを覆うように形成されており、凹凸部7c上においては、その凹凸形状が反映された形状をその表面に有している。なお、画素反射電極12の凹凸は、1μm未満程度である。そして、画素反射電極12が形成されている領域が、半透過型液晶表示装置の画素における反射部に相当する。ただし、その中でもペーパーホワイト性に寄与する領域は、凹凸部7c上の領域である。
本発明のアレイ基板では、ドレイン電極と透過画素電極と、画素反射電極の下地となる凹凸部とを同じレイヤで形成しているので、凹凸を形成するためだけに有機膜を形成せずにすむこととなり、したがってマスク枚数を削減できる。さらに有機膜で形成できる凹凸よりも細かな1μm未満の凹凸を形成できるので、良好なペーパーホワイト特性を有する液晶表示装置をえることができる。
次に、本実施の形態1に係るアレイ基板の製造方法について、図3〜8を用いて説明する。まず、絶縁性基板1上に、アルミ合金、高融点金属それらの積層である第1導電層をスパッタ、蒸着、メッキ等の方法で成膜する。本実施の形態では、Al−Niを200nmの厚みで成膜した。そして、感光性のレジストを塗布して、1回目の露光、現像を行い、露出する第1導電層を硝酸、燐酸、酢酸の混合液等でエッチング除去して、ゲート電極2と補助容量配線3を形成した。
次に、プラズマCVD等の方法で、ゲート絶縁膜4と半導体膜であるa−Si(i)膜5、a−Si(n)膜6とを連続で成膜する。ゲート絶縁膜4の材料はSiNやSiO2等でよく、膜厚は本実施では400nmとした。a−Si(i)膜5、a−Si(n)膜6の厚みは、各150nm、30nmとした。そして、感光性のレジストを塗布して、2回目の露光、現像を行い、露出する半導体膜を選択エッチングして除去する。除去手段としては、塩素原子、フッ素原子を含んだガスを用いたドライエッチング法を用いてもよい。ここまでの工程で形成された構造の工程断面図を図3に示す。なお、図3は、図2と同様に、図1にてX−Xで示した個所に相当する断面図である。
次に、第2導電層として、ITO、ITZO、IZO、IGZO等の可視光で透明な酸化物導電膜7を成膜する。成膜方法としては、スパッタ法、蒸着法等を用い、膜厚は100nmとしたが、膜厚については光学特性の最適化で適宜選択してもよい。そして、感光性のレジストを塗布して、3回目の露光、現像を行い、露出する第2導電層をシュウ酸等でエッチング除去して、図4に示すように、ドレイン電極7b、凹凸部7cと画素透過電極7dとが一体として形成されているドレイン画素兼用電極と、ソース電極7aとを形成する。その後、露出するa−Si(n)層6をエッチングで除去して、感光性レジストを除去する。なお、a−Si(n)層6の除去手段にはドライエッチングを用いる。ここまでの工程で形成された構造の断面図を図4に示す。
次に、パッシベーション膜8として、CVD等の方法により、SiNやSiO2等の膜を成膜する。膜厚は200nmとした。そして、感光性のレジスト(図示せず)を塗布して、4回目の露光、現像を行い、露出するパッシベーション膜8をエッチングして除去することにより、図5に示すように、コンタクトホール9と開口部10とを形成する。その後、図5に示すように、水素ガスを用いたプラズマ照射処理を行う。この照射処理により、コンタクトホールと開口部との底面において露出する第2導電層である透明な酸化物導電膜7が還元される。すなわち、コンタクトホール9で露出するソース電極7aと、開口部10で露出する凹凸部7cとにおいて、透明な酸化物導電膜7が還元される。
本実施の形態において、第2導電層は酸化物導電材料からなるが、水素プラズマを照射されることにより膜中の酸素が失われ、還元されてしまう。その結果、導電膜の表面状態が粗くなり、色も透明から黒色へと変化する。この後、感光性レジストを除去する。
次に、アルミ、アルミ合金、銀の膜もしくは最上層にそれらの金属膜を有する多層構造である第3導電層をスパッタ、蒸着等により成膜する。膜厚は50〜200nmでよい。本実施の形態では、アルミにニッケルを添加した合金を用いた。アルミ−ニッケル合金を用いた場合、コンタクトホール9や開口部10を介してソース電極7aや凹凸部7cといった酸化物導電膜と電気的に良好に接続できるという効果を奏するからである。もちろん、上層を光学的反射特性に優れたアルミもしくはアルミ合金とし、下層をモリブデン等の高融点金属膜とした積層構造でもよい。
そして、感光性のレジストを塗布して、5回目の露光、現像を行った。露出する第3導電層がアルミ合金の場合は、燐酸、酢酸、硝酸の混合液等でエッチング除去して、図1、図2に示すようにソース配線11や画素反射電極12を形成する。ここで画素反射電極12は、開口部10内の凹凸部7c上に形成されているため、その表面部においても下地の形状が反映されて凹凸形状を有している。
実施の形態1に係るアレイ基板では、ドレイン電極と透過画素電極と、画素反射電極の下地となる凹凸部とを同じレイヤで形成しているので、凹凸を形成するためだけに有機膜を形成せずにすむので、マスク枚数を削減できる。さらに有機膜で形成できる凹凸よりも細かな1μm未満の凹凸を形成できるので、このアレイ基板を用いた半透過型液晶表示装置においても、良好なペーパーホワイト特性を得ることができた。
実施の形態2
図6は、実施の形態2にかかるアクティブマトリクス型TFTアレイ基板における画像表示領域の一画素分の平面図である。図7は、図6のX−X断面図である。実施の形態1と異なる点は、第2導電層は、最下層が酸化物導電材料の膜7であり、その上層に金属膜13を有するという多層構造からなる点である。さらに、少なくとも凹凸部においては、上層の金属膜が除去されている点も実施の形態1と異なる点である。以下、図6と図7を用いて、実施の形態2にかかるTFTアレイ基板の構造について説明する。なお、図面中の付番は、実施の形態1と対応するものについては同じ番号を用いている。
ガラスや石英等からなる絶縁性基板1上に、アルミ合金や高融点金属からなるゲート電極2、補助容量配線3が形成され、ゲート電極2と接するようにして、SiN等からなるゲート絶縁膜4が広がっている。さらに、ゲート絶縁膜4を介してゲート電極2と対向する領域には、a−Si(i)層5が形成されている。
a−Si(i)層5上には、a−Si(n)層6を介してa−Si(i)層5と接続するように、透明な酸化物導電膜7からなるソース電極7aと金属膜13aとの積層構造が形成されている。この積層構造は、延在してソース配線としても機能している。実施の形態1のように、透明な酸化物導電膜7の単層で形成する場合は、配線抵抗が高くなってしまうため、コンタクトホールを介して別レイヤの金属配線と接続する必要があったが、実施の形態2においては、そのような必要は無いことになる。
また、同様に、a−Si(i)層5上には、a−Si(n)層6を介してa−Si(i)層5と接続するように、透明な酸化物導電膜7からなるドレイン電極7bと金属膜13bとの積層構造が形成されている。さらに、実施の形態1と同様に、ドレイン電極7bから延在して、凹凸部7cと画素透過電極7dとも形成されている。ドレイン電極7b、凹凸部7cと画素透過電極7dとが一体となってドレイン画素兼用電極として形成されている点や、凹凸部7cと画素透過電極7dが透明な酸化物導電膜7からなる点も実施の形態1と同様である。
これらを覆うようにして、SiNやSiO2等からなるパッシベーション膜8が形成されている。パッシベーション膜8は、凹凸部7cに到達するように開口された開口部10を有する。ここで、凹凸部7cは、開口部10で開口された領域においては、還元された状態となっている。パッシベーション膜8上には、第3導電層として可視光の反射率が高いアルミ(合金)層、またはそれを最上層とする画素反射電極12が形成されている。ここで、画素反射電極12は、開口部10と凹凸部7cを覆うように形成されており、凹凸部7c上においては、凹凸形状が反映された形状をその表面に有している。なお、画素反射電極12の凹凸形状の表面粗さは、実施の形態1と同様に、1μm未満程度となるように形成されている。
実施の形態2に係るアレイ基板では、実施の形態1により得られる効果に加えて、透明な酸化物導電膜と金属膜とをコンタクトホールを介さずに直接積層してソース配線を形成しているので、配線抵抗を低減できるという効果も奏する。
また、図6や図7においては、金属膜13bがドレイン電極7bと共に、ゲート電極2の段差部を覆っている状況が示されている。ドレイン電極7bを構成する透明な酸化物導電膜7の膜厚は100nm程度であるため、もし、金属膜13bが無ければ、ゲート電極2の断面形状によっては被覆することができずに該段差で断線することもある。すなわち、ゲート電極2の段差を覆うように金属膜13bを形成することにより、該段差でのドレイン電極7bのカバレッヂ性を改善する効果を奏する。
次に、実施の形態2に係るアレイ基板の製造方法について、以下に説明する。図3までは実施の形態1と同様であるので説明を省略する。図3から、ITO、ITZO、IZO、IGZO等の可視光で透明な酸化物導電材料からなる膜7と、その上層に金属材料からなる膜13とを積層した多層構造として第2導電層を成膜する。成膜方法としては、スパッタ法、蒸着法等を用い、ITO膜とMo膜とを連続で成膜した。膜厚は100nmとしたが、膜厚については光学特性の最適化で適宜選択してもよい。そして、感光性のレジストを塗布して、3回目の露光、現像を行い、図8に示すようなレジストパターン14を形成した。
レジストパターン14は、場所によって、その厚みを変えている。具体的には、ソース電極7a、ドレイン電極7bのように、金属膜13を最終的に残す領域と、凹凸部7cや透過画素電極7dのように金属膜13を除去する領域とで厚みを変えており、後者の領域よりも前者の領域のレジスト膜厚を厚くしている。このような加工には、グレイトーンを含む露光マスクを用いた公知の露光方法が用いられる。
その後、露出する金属膜13と透明な酸化物導電膜7とをシュウ酸等でエッチング除去した後、レジストパターン14をアッシング等の手段により一様に薄くして、凹凸部7cや透過画素電極7dに相当する領域のレジストのみ消失させる。この状況を図9に示す。ここでは、金属膜13と透明な酸化物導電膜7との連続エッチングと同時にレジストパターン14が薄くなるようなエッチング処理を行ってもよい。
この時点で、ソース電極7aと金属膜13aとの積層構造からなるソース配線や、ドレイン電極7b、凹凸部7c、画素透過電極7dが一体としてなるドレイン画素兼用電極が形成されている。しかし、凹凸部7cと画素透過電極7dとして機能するためには、上層の金属膜13を除去する必要がある。そこで、凹凸部7cと画素透過電極7dの上層の金属膜13を選択エッチングする。その後、ゲート電極2上で露出しているa−Si(n)層6を除去してから、レジストパターン14を完全に除去する。この状況を示したのが、図10である。なお、a−Si(n)層6の除去手段としてはドライエッチングを用いる。
以降は、パッシベーション膜8を成膜後、凹凸部7c上に開口部10を開口した後、凹凸部7cを覆うようにして画素反射電極12を形成することにより、図6と図7に示すようなアレイ基板を得ることができる。なお、実施の形態2では、コンタクトホール9について記載していないが、端子部(図示せず)など必要に応じて、開口部10の形成と同時に開口することができる。
実施の形態2に係る製造方法では、第3の露光の際に、ソース電極やドレイン電極における感光性レジストの厚みよりも、透過画素電極と凹凸部の領域における感光性レジストの厚みが薄くなるように露光量を調整した。これにより、マスク枚数を増やすことなく、金属膜と透明な酸化物導電膜との積層からなるソース電極とドレイン電極を形成すると共に、酸化物導電膜からなる凹凸部や透過画素電極を形成することができる。別にマスクを追加することにより形成した場合、マスク枚数を削減できるという効果は奏し得ないものの、本実施の形態2に係るアレイ基板で得られる効果を奏することは可能である。
実施の形態3.
図11に、実施の形態3の構造を示す。
ソース電極とソース配線とがコンタクトホールを介して接続する点は、実施の形態1と同様である。しかし、本実施の形態3においては、実施の形態2と同様に、第2導電層として透明な酸化物導電膜上に金属膜を積層しており、その点が実施の形態1と異なっている。したがって、実施の形態3においては、ソース電極とソース配線との接続は、金属膜同士で行うこととなり、これにより実施の形態1の場合よりもコンタクト抵抗を低減できるという効果を奏する。
実施の形態4.
実施の形態1〜3に係るアクティブマトリクス型TFTアレイ基板と、カラーフィルタまたは共通電極の少なくとも一方を備えた対向基板(図示せず)とを対向させ、表示部となる画素領域の周囲をシール剤で貼り合せて、その内部に液晶が封入されるようにする公知の方法により、液晶表示装置を作成することができる。形成される液晶表示装置は、半透過型の液晶表示装置であり、ペーパーホワイト性に優れた表示特性を有するという効果を奏する。
本発明の実施の形態1に係るアレイ基板の平面図である。 本発明の実施の形態1に係るアレイ基板の断面図である。 本発明の実施の形態1に係るアレイ基板の工程断面図である。 本発明の実施の形態1に係るアレイ基板の工程断面図である。 本発明の実施の形態1に係るアレイ基板の工程断面図である。 本発明の実施の形態2に係るアレイ基板の平面図である。 本発明の実施の形態2に係るアレイ基板の断面図である。 本発明の実施の形態2に係るアレイ基板の工程断面図である。 本発明の実施の形態2に係るアレイ基板の工程断面図である。 本発明の実施の形態2に係るアレイ基板の工程断面図である。 本発明の実施の形態3に係るアレイ基板の断面図である。
符号の説明
1 絶縁性基板
2 ゲート電極
3 補助容量配線
4 ゲート絶縁膜
5 a−Si(i)層
6 a−Si(n)層
7 酸化物導電膜
7a ソース電極、7b ドレイン電極
7c 凹凸部、7d 画素透過電極
8 パッシベーション膜
9 コンタクトホール
10 開口部
11 ソース配線
12 画素反射電極
13、13a、13b 金属膜
14 レジストパターン

Claims (3)

  1. 絶縁性基板と、
    前記絶縁性基板上に形成された第1導電層からなるゲート電極とゲート配線と、
    前記ゲート電極に接して広がるゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ゲート電極と対向する領域に形成される半導体膜と、
    第2導電層からなり、前記半導体膜と接続するように形成されるソース電極とドレイン電極と、
    前記ドレイン電極と一体として形成される画素透過電極と凹凸部と、
    少なくとも前記凹凸部が開口されたパッシベーション膜と、
    前記凹凸部上に形成される画素反射電極と、
    を備える液晶表示装置であって、
    前記第2導電層は、酸化物透明導電材料からなる層を含み、
    さらに、前記凹凸部は前記酸化物透明導電材料を還元させることにより形成されていることを特徴とするTFTアレイ基板。
  2. 前記第2導電層は、前記酸化物透明導電材料からなる最下層と、前記最下層上に積層されて金属膜からなる層と、からなる多層構造であることを特徴とする請求項1に記載のTFTアレイ基板。
  3. 請求項1記載のTFTアレイ基板と対向基板との周辺をシール剤で貼り合せて、
    前記TFTアレイ基板と前記対向基板との間に液晶を封入されてなるように
    前記TFTアレイ基板を用いたことを特徴とする
    液晶表示装置。
JP2008194702A 2008-07-29 2008-07-29 Tftアレイ基板およびそれを用いた液晶表示装置 Pending JP2010032765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008194702A JP2010032765A (ja) 2008-07-29 2008-07-29 Tftアレイ基板およびそれを用いた液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008194702A JP2010032765A (ja) 2008-07-29 2008-07-29 Tftアレイ基板およびそれを用いた液晶表示装置

Publications (1)

Publication Number Publication Date
JP2010032765A true JP2010032765A (ja) 2010-02-12

Family

ID=41737312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008194702A Pending JP2010032765A (ja) 2008-07-29 2008-07-29 Tftアレイ基板およびそれを用いた液晶表示装置

Country Status (1)

Country Link
JP (1) JP2010032765A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105343A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
KR20160027904A (ko) * 2014-08-29 2016-03-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP2020033294A (ja) * 2018-08-29 2020-03-05 学校法人 名城大学 酸素ラジカル活性化水溶液とその製造方法および農作物の生産方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011105343A1 (ja) * 2010-02-26 2011-09-01 シャープ株式会社 半導体装置およびその製造方法ならびに表示装置
KR20160027904A (ko) * 2014-08-29 2016-03-10 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102370322B1 (ko) * 2014-08-29 2022-03-07 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP2020033294A (ja) * 2018-08-29 2020-03-05 学校法人 名城大学 酸素ラジカル活性化水溶液とその製造方法および農作物の生産方法
JP7100849B2 (ja) 2018-08-29 2022-07-14 学校法人 名城大学 酸素ラジカル活性化水溶液および農作物の生産方法

Similar Documents

Publication Publication Date Title
US7488983B2 (en) Transflective liquid crystal display device and method of fabricating the same
JP5284106B2 (ja) 液晶表示装置および液晶表示装置の製造方法
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP5254458B2 (ja) 液晶表示パネルおよびその製造方法、液晶表示装置
US8845343B2 (en) Array substrate for reflective type or transflective type liquid crystal display device
US20130037811A9 (en) Transflective liquid crystal display device and method of fabricating the same
TWI464507B (zh) Active matrix substrate and display device
JP2006235134A (ja) 液晶表示装置とその製造方法
JP2003222854A (ja) 液晶表示装置およびその製造方法
US20120113366A1 (en) Array substrate and liquid crystal display
JP2009111201A (ja) 積層導電膜、電気光学表示装置及びその製造方法
JP2002328396A (ja) 液晶表示装置及びその製造方法
US8717530B2 (en) Array substrate for transreflective liquid crystal display, manufacturing method thereof and liquid crystal display
JP2007003779A (ja) 半透過型液晶表示装置
JP2006041161A (ja) 薄膜トランジスタアレイ基板及びその製造方法
KR20090088575A (ko) 박막 트랜지스터 기판의 제조 방법
JPWO2008001595A1 (ja) 液晶表示装置および液晶表示装置の製造方法
JP2005275102A (ja) 半透過型液晶表示装置及びその製造方法
JP2007218999A (ja) 表示装置の製造方法
JP2009139853A (ja) 液晶表示装置
JP2010032765A (ja) Tftアレイ基板およびそれを用いた液晶表示装置
US20080024702A1 (en) Pixel structure and fabrication method thereof
JP2005292399A (ja) 液晶表示装置用基板及びその製造方法並びにそれを備えた液晶表示装置
KR20080004898A (ko) 반투과형 프린지 필드 스위칭 모드 액정표시장치의어레이기판 및 그 제조방법
JP2011070079A (ja) 液晶表示装置およびその製造方法