JP2008159985A - 半導体チップの製造方法 - Google Patents

Abstract

【課題】プラズマダイシング前の搬送時に半導体ウェハを破損等させることなく、プラズマダイシングに要する時間を短縮させて、半導体チップの生産効率を向上させることができる半導体チップの製造方法を提供することを目的とする。
【解決手段】研削された半導体ウェハ１の裏面１ｑにレジスト膜６を形成した後、ダイシングライン２に沿った切り代領域（６ａ，１ｂ，１ｃ，３ａ）の一部（６ａ，１ｂ）を機械的切断手段であるブレード１３によって除去し、半導体ウェハ１の厚さ方向の残りの切り代領域１ｃの厚さｔを半導体ウェハ１の搬送に支障のない程度まで薄くした後、残りの切り代領域（１ｃ，３ａ）の全部をプラズマエッチングによって除去する。
【選択図】図５

Description

本発明は、回路形成面に複数の半導体素子が形成された半導体ウェハを分割して複数の半導体チップを得る半導体チップの製造方法に関するものである。

近年、半導体ウェハを個々の半導体チップに分割する新たな技術として、切断時のダメージが少ないプラズマダイシングが注目されてきている。プラズマダイシングは、半導体ウェハの回路形成面とは反対側の面（裏面）にレジスト膜を形成し、そのレジスト膜に半導体素子同士を区分するダイシングラインに沿った溝（境界溝）を形成した後、その溝が形成されたレジスト膜をマスクとして半導体ウェハにプラズマエッチングを施して半導体ウェハを個々の半導体チップに切り分けるというものである。このプラズマダイシングでは、一般にはフォトリソグラフィー技術を用いてマスクを作成するが、このフォトリソグラフィー技術を用いたマスク形成はコスト高であるため、マスクを用いることなく機械的切断手段によって半導体ウェハの表面に溝を形成し、その溝からプラズマダイシングを進行させるマスクレスタイプのプラズマダイシングが提案されている（特許文献１）。
特開２００３−１９７５６９号公報

しかしながら、上記特許文献１に示された方法では、プラズマダイシングによるエッチングレートは通常２μｍ／分程度であるので、溝加工後の切り代領域の厚さが厚すぎるとダイシング工程に要する時間がかかりすぎて生産効率が悪くなるという問題点がある。一方、溝加工後の切り代領域の厚さが薄過ぎると半導体ウェハが破損し易くなり、その後の半導体ウェハの搬送（プラズマエッチングのための真空チャンバ内への搬送等）が困難になるという問題点がある。

そこで本発明は、プラズマダイシング前の搬送時に半導体ウェハを破損等させることなく、プラズマダイシングに要する時間を短縮させて、半導体チップの生産効率を向上させることができる半導体チップの製造方法を提供することを目的とする。

請求項１に記載の半導体チップの製造方法は、回路形成面に複数の半導体素子が形成された半導体ウェハを、半導体素子同士を区分するダイシングラインに沿って分割して複数の半導体チップを得る半導体チップの製造方法であって、半導体ウェハの回路形成面とは反対側の裏面を研削する裏面研削工程と、研削された半導体ウェハの裏面にレジスト膜を形成するレジスト膜形成工程と、ダイシングラインに沿ったレジスト膜の厚さ方向の切り代領域の全部及び半導体ウェハの厚さ方向の切り代領域のレジスト膜側の一部を機械的切断手段によって除去する溝加工工程と、レジスト膜をマスクとして半導体ウェハにプラズマエッチングを施し、ダイシングラインに沿った半導体ウェハの厚さ方向の残りの切り代領域の全部を除去するプラズマダイシング工程と、プラズマダイシング工程の後、半導体ウェハからレジスト膜を除去するレジスト膜除去工程とを含む。

請求項２に記載の半導体チップの製造方法は、請求項１に記載の半導体チップの製造方法において、溝加工工程終了後のダイシングラインに沿った半導体ウェハの厚さ方向の残りの切り代領域の厚さが５０〜２００μｍである。

本発明では、研削された半導体ウェハの裏面にレジスト膜を形成した後、ダイシングラインに沿った切り代領域の一部を機械的切断手段によって除去し、半導体ウェハの厚さ方向の残りの切り代領域の厚さを半導体ウェハの搬送に支障のない程度にまで薄くした後、残りの切り代領域の全部をプラズマエッチングによって除去する。このため、切り代領域の全てをプラズマエッチングによって除去して半導体ウェハを切り分ける場合よりもダイシングに要する時間を大幅に短縮させることができる。従って本発明によれば、プラズマダイシング前の搬送時に半導体ウェハを破損等させることなく、プラズマダイシングに要する時間を短縮させて、半導体チップの生産効率を大きく向上させることができる。

また、半導体ウェハにレジスト膜を形成したうえでプラズマエッチングを行うので、プラズマ雰囲気中の分解したラジカルが半導体ウェハの機械的切除部の近傍に集中してエッチングレートが向上し、高速なプラズマエッチングが実現できる。しかも、レジスト膜のレジストパターンは機械的切断手段による切り代除去とともに形成されるので、高価なフォトリソグラフィーは不要である。

また、半導体ウェハを半導体チップに切り分ける際の最終的な切断は切断時のダメージの小さいプラズマエッチングによって行われるので、レジスト膜が形成される面とは反対側の面（回路形成面）に脆弱な低誘電率層を有する半導体ウェハを切り分けるときには、本製造方法が特に有効である。

以下、図面を参照して本発明の実施の形態について説明する。図１は本発明の一実施の形態において使用するブレード切断装置の斜視図、図２は本発明の一実施の形態において使用するプラズマ処理装置の断面図、図３は本発明の一実施の形態における半導体チップの製造方法の工程手順を示すフローチャート、図４、図５及び図６は本発明の一実施の形態における半導体チップの製造方法の工程説明図である。

先ず、図１及び図２を用いて本発明の一実施の形態において使用するブレード切断装置１０及びプラズマ処理装置３０の構成について説明する。

図１において、ブレード切断装置１０は加工対象である半導体ウェハ１を水平姿勢に保持するウェハ保持部１１、ウェハ保持部１１の上方に移動自在に設けられた移動プレート１２、移動プレート１２に固定されてブレード１３を水平な回転軸（回転軸の延びる方向をＸ軸とする）まわりに回転自在に保持するブレード保持部１４、移動プレート１２に固定されたカメラ１５のほか、移動プレート１２を移動させるブレード移動機構１６、ブレード１３の回転駆動を行うブレード駆動機構１７、ウェハ保持部１１を移動（回転を含む）させるウェハ移動機構１８、これらの機構１６，１７，１８の作動制御を行う制御部１９、カメラ１５の撮像画像から半導体ウェハ１の位置認識を行う認識部２０、制御部１９に操作信号・入力信号を与える操作・入力部２１、制御部１９と繋がるワークデータ記憶部２２等を有して成る。

ウェハ保持部１１は上面に半導体ウェハ１を固定保持する真空チャック等の固定保持具を有しており、半導体ウェハ１はこの固定保持具によりブレード１３による溝加工が行われる面を上に向けて固定保持される。ブレード移動機構１６は制御部１９より制御されて移動プレート１２をＸ軸方向及びＺ軸方向（上下方向）へ移動させ、移動プレート１２に固定されたブレード保持部１４及びカメラ１５を半導体ウェハ１の上方において移動させる。ブレード駆動機構１７は制御部１９より制御されてブレード１３を回転軸まわりに回転駆動し、ウェハ移動機構１８は制御部１９より制御されてウェハ保持部１１をＹ軸方向（Ｘ軸と直交する水平面内方向）に移動及びＺ軸と平行な上下回転軸まわりに回転させる。カメラ１５は直下に位置する半導体ウェハ１を赤外光により撮像する。認識部２０はカ
メラ１５の撮像画像から半導体ウェハ１の位置認識を行い、その結果得られた半導体ウェハ１の位置情報を制御部１９へ送信する。

制御部１９は、認識部２０から送信された半導体ウェハ１の位置情報に基づいて半導体ウェハ１とブレード１３との位置関係を把握する。操作・入力部２１はオペレータの操作に応じ、各種入力信号を制御部１９に与える。ワークデータ記憶部２２には半導体ウェハ１を個々の半導体チップに切り分ける際の区分線となる格子状のダイシングライン２のデータが記憶されており、制御部１９はこのワークデータ記憶部２２に記憶されたダイシングライン２に沿ってブレード１３が半導体ウェハ１に対して相対的に移動するようにブレード移動機構１６及びウェハ移動機構１８の作動制御を行う。

図２において、プラズマ処理装置３０は真空チャンバ３１、真空チャンバ３１内に設けられた下部電極３２と上部電極３３、下部電極３２に高周波電圧を印加する高周波電源部３４、冷媒を下部電極３２内に循環させる冷却ユニット３５、上部電極３３内から真空チャンバ３１の外部に延び、真空チャンバ３１の外部において二股に分かれたガス供給路３６、二股に分かれたガス供給路３６の一方側の分岐路（第１分岐路３６ａとする）に接続された酸素ガス供給部３７、二股に分かれたガス供給路３６の他方側の分岐路（第２分岐路３６ｂとする）に接続されたフッ素系ガス供給部３８、第１分岐路３６ａ中に介装された第１開閉弁３９及び第１流量制御弁４０、第２分岐路３６ｂ中に介装された第２開閉弁４１及び第２流量制御弁４２から成っている。

真空チャンバ３１の内部は半導体ウェハ１に対してプラズマ処理を行うための密閉空間となっている。下部電極３２は真空チャンバ３１内において半導体ウェハ１の保持面を上にして設けられており、上部電極３３はその下面が下部電極３２の上面と対向するように設けられている。

下部電極３２の上面には真空チャックや静電吸引機構等から成るウェハ保持機構（図示せず）と電気絶縁性材料から成るリング状のフレーム３２ａが設けられており、半導体ウェハ１はプラズマ処理が施される面を上に向け、フレーム３２ａによって周囲が囲まれるように支持されて、ウェハ保持機構によって下部電極３２の上面に固定される。

酸素ガス供給部３７内には酸素ガス（酸素を主成分とする混合ガスであってもよい）が封入されており、その酸素ガスは、第１開閉弁３９が開弁されているとき（第２開閉弁４１は閉弁される）、第１分岐路３６ａ及びガス供給路３６を介して上部電極３３に供給される。酸素ガス供給部３７から上部電極３３に供給される酸素ガスの流量は、第１流量制御弁４０の開度調節によって行う。また、フッ素系ガス供給部３８内には例えば六弗化硫黄（ＳＦ_６）等のフッ素系ガスが封入されており、そのフッ素系ガスは、第２開閉弁４１が開弁されているとき（第１開閉弁３９は閉弁される）、第２分岐路３６ｂ及びガス供給路３６を介して上部電極３３に供給される。フッ素系ガス供給部３８から上部電極３３に供給されるフッ素系ガスの流量は、第２流量制御弁４２の開度調節によって行う。

上部電極３３の下面には平板状の多孔質プレート３３ａが設けられており、ガス供給路３６を介して供給された酸素ガスやフッ素系ガスは、この多孔質プレート３３ａを介して下部電極３２の上面に均一に吹き付けられる。

次に、図３のフローチャート及び図４、図５、図６の工程説明図を参照して半導体チップの製造方法を説明する。半導体ウェハ１の回路形成面１ｐには低誘電率層３が設けられており、回路形成面１ｐには低誘電率層３を絶縁層として複数の半導体素子４が形成されている（図４（ａ））。

このように、回路形成面１ｐに複数の半導体素子４が形成された半導体ウェハ１を、半導体素子４同士を区分するダイシングライン２に沿って分割して複数の半導体チップ１′（図６（ｄ））を得るには、先ず図４（ｂ）に示すように、半導体ウェハ１の回路形成面１ｐに粘着質のシート状の保護テープ（例えばＵＶテープ）５を貼り付ける（図３に示す保護テープ貼付工程Ｓ１）。

保護テープ貼付工程Ｓ１が終了したら、図４（ｃ）に示すように、裏面研削装置５０を用いて半導体ウェハ１の回路形成面１ｐとは反対側の裏面１ｑを研削する（図３に示す裏面研削工程Ｓ２）。

裏面研削装置５０は回転テーブル５１とこの回転テーブル５１の上方に設けられた回転砥石５２から成り、回転テーブル５１の上面には半導体ウェハ１が裏面１ｑを上方に向けて載置される。回転テーブル５１に半導体ウェハ１が載置されたら、回転砥石５２を半導体ウェハ１の裏面１ｑに上方から押し付けるとともに（図４（ｃ）中に示す矢印Ａ）、回転テーブル５１と回転砥石５２をそれぞれ上下軸まわりに回転させつつ（図４（ｃ）中に示す矢印Ｂ，Ｃ）、回転砥石５２を水平面内で揺動させる（図４（ｃ）中に示す矢印Ｄ）。これにより半導体ウェハ１の裏面１ｑは研削され、半導体ウェハ１は６００〜１５０μｍ程度の厚さにまで薄化される（図４（ｄ））。なお、裏面研削後の半導体ウェハ１の裏面１ｑには１μｍ程度の深さのダメージ層（単結晶ではなくなっている層）ができるので、裏面研削装置５０から取り外した半導体ウェハ１の裏面１ｑにポリッシングやプラズマエッチングを施してこのダメージ層を除去するようにする。

裏面研削工程Ｓ２が終了したら、図５（ａ）に示すように、半導体ウェハ１の裏面１ｑに感光性のレジスト膜６を形成する（図３に示すレジスト膜形成工程Ｓ３）。このレジスト膜６は、後に行うプラズマダイシング工程Ｓ６においてマスクとして機能するものである。

レジスト膜形成工程Ｓ３が終了したら、半導体ウェハ１をブレード切断装置１０のウェハ保持部１１に設置する。このとき半導体ウェハ１は、レジスト膜６が形成された裏面１ｑが上を向くようにする。そして、図５（ｂ），（ｃ）に示すように、ダイシングライン２に沿ったレジスト膜６の厚さ方向の切り代領域６ａの全部と、ダイシングライン２に沿った半導体ウェハ１の厚さ方向の切り代領域１ａのレジスト膜６側の一部１ｂを回転させたブレード１３によって研削して除去する（図３に示す溝加工工程Ｓ４）。これにより半導体ウェハ１は、ダイシングライン２に沿った切り代領域１ａのうち、低誘電率層３側に残った切り代領域１ｃによって半導体ウェハ１の面内方向に繋がった状態となる。

ここで、前述のようにワークデータ記憶部２２にはダイシングライン２のデータが記憶されており、制御部１９はこのワークデータ記憶部２２に記憶されたダイシングライン２のデータ及びカメラ１５の撮像によって得られる半導体ウェハ１の位置に基づいて、移動プレート１２及びウェハ保持部１１を（すなわちブレード１３及び半導体ウェハ１を）移動させる。回転させたブレード１３を半導体ウェハ１に接触させた状態でウェハ保持部１１をＹ軸方向に移動させることによってＹ軸に平行な１つのダイシングライン２に沿った溝加工を行うことができるので、この溝加工を、移動プレート１２のＸ軸方向へのステップ状の移動と、ウェハ保持部１１をＺ軸まわりに９０度回転させる移動とを組み合わせることにより、格子状に配置された全てのダイシングライン２に沿った溝加工を行うことができる。

上記溝加工工程Ｓ４では、ダイシングライン２に沿った半導体ウェハ１の厚さ方向の残りの切り代領域１ｃの厚さｔ（図５（ｃ）参照）が５０〜２００μｍ程度になるようにする。５０〜２００μｍという値は、この溝加工工程Ｓ４の後、次に行うウェハ搬入工程Ｓ
５において半導体ウェハ１を真空チャンバ３１に搬入する過程等において支障のない十分な強度を確保し得る値である。この範囲の値よりも厚さが小さいと、搬送中の半導体ウェハ１を破損等させてしまうおそれがあり、この範囲の値よりも厚さが大きいと、後に行うプラズマエッチング（プラズマダイシング工程Ｓ６）においてプラズマエッチングに要する時間が長くなってしまう不都合がある。なお、この溝加工工程Ｓ４によって、ダイシングライン２に沿ったレジスト膜６が除去されるので、レジスト膜６には後に行うプラズマエッチングで必要となるレジストパターンが形成されたことになる。

溝加工工程Ｓ４が終了したら、半導体ウェハ１をブレード切断装置１０のウェハ保持部１１から取り外し、プラズマ処理装置３０の真空チャンバ３１内に搬入して、半導体ウェハ１を下部電極３２の上面に固定する（図３におけるウェハ搬入工程Ｓ５）。このとき、半導体ウェハ１は、レジスト膜６が形成された裏面１ｑが上方に向くようにする。

ウェハ搬入工程Ｓ５が終了したら、レジスト膜６をマスクとして半導体ウェハ１にフッ素系ガスによるプラズマエッチングを施す（図３におけるプラズマダイシング工程Ｓ６）。

このプラズマダイシング工程Ｓ６では、先ず、第１開閉弁３９を閉じた状態で第２開閉弁４１を開き、フッ素系ガス供給部３８から上部電極３３へフッ素系ガスを供給させる。これにより上部電極３３から多孔質プレート３３ａを介して半導体ウェハ１の上面にフッ素系ガスが吹き付けられる。この状態で高周波電源部３４を駆動して下部電極３２に高周波電圧を印加すると、下部電極３２と上部電極３３の間にフッ素系ガスのプラズマＰｆが発生する（図６（ａ））。

発生したフッ素系ガスのプラズマＰｆは、溝加工工程Ｓ４においてレジスト膜６が除去された部分から半導体ウェハ１をエッチングするので、ダイシングライン２に沿った半導体ウェハ１の厚さ方向の残りの切り代領域（半導体ウェハ１の厚さ方向の切り代領域１ｃ及び低誘電率層３の厚さ方向の切り代領域３ａ）の全部が除去され、半導体ウェハ１はダイシングライン２に沿って一括して切り分けられてレジスト膜６付きの個々の半導体チップ１′に分割される（図６（ｂ））。なお、このフッ素系ガスのプラズマＰｆにより半導体ウェハ１のエッチングを行っている間は、冷却ユニット３５を駆動して冷媒を下部電極３２内に循環させ、プラズマの熱によって半導体ウェハ１が昇温するのを防止するようにする。

プラズマダイシング工程Ｓ６が終了したら、続いて、真空チャンバ３１内に酸素ガスのプラズマＰｏを発生させて、半導体ウェハ１（切り分けられた各半導体チップ１′が保護テープ５によって繋がった状態のもの）の上面（裏面１ｑ）に残っているレジスト膜６の灰化除去を行う（図３に示すレジスト膜除去工程Ｓ７）。

これには先ず、プラズマ処理装置３０の第２開閉弁４１を閉じた状態で第１開閉弁３９を開き、酸素ガス供給部３７から上部電極３３へ酸素ガスを供給させる。これにより上部電極３３から多孔質プレート３３ａを介して半導体ウェハ１の上面に酸素ガスが吹き付けられる。この状態で高周波電源部３４を駆動して下部電極３２に高周波電圧を印加すると、下部電極３２と上部電極３３の間に酸素ガスのプラズマＰｏが発生する（図６（ｃ））。この酸素ガスのプラズマＰｏは有機物であるレジスト膜６を灰化するので、半導体ウェハ１の（個々の半導体チップ１′の）裏面１ｑからレジスト膜６が除去される（図６（ｄ））。なお、このレジスト膜除去工程Ｓ７において、酸素ガスのプラズマＰｏによりレジスト膜６の灰化除去を行っている間は、冷却ユニット３５を駆動して冷媒を下部電極３２内に循環させ、プラズマの熱によって半導体ウェハ１が昇温するのを防止するようにする。

レジスト膜６が完全に灰化除去されたら、真空チャンバ３１内から半導体ウェハ１（切り分けられた半導体チップ１′がＵＶテープ３によって繋がった状態のもの）を搬出する（図３に示すウェハ搬出工程Ｓ８）。

これにより半導体チップ１′の製造は終了し、半導体ウェハ１を真空チャンバ３１から搬出した後、半導体ウェハ１の回路形成面１ｐに貼り付けられた保護テープ５を引き伸ばすと、切り分けられた半導体チップ１′を互いに引き離した状態にすることができる。そして、保護テープ５がＵＶテープであれば、その保護テープ５に紫外線を照射すればその粘着力が失われるので、半導体チップ１′はそれぞれ容易に保護テープ５から剥がすことができるようになる。

以上説明したように、本実施の形態における半導体チップの製造方法では、研削された半導体ウェハ１の裏面１ｑにレジスト膜６を形成した後、ダイシングライン２に沿った切り代領域（６ａ，１ｂ，１ｃ，３ａ）の一部（６ａ，１ｂ）を機械的切断手段であるブレード１３によって除去し、半導体ウェハ１の厚さ方向の残りの切り代領域１ｃの厚さｔを半導体ウェハ１の搬送に支障のない程度まで薄くした後、残りの切り代領域（１ｃ，３ａ）の全部をプラズマエッチングによって除去する。このため、切り代領域の全て（６ａ，１ｂ，１ｃ，３ａ）をプラズマエッチングによって除去して半導体ウェハ１を切り分ける場合よりもダイシングに要する時間を大幅に短縮されることができる。従って本実施の形態における半導体チップの製造方法によれば、プラズマダイシング前の搬送時に半導体ウェハ１を破損等させることなく、プラズマダイシングに要する時間を短縮させて、半導体チップ１′の生産効率を大きく向上させることができる。

また、半導体ウェハ１にレジスト膜６を形成したうえでプラズマエッチングを行うので、プラズマ雰囲気中の分解したラジカルが半導体ウェハ１の機械的切除部の近傍に集中してエッチングレートが向上し（例えば２０〜２５μｍ／分）、高速なプラズマエッチングが実現できる。しかも、レジスト膜６のレジストパターンはブレード１３による切り代除去とともに形成されるので、高価なフォトリソグラフィーは不要である。ここで、半導体ウェハ１にレジスト膜６を形成することなく、ダイシングライン２に沿った半導体ウェハ１の表面（裏面１ｑ）の一部をブレード１３によって切除し、その後プラズマエッチングを実行するようにしても半導体ウェハ１をダイシングライン２に沿ってダイシングすることは可能であるが（前述の特許文献１）、この場合にはプラズマ雰囲気中の分解したラジカルは半導体ウェハ１のブレード１３による切除部の近傍だけでなく、半導体ウェハ１の表面（裏面１ｑ）全体に分散されるため、半導体ウェハ１のエッチングレートは２μｍ／分と非常に小さくなってしまう。

また、半導体ウェハ１を半導体チップ１′に切り分ける際の最終的な切断は切断時のダメージの小さいプラズマエッチングによって行われるので、本実施の形態に示したように、レジスト膜６が形成される面とは反対側の面（回路形成面１ｐ）に脆弱な低誘電率層３を有する半導体ウェハ１を切り分けるときには、本製造方法が特に有効である。

プラズマダイシング前の搬送時に半導体ウェハを破損等させることなく、プラズマダイシングに要する時間を短縮させて、半導体チップの生産効率を大きく向上させることができる。

本発明の一実施の形態において使用するブレード切断装置の斜視図 本発明の一実施の形態において使用するプラズマ処理装置の断面図 本発明の一実施の形態における半導体チップの製造方法の工程手順を示すフローチャート 本発明の一実施の形態における半導体チップの製造方法の工程説明図 本発明の一実施の形態における半導体チップの製造方法の工程説明図 本発明の一実施の形態における半導体チップの製造方法の工程説明図

符号の説明

１ 半導体ウェハ
１ａ 半導体ウェハの厚さ方向の切り代領域
１ｂ 半導体ウェハの厚さ方向の切り代領域のレジスト膜側の一部
１ｃ 半導体ウェハの厚さ方向の残りの切り代領域
１ｐ 回路形成面
１ｑ 裏面
１′ 半導体チップ
２ ダイシングライン
４ 半導体素子
６ レジスト膜
６ａ レジスト膜の厚さ方向の切り代領域
１３ ブレード（機械的切断手段）

Claims (2)

1. 回路形成面に複数の半導体素子が形成された半導体ウェハを、半導体素子同士を区分するダイシングラインに沿って分割して複数の半導体チップを得る半導体チップの製造方法であって、
   半導体ウェハの回路形成面とは反対側の裏面を研削する裏面研削工程と、研削された半導体ウェハの裏面にレジスト膜を形成するレジスト膜形成工程と、ダイシングラインに沿ったレジスト膜の厚さ方向の切り代領域の全部及び半導体ウェハの厚さ方向の切り代領域のレジスト膜側の一部を機械的切断手段によって除去する溝加工工程と、レジスト膜をマスクとして半導体ウェハにプラズマエッチングを施し、ダイシングラインに沿った半導体ウェハの厚さ方向の残りの切り代領域の全部を除去するプラズマダイシング工程と、プラズマダイシング工程の後、半導体ウェハからレジスト膜を除去するレジスト膜除去工程とを含むことを特徴とする半導体チップの製造方法。
2. 溝加工工程終了後のダイシングラインに沿った半導体ウェハの厚さ方向の残りの切り代領域の厚さが５０〜２００μｍであることを特徴とする請求項１に記載の半導体チップの製造方法。

Images