Nothing Special   »   [go: up one dir, main page]

JP2007207781A - 多層構造のプリント配線基板およびプリント配線基板の製造方法 - Google Patents

多層構造のプリント配線基板およびプリント配線基板の製造方法 Download PDF

Info

Publication number
JP2007207781A
JP2007207781A JP2006021387A JP2006021387A JP2007207781A JP 2007207781 A JP2007207781 A JP 2007207781A JP 2006021387 A JP2006021387 A JP 2006021387A JP 2006021387 A JP2006021387 A JP 2006021387A JP 2007207781 A JP2007207781 A JP 2007207781A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
solder resist
surface portion
electronic components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006021387A
Other languages
English (en)
Other versions
JP4764731B2 (ja
Inventor
Nobutaka Ito
伸孝 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006021387A priority Critical patent/JP4764731B2/ja
Priority to TW095129198A priority patent/TWI332378B/zh
Priority to US11/507,478 priority patent/US7498522B2/en
Priority to CNB2006101280931A priority patent/CN100544547C/zh
Priority to KR1020060084092A priority patent/KR100783461B1/ko
Publication of JP2007207781A publication Critical patent/JP2007207781A/ja
Application granted granted Critical
Publication of JP4764731B2 publication Critical patent/JP4764731B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板の反りや変形を防止して精度の高い電子部品の実装を可能とするプリント配線基板およびプリント配線基板の製造方法を提供する。
【解決手段】プリント配線基板２０の製品基板部２１と連結部２３を介して連結する捨て板部２２の上面側と下面側とに、それぞれの材料特性が異なるように選定されたソルダーレジスト３５とソルダーレジスト３６とを塗布する。
【選択図】図１

Description

本発明は、多層構造のプリント配線基板に関し、特に、プリント配線基板の製品基板部と連結部とを介して連結する捨て板部の両面に、異なる材料特性を有するソルダーレジストを塗布することにより、基板に対する反りを抑制することができる多層構造のプリント配線基板およびプリント配線基板の製造方法に関する。
従来から、半導体部品などの電子部品をプリント配線基板に実装させるために、複数の製品基板部を連結部を介して捨て板部と連結させる、所謂、多層構造（ＢＶＨ：ビルドアップ基板）のプリント配線基板が採用されている。このように構成される多層構造のプリント配線基板の場合、製品基板上に複数の半導体部品（電子部品）を集約的に搭載することができるため、電子部品の実装効率を向上することができる。
ここで、図８および図９を参照して、従来の一般的な多層構造のプリント配線基板１０の概略構成を簡単に説明する。図８は、多層構造のプリント配線基板１０の構成を示す平面図を、図９は、断面図をそれぞれ示している。
図８に示すように、このプリント配線基板１０において、１１は電子部品などを実装する製品基板部、１２は、捨て板部、１３は、ミシン目上に形成された連結部、１４は、スリットであり、製品基板部１１は、連結部１３を介して、捨て板部１２と連結された構成となっている。
図９に示すように、プリント配線基板１０は、絶縁基材１０ａの表裏両面に導電パターン１５が設けられ、内部には、内部導電パターン１６が設けられ、これら導電パターン１５と内部導電パターン１６とを複数のビア部材１７により連結し、これにより、電気的に結合した多層構造のプリント配線基板１０を構成している。また、プリント配線基板１０の製品基板部１１の上面側および下面側にはソルダーレジスト１８、１８がそれぞれ塗布される。
ソルダーレジスト１８は、隣接した導電パターン１５同士の電気回路パターンが電気的に接合することを防止する機能を備えている。同図に示すように、上述のように構成される多層構造のプリント配線基板１０は、導電パターン１５に添付されたハンダボール上に電子部品のハンダボールが接合し、電子部品をプリント配線基板１０上に搭載した状態で、リフロー工程により熱接合された後、連結部１３（図８）の切断を行ない、個々の製品基板部１１に分割されて、電子機器の筐体などに組み込まれる。
ここで、上述のように構成されるプリント配線基板１０の場合、リフロー工程を行なった後のプリント配線基板１０は、リフロー工程の熱により反りが発生する場合がある。このような理由からプリント配線基板の反り対策を行なった従来技術が開示されている。
この種の多層構造のプリント配線基板として、特許文献１には、ＬＳＩ−ＰＫＧなどの多連配線基板の反りを抑制するために、プリント配線基板が形成される境界領域に沿って縦方向および横方向に反り防止用の多数の孔部または、溝部を設ける半導体装置の製造方法が開示されている。
また、特許文献２には、基板を構成する分割線上にテーパ孔を設け、この孔に樹脂等の補強材料を埋設させるとともに、部品の実装後に埋設した補強材料を熱により除去するプリント配線板構造が開示されている。このプリント配線板構造の場合、基板を構成する分割線上での分割が容易になり、これにより、部品実装時の反りを抑制することができる。
また、特許文献３には、プリント配線基板の表裏に塗布するソルダーレジストの厚さ寸法を変えるとともに、二枚の基板をスペーサーを介して接合させる補強により反りを抑制する配線基板およびその製造方法が開示されている。
また、特許文献４には、ソルダーレジストの塗布面積を表面と裏面とで所定の比率に設定するとともに、同じくソルダーレジストの厚さを所定の比率に設定することにより、プリント配線基板の反りを抑制する半導体装置用基板が開示されている。
また、特許文献５には、基板を構成する捨て板部に補強用の金属板を埋め込むことにより、基板の補強を行ない、これにより、リフロー工程時に発生する反りを防止するプリント配線板および多層プリント配線板が開示されている。
また、特許文献６には、基板の反りを防止するためのダミー用の配線を基板上に形成することで、基板自体の反り抑制する半導体装置が開示されている。
また、特許文献７には、プリント配線基板を構成する捨て板部に銅箔を全面的に配置させ、さらに、銅箔同士をビア部材で結合させることで捨て板部の剛性を向上させることにより、基板の反りを抑制するプリント基板が開示されている。
特開２００３−２５８１５８号公報 特開平８−２７４４１８号公報 特開２００２−２９００３１号公報 特開平９−１７２１０４号公報 特開２００３−１５２２８９号公報 特開２００１−１８５５７６号公報 特開２００２−３２４９５２号公報
ところが、上述した従来の公報に開示されている多層構造のプリント配線基板の場合、依然としてキュア（熱硬化）によるリフロー工程の熱によりプリント配線基板に反りや変形などの不具合が発生するという問題がある。具体的に説明すると、図１０に示すように、プリント配線基板の表裏両面に塗布されるソルダーレジストには、主に同一材料が使用されているため、リフロー工程時にソルダーレジストの反り方向もほぼ同一となり、これによって、ソルダーレジストの反りとともにプリント配線基板（製品基板部１１）も湾曲した形状となる。
このように、プリント配線基板が反りなどにより湾曲した形状となった場合には、製品用基板上に電子部品を接合し難くなるうえ、接合状態も確実とはならないため、プリント配線基板の製造に関する歩留まりや品質、信頼性を低下させる要因となる。
そこで、この発明は、上述した従来技術による問題点を解決するためになされたものであり、製造時のプリント配線基板の反りを抑制できるプリント配線基板およびプリント配線基板の製造方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、請求項１に記載の発明は、複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板であって、前記プリント配線基板は、前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、前記捨て板部の表面部と裏面部とには、それぞれ材料特性が異なるソルダーレジストが塗布されることを特徴とする。
また、請求項２に記載の発明は、請求項１に記載の発明において、前記捨て板部の表面部と裏面部とに塗布されるソルダーレジストと、前記製品基板部に塗布されるソルダーレジストの材料特性とは、それぞれ材料特性が異なる材料が選定されることを特徴とする。
また、請求項３に記載の発明は、請求項１または２に記載の発明において、前記捨て板部の表面部と裏面部とには、それぞれ線膨張係数が異なるソルダーレジストが塗布されることを特徴とする。
また、請求項４に記載の発明は、請求項１、２または３に記載の発明において、前記捨て板部の表面部と裏面部とには、それぞれヤング率が異なるソルダーレジストが塗布されることを特徴とする。
また、請求項５に記載の発明は、請求項１〜４の何れか一つ記載の発明において、前記捨て板部の表面部と裏面部とに塗布される一方のソルダーレジストの厚さ寸法と、他方のソルダーレジストの厚さ寸法とは、それぞれ寸法が異なる材料が選定されることを特徴とする。
また、請求項６に記載の発明は、請求項１〜５の何れか一つ記載の発明において、前記捨て板部の表面部と裏面部のうちの少なくても一方の面には、ソルダーレジストが塗布されない非ソルダーレジスト面であることを特徴とする。
また、請求項７に記載の発明は、複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板であって、前記プリント配線基板は、前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、前記導電回路パターンが少ない部分には、当該少ない部分を補強する補強部材が埋設されることを特徴とする。
また、請求項８に記載の発明は、複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板の製造方法であって、前記複数の電子部品が搭載される製品基板部に複数の導電回路パターンを相互に電気的接続する導体部材を配設する導体部材配設工程と、前記製品基板部と連結部とを介して連結される捨て板部の表面部と裏面部に対して、それぞれ材料特性が異なるソルダーレジストを塗布するソルダーレジスト塗布工程とを含むことを特徴とする。
請求項１に記載の発明によれば、プリント配線基板は、前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、前記捨て板部の表面部と裏面部とには、それぞれ材料特性が異なるソルダーレジストが塗布されるように構成されているので、プリント配線基板の反りや変形を抑制することができ、これにより、精度の高い電子部品の実装を実現できるという効果がある。
また、製造するプリント配線基板のリフロー工程の熱により発生する反りなどによる変形を防止することができるため、プリント配線基板の製造に関する歩留まりや品質、信頼性を向上できるという効果を奏する。また、プリント配線基板上に電子部品を高密度に実装することができるうえ、これにより電子部品の実装後の信頼性を長期に亘って確保できるという効果を奏する。
また、請求項２に記載の発明によれば、捨て板部の表面部と裏面部とに塗布されるソルダーレジストと、前記製品基板部に塗布されるソルダーレジストの材料特性とは、それぞれ材料特性が異なる材料が選定されるので、相反するソルダーレジストの材料特性によりプリント配線基板の反りや変形を防止することができ、これにより電子部品の実装を確実に行なうことができるという効果を奏する。
また、請求項３に記載の発明によれば、捨て板部の表面部と裏面部とには、それぞれ線膨張係数が異なるソルダーレジストが塗布されるので、相反するソルダーレジストの線膨張特性によりプリント配線基板の反りや変形を防止することができ、これにより、電子部品の実装を確実に行なうことができるという効果を奏する。
また、請求項４に記載の発明によれば、捨て板部の表面部と裏面部とには、それぞれヤング率が異なるソルダーレジストが塗布されるので、ヤング率の相違に基づいて、プリント配線基板の反りや変形を防止することができ、これにより、電子部品の実装を確実に行なうことができるという効果を奏する。
また、請求項５に記載の発明によれば、捨て板部の表面部と裏面部とに塗布される一方のソルダーレジストの厚さ寸法と、他方のソルダーレジストの厚さ寸法とは、それぞれ寸法が異なる材料が選定されるので、プリント配線基板の反りや変形を防止することができ、これにより、電子部品の実装を確実に行なうことができるという効果を奏する。
また、請求項６に記載の発明によれば、捨て板部の表面部と裏面部のうちの少なくても一方の面には、ソルダーレジストが塗布されない非ソルダーレジスト面としているので、プリント配線基板の反りや変形を防止することができ、これにより、電子部品の実装を確実に行なうことができるという効果を奏する。
また、請求項７に記載の発明によれば、複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板であって、前記プリント配線基板は、前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、導電回路パターンが少ない部分には、当該少ない部分を補強する補強部材が埋設されるように構成しているので、補強部材を配置することで製品基板部周囲の剛性が増し、これにより、プリント配線基板の反りを抑制することができるという効果を奏する。
また、請求項８に記載の発明によれば、複数の電子部品が搭載される製品基板部に複数の導電回路パターンを相互に電気的接続する導体部材を配設する導体部材配設工程と、前記製品基板部と連結部とを介して連結される捨て板部の表面部と裏面部に対して、それぞれ材料特性が異なるソルダーレジストを塗布するソルダーレジスト塗布工程とを含むので、プリント配線基板の反りや変形を抑制することができ、これにより、精度の高い電子部品の実装を実現できるという効果がある。
以下に、添付図面を参照して、本発明に係る多層構造のプリント配線基板の好適な実施例１を詳細に説明する。なお、以下に示す実施例１では、多層構造のプリント配線基板の概要および特徴を説明した後に、この多層構造のプリント配線基板を構成する各部について説明する。
ここで、図１および図２を参照して、本実施例に係る多層構造のプリント配線基板２０の構成概略を説明する。図１は、多層構造のプリント配線基板２０の構成を示す要部断面図を、図２は、平面図をそれぞれ示している。なお、以下に示す実施例１によりこの発明が限定されるものではない。
本実施例１の特徴は、プリント配線基板２０の製品基板部２１と連結部２３を介して連結する捨て板部２２の上面側と下面側とに、それぞれ材料特性が異なるように選定されたソルダーレジスト３５とソルダーレジスト３６とを塗布することにある。
図１、２に示すように、プリント配線基板２０において、２１は電子部品などを実装する製品基板部、２２は、捨て板部、２３は、ミシン目上に形成された連結部、２４は、スリットであり、製品基板部２１は、連結部２３を介して、捨て板部２２と連結された構成となっている。プリント配線基板２０は、リフロー工程により基板上に電子部品を取り付けた後（熱定着）は、分割加工により所定数（図２の例では、２個）のプリント配線基板２０を製造することができる。
図１に示すように、プリント配線基板２０は、エポキシ樹脂とガラスクロスで補強した絶縁基材として中央部にコア部３１を有し、パッド３２と、複数のパッド３２間に介在するビルドアップ層３３とにより構成されている。また、複数のパッド３２同士をビア部材３４により連結し、これにより、複数の配線パターンを相互に電気的に結合した多層構造のプリント配線基板２０を構成している。
そして、同図に示すように、捨て板部２２（パッド３２の近傍位置）の上面側にはソルダーレジスト３５が、下面側にはソルダーレジスト３６がそれぞれ塗布されている。これらソルダーレジスト３５、３６には、材料特性（線膨張係数、ヤング率、ポアソン比率が異なる材料）がそれぞれ異なるソルダーレジストが選定されている。
この場合、複数のソルダーレジストの材料特性（線膨張係数、ヤング率、ポアソン比率）を記憶したソルダーレジスト材料特性テーブルＴ（図５）により適切なソルダーレジストを選定することとなる。
具体的に説明すると、捨て板部２２の上面側と下面側とに、それぞれ材料特性が異なるように選定されたソルダーレジスト３５とソルダーレジスト３６が塗布されているため、製品基板部２１の反りを打ち消す方向に捨て板部２２が反る方向に湾曲するため、全体として製品基板部２１の反りを抑制し、これにより、プリント配線基板２０全体の反りを抑制して精度の高い電子部品の実装を可能とすることができる。
ここで、本実施例１によるプリント配線基板２０の構成では、ソルダーレジスト３５、３６の材料特性を異なるものとしているが、捨て板部２２の表面部と裏面部とに塗布されるソルダーレジスト３５、３６のうち、一方のソルダーレジストの厚さ寸法を、他方のソルダーレジストの厚さ寸法よりも大きくなるように選定するようにしてもよい。
また、本実施例１によるプリント配線基板２０の構成では、捨て板部２２の両面にソルダーレジストを塗布する構成としているが、このソルダーレジストは、捨て板部２２の表裏両面ではなく、捨て板部２２の表面部と裏面部のうちの少なくても一方の面を、ソルダーレジストが塗布されない非ソルダーレジスト面としてもよい。
（ソルダーレジスト材料特性テーブルＴ）
次に、ソルダーレジスト材料特性テーブルＴの構成について説明する。図５は、ソルダーレジスト材料特性テーブルＴの一例を示す説明図である。
同図に示すように、ソルダーレジスト材料特性テーブルＴは、ソルダーレジストとして使用される材料（ＳＲ−Ａ、ＳＲ−Ｂ、ＳＲ−Ｃ〜）の材料名に対応して、材料の特性（ヤング率、ポアソン比、線膨張係数）を基にして、この材料の特性を解析することにより適したソルダーレジストを選定することができる。なお、ヤング率は、材料の剛性を、ポアソン比は、材料に引っ張りなどの負荷を与えたときの材料の横方向と縦方向のひずみの割合を、線膨張係数は、温度１度上昇時の膨張率をそれぞれ示すものとする。
具体的には、それぞれの材料が有する特性により、ヤング率、ポアソン比、線膨張係数が異なるため、この材料特性が異なる一対のソルダーレジスト３５、３６をそれぞれ選定することとなる。ソルダーレジスト材料特性テーブルＴを参照して説明すると、例えば、ソルダーレジストの材料（ＳＲ−Ａ）は、上方向が反り方向であるため、この材料をソルダーレジスト３５とし、ソルダーレジストの材料（ヤング率が２０００のＳＲ−Ｃ）は、下方向の反り方向であるため、この材料をソルダーレジスト３６と選定した場合、両者の反り方向が相反するため、プリント配線基板２０に対する反りをリフロー工程で互いに相殺するため、この結果、反りを抑制したプリント配線基板２０を製造することができる。
また、図３は、ソルダーレジスト３５、３６の反り方向およびプリント配線基板２０の状態を示す模式図であり、同図に示すように、上側のソルダーレジスト３５よりも線膨張係数が大であるソルダーレジスト３６をそれぞれ塗布する際の状態を示している。同図に示すように、互いに線膨張係数の異なるソルダーレジスト３５、３６の作用により、反りがほとんど存在しないプリント配線基板２０を製造することができる。具体的には、上側のソルダーレジスト３５は、下側のソルダーレジスト３６よりも線膨張係数が大である材料が選定されているため、リフロー工程時の温度上昇時に大きく伸びるため、基板部分の反りを抑制することができる。
一方、図４は、上側に下側よりも線膨張係数の大きいソルダーレジスト３５を塗布する際の状態を示している。図３と同様に、互いに線膨張係数の異なるソルダーレジスト３５、３６の作用により、反りがほとんど存在しないプリント配線基板２０を製造することができる。
以上説明したように、本実施例１に係るプリント配線基板２０は、プリント配線基板２０の製品基板部２１と連結部２３を介して連結する捨て板部２２の上面側および下面側には、それぞれ材料特性が異なるソルダーレジスト３５、３６がそれぞれ塗布されているので、プリント配線基板２０に反りが発生しても、線膨張係数が異なるソルダーレジスト３５、３６の作用により、製品基板部２１の反りを打ち消す方向に捨て板部２２が反ろうとするため、全体として製品基板部２１の反りが打ち消すことができ、これにより、反りを抑制することができる。この結果、電子部品の実装に有害な反りを抑制したプリント配線板を実現することができる。
次に、本実施例２に係る多層構造のプリント配線基板４０について説明する。図６は、多層構造のプリント配線基板４０の構成を示す要部断面図を、図７は、プリント配線基板４０の平面図をそれぞれ示している。
すなわち、前述した実施例１では、プリント配線基板２０の製品基板部２１と連結部２３を介して連結する捨て板部２２の上面側と下面側に、それぞれ材料特性が異なるように選定されたソルダーレジスト３５とソルダーレジスト３６とを塗布することにより、製品基板部２１の反りを抑制する構成としているが、本実施例２では、導電回路パターンの配設密度に応じて、導電回路パターンが粗い部分にダミーとなるビア（補強部材）を設けることにより、導電回路パターンの配線割合を均一とすることで剛性を高くさせ、反りの抑制を行なうことに特徴がある。
すなわち、プリント配線基板は、回路構成により導電回路パターンが密となった部位とほとんど導電回路パターンが存在しない部位（粗い部分）とがある。具体的に説明すると、大型のＬＳＩなどをプリント配線基板上に搭載する回路構成の場合、このＬＳＩ付近の導電回路パターンは、配線の複雑な部分となりその他は粗い部分となる。
本実施例２では、この点に着目し、製品基板部２１の適切な部位にダミービア４８を設けることにより、導電回路パターンが粗い部分を補強により剛性を高くさせ、反りの防止を行なうこととしている。以下、図６および図７を参照してプリント配線基板４０の構成を説明する。
すなわち、図６に示すように、プリント配線基板４０は、エポキシ樹脂とガラスクロスで補強した絶縁基材４１の所定位置の表裏両面に導電パターン４５が設けられ、内部には、内部導電パターン４６が設けられ、これら導電パターン４５と内部導電パターン４６とをビア部材４７により連結し、これにより、電気的に結合した多層構造のプリント配線基板４０を構成している。また、導電パターン４５の近傍位置にはソルダーレジスト４９を塗布している。
また、同図に示すように、導電回路パターンが粗くなった部位をＬ領域とし、導電回路パターンが密となった部位をＭ領域とした場合、Ｌ領域に位置するビア部材４７の近傍にダミービア４８を設けている。すなわち、これにより、導電回路パターンが粗くなった部位を物理的に補強することができ、これにより、導電回路パターンの配線割合を均一とすることで剛性を高くさせ、電子部品の実装に有害な基板の反りの防止を行なうことができる。
ここで、図６に示すように本実施例２ではＬ領域に位置するビア部材４７の近傍にダミービア４８を設けているが、実際にダミービア４８を埋設する場合、導電回路パターンの配線密度や搭載する電子部品の位置を予測し、この予測したデータに基づいてダミービア４８の埋設位置と個数を考慮したプリント配線基板の設計を行なうこととしている。
また、図７は、製品基板部２１の周囲にダミービア４８を配設した一例を示しており、このように、製品基板部２１の周囲に複数個のダミービア４８を等間隔に配設した場合には、製品基板部２１個々の反りを効果的に抑制することができる。
なお、上述した実施例２によるプリント配線基板４０び構成の場合、特にダミービア４８自体の材料特性は考慮していないが、導電回路パターンの配設密度や搭載する電子部品の大きさに応じて、ダミービア４８の材料特性を適宜、補強に適した材料に選定するようにしてもよい。
以上説明したように、本実施例２に係るプリント配線基板４０は、導電回路パターンが配設密度が少ない部分には、予め導電回路パターンが少ない部分の剛性を補強するダミービア４８を埋設する構成としているので、電子部品の実装に有害な反りを抑制したしたプリント配線基板を実現することができる。
ここで、以上、実施例１、２に係るプリント配線基板２０、４０の構成について説明したが、実際にプリント配線基板を製造する場合、前述したように使用するソルダーレジストは、ソルダーレジスト材料特性テーブルＴ（図５）を参照することで適切な材料を選定するとともに、予測されるソルダーレジストの反り量と許容反りの差から改善すべき反り量を基板全体あるいは個別の部品搭載エリアごとに解析し、それぞれについて基板の反りを改善するためのダミービア４８（図６）の配置、さらに、ダミービア４８の配置だけでは反り抑制ができない場合には、ダミービア４８の材料特性の推奨値を解析し、適切なダミービア４８の材料を選定することによりプリント配線基板の設計を行なう。具体的には、ダミービア４８の配置可能な位置座標値を記憶するデータベースを作成し、基板の反り許容値を参照するデータベースや基板の反り方向を判定する反り方向判定装置などを使用して、ソルダーレジストの材料やダミービア４８の配置エリアなどを詳細に解析することとなる。
（付記１）複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板であって、前記プリント配線基板は、前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、前記捨て板部の表面部と裏面部とには、それぞれ材料特性が異なるソルダーレジストが塗布されることを特徴とする多層構造のプリント配線基板。
（付記２）前記捨て板部の表面部と裏面部とに塗布されるソルダーレジストは、当該ソルダーレジストが有する材料特性に基づいて、互いに線膨張係数が異なる材料が選定されることを特徴とする付記１に記載の多層構造のプリント配線基板。
（付記３）前記捨て板部の表面部と裏面部とに塗布されるソルダーレジストと、前記製品基板部に塗布されるソルダーレジストの材料特性とは、それぞれ材料特性が異なる材料が選定されることを特徴とする付記１または２に記載の多層構造のプリント配線基板。
（付記４）前記捨て板部の表面部と裏面部とには、それぞれ線膨張係数が異なるソルダーレジストが塗布されることを特徴とする付記１、２または３に記載の多層構造のプリント配線基板。
（付記５）前記捨て板部の表面部と裏面部とには、それぞれヤング率が異なるソルダーレジストが塗布されることを特徴とする付記１〜４の何れか一つに記載の多層構造のプリント配線基板。
（付記６）前記捨て板部の表面部と裏面部とに塗布される一方のソルダーレジストの厚さ寸法と、他方のソルダーレジストの厚さ寸法とは、それぞれ寸法が異なる材料が選定されることを特徴とする付記１〜５の何れか一つに記載の多層構造のプリント配線基板。
（付記７）前記捨て板部の表面部と裏面部のうちの少なくても一方の面には、ソルダーレジストが塗布されない非ソルダーレジスト面であることを特徴とする付記１〜６の何れか一つに記載の多層構造のプリント配線基板。
（付記８）複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板であって、前記プリント配線基板は、前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、前記導電回路パターンが少ない部分には、当該少ない部分を補強する補強部材が埋設されることを特徴とする多層構造のプリント配線基板。
（付記９）前記補強部材は、前記複数の製品基板部内に搭載される電子部品の外周形状に沿って配置されることを特徴とする付記８に記載の多層構造のプリント配線基板。
（付記１０）前記捨て板部の表面部と裏面部とに塗布されるソルダーレジストは、当該ソルダーレジストが有する材料特性に基づいて、互いに線膨張係数が異なる材料が選定されることを特徴とする付記８または９に記載の多層構造のプリント配線基板。
（付記１１）前記捨て板部の表面部と裏面部のうちの少なくても一方の面には、ソルダーレジストが塗布されない非ソルダーレジスト面であることを特徴とする付記８、９または１０に記載の多層構造のプリント配線基板。
（付記１２）複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板の製造方法であって、前記複数の電子部品が搭載される製品基板部に複数の導電回路パターンを相互に電気的接続する導体部材を配設する導体部材配設工程と、前記製品基板部と連結部とを介して連結される捨て板部の表面部と裏面部に対して、それぞれ材料特性が異なるソルダーレジストを塗布するソルダーレジスト塗布工程とを含むことを特徴とする多層構造のプリント配線基板の製造方法。
以上のように、本発明に係る多層構造のプリント配線基板およびプリント配線基板の製造方法は、多層構造のプリント配線基板に有用であり、特に、電子部品の実装に有害な反りを抑制した多層構造のプリント配線基板に適している。
実施例１に係る多層構造のプリント配線基板の全体構成を示す要部断面図である。 多層構造のプリント配線基板の全体構成を示す平面図である。 ソルダーレジストの反り状態を示す模式図である。 ソルダーレジストの反り状態を示す模式図である。 ソルダーレジストの材料特性を示す材料特性テーブルである。 実施例２に係る多層構造のプリント配線基板の全体構成を示す要部断面図である。 実施例２に係る多層構造のプリント配線基板の全体構成を示す平面図である。 従来のプリント配線基板の全体構成を示す平面図である。 従来のプリント配線基板の全体構成を示す要部断面図である。 従来のソルダーレジストの反り状態を示す模式図である。
符号の説明
１０、２０、４０ プリント配線基板
１０ａ、４１ 絶縁基材
１１、２１ 製品基板部
１２、２２ 捨て板部
１３、２３ 連結部
１４、２４ スリット部
１５、４５ 導電パターン
１６、４６ 内部導電パターン
１７、３４、４７ ビア部材
１８、３５、３６、４９ ソルダーレジスト
３１ コア部
３２ パッド
３３ ビルドアップ層
４８ ダミービア

Claims (8)

  1. 複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板であって、
    前記プリント配線基板は、
    前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、
    前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、
    前記捨て板部の表面部と裏面部とには、それぞれ材料特性が異なるソルダーレジストが塗布されることを特徴とする多層構造のプリント配線基板。
  2. 前記捨て板部の表面部と裏面部とに塗布されるソルダーレジストと、前記製品基板部に塗布されるソルダーレジストの材料特性とは、それぞれ材料特性が異なる材料が選定されることを特徴とする請求項１に記載の多層構造のプリント配線基板。
  3. 前記捨て板部の表面部と裏面部とには、それぞれ線膨張係数が異なるソルダーレジストが塗布されることを特徴とする請求項１または２に記載の多層構造のプリント配線基板。
  4. 前記捨て板部の表面部と裏面部とには、それぞれヤング率が異なるソルダーレジストが塗布されることを特徴とする請求項１、２または３に記載の多層構造のプリント配線基板。
  5. 前記捨て板部の表面部と裏面部とに塗布される一方のソルダーレジストの厚さ寸法と、他方のソルダーレジストの厚さ寸法とは、それぞれ寸法が異なる材料が選定されることを特徴とする請求項１〜４の何れか一つに記載の多層構造のプリント配線基板。
  6. 前記捨て板部の表面部と裏面部のうちの少なくても一方の面には、ソルダーレジストが塗布されない非ソルダーレジスト面であることを特徴とする請求項１〜５の何れか一つに記載の多層構造のプリント配線基板。
  7. 複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板であって、
    前記プリント配線基板は、
    前記複数の電子部品が搭載される製品基板部と連結部とを介して連結される捨て板部と、
    前記複数の導電回路パターンを相互に電気的接続する導体部材とを有するとともに、
    前記導電回路パターンが少ない部分には、当該少ない部分を補強する補強部材が埋設されることを特徴とする多層構造のプリント配線基板。
  8. 複数の導電回路パターンが形成されるとともに、複数の電子部品が搭載される多層構造のプリント配線基板の製造方法であって、
    前記複数の電子部品が搭載される製品基板部に複数の導電回路パターンを相互に電気的接続する導体部材を配設する導体部材配設工程と、
    前記製品基板部と連結部とを介して連結される捨て板部の表面部と裏面部に対して、それぞれ材料特性が異なるソルダーレジストを塗布するソルダーレジスト塗布工程と
    を含むことを特徴とする多層構造のプリント配線基板の製造方法。
JP2006021387A 2006-01-30 2006-01-30 多層構造のプリント配線基板 Expired - Fee Related JP4764731B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006021387A JP4764731B2 (ja) 2006-01-30 2006-01-30 多層構造のプリント配線基板
TW095129198A TWI332378B (en) 2006-01-30 2006-08-09 Multilayer printed circuit board and manufacturing method thereof
US11/507,478 US7498522B2 (en) 2006-01-30 2006-08-22 Multilayer printed circuit board and manufacturing method thereof
CNB2006101280931A CN100544547C (zh) 2006-01-30 2006-09-01 多层印刷电路板及其制造方法
KR1020060084092A KR100783461B1 (ko) 2006-01-30 2006-09-01 다층 구조의 프린트 배선 기판 및 프린트 배선 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006021387A JP4764731B2 (ja) 2006-01-30 2006-01-30 多層構造のプリント配線基板

Publications (2)

Publication Number Publication Date
JP2007207781A true JP2007207781A (ja) 2007-08-16
JP4764731B2 JP4764731B2 (ja) 2011-09-07

Family

ID=38320905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006021387A Expired - Fee Related JP4764731B2 (ja) 2006-01-30 2006-01-30 多層構造のプリント配線基板

Country Status (5)

Country Link
US (1) US7498522B2 (ja)
JP (1) JP4764731B2 (ja)
KR (1) KR100783461B1 (ja)
CN (1) CN100544547C (ja)
TW (1) TWI332378B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010130003A (ja) * 2008-11-26 2010-06-10 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2011108929A (ja) * 2009-11-19 2011-06-02 Murata Mfg Co Ltd 回路基板および回路基板の製造方法
JP2011108922A (ja) * 2009-11-19 2011-06-02 Murata Mfg Co Ltd 回路基板
US7986035B2 (en) 2008-04-04 2011-07-26 Renesas Electronics Corporation Multilayer wiring substrate, semiconductor package, and method of manufacturing semiconductor package
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
JP2014192432A (ja) * 2013-03-28 2014-10-06 Kyocer Slc Technologies Corp 配線基板
JPWO2013180088A1 (ja) * 2012-05-30 2016-01-21 古河電気工業株式会社 メタルコア基板、メタルコア基板の製造方法、及びこれらに用いられるコア板
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP7522893B2 (ja) 2022-08-16 2024-07-25 台湾積體電路製造股▲ふん▼有限公司 補強構造を含む半導体パッケージおよびその形成方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462317B2 (en) 2004-11-10 2008-12-09 Enpirion, Inc. Method of manufacturing an encapsulated package for a magnetic device
US7426780B2 (en) 2004-11-10 2008-09-23 Enpirion, Inc. Method of manufacturing a power module
US8701272B2 (en) 2005-10-05 2014-04-22 Enpirion, Inc. Method of forming a power module with a magnetic device having a conductive clip
US7688172B2 (en) * 2005-10-05 2010-03-30 Enpirion, Inc. Magnetic device having a conductive clip
US8631560B2 (en) * 2005-10-05 2014-01-21 Enpirion, Inc. Method of forming a magnetic device having a conductive clip
US8139362B2 (en) * 2005-10-05 2012-03-20 Enpirion, Inc. Power module with a magnetic device having a conductive clip
JPWO2008053833A1 (ja) 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US8018315B2 (en) * 2007-09-10 2011-09-13 Enpirion, Inc. Power converter employing a micromagnetic device
US7955868B2 (en) * 2007-09-10 2011-06-07 Enpirion, Inc. Method of forming a micromagnetic device
US8133529B2 (en) * 2007-09-10 2012-03-13 Enpirion, Inc. Method of forming a micromagnetic device
US7952459B2 (en) * 2007-09-10 2011-05-31 Enpirion, Inc. Micromagnetic device and method of forming the same
US7920042B2 (en) * 2007-09-10 2011-04-05 Enpirion, Inc. Micromagnetic device and method of forming the same
US8266793B2 (en) * 2008-10-02 2012-09-18 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US9054086B2 (en) * 2008-10-02 2015-06-09 Enpirion, Inc. Module having a stacked passive element and method of forming the same
US8153473B2 (en) * 2008-10-02 2012-04-10 Empirion, Inc. Module having a stacked passive element and method of forming the same
US8339802B2 (en) * 2008-10-02 2012-12-25 Enpirion, Inc. Module having a stacked magnetic device and semiconductor device and method of forming the same
US9548714B2 (en) * 2008-12-29 2017-01-17 Altera Corporation Power converter with a dynamically configurable controller and output filter
US8698463B2 (en) * 2008-12-29 2014-04-15 Enpirion, Inc. Power converter with a dynamically configurable controller based on a power conversion mode
CN101849284B (zh) * 2009-03-31 2013-01-23 香港应用科技研究院有限公司 降低基板翘曲的结构
TWI393230B (zh) * 2009-08-13 2013-04-11 Unimicron Technology Corp 嵌埋有半導體元件之封裝結構及其製法
KR101089953B1 (ko) 2009-09-17 2011-12-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8867295B2 (en) 2010-12-17 2014-10-21 Enpirion, Inc. Power converter for a memory module
JP2012156257A (ja) * 2011-01-25 2012-08-16 Fujitsu Ltd 回路基板及び電子装置
CN102413629A (zh) * 2011-07-27 2012-04-11 大唐移动通信设备有限公司 一种印制电路板及其制造方法
KR20130077537A (ko) * 2011-12-29 2013-07-09 삼성전기주식회사 회로기판
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
WO2015076121A1 (ja) * 2013-11-20 2015-05-28 株式会社村田製作所 多層配線基板およびこれを備えるプローブカード
US9594862B2 (en) 2014-06-20 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating an integrated circuit with non-printable dummy features
US9509217B2 (en) 2015-04-20 2016-11-29 Altera Corporation Asymmetric power flow controller for a power converter and method of operating the same
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
KR20210050106A (ko) * 2019-10-28 2021-05-07 삼성전기주식회사 인쇄회로기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107160A (ja) * 1996-10-07 1997-04-22 Hokuriku Electric Ind Co Ltd プリント基板
JPH11177191A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp プリント配線板および多層プリント配線板
JP2000077798A (ja) * 1998-08-31 2000-03-14 Optrex Corp プリント配線板、半導体装置およびそれを用いた液晶表示装置
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274418A (ja) 1995-04-03 1996-10-18 Toshiba Corp プリント配線板構造
JP3370498B2 (ja) 1995-12-19 2003-01-27 新光電気工業株式会社 半導体装置用基板
KR970058409A (ko) * 1995-12-29 1997-07-31 김광호 휨 방지를 위한 인쇄회로기판
US5773764A (en) * 1996-08-28 1998-06-30 Motorola, Inc. Printed circuit board panel
JP2001185576A (ja) 1999-12-27 2001-07-06 Hitachi Ltd 半導体装置
JP2002324952A (ja) 2001-04-24 2002-11-08 Denso Corp プリント基板
JP2003152289A (ja) 2001-11-13 2003-05-23 Nec Corp プリント配線板および多層プリント配線板
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
JP2003258158A (ja) 2002-03-01 2003-09-12 Hitachi Ltd 半導体装置の製造方法
KR20050096656A (ko) * 2004-03-31 2005-10-06 (주) 액트 연성회로기판의 감광성커버레이의 성막방법
JP4340578B2 (ja) * 2004-04-09 2009-10-07 富士通株式会社 部品実装基板及び部品実装構造
KR101070905B1 (ko) * 2004-08-21 2011-10-06 삼성테크윈 주식회사 반도체 패키지용 기판모재 및 이로부터 형성된 단위기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09107160A (ja) * 1996-10-07 1997-04-22 Hokuriku Electric Ind Co Ltd プリント基板
JPH11177191A (ja) * 1997-12-12 1999-07-02 Mitsubishi Electric Corp プリント配線板および多層プリント配線板
JP2000077798A (ja) * 1998-08-31 2000-03-14 Optrex Corp プリント配線板、半導体装置およびそれを用いた液晶表示装置
JP2002290031A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板およびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7986035B2 (en) 2008-04-04 2011-07-26 Renesas Electronics Corporation Multilayer wiring substrate, semiconductor package, and method of manufacturing semiconductor package
JP2010130003A (ja) * 2008-11-26 2010-06-10 Samsung Electro-Mechanics Co Ltd 多層印刷回路基板及びその製造方法
JP2011108929A (ja) * 2009-11-19 2011-06-02 Murata Mfg Co Ltd 回路基板および回路基板の製造方法
JP2011108922A (ja) * 2009-11-19 2011-06-02 Murata Mfg Co Ltd 回路基板
JP2012015239A (ja) * 2010-06-30 2012-01-19 Denso Corp 部品内蔵配線基板
JPWO2013180088A1 (ja) * 2012-05-30 2016-01-21 古河電気工業株式会社 メタルコア基板、メタルコア基板の製造方法、及びこれらに用いられるコア板
JP2014192432A (ja) * 2013-03-28 2014-10-06 Kyocer Slc Technologies Corp 配線基板
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP2017045820A (ja) * 2015-08-26 2017-03-02 京セラ株式会社 集合基板
JP7522893B2 (ja) 2022-08-16 2024-07-25 台湾積體電路製造股▲ふん▼有限公司 補強構造を含む半導体パッケージおよびその形成方法

Also Published As

Publication number Publication date
JP4764731B2 (ja) 2011-09-07
CN100544547C (zh) 2009-09-23
KR20070078775A (ko) 2007-08-02
CN101014225A (zh) 2007-08-08
KR100783461B1 (ko) 2007-12-07
US20070175657A1 (en) 2007-08-02
TW200730060A (en) 2007-08-01
TWI332378B (en) 2010-10-21
US7498522B2 (en) 2009-03-03

Similar Documents

Publication Publication Date Title
JP4764731B2 (ja) 多層構造のプリント配線基板
JP3914239B2 (ja) 配線基板および配線基板の製造方法
US20080115349A1 (en) Method of manufacturing a component-embedded printed circuit board
US8058562B2 (en) Wiring substrate and method of manufacturing the same
KR101056156B1 (ko) 인쇄회로기판 제조용 절연체 및 이를 이용한 전자소자 내장형 인쇄회로기판 제조방법
US20140146500A1 (en) Multi-piece substrate
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
JP2006140502A (ja) 半導体パッケージ用回路基板及びその製造方法
KR101874992B1 (ko) 부품 내장형 인쇄회로기판 및 이의 제조방법
JP2016082163A (ja) プリント配線板
JP2009231635A (ja) 配線基板及びその製造方法、及び半導体装置及びその製造方法
JP2005311289A (ja) 回路接続構造体とその製造方法
JP2016082143A (ja) プリント配線板
KR102436226B1 (ko) 인쇄회로기판 및 그 제조방법
JP2001326429A (ja) プリント配線基板
KR101875943B1 (ko) 인쇄회로기판 및 그 제조방법
JP5438965B2 (ja) プリント基板
JP2009070898A (ja) 部品実装用基板、電子装置及び部品実装方法
JP2016134409A (ja) プリント配線板
JPH04263493A (ja) プリント配線板の製造方法
JP2001168503A (ja) プリント配線板
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2016134410A (ja) プリント配線板
JP2005347711A (ja) プリント配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4764731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees