Nothing Special   »   [go: up one dir, main page]

JP2007194315A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2007194315A
JP2007194315A JP2006009585A JP2006009585A JP2007194315A JP 2007194315 A JP2007194315 A JP 2007194315A JP 2006009585 A JP2006009585 A JP 2006009585A JP 2006009585 A JP2006009585 A JP 2006009585A JP 2007194315 A JP2007194315 A JP 2007194315A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006009585A
Other languages
English (en)
Inventor
Teruo Takizawa
照夫 瀧澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006009585A priority Critical patent/JP2007194315A/ja
Priority to KR1020070004799A priority patent/KR20070076511A/ko
Priority to CNA2007100017214A priority patent/CN101005085A/zh
Priority to US11/624,081 priority patent/US7847352B2/en
Priority to TW096101832A priority patent/TW200733391A/zh
Publication of JP2007194315A publication Critical patent/JP2007194315A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】ＳＯＩ基板を使い分けることなく、互いに異なる膜厚を持つ半導体層を絶縁体上に形成する。
【解決手段】第１半導体層１３が覆われるようにして半導体基板１１上に第２半導体層１４を成膜し、第３半導体層１５が覆われるようにして第２半導体層１４上に第４半導体層１７を成膜し、第５半導体層１８が覆われるようにして第４半導体層１７上に第６半導体層２０を成膜した後、第１半導体層１３、第３半導体層１５および第５半導体層１８をエッチング除去し、半導体基板１１と第２半導体層１４との間の空洞部３０ａに埋め込み絶縁層３１ａを形成し、第２半導体層１４と第４半導体層１７との間の空洞部３０ｂに埋め込み絶縁層３１ｂを形成し、第４半導体層１７と第６半導体層２０の間の空洞部３０ｃに埋め込み絶縁層３１ｃを形成する。
【選択図】図１４

Description

本発明は半導体装置および半導体装置の製造方法に関し、特に、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板上に形成された電界効果型トランジスタに適用して好適なものである。
ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、ＳＯＩ基板としては、例えば、特許文献１、２に開示されているように、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｇｅｎ）基板や貼り合わせ基板などが用いられている。
また、非特許文献１には、バルク基板上にＳＯＩ層を形成することで、ＳＯＩトランジスタを低コストで形成できる方法が開示されている。この非特許文献１に開示された方法では、Ｓｉ基板上にＳｉ／ＳｉＧｅ層を成膜し、ＳｉとＳｉＧｅとの選択比の違いを利用してＳｉＧｅ層のみを選択的に除去することにより、Ｓｉ基板とＳｉ層との間に空洞部を形成する。そして、空洞部内に露出したＳｉの熱酸化を行うことにより、Ｓｉ基板とＳｉ層との間にＳｉＯ2層を埋め込み、Ｓｉ基板とＳｉ層との間にＢＯＸ層を形成する。
特開２００２−２９９５９１号公報 特開２０００−１２４０９２号公報 Ｔ．Ｓａｋａｉ ｅｔ ａｌ．"Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｂｏｎｄｉｎｇ Ｓｉ Ｉｓｌａｎｄｓ（ＳＢＳＩ） ｆｏｒ ＬＳＩ Ａｐｐｌｉｃａｔｉｏｎ"，Ｓ ｅｃｏｎｄ Ｉｎｔｅｒｎａｔｉｏｎａｌ ＳｉＧｅ Ｔｅｃｈｎｏｌｏｇｙ ａｎｄ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ Ａｂｓｔｒａｃｔ，ｐｐ．２３０ −２３１，Ｍａｙ（２００４）
しかしながら、ＳＩＭＯＸ基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となる。また、貼り合わせ基板を製造するには、２枚のシリコンウェハを貼り合わせる必要がある。このため、ＳＯＩトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。
また、イオン注入や貼り合わせでは、ＳＯＩ層の膜厚のばらつきが大きく、完全空乏型ＳＯＩトランジスタを作製するためにＳＯＩ層を薄膜化すると、電界効果型トランジスタの特性ばらつきが大きくなる等の問題があった。
一方、非特許文献１に開示された方法では、ＢＯＸ層上のＳＯＩ層の膜厚が一定であるため、急峻なサブスレショルドを得るためにチャンネル領域のＳＯＩ層を薄膜化すると、ドレイン耐圧が劣化したり、静電破壊レベルが低下したりするという問題があった。一方、ドレイン耐圧を確保するためにチャンネル領域のＳＯＩ層を厚膜化すると、サブスレショルド領域のドレイン電流の立ち上がり特性が劣化し、トランジスタの低電圧動作の妨げになるとともに、オフ時のリーク電流が増加し、動作時や待機時の消費電力が増大するという問題があった。
そこで、本発明の目的は、ＳＯＩ基板を使い分けることなく、互いに異なる膜厚を持つ半導体層を絶縁体上に形成することが可能な半導体装置および半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板上にエピタキシャル成長にて形成された半導体層と、前記半導体層下の第１の領域に埋め込まれた第１埋め込み絶縁層と、前記半導体層下の第２の領域に前記第１埋め込み絶縁層よりも深さの深い位置に埋め込まれた第２埋め込み絶縁層とを備えることを特徴とする。
これにより、半導体層下に配置される埋め込み絶縁層の深さを同一半導体基板上の異なる領域で変えることが可能となる。このため、ＳＯＩ基板を使い分けることなく、互いに異なる膜厚を持つ半導体層を絶縁体上に形成することが可能となり、トランジスタの低価格化を実現しつつ、低電圧駆動、低消費電力、高耐圧および高速性などの用途に応じたＳＯＩトランジスタを同一チップに混載することが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記第１埋め込み絶縁層上の半導体層と前記第２埋め込み絶縁層上の半導体層とを水平方向に素子分離する素子分離絶縁膜をさらに備えることを特徴とする。
これにより、互いに異なる膜厚を持つ半導体層を絶縁体上に形成した場合においても、これらの半導体層を周囲から素子分離することができ、低電圧駆動、低消費電力、高耐圧および高速性などの用途に応じたＳＯＩトランジスタを同一チップに混載することが可能となる。
また、本発明の一態様に係る半導体装置によれば、半導体基板上にエピタキシャル成長にて形成された第１半導体層と、前記第１半導体層上にエピタキシャル成長にて形成された第２半導体層と、前記半導体基板と前記第１半導体層との間の第１の領域に埋め込まれた第１埋め込み絶縁層と、前記第１半導体層と前記第２半導体層との間の第２の領域に埋め込まれた第２埋め込み絶縁層とを備えることを特徴とする。
これにより、第１埋め込み絶縁層上に第１半導体層および第２半導体層を配置しつつ、第２埋め込み絶縁層上には第２半導体層を配置することが可能となる。このため、ＳＯＩ基板を使い分けることなく、互いに異なる膜厚を持つ半導体層を絶縁体上に形成することが可能となり、トランジスタの低価格化を実現しつつ、低電圧駆動、低消費電力、高耐圧および高速性などの用途に応じたＳＯＩトランジスタを同一チップに混載することが可能となる。
また、本発明の一態様に係る半導体装置によれば、前記第１埋め込み絶縁層上の第１半導体層および第２半導体層と前記第２埋め込み絶縁層上の第２半導体層とを水平方向に素子分離する素子分離絶縁膜をさらに備えることを特徴とする。
これにより、第１埋め込み絶縁層上に第１半導体層および第２半導体層を配置するとともに、第２埋め込み絶縁層上に第２半導体層を配置した場合においても、第１埋め込み絶縁層上に配置された第１半導体層および第２半導体層を第２埋め込み絶縁層上に配置された第２半導体層から素子分離することができ、低電圧駆動、低消費電力、高耐圧および高速性などの用途に応じたＳＯＩトランジスタを同一チップに混載することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上の一部の領域に第１半導体層を成膜する工程と、前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層が覆われるようにして前記半導体基板上に成膜する工程と、前記第２半導体層よりもエッチングレートが大きく前記第１半導体層と異なる位置に配置された第３半導体層を前記第２半導体層上の一部の領域に形成する工程と、前記第３半導体層よりもエッチングレートが小さな第４半導体層を前記第３半導体層が覆われるようにして前記第２半導体層上に成膜する工程と、前記第１半導体層の少なくとも一部を前記第２および第４半導体層から露出させるとともに、前記第３半導体層の少なくとも一部を前記第４半導体層から露出させる露出部を形成する工程と、前記露出部を介して前記第１および第３半導体層を選択的にエッチングすることにより、前記第１および第３半導体層がそれぞれ選択的に除去された第１および第２空洞部を形成する工程と、前記第１および第２空洞部にそれぞれ埋め込まれた第１および第２埋め込み絶縁層を形成する工程とを備えることを特徴とする。
これにより、第１半導体層上に第２および第４半導体層が積層されるとともに、第３半導体層上に第４半導体層が積層された場合においても、露出部を介してエッチング液またはエッチングガスを第１および第３半導体層に接触させることが可能となり、第２および第４半導体層を残したまま、第１および第３半導体層を除去することが可能となるとともに、第２および第４半導体層下の第１および第２空洞部内にそれぞれ埋め込まれた第１および第２埋め込み絶縁層を形成することができる。
このため、第２および第４半導体層の欠陥の発生を低減させつつ、第２および第４半導体層を第１および第２埋め込み絶縁層上にそれぞれ配置することが可能となり、ＳＯＩ基板を使い分けることなく、互いに異なる膜厚を持つ半導体層を埋め込み絶縁体上に形成することが可能となることから、トランジスタの低価格化を実現しつつ、低電圧駆動、低消費電力、高耐圧および高速性などの用途に応じたＳＯＩトランジスタを同一チップに混載することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第１半導体層と前記第３半導体層との間の境界に形成された前記第２半導体層および前記第４半導体層の段差を貫通して前記半導体基板を露出させる溝を形成する工程と、前記溝を介して前記第２半導体層および前記第４半導体層を前記半導体基板上で支持する支持体を形成する工程とを備えることを特徴とする。
これにより、第２および第４半導体層下に第１および第２空洞部がそれぞれ形成された場合においても、第２半導体層および記第４半導体層の段差を除去しつつ、第２および第４半導体層を半導体基板上で支持することが可能となり、第２および第４半導体層の欠陥を除去しつつ、第２および第４半導体層と半導体基板との間の絶縁を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体基板および前記第２および第４半導体層はＳｉ、前記第１および第３半導体層はＳｉＧｅであることを特徴とする。
これにより、半導体基板、第１から第４半導体層間の格子整合をとることを可能としつつ、半導体基板、第２および第４半導体層よりも第１および第３半導体層のエッチングレートを大きくすることが可能となる。このため、結晶品質の良い第２および第４半導体層を第１および第３半導体層上にそれぞれ形成することが可能となり、第２および第４半導体層の品質を損なうことなく、第２および第４半導体層と半導体基板との間の絶縁を図ることが可能となる。
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図１（ａ）〜図１４（ａ）は、本発明の一実施形態に係る半導体装置の製造方法を示す平面図、図１（ｂ）〜図１４（ｂ）は、図１（ａ）〜図１４（ａ）のＡ１−Ａ１´〜Ａ１４−Ａ１４´線でそれぞれ切断した断面図、図１（ｃ）〜図１４（ｃ）は、図１（ａ）〜図１４（ａ）のＢ１−Ｂ１´〜Ｂ１４−Ｂ１４´線でそれぞれ切断した断面図である。
図１において、半導体基板１１上には、第１の領域Ｒａ、第２の領域Ｒｂおよび第３の領域Ｒｃが設けられている。そして、半導体基板１１の熱酸化またはＣＶＤなどの方法にて酸化膜１２を半導体基板１１上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて酸化膜１２をパターニングすることにより、半導体基板１１上の第１の領域Ｒａを露出させる開口部を酸化膜１２に形成する。そして、開口部が形成された酸化膜１２をマスクとして選択エピタキシャル成長を行うことにより、半導体基板１１上の第１の領域Ｒａに第１半導体層１３を成膜する。
次に、図２に示すように、半導体基板１１上から酸化膜１２を除去した後、エピタキシャル成長を行うことにより、第１半導体層１３が覆われるようにして半導体基板１１上に第２半導体層１４を成膜する。
次に、図３に示すように、第２半導体層１４の熱酸化またはＣＶＤなどの方法にて酸化膜１６を第２半導体層１４上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて酸化膜１６をパターニングすることにより、第２半導体層１４上の第２の領域Ｒｂを露出させる開口部を酸化膜１６に形成する。そして、開口部が形成された酸化膜１６をマスクとして選択エピタキシャル成長を行うことにより、第２半導体層１４上の第２の領域Ｒｂに第３半導体層１５を成膜する。
次に、図４に示すように、第２半導体層１４上から酸化膜１６を除去した後、エピタキシャル成長を行うことにより、第３半導体層１５が覆われるようにして第２半導体層１４上に第４半導体層１７を成膜する。
次に、図５に示すように、第４半導体層１７の熱酸化またはＣＶＤなどの方法にて酸化膜１９を第４半導体層１７上に形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて酸化膜１９をパターニングすることにより、第４半導体層１７上の第３の領域Ｒｃを露出させる開口部を酸化膜１９に形成する。そして、開口部が形成された酸化膜１９をマスクとして選択エピタキシャル成長を行うことにより、第４半導体層１７上の第３の領域Ｒｃに第５半導体層１８を成膜する。
次に、図６に示すように、第４半導体層１７上から酸化膜１９を除去した後、エピタキシャル成長を行うことにより、第５半導体層１８が覆われるようにして第４半導体層１７上に第６半導体層２０を成膜する。
なお、第１半導体層１３、第３半導体層１５および第５半導体層１８は、半導体基板１１、第２半導体層１４、第４半導体層１７および第６半導体層２０よりもエッチングレートが大きな材質を用いることができ、半導体基板１１、第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択された組み合わせを用いることができる。特に、半導体基板１１がＳｉの場合、第１半導体層１３、第３半導体層１５および第５半導体層１８としてＳｉＧｅ、第２半導体層１４、第４半導体層１７および第６半導体層２０としてＳｉを用いることが好ましい。これにより、半導体基板１１、第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０の格子整合をとることを可能としつつ、第１半導体層１３、第３半導体層１５および第５半導体層１８と、第２半導体層１４、第４半導体層１７および第６半導体層２０との間の選択比を確保することができる。また、第１半導体層１３、第３半導体層１５および第５半導体層１８としては、単結晶半導体層の他、多結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよい。また、第１半導体層１３、第３半導体層１５および第５半導体層１８の代わり、単結晶半導体層をエピタキシャル成長にて成膜可能なγ−酸化アルミニウムなどの金属酸化膜を用いるようにしてもよい。また、第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０の膜厚は必ずしも等しくなるように設定する必要はなく、第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０の膜厚は互いに異なっていてもよい。ここで、第１半導体層１３、第３半導体層１５および第５半導体層１８の膜厚は互いに異なるように設定することにより、第１の領域Ｒａ、第２の領域Ｒｂおよび第３の領域Ｒｃにそれぞれ形成されるＢＯＸ層の膜厚を互いに異ならせることができる。なお、第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０の膜厚は、例えば、１０〜２００ｎｍ程度とすることができる。
そして、第６半導体層２０の熱酸化により第６半導体層２０の表面に下地酸化膜２４を形成する。そして、ＣＶＤなどの方法により、下地酸化膜２４上の全面に酸化防止膜２５を形成する。なお、酸化防止膜２５としては、例えば、シリコン窒化膜を用いることができ、第６半導体層２０の酸化防止としての機能のほかに、ＣＭＰ（化学的機械研磨）による平坦化プロセスのストッパー層として機能させる事もできる。
次に、図７に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜２５、下地酸化膜２４、第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０をパターニングすることにより、第１半導体層１３、第３半導体層１５および第５半導体層１８の端部にかかるように配置されるとともに、半導体基板１１の一部を露出させる溝２６を形成する。なお、半導体基板１１の一部を露出させる場合、半導体基板１１の表面でエッチングを止めるようにしてもよいし、半導体基板１１をオーバーエッチングして半導体基板１１に凹部を形成するようにしてもよい。また、溝２６の配置位置は、第２半導体層１４、第４半導体層１７および第６半導体層２０の素子分離領域の一部に対応させることができる。また、溝２６は、第１半導体層１３、第３半導体層１５および第５半導体層１８の境界の第２半導体層１４、第４半導体層１７および第６半導体層２０の段差が除去されるように配置することが好ましい。
次に、図８に示すように、ＣＶＤなどの方法により基板全面が覆われるようにして溝２６内に埋め込まれた支持体２８を成膜する。なお、支持体２８は、溝２６内における第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０の側壁にも成膜され、第１半導体層１３、第３半導体層１５および第５半導体層１８が除去された時に、第２半導体層１４、第４半導体層１７および第６半導体層２０を半導体基板１１上で支持することができる。基板全体を覆うように形成された支持体２８は、第２半導体層１４、第４半導体層１７および第６半導体層２０の撓み等を抑制して、平坦性を保ったまま第２半導体層１４、第４半導体層１７および第６半導体層２０を支持する必要がある。そのため、その機械的な強度を確保する意味で、４００ｎｍ以上の膜厚にすることが好ましい。また、支持体２８の材質としては、シリコン酸化膜などの絶縁体を用いることができる。
だだし、第２半導体層１４、第４半導体層１７および第６半導体層２０は、第１半導体層１３、第３半導体層１５および第５半導体層１８をそれぞれ覆うようにして半導体基板１１、第２半導体層１４および第４半導体層１７にそれぞれ接触している。このため、第１半導体層１３、第３半導体層１５および第５半導体層１８が除去された場合においても、第２半導体層１４、第４半導体層１７および第６半導体層２０はそれ自体で半導体基板１１上に支持させることができ、支持体２８は必ずしも設ける必要はない。
次に、図９に示すように、フォトリソグラフィー技術およびエッチング技術を用いて支持体２８、酸化防止膜２５、下地酸化膜２４、第１半導体層１３、第２半導体層１４、第３半導体層１５、第４半導体層１７、第５半導体層１８および第６半導体層２０をパターニングすることにより、第１半導体層１３、第３半導体層１５および第５半導体層１８の一部を露出させる溝２９を形成する。ここで、溝２９の配置位置は、第２半導体層１４、第４半導体層１７および第６半導体層２０の素子分離領域の一部に対応させることができる。
なお、第１半導体層１３、第３半導体層１５および第５半導体層１８の一部を露出させる場合、第１半導体層１３、第３半導体層１５および第５半導体層１８の表面でそれぞれエッチングを止めるようにしてもよいし、第１半導体層１３、第３半導体層１５および第５半導体層１８をそれぞれオーバーエッチングして第１半導体層１３、第３半導体層１５および第５半導体層１８にそれぞれ凹部を形成するようにしてもよい。あるいは、溝２９内の第１半導体層１３、第３半導体層１５および第５半導体層１８を貫通させて半導体基板１１の表面を露出させるようにしてもよい。ここで、第１半導体層１３、第３半導体層１５および第５半導体層１８のエッチングを途中で止めることにより、溝２９内の半導体基板１１の表面が露出されることを防止することができる。このため、第１半導体層１３、第３半導体層１５および第５半導体層１８をエッチング除去する際に、溝２９内の半導体基板１１がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝２９内の半導体基板１１のオーバーエッチングを抑制することができる。
次に、図１０に示すように、溝２９を介してエッチングガスまたはエッチング液を第１半導体層１３、第３半導体層１５および第５半導体層１８に接触させることにより、第１半導体層１３、第３半導体層１５および第５半導体層１８をエッチング除去し、第２半導体層１４、第４半導体層１７および第６半導体層２０下にそれぞれ空洞部３０ａ〜３０ｃを形成する。
ここで、溝２６内に支持体２８を設けることにより、第１半導体層１３、第３半導体層１５および第５半導体層１８が除去された場合においても、第２半導体層１４、第４半導体層１７および第６半導体層２０を半導体基板１１上で支持することが可能となるとともに、溝２６とは別に溝２９を設けることにより、第２半導体層１４、第４半導体層１７および第６半導体層２０下にそれぞれ配置された第１半導体層１３、第３半導体層１５および第５半導体層１８にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第２半導体層１４、第４半導体層１７および第６半導体層２０の結晶品質を損なうことなく、第２半導体層１４と半導体基板１１、第４半導体層１７と第２半導体層１４、第６半導体層２０と第４半導体層１７の間の絶縁をそれぞれ図ることが可能となる。
なお、半導体基板１１、第２半導体層１４、第４半導体層１７および第６半導体層２０がＳｉ、第１半導体層１３、第３半導体層１５および第５半導体層１８がＳｉＧｅの場合、第１半導体層１３、第３半導体層１５および第５半導体層１８のエッチング液としてフッ硝酸（フッ酸、硝酸、水の混合液）を用いることが好ましい。これにより、半導体基板１１、第２半導体層１４、第４半導体層１７および第６半導体層２０のオーバーエッチングを抑制しつつ、第１半導体層１３、第３半導体層１５および第５半導体層１８を除去することが可能となる。また、第１半導体層１３、第３半導体層１５および第５半導体層１８のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
また、第１半導体層１３、第３半導体層１５および第５半導体層１８をエッチング除去する前に、陽極酸化などの方法により第１半導体層１３、第３半導体層１５および第５半導体層１８を多孔質化するようにしてもよいし、第１半導体層１３、第３半導体層１５および第５半導体層１８にイオン注入を行うことにより、第１半導体層１３、第３半導体層１５および第５半導体層１８をアモルファス化するようにしてもよい。これにより、第１半導体層１３、第３半導体層１５および第５半導体層１８のエッチングレートを増大させることが可能となり、第１半導体層１３、第３半導体層１５および第５半導体層１８のエッチング面積を拡大することができる。
次に、図１１に示すように、半導体基板１１、第２半導体層１４、第４半導体層１７および第６半導体層２０の熱酸化を行うことにより、半導体基板１１と第２半導体層１４との間の空洞部３０ａに埋め込み絶縁層３１ａを形成し、第２半導体層１４と第４半導体層１７との間の空洞部３０ｂに埋め込み絶縁層３１ｂを形成し、第４半導体層１７と第６半導体層２０の間の空洞部３０ｃに埋め込み絶縁層３１ｃを形成する。その際、第２半導体層１４、第４半導体層１７および第６半導体層２０の側壁も酸化される。
これにより、第１の領域Ｒａでは、第２半導体層１４、第４半導体層１７および第６半導体層２０の全体の膜厚にてＢＯＸ層上の半導体層の膜厚を規定し、第２の領域Ｒｂでは、第４半導体層１７および第６半導体層２０の全体の膜厚にてＢＯＸ層上の半導体層の膜厚を規定し、第３の領域Ｒｃでは、第６半導体層２０の膜厚にてＢＯＸ層上の半導体層の膜厚を規定することができ、ＳＯＩ基板を使い分けることなく、互いに異なる膜厚を持つ半導体層を埋め込み絶縁体３１ａ〜３１ｃ上にそれぞれ形成することが可能となる。
なお、半導体基板１１、第２半導体層１４、第４半導体層１７および第６半導体層２０の熱酸化にて埋め込み絶縁層３１ａ〜３１ｃを形成する場合、埋め込み性を向上させるために、反応律速となる低温のウェット酸化を用いることが好ましい。また、空洞部３０ａ〜３０ｃに埋め込み絶縁層３１ａ〜３１ｃをそれぞれ形成した後、１１００℃以上の高温アニールを行うようにしてもよい。これにより、埋め込み絶縁層３１ａ〜３１ｃをリフローさせることが可能となり、埋め込み絶縁層３１ａ〜３１ｃのストレスを緩和させることが可能となるとともに、第２半導体層１４、第４半導体層１７および第６半導体層２０の境界における界面準位を減らすことができる。また、埋め込み絶縁層３１ａ〜３１ｃは空洞部３０ａ〜３０ｃをそれぞれ全て埋めるように形成しても良いし、空洞部３０ａ〜３０ｃが一部残るように形成しても良い。
また、図１１の方法では、半導体基板１１、第２半導体層１４、第４半導体層１７および第６半導体層２０の熱酸化を行うことにより、空洞部３０ａ〜３０ｃに埋め込み絶縁層３１ａ〜３１ｃをそれぞれ形成する方法について説明したが、ＣＶＤ法にて空洞部２０に絶縁膜を成膜させることにより、半導体基板１１と第２半導体層１３との間の空洞部３０ａ〜３０ｃを埋め込み絶縁層３１ａ〜３１ｃで埋め込むようにしてもよい。これにより、第２半導体層１４、第４半導体層１７および第６半導体層２０の膜減りを防止しつつ、空洞部３０ａ〜３０ｃを酸化膜以外の材料で埋め込むことが可能となる。このため、第２半導体層１４、第４半導体層１７および第６半導体層２０の裏面側にそれぞれ配置される埋め込み絶縁層３１ａ〜３１ｃの厚膜化を図ることが可能となるとともに、誘電率を低下させることが可能となり、第２半導体層１４、第４半導体層１７および第６半導体層２０の裏面側の寄生容量を低減させることができる。
なお、埋め込み絶縁層３１ａ〜３１ｃの材質としては、例えば、シリコン酸化膜の他、ＦＳＧ（フッ化シリケートグラス）膜やシリコン窒化膜などを用いるようにしてもよい。また、埋め込み絶縁層３１ａ〜３１ｃとして、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜の他、ＰＳＧ膜、ＢＰＳＧ膜、ＰＡＥ（ｐｏｌｙ ａｒｙｌｅｎｅｅｔｈｅｒ）系膜、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＭＳＱ（ｍｅｔｈｙｌ ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＰＣＢ系膜、ＣＦ系膜、ＳｉＯＣ系膜、ＳｉＯＦ系膜などの有機ｌｏｗｋ膜、或いはこれらのポーラス膜を用いるようにしてもよい。
また、第６半導体層２０上に酸化防止膜２５を設けることで、第６半導体層２０の表面が熱酸化されることを防止しつつ、第２半導体層１４、第４半導体層１７および第６半導体層２０の裏面側に埋め込み絶縁層３１ａ〜３１ｃをそれぞれ形成することが可能となり、第６半導体層２０の膜減りを抑制することが可能となる。
また、溝２６、２９の配置位置を第２半導体層１４、第４半導体層１７および第６半導体層２０の素子分離領域に対応させることにより、第２半導体層１４、第４半導体層１７および第６半導体層２０の横方向および縦方向の素子分離を一括して行うことが可能となるとともに、溝２６内に支持体２８を埋め込むことにより、第２半導体層１４、第４半導体層１７および第６半導体層２０を半導体基板１上で支持する支持体２８をアクティブ領域に確保する必要がなくなる。このため、工程増を抑制しつつ、ＳＯＩトランジスタを形成することが可能となるとともに、チップサイズの増大を抑制することができ、ＳＯＩトランジスタのコストダウンを図ることが可能となる。
次に、図１２に示すように、ＣＶＤなどの方法により支持体２８上の全面が覆われるようにして溝２９内に埋め込まれた埋め込み絶縁体３２を成膜する。
次に、図１３に示すように、ＣＭＰまたはエッチバックなどの方法にて埋め込み絶縁体３２および支持体２８を薄膜化するとともに、酸化防止膜２５をストッパー層として、ＣＭＰによる平坦化を止める。続いて、下地酸化膜２４および酸化防止膜２５を除去することにより、第６半導体層２０の表面を露出させる。
次に、図１４に示すように、第６半導体層２０の表面の熱酸化を行うことにより、第１の領域Ｒａ、第２の領域Ｒｂおよび第３の領域Ｒｃの第６半導体層２０の表面にゲート絶縁膜３３ａ〜３３ｃをそれぞれ形成する。そして、ゲート絶縁膜３３ａ〜３３ｃが形成された第６半導体層２０上にＣＶＤなどの方法により多結晶シリコン層を形成する。そして、フォトリソグラフィー技術およびエッチング技術を用いて多結晶シリコン層をパターニングすることにより、ゲート絶縁膜３３ａ〜３３ｃ上にゲート電極３４ａ〜３４ｃをそれぞれ形成する。
次に、ゲート電極３４ａ〜３４ｃをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第６半導体層２０内にイオン注入することにより、ゲート電極３４ａ〜３４ｃの両側にそれぞれ配置された低濃度不純物導入層からなるＬＤＤ層を第６半導体層２０に形成する。そして、ＣＶＤなどの方法により、ＬＤＤ層が形成された第６半導体層２０上に絶縁層を形成し、ＲＩＥなどの異方性エッチングを用いて絶縁層をエッチバックすることにより、ゲート電極３４ａ〜３４ｃの側壁にサイドウォール３５ａ〜３５ｃをそれぞれ形成する。そして、ゲート電極３４ａ〜３４ｃおよびサイドウォール３５ａ〜３５ｃをマスクとして、Ａｓ、Ｐ、Ｂなどの不純物を第２半導体層１４、第４半導体層１７または第６半導体層２０内にイオン注入することにより、サイドウォール３５ａ〜３５ｃの側方にそれぞれ配置された高濃度不純物導入層からなるソース／ドレイン層３６ａ〜３６ｃを第２半導体層１４、第４半導体層１７または第６半導体層２０に形成する。ここで、第１の領域Ｒａには高耐圧ＭＯＳトランジスタ、第２の領域Ｒｂには部分空乏型ＳＯＩトランジスタ、第３の領域Ｒｃには完全空乏型ＳＯＩトランジスタを形成することができる。
これにより、半導体層下に配置される埋め込み絶縁層３１ａ〜３１ｃの深さを同一半導体基板１１上の異なる領域で変えることが可能となる。このため、ＳＯＩ基板を使い分けることなく、互いに異なる膜厚を持つ半導体層を埋め込み絶縁層３１ａ〜３１ｃ上に形成することが可能となり、トランジスタの低価格化を実現しつつ、低電圧駆動、低消費電力、高耐圧および高速性などの用途に応じたＳＯＩトランジスタを同一チップに混載することが可能となる。
また、図１５は上述した実施形態を改良したものである。前述の第２半導体層１４、第４半導体層１７、第６半導体層２０は同一組成で構成されているので同一層として表示してある。ここで第１の領域Raに形成された高耐圧MOSトランジスタ、第２の領域Rbに形成された部分空乏型SOIトランジスタ、にはそれぞれパンチスルー現象などによる耐圧劣化を防ぐ為、LDD領域直下に高濃度不純物領域を設けてある。これらはストッパー領域、Ｈａｌｏ領域、Ｐｏｃｋｅｔ領域とも呼ばれる。これらによりドレイン領域に高電圧を印加してもリーク電流の少ない良好なトランジスタ特性が得られる。
なお、上述した実施形態では、埋め込み絶縁層３１ａ〜３１ｃを形成する際に、第６半導体層２０の表面の熱酸化を防止するために、第６半導体層２０上に酸化防止膜２５を形成する方法について説明したが、第６半導体層２０上に酸化防止膜２５を形成することなく、埋め込み絶縁層３１ａ〜３１ｃを形成するようにしてもよい。この場合、埋め込み絶縁層３１ａ〜３１ｃの形成時に第６半導体層２０の表面に形成された絶縁膜は、エッチングまたは研磨により除去するようにしてもよい。
また、上述した実施形態では、絶縁体上に配置された膜厚の互いに異なる３つの半導体層を形成する方法について説明したが、絶縁体上に配置された膜厚の互いに異なる２つの半導体層を形成するようにしてもよいし、絶縁体上に配置された膜厚の互いに異なる４つ以上の半導体層を形成するようにしてもよい。
本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置の製造方法を示す図。 本発明の一実施形態に係る半導体装置を示す図。
符号の説明
Ｒａ 第１の領域、Ｒｂ 第２の領域、Ｒｃ 第３の領域、１１ 半導体基板、１２、１６、１９ 酸化膜、１３ 第１半導体層、１４ 第２半導体層、１５ 第３半導体層、１７ 第４半導体層、１８ 第５半導体層、２０ 第６半導体層、２４ 下地酸化膜、２５ 酸化防止膜、２６、２９ 溝、２８ 支持体、３０ａ〜３０ｃ 空洞部、３１ａ〜３１ｃ 埋め込み絶縁層、３２ 埋め込み絶縁体、３３ａ〜３３ｃ ゲート絶縁膜、３４ａ〜３４ｃ ゲート電極、３５ａ〜３５ｃ サイドウォール、３６ａ〜３６ｃ ソース／ドレイン層

Claims (7)

  1. 半導体基板上にエピタキシャル成長にて形成された半導体層と、
    前記半導体層下の第１の領域に埋め込まれた第１埋め込み絶縁層と、
    前記半導体層下の第２の領域に前記第１埋め込み絶縁層よりも深さの深い位置に埋め込まれた第２埋め込み絶縁層とを備えることを特徴とする半導体装置。
  2. 前記第１埋め込み絶縁層上の半導体層と前記第２埋め込み絶縁層上の半導体層とを水平方向に素子分離する素子分離絶縁膜をさらに備えることを特徴とする請求項１記載の半導体装置。
  3. 半導体基板上にエピタキシャル成長にて形成された第１半導体層と、
    前記第１半導体層上にエピタキシャル成長にて形成された第２半導体層と、
    前記半導体基板と前記第１半導体層との間の第１の領域に埋め込まれた第１埋め込み絶縁層と、
    前記第１半導体層と前記第２半導体層との間の第２の領域に埋め込まれた第２埋め込み絶縁層とを備えることを特徴とする半導体装置。
  4. 前記第１埋め込み絶縁層上の第１半導体層および第２半導体層と前記第２埋め込み絶縁層上の第２半導体層とを水平方向に素子分離する素子分離絶縁膜をさらに備えることを特徴とする請求項３記載の半導体装置。
  5. 半導体基板上の一部の領域に第１半導体層を成膜する工程と、
    前記第１半導体層よりもエッチングレートが小さな第２半導体層を前記第１半導体層が覆われるようにして前記半導体基板上に成膜する工程と、
    前記第２半導体層よりもエッチングレートが大きく前記第１半導体層と異なる位置に配置された第３半導体層を前記第２半導体層上の一部の領域に形成する工程と、
    前記第３半導体層よりもエッチングレートが小さな第４半導体層を前記第３半導体層が覆われるようにして前記第２半導体層上に成膜する工程と、
    前記第１半導体層の少なくとも一部を前記第２および第４半導体層から露出させるとともに、前記第３半導体層の少なくとも一部を前記第４半導体層から露出させる露出部を形成する工程と、
    前記露出部を介して前記第１および第３半導体層を選択的にエッチングすることにより、前記第１および第３半導体層がそれぞれ選択的に除去された第１および第２空洞部を形成する工程と、
    前記第１および第２空洞部にそれぞれ埋め込まれた第１および第２埋め込み絶縁層を形成する工程とを備えることを特徴とする半導体装置の製造方法。
  6. 前記第１半導体層と前記第３半導体層との間の境界に形成された前記第２半導体層および前記第４半導体層の段差を貫通して前記半導体基板を露出させる溝を形成する工程と、
    前記溝を介して前記第２半導体層および前記第４半導体層を前記半導体基板上で支持する支持体を形成する工程とを備えることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記半導体基板、前記第２および第４半導体層はＳｉ、前記第１および第３半導体層はＳｉＧｅであることを特徴とする請求項５または６記載の半導体装置の製造方法。
JP2006009585A 2006-01-18 2006-01-18 半導体装置および半導体装置の製造方法 Withdrawn JP2007194315A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006009585A JP2007194315A (ja) 2006-01-18 2006-01-18 半導体装置および半導体装置の製造方法
KR1020070004799A KR20070076511A (ko) 2006-01-18 2007-01-16 반도체 장치 및 반도체 장치의 제조 방법
CNA2007100017214A CN101005085A (zh) 2006-01-18 2007-01-16 半导体装置及半导体装置的制造方法
US11/624,081 US7847352B2 (en) 2006-01-18 2007-01-17 Semiconductor device and method for manufacturing the same
TW096101832A TW200733391A (en) 2006-01-18 2007-01-17 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006009585A JP2007194315A (ja) 2006-01-18 2006-01-18 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007194315A true JP2007194315A (ja) 2007-08-02

Family

ID=38262357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006009585A Withdrawn JP2007194315A (ja) 2006-01-18 2006-01-18 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7847352B2 (ja)
JP (1) JP2007194315A (ja)
KR (1) KR20070076511A (ja)
CN (1) CN101005085A (ja)
TW (1) TW200733391A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2905519B1 (fr) * 2006-08-31 2008-12-19 St Microelectronics Sa Procede de fabrication de circuit integre a transistors completement depletes et partiellement depletes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129536A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06163677A (ja) * 1992-11-20 1994-06-10 Nippondenso Co Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP4149644B2 (ja) * 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
JP2002299591A (ja) 2001-03-30 2002-10-11 Toshiba Corp 半導体装置
US6664146B1 (en) * 2001-06-01 2003-12-16 Advanced Micro Devices, Inc. Integration of fully depleted and partially depleted field effect transistors formed in SOI technology
US6461900B1 (en) * 2001-10-18 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form a self-aligned CMOS inverter using vertical device integration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129536A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH06163677A (ja) * 1992-11-20 1994-06-10 Nippondenso Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20070164318A1 (en) 2007-07-19
US7847352B2 (en) 2010-12-07
KR20070076511A (ko) 2007-07-24
CN101005085A (zh) 2007-07-25
TW200733391A (en) 2007-09-01

Similar Documents

Publication Publication Date Title
JP4644577B2 (ja) 半導体装置および半導体装置の製造方法
JP2006253181A (ja) 半導体装置および半導体装置の製造方法
JP4029885B2 (ja) 半導体装置の製造方法
JP2007173767A (ja) 半導体装置および半導体装置の製造方法
KR100861523B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2007184549A (ja) 半導体装置および半導体装置の製造方法
JP2006093268A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2007227601A (ja) 半導体装置および半導体装置の製造方法
JP4367357B2 (ja) 半導体装置の製造方法
JP2007194315A (ja) 半導体装置および半導体装置の製造方法
JP4696640B2 (ja) 半導体装置の製造方法
JP5098178B2 (ja) 半導体装置の製造方法
JP2007194547A (ja) 半導体装置および半導体装置の製造方法
JP4894245B2 (ja) 半導体装置の製造方法
JP4626500B2 (ja) 半導体装置の製造方法
JP2007207825A (ja) 半導体装置および半導体装置の製造方法
JP4670490B2 (ja) 半導体装置および半導体装置の製造方法
JP4806939B2 (ja) 半導体装置の製造方法
JP2007134548A (ja) 半導体装置および半導体装置の製造方法
JP2006041331A (ja) 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
JP2007042915A (ja) 半導体装置の製造方法
JP2007042877A (ja) 半導体装置および半導体装置の製造方法
JP2007123689A (ja) 半導体装置および半導体装置の製造方法
JP2006344769A (ja) 半導体装置および半導体装置の製造方法
JP2007201006A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100712