JP2006288035A

JP2006288035A - Power conversion system

Info

Publication number: JP2006288035A
Application number: JP2005102984A
Authority: JP
Inventors: Ikuo Yamato; 育男大和; Hiromi Inaba; 博美稲葉
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-19
Also published as: CN100517937C; CN1841908A; HK1094097A1

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power conversion system capable of minimizing the capacity of a smoothing capacitor in a DC intermediate circuit. <P>SOLUTION: This power conversion system, having the smoothing capacitor 6 between a converter 1 and an inverter 2, includes a carrier generator 301 with a phase difference and is set with a predetermined phase difference Δ between a carrier C<SB>C</SB>for PWM controlling the converter 1 and a carrier C<SB>I</SB>for PWM controlling the inverter 2 to reduce the magnitude of a current flowing through the smoothing capacitor 6 by adjusting the phase difference Δ, thus minimizing the capacitance of the smoothing capacitor 6. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、順変換部と逆変換部の間に直流電圧平滑用のコンデンサを備えた電力変換装置に係り、特に順変換部と逆変換部がパルス幅変調方式で動作する電力変換システムに関する。 The present invention relates to a power conversion device including a DC voltage smoothing capacitor between a forward conversion unit and an inverse conversion unit, and more particularly to a power conversion system in which the forward conversion unit and the reverse conversion unit operate in a pulse width modulation system.

近年、誘導電動機や同期電動機に代表される交流電動機の制御には、ＶＶＶＦインバータなどと呼ばれている可変電圧可変周波数の電力変換システムが用いられるようになっているが、このとき、一般には、コンバータ(順変換部)とインバータ(逆変換部)を、中間に直流回路をはさんで接続した電力変換システムが用いられている。 In recent years, a variable voltage variable frequency power conversion system called a VVVF inverter or the like has been used to control an AC motor represented by an induction motor or a synchronous motor. A power conversion system is used in which a converter (forward conversion unit) and an inverter (inverse conversion unit) are connected with a DC circuit in between.

そして、このような電力変換システムでは、例えば商用電源などから供給される交流(三相交流電力)をコンバータにより直流(直流電力)に変換し、直流中間回路に設けられている平滑コンデンサに充電し、この平滑コンデンサに充電された直流電圧をインバータにより、負荷である交流電動機が所望する電圧と周波数の交流(三相交流電力)に変換するようになっているもので、例えば図８に示すように構成されているものである。 In such a power conversion system, for example, alternating current (three-phase alternating current power) supplied from a commercial power source or the like is converted into direct current (direct current power) by a converter and charged to a smoothing capacitor provided in a direct current intermediate circuit. The DC voltage charged in the smoothing capacitor is converted by an inverter into AC (three-phase AC power) having a desired voltage and frequency by an AC motor as a load. For example, as shown in FIG. It is composed of.

そこで、この図８に示した電力変換システムについて詳細に説明すると、この図に示した電力変換システムは、コンバータ１とインバータ２を備え、これらをＰＷＭ(パルス幅変調)制御し、交流の商用電源３からリアクトル７を介して供給される三相交流をコンバータ１により直流に変換し、この直流をインバータ２により三相交流に変換し、三相誘導電動機などのモータ４に供給するようになっている。 Therefore, the power conversion system shown in FIG. 8 will be described in detail. The power conversion system shown in FIG. 8 includes a converter 1 and an inverter 2, which are controlled by PWM (pulse width modulation) to provide an AC commercial power supply. The three-phase alternating current supplied from 3 through the reactor 7 is converted into direct current by the converter 1, and the direct current is converted into three-phase alternating current by the inverter 2 and supplied to the motor 4 such as a three-phase induction motor. Yes.

そして、コンバータ１側では、まず、直流中間回路を構成している平滑コンデンサ６の端子間の電圧を直流電圧ｅとしてフィードバックし、これが直流電圧指令ｅ^* と一致するように、ＡＶＲ(電圧制御部)１０１により電源側の電流指令ｉ_A ^* を生成する。次に、この電流指令ｉ_A ^* に基づいて、電源側電流が指令値と一致するようなコンバータ１の電源側の電圧指令Ｅ^* を、ＡＣＲ(電流制御部)１０２により生成する。 On the converter 1 side, first, the voltage between the terminals of the smoothing capacitor 6 constituting the DC intermediate circuit is fed back as a DC voltage e, and the AVR (voltage control unit) is set so as to match the DC voltage command e ^*. ) 101 generates a current command i _A ^* on the power source side. Next, based on the current command i _A ^* , a voltage command E ^* on the power source side of the converter 1 is generated by an ACR (current control unit) 102 so that the power source side current matches the command value.

そして、この電圧指令Ｅ^* を、ＰＷＭ(パルス幅制御部)１０３により、キャリア発生手段１０４の出力である三角波状のキャリアＣ_A と比較して、ＰＷＭ制御用の点弧パルスＰ_A を生成し、コンバータ１の各スイッチング素子Ｓ_RP、Ｓ_SP、Ｓ_TP、Ｓ_RN、Ｓ_SN、Ｓ_TN をオン／オフさせ、平滑コンデンサ６の端子電圧を一定に制御すると共に、交流電源３の電流波形と力率の改善が得られるように制御する。 Then, the voltage command E ^*, the PWM (pulse width control unit) 103, as compared with the triangular waveform carrier C _A is the output of the carrier generator 104 generates a firing pulse P _A point for PWM control The switching elements S _RP , S _SP , S _TP , S _RN , S _SN , S _TN of the converter 1 are turned on / off, the terminal voltage of the smoothing capacitor 6 is controlled to be constant, and the current waveform of the AC power source 3 is Control to improve power factor.

次に、インバータ２側について説明すると、まず、ここでは、負荷として、上記したようにモータ４が接続されている場合を示している。そこで、このモータ４の速度(回転速度)Ｒをエンコーダ５により検出し、これをフィードバックし、これが速度指令Ｒ^* に一致するように、ＡＳＲ(速度制御部)２０１によりインバータ２の電流指令ｉ_B ^* を生成する。 Next, the inverter 2 side will be described. First, here, a case is shown in which the motor 4 is connected as a load as described above. Therefore, the speed (rotational speed) R of the motor 4 is detected by the encoder 5 and fed back, and the current command i _B of the inverter 2 is sent by the ASR (speed control unit) 201 so that it matches the speed command R ^*. ^{* Is} generated.

そして、この電流指令ｉ_B ^* に基づいて、モータ電流が指令値と一致するようなインバータ２の電圧指令Ｖ^* をＡＣＲ(電流制御部)２０２により生成し、これを変調波として、ＰＷＭ(パルス幅制御部)２０３によりキャリア発生手段２０４の出力である三角波状のキャリアＣ_B と比較して、ＰＷＭ制御用の点弧パルスＰ_B を生成し、コンバータ２の各スイッチング素子Ｓ_UP、Ｓ_VP、Ｓ_WP、Ｓ_UN、Ｓ_VN、Ｓ_WN をオン／オフさせ、モータ４に三相交流が供給されるように制御するのである。 Based on the current command i _B ^* , the ACR (current control unit) 202 generates a voltage command V ^* of the inverter 2 so that the motor current matches the command value. compared to triangular carrier C _B is the output of the carrier generator 204 by the width control unit) 203 generates a firing pulse P _B point for PWM control, the switching elements S _UP converter 2, S _VP, S _WP , S _UN , S _VN , and S _WN are turned on / off, and control is performed so that three-phase AC is supplied to the motor 4.

ここで、このようなＰＷＭ制御方式の電力変換システムの場合、コンバータ１の出力とインバータ２の入力は、何れもキャリアと同じ周期のパルスになるが、このとき、この図８で説明した電力変換システムでは、上記したように、コンバータ１側のキャリア発生手段１０４とインバータ２側のキャリア発生手段２０４が個別に設けてあり、コンバータ１とインバータ２がキャリアＣ_A とキャリアＣ_B の別のキャリアにより独立してＰＷＭ制御が行なわれるようになっているので、コンバータ１側の出力電流とインバータ２側の入力電流の間のパルスに位相ずれが現われてしまうのが避けられない。 Here, in the case of such a PWM control type power conversion system, both the output of the converter 1 and the input of the inverter 2 are pulses having the same cycle as that of the carrier. At this time, the power conversion described with reference to FIG. in the system, as described above, the carrier generation means 104 and the inverter 2 side of the carrier generator 204 of the converter 1 side is provided with individually converter 1 and the inverter 2 is the another carrier in the carrier C _a and carrier C _B Since PWM control is performed independently, it is inevitable that a phase shift appears in the pulse between the output current on the converter 1 side and the input current on the inverter 2 side.

このとき平滑コンデンサ６には、コンバータ１側のパルス状出力電流とインバータ２側のパルス状入力電流の差の電流が流れる。従って、これらの電流の位相にずれがあると平滑コンデンサ６に出入りする電流が増加し、電圧変動が大きくなってしまう。 At this time, a current corresponding to the difference between the pulsed output current on the converter 1 side and the pulsed input current on the inverter 2 side flows through the smoothing capacitor 6. Therefore, if there is a deviation in the phase of these currents, the current flowing into and out of the smoothing capacitor 6 increases and the voltage fluctuation increases.

しかして、このときも直流電流の変動を抑え直流電圧の平滑化を図るためには、平滑コンデンサ６の容量を増加させる必要があり、従って、図８に示した電力変換システムでは、大きな容量のコンデンサが必要になって、装置が大型化したり、コストアップになったりしてしまうという問題があった。 At this time, in order to suppress the fluctuation of the direct current and smooth the direct current voltage, it is necessary to increase the capacity of the smoothing capacitor 6. Therefore, in the power conversion system shown in FIG. There is a problem that a capacitor is required, which increases the size of the apparatus and increases the cost.

そこで、この問題に対処した技術についても従来から提案されている(例えば、特許文献１参照)。そこで、以下、この提案に係る電力変換システムについて図９により説明すると、この図９に示した電力変換システムは、図８の従来技術におけるコンバータ側のキャリア発生手段１０４とインバータ側のキャリア発生手段２０４を単一のキャリア発生手段３０４に統一したものであり、その他の構成は同じである。 In view of this, a technique for dealing with this problem has also been proposed (see, for example, Patent Document 1). The power conversion system according to this proposal will be described below with reference to FIG. 9. The power conversion system shown in FIG. 9 includes the converter-side carrier generating means 104 and the inverter-side carrier generating means 204 in the prior art of FIG. Are unified into a single carrier generating means 304, and the other configurations are the same.

そこで、この図９の電力変換システムでは、コンバータ１とインバータ２のＰＷＭ制御が、この統一されたキャリア発生手段３０４から出力される同一のキャリアＣにより行われることになり、従って、コンバータ１側のパルス状の出力電流とインバータ２側のパルス状の入力電流では、パルスの位相に差が現われる余地がなく、常に位相差ゼロを保つことになる。 Therefore, in the power conversion system of FIG. 9, the PWM control of the converter 1 and the inverter 2 is performed by the same carrier C output from the unified carrier generating means 304. Therefore, the converter 1 side There is no room for a difference in the pulse phase between the pulsed output current and the pulsed input current on the inverter 2 side, and the phase difference is always kept at zero.

この結果、この図９の電力変換システムによれば、パルス位相のずれにより平滑コンデンサ６に流れる電流が増加する虞がなくなり、その分、平滑コンデンサ６の容量が低減できることになる。
特開平４−１２１０６５号公報 As a result, according to the power conversion system of FIG. 9, there is no possibility that the current flowing through the smoothing capacitor 6 increases due to a pulse phase shift, and the capacity of the smoothing capacitor 6 can be reduced accordingly.
Japanese Patent Laid-Open No. 4-121065

上記従来技術は、コンバータ側の出力電流のパルス波形とインバータ側の入力電流のパルス波形に差がある点に配慮がされておらず、直流中間回路に容量の大きな平滑コンデンサを必要とするという問題があった。 The above prior art does not give consideration to the difference between the pulse waveform of the output current on the converter side and the pulse waveform of the input current on the inverter side, and requires a large smoothing capacitor in the DC intermediate circuit. was there.

上記従来技術では、コンバータ側とインバータ側のＰＷＭ用のキャリアを同一にしているが、コンバータ側とインバータ側ではパルス波形に差があり、このためＰＷＭ用キャリアの位相差０のとき必ずしもコンデンサ電流が最小にはならず、従って、平滑コンデンサに流れる電流の更なる抑制に問題が生じてしまうのである。 In the above prior art, the PWM carrier on the converter side and the inverter side are made the same. However, there is a difference in the pulse waveform on the converter side and the inverter side. Therefore, when the phase difference of the PWM carrier is zero, the capacitor current is not always the same. This is not minimized, and therefore causes problems in further suppressing the current flowing through the smoothing capacitor.

本発明の目的は、直流中間回路にある平滑コンデンサの容量が最小限に抑えられるようにした電力変換システムを提供することにある。 An object of the present invention is to provide a power conversion system in which the capacity of a smoothing capacitor in a DC intermediate circuit can be minimized.

上記目的は、パルス幅変調方式の順変換部とパルス幅変調方式の逆換部の間に平滑コンデンサを備えた電力変換システムにおいて、前記順変換部をパルス幅変調するためのキャリアと前記逆変換部をパルス幅変調するためのキャリアに位相差を与える手段が設けられているようにして達成される。 The object is to provide a power conversion system including a smoothing capacitor between a pulse width modulation type forward conversion unit and a pulse width modulation type reverse conversion unit, and a carrier for pulse width modulation of the forward conversion unit and the reverse conversion. This is accomplished by providing means for providing a phase difference to the carrier for pulse width modulating the part.

このとき、前記位相差が３０°以内の値に設定されているようにしても上記目的が達成され、或いは前記位相差が前記順変換部の出力電流パルスと前記逆変換部の入力電流パルスが重なる面積が最大になるときの位相差に設定されているようにしても上記目的が達成され、更には前記位相差が前記平滑コンデンサに流れる電流が最小になるときの位相差に設定されているようにしても上記目的が達成される。 At this time, even if the phase difference is set to a value within 30 °, the above object is achieved, or the phase difference is determined so that the output current pulse of the forward conversion unit and the input current pulse of the reverse conversion unit are The above object is achieved even if the phase difference is set to the maximum when the overlapping area is maximized, and further, the phase difference is set to the phase difference when the current flowing through the smoothing capacitor is minimized. Even if it does, the said objective is achieved.

本発明によれば、平滑コンデンサの容量を増加させなくても直流中間回路の電圧変動が抑えられるので、システムの小型化と低コスト化を得ることができる。 According to the present invention, voltage fluctuation of the DC intermediate circuit can be suppressed without increasing the capacity of the smoothing capacitor, so that the system can be reduced in size and cost.

以下、本発明による電力変換システムについて、図示の実施の形態により詳細に説明する。 Hereinafter, the power conversion system by this invention is demonstrated in detail by embodiment of illustration.

図１は、本発明の一実施形態で、図において、３０１は位相差付キャリア発生手段で、これは、三角波状のキャリアＣ_C と、このキャリアＣ_C に対して所定の位相差Δを持った三角波状のキャリアＣ_I の２種のキャリアを発生し、それぞれをＰＷＭ１０３とＰＷＭ２０３に供給する働きをするものであるが、その他の構成は、図８と図９で説明した従来技術による電力変換システムと同じである。 FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numeral 301 denotes carrier generation means with phase difference, which has a triangular wave carrier C _C and a predetermined phase difference Δ with respect to the carrier C _C. Two types of carriers, triangular wave carrier C _I , are generated and supplied to PWM 103 and PWM 203, respectively. Other configurations are the power conversion according to the prior art described with reference to FIGS. Same as the system.

そして、この図１の実施形態でも、まず、コンバータ１側では、平滑コンデンサ６の端子間の電圧を直流電圧ｅとしてフィードバックし、これが直流電圧指令ｅ^* と一致するように、ＡＶＲ１０１により電源側の電流指令ｉ_A ^* を生成する。次に、この電流指令ｉ_A ^* に基づいて、電源側電流が指令値と一致するようなコンバータ１の電源側の電圧指令Ｅ^* を、ＡＣＲ１０２により生成する。 Also in the embodiment of FIG. 1, first, on the converter 1 side, the voltage between the terminals of the smoothing capacitor 6 is fed back as a DC voltage e, and the AVR 101 causes the voltage on the power source side so that it matches the DC voltage command e ^* . _A current command i _A ^* is generated. Next, based on the current command i _A ^* , a voltage command E ^* on the power source side of the converter 1 is generated by the ACR 102 so that the power source side current matches the command value.

そして、この電圧指令Ｅ^* を、ＰＷＭ１０３により、位相差付キャリア発生手段３０４から出力されるキャリアＣ_C と比較してＰＷＭ制御用の点弧パルスＰ_A を生成し、コンバータ１の各スイッチング素子Ｓ_RP、Ｓ_SP、Ｓ_TP、Ｓ_RN、Ｓ_SN、Ｓ_TN をオン／オフさせ、平滑コンデンサ６の端子電圧を一定に制御すると共に、交流電源３の電流波形と力率の改善が得られるようにしている。 Then, the voltage command E ^*, the PWM 103, generates a firing pulse P _A point for PWM control as compared with the carrier C _C outputted from the phase difference with a carrier generating unit 304, the switching elements S of the converter 1 _{_{_{RP, S SP, S TP,}}} S RN, S SN, is turned on / off S _TN, controls the terminal voltage of the smoothing capacitor 6 at a constant, so that the improvement of the current waveform and the power factor of the AC power source 3 is obtained I have to.

同じくインバータ２側では、エンコーダ５により検出したモータ４の速度Ｒをフィードバックし、これが速度指令Ｒ^* に一致するように、ＡＳＲ２０１によりインバータ２の電流指令ｉ_B ^* を生成する。 Similarly, on the inverter 2 side, the speed R of the motor 4 detected by the encoder 5 is fed back, and the current command i _B ^* of the inverter 2 is generated by the ASR 201 so that this matches the speed command R ^* .

そして、この電流指令ｉ_B ^* に基づいて、モータ電流が指令値と一致するようなインバータ２の電圧指令Ｖ^* をＡＣＲ２０２により生成し、これを変調波として、ＰＷＭ２０３により位相差付キャリア発生手段３０４の出力である別のキャリアＣ_I と比較して、ＰＷＭ制御用の点弧パルスＰ_B を生成し、コンバータ２の各スイッチング素子Ｓ_UP、Ｓ_VP、Ｓ_WP、Ｓ_UN、Ｓ_VN、Ｓ_WN をオン／オフさせ、モータ４に三相交流が供給されるようにしている。 Based on the current command i _B ^* , the ACR 202 generates a voltage command V ^* for the inverter 2 such that the motor current matches the command value. This is used as a modulated wave, and the PWM 203 generates a carrier with phase difference 304. compared to another carrier C _I is the output, generates a firing pulse P _B point for PWM control, the switching elements S _UP converter _{_{2, S VP, S WP,}} S UN, S VN, S WN Is turned on / off so that a three-phase alternating current is supplied to the motor 4.

従って、この図１の実施形態でも、コンバータ１とインバータ２がＰＷＭ制御され、商用電源３から供給される三相交流をコンバータ１により直流に変換し、この直流をインバータ２により三相交流に変換し、三相誘導電動機などのモータ４に供給するように動作する点では、上記した従来技術による電力変換システムと同じであり、異なっているのは、ＰＷＭ２０３において使用されているキャリアが、ＰＷＭ１０３において使用されているキャリアＣ_C に対して所定の位相差Δを持った別のキャリアＣ_I になっている点にある。 Therefore, also in the embodiment of FIG. 1, the converter 1 and the inverter 2 are PWM-controlled, and the three-phase alternating current supplied from the commercial power supply 3 is converted into direct current by the converter 1, and this direct current is converted into three-phase alternating current by the inverter 2. However, it is the same as the conventional power conversion system described above in that it operates so as to be supplied to the motor 4 such as a three-phase induction motor. The difference is that the carrier used in the PWM 203 is The other carrier C _I has a predetermined phase difference Δ with respect to the carrier C _C used.

そして、この結果、この図１の実施形態では、コンバータ１から出力される電流のパルス位相はキャリアＣ_C と同じ位相になり、インバータ２に入力される電流のパルス位相はキャリアＣ_I と同じ位相になるので、結局、コンバータ１から出力される電流のパルス位相とインバータ２に入力される電流のパルス位相には位相差Δに相当するずれが与えられていることになる。 Then, as a result, in the embodiment of FIG. 1, the pulse phase of the current output from the converter 1 is the same phase as the carrier C _C, the pulse phase of the current input to the inverter 2 is in phase with the carrier C _I Therefore, as a result, a deviation corresponding to the phase difference Δ is given between the pulse phase of the current output from the converter 1 and the pulse phase of the current input to the inverter 2.

上述したように、平滑コンデンサ６には、コンバータ１側のパルス状出力電流とインバータ２側のパルス状入力電流の差の電流が流れる。従って、これらの電流のパルス位相にずれがあれば、平滑コンデンサ６に出入りする電流が増加してしまうであろうことは、容易に推測できる。 As described above, the smoothing capacitor 6 flows through the difference between the pulsed output current on the converter 1 side and the pulsed input current on the inverter 2 side. Therefore, it can be easily estimated that if there is a deviation in the pulse phase of these currents, the current flowing into and out of the smoothing capacitor 6 will increase.

そこで、図９で説明した従来技術では、コンバータ１側とインバータ２側で同じキャリアＣを用い、コンバータ１側のパルス状出力電流とインバータ２側のパルス状入力電流の位相差をゼロにしているのであるが、ここで、図２は、このときのキャリアの位相差に対するコンデンサ電流(平滑コンデンサ６に出入りする電流)の大きさを、負荷の大きさをパラメータにして評価した特性図である。 9, the same carrier C is used on the converter 1 side and the inverter 2 side, and the phase difference between the pulsed output current on the converter 1 side and the pulsed input current on the inverter 2 side is made zero. However, FIG. 2 is a characteristic diagram in which the magnitude of the capacitor current (current flowing into and out of the smoothing capacitor 6) with respect to the carrier phase difference at this time is evaluated using the magnitude of the load as a parameter.

このとき図２では、キャリア位相差が９０°のときを基準とし、このときのコンデンサ電流の値を１．０に正規化して示したものであり、ここにいうキャリア位相差とはコンバータ１のキャリア位相に対してインバータ２のキャリア位相を引いたものである。また、負荷とはインバータ２の出力電力のことであり、定格出力を１００％としている。 At this time, in FIG. 2, the case where the carrier phase difference is 90 ° is used as a reference, and the capacitor current value at this time is normalized to 1.0. The carrier phase of the inverter 2 is subtracted from the carrier phase. The load is the output power of the inverter 2 and the rated output is 100%.

そして、この図２から判ることは、コンバータ１とインバータ２のキャリアの位相が異なっていれば、コンデンサ電流は確かに増加するが、しかし、コンバータ１とインバータ２のキャリアの位相が同一(位相差０)の場合が必ずしもコンデンサ電流が最小になるための条件ではないということである。 As can be seen from FIG. 2, if the carrier phases of the converter 1 and the inverter 2 are different, the capacitor current certainly increases. However, the carrier phases of the converter 1 and the inverter 2 are the same (phase difference). The case of 0) is not necessarily a condition for minimizing the capacitor current.

なお、このことは、コンバータ１の出力電流パルスとインバータ２の入力電流パルスに波形の違いがあることに起因するものと推測される。パルス波形が同じなら、位相差ゼロにすればコンバータ１から出力される電流の全てがインバータ２に入力されてしまうことになるので、理論上はコンデンサ電流ゼロになる筈だからである。 This is presumably due to the difference in waveform between the output current pulse of the converter 1 and the input current pulse of the inverter 2. If the pulse waveforms are the same, if the phase difference is zero, all of the current output from the converter 1 will be input to the inverter 2, so that the capacitor current should theoretically be zero.

そして、このようにパルス波形が異なっていた場合、コンデンサ電流が最小になる条件は、双方のパルスが重なっている面積が最大になったときとなる筈であり、このときパルスが重なっている面積は、位相を変えることにより変化する。そこでパルスの位相、つまりキャリアの位相を調整してやればコンデンサ電流を最小にできることが判る。 If the pulse waveforms are different in this way, the condition that the capacitor current is minimized should be when the area where both pulses overlap is maximized, and the area where the pulses overlap at this time Changes by changing the phase. Therefore, it can be seen that the capacitor current can be minimized by adjusting the pulse phase, that is, the carrier phase.

ここで、この図１の実施形態によれば、コンバータ１から出力される電流のパルス位相とインバータ２に入力される電流のパルス位相には位相差Δに相当するずれが与えられている。そこで、この位相差Δを調整することによりコンデンサ電流を最小値にすることができる。 Here, according to the embodiment of FIG. 1, a shift corresponding to the phase difference Δ is given between the pulse phase of the current output from the converter 1 and the pulse phase of the current input to the inverter 2. Therefore, the capacitor current can be minimized by adjusting the phase difference Δ.

このとき図２の例では、コンデンサ電流の最小値は位相差Δが約３０°のときで、この場合、コンデンサ電流０．５〜０．６となり、位相差Δが０のときのコンデンサ電流０．６〜０．７に比してコンデンサ電流を少なくすることができ、従って、この実施形態によれば、平滑コンデンサ６の容量が少なくて済み、装置を小型化することができる。 In this case, in the example of FIG. 2, the minimum value of the capacitor current is when the phase difference Δ is about 30 °. In this case, the capacitor current is 0.5 to 0.6, and the capacitor current 0 when the phase difference Δ is 0. The capacitor current can be reduced as compared with .6 to 0.7. Therefore, according to this embodiment, the capacity of the smoothing capacitor 6 can be reduced, and the apparatus can be downsized.

ところで、近年は、このような電力変換システムの場合、コンバータとインバータの制御にマイクロコンピュータ、いわゆるマイコンを用いるのが通例である。そこで、次に、マイコン制御による本発明の一実施形態について説明する。 By the way, in recent years, in the case of such a power conversion system, it is usual to use a microcomputer, so-called microcomputer, for controlling the converter and the inverter. Then, next, one Embodiment of this invention by microcomputer control is described.

まず、図３は、図１の実施形態において、コンバータ１とインバータ２、それに平滑コンデンサ６からなる主回路以外の部分をＭＰＵ(マイクロプロセッサ)１０００で構成した場合の一例を示したもので、このためＭＰＵ１０００には、図示のように、ＣＰＵ１００１とＰＷＭタイマユニット１００２、１００３、出力ポート１００４、１００５、それに入力ポート１００６を備えている。なお、このＭＰＵ１０００には、以下の説明に必要な部分だけを示したもので、実際にはレジスタやメモリなどの周辺ユニットも含んでいる。 First, FIG. 3 shows an example in which the part other than the main circuit composed of the converter 1, the inverter 2, and the smoothing capacitor 6 in the embodiment of FIG. 1 is configured by an MPU (microprocessor) 1000. Therefore, the MPU 1000 includes a CPU 1001, PWM timer units 1002, 1003, output ports 1004, 1005, and an input port 1006, as shown. The MPU 1000 shows only the parts necessary for the following description, and actually includes peripheral units such as registers and memories.

そして、ＣＰＵ１００１は、入力ポート１００６から必要なデータを取り込み、図１に示した制御系の機能を演算処理より実現し、その演算結果としてコンバータ１の変調信号をＰＷＭタイマユニット１００２に供給すると共に、インバータ２の変調信号をＰＷＭタイマユニット１００３に供給し、それぞれのＰＷＭタイマユニット１００２、１００３によりＰＷＭ制御を行い、コンバータ１の点弧パルスＰＡとインバータ２の点弧パルスＰＢをそれぞれ出力ポート１００４、１００５から出力するようにプログラム構成されている。 The CPU 1001 fetches necessary data from the input port 1006, realizes the control system function shown in FIG. 1 through arithmetic processing, supplies the modulation signal of the converter 1 to the PWM timer unit 1002 as the arithmetic result, and The modulation signal of the inverter 2 is supplied to the PWM timer unit 1003 and PWM control is performed by the PWM timer units 1002 and 1003, and the ignition pulse PA of the converter 1 and the ignition pulse PB of the inverter 2 are output ports 1004 and 1005, respectively. The program is configured to output from.

このとき、これらＰＷＭタイマユニット１００２、１００３の中には図示してないタイマカウンタがあり、これがアップカウントとダウンカウントすることによりＰＷＭのためのキャリア信号が得られるようになっている。そこで、以下、このときの詳しい動作について、図４により説明する。 At this time, the PWM timer units 1002 and 1003 have timer counters (not shown), which can count up and down to obtain a carrier signal for PWM. The detailed operation at this time will be described below with reference to FIG.

まず、ＰＷＭタイマユニット１００２にはレジスタがあり、これに電圧指令Ｅ^* がセットされる。ここで、この電圧指令Ｅ^* は、図４(a)に示すように、上側のラインＨと下側のラインＬの間隔が指令された電圧の値に相当している。そして、この電圧指令Ｅ^* がキャリアＣと比較され、一致した時点で、図示のように、ＰＷＭパルスＰ_A が発生される。そこで、これが出力ポート１００４から出力され、この結果、コンバータ１から電圧指令Ｅ^* に対応した電圧の直流が出力されることになる。 First, the PWM timer unit 1002 has a register to which a voltage command E ^* is set. In this voltage command E ^* , as shown in FIG. 4A, the interval between the upper line H and the lower line L corresponds to the commanded voltage value. Then, the voltage command E ^* is compared with the carrier C, and matched point, as shown, PWM pulses P _A is generated. This is output from the output port 1004. As a result, the converter 1 outputs a direct current having a voltage corresponding to the voltage command E ^* .

一方、ＰＷＭタイマユニット１００３ででも同じくレジスタがあり、これに電圧指令Ｖ^* がセットされる。そして、この電圧指令Ｖ^* の場合も、図４(b)に示すように、上側のラインＨと下側のラインＬの間隔が電圧値に相当しているが、更に、この場合は、これがインバータ２の出力周波数に応じて正弦波状に変化していることになる。 On the other hand, the PWM timer unit 1003 also has a register, to which the voltage command V ^* is set. Also in the case of this voltage command V ^* , as shown in FIG. 4 (b), the interval between the upper line H and the lower line L corresponds to the voltage value. It changes in a sine wave shape according to the output frequency of the inverter 2.

そして、この電圧指令Ｖ^* がキャリアＣ_Δ と比較され、一致した時点で、図示のように、ＰＷＭパルスＰ_B を発生される。そこで、これが出力ポート１００５から出力され、この結果、インバータ２から電圧指令Ｖ^* に対応した電圧の三相交流が出力されることになる。 Then, this voltage command V ^* is compared with the carrier C _Δ, and when it coincides, a PWM pulse P _B is generated as shown in the figure. This is output from the output port 1005. As a result, the inverter 2 outputs a three-phase AC voltage corresponding to the voltage command V ^* .

ところで、このＣＰＵ１００１は、更に図５のフローチャートに示す処理を実行するようにプログラム構成されている。ここで、この図５のフローチャートによる処理は、上記したＰＷＭタイマユニット１００２、１００３を起動するとき１度だけ実行され、この後、上記したＰＷＭタイマユニット１００２、１００３によるＰＷＭパルスＰ_A とＰＷＭパルスＰ_B の発生に必要な処理の実行に移行することになる。 Incidentally, the CPU 1001 is further configured as a program so as to execute the processing shown in the flowchart of FIG. Here, the process according to the flow chart in FIG. 5, only once when starting the PWM timer unit 1002 and 1003 described above are executed, and thereafter, PWM pulses P _A and PWM pulses P by PWM timer unit 1002 and 1003 as described above Transition to execution of processing necessary for occurrence of _B.

まず、この図５の処理はＰ１０１から入り、ここからＰ１０２とＰ１０３の処理において、ＰＷＭタイマユニット１００２、１００３の動作モード設定などの初期設定を行なう。そして、この後、まずＰ１０４でＰＷＭタイマユニット１００２内のタイマカウンタのカウントを開始させ、次いでＰ１０５で所定時間の経過を待ち、Ｐ１０６でＰＷＭタイマユニット１００３内のタイマカウンタのカウントを開始するのである。 First, the processing of FIG. 5 starts from P101, and in the processing of P102 and P103, initial setting such as operation mode setting of the PWM timer units 1002 and 1003 is performed. After that, first, the count of the timer counter in the PWM timer unit 1002 is started in P104, then the elapse of a predetermined time is waited in P105, and the count of the timer counter in the PWM timer unit 1003 is started in P106.

この結果、ＰＷＭタイマユニット１００２がタイマカウント開始したときからＰＷＭタイマユニット１００３がタイマカウント開始するまでに、Ｐ１０５に設定した所定時間だけ遅れが与えられ、この遅れに相当してコンバータ１とインバータ２のキャリアに位相差Δが与えられることになり、従って、このときの所定時間を適切な値、すなわち平滑コンデンサ６の電流低減に必要な値に設定することにより、平滑コンデンサ６の容量低減を得ることができる。 As a result, a delay of a predetermined time set in P105 is given from when the PWM timer unit 1002 starts the timer count to when the PWM timer unit 1003 starts the timer count. A phase difference Δ is given to the carrier. Therefore, by setting the predetermined time at this time to an appropriate value, that is, a value necessary for reducing the current of the smoothing capacitor 6, a reduction in the capacity of the smoothing capacitor 6 can be obtained. Can do.

ところで、図３の実施形態では、コンバータ１の制御とインバータ２の制御を１基のＭＰＵ１０００で行うものであるが、それぞれ別のＭＰＵを用いるようにしても良く、この場合、図６に示すように、一方のＭＰＵ２０００によりコンバータ１の点弧パルスＰ_A を生成させ、他方のＭＰＵ３０００によりインバータ２の点弧パルスＰ_B を生成させることになる。 In the embodiment of FIG. 3, the control of the converter 1 and the control of the inverter 2 are performed by one MPU 1000. However, different MPUs may be used, and in this case, as shown in FIG. to, by one MPU2000 to produce a firing pulse P _a point converter 1, so that to produce a firing pulse P _B point of the inverter 2 by the other MPU3000.

このためＰＵ２０００は、コンバータ１の制御に必要な処理をＣＰＵ２００１の演算より実現し、その演算結果としてコンバータ１の変調信号をＰＷＭタイマユニット２００２に供給してＰＷＭ制御を行い、コンバータ２の点弧パルスＰ_A を出力ポート２００４から出力する。 For this reason, the PU 2000 realizes the processing necessary for the control of the converter 1 by the calculation of the CPU 2001, supplies the modulation signal of the converter 1 to the PWM timer unit 2002 as the calculation result, performs the PWM control, and performs the ignition pulse of the converter 2. and outputs the P _a from the output port 2004.

同様にＭＰＵ３０００は、インバータ２の制御に必要な処理をＣＰＵ３００１の演算処理より実現し、その演算結果としてインバータ２の変調信号をＰＷＭタイマユニット３００２に供給してＰＷＭ制御を行い、コンバータ２の点弧パルスＰ_B を出力ポート３００４から出力する。 Similarly, the MPU 3000 realizes the processing necessary for controlling the inverter 2 by the arithmetic processing of the CPU 3001, supplies the modulation signal of the inverter 2 to the PWM timer unit 3002 as the arithmetic result, performs PWM control, and starts the converter 2. The pulse P _B is output from the output port 3004.

次に、図７は、この図６の実施形態において、図１の位相差付キャリア発生手段３０１に係る動作に必要な処理を示したフローチャートで、図７(a)は、ＭＰＵ２０００のＰＷＭタイマユニット２００２を起動するときの処理フローで、同図(b)、(c)は、ＭＰＵ３０００のＰＷＭタイマユニット３００２を起動するときの処理フローであり、これらは、何れも通常の制御に移行する前に１度だけ実行され、このときＰ２０１とＰ３０１の処理に入る。 FIG. 7 is a flowchart showing processing necessary for the operation of the carrier generation unit 301 with phase difference of FIG. 1 in the embodiment of FIG. 6, and FIG. 7 (a) is a PWM timer unit of the MPU 2000. (B) and (c) are the processing flows when starting the PWM timer unit 3002 of the MPU 3000, both of which are before the transition to normal control. It is executed only once, and at this time, the processing of P201 and P301 is entered.

図７(a)のＭＰＵ２０００による処理においては、Ｐ２０１から入って処理Ｐ２０２によりＰＷＭタイマユニット２００２の動作モード設定などの初期設定を行った後、処理Ｐ２０３で出力ポート２００４にＭＰＵ３０００への割り込み信号を出力する。その後、処理Ｐ２０４でＰＷＭタイマユニット２００２内にある図示してないタイマカウンタのカウントを開始する。 In the processing by the MPU 2000 in FIG. 7A, after entering from P201 and performing initial setting such as operation mode setting of the PWM timer unit 2002 by processing P202, an interrupt signal to the MPU 3000 is output to the output port 2004 in processing P203. To do. Thereafter, in a process P204, a timer counter (not shown) in the PWM timer unit 2002 starts counting.

図７(b)のＭＰＵ３０００による処理では、Ｐ３０１から入って処理Ｐ３０２によりＰＷＭタイマユニット３００２の動作モード設定などの初期設定を行った後、処理Ｐ３０３で割り込み待ち状態で待機する。そして、割り込みポート３００４において、ＭＰＵ２０００からの割り込み信号が検出されたらＰ４０１から処理に入り、処理Ｐ４０２で所定時間経過するのを待ち、処理Ｐ４０３でＰＷＭタイマユニット３００２内にある図示してないタイマカウンタのカウントを開始するのである。 In the process by the MPU 3000 in FIG. 7B, after entering from P301 and performing initial setting such as operation mode setting of the PWM timer unit 3002 by process P302, the process waits in an interrupt waiting state in process P303. When an interrupt signal from the MPU 2000 is detected at the interrupt port 3004, the process starts from P401, waits for a predetermined time to elapse in process P402, and in a process P403, a timer counter (not shown) in the PWM timer unit 3002 is shown. The count starts.

これにより、コンバータ１とインバータ２のキャリアの位相差Δが、Ｐ１０５の処理に設定した所定時間により確保され、平滑コンデンサ６の電流を低減することができる。しかもこの実施形態の場合、図３の実施形態におけるＣＰＵ１００１と同じ演算負荷を、ＣＰＵ２００１とＣＰＵ３００１の２基に分割できるので、図３のＭＰＵ１０００に比較してコストを抑えることができ、従って、低コスト化が図れるという効果がある。 Thereby, the carrier phase difference Δ between the converter 1 and the inverter 2 is ensured by the predetermined time set in the process of P105, and the current of the smoothing capacitor 6 can be reduced. In addition, in the case of this embodiment, the same calculation load as that of the CPU 1001 in the embodiment of FIG. 3 can be divided into two units, the CPU 2001 and the CPU 3001, so that the cost can be reduced compared with the MPU 1000 of FIG. There is an effect that can be achieved.

なお、以上に説明した実施形態では、図示されているように、コンバータ１のスイッチング素子Ｓ_RP、Ｓ_SP、Ｓ_TP、Ｓ_RN、Ｓ_SN、Ｓ_TN とコンバータ２のスイッチング素子Ｓ_UP、Ｓ_VP、Ｓ_WP、Ｓ_UN、Ｓ_VN、Ｓ_WN が、何れもＩＧＢＴの場合について説明したが、ＦＥＴ(電界効果トランジスタ)など他の半導体素子によって実施してもよいことは言うまでもない。 In the embodiment described above, as shown, the switching elements S _RP , S _SP , S _TP , S _RN , S _SN , S _TN of the converter 1 and the switching elements S _UP , S _{VP of the} converter 2 are shown. , S _WP , S _UN , S _VN , S _WN are all IGBTs, but it goes without saying that they may be implemented by other semiconductor elements such as FETs (field effect transistors).

本発明による電力変換システムの一実施形態を示すブロック構成図である。It is a block block diagram which shows one Embodiment of the power conversion system by this invention. 電力変換システムにおけるコンデンサ電流の特性図である。It is a characteristic view of the capacitor current in the power conversion system. 本発明の一実施形態における制御系の一例を示すブロック構成図である。It is a block block diagram which shows an example of the control system in one Embodiment of this invention. ＰＷＭタイマユニットの動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of a PWM timer unit. 本発明の一実施形態における制御系の一例の動作を示すフローチャートである。It is a flowchart which shows operation | movement of an example of the control system in one Embodiment of this invention. 本発明の一実施形態における制御系の他の一例を示すブロック構成図である。It is a block block diagram which shows another example of the control system in one Embodiment of this invention. 本発明の一実施形態における制御系の他の一例の動作を示すフローチャートである。It is a flowchart which shows operation | movement of another example of the control system in one Embodiment of this invention. 従来技術による電力変換システムの一例を示すブロック構成図である。It is a block block diagram which shows an example of the power conversion system by a prior art. 従来技術による電力変換システムの他の一例を示すブロック構成図である。It is a block block diagram which shows another example of the power conversion system by a prior art.

Explanation of symbols

１：コンバータ
２：インバータ
３：商用電源
４：モータ(交流電動機)
５：エンコーダ
６：平滑コンデンサ
１０１、２０１：ＡＶＲ(電圧制御部)
１０２、２０２：ＡＣＲ(電流制御部)
１０３、２０３：ＰＷＭ(パルス幅制御部)
１０４、２０４：キャリア発生手段
３０１：位相差付キャリア発生手段
１０００、２０００、３０００：ＭＰＵ
１００１、２００１、３００１：ＣＰＵ
１００２、１００３、２００２、３００２：ＰＷＭタイマユニット
1: Converter 2: Inverter 3: Commercial power supply 4: Motor (AC motor)
5: Encoder 6: Smoothing capacitor 101, 201: AVR (voltage control unit)
102, 202: ACR (current control unit)
103, 203: PWM (pulse width control unit)
104, 204: Carrier generating means 301: Carrier generating means with phase difference 1000, 2000, 3000: MPU
1001, 2001, 3001: CPU
1002, 1003, 2002, 3002: PWM timer unit

Claims

In the power conversion system including a smoothing capacitor between the forward conversion unit of the pulse width modulation method and the reverse conversion unit of the pulse width modulation method,
A power conversion system comprising means for providing a phase difference between a carrier for pulse width modulation of the forward conversion unit and a carrier for pulse width modulation of the reverse conversion unit.

The power conversion system according to claim 1,
The power conversion system, wherein the phase difference is set to a value within 30 °.

The power conversion system according to claim 1,
The power conversion system according to claim 1, wherein the phase difference is set to a phase difference when the area where the output current pulse of the forward conversion unit and the input current pulse of the reverse conversion unit overlap is maximized.

The power conversion system according to claim 1,
The power conversion system according to claim 1, wherein the phase difference is set to a phase difference when a current flowing through the smoothing capacitor is minimized.