JP2005121843A

JP2005121843A - 電流出力型半導体回路

Info

Publication number: JP2005121843A
Application number: JP2003355621A
Authority: JP
Inventors: Hitoshi Tsuge; 仁志柘植
Original assignee: Toshiba Matsushita Display Technology Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2003-10-15
Filing date: 2003-10-15
Publication date: 2005-05-12

Abstract

【課題】電流出力型の半導体回路において、基準となる電流（１階調あたりの電流）を各出力に分配する際にトランジスタの特性ばらつきにより、出力電流にばらつきが生じる。
【解決手段】１階調あたりの電流値を設定する基準電流生成部７０３と、各階調に対応する電流を供給する階調基準電流生成部７０４と、映像信号を階調に応じた電流量に変換するデジタル−アナログ変換部７０６と、前記デジタル−アナログ変換部を動作させるかどうかを制御するチップイネーブル信号生成部７０７と、各出力に映像信号に対応する電流を分配するためのシフトレジスタ２１と、分配された電流を１水平走査期間の間保持するための電流保持手段７０２ａ〜７０２ｃとを具備し、前記電流保持手段が、２つのカレントコピア回路からなることを特徴とする電流出力型半導体回路。
【選択図】図７０

Description

本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う電流出力型半導体回路に関する。

有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。

一般的な有機発光素子の素子構造の断面図を図４に示す。有機層４２が陰極４１及び陽極４３により挟まれた構成となっている。これに直流電源４４を接続すると、陽極４３から正孔が、陰極４１から電子が有機層４２に注入される。注入された正孔及び電子は有機層４２内を電源４４により形成された電界により対極に移動する。移動途中において電子と正孔が有機層４２内で再結合し、励起子を生成する。励起子のエネルギーが失活する過程において発光が観測される。発光色は励起子の持つエネルギーにより異なり、およそ有機層４２の持つエネルギーバンドギャップの値に対応したエネルギーの波長を持つ光となる。

有機層内で発生した光を外部に取り出すため、電極のうち少なくとも一方は可視光領域で透明な材料が用いられる。陰極には、有機層への電子注入を容易にするため仕事関数の低い材料が用いられる。例えば、アルミニウム、マグネシウム、カルシウムなどである。耐久性、さらなる低仕事関数化のためにこれらの合金や、アルミリチウム合金といった材料が用いられることがある。

一方陽極は正孔注入の容易性からイオン化ポテンシャルの大きいものを用いる。また陰極が透明性を持たないため、こちらの電極に透明性材料を用いることが多い。そのため一般的には、ＩＴＯ（Indium Tin Oxide）、金、インジウム亜鉛酸化物（ＩＺＯ）などが用いられる。

近年では低分子材料を用いた有機発光素子において、発光効率を高めるため、有機層４２を複数の層で構成することがある。これにより、各層で、キャリア注入、発光領域へのキャリア移動、所望の波長を持つ光の発光の機能を分担することが可能となり、それぞれに効率のよい材料を用いることで、より効率の高い有機発光素子を作成することが可能となる。

このようにして形成された有機発光素子は、図５（ａ）に示すように輝度は電流に対して比例し、図５（ｂ）に示すように電圧に対しては非線形な関係となる。それゆえ階調制御を行うには、電流値により制御を行う方がよい。

アクティブマトリクス型の場合、電圧駆動方式と電流駆動方式の２通りがある。

電圧駆動方式は電圧出力型のソースドライバを用い、画素内部において電圧を電流に変換し、変換した電流を有機発光素子に供給する方法である。

この方法では画素毎に設けられたトランジスタにより電圧電流変換を行うことから、このトランジスタの特性ばらつきに応じて、出力電流にばらつきが発生し、輝度むらが生じる問題がある。

電流駆動方式は電流出力型のソースドライバを用い、画素内部では１水平走査期間出力された電流値を保持する機能のみを持たせ、ソースドライバと同じ電流値を有機発光素子に供給する方法である（例えば、特許文献１を参照）。

電流駆動方式の例を図６に示す。図６の方式は画素回路にカレントコピア方式を用いたものである。

図７に図６の画素６７の動作時の回路を示す。

画素が選択されたときには図７（ａ）に示すようにその行のゲート信号線６１ａはスイッチを導通状態とするように、６１ｂは非導通状態となるようにゲートドライバ３５から信号が出力される。このときの画素回路の様子を図７（ａ）に示す。このときソースドライバ３６に引き込まれる電流であるソース信号線６０に流れる電流は点線７１で示した経路を流れる。よってトランジスタ６２にはソース信号線６０に流れる電流と同一電流が流れる。すると節点７２の電位はトランジスタ６２の電流電圧特性に応じた電位となる。

次に非選択状態となるとゲート信号線６１により図７（ｂ）に示すような回路となる。ＥＬ電源線６４から有機発光素子６３に７３で示す点線の経路で電流が流れる。この電流は節点７２の電位とトランジスタ６２の電流電圧特性により決まる。

図７（ａ）と（ｂ）において節点７２の電位は変化しない。従って同一トランジスタ６２に流れるドレイン電流は図７（ａ）と（ｂ）において同一となる。これによりソース信号線６０に流れる電流値と同じ値の電流が有機発光素子６３に流れる。トランジスタ６２の電流電圧特性にばらつきがあっても原理上電流７１と７３の値には影響がなく、トランジスタの特性ばらつきの影響のない均一な表示を実現できる。

従って、均一な表示を得るためには電流駆動方式を用いる必要があり、そのためにはソースドライバ３６は電流出力型のドライバＩＣでなければならない。

階調に応じた電流値を出力する電流ドライバＩＣの出力段の例を図１０に示す。表示階調データ５４に対し、デジタルアナログ変換部１０６によりアナログの電流出力を１０４より行う。アナログデジタル変換部は、複数個（少なくとも階調データ５４のビット数）の階調表示用電流源１０３とスイッチ１０８及び、１つあたりの階調表示用電流源１０３が流す電流値を規定する共通ゲート線１０７から構成される。

図１０では３ビットの入力１０５に対しアナログ電流を出力する。ビットの重みに応じた数の電流源１０３を電流出力１０４に接続するかをスイッチ１０８により選択することで、例えばデータ１の場合は、電流源１０３が１つ分の電流、データ７の場合は７つ分の電流といったように階調に応じた電流が出力できる。この構成をドライバの出力数に応じた数だけ１０６を並べることで電流出力型ドライバが実現可能である。トランジスタ１０３の温度特性を補償するため共通ゲート線１０７の電圧は分配用ミラートランジスタ１０２により決められる。トランジスタ１０２と電流源群１０３はカレントミラー構成となり、基準電流８９の値に応じて１階調あたりの電流が決められる。この構成により、階調により出力電流が変化し、かつ１階調あたりの電流は基準電流により決まる。

有機発光素子を用いた表示装置の例を図２１から図２３にしめす。図２１（ａ）、図２１（ｂ）はテレビ、図２２はデジタルカメラもしくはデジタルビデオカメラ、図２３は携帯情報端末を示している。有機発光素子は応答速度が速いため動画を表示する機会の多いこれらの表示装置にふさわしい表示パネルである。
特開２００１−１４７６５９号公報

近年携帯情報端末においても多色化が進み、６万５千色もしくは２２万色表示が主流となってきている。ドライバＩＣの入力信号がＲＧＢデジタルインターフェースの場合１６ビットもしくは１８ビット必要となる。従って入力信号線数が１６から１８本データの転送のみで必要となる。他にもシフトレジスタの動作用信号や、各種レジスタの設定などのために信号線が必要となる。

そのため配線数が多くなり、例えば図３のように、表示パネル３３に対し、コントロールＩＣ３１からソースドライバＩＣ３６間の配線が多くなる。そのため、フレキシブル基板３２が大きくなったり、多層基板を用いるなどコストが高くなる問題がある。

本発明は上記の課題に鑑みてなされたものであり、第１の本発明は、１階調あたりの電流値を設定する基準電流生成部と、
各階調に対応する電流を供給する階調基準電流生成部と、
映像信号を階調に応じた電流量に変換するデジタル−アナログ変換部と、
前記デジタル−アナログ変換部を動作させるかどうかを制御するチップイネーブル信号生成部と、
各出力に映像信号に対応する電流を分配するためのシフトレジスタと、
分配された電流を１水平走査期間の間保持するための電流保持手段とを
具備し、
前記電流保持手段が、２つのカレントコピア回路からなることを特徴とする電流出力型半導体回路である。

以上のような発明を用いることで、低階調部と高階調部で異なるトランジスタのチャネルサイズを用いた電流源で構成されたドライバＩＣにおいて、チャネルサイズ比のずれなどによる階調反転、並びにトランジスタばらつきによる隣接階調間階調反転を、嵩上げ用電流源を用い最上位ビットに対応する電流値を増加させることで階調反転を防止した。また端子毎に嵩上げ用電流源を接続するしないをレーザー加工などにより選択できる構成にしたことで階調反転による不良を低減し、歩留まりをあげる効果が得られた。

以下本発明の実施例について、図面を参照しながら説明を行う。

本発明における電流出力型ソースドライバＩＣ３６の構成を図２に示す。出力数は単に１出力あたりに必要なシフトレジスタ２１及びラッチ部２２、電流出力段２３、プリチャージ電圧印加判定部５６、電流出力／プリチャージ電圧選択部２５の数を出力数の増減に応じて、増減させることで実現可能であるため、任意の出力数に対応可能である（ただし、出力数が増加するとチップサイズが大きくなりすぎることと、汎用性がなくなるため６００程度くらいが実用上最大である）。

本発明のドライバＩＣ３６の映像信号は制御ＩＣ２８から信号線１２及び１３により入力される。これを分配部２７により映像信号及び各種設定信号を振り分け、映像信号のみをシフトレジスタ部２１に入力する。シフトレジスタ部２１及び２つのラッチ部２２により各出力端子に分配する。分配された映像信号は電流出力段２３に入力される。電流出力段２３では、映像信号と基準電流生成部２６により生成された基準電流から、階調に応じた電流値を出力する。ラッチ部のうちプリチャージ判定信号データは、プリチャージ電圧印加判定部５６に入力される。一方プリチャージ電圧印加判定部５６では、ラッチ部２２によりラッチされたプリチャージ判定信号と、プリチャージパルス５２により、プリチャージ電源２４から供給される電圧を出力５３に出力するかどうかのスイッチを制御する信号を生成する。これによりプリチャージ電圧印加判定部５６の出力信号に応じてドライバＩＣ３６の外部に階調に応じた電流を出すか、プリチャージ電源２４から供給される電圧を供給するか選択する電流出力／プリチャージ電圧選択部２５を介してドライバＩＣ３６外部に電流もしくは電圧が出力される。

プリチャージ電源２４から出力される電圧は、表示パネルに黒を表示するために必要な電圧値となる。このプリチャージ電圧を印加する方法はアクティブマトリクス型表示装置に電流出力に応じて階調表示を行うためのドライバＩＣ３６特有の構成である。

例えば図６に示す画素構成のアクティブマトリクス型表示装置において、ソース信号線からある画素に所定電流値を書き込む場合について考える。プリチャージを行わない場合、つまりプリチャージ回路がない場合、ソースドライバＩＣ３６の出力段から画素までの電流経路に関係する回路を抜き出した回路は図１２（ａ）のようになる。

階調に応じた電流ＩがドライバＩＣ３６内から、電流源１２２という形で引き込み電流として流れる。この電流はソース信号線６０を通じて、画素６７内部に取り込まれる。取り込まれた電流は駆動トランジスタ６２を流れる。つまり、選択された画素６７においてＥＬ電源線６４から駆動トランジスタ６２、ソース信号線６０を介して、ソースドライバＩＣ３６に電流Ｉが流れる。

映像信号が変化して電流源１２２の電流値が変化すると、駆動トランジスタ６２及びソース信号線６０に流れる電流も変化する。そのときソース信号線の電圧は駆動トランジスタ６２の電流−電圧特性に応じて変化する。駆動トランジスタ６２の電流電圧特性が図１２（ｂ）である場合、例えば電流源１２２が流す電流値がＩ２からＩ１に変化したとすると、ソース信号線の電圧はＶ２からＶ１に変化することになる。この電圧の変化は電流源１２２の電流によっておこる。

ソース信号線６０には浮遊容量１２１が存在する。Ｖ２からＶ１までソース信号線電圧を変化させるにはこの浮遊容量の電荷を引き抜く必要がある。この引き抜きにかかる時間ΔＴは、ΔＱ（浮遊容量の電荷）＝Ｉ（ソース信号線に流れる電流）×ΔＴ＝Ｃ（浮遊容量値）×ΔＶとなる。ここでΔＶ（白表示時から黒表示時間の信号線振幅）は５［Ｖ］、Ｃ＝１０ｐＦ、Ｉ＝１０ｎＡとすると、ΔＴ＝５０ミリ秒必要となる。これはＱＣＩＦ＋サイズ（画素数１７６×２２０）を６０Ｈｚのフレーム周波数で駆動させるときの、１水平走査期間（７５μ秒）よりもながくなるため、仮に、白表示画素の下の画素に黒表示を行おうとすると、ソース信号線電流が変化途中に画素に電流を書き込むためのスイッチトランジスタ６６ａ、６６ｂが閉じてしまうため、中間調が画素にメモリーされることにより白と黒の中間の輝度で画素が光ってしまうことを意味する。

階調が低くなるほどＩの値が小さくなるため、浮遊容量１２１の電荷を引き抜きにくくなるため、所定輝度に変化する前の信号が画素内部に書き込まれてしまうという問題は、低階調表示ほど顕著に現れる。極端にいうと黒表示時は電流源１２２の電流は０であり、電流を流さずに浮遊容量１２１の電荷を引き抜くことは不可能である。

そこで、電流源１２２にくらべてインピーダンスの低い電圧源を用意し、必要に応じてソース信号線６０に印加する構成をとることにした。この電圧源が図２のプリチャージ電源２４に相当し、印加できるための機構が２５である。

１つのソース信号線６０に対する概略回路を図１３に示す。電圧発生部２４から供給される電圧をソース信号線６０に印加することで、浮遊容量１２１の電荷を充放電できるようにした。電圧発生部２４から供給される電圧は、図１２（ｂ）の特性に応じて各階調電流に対応した電圧を供給できるようにしてもよいが、電圧発生回路にもデータ５４に応じたデジタルアナログ変換部が必要となるため回路規模が大きくなること、画素ごとに駆動トランジスタ６２は特性ばらつきをもっているため同一階調電流に対し、対応する電圧が異なる。そのためデジタルアナログ変換部を設けて階調に応じた電圧を出しても、所定電流がかきこまれる訳でなく、そのあと所定電流まで電流源１０６により補正する必要がある。このようなことから、実用上は電圧発生部２４で発生する電圧は最も電流値の書き込みが難しい黒階調に対応した電圧のみ発生することが費用（チップ面積）対効果の面で十分であるといえる。

従って、電圧発生部２４から発生する電圧は１つでよく、データによって、電圧を出力するかどうかの判定を行い、スイッチ１３１の制御さえすればよくなる。つまり、ある映像信号に対応する電流出力を行う前に、電圧源２４を印加するかどうかを判別する１ビットの信号線（プリチャージ判定信号）を用意する。

スイッチ２５１及び２５２の１水平走査期間内での動作タイミングを図１５に示す。水平走査期間のはじめに、浮遊容量１２１の電荷をリセットするため電圧発生部２４からのプリチャージ電圧を印加する。（期間１５１）電圧により電荷をリセットすることからこの期間は短くても目的を達するため最大２μ秒程度あればよい。次に期間１５２では、スイッチ１３２のみを導通状態とし、階調に応じた電流を画素６７に供給する。なお期間１５２により所定の電流値を書き込む動作は遅いのでなるべく期間１５２を長くとる必要があり、期間１５１は最大１水平走査期間の１０％程度にしておく必要がある。

このように電圧発生部２４の出力期間を制御する必要があることから、プリチャージ印加期間１５１を示すプリチャージパルス５２を入力し、プリチャージ判定信号と併せて、スイッチ１３１を制御する。このため、印加判定部５６が設けられている。

電圧発生部２４から出力される電圧値が、黒階調時の電流に対応した電圧（以降黒電圧という）のみとしたことから、例えば、階調データ５４が連続した複数の水平走査期間にわたって白の階調を表示するとした場合、ソース信号線は黒、白、黒、白状態を繰り返すことになる。もし、プリチャージを行わない場合、白状態が連続して発生することになる。つまりプリチャージを行うことによりかえって、信号線の変化を激しくすることになる上、白表示時の電流によっては、白になりきらず書き込み電流不足を生じるおそれがある。

そこで、プリチャージ判定信号を用いて、電流が比較的たくさん流れる階調ではプリチャージを行わず、黒階調付近の所定電流に変化しにくい階調のみプリチャージ電源２４のアシストを受けるようにすればよい。例えば階調０（黒）の時のみプリチャージ電圧を入れる期間があり、その他の階調表示時にはプリチャージ電圧を入れないようにすることが最も効果がある。最低階調時の輝度を低くすることでコントラストも上昇し、より美しい絵が表示可能となる。

例えば、図１７（ａ）に示すように、階調データ５４が０の時にのみプリチャージ判定信号５５をたてることで、階調０時のみプリチャージを行うことができる。

また、階調データ５４が０、１の時にプリチャージ判定信号５５をたてれば、階調０、１の時にプリチャージを行うことができる（図１７（ｂ））。

ところで、全画面が黒表示といったソース信号線の変化がないパターンにおいては、１フレームのはじめのみプリチャージ電圧を印加すれば、あとは黒電流のみでも十分所定の階調が流れる。

つまり同じ黒表示時においても、前の水平走査期間でソース信号線に流した電流値によって、電流のみで所定電流値まで変化する時間が異なり、変化量が大きくなるほど、変化に時間がかかる。例えば白表示後の黒表示をするには時間がかかるが、黒表示後に黒表示を行う場合では信号線は駆動トランジスタ６２のばらつき分のみの変化となるため変化に要する時間は短い。

そこで、階調データ５４に同期して、プリチャージ電圧を印加するかどうかを判定する信号（プリチャージ判定信号５５）を色ごとに導入することで、任意の階調で、もしくは同一階調でもプリチャージありなしを選択できるような構成を導入することも可能である。

階調データ５４に対し、プリチャージ判定信号５５を付加する。これに伴い、ラッチ部２２もプリチャージ判定信号をラッチする必要があるため、映像信号ビット数＋１ビットのラッチ部を持つようにする。

図１７（ｃ）では階調０のときでかつ、前期間での階調が０でないときにプリチャージを入れた場合（階調０の時にプリチャージするが、連続する場合には階調０でもプリチャージを行わない）を示している。

この方法では、前の方法と異なり同一階調でも、１水平走査期間前のソース信号線の状態に応じてプリチャージをしたりしなかったりを選択できる利点がある。

なお、このプリチャージ判定信号は制御ＩＣ２８から供給される。制御ＩＣ２８のコマンド操作により図１７（ａ）から（ｃ）に示したようにプリチャージ判定信号５５のパターンを変更させて出力することができる。

ソース信号線の容量や、１水平走査期間の長さに応じて、ソースドライバＩＣ３６外部から柔軟にプリチャージの設定を変更させることが可能であり、汎用性がますという利点がある。

表示素子として用いる有機発光素子においては、発光色ごとに素子構成が異なり、キャリア注入効率、キャリア移動度、蛍光体の量子効率などが異なってくるため、発光開始電流が、発光色ごとに異なる可能性がある。例を図１４の１４１から１４３に示す。緑色はＩ１以上、青色はＩ２以上、赤色はＩ３以上の電流を流すと発光する。すると画素６７の駆動トランジスタ６２のばらつきがないと仮定しても、図１２（ｂ）のように黒電圧が表示色ごとにＶ１からＶ３と異なってくる。低電流になるほど所定電流に変わるまでの時間がかかることから、１つの電源でプリチャージ電圧を設定しようとすると、Ｖ１の電圧をすべての素子に印加することになる。このようにすれば、黒表示時にぼやっと光る黒浮きはなくなるが、次に白を表示しようとしたときに、プリチャージが無いときに比べ、赤表示画素では（Ｖ３−Ｖ１）の電圧分これまでより余分に変化させる必要がある。そのため次に白表示を行う際に、電圧変化分が大きくなる分白まで変化しにくくなる問題が発生する。

そこで、プリチャージ電源２４を表示色ごとに別に設けることとした。ブロック図を図１６に示す。ここでＲは赤色、Ｇは緑色、Ｂは青色発光素子への出力として説明を行う。（なお、赤緑青の３原色でなくてもシアン、イエロー、マゼンダの３色でも構わない）
電圧発生部２４の出力を３つ設け、出力１６１はＲのソース信号線へ出力を行い、１６２はＧ、１６３はＢへ出力する。このとき１６１の出力電圧は画素６７の駆動トランジスタ６２がＩ３の電流を流すときのソース信号線６０の電圧とほぼ等しい電圧を出力するように設定する。１６２、１６３もそれぞれＩ１、Ｉ２の電流が画素トランジスタ６２に流れるときのソース信号線６０電圧とほぼ等しい値を出力すればよい。これによって、表示色ごとに適正な電圧値を画素に直接印加することができる。

従って、電流出力時に変化させるソース信号線電位は少なくてすむため、より短い時間で所定の電流値に変化させることが可能であり、書き込み不足がおきにくい構成となる。

図８は基準電流発生回路を示した図である。基準電流は図１０で示した出力段の構成において、１階調あたりの電流値を規定するものである。

図８において基準電流８９は節点８０の電位と、抵抗素子８１の抵抗値により決まる。

さらに節点８０の電位は電圧調節部８５により、制御データ８８により変化させることが可能である。

電流出力を行うための階調表示用電流源１０３のトランジスタサイズによっては端子ごとの出力電流ばらつきが発生する。トランジスタサイズ（チャネル面積）と出力電流ばらつきの関係を図１１に示す。基準電流のばらつきを考慮に入れ、チップ内、チップ間の隣接端子間のばらつきを１％以内にする必要があることから図１１における出力電流のばらつき（出力段での電流ばらつき）は０．５％以下にすることが望ましく、１０３のトランジスタサイズは３０平方ミクロン以上あることがよい。

なお、チップ間での、基準電流対ある階調出力電流の比のばらつきをおさえるためには、分配用ミラートランジスタ１０２と、階調表示用電流源１０３は同一サイズ、同一レイアウトで設計することが望ましい。トランジスタの数の増減により上記の面積比を実現することがよい。これにより、複数のドライバＩＣ３６を並べて使用する表示装置でも、基準電流に対する出力電流の比のチップ間ばらつきが小さくなるためブロックむらのない表示が実現できる。

以上の方法においては、基準電流を生成するための基準電流発生部のうち抵抗素子８１がドライバＩＣ３６外付けの部品で形成されることが多い。これは、抵抗素子８１の値がばらつくと基準電流８９がばらつくため、チップごとで異なる１階調あたりの電流を出力することになってしまう。そこで、極力ばらつきをおさえるためにばらつきが小さいチップ抵抗を用いることが多い。

しかし、実装部品点数の削減及びアレー上配線引き回しを簡略化するためには、抵抗素子の内蔵化が必要である。本発明ではこの抵抗素子８１を内蔵した場合においても、基準電流８９のばらつきが小さくなる構成を考案した。

図９は、抵抗８１をドライバＩＣ３６に内蔵したときの基準電流発生部の構成を示したもので、このドライバＩＣ３６を２つ用いた場合の外部配線の関係を示したものを図１９に示す。

抵抗素子８１については２パーツに分割（１１ａ、１１ｂ）する。

２つの抵抗素子間の接続を工夫することにより、異なるチップ間での基準電流８９のばらつきを小さくすることができる。

２つのドライバＩＣ３６が接する場合、電流源の構成は図１９に示した２つの電流源の構成のようになる。外部配線９２により２つ必要な抵抗素子８１のうち一方を異なるＩＣ３６から取り込むようにした。

抵抗素子８１は隣り合うＩＣ３６の両方から１つずつ持ってきている。３６ａのドライバＩＣの基準電流８９ａは、抵抗８１ｃと８１ｂの和から決められ、３６ｂのドライバＩＣの基準電流８９ｂは、抵抗８１ａと８１ｄの和から決められる。８０ａ及び８０ｂの電圧は、図８に示すように、抵抗８４により基準電圧８６が分圧された電圧が供給される。基準電圧８６はドライバＩＣ３６に共通に入力すればばらつきがないし、さらに分圧電圧は８４の抵抗分割比により決められるため、チップ間のばらつきは小さくできるため、節点８０のばらつきは小さい。

従って、基準電流８９ａと８９ｂの間のずれは、抵抗素子８１のずれにより発生する。抵抗素子８１ａから８１ｄの抵抗値をＲａ、Ｒｂ、Ｒｃ、Ｒｄとし、抵抗両端にかかる電圧をＶｄとする。

８９ａの電流はＶｄ／（Ｒｃ＋Ｒｂ）となり、８９ｂの電流はＶｄ／（Ｒａ＋Ｒｄ）となる。

ＩＣ３６内部で抵抗を作成するには、拡散抵抗とポリシリコン抵抗がある。よりばらつきの少ない抵抗を作成するには、ポリシリコン抵抗を用いるほうがよく、チップ間及びロット間を含めるとおよそ５％程度のばらつきである。しかし、同一チップ内に近接して２つの抵抗素子８１を作成した場合、抵抗値のばらつきは０．１％程度となる。よって図１９に示す抵抗素子８１ｃと８１ｄ間（ＲｃとＲｄ）、１１ａと１１ｂ間（ＲａとＲｂ）のばらつきは０．１％に抑えられる。従って、８９ａと８９ｂ間でのばらつきの要因となる（Ｒｃ＋Ｒｂ）と（Ｒａ＋Ｒｄ）間のばらつきは、０．１の２乗平均である０．１４％となる。

このように、電流値を決める抵抗を隣接する２つのチップから相互にとることで、チップ間及びロット間ばらつきとは無関係となり、５％程度ばらつきのあるポリシリコン抵抗でも実用可能となる。よって、内蔵抵抗、ブロックむらのできないドライバＩＣ３６が実現可能である。

このように図９に示した構成の定電流源を用いると、実装部品を削減することができるため、コストが削減可能である利点があり好ましい構成である。

さて、有機発光素子を用いた表示パネルでは、点灯画素にのみ電流がながれ、非点灯画素には電流が流れない。従って全画面白表示時に最大、全画面黒表示時に最小電流が流れる。

表示パネルに電流を供給する電源回路は、最大電流が流せるような容量を持たせる必要がでてくる。しかし、最大電流を流すような画面表示となることはきわめて少ない。このきわめて少ない機会しか発生しない最大電流のために、大きな容量の電源回路を設けることは無駄が大きい。また消費電力を下げるためにも最大電流をなるべく小さくする必要がある。

そこで、最大電流を下げる方法として、白表示画素が全体の６割以上ある場合、全画素の輝度を２〜３％程度低下させる。これによると、最大電流が２〜３％低下し、ピーク時の電力が下がる。

この方法を実現させるには、１階調あたりの電流を決める基準電流生成部２６から発生する基準電流８９の値を２〜３％程度変化させれば実現できる。

そのために、表示パターンに応じて制御データ８８の値を変え節点８０の電圧を変えることで、基準電流８９を変える。

このように、表示パターンに応じて制御データの値を変えるには表示パターンを判別し、判別結果により制御データを変えるという制御をする必要がある。そのためこの判別は通常制御ＩＣ２８により行われる。

このため、制御ＩＣ２８からソースドライバＩＣ３６へ入力される信号線の数は映像信号線の他、電子ボリュームの制御データ線数だけある。そのため両ＩＣの入出力端子が増加する。電子ボリュームの制御が６ビット、映像信号線が１８ビット（各色６ビット）の場合、２４本端子が必要となる。

さらにプリチャージ電源２４が内蔵されている場合、プリチャージ電源２４の出力電圧を設定するレジスタが存在する。プリチャージ電圧は表示パネルのＴＦＴ特性及び、有機発光素子のしきい値電圧により決まるため、異なるパネル毎に異なる電圧値を設定する必要があり、少なくとも１回外部から設定する必要がある。１回の設定のために外部入力端子を設けるのは非効率である。

入出力信号線数を減らすことはチップ面積縮小、外部の配線引き回しの簡略化に有効である。

そこで本発明では、データ線とアドレス線を制御ＩＣとソースドライバＩＣ間に接続し、映像信号と各種設定用信号を高速にシリアル転送させるようにして信号線数を減らすことにした。映像信号も、赤緑青の３源色をシリアル転送する。

図１にデータ線とアドレス線のタイミングチャートを示す。スタートパルス１６が入力された後、１行分の画素データがデータ線１２より転送される。その後制御用のデータが転送される。例えば電子ボリュームの設定値などである。データ線１２に流れているデータが何であるか判別するために、アドレス１３がデータ線１２のデータに同期して転送される。この例では、アドレス線１３のデータが０のとき赤色データ、１のとき緑色データ、２のとき青色データとなる。４以上の値はコマンドデータである。

シリアル転送されてきたデータを分配するため分配部２７のブロック図を図１８に示す。分配部は映像信号では２段の、その他のコマンドデータでは１段のレジスタもしくはラッチ回路で構成される。

１段目のレジスタもしくはラッチ回路１８２により、必要なデータのみを取り込み、映像信号１１に対しては、次のシフトレジスタ部２１のキャリーパルスが長くできるよう３色の信号のタイミングを調整している。これにより図１に示すような映像データ１１が取り出される。このデータがシフトレジスタ部２１により各出力に分配される。

これにより入力信号線数の少ないソースドライバＩＣ３６が実現できた。

ここまでは画素６７の用いられるトランジスタがｐ型のトランジスタの時の例を示したが、ｎ型トランジスタを用いても同様に実現可能である。

図２０はカレントミラー型の画素構成をｎ型トランジスタで形成したときの１画素分の回路である。電流が流れる向きが逆になり、それに伴って電源電圧が変わる。従ってソース信号線２０５を流れる電流はソースドライバＩＣ３６から画素６７に向かって流れる必要がある。出力段の構成はドライバＩＣ外部に電流を吐き出すようｐ型トランジスタのカレントミラー構成となる。基準電流の向きも同様に反転する必要がある。

このように画素に用いるトランジスタがｐ、ｎ両方において適用することが可能である。

図２４は８ビット入力に対し、２５６段階に出力電流を出力するための電流出力段２３を示したものである。下位２ビットの信号線に対しては、“Ｉ”の電流が流れる電流源がビットの重みに応じて用意され、上位６ビットの信号線に対しては、“４Ｉ”（“Ｉ”の４倍）の電流が流れる電流源をビットの重みに応じて用意する。これにより、階調０のとき最低電流である０の電流が流れ、階調２５５のとき最大電流である２５５Ｉの電流が流れる。１階調あたりＩだけ電流が異なる。

電流源をトランジスタで構成するとなると、“Ｉ”の電流源のみで構成する場合、トランジスタは２５５個必要となる。一方図２４の構成では“Ｉ”の電流源トランジスタが３個、“４Ｉ”の電流源トランジスタが６３個必要となる。“４Ｉ”用のトランジスタは“Ｉ”のトランジスタに比べチャネル幅がおよそ４倍である。従ってトランジスタのチャネル面積だけ見ると“Ｉ”のみでも“Ｉ”と“４Ｉ”のトランジスタを併用した場合でも同一面積が必要である。しかし、トランジスタを形成すると、チャネル領域の他、ゲート、ソース、ドレイン各電極のコンタクト部が必要となる。これらはトランジスタ１つに付き１つずつ必要である。従って、トランジスタチャネル総面積が等しくなる２つの方法において、トランジスタ数が少ない分、“４Ｉ”と“Ｉ”を混ぜて出力する図２４の方法の方が少ない面積で出力段を形成可能となる。

図２４の構成をトランジスタで実現したときの例を図２５に示す。入力映像信号データＤ［７：０］に対して、Ｄ［０］とＤ［１］間、Ｄ［２］からＤ［７］間では、ビット毎の重みを出力に接続されるトランジスタの個数を変化することで表現し、下位２ビットと上位４ビット間の重み付けはトランジスタのチャネル幅によりきめた。トランジスタ２５１と２５２では、２５２の方がチャネル幅がおよそ４倍となるように設計する。ただし、チャネル幅の比と出力電流の比がぴったり一致するわけではないため、３．３倍から４．７倍の間でシミュレーションや実装データを元に、トランジスタのチャネル幅の割合を決定することでより階調性の高い出力段を構成できる。

このように下位ビットと上位ビットで異なるサイズのトランジスタを電流源として用いることで、トランジスタ個数の削減によりコンタクト部の面積が少なくなることでより小さい出力段を構成することが可能である。

出力電流は各ビットに接続された電流源トランジスタの数により決まり、１つのトランジスタに流れる電流量を個数分積み重ねるような形で、出力電流を変化させる。図２４及び図２５の８ビット出力の場合、階調と出力電流特性は図２６のようになる。（なお紙面の関係上、下位６４階調のみを図示）上位６ビットのトランジスタにより２６２の領域で示される電流が出力され、下位２ビットのトランジスタにより２６１の領域で示される電流が出力される。２６２の電流はトランジスタの個数の違いにより電流値を変えているため、刻み幅のばらつきは１％以下にできる。出力電流の大部分は２６２の部分であるため、２６１の部分の電流に多少ばらつきが生じても階調のリニアリティに影響を与えない。また２６１の刻み幅が所定の値に比べ増減しても、４階調に１回のみ刻み幅が異なる部分がでるだけで、２６２と２６１の出力電流に対する割合を考慮すると実用上は問題ない。２６２の電流割合が小さくなる低階調領域では、人間の目の特性上輝度差を認識しにくく、刻み幅のばらつきは更に目立たなくなるため、問題ない。

もっとも近接間のばらつきが見えやすくなる中間調（８ビット表示の場合階調１２８付近）のときにばらつきが１％以下である必要がある。そのためには図１１の関係から出力に用いるトランジスタ１つが７０平方ミクロン以上であればよい。階調１２８のときはトランジスタ２５２のみを使用するため、２５２のみが７０平方ミクロン以上の面積を持てばよい。階調１２７のときは、トランジスタ２５２により階調１２４分の電流を、トランジスタ２５１により階調３分の電流を出力する。トランジスタ２５１による電流は全体の２％程度であるため、仮にトランジスタ２５１による電流が３％程度ばらついても、全体では１％以内に納めることが可能である。トランジスタ２５２のチャネル面積が７０平方ミクロンであるならば、２５１は２５２に対し４分の１の電流を流すことから、チャネル長を等しく設計すると、チャネル幅を４分の１とする。するとこの場合面積は１７平方ミクロンである。図１１の関係から、トランジスタ２５１のばらつきは２％程度（３σをとると）となるため、全体として階調１２７のときでも隣接間ばらつきを１％以内に納めることが可能である。

なお、１２８より階調数が増加すると出力されるトランジスタ２５２の数が増加するため、更にばらつきが小さくなるためばらつきによるたて筋は発生しない。

電流出力段２３を図２４のように、各ビットに対応した電流源を用意し、入力データに応じて、各電流源の値を積み重ねることで電流出力を得る方式では、上位ビットに用いられる電流源にくらべ、下位ビットに用いられる電流源の出力ばらつきが大きくても表示可能であるという利点がある。

下位ビットのみで出力を行う低階調領域においては人間の視覚特性から、ばらつきが大きくても表示むらを観測しにくく、最もばらつきが見えやすい中間調領域では、上位ビット側電流源からの出力が出力電流の大部分を占めるため、下位ビット側電流源が全出力電流にしめる割合が数％となり、仮に下位ビット側の電流源が３％ばらついても全体で１％以内を実現できるという利点がある。

高階調領域では図２５の構成をとると、出力に用いられるトランジスタ数が増加するため、更にばらつきが小さくなるため、表示に問題がでない。

以上のことから、各ビットに対応して電流源を構成する方式において、上位Ｎビットと下位Ｍビットで異なるサイズのトランジスタを用いて電流出力を行う場合、最もばらつきに対して厳しい条件となる、（中間調−１階調）表示時のばらつきが１％以下となるように設計すればよい。

このときのばらつきは、上位Ｎビットの電流源出力ばらつきをｐ［％］とし、図１１に示すように、ばらつきがトランジスタのチャネル面積の平方根に反比例することを用いると、下位Ｍビットの電流出力ばらつきは２^{（Ｍ／２）}×ｐ［％］となり、Ｎ＋Ｍビット表示電流出力型半導体回路の（中間調−１階調）表示時のばらつきは、｛（２^Ｎ−１）×２^Ｍ×ｐ＋（２^Ｍ−１）×２^{（Ｍ／２）}×ｐ｝／（２^{（Ｍ＋Ｎ）}−１）となる。

この式をまとめると、ばらつきの式は（１＋２^{（Ｍ／２−Ｎ）}）×ｐで表わされる。従って、（Ｎ＋Ｍ）ビット出力を持つ電流出力型半導体回路において、（１＋２^{（Ｍ／２−Ｎ）}）×ｐが１％以内となるようなＭの値をとれば、表示むらのない電流出力型半導体回路が作成可能である。このときとりうる最大のＭの値がＭの最大値で、最小値は１である。

よって、８ビット出力において、図２４のように、Ｎ＝６、Ｍ＝２のドライバ以外にも、図２７のようにＮ＝７、Ｍ＝１のドライバ構成もとりうることが可能である。

以上の説明においてはモノクロ出力のドライバとして説明を行ったが、マルチカラー出力のドライバにも適用可能である。表示色数倍同一回路を用意すればよい。例えば、赤、緑、青の３色出力の場合、３つの同一回路を同一ＩＣ内にいれ、それぞれを赤用、緑用、青用として使用すればよい。

以上の発明においてトランジスタはＭＯＳトランジスタとして説明を行ったがＭＩＳトランジスタやバイポーラトランジスタでも同様に適用可能である。

またトランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でも本発明を適用可能である。

図２８は、表示領域のうち上半分（領域２８１）を白表示、下半分（領域２８３）を低階調表示（例えば階調１）とした場合の図面である。このとき走査方向は図面の上から下方向とする。

領域２８１から２８３の境目において、図１２で説明したとおりソース信号線の電位が浮遊容量１２１により素早く変化できないことから図２及び図１３において、階調に基づいた電流出力を行う電流出力段５４の他にプリチャージ電源２４を設け、変化に時間がかかる黒表示時にプリチャージ電圧によりソース信号線電位を黒にすばやく変化させる方法を用いたことを利用して、境目の（ア）で示した行（２８２）で、プリチャージ電圧２４を出力するようにしたところ、図２８に示すように、階調１表示を行う領域２８３の中で一番上の行のみが階調１よりも低い輝度で表示される問題がでた。

これは、階調１では電流値が小さいため、変化量の小さい階調０相当の電圧から階調１までの電圧変化でも時間がかかることを示す。この現象は特に、ソース信号線容量が大きくなる大型パネルにおいて、顕著に現れる。

そこで、図２９に示すように、プリチャージ電圧印加判定部５６の代わりにプリチャージパターン制御部２９２を設けた。

プリチャージパターン制御部２９２は、階調データ５４及び、同期信号により出力を変化させ、例えば、階調０が入力された場合でも、フレームによってプリチャージ電源２４を電流出力１０４に出力させたりさせなかったりするようなことを可能とした。

例えば３フレーム中２フレームではプリチャージを行い、１フレームではプリチャージをしないといったことが可能となり、図２８の表示例ではプリチャージを行ったフレームでは、階調０と１の間の表示が、行わないフレームでは白と黒の中間レベルが表示されるようになる。この場合フレームレートコントロールと同じように２８２の行ではプリチャージを行った時の輝度２フレーム分と行わなかった時の輝度の１フレーム分を足して３フレームで割った値が１フレームあたりの輝度として表示されることとなる。

プリチャージありのときとなしのときでの輝度差によるフリッカを防ぐために
フレーム毎、同一フレーム内でプリチャージありの黒表示画素３０２とプリチャージなしの黒表示画素３０３を分散して配置した。このときのパターンを図３０に示す。

さらに３フレーム以外でも２フレーム間でも任意のフレーム間でもよい。図３１には２フレームでプリチャージありなしを制御した場合の例を示す。この場合黒表示画素の輝度はプリチャージを行った時の輝度と行わなかった時の輝度の平均となる。

これにより、同じ黒表示画素でも図３０と図３１では輝度が異なる。このことを利用して、表示階調毎にプリチャージを行うフレームの割合を変化させることで所定の輝度に近い表示を行えるようにした。

図３２にその一例を示す。一般にプリチャージを行う割合を多くすればするほど黒になることから、低階調ほどプリチャージを挿入する割合を増加させる。例えば階調０では、全てのフレームにおいてプリチャージを行い、階調１では３フレームの内２回行い、階調２では２フレームの内１回行う。このようにすることで、プリチャージの回数により階調特性に近い輝度の関係を出すことが可能である。

更に階調性をよくするためには、図３３に示すように、プリチャージ用電源２４を複数個用意する方法がある。２４ａの出力電圧をＶ１、２４ｂの出力電圧をＶ３とする。（ここでＶ１＞Ｖ３）２種類の電源を用意すると、Ｖ１のみを印加する場合、Ｖ１とＶ３を交互に印加する場合、Ｖ３のみを印加する場合の３通りあるため、２種類の電源により数フレームで平均すると３通りのプリチャージ電圧を発生させることが可能となる。

図３４に階調に応じてプリチャージ電圧の印加パターンを変えた一例を示す。

図１０で示したような、電流出力部が引き込み型の電流源で構成された場合、画素の構成は図６もしくは図４４のようにｐ型のトランジスタで構成される。画素回路にソースドライバからの電流を供給するときの等価回路を図１２に示す。（必要な回路構成のみを示している。そのため、図６でも図４４でも等価的には図１２の回路構成となる）駆動トランジスタ６２のドレイン−ゲート間電圧とドレイン電流特性を図１２（ｂ）に示す。これをゲート電位対ドレイン電流特性に書き直したものが図３５となる。階調０の時には電流Ｉ１が流れるように設定され、階調１の時にはＶ１とＶ３の平均であるＶ２の電圧がかかっているように見えるため、Ｉ２の電流が流れるのと等価となる。また階調２ではＶ３に対応したＩ３の電流が流れる。このようにすることで、プリチャージ電源２４のみでもＩ１からＩ３のように、階調に応じた電流値を流すことが可能である。また、プリチャージを印加後には階調に応じた電流を流す期間があるため、所定の電流値に対してずれがあっても所定の電流に変化させることが可能である（プリチャージ電圧は図３５の関係を用いて、所定電流に対応した電圧を印加するようにするため、実際にずれがあるとすると、駆動トランジスタ６２のプロセスばらつきによるものである。これは低階調領域では数ｎＡ〜十数ｎＡ程度であるため、十分電流変化させることは可能である。）。

このように複数の電圧源を用意し、フレーム毎に印加する電圧値を変化させる方法を組み合わせると、少ない電圧数で所定の電流値に対応した電圧値を数多く出せることから、小さい回路規模でより階調性のよい表示を実現させることが可能となる利点がある。

また、図３３では更に、高電流領域（＝高階調領域）で、十分電流が書き込めなくなる場合を想定して、嵩上げ用電流源３３１を用意し、所定電流＋嵩上げ電流により、浮遊容量の電荷の充放電を早くする方法も併用することが可能である。

プリチャージパターン制御部２９２の入力を階調データではなく、プリチャージ判定信号を入力することにより、最も所定の輝度になりにくい、白表示の下の行のみフレーム毎に印加する電圧を変えてソース信号線に出力し、低階調表示の下の行では、電圧をソース信号線に出力しないといったことも可能となる。

図３６は、プリチャージ電圧を３種類用意した例である。フレーム毎で印加する電圧値を変化させない場合は、３種類の電圧しか出力できないが、フレーム毎に異なる電圧を出力するようにすると、平均値として３種類よりも多い電圧値を出力することが可能となる。

例えば偶数フレームと奇数フレームで同一もしくは異なる電圧を出力するようにすると、図３７に示すように６種類の電圧印加パターンが実現できる。このようにフレーム毎に異なる電圧も印加できるようにすることで少ない電源で多くの電圧値を出力できる利点がある。この例では２フレーム間の平均で電圧を異ならせているが、３フレーム以上でも適応可能である。フレームレートコントロールによる階調表示と同様フレーム数を多くするとフリッカが発生しやすくなるため多くても３フレーム程度が望ましい。

更に電圧値を多くするにはプリチャージ用電源２４を多くする方法もあるが、電圧数だけスイッチ１３１も必要となる。特にスイッチは各ソースラインに電源数だけ必要となるため、大きな面積をしめることになる。

これは、各ソースラインにおいてデジタルデータ（階調データ）をアナログ値（プリチャージ電圧）に変換するため、ソースライン毎にデジタルアナログ変換部が必要になるために、出力電圧数が増えるほど回路規模が大きくなる。

そこで図３８に示すようにデジタルアナログ変換部３８１は、半導体回路で１つのみ用意し、シリアル転送されてきたデータをアナログ電圧に変換し、その後、各ソース信号線に分配するようにする。そのためにデジタルアナログ変換部の出力３８２を分配部及びホールド部３８３に入力し各ソース信号線に、階調データに基づいたアナログ電圧を分配し供給する。

一方階調に応じた電流を出力する方法は図２と同様に、階調データ３８６をシフトレジスタ及びラッチ部３８４で各ソース線に分配し、各ソース線にある電流出力段２３により階調に応じた電流を出力するようにしている。

電流もしくは電圧のいずれかを出力するかを決める部分として電流電圧選択部３８５をソース信号線への出力の直前に配置した。プリチャージ判定信号３８３によりプリチャージ電圧印加判定部５６により、電流電圧選択部３８５を切り替え、電流を出力するか、電圧を出力するか、電圧出力後電流を出力するかのいずれかを決める。

これにより、デジタルアナログ変換部３８１が階調数に応じたアナログ出力段階数を持てば、階調に応じた電圧を出力することが可能となり、ある行が選択されている期間（水平走査期間に相当する）において、まず電圧によりほぼ所定の値までソース信号線電流を変化させ、その後、各画素のトランジスタのばらつきによる電流値のずれを電流出力により補正するということが可能となる。

電流により所定電流値にまで変化させるには、特に低階調部において水平走査期間以上の時間がかかることが多いが、電圧により変化させる方法はほぼ１μ秒で変化を完了させることが可能な上、電流による補正はわずかであるため、電圧印加後電流を流す方法では水平走査期間内に所定電流まで電流を変化させることが容易となる利点がある。

特に白表示時に比べ黒表示時では、ｔ＝Ｃ×Ｖ／Ｉの式からソース信号線に流れる電流値が少ないため、ソース信号線の浮遊容量に蓄積された電荷を所定階調に対応した電荷量まで充放電するのに時間がかかる（ｔは変化に要する時間、Ｃはソース信号線の容量、Ｖはソース信号線電圧、Ｉはソース信号線に流れる電流）。

一方で、電流Ｉが多く流れる白表示時では、１水平走査期間内に所定の電流まで変化させることが可能である（例えばＩ＝２μＡ、Ｖ＝５Ｖ、Ｃ＝１０ｐＦの時ｔ＝２５μ秒。ＱＶＧＡのパネルをフレーム周波数６０Ｈｚで動作させたとき水平走査期間は約６５μ秒であり、十分変化可能である）。

この場合、デジタルアナログ変換部３８１のダイナミックレンジ及び分解能を低下させることが可能となる。

例えば２５６階調表示が可能な駆動用半導体回路において、上位１２８階調では電流のみで十分所定の電流値に変化できるなら、電圧を出力するのは下位１２８階調分でよい。従ってデジタルアナログ変換部３８１は７ビットの分解能であればよく、１２８種の電圧が出力できればよい。階調データ３８６が上位１２８階調のうちの１つであるときには、電圧出力を行わないように、プリチャージ判定信号３８３を入力する。これにより電流電圧選択部３８５は必ず電流のみを出力するようになる。デジタルアナログ変換部３８１の出力信号は駆動用半導体回路の外部に出力されないため、どのような値であっても良い。最も簡単な方法としては入力階調データ３８６の上位１ビットを無視して、下位７ビットの値に対応した電圧を出力しておいてよい。

階調データ３８６が０から１２７階調の間である場合には、プリチャージ判定信号３８３により、電流電圧選択部３８５を制御して、デジタルアナログ変換部３８１からのアナログ電圧を駆動用半導体回路外部に出力する期間を設ける。

これによりデジタルアナログ変換部の分解能を小さくした回路が形成できる。またソース信号線の電圧は一般に図６のようなｐ型トランジスタを用いたカレントコピアや図４４のようなカレントミラーの画素構成の場合、黒表示時が最も電圧が高く、白表示になるに従って電圧が低下していく。黒から白の範囲での電圧変化幅に比べ、黒から中間調の範囲での電圧変化幅の方が小さくなる。従って、０から１２７階調の時のみ電圧を出力するような構成とした場合は、出力電圧のダイナミックレンジを小さくすることが可能となる。

電圧と電流を一水平走査期間内に順に出力する場合は図４５のような構成とする。ここでプリチャージパルス４５１は、一水平走査期間のうちどの期間まで電圧を出力するかを決める信号である。またプリチャージ印加判定部５６の回路構成の一例を図４６に示す。また、電流のみを出力する場合、電圧のみを出力する場合、電圧出力後電流を出力する場合における入力信号波形を図４７に示す。ここでプリチャージ判定信号３８３は２ビットの信号線とした。これは、プリチャージを行うかどうか（電圧を印加するかどうか）の判定と、プリチャージを行う場合、水平走査期間のはじめのみ行いその後電流を出力する場合と、全てプリチャージ電圧出力を行う場合の判定を行う必要があるため、区別に必要な最低ビット数として２ビット用意している。ここでは説明上、プリチャージを行うかどうかの判定を最上位ビット（３８３ａ）、電圧を印加する期間を判定する信号を最下位ビット（３８３ｂ）とする。

入力階調データが、高階調データであるときに、プリチャージを行わなくとも所定電流値まで信号線が変化できるときは、１水平走査期間内で電流のみを出力するようにする。図４７の４７１の期間がこれに相当する。このとき、プリチャージ判定信号３８３ａをローレベルとすれば、図４６の構成から、電流電圧選択部３８６は常に電流出力を選択する。これにより、電流のみが出力される。

一方、低階調データで、電流出力では、所定電流値までソース信号線が充分に変化できない場合、プリチャージ電圧を出力する必要がある。このときは、プリチャージ判定信号３８３ａをハイレベルとする。図４６の構成から、プリチャージパルス４６１とプリチャージ判定信号３８３ｂにより、電流電圧選択部３８６の動作が変化する。

電流により所定電流値までソース信号線の状態がほとんど変化できないような低階調部（特に電流が０となる階調０）においては、プリチャージ電圧により階調を表示する。そのため、電流出力期間が必要ないため、４７２の期間で示すように、常に電圧が出力されるようにする。このためには図４６の回路構成の場合、プリチャージ判定信号の最下位ビットをハイレベルとして、プリチャージパルス４５１の状態に関わらず電圧を出力するようにする。

一方、中間調付近の表示のように、電圧により所定電流値に近い状態までソース信号線の状態を変化させれば、電流により所定電流値まで変化できる場合、まず水平走査期間のはじめに電圧出力を行うことで所定電流値近傍までソース信号線の状態を変化させる。その後所定電流値までの変化を電流により行う。このときの電圧印加期間と電流出力期間の割合を決める信号がプリチャージパルス４５１で、プリチャージ判定信号３８３ｂをローレベルにすることによりプリチャージパルス４５１の状態によって、電圧出力するか電流出力するか判定を行うようにした。

図４５、４６の構成例、及び図４７のような波形入力により、電流により階調表示を行うことも、電圧により階調表示を行うことも、電圧でまず所定階調近傍まで信号線状態を変化させてから電流による階調表示を行うことも可能なソースドライバＩＣを実現できた。

一般にソースドライバＩＣを使うパネルのサイズの違い（ソース線の浮遊容量が異なる）や、走査方向の画素数の違い（水平走査期間が異なる）により、電流変化のしやすさが異なる。

本構成のドライバＩＣを用いるとプリチャージパルス４５１をソースドライバＩＣ外部から入力するようにすれば、プリチャージ判定信号３８３及び階調データ３８６は図２に示すように、外部信号入力となることからパネルにあわせて、電流、電圧、両方を利用して階調表示の３通りを行う階調範囲を任意に設定できるという利点がある。階調範囲の設定は図２のように外部に形成されたコントロールＩＣで制御することができる。またコントロールＩＣの動作をコマンド入力により変化させられる場合は、コマンド入力により調整可能となる。なお、コントロールＩＣは図２のようにソースドライバＩＣの外部に構成される場合の他、液晶用ソースドライバの一部に見られるように、ソースドライバＩＣとコントロールＩＣを同一チップに一体化して形成しても構わない。このときは一体化されたＩＣのコマンド入力により階調範囲を調整できるようにしておけばよい。

以上の発明により、低階調部において、ソース信号線に流れる電流が小さいことから所定時間（水平走査期間）内に電流が所定値に変化できないために、白表示を行った次の行の画素の輝度が所定値よりも高くなるという問題をプリチャージ電圧入力により解決した。

例えば図３９に示すような黒表示画面内に１行の白表示領域がある画像において、プリチャージを行わない場合、図３９（Ａ）の３９２ａに示す白表示領域３９１ａの下の行では黒表示とならず、ぼやっと点灯した状態となってしまっていたが、３９２の行でプリチャージを行うことにより、図３９（Ｂ）に示すように、３９２ｂの行においても黒表示が実現できた。

一方で、プリチャージ電圧の種類を少なくし高階調表示に対応した電圧値をなくし高階調部では電流のみにより階調表示を行うようにした場合ときには次のような問題が発生する。

図４０に示すような、白画面の中に１行の黒表示領域（４０１）を表示したパターンにおいて、図４０（Ｂ）に示すように４０１の行でプリチャージを行って黒表示を実現した場合、プリチャージを行った次の行（４０２）の白表示の輝度が他の白表示の輝度よりも低下する（４０２ｂ）という問題がパネルの垂直解像度、サイズ、白表示時の電流値によって発生する。

これは、電流値が変化するのに必要な時間ｔがｔ＝Ｃ×Ｖ／Ｉで表され、パネルの垂直解像度が増加すると、水平走査期間が短くなるため、必要な時間ｔに対し許容される時間Ｔの範囲が小さくなることで、ｔ＞Ｔとなることで所定輝度まで変化せずに、画素に電流が書き込まれてしまうこと、パネルサイズが増加すると、ソース信号線の容量が大きくなるため、ｔが長くなること、白表示時に必要な電流値が低下すると、ｔが長くなることによって、所定電流まで変化しきれなくなることから、白表示時でも所定輝度にならないという問題が発生する。

とくに図４０の場合、４０２の行と４０２の下の領域である４０３の領域で本来同じ輝度であることから、この２つの領域で輝度が異なると、輝度ムラとして観測されてしまう。一方で黒表示行４０１の輝度が黒表示に比べ高かったとしても１行のみの表示であるため、ムラとはならず表示品位への影響は小さい。

一方、図３９の場合では、黒表示部において３９２の行と３９３の領域で輝度が異なると輝度ムラとして観測されるが、白表示行３９１の輝度がプリチャージありなしで異なったとしても、白表示部はこの行しかないため、ムラとして観測されない。

この２つの画像において、図３９の表示パターンの場合プリチャージを行った方が良いが、図４０の表示パターンにおいてはプリチャージを行わない方がよいという結果が得られる。

つまり白表示部が多く黒表示部が少ない画面においてはプリチャージにより発生しやすくなる輝度ムラを防ぐために、黒表示画素においてもプリチャージを行わず、黒表示部が多い画面においては、所定の電流にならないことによる黒輝度の上昇（黒浮き現象と呼ぶ）による表示品位の低下の方が、白輝度が所定輝度とならない問題に比べ目立つため、プリチャージを行った方がよい。

なおこの問題は、図３８や図４５に示すような構成によって、各階調に対応したプリチャージ電圧が用意され、全階調に対し所定電流値までの変化が早くなる構成においては発生しない。しかし、回路規模を小さくするためプリチャージ電圧の種類を少なくした構成おいて問題となる。プリチャージ電圧が少ない場合における対策を次に示す。

パネルの点灯率によってプリチャージを行うかどうか、プリチャージを行う階調数を変える。

パネルの点灯率は１フレーム間全ての輝度データを加算することにより算出可能である。この方法で得た点灯率の値により、点灯率が高い場合プリチャージを行わないもしくは、プリチャージを行う階調の種類を削減する（例えば階調０のみ）ようにし、点灯率が低い場合にはプリチャージを行うようにすることで、低階調表示の画素の輝度を忠実に表示できるようにできる。

なおこの方法では実際にプリチャージを行う画面と、点灯率を表示した画面では１フレーム異なる。計算した画面は１フレーム前の画面となる。静止画を表示した場合にはこの２フレーム間でも点灯率は変化しないため、表示に支障はない。一方で動画を表示した場合は１フレーム間では極端に点灯率が変化することは少なくプリチャージによる図３９、４０のような弊害は起きにくい。急激に変化するフレームが連続した場合には、表示パターンが１／６０秒ごとに変化しており、各表示パターンで図４０（Ｂ）のような現象が起きたとしても、人間の目では視認できない。

それゆえ、１フレーム前の画像を元にした点灯率データを用いて、点灯率によりプリチャージを行う階調及びプリチャージを行うフレームの割合を変化させることは図３９及び図４０の双方のパターンでの表示ムラを防ぐために有効である。なお、表示モジュールの中でフレームメモリを用いて１フレーム間データを蓄積するようなブロックがあれば、蓄積時に点灯率を計算し、読み出されたときにこの点灯率データを付与することで、当該フレームの点灯率を用いてプリチャージを印加するパターンを変化させることができるようになるため、１フレーム前のデータである必要はない。フレームメモリなどの蓄積手段がないときに、１フレーム前のデータを用いる構成とし、点灯率計算のための記憶手段を省ける構成としている。

点灯率に応じてプリチャージを行うパターンを変える例としては、点灯率が１０％以下の場合には全階調の下から２分の１の階調でプリチャージ電圧を印加し、（ここで印加するとは図４７に示す、電圧のみ出力の他、電圧出力後電流出力を行う。両方を含める）１０％を超えて４０％以下の場合には全階調のうち下から８分の１の階調でプリチャージ電圧を印加するようにし、点灯率が４０％を超え６０％以下の場合には階調０（黒表示）の場合にのみプリチャージ電圧を印加し、６０％を超える場合にはプリチャージを行わないとする。これにより少ないプリチャージ電圧数であっても所定電流が書き込みにくい問題から発生する表示ムラを低減することが可能である。

図３９の表示パターンにおいて黒表示部にプリチャージ電圧を印加することで、図３９（Ａ）の３９２ａに示す行で、黒浮きが発生するという問題を解決することができた。（図３９（Ｂ））しかし黒表示部３９３全体にプリチャージ電圧を印加した場合、３９３の領域での画素の駆動トランジスタ６２のしきい値電圧ばらつきにより、表示輝度にばらつきが発生するおそれがある。これは例えば画素の回路構成が図６に示すような構成である場合、選択行の画素では図７（ａ）に示す等価回路となる。プリチャージ電圧を出力した場合、プリチャージ電圧と同一電圧が駆動トランジスタ６２のゲート電極つまり節点７２に印加される。行によって駆動トランジスタ６２のゲート電圧対ドレイン電流特性にばらつきがあると、同一プリチャージ電圧が印加された行間で輝度にばらつきが発生する。ばらつきを補償するためにその後電流を流すことでゲート電位をばらつきに応じて変化させる方法をとることが多い。

低階調部では電流変化に要する時間が長くなるためなるべく電流を流す期間を長くしたい。また、数行にわたり同一階調を表示する場合、同一階調を表示する行に対応する期間でソース信号線の変化は、ばらつきを補償する分のみであるため変化量が小さい。例えばソース信号線の状態が、白、黒、黒となる場合には白から黒になるときには変化量が大きく時間がかかるが、黒から黒へは変化量が小さいため、プリチャージを行わなくても変化させることが可能である。

このことを利用して、１行前のデータを参照し１行前のデータと当該データの階調差が大きい場合にのみプリチャージ電圧から電圧出力を行うようにする。前の例では、白から黒に変化する場合にプリチャージを行い、黒から黒への変化時にはプリチャージを行わないようにする。黒から黒へのばらつき補正に必要な変化の時間がプリチャージを行わない分長くすることが可能であり、より補正の精度を高めることが可能となった。

一般に電流値の変化は、黒から白状態の変化に比べ、白から黒状態に変化する方が難しい。１行前の画素の階調が中間調以上であるときに、当該画素の輝度が中間調以下となる場合にプリチャージを行うようにすることが効果的である。

１行前が中間調以下であれば、当該画素の輝度が中間調以下の場合でも変化量が少ない分、所定階調を表示できる。

一方で当該画素が中間調以上の場合は電流量が多いため、所定電流まで変化することが容易となるため、１行前の画素によらずプリチャージは不要となる。ただし、解像度が高い場合や、中間調でも電流量が少ない場合、パネルサイズが大きいなど変化しにくい場合は、１行前の画素が中間調以下の場合にプリチャージを行っても良い。また、図３３の嵩上げ用電流源３３１を出力して、電流値を増加させることで変化に要する時間を短縮し、所定電流にしやすくする方法でもよい。

１フレーム間の中にどの行も選択されない垂直ブランキング期間が一般的に存在する。このときソース信号線はスイッチングトランジスタによりどの画素からも切り離され、電流の流れる経路がなくなる。ソースドライバＩＣの電流出力段が図１０のように構成された場合、垂直ブランキング期間では電流出力１０４の先にはソース信号線しか接続されておらず、階調表示用電流源１０３が電流をソース信号線から引き込もうとしても、電流経路がないため引き込めない。

階調表示用電流源１０３はそのため無理にでも電流を引き込もうとして電流源１０３を構成するトランジスタのドレイン電圧を低下させる。ソース信号線の電位も同時に低下する。

垂直ブランキング期間が終了し、１行目の画素に電流を供給しようとするときにはソース信号線電位の低下が大きくなり、通常の白表示時に比べてもソース信号線電位が低下する。（ここでソース信号線の電位は白表示時が最低で、黒表示時が最高電位となる。図６もしくは図４４の画素構成としたとき）そのため、階調に対応した電流値になるまでソース信号線の電位を変化させることが他の行に比べて難しくなる（必要な変化幅が大きい）。

ソース信号線電位の低下が大きい場合、白表示時に比べて更に電位が低下し、１行目に白表示を行う場合でも変化に時間がかかる場合、所定輝度に比べて高い輝度で表示が行われてしまう。垂直ブランキング期間終了後すぐに走査を行う行に関しては表示階調によらず、プリチャージ電圧を出力することが望ましい。

そこで本発明では垂直同期信号を利用して、垂直ブランキング期間の次の行に相当するデータに対応したプリチャージ判定信号では強制的にプリチャージを行うような信号として、１行目の輝度が他行の輝度と異なる問題を解決した。

なお、ソース信号線の電位低下を少しでも和らげる方法として、垂直ブランキング期間においては階調データ５４に黒表示データを入力し、スイッチ１０８を非導通状態とすることでソース信号線電位の低下を抑えてもよい。また、電流出力１０４とソース信号線の間にスイッチを設け、垂直ブランキング期間ではそのスイッチを非導通状態とするようにしてもよい。このスイッチは電流電圧選択部３８５と兼用にしてもよく、スイッチの状態が３値とれるようにして、電流出力、電圧出力、ソース信号線と切り離すというようにすれば、スイッチの構成数を減らすことが可能である。

以上に示したプリチャージの方法を行うためのフローチャートを図４１に示す。

映像信号と強制プリチャージ信号から強制プリチャージ信号が有効の場合、映像信号によらずプリチャージ電圧を出力する。出力される電圧値は電圧数が複数ある場合には映像信号に応じて変化させてもよい。ここで１行目に対応する映像信号が入力されているときのみ強制プリチャージ信号を有効にすると、１行目のデータは映像信号によらずプリチャージを行い、垂直ブランキング期間にソース信号線電圧が低下することによる電流が所定値まで変化しにくくなる現象を回避することが可能となる。

強制プリチャージ信号が無効の場合、次に入力映像信号の階調を判定する（４１２）。小型パネルや解像度の低いパネルでは電流量が低階調部に比べて多い高階調領域では、所定期間（１水平走査期間）内で電流のみで所定電流値まで変化させることが可能である。そこで４１２において所定電流を書き込むことが可能な階調においてはプリチャージを行わず、電流だけでは所定電流とならない階調ではプリチャージを行うような判定を行う。

次にプリチャージが必要な特定階調以下の場合は４１３に進む。（ここで特定階調については表示パネルにより異なるため外部コマンドにより特定階調を設定できることが好ましい）１行前の映像信号の状態によりプリチャージするしないを判定する。これは、黒表示後と白表示後に黒を表示する場合、黒表示後では電流のみで黒を表示可能であるが、白表示後では黒までソース信号線が十分に変化できないことに対応するもので、ソース信号線の変化量が多くなる場合にプリチャージを印加するようにする。４１２の過程で特定階調以下の映像信号が入ってきたときに４１３が実行されるため、４１３においてプリチャージをするのは１行前のデータがある階調以上（ここで４１２と４１３で特定階調はそれぞれ別の値を設定できる）の時で、ある階調以下の場合にはプリチャージをしない。

つぎに図３９、４０で示したように画面の点灯率によってプリチャージを行うかどうかを判定する（４１４）。図４０に示したような点灯率が高い表示の場合、黒が所定階調とならないよりも、白が所定階調とならない方が問題となることから点灯率が高い画面では入力映像信号の階調によらずプリチャージをしないようにする。ここでプリチャージを行うかどうかの境界となる点灯率の設定は外部コマンドにより変更できるようにして汎用性の高い半導体回路とすることもよい。点灯率が低い場合にはプリチャージを行い４１５に進む。ここで、点灯率が中程度の場合には複数のフレーム間で間欠的にプリチャージを行い、低いときには必ずプリチャージを行うといったことを行う場合には４１４から４１５への信号線ビット数を複数として、点灯率毎に４１５の動作を異ならせるといったことを行っても良い。点灯率が徐々に変化する画面においてあるフレームに来たときに４１４でプリチャージするしないの判定が変わり画面の輝度が点灯率に対して急激に変化してしまったときに発生するフリッカを防ぐことに有効である。

つぎに４１５においてＦＲＣフラグによってプリチャージをするかしないか判定する。これは図３２に示したプリチャージ印加パターンを実現するためのものである。ＦＲＣフラグは同一画素に対応するデータに対し、図３２の場合では第１のＦＲＣフラグとして、３フレーム中２フレームでプリチャージを行うという信号を出力し、残りの１フレームではプリチャージをしないという信号を出力する。第２のＦＲＣフラグとして２フレーム中１フレームでプリチャージし、のこり１フレームではプリチャージしないという信号を出力する。入力映像信号に対し、どのＦＲＣフラグを用いるかの関係を決めることで、フレーム間で間欠的にプリチャージを行うことが可能となる。なお全てのフレームでプリチャージをするという場合（図３２で階調０の場合）は常にＦＲＣを行うという信号を出すＦＲＣフラグを参照するということにすれば、毎フレームプリチャージを行うことも可能である。

なお本説明では４１１から４１５のすべての過程を順に通してプリチャージをするかどうかを判定したが、必ずしも全ての過程がなくてもよい。

プリチャージを行うかどうかの判定を行うほかに図３４に示すような階調に応じてプリチャージ電圧が異なるといった場合もある。ＦＲＣフラグを用いて行う場合、プリチャージするのを電圧Ｖ２印加、プリチャージしないを電圧Ｖ１印加というように読み替えて行えば実現可能である。３値以上の場合にはＦＲＣフラグのビット数を増やすことで実現できる。

本発明によるプリチャージの方法を実現する回路ブロックを図４２に示す。映像信号４１０に対し各ブロックによる判定の結果としてプリチャージするかどうかの判定信号が４１７に出力される。映像信号４１０とほぼ同一タイミングで出力される判定信号４１７により、ソースドライバ側でプリチャージを行うかどうかが決まる。シリアルパラレル変換部４２７は必ず必要というわけではなく、図２の３６で構成されたソースドライバＩＣと組み合わせて実現する際に、ソースドライバ３６の入力インターフェースにあわせるために必要なものである。

映像信号４１０はプリチャージ判定部１（４２１）及びプリチャージ判定部２（４２３）、ＦＲＣ挿入手段（４２４）に入力される。

プリチャージ判定部１（４２１）は、図４１の１行前データにより判定（４１３）を行うためのブロックである。映像信号４１０と１行前階調設定信号４２８により、映像信号４１０の値が１行前階調設定信号４２８より大きければプリチャージをせよという信号を記憶手段４２２に出力し、小さければプリチャージしないという信号を記憶手段４２２に出力する。記憶手段４２２において１垂直走査期間値を保持することにより、１行前のデータとなる。１垂直走査期間値を保持する必要があるため、記憶手段４２２は水平方向の画素数分だけのビット数が必要である。このとき記憶手段４２２に蓄積されているデータはプリチャージするもしくはしないのどちらかが記憶されている。

なお、記憶手段４２２とプリチャージ判定部１（４２１）は順序が逆となっても良い。つまり映像信号４１０を記憶手段４２２に１垂直走査期間保持することで、１行前のデータとし、このデータからプリチャージ判定部１によりプリチャージを行うかどうかを決めることも可能である。この方法では映像信号４１０を保持する必要があるため（映像信号４１０のビット数）×（水平方向の画素数）分のビット数が必要となるため、回路規模削減の点からは図４２の構成が望ましい。ただし、プリチャージ以外の機能ブロック部で１行分の映像信号を蓄積することがある場合には、この機能ブロック中の記憶手段４２２を用いて行うことも可能であるため、４２１と４２２の順序が逆の場合でもよい。

映像信号４１０は同時にプリチャージ判定部２（４２３）にも入力される。プリチャージ判定部２（４２３）では、４２１のブロックと同様に、映像信号４１０とプリチャージ印加階調設定信号４２９により入力映像信号の階調によってプリチャージを行うか行わないかを判定する（図４１の４１２の処理に相当する）。

プリチャージ判定部２（４２３）の出力に対し、１行前データ選択部４００で階調によりプリチャージをするか判断後に１行前データの判定結果である記憶手段４２２の出力を参照し、階調によってプリチャージをするときにさらに１行前データによってするかどうかを判定する。

この動作のために１行前データ選択部４００は４２３出力と４２２出力の論理積をとるようにする。階調データとして白データが入力された場合で、プリチャージ印加階調設定信号４２９で中間調以下でのみプリチャージをするとすれば、４２３の出力は“Ｌ”レベルとなる（“Ｌ”レベルはプリチャージなしとする）。このとき１行前のデータがどうであれ、４００の出力は“Ｌ”レベルとなり図４１の条件を満たす。

一方黒データが入力され信号４２９が同じであるとすると４２３の出力は“Ｈ”レベルとなり、４００の出力は１行前データの判定結果である４２２の出力次第で変化する。１行前階調設定信号４２８が中間調とした場合で、１行前のデータが白であれば４２１の出力は“Ｈ”レベルで、記憶手段４２２から出力される信号も“Ｈ”レベルとなり、４００の出力も“Ｈ”となる。１行前のデータが黒であれば、４２１の出力は“Ｌ”レベルとなり同様に考えると４００の出力は“Ｌ”レベルとなる。

つまり１行前データ参照部４００の出力は、映像信号４１０がプリチャージ印加階調設定信号４２９で示す階調以下で、１行前の映像信号４１０が１行前階調設定信号４２８で示す階調以上の場合にのみプリチャージを行うことを示す“Ｈ”レベル信号を出力し、その他の場合にはプリチャージを行わないとなる。これにより図４１の４１２及び４１３の処理が実現した。

なお、１行前のデータによらず入力映像信号によってプリチャージをするかどうかを判定する場合（４１３のステップをなくす場合）には記憶手段４２２の出力を常に“Ｈ”レベルとすればよく、例えば１行前階調設定信号４２８を０（黒）と設定するか、１行前データ参照部４００において、１行前データ有効無効信号を入力し、この信号と４２２の出力の論理和の出力を４２３の出力と論理積をとるという方法をとってもよい。

これにより例えば全面黒表示の場合に、はじめの１行のみプリチャージを行うこと、全画素でプリチャージを行うことのいずれのプリチャージの方法も実現可能となる。

ＦＲＣレジスタ選択部４２４は映像信号４１０の階調によってＦＲＣを行うかもしくはプリチャージを行うフレームの割合を選択するためのブロックである。（図３２の表を実現するためのブロック）
ＦＲＣ生成部４２５には、ＦＲＣレジスタ４３３からなる。クロック、水平走査信号、垂直走査信号ごとにＦＲＣレジスタ４３３をシフト処理することにより、フレーム毎にプリチャージするかしないかを判定できるようになっている。

ＦＲＣレジスタ４３３の動作を図４３に示す。このＦＲＣレジスタは３ビットからなり、１が２個、０が１個からなっている。１の時にプリチャージあり０の時はプリチャージなしの状態とする。またＦＲＣレジスタ選択部４２４へは太線で囲んだビット（４３３ｃ）の値を出力する。

初期状態では４３３ａから４３３ｃの状態でレジスタ値が保管されている。これを映像信号１データごとに１ビットシフト処理を行う。これを最終列のデータまで順に行うことで３回に２回プリチャージありの信号が出力されるため、図４９（Ａ）の１行目のようなプリチャージありなしパターンが形成される。

２行目のはじめのデータは、１行目の１列目の状態のレジスタからシフト処理を行ったものを用いる。このときのシフト処理をラインシフト４３２と呼ぶ。この場合のラインシフトの量は左に１である。なおこのシフト量は１でも２でも構わないがこの場合は１の例で説明を行う。また便宜上左シフトの量で説明を行う。２行目のデータに対しても順に１ビットシフト処理を行う。また３行目、４行目と順に行が変わる際には同様にラインシフトを行う。このラインシフトの値は１フレーム内では全て同一値である。

このようにして図４９（Ａ）に示す１フレームでのプリチャージオンオフパターンが形成される。

フレームが変わる際には、前フレームの１行１列目のＦＲＣレジスタの値からシフト処理を行った値を１行１列目に用いる。このときのシフト量をフレームシフト４３１と定義する。

フレームシフトさせたレジスタを１行１列目のデータとし、１フレーム目と同様のシフト処理を行うことで、図４９（Ｂ）のプリチャージパターンが形成される。さらに次のフレームでも同様にフレームシフト４３１を行うと図４９（Ｃ）のパターンとなる。さらに次のフレームでフレームシフト処理を行うと、図４３の第１行第１列目のＦＲＣレジスタ値となる。この走査を順に行う。

図４９に示した３フレーム間で各画素とも３フレームに２回プリチャージがかかるようになる。またプリチャージがかかる画素のパターンを均一にすることでプリチャージのありなしによる輝度差が原因となるフリッカを低減することが可能となる。

このことからＦＲＣレジスタ４３３はプリチャージを行うフレームの割合を示しており一般にＮビットのＦＲＣレジスタに対しＭ個の１がある場合、Ｎフレームの内Ｍフレームでプリチャージを行うことを示している。

また図４９では単色の表示装置におけるオンオフパターンを示した。カラーの表示装置では一般に赤、緑、青の３原色の画素をあわせて１画素として表示を行っている。

映像信号４１０は一般的には赤、緑、青の３原色が同一タイミングで送られてくることが多く、色ごとに図４２の処理が並列に行われる。

全ての色に対し、同一ＦＲＣレジスタ出力を参照しても良いが、フリッカの低減のためには色ごとにＦＲＣを行うパターンを変えることが好ましい。色ごとにＦＲＣレジスタ４３３を用意することも可能であるが、回路規模が大きくなる。そこで、ＦＲＣレジスタ４３３のどのビットを出力するかを色ごとに変えることで、プリチャージパターンが変化する。図４３の例では赤が４３３ｃを参照するならば、緑は例えば４３３ｂ、青は４３３ｃを参照するようにする。このときの緑、青の参照位置が赤とどれだけ異なるかをＧシフト、Ｂシフトとして表現し、１つ異なっていた緑ではＧシフトが１、２つ異なっていた青ではＢシフトが２ということになる。よって図４２でＦＲＣレジスタ４３３からＦＲＣレジスタ選択部４２４への信号線４２６は表示色数のビットで構成される。

図４２のＦＲＣレジスタ１は図４３のようなレジスタからなり、ＦＲＣレジスタ２は、２ビット中１ビットが１で１ビットが０のレジスタからなる。この２つのレジスタを用いれば、３フレームに２回プリチャージをかける、２フレームに１回プリチャージをかけることが可能となる。

次にＦＲＣレジスタ選択部４２４について説明する。ＦＲＣプリチャージ設定信号４１９は映像信号４１０の階調に対し、どの割合でプリチャージを行うのかを決める信号で、例えば図３２のような関係にするといった設定を行う信号である。４１９の信号によっては例えば、階調１０以下では３フレーム中２回プリチャージを印加、１０以上ではプリチャージしない。などの設定が可能となる。

また図４２には記載されていないが、全フレームでプリチャージをするや全フレームでプリチャージしないといった場合もある。このときは、ＦＲＣレジスタ４３３の出力のうちの１つを選択するのではなく、１（全フレームでプリチャージする時）や０（全フレームでプリチャージしない時）を選択することで実現可能である。

点灯率設定信号４１８と、点灯率データ４２０が入力されているが、これは点灯率によってＦＲＣパターンを変える場合があるために入力される。

例えば点灯率が高い場合は図４１からプリチャージをしないため、ＦＲＣ選択部の出力は常に“Ｌ”レベル（プリチャージしない）となる。点灯率が低い場合には図５０のような映像信号４１０の階調とプリチャージパターンの関係、点灯率が中程度の場合には図３２の関係となるようにするといったことを行うためである。点灯率設定信号４１８は、この点灯率の高中低のしきい値の設定を行うための信号である。点灯率高、中、低それぞれで、プリチャージパターンと階調の関係（例えば図３２）を定めるのがＦＲＣプリチャージ設定信号４１９である。

点灯率によってプリチャージのパターンを変化する必要がなければ、各点灯率でのＦＲＣプリチャージ設定信号４１９の値を同一にしておけばよい。

また、ＦＲＣプリチャージを行わない場合（全フレームでプリチャージありまたはなしの場合）にはＦＲＣプリチャージ設定信号４１９により、映像信号４１０によらずＦＲＣレジスタ４２６の値を出力しないようにすればよい。

図５１にＦＲＣプリチャージ設定信号４１９と点灯率設定信号４１８による設定例を示す。点灯率により図５１（ａ）、（ｂ）、（ｃ）のどの図を選ぶかを点灯率設定信号４１８により決める。例えば図５１（ａ）は点灯率５％以下。さらに各図において階調とプリチャージするフレームの割合の関係を示す線５１１を決めるのがＦＲＣプリチャージ設定信号４１９である。

このようにして作成したＦＲＣレジスタ選択部４２４の出力をＦＲＣ挿入手段４０９に入力する。ＦＲＣ挿入手段４０９には１行前データ参照部４００の出力も入力される。つまり入力階調及び１行前のデータからプリチャージするかどうかの信号と、点灯率及び入力階調からプリチャージするフレームの割合を決めた信号が入力される。両方の信号ともプリチャージを行うとなった場合にのみプリチャージを行うようにすれば、図４１のフローチャートの４１２から４１５の部分が実現できる。

次にＦＲＣ挿入手段４０９の出力を強制プリチャージ入力手段４０８に入力し、強制プリチャージ信号４１６との演算を行う。図４１の４１１にもあるように強制プリチャージ信号が有効な場合には階調によらずプリチャージを行う。従って、４０８のブロックでは強制プリチャージ信号４１６が有効状態（プリチャージせよ状態）の時には４０９の出力によらず出力４１７はプリチャージをするという信号を出力する。

映像信号４１０が１行目のデータに対応したときのみ強制プリチャージ信号４１６が有効状態となるようにすれば、垂直ブランキング期間による所定電流値への変化が遅くなる１行目にプリチャージを行うということが実現可能である。

映像信号４１０に対する出力４１７の値を同時にソースドライバへ転送することで、図４１のようなプリチャージ電圧印加パターンをソース信号線へ印加することが可能となる。

シリアルパラレル変換部４２７は図３のソースドライバ３６の入力インターフェースにあわせるために必要なのであり、各色の映像信号及びプリチャージ出力４１７（色ごとにある）がパラレル転送される場合には不要である。（そのままソースドライバへ出力する）
なお図２の構成では制御ＩＣ２８とソースドライバ３６が別のチップで構成された例を示しているが、同一チップで構成した一体型のチップでも構わない。この場合、図４１や図４２の構成はソースドライバ３６に内蔵される。

プリチャージ電源２４の出力電圧値は電子ボリュームなどで制御できることが好ましい。所定電流を流すためのプリチャージの電圧はＥＬ電源線６４の電圧を基準に決められるためである。図１２においてソース信号線６０に電流Ｉ２を流そうとするとトランジスタ６２のドレイン電流−ドレインゲート間電圧の関係（図１２（ｂ））からソース信号線６０の電位は（ＥＬ電源線６４の電圧）−Ｖ２となる。

一方でＥＬ電源線６４は図４８に示す表示パネルにおいて４８３、４８４の配線で各画素に供給されている。全ての画素が白表示の時には最大電流が４８３に流れ、黒表示の時には最小電流が４８３に流れる。このとき４８３の配線抵抗により白表示時には４８５と４８６の点で電位が異なる。一方で黒表示時には４８５と４８６ではほぼ等しい電位となる。つまり白表示時と黒表示時でＥＬ電源線６４の電位が配線４８３の電圧降下により異なる。つまり同じＩ２の電流を流すにしても、配線４８３の電圧降下量の違いによってソース信号線６０の電圧が異なる。そのため４８３の電圧降下量によってプリチャージ電源２４の電圧値を変化させなければ、ソース信号線の電流が変化しその結果輝度が変化するという問題が発生する。

ＥＬ電源線６４の電圧が異なればソース信号線６０に印加する電圧も異ならせる必要がある。１フレーム内での点灯率データを用いて電圧を変更するようにすればよい。点灯率が高いときはＥＬ電源線４８３に流れる電流が多くなるため、電圧降下が大きくプリチャージ電源２４の電圧値を低くするように電子ボリュームを制御する。一方で点灯率が低いときはＥＬ電源線４８３の電圧降下が小さいため電子ボリュームによりプリチャージ電源２４の電圧値を高くするようにすることでＥＬ電源線４８３の配線抵抗が原因となる輝度ムラをなくすことが可能となる。

ソースドライバＩＣ３６において、図２５のような８ビットデジタル信号をアナログ電流出力に変換するブロックをトランジスタで形成した場合、出力電流ばらつきは、１トランジスタあたりのチャネル面積と、出力に用いるトランジスタの個数により変化する（チャネル面積またはトランジスタ個数の平方根に反比例する）。

同一サイズのトランジスタを（表示階調数−１）だけならべ、トランジスタの個数により階調を表示する場合、高階調部ほどばらつきが小さくなる。つまりある階調Ａでばらつきが１％以下となる場合、階調Ａよりも高階調側では必ずばらつきが１％以下となる（図５２の５２３の点線で示すような関係となる）。

ばらつきの許容値は１％であり、図５２の５２３の点線では階調１０以上でばらつきが１％以下となる。このときのトランジスタの構成を図５３に示す。また各ビットのトランジスタサイズを図５４（ｂ）に示す。

階調数が増えると出力に用いるトランジスタ群５３１及び５３２の数が増加するためばらつきが小さくなる。

ここで階調３０以上に注目するとばらつきは０．６％以下であり１％に対し４０％以上の余裕がある。つまり階調３０以上ではトランジスタの面積を１／２としてもばらつきが１％以内となる。（面積１／２の場合、ばらつきは４０％増しとなる。図１１参照）
そこで本発明では、ソースドライバＩＣのチップ面積を小さくするために、高階調側のトランジスタ５３４のみチャネル面積を小さくすることを考えた。

階調３０以上のときに小さいサイズのトランジスタを用いるようにするため、８ビット信号の内下位５ビットのデータに対する電流出力を行うトランジスタのサイズは変更せず、階調３２以上の時に出力される上位３ビットのデータに対応するトランジスタのチャネルサイズをゲート電圧に対するドレイン電流値が変わらないように小さくした。方法としては、チャネル長を短くした割合と同一割合でチャネル幅も短くすることで実現した。このときの各ビットに対するトランジスタのサイズの関係を図５４（ａ）に示す。階調に対する出力電流ばらつきの関係を図５２の実線５２２に示した。

図５４（ａ）に示すように、下位５ビット分と上位３ビット分で異なるサイズのトランジスタが用いられている。

図５４（ｂ）でもサイズが異なっているが、これは５３１ｅのトランジスタ群は１６個のトランジスタで構成され、５３２ａのトランジスタ群は８個のトランジスタで構成され、トランジスタ数が少ないことからその分トランジスタ１つあたりの電流量を増加させる必要があるからである。この場合、そもそも５３２ａの方が５３１ｅに比べ２倍の電流を出力できなければならない上にトランジスタ数が半分であることから、５３２ａのトランジスタ群を構成するトランジスタ５３４はチャネル長をおよそ４倍する必要がある。これによりサイズが異なっている。

これに対し本発明では図５４（ｂ）から更に高階調部のトランジスタのチャネル面積を小さくした（図５４（ａ））。同一ゲート電圧に対する電流値を維持するため、チャネル長、チャネル幅の削減率をそろえた。チャネル面積が小さくなる分ばらつきは大きくなる。この例ではチャネル幅、チャネル長とも（１／２）^１／２としたので、面積は１／２となり、ばらつきは図５２に示すように階調３２以上において約１．４倍となり５２２で示すようなばらつきの関係となる。階調３２以上でばらつきが増加しているが許容範囲内である１％以下となるため表示に影響しない。

図２にソースドライバＩＣ３６の概要を示した。図５３のトランジスタ群５３１及び５３１の並びは電流出力段２３の中に含まれる。トランジスタ群はドライバＩＣ３６の全面積の内の３０％を占めている。本発明の形態による図５４（ａ）の構成では図５４（ｂ）の構成に対し、チャネル総面積が４４％削減された。これはチップ全体の１３％に相当し、チップサイズが１３％削減できる。これによりチップのコストが１３％削減できる可能性ができ、ドライバＩＣの単価が安くなる効果がある。

なお、トランジスタ１個に流れる電流はチャネル幅に理論的には比例するが、実際にはずれが生じる。図５４（ｂ）の構成でもこの表の通りであれば、５３１のトランジスタ群の電流がやや小さくなる傾向がある。階調に対する電流値の増加が比例関係とならずランプ画像を表示するとところどころで段差が発生する。（この場合３２階調おきに発生）そこで、実際には出力電流のシミュレーションを行い、階調に対する電流の増加が一様になるようにする。例えば５３１のトランジスタ群に用いたトランジスタのチャネル幅を１．５から１．７にすることで増加の割合が一定になるようにした。なおこのような調整は仕様プロセスにより異なるため、本発明においては理論値でチャネルサイズを記載した。図５４（ｂ）でも同様にチャネルサイズの調整が必要である。また調整の際にはトランジスタが大きくなるように調整することが好ましい。低階調部の電流が少ない場合には、低階調部トランジスタ５３３のチャネル幅を長くするか、高階調部のトランジスタ５３４のチャネル長を長くする。低階調部電流が多い場合には、高階調部トランジスタ５３４のチャネル幅を長くするか、低階調部トランジスタ５３３のチャネル長を長くする。これは、調整によりトランジスタのチャネル面積が小さくなることによるばらつきの増加を防ぐためである。理論上ばらつきが１％以内に納まっていても、このトランジスタサイズの調整で１％を超えてはならないためである。

さらにチップサイズを小さくするには、５３２ｂ、５３２ｃのトランジスタ群のチャネルサイズを小さくすることで実現できる。この場合もチャネルサイズを小さくする方法として、チャネル長及びチャネル幅の縮小率を同一にして小さくする。小さくする限度は、当該トランジスタ群を構成するトランジスタ全てから電流を供給した場合における出力電流のばらつきが１％以上にならない値である。５３２ｂ及び５３２ｃのトランジスタサイズをそれぞれ小さくした場合の階調に対する出力電流ばらつきの関係を図５５に示す。

このように、入力信号の各ビットに対応するトランジスタ群の出力電流は変えずに、さらに当該トランジスタ群のみ出力した場合の出力電流ばらつきが１％以内となる範囲でトランジスタ群を構成するトランジスタのチャネル面積を小さくすることで、出力電流のずれによる輝度ムラがない極力小さなソースドライバＩＣを実現することができた。

なお、図５５では階調１０以下で出力電流ばらつきが１％を超えているが低輝度領域であるため、視認性が低く１％以上であっても表示ムラが発生しない。また階調が１つ変化するのに必要な電流のずれは階調１０以下では１０％以下であれば所定階調から上下１階調ずつの階調まで変化することはないため、輝度ムラが見えないため、このような低階調部で１％を超えてもよい。

この例では下位５ビットと上位３ビットでトランジスタサイズを変えた例で説明を行ったが、これによらず、例えば下位４ビットと上位４ビットなどでもかまわない。任意のビットごとにトランジスタ群のサイズを変えることができる。

以上のようにビットに応じてトランジスタのチャネルサイズを変更してビット毎の重み付けに応じた電流源を形成した場合に、トランジスタのチャネル幅と出力電流値が正確に比例しないことからシミュレーションによりチャネルサイズを調整しチャネル幅の設計を行う。この時シミュレーションと実測が一致しない場合に設計値に比べ電流が増減し、下位ビット側のトランジスタの電流が設計値より大きくなると、図５６に示すように中間調表示時に電流の大小関係が逆となる階調反転が発生する。（なおこの説明ではＩ１２７＞Ｉ１２８となっているが、Ｉ１２７＝Ｉ１２８となっても実質１階調減ることから問題である。従って階調反転というのは１２８階調目の電流が１２７階調目の電流以下となることとする。）
階調反転は中間調表示時に最も発生しやすい。

中間調表示時の最も発生しやすいことを８ビット表示時の場合において説明をする。図５８に示すように階調１２７と階調１２８の間では電流の差は階調１２８を基準とすると０．７９％しか違いがない。従ってこの２つの階調を出力する電流源のばらつきが０．７９％以上あると階調反転が発生する。例えば階調１２８の電流出力がばらつきにより０．９％小さくなった場合（５９１が減った部分）、図５９に示すように電流の大小関係が反転する。更に下位２ビットのトランジスタの電流が所定値より大きくなると更に輝度差が小さくなり例えば下位２ビットの出力が２０％大きいときには６３２の電流出力となり輝度差は０．３１％となる。

一方低階調表示時、図６６に示すように例えば階調３と４の間では３３％の輝度差となる。出力ばらつきは２．９％（この時中間調表示時のばらつきが０．９％であることとばらつきの面積依存性から）であり、（輝度差）＞（ばらつき）となり階調反転が発生しない。下位２ビットのトランジスタの出力が２０％増加したとしても輝度差は１０％となりばらつき２．９％に対し大きくなるので階調反転しない。

中間調以上では輝度差は小さくなるもののどの階調でも常に階調１２８に対応した電流出力を持つため、１２８を超えた階調分の出力ばらつきのみに気をつければよい。階調１２８の電流は出力電流全体の少なくとも６６％を占めるため、１２８を超えた階調分の出力ばらつきは、全出力電流に対しては０．３４倍以下となる。これにより輝度差が小さくてもばらつきが小さくなるため階調反転が起こりにくくなる。階調１３１と階調１３２の場合を図６７に示す。

階調１３１と１３２では差が０．７５％となる。従って１３１の電流に対し１３２の電流が０．７５％ばらつくと階調反転が発生することになる。全出力のうち階調１２８分の出力は両階調ともに存在する（６７２）ことからこの出力分に関してはばらつきを無視できる。６７１の部分においてばらつきが発生し、階調４の出力はトランジスタのサイズ比から２．９％のばらつきを持っている。しかし、６７１の部分は全出力に対し３％であるため、全出力に対する出力ばらつきは０．０９％となる。階調差０．７５％に比べて小さいため階調反転は起こらない。下位２ビットに対応する出力が２０％大きくなった場合でも輝度差が０．３０％となり、ばらつき０．０９％に比べ大きいため階調反転しない。

１２８階調以上では、出力ばらつきは（２階調間で共通しないトランジスタの出力ばらつき）×（全出力に対する非共通出力トランジスタの割合）から求められ、（全出力に対する非共通出力トランジスタの割合）が最大０．３３であることから輝度差に比べばらつきが小さくなる要因である。

図６５にいくつかの階調間での輝度差と出力ばらつきの関係を示した。１２７階調目と１２８階調目の間が最も厳しい条件である。

低階調側では輝度差が大きいため反転しにくく、高階調側では隣接間で同一トランジスタを用いて出力する割合が大きくばらつきが全体から見ると小さくなるため輝度差が小さいにも関わらず反転しにくい。

出力するトランジスタが全て異なる（最上位ビットのみが出力）と（最上位ビット以外が全て出力）の間が一番問題である。

そこで本発明では階調反転をなくすため、図５７に示すように最上位ビットに対応する電流源２４１ｈに加え、嵩上げ用電流源５７２を切り替え部５７１を介して接続し、階調反転が発生したときには切り替え部５７１により嵩上げ用電流源５７２と電流源２４１ｈを併せて出力することで１２８階調目の電流を増加させ階調反転を防ぐ。階調反転していない場合には切り替え部５７１はグランド電位と接続され電流源２４１ｈの出力のみが出力されるようにした。

嵩上げ用電流源５７２のトランジスタは、階調１の電流源２５１ａの１０分の１以上２分の１以下の電流出力能力を持つようにサイズを設計する。これにより階調１２８の電流は嵩上げ用電流源５７２により０．１％〜０．５％の電流嵩上げを実現することが可能である。０．５％以上の嵩上げを行う場合は全ての出力で嵩上げを行われない場合に、隣接輝度差が１％以上となるため表示に不具合が発生する。このため図５７の構成では０．５％以下とすることが好ましい。一方嵩上げ電流の最低値は次のようなことから決まる。隣接輝度差０．７９％及びばらつき実力０．９％の関係から階調１２７に比べ階調１２８の電流は最大０．１％分小さくなる。この時でも階調反転をしないようにする必要があることから０．１％分の嵩上げが必要である。このことから最低でも０．１％の嵩上げを行える必要があり電流源の最小値は０．１％必要となる。

一般にＮビット表示の場合においては、嵩上げトランジスタの最小値は中間調電流値の（中間調表示時の隣接輝度ばらつき［％］）−（中間調隣接輝度差［％］）［％］以上０．５％以下の電流を出力できるように設計する。

切り替え部５７１の接続は、半導体回路各出力の電流出力を検査後、検査結果に応じて階調反転した端子では５７２の出力を２４１ｈの出力と接続し、階調反転していない端子ではそのままグランドに接続することで実現する。

このようにすることで図５６のような階調反転をなくし図６０のような階調輝度特性を実現した。また図６３の６３３に示すように嵩上げ電流源を用いることで下位２ビットの電流が２０％増加したとしても階調１２７と１２８で差が０．３１％から０．７７％まで拡大でき、トランジスタの電流出力ばらつきによる階調反転を防止することが可能となった。

下位ビットの電流源の電流値が規定より大きくなった場合、図６３の６３２で示したように１２７階調目と１２８階調目の電流（輝度）差が小さくなり階調反転が起こりやすくなる。輝度差０．３１％に比べばらつきが０．９％であると半数程度の端子で階調反転が発生する可能性がある。この場合端子毎に切り替え部５７１の接続作業を行うと手間がかかり生産性が低下する。

そこで、図６１に示すように嵩上げ用電流源５７２と電流源２４１ｈの接続を切り替え手段６１１を介して行い、嵩上げ信号６１２により切り替え部５７１を制御することで外部コマンド入力により嵩上げ信号６１２を用いて１２８階調目の電流を容易に嵩上げできる構成を考えた。

嵩上げ信号６１２は出力ごとに設定できればよいが、この場合図６９に示すように信号線ごとの嵩上げ信号６１２の値を保持するラッチ６９１が必要である。各ラッチへの信号の分配は映像信号を分配するために用いるシフトレジスタを共用すれば１ビットの信号入力６９２により可能である。しかしラッチを信号線分設けるため回路規模が大きくなる問題がある。回路規模が大きくなっても良い場合もしくは微細プロセスを用いて、全体に占めるラッチ部６９１の面積が小さい場合には出力毎に嵩上げ信号を制御して嵩上げするしないを決めてもよい。なおこの信号は通常検査後には嵩上げ必要、不要の端子がわかる上、常に同じ状態にする必要があることから、出荷時にラッチ部６９１のラッチデータを決める必要がある。そのため嵩上げ信号を入力するコマンドは通常ユーザには隠しておく。更に電源投入毎に信号を入れなくてもよいよう、ラッチ部は不揮発性のメモリで構成されることが望ましい。

そこで下位ビットに対応する電流源の電流値が大きくなってしまったことよる階調反転を救済する目的として、嵩上げ信号線６１２は全出力共通とし全出力を嵩上げすることにより階調反転を簡便に防止する。

このときのブロック図を図６２に示す。入力信号１２、１３によりドライバＩＣに嵩上げするかどうかのコマンドを入力する。これを分配部２７により分配し、嵩上げ信号線６１２に嵩上げするかどうかの信号を印加する。この嵩上げ信号線６１２は各出力段に分岐してつながっているため全ての出力で嵩上げをするもしくは、しないの選択が可能である。なおこのコマンドは通常ＩＣ検査後にＩＣの階調反転による不良を回避するために入力するためのものであるため通常は隠しコマンドとして持っておく。この場合嵩上げ用電流源５７２も図５７と同様のサイズで作成する。

更に細かな調整を行うには、嵩上げ用電流源５７２を複数個設け出力する電流源の数を変更することで更に細かく電流の嵩上げ率が調整できる。図６４に２個の嵩上げ電流源を用いた場合を示す。６４２に比べ６４１の電流出力量を半分とするようなトランジスタを設計しておけば、例えば下位ビットの電流が２０％大きくなったときには６４２のみを嵩上げ出力し、１０％大きいときには６４１のみを嵩上げ出力するなど下位ビットのトランジスタの電流能力に応じた嵩上げをすることができ階調反転がなく、かつ階調飛びの少ない電流出力段を実現することができる。

更に図５７の配線修正による切り替え部５７１による嵩上げと、図６１の切り替え手段による一括嵩上げを併用する方法もある。この時の出力段の構成を図６８に示す。

下位ビットのトランジスタの電流が大きめにでてきた場合には、大部分の出力端子で階調反転がおきやすくなるため全ての出力で階調１２８の電流を嵩上げし階調反転を防ぐ。そのため嵩上げ信号６１２により切り替え手段６１１を導通状態とする。

一方、各電流源２４１のばらつきにより階調反転する場合には（中間調ばらつきが０．９％で隣接階調間の輝度差が０．７８％である場合には起こりうる）、端子毎に調整を行う。反転する端子数は少ないため検査後該当する端子のみ配線修正をレーザーなどにより行う。この修正は切り替え部５７１で行い嵩上げ電流源５７２ａを接続するかどうか修正により決める。これにより端子毎に細かい階調電流の設定をすることが可能である。

トランジスタの電流能力が大きくなった場合（全端子に影響）とトランジスタのばらつきの場合（端子毎に異なる）で嵩上げの仕方が異なるため、図６８のように端子毎に調整できる機能と、全端子に対して調整できる機能を設けることにより検査後のリペアを短い時間ででき、作業効率を高めることでコスト低減することが可能である。またより多くのＩＣがリペアにより合格となることで歩留まりが上昇しコストが下がる利点がある。

図７０は電流出力段を図７３の７３６に示すようなカレントコピア構成により形成した場合のドライバＩＣの概略構成を示したものである。

カレントコピア回路では、入力電流をスイッチ７３４及び７３５を介して駆動トランジスタ７３１に流し、流れた電流量に応じて節点７４２の電圧が決まる。この電圧を保持するために蓄積容量７３２を設け電荷を蓄積することにより電圧を保持する。入力電流を記憶した後スイッチ７３４及び７３５を非導通状態とする事で、入力電流をためておく。電流を出力する際には７３３のトランジスタを導通状態とすることにより、７３２の蓄積容量に蓄えられた電荷量に応じた電流が７３１に流れ出力される。同一駆動トランジスタ７３１のドレイン電流−ゲート電圧特性を用いて入力電流を記憶し、出力するためトランジスタの特性ばらつきによらず入力電流と同じ電流を出力できる利点がある。

更にカレントコピア回路では入力電流を一度蓄積容量７３２に記憶してから出力を行うため、メモリ機能を有する。そのため入力データをかく出力端子に分配した後、データの出力タイミングをそろえるラッチ部の機能をカレントコピア回路に持たせることが可能である。これにより図７０の構成においてシリアルに転送されてくる映像信号はラッチ部を使わずに各出力に分配可能となる。

カレントコピア回路ではアナログ電流を保持することが可能であるため、映像信号をあらかじめデジタル−アナログ変換部７０６で階調に応じたアナログ電流である階調電流信号７３０に変換し、シフトレジスタ２１の出力信号に応じて各出力に分配するようにしている。分配された電流を保持するための電流保持手段７０２に、カレントコピア回路を形成している。

カレントコピア回路では先に述べたように入力電流を一度保持した後に入力電流に応じた電流を出力するという動作を行うことから、入力電流を記憶している期間では電流出力ができず、また電流出力を行う際には階調電流信号７３０を取り込むことができない。

表示部への電流出力は画素回路において所定電流への変化に時間がかかるという問題があることから水平走査期間内においてはなるべく長い期間電流を出力し続けることが望ましい。そのためソースドライバＩＣから電流は常に出力されることが好ましい。

そこでカレントコピア回路構成の出力段でも常に電流を出力し続けるために、同一出力端子にカレントコピア回路を２つ設け、一方が階調電流信号７３０を記憶している際には、他方が電流をドライバＩＣ外部に電流を出力する構成とした。

出力段の回路を図７３に示す。７３６ａと７３６ｂの２つの保持回路がカレントコピア構成となっている。２つの保持回路のうちどちらを出力にし、どちらが階調電流信号７３０を記憶するかを決めるための信号がセレクト信号７３８である。セレクト信号７３８は１水平走査期間毎に変化し、１水平走査期間ごとに保持回路７３６を変えることにより映像信号に応じた電流出力が可能となる。セレクト信号７３８に応じて保持回路７３６の電流出力用トランジスタ７３３の状態を変えるようにすることで、出力に用いる保持回路を決めることが可能となる。

両保持回路７３６とも出力を行わないようにする場合には、セレクト信号７３８及びセレクト信号の反転出力７３９ともローレベルとすることで実現する。７３８及び７３９は必ずしも逆相に入る必要はないが、両信号ともハイレベルにしてはならない。他の方法として７３８と７３９は常に逆相とし、別途イネーブル信号を設け、７３８及び７３９との論理積の結果をスイッチ７３３を制御する信号に入力することにより同様な動作を行うことが可能である。

シフトレジスタ２１及び電流保持手段７０２により階調電流信号７３０が各出力に分配できた。次に階調電流信号７３０を生成する回路について説明を行う。ロジック信号である映像信号をアナログ信号である階調電流信号７３０に変換するためにデジタル−アナログ変換部７０６を設け、映像信号に応じた電流を出力するようにした。デジタル−アナログ変換部７０６の回路例を図７１に示す。

映像信号の各ビットに対応した電流を外部から入力し、対応した電流（階調基準電流１〜階調基準電流８）に対し、電流値に対応して階調信号７１１によりスイッチ７１２を制御することにより、階調信号７１１に応じた階調電流信号７３０を出力するような構成とした。階調信号１（７１１ａ）から順に階調信号８（７１１ｈ）まで最下位ビットから最上位ビットに対応させた場合、階調基準電流１（７００ｃ）の２倍が階調基準電流２（７００ｄ）、一般に階調基準電流ｎの２倍が階調基準電流（ｎ＋１）となるように、電流値を設定し入力する（ここでｎは１以上ビット数未満の整数）。

これによりスイッチ７１２が導通状態となっている階調基準電流７００の和を階調電流信号７３０として出力する。

次に階調基準電流７００を作成し、デジタル−アナログ変換部７０６に入力する方法について説明する。

図７８に示すように階調基準電流７００は階調基準電流生成部７０４により生成する。１階調あたりの電流をどのくらいにするかを設定する基準電流７８１を元にカレントミラー構成などにより、映像信号のビットに応じた階調基準電流７００を出力する。ここでは８ビット出力の場合で、階調基準電流７００は８出力存在する。（階調基準電流ｎの電流値）×２＝（階調基準電流（ｎ＋１）の電流値）となるような電流を正確に出力する必要があることから、ミラーを行うトランジスタ７８２の数を変えることで出力電流を変化させることが好ましい。この方法の場合、階調性は高いが回路面積が大きくなる欠点がある。一方で各階調基準電流７００を生成するトランジスタ７８２は、各期順電流に対し１つずつとし、チャネル幅を変えることにより階調基準電流１から８を変化させることも可能であるが、電流がチャネル幅に正確に一致するわけでないためシミュレーションによりチャネル幅をプロセスに応じて変更する必要がある。このため、個数分だけ並べる方法に比べ階調性が低下するおそれがある。そこで、図７８に示すように低階調部と高階調部に階調基準電流をグループ分けし、低階調部と高階調部の間ではチャネル幅を変更することで電流値を変え、低階調部間及び高階調部間ではトランジスタの個数を変更することで電流を変えるようにする。

図７８では、低階調部を下位２ビット、高階調部を上位６ビットとし、７８３で示す点線に囲まれたトランジスタは７８４で示す点線に囲まれたトランジスタに比べておよそ１／４のチャネル幅（プロセスにより上下する−１０％以上＋５０％未満）で形成することにより、階調性を維持し回路規模の小さい階調基準電流生成部７０４を実現することができる。

ドライバＩＣに対し１回路であるため、階調性を高めたいときは図８０に示すようにトランジスタ数により電流を変化させてもよい（全体に対する回路面積が１０％以下であるため）。

基準電流７８１は図８１に示すように抵抗、演算増幅器などにより定電流源を構成することで実現可能である。８８の制御データにより基準電流７８１の電流値を変えることも可能である。この基準電流７８１の制御は、電力抑制、焼き付き防止、コントラストの向上に役立つ。

以上のようにして形成された階調基準電流７００をデジタル−アナログ変換部７０６に入力すればよいが、直接接続すると複数のソースドライバＩＣ３６を接続したときに、全てのチップで１％以下の誤差で階調基準電流７００を供給することが難しくなる。

チップ毎に、基準電流生成部７０３と階調基準電流生成部７０４を設けると、図８１の基準電流生成部７０３でのばらつきと、図７８もしくは図８０でのカレントミラーでのばらつきの２乗平均のばらつきが階調基準電流７００で発生するため、チップによってある階調の電流値が異なるおそれがあり、チップ毎に輝度ムラが発生する。カレントミラーのミラー比ずれによるばらつきを小さくするには７８２、８０１のトランジスタサイズを大きくすることにより実現できるが、ばらつきを１％以下にしようとするには１０，０００平方ミクロン以上のチャネルサイズが必要となる。

小さいサイズでばらつきなく各チップに階調基準電流７００を供給するには１つの表示部に対し、１ヶ所の基準電流生成部７０３から１ヶ所の階調基準電流生成７０４を用いて階調基準電流７００を発生させ、各チップに分配する方法である。この概念を図７２に示す。

ソースドライバ３６ａにより発生した階調基準電流７０４を、３６ａを含めた全てのチップに供給することにより、各チップでばらつきのない電流が供給される。ここで、階調基準電流７００は２つ以上のソースドライバＩＣ３６に同時に供給されないようにする必要がある。電圧と異なり電流の場合複数のドライバに接続すると分流され、１つのドライバＩＣに流れる階調基準電流値が異なってしまう。そこで、複数のドライバＩＣ３６が同時に階調基準電流７００を取り込まないようにデジタルアナログ変換部７０６が持つスイッチ７１２を利用して、ある１つのＩＣが映像信号に応じた階調電流信号７３０を生成しているときには他のＩＣではスイッチ７１２全てが非導通状態となるような構成にすることを考えた。

階調電流信号７３０が必要なのは、電流保持手段７０２に電流を供給するときでシフトレジスタ２１の出力のうちの１つに対し取り込むように信号を出している時である。つまりスタートパルス１６が入力され、カスケード接続された次段ＩＣ３６に対しキャリー出力７０１からパルスを出力するまでの期間が、階調電流信号７３０を必要とする期間である。

そこで、シフトレジスタ２１が出力を行っている期間以外ではデジタル−アナログ変換部７０６のスイッチ７１２は階調信号７１１によらず常に非導通状態とする。これを実現するためにチップイネーブル信号生成部７０７を設け、シフトレジスタ動作時以外ではスイッチ７１２は常に非導通状態とするようにする。チップイネーブル信号生成部７０７は、スタートパルス１６が入力されて、キャリー出力７０１が行われるまでの間のみパルスを出力し映像信号をアナログ電流に変換することを許可するようにする。正確にはシフトレジスタ出力７１９が同一チップ内で出力されている期間である。スタートパルス１６とシフトレジスタ出力７１９、キャリー出力７０１とシフトレジスタ出力７１９の関係は入力データとスタートパルス１６の関係やシフトレジスタの構成２１によって変わる可能性があるため、スタートパルス１６とキャリー出力７０１から期間を調整してイネーブル信号８２１を出力するようにする。イネーブル信号に対応したデジタル−アナログ変換部７０６の回路図を図８２に示す。チップイネーブル信号８２１はスタートパルス１６が入力されてからキャリー出力７１０を行うまでの間、ハイレベル状態となり、階調信号７１１に応じて階調基準電流７００が階調電流信号７３０に出力される。それ以外の期間ではチップイネーブル信号８２１がローレベル信号となるため、常にスイッチ７１２が非導通状態となり電流は供給されない。

１水平走査期間でのあるドライバＩＣ（チップ１）のチップイネーブル信号８２１、セレクト信号７３８、階調電流信号７３８、階調信号７１１のタイミングチャートを図８３に示す。

セレクト信号７３８はタイミングパルス２９により１水平走査期間毎に変化し、１出力に対し２つある保持回路７３６のどちらに階調電流信号７３８を記憶させ、他方が記憶された電流を出力するかを決める。期間８３１ａでは保持回路Ａ（７３６ａ）から電流を出力し、保持回路Ｂ（７３６ｂ）に階調電流信号７３０を記憶させている。

階調電流信号７３０への記憶は１出力ずつ順に行い、シフトレジスタ出力７１９によりどの出力へ記憶させるかを決めている。更に複数のドライバＩＣに基準電流を分配できる配線としていることから、分流されることを防ぐためシフトレジスタが動作している期間のみチップイネーブル信号８２１により、デジタルアナログ変換部７０６が動作し、階調電流信号７３８が流れる。チップ１のチップイネーブル信号８２１はシフトレジスタがチップ１で動作している期間である８３２ａの期間でのみハイレベルの信号となり、階調電流信号７３８が流れている。８３２ｂの期間（チップ１以外のシフトレジスタが動作中）のときは、チップイネーブル信号８２１がローレベルとなり階調電流信号７３８は流れない。そのため階調基準電流信号７００は常に１つのドライバＩＣにしか入力されないため、図７２のように複数のドライバＩＣに分岐して配線することが可能となる。カレントミラーなどによる分配に比べ、時間で区切って分配するため正確に同一電流を供給できる。

カレントコピアを各出力に設け階調電流を各出力に分配する方法では、駆動トランジスタ７３１の特性ばらつきによらず、記憶した電流と同じ電流を出力することが可能であるため、出力ばらつきが起こりにくい。しかし、「突き抜け」と呼ばれる現象により出力電流がばらつくおそれがある。

図７３の保持回路においてゲート信号線７４１の信号をハイレベルにすると、階調電流を記憶する。例えば白階調の電流を記憶するとすると、図７４に示すように、駆動トランジスタ７３１にドレイン電流は白階調電流（ここでＩｗとする）となる。そのとき駆動トランジスタ７３１の電流−電圧特性（図７５）から節点７４２の電圧はＶｗとなる（期間７４７）。

期間７４７が終了し、保持回路７３６に電流を記憶するのを終えるためゲート信号線７４１はローレベルに変化する。この時ゲート信号線７４１電圧の低下がトランジスタ７３５ａのゲート容量を介して容量結合により節点７４２の電圧もＶＧだけ低下する。これにより駆動トランジスタ７３１のドレイン電流もＩｗからＩＧ分だけ低下する。

この「突き抜け」により、出力電流が端子により変化するおそれがある。例えば図７６の７６５、７６６に示すような電流―電圧特性を持つ駆動トランジスタ７３１があるとする。節点７４２の電圧つまり駆動トランジスタ７３１のゲート電圧が突抜によりＶＧ変化すると、７６５の駆動トランジスタではドレイン電流がＩｗ１となり、７６６の駆動トランジスタではドレイン電流がＩｗ２となり、この電流が出力信号線７３７を介して外部に流れ、出力電流にばらつきが発生する。Ｉｗ２とＩｗ１の差が２つの平均電流に対し１％以上になると輝度ムラとして表示品位に影響を与える。

節点７４２の電圧変化量ＶＧはトランジスタ７３５のゲート容量をＣｇｓ、蓄積容量７３２の容量をＣｓ、ゲート信号線７４１の振幅をＶｇａとすると、ＶＧ＝Ｖｇａ×Ｃｇｓ／（Ｃｇｓ＋Ｃｓ）で表される。

ＶＧを小さくするには、ＣｇｓもしくはＶｇａを小さくするか、Ｃｓを大きくする。Ｃｓを大きくする方法はチップサイズが大きくなることから現実的には難しい。またＶｇａは基本的にアナログ電源電圧分の振幅を持つ。この電圧を下げると、出力端子の電圧振幅が低下するため、出力可能な電流のダイナミックレンジが低下する。またゲート信号線７４１のみハイレベル電圧を低下させると、このゲート信号線７４１のための電源が必要となるため電源数が増加する。電源数の増加は電源回路の増加につながるためこの方法も実現することが難しい。

そこで本発明ではトランジスタ７３５のゲート容量Ｃｇｓを小さくすることを考えた。単にトランジスタ７３５のサイズを小さくした場合では、オフ時のリーク電流が増大し蓄積容量７３２に保持された電荷がトランジスタ７３５を介して移動することにより、節点７４２の電位が変化し所定電流を流せなくなる問題が発生する。

トランジスタ７３５を少なくとも２つ以上に分割し、そのうちの蓄積容量７３２に最も近いトランジスタを小さくすることを考えた。図７７に２つに分割したときの電流保持手段７０２の回路を示す。

トランジスタ７３５を２つに分割し、７７５と７７２の２つの構成とした。トランジスタ７７５に比べ７７２はチャネルサイズが小さくなっている。またそれぞれのゲート電極につながる信号線は別になっており、ゲートイネーブル信号７７１の制御により、トランジスタ７７２の方が７７５に比べて早く非導通状態となるようにしている。タイミングチャートを図７９に示す。

複数個のトランジスタにすることの利点は、２つのトランジスタのゲート信号線の波形を異ならせ、蓄積容量７３２に近いトランジスタ７７２をまず非導通状態とし、その後７７５を非導通状態とすることで、「突き抜け」はトランジスタ７７２のゲート容量Ｃｇ１と蓄積容量Ｃｓ、ゲート振幅Ｖｇａｔｅによることとなり、Ｃｇｓ＞Ｃｇ１となることからＶＧ自体を小さくすることができる。さらに、蓄積容量７３２の電荷を保持するために７７２が完全に非導通状態となった後、７７５が非導通状態となるとなるようにゲート信号線７４１をローレベルに変化させる。７７５はリーク電流を小さくするためトランジスタのチャネル幅／チャネル長の値が大きくなるように設計される。２つのトランジスタを直列に接続することでリーク電流が少なくなる利点がある。更にトランジスタ７７５と蓄積容量７３２に間にトランジスタ７７２が非導通状態となって挿入されているため、７７５ａのゲート信号による、節点７４２への「突き抜け」が発生しないという利点がある。

このように、駆動トランジスタ７３１のゲート及びドレイン電極間に接続されるトランジスタを複数個に分割し、最も蓄積容量７３２に近いトランジスタはチャネルサイズを小さく作成した上に他のトランジスタに比べ早く非導通状態とすることで、電荷のリークなどの問題がなく突き抜け量を減らすことを実現できる。

更に駆動トランジスタ７３１の（チャネル幅）／（チャネル長）（以降Ｗ／Ｌとする）に関してもＷ／Ｌの値が小さくなることが好ましい。

図８４に電流−電圧特性を示す。Ｗ／Ｌの値が小さくなればなるほど傾きが小さくなり、階調電流信号７３０を記憶させた後「突き抜け」によりＶＧだけ駆動トランジスタ７３１のゲート電圧が低下したときの電流量の低下は８４１の曲線の方が８４２の曲線に比べて大きい。そのため「突き抜け」によるドレイン電流の低下を抑えるため、駆動トランジスタのＷ／Ｌを０．５以下とすることが好ましい。この場合、低下量は設定電流（Ｉｗ）に対し１％以下となる。下限値はチャネル幅の最小作成寸法、チャネル長を延ばすことによるチップ面積の増大の影響から０．００２以上である必要がある。

以上のようにカレントコピア回路を用いた出力段を形成することにより出力ばらつきの小さいドライバＩＣを実現させた。

なお本発明では表示素子として、有機発光素子で説明を行ったが、無機エレクトロルミネッセンス素子、発光ダイオードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。

本発明にかかる電流出力型半導体回路は、階調反転を防止し、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う電流出力型半導体回路等として有用である。

本発明における電流出力型半導体回路の入力信号波形を示した図１ドット分の映像信号ごとにプリチャージを行うかどうか外部から選択できるようにしたときのドライバＩＣのブロック図複数のソースドライバＩＣを用いた表示パネルを示した図有機発光素子の構造を示した図有機発光素子の電流−電圧ー輝度特性を示した図カレントコピア構成の画素回路を用いたアクティブマトリクス型表示装置の回路を示した図カレントコピア回路の動作を示した図定電流源回路の例を示した図基準電流源の各素子の配置構成を示した図電流出力型ドライバの各出力へ電流を出力するための回路を示した図図１０の階調表示用電流源１０３のトランジスタサイズと出力電流ばらつきの関係を示した図カレントコピア構成の画素回路において、画素にソース信号線電流が流れるときの等価回路を示した図１出力端子における電流出力とプリチャージ電圧印加部及び切り替えスイッチの関係を示した図発光色による輝度対電流特性の違いを示した図１水平走査期間内でのプリチャージ電圧を行う期間と階調データに基づく電流を出力する期間の関係を示した図表示色ごとに異なるプリチャージ電圧を出力することができる回路ブロックを示した図（ａ）階調データとプリチャージ判定信号の関係を示した図（ｂ）階調データとプリチャージ判定信号の関係を示した図（ｃ）階調データとプリチャージ判定信号の関係を示した図入力シリアル電流を各信号に分配する回路を示した図基準電流を各出力に分配する実施の形態における、複数のドライバＩＣの接続関係を示した図ｎ型トランジスタを用いた場合のカレントコピアを用いた画素回路を示した図（ａ）本発明の実施の形態を用いた表示装置として、テレビに適用した場合を示した図（ｂ）本発明の実施の形態を用いた表示装置として、テレビに適用した場合を示した図本発明の実施の形態を用いた表示装置として、デジタルカメラに適用した場合を示した図本発明の実施の形態を用いた表示装置として、携帯情報端末に適用した場合を示した図本発明の実施の形態を用いた半導体回路の電流出力部の概念を示した図図２４の構成において、電流源をトランジスタで構成した場合を示した図図２４もしくは図２５に示した電流出力部による入力信号の階調対出力電流の関係を示した図８ビットデータのうち下位１ビットをあるサイズのトランジスタ構成で出力し、残りの上位７ビット分を下位１ビットのトランジスタに比べてドレイン電流量の多くなるトランジスタを用意し、トランジスタの個数により階調表示を行う電流出力段を示した図低階調表示部に黒階調に対応する電圧を印加した場合の表示を示した図フレーム毎にプリチャージ電圧を印加するかどうか選択できるようにしたときの出力段及び出力段に必要な信号の構成を示した図３フレームに１回プリチャージを行う場合のプリチャージを印加する画素のパターンを示した図２フレームに１回プリチャージを行う場合のプリチャージを印加する画素のパターンを示した図入力階調とプリチャージを行うフレームの割合の関係の一例を示した図図２９の構成からプリチャージ用電源を複数個用意した場合の回路を示した図図３３の構成において２つのプリチャージ電圧とフレーム毎に出力電圧を変更できる図３３のプリチャージ用電源電圧印加に対するソース信号線電流の関係（画素トランジスタの電流電圧特性）を示した図複数のプリチャージ電圧とフレーム毎に出力電圧を変更できる出力段の構成を示した図図３６の複数のプリチャージ電圧の階調に対する印加パターンを示した図階調に応じた電流出力と階調に応じた電圧出力のいずれかを選択して出力可能な構成とした出力信号線の例を示した図点灯率の低い画面でプリチャージを行わない場合と行った場合の表示を示した図点灯率の高い画面でプリチャージを行わない場合と行った場合の表示を示した図本発明におけるプリチャージ電圧を出力するかどうかを判定するフローチャートを示した図本発明のプリチャージ印加方式を実現するためのプリチャージ判定信号生成部を示した図フレーム毎にプリチャージをするかどうかを判定するためのＦＲＣレジスタの動作を示した図カレントミラー形式の画素構成を用いた表示装置を示した図階調に応じた電流、階調に応じた電圧を１水平期間内でいずれか１つを選択し出力するか、時間的に順に出力するようにできるようにした場合の出力段の構成を示した図図４５のプリチャージ電圧印加判定部の回路例を示した図図４５の構成の出力段において一水平走査期間内で、電流のみ出力する場合、電圧のみ出力する場合、電圧出力後電流を出力する場合のプリチャージ判定信号及びプリチャージパルスの関係を示した図図６もしくは図４４におけるＥＬ電源線の配線を示した図３フレームに２回プリチャージを行う場合の各フレームでのプリチャージを行う画素のパターンを示した図階調とプリチャージを行うフレームの割合の関係を示した図点灯率設定信号、ＦＲＣプリチャージ設定信号による３つの異なる点灯率での階調に対するプリチャージするフレームの割合の違いを示した図上位３ビットの電流出力に対応するトランジスタ群のトランジスタサイズを半分にしたときの階調と出力電流ばらつきの関係を示した図電流出力部におけるトランジスタ群の並びを示した図各トランジスタ群を構成するトランジスタのチャネルサイズとばらつきの関係を示した図上位３ビットの電流出力に対応するトランジスタ群のトランジスタサイズをそれぞれ異ならせたときの階調と出力電流ばらつきの関係を示した図８ビット映像入力に対し、下位２ビットと上位６ビット間の電流の大小関係をトランジスタチャネル幅により調整し、各ビット内ではトランジスタの個数により電流を変化させた出力段の構成において、中間調で階調反転が起こった場合の階調対出力電流特性を示した図８ビット映像入力に対し、下位２ビットと上位６ビット間の電流の大小関係をトランジスタチャネル幅により調整し、各ビット内ではトランジスタの個数により電流を変化させた出力段の構成において、最上位ビットに対応する電流源にさらに電流源を追加できる構成を示した図階調１２７と階調１２８の電流差を示した図階調１２８の電流がばらつきにより減少したときの階調１２７電流との関係を示した図階調反転がなくなったときの階調―電流特性を示した図嵩上げ信号線を用いたときの最上位ビット電流源電流嵩上げ機能付きの電流出力段を示した図図６１の電流出力段を用いたときのドライバＩＣの機能ブロック図下位２ビット出力電流が２０％増加したときの階調１２７電流と、嵩上げ後の階調１２８電流の関係を示した図嵩上げ信号線を用いたときの最上位ビット電流源電流嵩上げ機能付きの電流出力段を示した図いくつかの階調間での輝度差と出力ばらつきから階調反転がおこるかどうかを示した図階調３と４での電流値及びばらつきの関係を示した図階調１３１と１３２での電流値及びばらつきの関係を示した図嵩上げ信号線及びレーザー加工による嵩上げ機能を用いたときの最上位ビット電流源電流嵩上げ機能付きの電流出力段を示した図出力毎に嵩上げを行うかどうかを嵩上げ信号により制御できるドライバＩＣの構成を示した図カレントコピア回路を出力段に用いる場合におけるドライバＩＣのブロック図を示した図デジタル−アナログ変換部を実現する回路例を示した図複数のドライバＩＣを接続したときの階調基準電流信号の配線を示した図電流保持手段の回路を示した図節点７４２及び駆動トランジスタ７３１のドレイン電流がゲート信号線７４１により変化することを示した図駆動トランジスタのドレイン電流ーゲート電圧特性を示した図移動度が異なるトランジスタが各出力の駆動トランジスタに用いられる場合において「突き抜け」によるドレイン電流の違いを示した図カレントコピア回路において「突き抜け」を減らすためにトランジスタを１つ挿入した場合の電流保持手段を示した図階調基準電流生成部の回路を示した図図７７において２つのゲート信号線の波形を示した図階調基準電流生成部の回路を示した図基準電流生成部を示した図イネーブル信号を含んだデジタルアナログ変換部の回路を示した図１水平走査期間におけるタイミングパルス、チップイネーブル信号、セレクト信号と階調電流信号の関係を示した図Ｗ／Ｌの異なるトランジスタの電流−電圧特性を示した図

符号の説明

１１映像データ
１２データ線
１３アドレス
１４振り分け後データ
１５クロック
１６スタートパルス

Claims

１階調あたりの電流値を設定する基準電流生成部と、
各階調に対応する電流を供給する階調基準電流生成部と、
映像信号を階調に応じた電流量に変換するデジタル−アナログ変換部と、
前記デジタル−アナログ変換部を動作させるかどうかを制御するチップイネーブル信号生成部と、
各出力に映像信号に対応する電流を分配するためのシフトレジスタと、
分配された電流を１水平走査期間の間保持するための電流保持手段とを具備し、
前記電流保持手段が、２つのカレントコピア回路からなることを特徴とする電流出力型半導体回路。