JP2005183574A - Electronic component - Google Patents
Electronic component Download PDFInfo
- Publication number
- JP2005183574A JP2005183574A JP2003420648A JP2003420648A JP2005183574A JP 2005183574 A JP2005183574 A JP 2005183574A JP 2003420648 A JP2003420648 A JP 2003420648A JP 2003420648 A JP2003420648 A JP 2003420648A JP 2005183574 A JP2005183574 A JP 2005183574A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- exterior material
- adjacent
- terminal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
Abstract
Description
本発明は、モデム、電源回路、液晶用電源、DC−DCコンバーター、電力線通信機器などの電子機器などに好適に用いられる電子部品に関するものである。 The present invention relates to an electronic component suitably used for an electronic device such as a modem, a power supply circuit, a liquid crystal power supply, a DC-DC converter, and a power line communication device.
モデムや電源回路などの電子機器においては、多数の電子部品が搭載される。例えば、ノイズ除去や直流成分のカットなどのためにコンデンサが用いられることも多い。 Many electronic components are mounted in electronic devices such as modems and power supply circuits. For example, a capacitor is often used for noise removal or DC component cut.
ここで、電子機器には小型化、低コスト化が求められ、これに伴い電子部品についても大幅な小型化、低コスト化が求められている。更に、自動実装による実装コストの削減、実装面積の削減のために、面実装電子部品が求められることが多い。一方、小型化と合わせて高性能化や特性ばらつきの低減、さらには耐久性の向上など相反する仕様が要求されることも多くなっている。 Here, electronic devices are required to be reduced in size and cost, and accordingly, electronic components are also required to be significantly reduced in size and cost. Furthermore, surface mounting electronic components are often required in order to reduce mounting cost and mounting area by automatic mounting. On the other hand, conflicting specifications such as high performance, reduction of characteristic variation, and improvement of durability have been demanded together with downsizing.
さらには、LSIなどの多ピン化や信号線路のビット数の増加に伴い、非常に線路間隔の狭い場所において複数の電子部品を実装する高密度実装の必要が生じている。 Furthermore, with the increase in the number of pins of LSI and the like and the increase in the number of bits of signal lines, there is a need for high-density mounting in which a plurality of electronic components are mounted in a place where the line spacing is very narrow.
特に、モデムなどはデータ入力とデータ出力の2線路がセットであることが多く、線路上に必ず2つの電子部品を実装する必要がある。 In particular, a modem or the like often has a set of two lines for data input and data output, and two electronic components must be mounted on the line.
これらを満たすために、種々の工夫を凝らした電子部品が提案されている(例えば特許文献1、特許文献2参照)。
しかしながら、小型化と高性能化のそれぞれの目的を達成しようとすると、相互に相反する目的であるため、他方の目的を満たすことができない問題があった。 However, when trying to achieve the respective objectives of miniaturization and high performance, they are mutually contradictory objectives, and there is a problem that the other objective cannot be satisfied.
例えば、性能や特性ばらつきの低減、あるいは耐久性の向上に対応するために、電子部品を樹脂などによる外装材でモールドした電子部品が提案されているが、これを複数実装しようとした場合には、電子部品がモールドされているために大型化する問題があった。また、線路間隔の狭い基板に対応できず、信号線路の線路間隔を広く取るための線路の引き回しなどによる基板の大型化や、線路輻射の問題、あるいは引き回しによる信号遅延による性能劣化などの問題があった。 For example, in order to cope with reduction of performance and characteristic variation or improvement of durability, electronic parts have been proposed in which electronic parts are molded with an exterior material such as resin. Since the electronic parts are molded, there is a problem of increasing the size. In addition, it cannot cope with a board with a narrow line interval, and there are problems such as an increase in the size of the board due to the routing of the line to widen the line spacing of the signal line, a problem of line radiation, or a performance deterioration due to a signal delay due to the routing. there were.
逆に、小型化や高密度実装を実現するためにモールドされていないベアの電子部品を近接させて実装した場合には、電子部品間での電界結合の発生などによる短絡や信号のクロストークなどの問題が生じていた。また、これに伴う電子機器の故障などの問題も生じていた。 Conversely, when mounting bare electronic parts that are not molded in order to achieve miniaturization and high-density mounting, short circuit due to the occurrence of electric field coupling between the electronic parts, signal crosstalk, etc. The problem was occurring. In addition, problems such as failure of electronic devices have occurred.
これらを解決するために、複数の素子をモールドした場合には、その小型化を実現するために素子間隔が狭くなり、結果として外装材の外部に引き出される端子の隣接間が非常に狭くなるという問題を生じる。このため、端子間での絶縁抵抗が低下してリーク電流が発生し、電子部品の破壊や、これに伴う電子機器の故障などの問題が生じる。 In order to solve these problems, when a plurality of elements are molded, the element interval is narrowed in order to realize the miniaturization, and as a result, the distance between adjacent terminals drawn out of the exterior material becomes very narrow. Cause problems. For this reason, the insulation resistance between the terminals is lowered and a leak current is generated, which causes problems such as destruction of electronic components and failure of electronic devices accompanying this.
本発明は、簡単な構成により、上記の問題を解決し、電子機器の小型化、高密度実装と、機器への悪影響を排除した性能向上と耐久性向上の相反する仕様を同時に実現する電子部品を供給することを目的とする。 The present invention solves the above-mentioned problems with a simple configuration, and achieves electronic components that simultaneously achieve the contradictory specifications of downsizing and high-density mounting of electronic equipment, and performance improvement and durability improvement that eliminate adverse effects on the equipment. The purpose is to supply.
本発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と素子と端子部の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出された端子部の隣接間に非導電の遮蔽部が設けられた構成とする。 The present invention is an electronic component having a plurality of elements, a pair of terminal portions provided in each of the plurality of elements, and an exterior material that covers a part of the elements and the terminal portions, and is pulled out of the exterior material A non-conductive shielding portion is provided between adjacent terminal portions.
本発明は、複数の素子、特に積層型コンデンサを一つの外装材にてモールドして端子を外部に出した構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コストの低減を実現できる。 The present invention has a configuration in which a plurality of elements, particularly a multilayer capacitor, is molded with a single exterior material and the terminals are exposed to the outside, so that a plurality of electronic components can be mounted at one time, reducing the mounting procedure, and Reduction of mounting cost can be realized.
また、一つの外装材に複数の素子が封じられていることで、個別の電子部品を実装する場合よりも実装面積を低減させ、電子機器の小型化を実現できる。また、実装基板上での線路間隔を狭くすることができ、線路の余分な引き回しによる実装基板の大型化を回避し、線路輻射などの性能劣化も排除することが可能となる。 In addition, since a plurality of elements are sealed in one exterior material, the mounting area can be reduced as compared with the case where individual electronic components are mounted, and the electronic device can be downsized. Further, the line spacing on the mounting board can be narrowed, the enlargement of the mounting board due to extra routing of the lines can be avoided, and performance degradation such as line radiation can be eliminated.
更に、狭い間隔で個別に複数の素子を実装する場合に生じる素子間の電界結合や耐圧不備による性能劣化や、耐久性の劣化も解消することができる。また、外装材でモールドされていることにより、周囲環境の変化に対する耐久性も高まり、耐衝撃性なども向上して電子機器の長寿命化を実現することができる。 Furthermore, it is possible to eliminate performance deterioration due to electric field coupling between the elements and insufficient breakdown voltage, and deterioration of durability, which occur when a plurality of elements are individually mounted at a narrow interval. Further, by being molded with an exterior material, durability against changes in the surrounding environment is increased, impact resistance and the like can be improved, and a long life of the electronic device can be realized.
また、外装材の外部に引き出された端子の隣接間隔を一定以上に規定したことで、隣接する端子間での電圧リークや絶縁劣化の発生を防止し、機器への実装に際して要求される耐圧を実現することができる。 In addition, by defining the adjacent spacing between the terminals drawn out of the exterior material to a certain level or more, voltage leakage and insulation deterioration between adjacent terminals can be prevented, and the withstand voltage required for mounting on equipment can be reduced. Can be realized.
更に、外装材の外部に引き出された端子の隣接間隔において、外装材に凸部を設け、あるいは外部から部材を接続するなどした遮蔽部を形成することにより、端子間の絶縁を更に確実なものとして、電圧リークや絶縁抵抗の発生を防止する。これにより機器への実装に際して要求される耐圧を実現することができる。 Furthermore, at the adjacent interval between the terminals drawn to the outside of the exterior material, a convex part is provided on the exterior material or a shielding part is formed by connecting a member from the outside, thereby further ensuring insulation between the terminals. As a result, generation of voltage leakage and insulation resistance is prevented. As a result, it is possible to achieve a withstand voltage required for mounting on equipment.
またモールドされる素子が、高耐圧を要求されるコンデンサである場合には、リーク電流の発生により大きな電流がショートすることが起こり、電子機器の故障を発生させる恐れがあるが、これを回避することができるものである。 Also, if the element to be molded is a capacitor that requires a high breakdown voltage, a large current may be short-circuited due to the occurrence of a leakage current, which may cause a failure of the electronic device. It is something that can be done.
以上の効果により、電子機器の小型化、高寿命化を実現することが可能となる。 Due to the above effects, it is possible to reduce the size and increase the life of electronic devices.
本発明の請求項1に記載の発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と素子と端子部の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出された端子部の隣接間に非導電の遮蔽部が設けられたことを特徴とする電子部品であって、外装材の外部に引き出された端子部間に生じるリーク電流などを防止して、電子部品の破壊や電子機器の故障を防止することができることで、複数の素子を一つの外装材でモールドしつつ、その素子間と端子間距離を小さくできるため、電子部品の小型化、実装面積の小型化が実現できる。
The invention according to
本発明の請求項2に記載の発明は、遮蔽部が、外装材の一部であって端子部の隣接間において形成された外装材の突出部であることを特徴とする請求項1に記載の電子部品であ
って、外装材の加工により遮蔽部を容易に形成することができる。
The invention described in
本発明の請求項3に記載の発明は、遮蔽部が、端子部の隣接間において外装材に接続して設けられた非導電部材であることを特徴とする請求項1に記載の電子部品であって、別体で形成した部材を外装材に接続する簡単な手順で遮蔽部を形成することができる。 According to a third aspect of the present invention, in the electronic component according to the first aspect, the shielding portion is a non-conductive member provided by being connected to the exterior material between the adjacent portions of the terminal portion. Therefore, the shielding part can be formed by a simple procedure of connecting a member formed separately to the exterior material.
本発明の請求項4に記載の発明は、遮蔽部が、外装材の外部に引き出された端子部の突出量よりも突出していることを特徴とする請求項1〜3いずれか1記載の電子部品であって、端子間に発生するリーク電流を確実に防止することが可能となる。
The invention according to
本発明の請求項5に記載の発明は、遮蔽部が、外装材の外部に引き出された端子部の厚みよりも突出厚みを有することを特徴とする請求項1〜3いずれか1記載の電子部品であって、端子間に発生するリーク電流を確実に防止することが可能となる。
The invention according to
本発明の請求項6に記載の発明は、遮蔽部の突出厚みが、外装材の外部に引き出された端子部の厚みよりも0.2mm以上厚いことを特徴とする請求項5に記載の電子部品であって、端子間に発生するリーク電流の発生防止をより確実なものとすることができる。
The invention according to
本発明の請求項7に記載の発明は、外装材の外部に引き出された端子部の隣接間距離において、外装材からの引き出し位置における端子部の隣接間距離よりも広い隣接間距離を有する位置が、引き出された端子部の中において存在することを特徴とする請求項1〜6いずれか1記載の電子部品であって、モールドされる素子間隔を広げることなく、外装材の外部に引き出される端子の隣接間距離を広げることができ、簡単な構成によりリーク電流の発生などを防止することができる。
The invention according to
本発明の請求項8に記載の発明は、外装材の外部に引き出された端子部が、その隣接間距離を広げる屈曲部を有することを特徴とする請求項7に記載の電子部品であって、外装材の外部に引き出された端子の隣接間距離を広げることができ、簡単な構成によりリーク電流の発生などを防止することができる。
The invention according to
本発明の請求項9に記載の発明は、内部電極が埋設された誘電体基体と、誘電体基体に設けられた一対の端子部を有する複数の積層型コンデンサと、一対の端子部に接続される一対のリード端子と、複数の積層型コンデンサとリード端子の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出されたリード端子の隣接間に非導電の遮蔽部が設けられたことを特徴とする電子部品であって、外装材の外部に引き出されたリード端子部間に生じるリーク電流などを防止して、電子部品の破壊や電子機器の故障を防止することができることで、複数の積層型コンデンサを一つの外装材でモールドしつつ、コンデンサ間と端子間距離を小さくできるため、電子部品の小型化、実装面積の小型化が実現できる。 According to a ninth aspect of the present invention, there is provided a dielectric substrate having an internal electrode embedded therein, a plurality of multilayer capacitors having a pair of terminal portions provided on the dielectric substrate, and a pair of terminal portions. An electronic component having a plurality of multilayer capacitors and an exterior material covering a part of the lead terminal, and a non-conductive shielding portion is provided between adjacent lead terminals drawn out of the exterior material. It is an electronic component characterized by being provided, and it prevents leakage current generated between the lead terminal portions drawn outside the exterior material, thereby preventing destruction of the electronic component and failure of the electronic device. As a result, it is possible to reduce the distance between the capacitors and the terminals while molding a plurality of multilayer capacitors with a single exterior material, so that it is possible to reduce the size of electronic components and the mounting area.
本発明の請求項10に記載の発明は、遮蔽部が、外装材の一部であってリード端子の隣接間において形成された外装材の突出部であることを特徴とする請求項9に記載の電子部品であって、外装材の加工により遮蔽部を容易に形成することができる。
The invention according to
本発明の請求項11に記載の発明は、遮蔽部が、端子部の隣接間において外装材に接続して設けられた非導電部材であることを特徴とする請求項9に記載の電子部品であって、別体で形成した部材を外装材に接続する簡単な手順で遮蔽部を形成することができる。 According to an eleventh aspect of the present invention, in the electronic component according to the ninth aspect, the shielding portion is a non-conductive member provided to be connected to the exterior member between adjacent terminal portions. Therefore, the shielding part can be formed by a simple procedure of connecting a member formed separately to the exterior material.
本発明の請求項12に記載の発明は、遮蔽部が、外装材の外部に引き出されたリード端子の突出量よりも突出していることを特徴とする請求項9〜11いずれか1記載の電子部
品であって、端子間に発生するリーク電流を確実に防止することが可能となる。
The invention according to
本発明の請求項13に記載の発明は、遮蔽部が、外装材の外部に引き出されたリード端子の厚みよりも突出厚みを有することを特徴とする請求項9〜11いずれか1記載の電子部品であって、端子間に発生するリーク電流を確実に防止することが可能となる。 The invention according to claim 13 of the present invention is characterized in that the shielding part has a protruding thickness rather than the thickness of the lead terminal drawn out of the exterior material. It is a component, and it is possible to reliably prevent a leakage current generated between the terminals.
本発明の請求項14に記載の発明は、遮蔽部の突出厚みが、外装材の外部に引き出された端子部の厚みよりも0.2mm以上厚いことを特徴とする請求項13に記載の電子部品であって、端子間に発生するリーク電流防止をより確実にすることが可能となる。 The invention according to claim 14 of the present invention is characterized in that the protruding thickness of the shielding portion is 0.2 mm or more thicker than the thickness of the terminal portion drawn out of the exterior material. It is a component, and it is possible to more reliably prevent leakage current generated between terminals.
本発明の請求項15に記載の発明は、外装材の外部に引き出されたリード端子の隣接間距離において、外装材から引き出された位置における端子部の隣接間距離よりも大きい隣接距離を有する位置が、引き出された端子部全体の中において存在することを特徴とする請求項9〜14いずれか1記載の電子部品であって、モールドされる素子間隔を広げることなく、外装材の外部に引き出される端子の隣接間距離を広げることができ、簡単な構成によりリーク電流の発生などを防止することができる。
According to the fifteenth aspect of the present invention, in the distance between adjacent lead terminals drawn out of the exterior material, the position having an adjacent distance larger than the distance between adjacent terminal portions at the position pulled out from the exterior material The electronic component according to any one of
本発明の請求項16に記載の発明は、外装材の外部に引き出されたリード端子が、その隣接間距離が大きくなるように折り曲げられたことを特徴とする請求項15に記載の電子部品であって、外装材の外部に引き出された端子の隣接間距離を広げることができ、簡単な構成によりリーク電流の発生などを防止することができる。 According to a sixteenth aspect of the present invention, in the electronic component according to the fifteenth aspect, the lead terminals drawn out of the exterior material are bent so that the distance between adjacent terminals is increased. Thus, the distance between adjacent terminals drawn out of the exterior material can be increased, and the occurrence of leakage current can be prevented with a simple configuration.
本発明の請求項17に記載の発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と、素子と端子部の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出された複数の端子部の隣接間距離が少なくとも0.5mm以上5mm以下であることを特徴とする電子部品であって、端子間でのリーク電流などの発生を防止することができる。 The invention according to claim 17 of the present invention is an electronic component having a plurality of elements, a pair of terminal portions provided on each of the plurality of elements, and an exterior material covering a part of the elements and the terminal portions. An electronic component having a distance between adjacent terminals of at least 0.5 mm and not more than 5 mm drawn out of the exterior material, and prevents leakage current between the terminals. be able to.
本発明の請求項18に記載の発明は、内部電極が埋設された誘電体基体と、誘電体基体に設けられた一対の端子部を有する複数の積層型コンデンサと、一対の端子部に接続される一対のリード端子と、複数の積層型コンデンサとリード端子の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出されたリード端子部の隣接間距離が少なくとも0.5mm以上5mm以下であることを特徴とする電子部品であって、外装材の外部に引き出されたリード端子間のリーク電流などの発生を防止することができる。 According to an eighteenth aspect of the present invention, there is provided a dielectric substrate having an internal electrode embedded therein, a plurality of multilayer capacitors having a pair of terminal portions provided on the dielectric substrate, and a pair of terminal portions. An electronic component having a pair of lead terminals, a plurality of multilayer capacitors, and an exterior material covering a part of the lead terminals, wherein a distance between adjacent lead terminal portions drawn out of the exterior material is at least 0.5 mm An electronic component having a thickness of 5 mm or less can prevent leakage current between lead terminals drawn to the outside of the exterior material.
なお、本明細書においては積層型コンデンサを素子の例として説明しているが、これに限られるものではなく、積層型ではない通常のコンデンサ、抵抗、インダクタンス、フィルタなど種々の素子であっても同様である。 In this specification, a multilayer capacitor is described as an example of an element. However, the present invention is not limited to this, and various elements such as a normal capacitor, a resistor, an inductance, and a filter that are not multilayer may be used. It is the same.
また、端子とは、積層型コンデンサに接続されたリード端子の一部が外装材の外部に引き出されたものであっても、素子に予め接続されている端子の一部が外装材の外部に引き出されたものであっても同様である。明細書中で端子間の隣接間距離とは、この外装材の外部に引き出されたリード端子、もしくは端子同士が隣接する位置での隣接間距離のことである。 In addition, the term “terminal” means that even if a part of the lead terminal connected to the multilayer capacitor is drawn out of the exterior material, a part of the terminal connected in advance to the element is outside the exterior material. The same applies to those that are drawn out. In the specification, the distance between adjacent terminals is a distance between adjacent terminals at a position where lead terminals drawn out of the exterior material or terminals are adjacent to each other.
以下、図面を用いて説明する。 Hereinafter, it demonstrates using drawing.
図1は本発明の実施の形態における積層型コンデンサの側面図、図2は本発明の実施の形態における積層型コンデンサの接続構成図、図3は本発明の実施の形態における積層型コンデンサを配置した斜視図、図4(a)は本発明の実施の形態における電子部品の斜視
図、図4(b)は本発明の実施の形態における電子部品の正面図、図4(c)は本発明の実施の形態における電子部品の側面図、図5、図6、図7は本発明の実施の形態における電子部品の斜視図、図8、図9は本発明の実施の形態における電子部品の正面図、図10(a)は本発明の実施の形態における隣接間距離と電気的破壊実験グラフ、図10(b)は本発明の実施の形態における遮蔽部と端子間リーク電流実験グラフであり、図11(a)は従来の電子部品の実装図、図11(b)は本発明の実施の形態における電子部品の実装図である。
1 is a side view of a multilayer capacitor according to an embodiment of the present invention, FIG. 2 is a connection configuration diagram of the multilayer capacitor according to the embodiment of the present invention, and FIG. 3 is a layout of the multilayer capacitor according to the embodiment of the present invention. 4 (a) is a perspective view of an electronic component in the embodiment of the present invention, FIG. 4 (b) is a front view of the electronic component in the embodiment of the present invention, and FIG. 4 (c) is the present invention. FIG. 5, FIG. 6, FIG. 7 is a perspective view of the electronic component in the embodiment of the present invention, and FIGS. 8 and 9 are front views of the electronic component in the embodiment of the present invention. FIG. 10 (a) is an adjacent distance and electrical breakdown experiment graph in the embodiment of the present invention, and FIG. 10 (b) is a leakage current experiment graph between the shielding part and the terminal in the embodiment of the present invention. FIG. 11A is a mounting diagram of a conventional electronic component, 11 (b) is a mounting view of an electronic component in the embodiment of the present invention.
1は積層型コンデンサ、2は誘電体基体、3は内部電極、4は端子部、5、6はリード端子、5a、6aは実装部、7は電子部品、8は外装材、9は端子隣接部、10は遮蔽部、11は引き出し部隣接距離、12は実装部隣接距離、13は屈曲部、14、15は実装基板、16、17、18、19は線路である。
DESCRIPTION OF
積層型コンデンサ1は素子の一例であり、これ以外に積層型でないコンデンサ、抵抗、インダクタ、フィルタなどの種々のものであっても良く、いわゆる幅広く様々な種類を含む素子である。
The
図1〜図4から明らかな通り、二つの積層型コンデンサ1にそれぞれリード端子5、6が接続され、二つの積層型コンデンサ1とリード端子5、6の一部が外装材8によりモールドされて、外部に引き出されたリード端子5、6の一部である実装部5a、6aが実装基板などへの実装に用いられる。
As apparent from FIGS. 1 to 4,
また、外装材の外部に引き出されたリード端子5同士の隣接する部分、もしくはリード端子6同士の隣接する部分である端子隣接部9の距離が0.5mm以上で規定されることで、端子隣接部9にリーク電流が生じないようになる。
Further, the distance between the terminal
これにより電子部品7は4端子の電子部品となって、2ラインの線路に一度に実装することが可能となって、小型化を可能とするものである。また、実装処理が短縮化され、実装コストが削減され、実装面積も削減される。更に、電子機器への悪影響を回避できるものである。
As a result, the
以下、各部の詳細について説明する。 Details of each part will be described below.
まず、図1を用いて積層型コンデンサ1について説明する。
First, the
誘電体基体2は、誘電体で構成された基体で、例えば酸化チタンやチタン酸バリウムなどの誘電体材料が好適に用いられる。あるいはアルミナなども用いられる。このような材料を用いて適宜、必要な形状、大きさに形成されるものである。
The
内部電極3は、誘電体基体2内部に埋設された電極であって、内部電極3の構成材料としては、Ni、Ag、Pd、Cu、Auなどの少なくとも一つを含む金属材料が挙げられる。特に、Ni単体あるいはNi合金を用いることでコスト面において有利となる。また、これらの合金や、表面にめっき処理が施されたものであってもよいものである。勿論、合金などであっても良い。また、内部電極3の厚みは1〜5μmで構成される。また、隣接する内部電極3同士の間隔は15μm以上とすることが好ましい。
The
内部電極3は端子部4と電気的に接続されており、端子部4の一方のみに接続する内部電極3と、端子部4の他方のみに接続する内部電極3が対向しており、この対向する内部電極3間において主な容量が発生する。
The
端子部4は内部電極3と接続されており、誘電体基体2に一対に設けられ、通常はその両端に設けられることが多いが、両端以外に設けられてもよいものである。例えば、誘電体基体2の上下に形成されて、この上下に形成された端子部4と後に述べるリード端子5、6が接続されてもよいものである。また端子部4は、Cu、Zn、Ni、Ag、Auなどの少なくとも一つを含む材料で構成され、その表面は単層もしくは多層のめっき処理が施されていてもよい。
The
また、端子部4は金属キャップを誘電体基体2に接合して構成されてもよい。更に、端子部4の最外部(最表部)は融点が200度以上の導電性材料で構成されることが好ましく、この構成によって、電子部品7にリフローなどで高温がかけられたとしても、端子部4に熱的なダメージが加わることは無く、安定したリフロー特性を得ることができる。
Further, the
積層型コンデンサ1の具体的な製造方法の一例としては、一方の面に内部電極3を塗布した誘電体シートを複数用意して、これらの誘電体シートを電極が直接接触しないように積層し、この積層体の両端に端子部4を形成することで作成される。
As an example of a specific manufacturing method of the
このとき、積層コンデンサ1の大きさは、その長さをL1、高さをL2、幅をL3としたときに、
3.0mm≦L1≦5.5mm
0.5mm≦L2≦2.5mm
1.5mm≦L3≦3.5mm
となるように構成した。勿論、これよりも大きいサイズで形成してもよいものである。
At this time, the size of the
3.0mm ≦ L1 ≦ 5.5mm
0.5mm ≦ L2 ≦ 2.5mm
1.5mm ≦ L3 ≦ 3.5mm
It comprised so that it might become. Of course, it may be formed in a size larger than this.
L1〜L3を上記下限値より小さくすると、内部電極3の形成面積が不十分となったり、内部電極3相互の間隔が必然的に狭くなって、内部電極3の枚数を減らさなければならなくなって大きな容量値を得ることが困難となり、幅広い容量を有する電子部品を得ることが困難となる。
If L1 to L3 are made smaller than the above lower limit value, the formation area of the
なお、複数の積層型コンデンサ1はそれぞれ容量値が異なってもよいものであり、例えば、モデムや電灯線通信モジュールなどの出力線路と入力線路のペア線路に実装される際に、それぞれの線路で要求される容量値が異なる場合に好適である。また、図1などでは、素子たる積層型コンデンサ1が二つの場合が示されているが、3以上であっても同様である。またモールドされる素子は、積層型コンデンサと、通常のコンデンサが混在しても良く、あるいはコンデンサとインダクタが混在するなどであってもよいものである。
The plurality of
次にリード端子5、6について説明する。
Next, the
リード端子5、6は図2、図3からも明らかな通り、積層型コンデンサ1の端子部4に接続されて、外部への引出が可能な状態となっている。これにより、あとに述べる外装材8にモールドされても、この外装材8の外部に電気接続可能なリード端子を引き出すことができて、実装基板へ実装し、内部にモールドされた積層型コンデンサ1をはじめとする素子との電気的接続が可能となる。
As is apparent from FIGS. 2 and 3, the
リード端子5、6の面たる構成材料としては、Fe、Cu、Niの少なくとも一つから選ばれる金属材料が好適に選択され、これらの材料を用いることによって電気的特性や加工性の面で有利である。また、これらの金属の合金であっても良く、表面に単層もしくは多層のめっき処理が施されていてもよいものである。
As the material constituting the surface of the
リード端子5、6の一般的構造としては、端子部4と接合部をもって接続され、外装材8の外報に向かって伸びた延伸部と、これを更に折り曲げて実装基板への実装を可能とし
た実装部5a、6aを有するものである。また、図4(c)に示されるように実装部5a、6aを互いに向かい合う方向に折り曲げてもよいが、互いに異なる方向に折り曲げるいわゆるガルウィング型としてもよい。また、端子部4とリード端子5、6を接合する接合部は融点が200度以上の接合材で構成されることが望ましく、この場合には電子部品7の実装におけるリフローなどの熱的影響を受けることなく、特性劣化を生じさせることを防止できるものである。
As a general structure of the
また、端子部4が誘電体基体2の両端ではなく上下に設けられている場合には、これに合わせて上下に互い違いに接続して、その上で、外装材8の外に引き出しても良い。
In addition, when the
また、リード端子5、6はそれぞれ外装材8の互いに対抗する面からそれぞれ引き出すことで、リード端子5とリード端子6の間隔を広げることができ、実装後のバランスもよくなるメリットがある。
In addition, the
また、図3にあるように、本実施の形態では二つの積層型コンデンサ1を一つにモールドするために、それぞれの積層型コンデンサ1に対して個別にリード端子5、6を接続する。図3には2つの積層型コンデンサ1にリード端子5、6が接続されているが、3以上の積層型コンデンサ1であってもよく、勿論、積層型コンデンサ以外の素子であってもよい。
Further, as shown in FIG. 3, in this embodiment,
更に、リード端子5、6間で発生する寄生容量は0.1pF〜5.0pFに収めることが好ましい。寄生容量が5.0pFより大きいと、電子部品7を構成した際に容量ばらつきが非常に大きくなり、0.1pFより小さくするには製造上の困難性を伴う不具合があるからである。また、必要に応じてリード端子をトリミングして面積調整して、その寄生容量を事後的に調整することも好適である。
Furthermore, it is preferable that the parasitic capacitance generated between the
また、リード端子5、6は互いに略同一形状とすることで、部品点数の削減を行うことができ、生産性が向上すつと共に、リード端子5、6を外装材8においてほぼ同じ高さから引き出すことができ、ほぼ同じ長さ分を引き出すことができるので、対象性の良い電子部品を製造することができる。
In addition, since the
次に外装材8について説明する。
Next, the
外装材8は図4に表されるとおり、二つの積層型コンデンサ1を一緒にモールドしている。積層型コンデンサ1とリード端子5、6の一部がモールドされている。外装材8によりモールドされることで、最終的な電子部品7となり、外形としては直方体に近い形状であるが、各辺や角部に面取りをつけることで耐衝撃性を向上させることが好適である。また、リード端子5、6の引出により、電子部品7の基板への実装が可能となっている。
As shown in FIG. 4, the
外装材8としては、オプトクレゾールノボラック系、ビフェニール系、ペンタジエン系などのエポキシ樹脂が好適に用いられる。
As the
また外装材8の表面と積層型コンデンサ1の表面の間隔の最小値(外装材8のもっとも肉厚が薄い部分)は0.1mm以上とすることで、外皮耐圧を向上させることができる。
Further, by setting the minimum value of the distance between the surface of the
また、外装材8のリード端子5、6が引き出される部分を他の部分よりも突出させることで、リード端子5、6の引出部の根元を強化することができる。これによりリード端子5、6の折れ曲がりなどを防止し、外部からの水分の混入などを防止しやすくなる。
Moreover, the base of the lead-out part of the
ここで、電子部品7の製造方法の一例を説明する。
Here, an example of a method for manufacturing the
まず、積層型コンデンサ1にリード端子5、6が接続された素子体を二つ並べて、モールド成形機等を用いて、積層型コンデンサ1とリード端子5、6の一部を覆う。次に外装材8より引き出されたリード端子5、6の部分を図4(c)のように折り曲げて電子部品7が完成する。
First, two element bodies to which the
次に、端子隣接部9について説明する。
Next, the terminal
端子隣接部9はリード端子5、あるいはリード端子6が外装材8の外部に引き出された場合の、複数の(図4では2つの)リード端子5同士、或いはリード端子6同士の隣接する部分である。即ち、外装材8でモールドされた電子部品7においては、実装のために引き出された2箇所において端子隣接部9が存在する。
The terminal
ここで、端子隣接部9の隣接距離を0.5mm以上5mm以下とすることが好ましい。隣接距離を0.5mm以上とすることで、引き出されたリード端子間において、リーク電流の発生や絶縁抵抗の低下などが生じず、実装された線路間での短絡が発生せず、電子機器への悪影響が発生しない。逆に5mmより大きい場合には、素子間隔が広くなりすぎて電子部品の小型化が実現されなくなる。この点から5mm以下であることが好ましい。但し、仕様によってはこれ以上の素子間隔としてもよいものである。
Here, it is preferable that the adjacent distance of the terminal
次に、図5、図6を用いて、リード端子間の端子隣接部9に遮蔽部が設けられた形態について説明する。
Next, an embodiment in which a shielding portion is provided in the terminal
遮蔽部10はリード端子間の端子隣接部9に設けられ、リード端子間でリーク電流などの発生を防止するものである。遮蔽部10は図5、図6に表されるように、外装材8と一体で形成された突出部であっても良く、別途非導電材で形成された部材を接着、嵌合などにより形成されたものであっても良い。ただ、外装材8と一体で形成することで、加工において容易である。また、遮蔽部10は非導電材で形成されているが、別部材で形成する場合には、その接着部がいわゆる接着樹脂などで充填されていても良いものである。また、遮蔽部10の外面に渡ってシリコンゴムなどによる膜が形成されていても好適である。
The shielding
また、図6にあるように、リード端子5、6が外装材8の外部に引き出されている範囲全体にわたって、その端子隣接部9に遮蔽部10が形成されていることも好適である。この場合にはリード端子5同士、あるいはリード端子6同士が隣接する全ての範囲で、リーク電流などの発生を防止することができる。
Further, as shown in FIG. 6, it is also preferable that a shielding
ここで、遮蔽部10の厚みは外装材8外部に引き出されたリード端子5、6の厚みよりもその突出厚みが厚いことが好ましい。リード端子5、6の厚みよりも、遮蔽部10の厚みが厚いことで、リード端子5同士、あるいはリード端子6同士の隣接間におけるリーク電流の発生、あるいは絶縁抵抗の低下を確実に防止できるメリットがある。このリード端子の厚みよりも遮蔽部10の厚みを厚くする場合には、その差分を0.2mm以上とすることが好ましい。後の実験結果で説明するが、0.2mm以上の余分な厚みを有することで、確実にリーク電流を防止することができるからである。
Here, it is preferable that the thickness of the shielding
また、リード端子5、6の実装部5a、6aが電子部品7の底面に存在する場合には、遮蔽部10の厚みをリード端子5、6の厚みよりも厚くした場合には、実装基板への実装においては、実装ランドにこの厚みの差分を解消するような高さを設けることで、実装を可能にすることができる。
In addition, when the mounting
同様に、リード端子5、6が電子部品の底面ではなく、外側に向けて折り曲げて、実装
部5a、6aが電子部品の底面ではない外側に存在する場合には、遮蔽部10をこのリード端子の突出量よりも突出させることが好適である。
Similarly, when the
図7にこの状態が示されている。リード端子5、6が電子部品の外側に向けて折り曲げられているため、リード端子5間あるいはリード端子6間がその外側に向かってまで隣接する状態になる。このような場合には、遮蔽部10の突出厚みをそのリード端子5、6の先端部までの突出量をカバーできる厚みにすることで、対応することができる。これは、遮蔽部10が外像材8と一体で形成される場合には、その突出厚みを大きく形成すればよく、別体で形成する場合には、これに見合う厚みをもった遮蔽部10を後から外装材8に接着や嵌合、貼りあわせで形成する。
FIG. 7 shows this state. Since the
このように、リード端子5間、あるいはリード端子6間に非導電材による遮蔽部10を、そのリード端子5、6が存在する全体にわたって設けることにより、リード端子間のリーク電流の発生や絶縁抵抗の低下を防止することができるものである。
Thus, by providing the shielding
なお、図7の場合には、電子部品7の底面側にリード端子5、6が存在しないため、その間を遮蔽する遮蔽部10が底面に設けられる必要がないため、電子部品の実装時に、リード端子と接続される線路との間に間隙が生じるのを防ぐための、実装ランドの盛り上げや半田盛などが不要となるメリットがある。
In the case of FIG. 7, since the
次に、リード端子5間、あるいはリード端子6間の端子隣接部9を広げることで、リーク電流や絶縁抵抗低下を防止する形態について説明する。
Next, a mode for preventing a leakage current and a decrease in insulation resistance by widening the terminal
図8には、リード端子5、6が外装材8から引き出された部分において、引き出し部分での隣接間距離よりも広い隣接間距離を有する位置がリード端子5、6上に存在する電子部品7が表されている。引き出し部隣接距離11と実装部隣接距離12は、図7からも明らかな通り、後者の方がその距離が大きくなっており、外装材8の外部に引き出されたリード端子5、6の大部分に渡って、その端子間の隣接間距離が十分にとられている。即ち、外装材8内部にモールドされている素子である積層型コンデンサ1の間隔に比べて、実際のリード端子5間の隣接間距離は十分に大きくすることができるため、電子部品7の大きさを大型化することなく、リード端子5、6の端子間距離をそれぞれ十分に広いものとすることができる。
In FIG. 8, in the portion where the
これは、屈曲部13がリード端子5、6上に設けられることで実現される。この屈曲部13は3次元的にリード端子5、6を折り曲げるだけではなく、リード端子5、6の切り取り成形により作られる2時限的な屈曲部であってもよい。
This is realized by providing the
また、図9に示されるように、リード端子5、6をハの字状に外装材8から引き出して、その隣接間距離を広げることでもよい。リード端子5、6が外装材8から引き出されたところからハの字形状とされていることで、端子隣接部9が次第に広がる形状となっている。これにより、リード端子5、6の殆どの位置において、十分な隣接間距離を確保することができ、リーク電流の発生や絶縁抵抗の低下を防止することができるものである。
Further, as shown in FIG. 9, the
なお、リード端子5、6に屈曲部13を設けて隣接間距離を拡張したり、ハの字形状として隣接間距離を拡張することに加えて、その端子隣接部9に図5〜図7などで示された遮蔽部10をあわせて形成することで、更なるリーク電流の発生防止などを実現することも好適である。この場合には、遮蔽部10はその端子隣接部9の形状にあわせても良く、形状に関係なく直方体などの一定形状を有していても良い。
In addition to extending the adjacent distance by providing the
次に、実験結果に基づいて、電子部品7のメリットについて説明する。
Next, the merit of the
図10(a)には、リード端子間の隣接間距離と電気的破壊値との関係を実験した実験結果がグラフとして表されている。横軸にリード端子同士の隣接間距離が表され、縦軸に電子部品破壊の原因となるリーク電流が発生する付与電圧の値が表されている。 FIG. 10A shows a graph of experimental results obtained by experimenting the relationship between the distance between adjacent lead terminals and the electrical breakdown value. The abscissa represents the distance between adjacent lead terminals, and the ordinate represents the value of the applied voltage at which leakage current that causes electronic component destruction occurs.
通常の電子部品ではリーク電流に対する耐圧は1KVAC以上が必要であり、これを確保できるのは0.5mm以上からであることが分かる。0.5mm未満では、1KVAC未満でリーク電流が発生してしまい、十分な耐圧を満たしていないことが分かる。0.5mm以上であれば、十分な耐圧を有している。 It can be seen that a normal electronic component requires a withstand voltage against a leak current of 1 KVAC or more, and this can be ensured from 0.5 mm or more. If it is less than 0.5 mm, it can be seen that a leak current is generated if it is less than 1 KVAC, and the sufficient breakdown voltage is not satisfied. If it is 0.5 mm or more, it has sufficient withstand pressure | voltage.
以上より、リード端子5間、あるいはリード端子6間の隣接間距離を0.5mm以上とする構成にすることで、リード端子間でのリーク電流の発生や絶縁抵抗の低下を確実に防止することができるものである。
As described above, by setting the distance between the
次に、図10(b)には、遮蔽部10がない場合と、遮蔽部10があって、その突出量の違いによるリーク電流の発生する電圧値が比較されたものである。(A)には遮蔽部10の無い場合、(B)は遮蔽部10の突出量がリード端子の外部に出た厚みよりも0.1mm大きい場合、(C)は遮蔽部10の突出量がリード端子の外部に出た厚みよりも0.2mm大きい場合、(D)は遮蔽部10の突出量がリード端子の外部に出た厚みよりも0.3mm大きい場合が示されている。
Next, in FIG. 10B, the voltage value at which the leakage current is generated due to the difference in the protrusion amount when the shielding
図10(b)から明らかな通り、遮蔽部10が無い場合(A)ではリーク電流の発生する耐圧は1KVACよりかなり小さく、リード端子間の耐圧が十分でないことが分かる。これに対して遮蔽部10が設けられた場合には、その突出量がリード端子の外部に出ている厚みよりも0.1mm大きい場合では約1KVACであり、リード端子の外部に出ている厚みよりも0.2mm以上大きい場合では1KVACを十分に超えており、0.3mmくらいからリーク電圧変化がなだらかであり、0.2mm以上あれば十分であることが分かる。
As is clear from FIG. 10B, it can be seen that in the case (A) where the shielding
これより、遮蔽部10を設けるという構成により、リード端子間が非常に狭い場合であっても、そのリード端子間の耐圧を確保することができ、更にその遮蔽部10の突出量が0.2mm異常であればその効果が確実になる。この遮蔽部10によりリーク耐圧を確保できることで、リード端子間と外装材8にモールドされる積層型コンデンサ1の間隔を狭くすることができるので、非常に小型の電子部品7を構成することが可能となる。また、その遮蔽部10が外部に出ているリード端子の厚みよりも0.2mm以上であれば、リード端子間の遮蔽効果が十分であることが分かる。
As a result, with the configuration in which the shielding
最後に、図11を用いて、電子部品7および実装面積の小型化が実現されることを説明する。
Finally, it will be described with reference to FIG. 11 that the
図11(a)には比較例としての一つの素子をモールドした電子部品を二つ実装した場合が表されており、図11(b)には本発明での、二つの素子をモールドした電子部品を一つ実装した場合が表されている。モデムや電灯線通信モジュールのように、出力データと入力データの2線式のラインのそれぞれにノイズカットなどの目的で積層型コンデンサやコンデンサをモールドした電子部品が実装される。 FIG. 11A shows a case where two electronic parts molded with one element as a comparative example are mounted. FIG. 11B shows an electronic device with two elements molded according to the present invention. The case where one component is mounted is shown. Like a modem or a power line communication module, a multilayer capacitor or an electronic component in which a capacitor is molded is mounted on each of two lines of output data and input data for the purpose of noise reduction or the like.
図11(a)から明らかな通り、従来のような単一の素子をモールドした電子部品7では、実装するための処理手順が2回必要であり、更に、それぞれの電子部品の有する大きさが大きいために、必要とする実装面積が大きくなる。また、二つの電子部品7のそれぞれのリード端子5、6の隣り合う間隔にあわせて、線路18の間隔も広く取る必要があり
、当然ながら実装面積の大型化、ならびに線路の引き回しが必要となる。
As is clear from FIG. 11 (a), in the conventional
これに対して、図11(b)から明らかな通り、2つの素子をモールドした電子部品7であれば実装面積が小型化される。更に、リード端子5、6の隣り合う間隔も狭くなるために、線路19の間隔も狭くすることができ、当然ながら実装面積の小型化が更に促進される。また、線路の引き回しも不要となる。このため線路引き回しにより発生する線路輻射や、他の実装部品への悪影響を回避できるメリットもある。勿論、実装時には一回の処理手順で線路上に実装することが可能であり、実装コストを低減できるものである。
On the other hand, as is clear from FIG. 11B, the
このとき、リード端子間はその隣接間距離が0.5mm以上の十分な距離を有しているか、もしくは遮蔽部10が設けられているか、隣接間距離を十分にとるための屈曲部13が設けられているかにより、リード端子間のリーク電流耐圧は十分に確保されている。これにより、素子破壊や電子機器の故障などが生じないものである。
At this time, between the lead terminals, the adjacent distance has a sufficient distance of 0.5 mm or more, or the shielding
これらは、一つの電子部品7に3以上の素子をモールドした場合であっても同様の効果を有するものである。
These have the same effect even when three or more elements are molded in one
以上より、電子部品の小型化、実装面積の小型化を進めるために、複数の素子を一つの外装材でモールドした電子部品とする場合に、小型化実現のためにリード端子の隣接間距離が小さくなることによる耐圧の低下を、効率的且つ確実に防止することができることがわかる。これにより、複数の素子を一つの外装材でモールドすることでの電子部品の小型化、実装面積の小型化、実装処理の短縮と実装コストの低減を、電子部品の耐久性能を阻害することなく実現できるものである。また、これらは非常に簡単な構成により実現されるため、電子部品のコスト増加なども生じない。 From the above, in order to reduce the size of electronic components and the mounting area, when using electronic components that are molded with a single exterior material, the distance between adjacent lead terminals is reduced to achieve miniaturization. It can be seen that a decrease in breakdown voltage due to the reduction can be prevented efficiently and reliably. This makes it possible to reduce the size of electronic components, reduce the mounting area, shorten the mounting process and reduce the mounting cost by molding multiple elements with a single exterior material without impairing the durability of the electronic components. It can be realized. Further, since these are realized by a very simple configuration, the cost of electronic parts does not increase.
なお、一つの外装材8内部に、インダクタやコンデンサなどを混在してモールドすることで、復号部品を形成することも好適である。また、以上に説明した構成とその効果は、高い耐圧が要求される高耐圧電子部品において、特に有用なものである。
In addition, it is also preferable to form a decoding part by mixing an inductor, a capacitor, and the like inside one
本発明は、複数の素子と、複数の素子のそれぞれに設けられた一対の端子部と素子と端子部の一部を覆う外装材を有する電子部品であって、外装材の外部に引き出された端子部の隣接間に非導電の遮蔽部が設けられた構成により、複数の電子部品を一度に実装することができ、実装手順の削減、ならびに実装コストの低減、及び端子間でのリーク電流の発生を防止することが必要な用途にも適用できる。 The present invention is an electronic component having a plurality of elements, a pair of terminal portions provided in each of the plurality of elements, and an exterior material that covers a part of the elements and the terminal portions, and is pulled out of the exterior material With a configuration in which a non-conductive shielding part is provided between adjacent terminals, a plurality of electronic components can be mounted at one time, reducing the mounting procedure, reducing the mounting cost, and reducing leakage current between terminals. It can also be applied to applications where it is necessary to prevent the occurrence.
1 積層型コンデンサ
2 誘電体基体
3 内部電極
4 端子部
5、6 リード端子
7 電子部品
8 外装材
9 端子隣接部
10 遮蔽部
11 引き出し部隣接距離
12 実装部隣接距離
13 屈曲部
14、15 実装基板
16、17、18、19 線路
DESCRIPTION OF
Claims (18)
前記複数の素子のそれぞれに設けられた一対の端子部と、
前記素子と前記端子部の一部を覆う外装材を有する電子部品であって、
前記外装材の外部に引き出された端子部の隣接間に非導電の遮蔽部が設けられたことを特徴とする電子部品。 A plurality of elements;
A pair of terminal portions provided in each of the plurality of elements;
An electronic component having an exterior material covering a part of the element and the terminal portion,
An electronic component, wherein a non-conductive shielding portion is provided between adjacent terminal portions drawn out of the exterior material.
前記一対の端子部に接続される一対のリード端子と、
前記複数の積層型コンデンサと前記リード端子の一部を覆う外装材を有する電子部品であって、
前記外装材の外部に引き出されたリード端子の隣接間に非導電の遮蔽部が設けられたことを特徴とする電子部品。 A dielectric substrate having an internal electrode embedded therein, a plurality of multilayer capacitors having a pair of terminal portions provided on the dielectric substrate;
A pair of lead terminals connected to the pair of terminal portions;
An electronic component having an exterior material covering a part of the plurality of multilayer capacitors and the lead terminals,
An electronic component characterized in that a non-conductive shielding portion is provided between adjacent lead terminals drawn out of the exterior material.
前記複数の素子のそれぞれに設けられた一対の端子部と、
前記素子と前記端子部の一部を覆う外装材を有する電子部品であって、
前記外装材の外部に引き出された複数の端子部の隣接間距離が少なくとも0.5mm以上5mm以下であることを特徴とする電子部品。 A plurality of elements;
A pair of terminal portions provided in each of the plurality of elements;
An electronic component having an exterior material covering a part of the element and the terminal portion,
An electronic component, wherein a distance between adjacent terminals of the plurality of terminal portions drawn out of the exterior material is at least 0.5 mm and at most 5 mm.
前記一対の端子部に接続される一対のリード端子と、
前記複数の積層型コンデンサと前記リード端子の一部を覆う外装材を有する電子部品であって、
前記外装材の外部に引き出されたリード端子部の隣接間距離が少なくとも0.5mm以上5mm以下であることを特徴とする電子部品。 A dielectric substrate having an internal electrode embedded therein, a plurality of multilayer capacitors having a pair of terminal portions provided on the dielectric substrate;
A pair of lead terminals connected to the pair of terminal portions;
An electronic component having an exterior material covering a part of the plurality of multilayer capacitors and the lead terminals,
An electronic component, wherein a distance between adjacent lead terminal portions drawn out of the exterior material is at least 0.5 mm and at most 5 mm.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420648A JP4379107B2 (en) | 2003-12-18 | 2003-12-18 | Electronic components |
PCT/JP2004/012766 WO2005062318A1 (en) | 2003-12-18 | 2004-08-27 | Electronic component |
TW093126495A TW200522099A (en) | 2003-12-18 | 2004-09-02 | Electronic component |
US10/938,589 US7139160B2 (en) | 2003-12-18 | 2004-09-13 | Electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003420648A JP4379107B2 (en) | 2003-12-18 | 2003-12-18 | Electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005183574A true JP2005183574A (en) | 2005-07-07 |
JP4379107B2 JP4379107B2 (en) | 2009-12-09 |
Family
ID=34782114
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003420648A Expired - Fee Related JP4379107B2 (en) | 2003-12-18 | 2003-12-18 | Electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4379107B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133274B2 (en) | 2005-01-20 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Multilayer capacitor and mold capacitor |
JP2007049142A (en) * | 2005-08-03 | 2007-02-22 | Samsung Electronics Co Ltd | Chip type electric element and liquid crystal display module containing it |
CN106663677A (en) * | 2014-08-22 | 2017-05-10 | 三菱电机株式会社 | Power conversion device |
-
2003
- 2003-12-18 JP JP2003420648A patent/JP4379107B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7133274B2 (en) | 2005-01-20 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Multilayer capacitor and mold capacitor |
JP2007049142A (en) * | 2005-08-03 | 2007-02-22 | Samsung Electronics Co Ltd | Chip type electric element and liquid crystal display module containing it |
CN106663677A (en) * | 2014-08-22 | 2017-05-10 | 三菱电机株式会社 | Power conversion device |
EP3185292A4 (en) * | 2014-08-22 | 2018-04-18 | Mitsubishi Electric Corporation | Power conversion device |
US10084388B2 (en) | 2014-08-22 | 2018-09-25 | Mitsubishi Electric Corporation | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP4379107B2 (en) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11894195B2 (en) | Electronic component | |
JP2010067989A (en) | Module component | |
KR101892802B1 (en) | Multi-layered ceramic capacitor and board for mounting the same | |
US10575405B2 (en) | Module | |
JP2000306757A (en) | Coil part | |
US7139160B2 (en) | Electronic component | |
JP4415744B2 (en) | Electronic components | |
US8395881B2 (en) | Multilayer feedthrough capacitor and mounted structure of multilayer feedthrough capacitor | |
CN104578753A (en) | Composite electronic component and board for mounting the same | |
JP4736225B2 (en) | Capacitor | |
JP3287544B2 (en) | Noise filter | |
JP4379107B2 (en) | Electronic components | |
JP5741416B2 (en) | Electronic component mounting structure | |
KR20190116143A (en) | Electronic component and board having the same mounted thereon | |
CN100431071C (en) | Multiple terminal SMT BGA-style wound capacitor | |
JP6115276B2 (en) | Multilayer capacitor | |
JP2006093528A (en) | Electronic part | |
JP2011258607A (en) | Electronic component module | |
WO2018163961A1 (en) | Structure and method for mounting shield-equipped module on printed wiring board, and shield-equipped module | |
JP2006093532A (en) | Electronic component | |
JP2005183434A (en) | Electronic part | |
JP6142651B2 (en) | Multilayer capacitor | |
JP2006339401A (en) | Electronic component | |
JP2016136562A (en) | Multilayer capacitor | |
JP2006339402A (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061204 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090825 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090907 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |