JP2004171005A - Semiconductor integrated circuit - Google Patents
Semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2004171005A JP2004171005A JP2003429967A JP2003429967A JP2004171005A JP 2004171005 A JP2004171005 A JP 2004171005A JP 2003429967 A JP2003429967 A JP 2003429967A JP 2003429967 A JP2003429967 A JP 2003429967A JP 2004171005 A JP2004171005 A JP 2004171005A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- integrated circuit
- semiconductor integrated
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
Description
本発明は、液晶表示装置等のパッシブマトリクス型もしくはアクティブマトリクス型の表示装置に関し、特に、駆動用の半導体集積回路を効果的に実装したことにより、表示装置の基板に占める面積を大きくした、ファッショナブルな表示装置を得ることを目的とする。 The present invention relates to a passive matrix type or an active matrix type display device such as a liquid crystal display device. It is an object to obtain a display device which can be used.
マトリクス型の表示装置としては、パッシブマトリクス型とアクティブマトリクス型の構造が知られている。パッシブマトリクス型では、第1の基板上に透明導電膜等でできた多数の短冊型の電気配線(ロー配線)をある方向に形成し、第2の基板上には、前記第1の基板上の電気配線とは概略垂直な方向に同様な短冊型の電気配線(カラム配線)を形成する。そして、両基板上の電気配線が対向するように基板を配置する。 As a matrix type display device, a passive matrix type and an active matrix type structure are known. In the passive matrix type, a large number of strip-shaped electric wirings (row wirings) made of a transparent conductive film or the like are formed in a certain direction on a first substrate, and on the second substrate, a plurality of strip-shaped electric wirings are formed on the first substrate. A similar strip-shaped electric wiring (column wiring) is formed in a direction substantially perpendicular to the electric wiring. Then, the substrates are arranged such that the electric wirings on both substrates face each other.
基板間に液晶材料のように電圧・電流等によって、透光性、光反射・散乱性の変化する電気光学材料を設けておけば、第1の基板の任意のロー配線と第2の基板の任意のカラム配線との間に電圧・電流等を印加すれば、その交差する部分の透光性、光反射・散乱性等を選択できる。このようにして、マトリクス表示が可能となる。 If an electro-optic material such as a liquid crystal material that changes in light transmission, light reflection and scattering properties is provided between the substrates, such as a liquid crystal material, an arbitrary low wiring of the first substrate and a material of the second substrate can be used. If a voltage, current, or the like is applied to an arbitrary column wiring, light transmissivity, light reflection / scattering properties, and the like at the intersecting portion can be selected. In this way, matrix display becomes possible.
アクティブマトリクス型では、第1の基板上に多層配線技術を用いて、ロー配線とカラム配線とを形成し、この配線の交差する部分に画素電極を設け、画素電極には薄膜トランジスタ(TFT)等のアクティブ素子を設けて、画素電極の電位や電流を制御する構造とする。また、第2の基板上にも透明導電膜を設け、第1の基板の画素電極と、第2の基板の透明導電膜とが対向するように基板を配置する。 In the active matrix type, a row wiring and a column wiring are formed on a first substrate by using a multilayer wiring technique, and a pixel electrode is provided at an intersection of the wiring, and a thin film transistor (TFT) or the like is provided for the pixel electrode. An active element is provided to control the potential and current of the pixel electrode. Further, a transparent conductive film is also provided over the second substrate, and the substrate is arranged so that the pixel electrode of the first substrate faces the transparent conductive film of the second substrate.
いずれにせよ、使用される基板の材料は、作製プロセスによって選択された。例えば、透明導電膜を形成して、これをエッチングして、ロー・カラム配線パターンを形成する以外には特に複雑なプロセスのないパッシブマトリクス型では、基板はガラス以外に、プラスチックでもよかった。一方、比較的、高温の成膜工程を有し、また、ナトリウム等の可動イオンを避ける必要のあるアクティブマトリクス型では、基板としてアルカリ濃度の極めて低いガラス基板を用いる必要があった。 In any case, the substrate material used was selected by the fabrication process. For example, in the case of a passive matrix type having no complicated process except for forming a transparent conductive film and etching the same to form a row / column wiring pattern, a plastic substrate may be used instead of glass. On the other hand, in an active matrix type which has a relatively high temperature film forming step and needs to avoid mobile ions such as sodium, it is necessary to use a glass substrate having an extremely low alkali concentration as a substrate.
いずれにせよ、従来のマトリクス型表示装置においては、特殊なもの以外は、マトリクスを駆動するための半導体集積回路(周辺駆動回路、もしくは、バー回路という)を取り付ける必要があった。従来は、これは、テープ自動ボンディング(TAB)法やチップ・オン・グラス(COG)法によってなされてきた。
しかしながら、マトリクスの規模は数100行にも及ぶ大規模なものであるので、集積回路の端子も非常に多く、一方、するドライバー回路は、長方形状のICパッケージや半導体チップであるため、これらの端子を基板上の電気配線と接続するために配線を引き回す必要から、表示画面に比して、周辺部分の面積が無視できないほど大きくなった。
In any case, in the conventional matrix type display device, it is necessary to attach a semiconductor integrated circuit (peripheral drive circuit or bar circuit) for driving the matrix, except for special ones. Traditionally, this has been done by tape automated bonding (TAB) or chip-on-glass (COG).
However, since the size of the matrix is as large as several hundred rows, the terminals of the integrated circuit are very large. On the other hand, the driver circuit is a rectangular IC package or semiconductor chip. Since the wiring has to be routed to connect the terminal to the electric wiring on the substrate, the area of the peripheral portion has become so large that it cannot be ignored compared to the display screen.
この問題を解決する方法として、特開平7−14880には、ドライバー回路を、マトリクスの1辺とほぼ同じ程度の細長い基板(スティック、もしくは、スティック・クリスタルという)上に形成し、これをマトリクスの端子部に接続するという方法が開示されている。ドライバー回路としては、幅2mmほど程度で十分であることにより、このような配置が可能となる。このため、基板のほとんどを表示画面とすることができた。 As a method for solving this problem, Japanese Patent Application Laid-Open No. Hei 7-14880 discloses that a driver circuit is formed on an elongated substrate (called a stick or a stick crystal) having substantially the same size as one side of a matrix, and the driver circuit is formed on the matrix. A method of connecting to a terminal is disclosed. Such an arrangement is possible because a width of about 2 mm is sufficient for the driver circuit. For this reason, most of the substrates could be used as display screens.
もちろん、この場合には、マトリクスの面積が大きなものでは、回路をシリコンウェハー上に形成することができないので、ガラス基板等の上に形成する必要がある。したがって、ガラス基板等の上に形成される半導体回路に用いられる能動素子は、結晶性またはアモルファスの半導体を用いたTFTである。 Of course, in this case, if the matrix has a large area, the circuit cannot be formed on a silicon wafer, so it is necessary to form the circuit on a glass substrate or the like. Therefore, an active element used for a semiconductor circuit formed on a glass substrate or the like is a TFT using a crystalline or amorphous semiconductor.
しかしながら、スティック・クリスタルに関しては、ドライバー回路の基板の厚さが、表示装置全体の小型化に支障をきたした。例えば、表示装置をより薄くする必要から基板の厚さを0.3mmとすることは、基板の種類や工程を最適化することにより可能である。しかし、スティック・クリスタルの厚さは、製造工程で必要とされる強度から0.5mm以下とすることは困難であり、結果として、基板を張り合わせたときに、0.2mm以上もスティック・クリスタルが出ることとなる。 However, as for the stick crystal, the thickness of the driver circuit board has hindered the miniaturization of the entire display device. For example, it is possible to reduce the thickness of the substrate to 0.3 mm from the need to make the display device thinner by optimizing the type and process of the substrate. However, it is difficult to set the thickness of the stick crystal to 0.5 mm or less due to the strength required in the manufacturing process. As a result, when the substrates are bonded together, the stick crystal has a thickness of 0.2 mm or more. Will be out.
また、スティック・クリスタルと表示装置の基板の種類が異なると、熱膨張の違い等の理由により、回路に欠陥が生じることがあった。
特に、表示装置の基板として、プラスチック基板を用いると、この問題が顕著であった。なぜならば、スティック・クリスタルの基板としては、プラスチックを用いることは、耐熱性の観点から、実質的に不可能なためである。
本発明はこのようなスティック・クリスタルの抱えていた問題を解決し、表示装置のより一層の小型・軽量化を目的とするものである。
Further, if the type of the substrate of the stick crystal and the type of the substrate of the display device are different, a defect may occur in the circuit due to a difference in thermal expansion or the like.
In particular, when a plastic substrate is used as a substrate of a display device, this problem is remarkable. This is because it is practically impossible to use plastic as the stick crystal substrate from the viewpoint of heat resistance.
An object of the present invention is to solve such a problem of the stick crystal and to further reduce the size and weight of the display device.
本発明は、表示装置の基板上に、スティック・クリスタルと同等な半導体集積回路のみを機械的に接着し、かつ、電気的な接続を行うことにより、ドライバー回路部分の薄型化を実施する。また、電気的な接続を、加熱処理により一括に行うことで、高スループットを実現する。 According to the present invention, the thickness of a driver circuit portion is reduced by mechanically bonding only a semiconductor integrated circuit equivalent to a stick crystal on a substrate of a display device and making an electrical connection. In addition, high throughput is realized by performing electrical connection collectively by heat treatment.
本発明の基本的な構成は、電気配線と、これに電気的に接続され、TFTを有する細長い半導体集積回路を有する第1の基板の、電気配線の形成された面に対して、表面に透明導電膜を有する第2の基板の透明導電膜を対向させた構造の表示装置であり、特開平7−14880のスティック・クリスタルと同様、前記半導体集積回路は、概略、表示装置の表示面(すなわち、マトリクス)の1辺の長さに等しく、かつ、他の基板上に作製されたものを剥離して、前記第1の基板に装着したものである。 The basic structure of the present invention is as follows. The first substrate having an elongated semiconductor integrated circuit electrically connected to the electric wiring and having a TFT has a transparent surface with respect to a surface on which the electric wiring is formed. This is a display device having a structure in which a transparent conductive film of a second substrate having a conductive film is opposed to the semiconductor device. , Matrix), which is equal to the length of one side and is formed on another substrate, is peeled off, and is mounted on the first substrate.
特に、パッシブマトリクス型の場合には、第1の方向に延びる複数の透明導電膜の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる細長い第1の半導体集積回路とを有する第1の基板と、第2の方向に延びる複数の透明導電膜の第2の電気配線と、これに接続され、TFTを有し、前記第1の方向に延びる第2の半導体集積回路とを有する第2の基板とを、第1の電気配線と第2の電気配線が対向するように配置した表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、それぞれの基板に装着したものである。 In particular, in the case of a passive matrix type, a first electric wiring of a plurality of transparent conductive films extending in a first direction and a second electric wiring connected to the first electric wiring and having a TFT and being substantially perpendicular to the first direction are provided. A first substrate having an elongated first semiconductor integrated circuit extending in a first direction, a second electric wiring of a plurality of transparent conductive films extending in a second direction, and a TFT connected to the first electric wiring, and A display device in which a second substrate having a second semiconductor integrated circuit extending in one direction is arranged so that the first electric wiring and the second electric wiring are opposed to each other. The integrated circuit is obtained by peeling off an integrated circuit manufactured on another substrate and mounting it on each substrate.
また、アクティブマトリクス型の場合には、第1の方向に延びる複数の第1の電気配線と、これに接続され、TFTを有し、第1の方向に概略垂直な第2の方向に延びる第1の半導体集積回路と、第2の方向に延びる複数の第2の電気配線と、これに接続され、TFTを有し、第1の方向に延びる第2の半導体集積回路とを有する第1の基板と、表面に透明導電膜を有する第2の基板とにおいて、第1の基板の第1および第2の電気配線と、第2の基板の透明導電膜とが、対向するように、配置させた表示装置で、第1および第2の半導体集積回路は他の基板上に作製されたものを剥離して、第1の基板に装着したものである。 In the case of the active matrix type, a plurality of first electric wirings extending in a first direction, a first electric wiring connected to the first electric wirings, and TFTs extending in a second direction substantially perpendicular to the first direction are provided. A first semiconductor integrated circuit, a plurality of second electric wirings extending in a second direction, and a first semiconductor integrated circuit connected to the second electric wiring and having a TFT and extending in the first direction. In the substrate and the second substrate having a transparent conductive film on the surface, the first and second electric wirings of the first substrate and the transparent conductive film of the second substrate are arranged so as to face each other. In the display device described above, the first and second semiconductor integrated circuits are formed on another substrate, peeled off, and mounted on the first substrate.
TFTを有する半導体集積回路を他の基板上に形成し、これを剥離して、他の基板に接着する(もしくは、他の基板に接着したのち、元の基板を除去する)方法は、一般的にはSOI(シリコン・オン・インシュレータ)技術の1つとして知られており、特表平6−504139やその他の公知の技術、あるいは、以下の実施例で用いるような技術を使用すればよい。 A method of forming a semiconductor integrated circuit having a TFT on another substrate, peeling the semiconductor integrated circuit from another substrate, and bonding it to another substrate (or removing the original substrate after bonding to another substrate) is a general method. Is known as one of SOI (silicon-on-insulator) techniques, and may use a technique disclosed in Japanese Patent Application Laid-Open No. Hei 6-504139 or other known techniques, or a technique used in the following embodiments.
図1に、本発明の表示装置の断面構造の例を示す。
図1(A)は、比較的、小さな倍率で見たものである。図の左側は、半導体集積回路の設けられたドライバー回路部1を、また、右側は、マトリクス部2を示す。基板3上に金属配線4及び半導体集積回路6を樹脂5で機械的に固定する。
さらに、基板3上に配置された透明導電膜等の材料でできた電気配線12と金属配線4とを、両者が重なる部分にレーザー照射で加熱することにより溶融し電気的な接続を行う。この際、金属配線4は容易に溶融することが望まれる。従ってアルミニウム・インジウム・スズ・金等の低融点金属が望ましい。
FIG. 1 shows an example of a cross-sectional structure of a display device of the present invention.
FIG. 1A is viewed at a relatively small magnification. The left side of the figure shows the
Further, the
図1(A)のうち、点線で囲まれた領域を拡大したのが、図1(B)である。符号は、図1(A)と同じ物を示す。半導体集積回路は、Nチャネル型TFT7とPチャネル型TFT8が、下地絶縁膜9、層間絶縁物10、あるいは、酸化珪素等のパッシベーション膜11で挟まれた構造となる。(図1(B))
FIG. 1B is an enlarged view of a region surrounded by a dotted line in FIG. Reference numerals denote the same components as those in FIG. The semiconductor integrated circuit has a structure in which an N-
金属配線4と配線電極12との接触部分に関しては、レーザー溶接する方法の他に、図3(A)に示すように、透明導電膜等の電気配線31を備えた基板40に、金属配線33を伴った半導体集積回路34を異方性導電接着剤で固定し、加熱・圧着する事で電気的な接続をしても良い。
図3(B・C)は接続部の拡大図である。異方性導電接着剤35による接続(図3(B))では、異方性導電接着剤の中の導電性粒子36により、金属配線33と電気配線31が電気的に接続される。さらには、図3(C)に示すように前もって配線電極31上に低融点金属からなるバンプ37を配置しておき、その後加熱によりバンプ37を溶融し電気的な接続をとる方法も可能である。
As for the contact portion between the
FIG. 3B is an enlarged view of the connecting portion. In the connection by the anisotropic conductive adhesive 35 (FIG. 3B), the
このような表示装置の作製順序の概略は、図2に示される。図2はパッシブマトリクス型の表示装置の作製手順を示す。まず、多数の半導体集積回路22を適当な基板21の上に形成する。(図2(A))
An outline of a manufacturing order of such a display device is shown in FIG. FIG. 2 shows a manufacturing procedure of a passive matrix display device. First, a number of semiconductor integrated
そして、これを分断して、スティック・クリスタル23、24を得る。得られたスティック・クリスタルは、次の工程に移る前に電気特性をテストして、良品・不良品に選別するとよい。(図2(B))
Then, this is divided to obtain
次に、スティック・クリスタル23、24の半導体集積回路29、30をSOI技術によって、別の基板25、27の透明導電膜による配線のパターンの形成された面26、28上に接着し、電気的な接続を取る。(図2(C)、図2(D))
Next, the semiconductor integrated
最後に、このようにして得られた基板を向かい合わせることにより、パッシブマトリクス型表示装置が得られる。なお、面26は、面26の逆の面、すなわち、配線パターンの形成されていない方の面を意味する(図2(G))
Finally, by facing the substrates thus obtained, a passive matrix display device is obtained. Note that the
上記の場合には、ロー・スティック・クリスタル(ロー配線を駆動するドライバー回路用のスティック・クリスタル)とカラム・スティック・クリスタル(カラム配線を駆動するドライバー回路用のスティック・クリスタル)を同じ基板21から切りだしたが、別の基板から切りだしてもよいことは言うまでもない。
また、図2ではパッシブマトリクス型表示装置の例を示したが、アクティブマトリクス型表示装置でも、同様におこなえることは言うまでもない。さらに、フィルムのような材料を基板として形成される場合は実施例に示した。
In the above case, the low stick crystal (stick crystal for the driver circuit for driving the row wiring) and the column stick crystal (the stick crystal for the driver circuit for driving the column wiring) from the
Although FIG. 2 shows an example of a passive matrix display device, it goes without saying that the same can be applied to an active matrix display device. Further, the case where a material such as a film is formed as a substrate is described in the embodiment.
本発明では、表示装置の基板の種類や厚さ、大きさに関して、さまざまなバリエーションが可能である。例えば、実施例1に示すように、極めて薄いフィルム状の液晶表示装置を得ることもできる。この場合には、表示装置を曲面に合わせて張りつけてもよい。さらに、基板の種類の制約が緩和された結果、プラスチック基板のように、軽く、耐衝撃性の強い材料を用いることもでき、携行性も向上する。
In the present invention, various variations are possible regarding the type, thickness, and size of the substrate of the display device. For example, as shown in
また、ドライバー回路の専有する面積が小さいので、表示装置と他の装置の配置の自由度が高まる。典型的には、ドライバー回路を表示面の周囲の幅数mmの領域に押し込めることが可能であるので、表示装置自体は極めてシンプルであり、ファッション性に富んだ製品である。その応用範囲もさまざまに広がり、よって、本発明の工業的価値は極めて高い。 Further, since the area occupied by the driver circuit is small, the degree of freedom of arrangement of the display device and other devices is increased. Typically, since the driver circuit can be pushed into a region having a width of several mm around the display surface, the display device itself is a very simple and fashionable product. The range of application is variously expanded, and therefore, the industrial value of the present invention is extremely high.
本実施例は、パッシブマトリクス型液晶表示装置の一方の基板の作製工程の概略を示すものである。本実施例を図4、図5を用いて説明する。図4には、スティック・クリスタル上にドライバー回路を形成する工程の概略を、図5にはドライバー回路を液晶表示装置の基板に実装する工程の概略を示す。 This embodiment shows an outline of a manufacturing process of one substrate of a passive matrix liquid crystal display device. This embodiment will be described with reference to FIGS. FIG. 4 shows an outline of a step of forming a driver circuit on a stick crystal, and FIG. 5 shows an outline of a step of mounting the driver circuit on a substrate of a liquid crystal display device.
まず、ガラス基板50上に剥離層として、厚さ300nmのシリコン膜51を堆積した。シリコン膜51は、その上に形成される回路と基板とを分離する際にエッチングされるので、膜質についてはほとんど問題とされないので、量産可能な方法によって堆積すればよい。さらに、シリコン膜はアモルファスでも結晶性でもよく、他の元素を含んでもよい。
First, a
また、ガラス基板は、コーニング7059、同1737、NHテクノグラスNA45、同35、日本電気硝子OA2等の無アルカリもしくは低アルカリガラスや石英ガラスを用いればよい。石英ガラスを用いる場合には、そのコストが問題となるが、本発明では1つの液晶表示装置に用いられる面積は極めて小さいので、単位当たりのコストは十分に小さい。 As the glass substrate, non-alkali or low-alkali glass such as Corning 7059, 1737, NH Techno Glass NA45, 35, and Nippon Electric Glass OA2, or quartz glass may be used. When quartz glass is used, the cost is a problem, but in the present invention, the area used for one liquid crystal display device is extremely small, so that the cost per unit is sufficiently small.
シリコン膜51上には、厚さ200nmの酸化珪素膜53を堆積した。この酸化珪素膜は下地膜となるので、作製には十分な注意が必要である。そして、公知の方法により、結晶性の島状シリコン領域(シリコン・アイランド)54、55を形成した。このシリコン膜の厚さは、必要とする半導体回路の特性を大きく左右するが、一般には、薄いほうが好ましかった。本実施例では40〜60nmとした。
On the
また、結晶性シリコンを得るには、アモルファスシリコンにレーザー等の強光を照射する方法(レーザーアニール法)や、熱アニールによって固相成長させる方法(固相成長法)が用いられる。固相成長法を用いる際には、特開平6−244104に開示されるように、ニッケル等の触媒元素をシリコンに添加すると、結晶化温度を下げ、アニール時間を短縮できる。さらには、特開平6−318701のように、一度、固相成長法によって結晶化せしめたシリコンを、レーザーアニールしてもよい。いずれの方法を採用するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。 In order to obtain crystalline silicon, a method of irradiating amorphous silicon with strong light such as a laser (laser annealing method) or a method of solid phase growth by thermal annealing (solid phase growth method) is used. When using the solid phase growth method, as disclosed in JP-A-6-244104, when a catalytic element such as nickel is added to silicon, the crystallization temperature can be lowered and the annealing time can be shortened. Further, as described in JP-A-6-318701, silicon once crystallized by the solid phase growth method may be laser-annealed. Which method is adopted may be determined according to the required characteristics of the semiconductor circuit, the heat-resistant temperature of the substrate, and the like.
その後、プラズマCVD法もしくは熱CVD法によって、厚さ120nmの酸化珪素のゲイト絶縁膜56を堆積し、さらに、厚さ500nmの結晶性シリコンによって、ゲイト電極・配線57、58を形成した。ゲイト配線は、アルミニウムやタングステン、チタン等の金属や、あるいはそれらの珪化物でもよい。さらに、金属のゲイト電極を形成する場合には、特開平5−267667もしくは同6−338612に開示されるように、その上面もしくは側面を陽極酸化物で被覆してもよい。ゲイト電極をどのような材料で構成するかは、必要とされる半導体回路の特性や基板の耐熱温度等によって決定すればよい。(図4(A)) Thereafter, a gate insulating film 56 of silicon oxide having a thickness of 120 nm was deposited by a plasma CVD method or a thermal CVD method, and gate electrodes / wirings 57 and 58 were formed of crystalline silicon having a thickness of 500 nm. The gate wiring may be a metal such as aluminum, tungsten, or titanium, or a silicide thereof. Further, when a metal gate electrode is formed, its upper surface or side surface may be coated with an anodic oxide as disclosed in Japanese Patent Application Laid-Open No. Hei 5-267667 or No. 6-338612. What kind of material the gate electrode is made of may be determined depending on the required characteristics of the semiconductor circuit, the heat-resistant temperature of the substrate, and the like. (FIG. 4A)
その後、セルフアライン的に、イオンドーピング法等の手段によりN型およびP型の不純物をシリコン・アイランドに導入し、N型領域59、P型領域60を形成した。そして、公知の手段で、層間絶縁物(厚さ500nmの酸化珪素膜)61を堆積した。そして、これにコンタクトホールを開孔し、アルミニウム合金配線62〜64を形成した。(図4(B))
Thereafter, N-type and P-type impurities were introduced into the silicon island in a self-aligned manner by an ion doping method or the like to form an N-type region 59 and a P-
さらに、これらの上に、パッシベーション膜として、ポリイミド膜70を形成した。ポリイミド膜はワニスを塗布・硬化する事で形成される。本実施例では東レ(株)のフォトニースUR-3800 を用いた。まずスピンナで塗布する。塗布条件は所望の膜厚に応じて決めればよい。ここでは3000rpm・30秒の条件で約4umのポリイミド膜を形成した。これを、乾燥を行った後に、露光・現像を行う。適当に条件を選ぶことで、所望のパターンを得ることができる。その後、窒素雰囲気中300℃で処理することで膜の硬化を行った。さらにその上にアルミニウムの金属配線90をスパッタ法により形成した。(図4(C))
Further, a
続いて、転写用基板72を樹脂71で前記半導体集積回路に接着する。転写用基板は一時的に集積回路を保持するための強度・平坦性があればよくガラス・プラスチック等が使用できる。この転写用基板は後で再剥離するため、樹脂71は除去が容易な材質が好ましい。また粘着剤等剥離が容易なものを使用しても良い。(図5(A))
Subsequently, the
このように処理した基板を、三フッ化塩素(ClF3)と窒素の混合ガスの気流中に放置した。三フッ化塩素と窒素の流量は、共に500sccmとした。反応圧力は1〜10Torrとした。温度は室温とした。三フッ化塩素等のハロゲン化フッ素は、珪素を選択的にエッチングする特性が知られている。一方、酸化珪素はほとんどエッチングされない。その為、時間の経過ととも剥離層51はエッチングされてゆくが、下地層53はほとんどエッチングされずTFT素子へのダメージは無い。さらに時間が経過すると、剥離層51は完全にエッチングされ、半導体集積回路が完全に剥離される。(図5(B))
The substrate thus treated was left in an air stream of a mixed gas of chlorine trifluoride (ClF 3 ) and nitrogen. The flow rates of chlorine trifluoride and nitrogen were both 500 sccm. The reaction pressure was 1 to 10 Torr. The temperature was room temperature. It is known that fluorine halide such as chlorine trifluoride has a property of selectively etching silicon. On the other hand, silicon oxide is hardly etched. Therefore, the
次に、剥離した半導体集積回路を、液晶表示装置の基板75に樹脂76で接着し、転写用基板72を除去する。(図5(C))
このようにして表示装置の基板への半導体集積回路の転写が終了した。液晶表示装置の基板としては、厚さ0.3mmのPES(ポリエーテルサルフォン)を用いた。
Next, the peeled semiconductor integrated circuit is bonded to a
Thus, the transfer of the semiconductor integrated circuit to the substrate of the display device is completed. PES (polyethersulfone) having a thickness of 0.3 mm was used as a substrate of the liquid crystal display device.
最後に、液晶表示装置の基板上に配置された配線電極80と金属配線90の重なる部分をYAGレーザー85で照射・加熱する事で電気的な接続をする。(図5(D))
Lastly, the overlapping portion of the
このようにして、液晶表示装置の一方の基板への半導体集積回路の形成を終了した。このようにして得られる基板を用いて、液晶表示装置が完成される。 Thus, the formation of the semiconductor integrated circuit on one substrate of the liquid crystal display device was completed. Using the substrate thus obtained, a liquid crystal display device is completed.
本実施例は液晶表示装置の基板上の配線と半導体集積回路の金属配線とを電気的に接続する工程の概略を示すものである。本実施例を図6を用いて説明する。図6は液晶表示装置の基板上の配線電極と、半導体集積回路の金属配線との接続箇所の拡大図を示す。 This embodiment shows an outline of a process of electrically connecting a wiring on a substrate of a liquid crystal display device and a metal wiring of a semiconductor integrated circuit. This embodiment will be described with reference to FIG. FIG. 6 is an enlarged view of a connection portion between a wiring electrode on a substrate of a liquid crystal display device and a metal wiring of a semiconductor integrated circuit.
液晶表示装置の基板100上に透明導電膜からなる配線電極101をスパッタ法により形成する。さらに、半導体集積回路と電気的に接続される箇所に低融点金属からなるパッド102をスパッタ法で形成する。
A wiring electrode 101 made of a transparent conductive film is formed on a
次に、別の基板上で作製された半導体集積回路及び金属配線103を実施例1で述べた方法により接着剤104を介して機械的に固定する(図6(A))
Next, the semiconductor integrated circuit and the
最後に、YAGレーザー106を用い金属配線103とパッド102の重なる箇所を溶融し電気的接続108を完了する。(図6(B))
Finally, the overlapping portion of the
ここでは、レーザー照射を金属配線103の上から行ったが、基板100の下側からの照射でも同様の効果が得られる。
Here, the laser irradiation is performed from above the
1 ・・・ 液晶表示装置のドライバー回路部
2 ・・・ 液晶表示装置のマトリックス部
3 ・・・ 液晶表示装置の基板
4 ・・・ 金属電極
5 ・・・ 樹脂
6 ・・・ 半導体集積回路
7 ・・・ Nチャネル型TFT
8 ・・・ Pチャネル型TFT
9 ・・・ 下地膜
10・・・ 層間絶縁膜
11・・・ パッシベーション膜
12・・・ 液晶表示装置の配線電極
21・・・ スティック・クリスタルを形成する基板
22・・・ 半導体集積回路
23、24 スティック・クリスタル
25、27 液晶表示装置の基板
26、28 配線パターンの形成されている面
29、30 液晶表示装置の基板上に移されたドライバー回路
26・・・ 配線パターンの形成されている面と逆の面
31・・・ 液晶表示装置の電極
32・・・ 樹脂
33・・・ 金属電極
34・・・ 半導体集積回路
35・・・ 異方性導電接着剤
36・・・ 導電性の粒子
37・・・ バンプ
40・・・ 液晶表示装置の基板
50・・・ 半導体集積回路を製造する基板
51・・・ 剥離層
53・・・ 下地膜
54・55 シリコン・アイランド
56・・・ 層間絶縁膜
57・58 ゲイト電極
59・・・ N型領域
60・・・ P型領域
61・・・ ゲイト絶縁膜
62〜64 アルミニウム合金電極
70・・・ パッシベーション膜
71・・・ 接着剤
72・・・ 転写用基板
75・・・ 液晶表示装置の基板
76・・・ 樹脂
80・・・ 液晶表示装置の配線電極
85・・・ レーザー光
90・・・ 金属電極
100・・・ 液晶表示装置の基板
101・・・ 透明導電膜
102・・・ パッド
103・・・ 金属配線
104・・・ 接着剤
106・・・ レーザー光
108・・・ 電気的接続箇所
DESCRIPTION OF
8 P-channel TFT
Reference Signs List 9
26 ... Surface opposite to the surface on which the wiring pattern is formed 31 ... Electrode of liquid crystal display device 32 ...
Claims (18)
前記下地膜上に形成された結晶性シリコンを用いた薄膜トランジスタと、
前記薄膜トランジスタ上に形成されたパッシベーション膜と、
前記下地膜に固定された第1の基板と、
前記パッシベーション膜上に固定された第2の基板とを有する半導体集積回路。 An underlayer,
A thin film transistor using crystalline silicon formed on the base film,
A passivation film formed on the thin film transistor,
A first substrate fixed to the base film;
A semiconductor integrated circuit comprising: a second substrate fixed on the passivation film.
前記下地膜上に形成された結晶性シリコンを用いた薄膜トランジスタと、
前記薄膜トランジスタ上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成され、前記パッシベーション膜に形成されたコンタクトホールを介して前記薄膜トランジスタと電気的に接続された配線と、
前記下地膜に固定された第1の基板と、
前記配線上に固定された第2の基板とを有する半導体集積回路。 An underlayer,
A thin film transistor using crystalline silicon formed on the base film,
A passivation film formed on the thin film transistor,
A wiring formed on the passivation film and electrically connected to the thin film transistor via a contact hole formed in the passivation film;
A first substrate fixed to the base film;
A semiconductor integrated circuit having a second substrate fixed on the wiring.
前記下地膜上に形成された結晶性シリコン膜と、前記結晶性シリコン膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記ゲイト電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記層間絶縁膜に形成されたコンタクトホールを介して、前記結晶性シリコン膜に接続された配線とを有する薄膜トランジスタと、
前記配線上に形成されたパッシベーション膜と、
前記下地膜に固定された第1の基板と、
前記パッシベーション膜上に固定された第2の基板とを有する半導体集積回路。 An underlayer,
A crystalline silicon film formed on the base film, a gate insulating film formed on the crystalline silicon film, a gate electrode formed on the gate insulating film, and formed on the gate electrode A thin film transistor having an interlayer insulating film, and a wiring formed on the interlayer insulating film and connected to the crystalline silicon film via a contact hole formed in the interlayer insulating film;
A passivation film formed on the wiring,
A first substrate fixed to the base film;
A semiconductor integrated circuit comprising: a second substrate fixed on the passivation film.
前記下地膜上に形成された結晶性シリコン膜と、前記結晶性シリコン膜上に形成されたゲイト絶縁膜と、前記ゲイト絶縁膜上に形成されたゲイト電極と、前記ゲイト電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記層間絶縁膜に形成された第1のコンタクトホールを介して、前記結晶性シリコン膜に接続された第1の配線とを有する薄膜トランジスタと、
前記第1の配線上に形成されたパッシベーション膜と、
前記パッシベーション膜上に形成され、前記パッシベーション膜に形成された第2のコンタクトホールを介して前記薄膜トランジスタと電気的に接続された第2の配線と、
前記下地膜に固定された第1の基板と、
前記第2の配線上に固定された第2の基板とを有する半導体集積回路。 An underlayer,
A crystalline silicon film formed on the base film, a gate insulating film formed on the crystalline silicon film, a gate electrode formed on the gate insulating film, and formed on the gate electrode A thin film transistor having an interlayer insulating film, and a first wiring formed on the interlayer insulating film and connected to the crystalline silicon film via a first contact hole formed in the interlayer insulating film;
A passivation film formed on the first wiring;
A second wiring formed on the passivation film and electrically connected to the thin film transistor via a second contact hole formed in the passivation film;
A first substrate fixed to the base film;
And a second substrate fixed on the second wiring.
前記結晶性シリコン膜はアモルファスシリコンに光を照射して得られたことをことを特徴とする半導体集積回路。 In claim 3 or claim 4,
2. The semiconductor integrated circuit according to claim 1, wherein said crystalline silicon film is obtained by irradiating amorphous silicon with light.
前記結晶性シリコン膜はアモルファスシリコンを熱することによって得られたことをことを特徴とする半導体集積回路。 In claim 3 or claim 4,
2. The semiconductor integrated circuit according to claim 1, wherein said crystalline silicon film is obtained by heating amorphous silicon.
前記結晶性シリコン膜はアモルファスシリコンに触媒元素を添加した後、熱することによって得られたことをことを特徴とする半導体集積回路。 In claim 3 or claim 4,
2. The semiconductor integrated circuit according to claim 1, wherein said crystalline silicon film is obtained by adding a catalytic element to amorphous silicon and then heating.
前記触媒元素はニッケルであることをことを特徴とする半導体集積回路。 In claim 7,
2. The semiconductor integrated circuit according to claim 1, wherein the catalyst element is nickel.
前記ゲイト電極はアルミニウム、タングステン、チタン、珪化タングステン又は珪化チタンであることを特徴とする半導体集積回路。 In any one of claims 3 to 8,
A semiconductor integrated circuit, wherein the gate electrode is made of aluminum, tungsten, titanium, tungsten silicide or titanium silicide.
前記層間絶縁膜は酸化珪素であることをを特徴とする半導体集積回路。 In any one of claims 3 to 9,
2. The semiconductor integrated circuit according to claim 1, wherein the interlayer insulating film is made of silicon oxide.
前記下地膜は酸化珪素であることをを特徴とする半導体集積回路。 In any one of claims 1 to 10,
2. The semiconductor integrated circuit according to claim 1, wherein the underlayer is silicon oxide.
前記パッシベーション膜は平坦性を有することを特徴とする半導体集積回路。 In any one of claims 1 to 11,
The semiconductor integrated circuit according to claim 1, wherein the passivation film has flatness.
前記パッシベーション膜はポリイミド膜であることを特徴とする半導体集積回路。 In any one of claims 1 to 11,
2. The semiconductor integrated circuit according to claim 1, wherein said passivation film is a polyimide film.
前記第2の基板はガラス基板であることをを特徴とする半導体集積回路。 In any one of claims 1 to 13,
2. The semiconductor integrated circuit according to claim 1, wherein the second substrate is a glass substrate.
前記第2の基板はプラスチック基板であることをを特徴とする半導体集積回路。 In any one of claims 1 to 14,
2. The semiconductor integrated circuit according to claim 1, wherein the second substrate is a plastic substrate.
前記第1の基板はプラスチック基板であることを特徴とする半導体集積回路。 In any one of claims 1 to 14,
The semiconductor integrated circuit according to claim 1, wherein the first substrate is a plastic substrate.
前記第1の基板及び前記第2の基板はプラスチック基板であることを特徴とする半導体集積回路。 In any one of claims 1 to 13,
The semiconductor integrated circuit according to claim 1, wherein the first substrate and the second substrate are plastic substrates.
前記第1の基板はポリエーテルサルフォンであることを特徴とする半導体集積回路。
In any one of claims 1 to 15,
The semiconductor substrate according to claim 1, wherein the first substrate is a polyether sulfone.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003429967A JP2004171005A (en) | 2003-12-25 | 2003-12-25 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003429967A JP2004171005A (en) | 2003-12-25 | 2003-12-25 | Semiconductor integrated circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8878995A Division JP3578828B2 (en) | 1995-03-18 | 1995-03-21 | Method for manufacturing display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004171005A true JP2004171005A (en) | 2004-06-17 |
Family
ID=32709370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003429967A Withdrawn JP2004171005A (en) | 2003-12-25 | 2003-12-25 | Semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004171005A (en) |
-
2003
- 2003-12-25 JP JP2003429967A patent/JP2004171005A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7483091B1 (en) | Semiconductor display devices | |
JP3406727B2 (en) | Display device | |
JP3578828B2 (en) | Method for manufacturing display device | |
JP3579492B2 (en) | Method for manufacturing display device | |
US8547516B2 (en) | Display device and method of fabricating the same | |
US8570479B2 (en) | Liquid crystal electrooptical device | |
JP3454965B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2002366051A (en) | Integrated circuit chip and display device using the same | |
JP3638656B2 (en) | Display device and manufacturing method thereof | |
JP3657596B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP3579045B2 (en) | Manufacturing method of semiconductor integrated circuit | |
JP3579044B2 (en) | Manufacturing method of semiconductor integrated circuit | |
JP3757228B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP3889066B2 (en) | Method for manufacturing semiconductor device | |
JP2004171005A (en) | Semiconductor integrated circuit | |
JP4387258B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
JP4799509B2 (en) | Peeling method | |
JP4094539B2 (en) | Method for manufacturing semiconductor integrated circuit | |
JP3406894B2 (en) | Method for manufacturing display device | |
JP4339102B2 (en) | Method for manufacturing display device | |
JP3442726B2 (en) | Method of mounting semiconductor integrated circuit for display device | |
JP3406893B2 (en) | Method for manufacturing display device | |
JP2006237638A (en) | Process for fabricating semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20040706 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040823 |
|
A02 | Decision of refusal |
Effective date: 20050301 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070820 |