Nothing Special   »   [go: up one dir, main page]

JP2003229669A - 多層セラミック基板、その製造方法および製造装置 - Google Patents

多層セラミック基板、その製造方法および製造装置

Info

Publication number
JP2003229669A
JP2003229669A JP2002025632A JP2002025632A JP2003229669A JP 2003229669 A JP2003229669 A JP 2003229669A JP 2002025632 A JP2002025632 A JP 2002025632A JP 2002025632 A JP2002025632 A JP 2002025632A JP 2003229669 A JP2003229669 A JP 2003229669A
Authority
JP
Japan
Prior art keywords
cavity
ceramic substrate
multilayer ceramic
green
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002025632A
Other languages
English (en)
Inventor
Hideaki Ninomiya
秀明 二宮
Haruo Nishino
晴雄 西野
Kiyoshi Hatanaka
潔 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2002025632A priority Critical patent/JP2003229669A/ja
Priority to PCT/JP2003/001019 priority patent/WO2003065446A1/ja
Priority to EP03734905A priority patent/EP1471573A1/en
Priority to CNB038029820A priority patent/CN100390972C/zh
Priority to US10/354,972 priority patent/US7155816B2/en
Publication of JP2003229669A publication Critical patent/JP2003229669A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49826—Assembling or joining
    • Y10T29/49833—Punching, piercing or reaming part by surface of second part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/252—Glass or ceramic [i.e., fired or glazed clay, cement, etc.] [porcelain, quartz, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 均一な品質が得られ、キャビティ内部にふく
らみや飛び出しが生じることなく、底部も平坦で、所望
の素子を精度よく、確実に実装でき、しかも内部導体に
より高精度のＬ、Ｃを形成することのできる多層セラミ
ック基板を提供し、簡単な構造、工程で、上記多層セラ
ミック基板が容易に得られる多層セラミック基板の製造
方法、製造装置を提供する 【解決手段】 積層された複数のセラミック層１ａ〜１
ｈと、このセラミック層１ａ〜１ｈが形成されている内
部導体３とを有する積層体を有し、前記積層体には、そ
の積層方向の少なくとも一方の端面に開口を有するキャ
ビティ２を有し、少なくとも前記内部導体３により形成
されたキャパシタおよび／またはインダクタを有する構
成の多層セラミック基板、その製造方法、製造装置とし
た。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、多層セラミック
基板およびその製造方法に関し、特にキャビティを有す
る多層セラミック基板の改良に関するものである。
【０００２】
【従来の技術】図４に、従来の多層セラミック基板１の
断面図を示す。図４において、多層セラミック基板１
は、積層された複数のセラミック層１ａ、１ｂ、１ｃ、
１ｄ、１ｅ、１ｆ、１ｇおよび１ｈから形成される積層
体を有する。この積層体には、その積層方向における一
方の端面４に開口を有するキャビティ２が形成されてい
る。キャビティ２内には、図示しないが、半導体ＩＣチ
ップのようなチップ部品が収容される。
【０００３】積層体には、セラミック層１ａ〜１ｈの所
定の位置に配線導体が設けられる。この配線導体として
は、積層体の端面上に形成される外部導体層６、セラミ
ック層１ａ〜１ｈの間の特定の界面に沿って形成される
内部導体層３、セラミック層１ａ〜１ｈの特定のものを
貫通するように形成されるビアホール導体（スルーホー
ル）４等がある。
【０００４】前記キャビティ２は、複数のセラミック層
１ａ〜１ｈの各々に設けられた貫通孔の重なりによって
形成されている。
【０００５】図４に示した多層セラミック基板１を製造
しようとする場合、セラミック層１ａ〜１ｈをそれぞれ
形成する複数のセラミックグリーンシート１ａ、１ｂ、
１ｃ、１ｄ、１ｅ、１ｆ、１ｇおよび１ｈが用意され、
これらセラミックグリーンシート１ａ〜１ｈの特定のも
のに関して、前述した配線導体としての外部導体層６、
内部導体層３、ビアホール導体４が形成され、また、セ
ラミックグリーンシート１ａ〜１ｈには、キャビティ２
のための貫通孔が形成される。
【０００６】次いで、貫通孔が設けられた複数のセラミ
ックグリーンシート１ａ〜１ｈが積層方向の一方の端部
側に位置するように、複数のセラミックグリーンシート
１ａ〜１ｈが積み重ねられ、それによって、積層体グリ
ーンが作製される。
【０００７】次いで、この積層体グリーン１は、積層方
向にプレスされる。次いで、この積層体グリーンが焼成
され、図４に示す多層セラミック基板１が得られる。
【０００８】しかしながら、単に積層方向にプレスを行
うと、セラミックグリーンシート１ａ〜１ｅは軟弱なた
め、キャビティ２の周縁部が内部に膨らんだり、飛び出
してしまうことがある。また、キャビティ２底部は圧縮
されず、全体として圧縮率が均一にならない。さらに、
このようなプレス工程において、セラミックグリーンシ
ート１ａ〜１ｅのずれが生じることもあり、特に最も上
のセラミックグリーンシート１ａにおいてずれが生じや
すい。
【０００９】このようなキャビティの変形を防止するた
め、例えばプレスに用いる金型に上記積層体グリーンの
深さに相当する凸部を設け、この凸部によりキャビティ
内部を圧縮することも考えられる。しかし、単にグリー
状体のキャビティの深さと、凸部の高さとを同一とした
のでは、圧縮時における凸部以外の部分のストロークが
大きいため、凸部に対応する部分のグリーンの圧縮率が
増大し、全体の圧縮率が均一にならない。
【００１０】また、凸部にストロークや圧縮率を調整す
るような機構を設けるとすると、金型の構造が複雑にな
り、単独のキャビティでは実現できたとしても、量産型
の金型では、多数の基板を同時にプレスするため、凸部
が膨大な数（通常４００〜６００程度）となり、その全
てに複雑な機構を設けるのは不可能ではないとしても、
製造上の問題やコスト面で現実的でない。
【００１１】なお、特開２００１−２６７４８８号公報
等には、圧縮時に均等に圧力が加わるように、弾性部材
を介して静水圧プレスを行うことが記載されているが、
このような弾性部材を介して静水圧加圧によるプレスを
行うと、キャビティの角部や基板の角部を成形すること
が困難であり、変形を生じやすい。また、キャビティ底
部に凹凸やうねりを生じやすく、素子をフリップチップ
搭載することが困難になる。
【００１２】さらに、特開平２００１−２３０５４８号
公報においては、所謂無収縮のセラミックシートを用い
る点も開示されているが、このような材料を用いたとし
ても、基板の長さ方向の収縮が抑制されるだけで、厚み
方向の収縮の変動は規制することができず、結果として
内部導体によるＬ、Ｃ素子の精度が得られない。
【００１３】
【発明が解決しようとする課題】この発明の目的は、均
一な品質が得られ、キャビティ内部にふくらみや飛び出
しが生じることなく、底部も平坦で、所望の素子を精度
よく、確実に実装でき、しかも内部導体により高精度の
Ｌ、Ｃを形成することのできる多層セラミック基板を提
供することである。
【００１４】また、簡単な構造、工程で、上記多層セラ
ミック基板が容易に得られる多層セラミック基板の製造
方法、製造装置を提供することである。
【００１５】
【課題を解決するための手段】すなわち上記目的は、以
下の本発明の構成により達成される。 （１） 積層された複数のセラミック層と、このセラミ
ック層が形成されている内部導体とを有する積層体を有
し、前記積層体には、その積層方向の少なくとも一方の
端面に開口を有するキャビティを有し、少なくとも前記
内部導体により形成されたキャパシタおよび／またはイ
ンダクタを有する多層セラミック基板。 （２） 前記キャビティの底部には素子をフリップチッ
プ実装、あるいはワイヤーボンド、ダイボンドするため
のパッドが形成されている上記（１）の多層セラミック
基板。 （３） 前記キャビティの底部の表面粗さないしうねり
が１０μm 以下である上記（１）の多層セラミック基
板。 （４） 前記内部導体により形成されたキャパシタおよ
び／またはインダクタの精度が±５％以下である上記
（１）〜（３）のいずれかの多層セラミック基板。 （５） 積層体を構成する複数のグリーンシートにキャ
ビティ孔を形成し、内部導体を印刷した後これを積層し
て積層体グリーンとし、キャビティが変形しない圧力を
印加して前記積層体グリーンを接着し、次いで、前記キ
ャビティに対応する位置に凸部を有する押圧部材にて３
０〜１５０ＭPaの圧力を印加して前記積層体グリーンを
圧着する多層セラミック基板の製造方法。 （６） 前記凸部の突出量が、キャビティ深さに積層体
グリーンの圧縮率を乗じたものである上記（５）の多層
セラミック基板の製造方法。 （７） 前記積層体グリーンのキャビティ底部の圧縮率
と、それ以外の部分の圧縮率とが等しくなるように圧力
を加えて圧着する上記（５）または（６）の多層セラミ
ック基板の製造方法。 （８） 焼成後のキャビティ深さをＤ、焼成収縮率をａ
％、積層体の圧縮率をｂ％としたとき、成形前のキャビ
ティ深さＨが、 Ｈ＝Ｄ×（１／（１−ａ／１００））×（１−ｂ／１０
０）−１／（１−ｂ／１００）＋１） で表される上記（５）〜（７）のいずれかの多層セラミ
ック基板の製造方法。 （９） 複数のグリーンシートが積層された積層体を圧
縮部材を用いて圧着して積層体グリーンを成型する多層
セラミック基板の製造装置であって、前記圧縮部材の積
層体のキャビティに対応する位置に凸部を有する多層セ
ラミック基板の製造装置。 （１０） 前記凸部の突出量が、キャビティ深さに積層
体グリーンの圧縮率を乗じたものである上記（９）の多
層セラミック基板の製造装置。 （１１） 前記凸部と、キャビティ２側部との間隙が６
０μm 以下である上記（９）または（１０）の多層セラ
ミック基板の製造装置。
【００１６】
【発明の実施の形態】本発明の多層セラミック基板は、
積層された複数のセラミック層と、このセラミック層が
形成されている内部導体とを有する積層体を有し、前記
積層体には、その積層方向の少なくとも一方の端面に開
口を有するキャビティを有し、前記内部導体により形成
されたキャパシタおよび／またはインダクタを有するも
のである。
【００１７】このように、一つの基板に精度よく形成さ
れたキャビティと、内部導体により形成されたキャパシ
タおよび／またはインダクタとを有することで、積層基
板を小型、薄型に形成することができ、高周波特性など
電気的特性も良好な電子部品が得られる。
【００１８】キャビティを精度よく、側面、底面に凹凸
を生じることなく形成し、なおかつ内蔵するキャパシタ
および／またはインダクタを精度よく形成するには、本
発明の製造装置における金型などの圧縮部材を用いるこ
とで達成される。すなわち、本発明装置、方法により、
キャビティ部、およびそれ以外の部分の圧縮率を一定と
し、圧縮時におけるキャビティ内の成形も同時に行うこ
とにより達成される。
【００１９】次に、本発明装置を用いた多層セラミック
基板の製造方法について、図を参照しつつ説明する。
【００２０】先ず、図１に示すように、積層体グリーン
１を用意する。積層体グリーンは、公知の方法により形
成することができる。具体的には、先ず、所定の厚さの
グリーンシートを用意し、これに必要なスルーホール、
キャビティ孔をパンチング、ドリル等の加工手段により
形成する。さらに、所定の回路やインダクタ、キャパシ
タ等の機能素子を構成するように内部導体パターンを印
刷等により形成する。
【００２１】次に、スルーホール、キャビティ孔、内部
導体パターンが形成されたグリーンシートを積層して積
層体グリーン１とする。得られた積層体グリーン上に圧
縮部材である金型１０を配置する。この金型１０のキャ
ビティ２と対応する位置には凸部１１が形成されてい
る。
【００２２】次いで、図２に示すように金型１０により
積層体グリーン１を所定の大きさに圧縮し、積層体を圧
着する。
【００２３】金型１０に形成されている凸部１１は、図
２に示すように、その突出量が圧縮後、つまり成形後の
キャビティ２の深さＨと同一となるように設定されてい
る。すなわち、凸部１１の突出量は、圧縮前のキャビテ
ィ２の深さＤより少なく、ある程度積層体が圧縮されて
初めてキャビティ２内部を圧縮するように設定されてい
る。
【００２４】このように、凸部の突出量を、最終的な成
形体のキャビティ深さと同一となるように設定すること
により、キャビティ２内部の圧縮量と、それ以外の部分
の圧縮量とを略同一とすることができ、焼成後の仕上が
りが均一になり、精度の良いキャビティ２と内部導体に
より形成されたキャパシタおよび／またはインダクタを
得ることができる。つまり、本発明方法、装置によれ
ば、キャビティ内部も、それ以外の部分も同じ圧縮率に
圧縮されるため、既知の焼成後の収縮率から、必要とさ
れるキャビティ寸法や、内部導体により形成されるキャ
パシタおよび／またはインダクタのキャパシタンス、イ
ンダクタンスを正確に設計し、これを実現することがで
きる。
【００２５】すなわち、焼成後のキャビティ深さをＤ、
焼成収縮率をａ％、積層体の圧縮率をｂ％としたとき、
成形前のキャビティ深さＨは、 Ｈ＝Ｄ×（１／（１−ａ／１００））×（１−ｂ／１０
０）−１／（１−ｂ／１００）＋１） で表すことができる。
【００２６】本発明方法、装置で得られる積層基板内部
のキャパシタおよび／またはインダクタのキャパシタン
ス、インダクタンス精度としては、特に限定されるもの
ではないが、好ましくは±５％以下、より好ましくは±
２％以下の精度を実現することができる。また、形成さ
れるキャパシタおよび／またはインダクタのキャパシタ
ンス、インダクタンスとしては、特に限定され得るもの
ではないが、通常０．１〜５０pF、０．５〜５０nＨ程
度である。
【００２７】このため、従来は外付けの部品で対応して
いたキャパシタおよび／またはインダクタ等を内部導体
により形成することができ、集積度が向上し、部品装着
後の積層基板全体の小型、薄型化に寄与できる。しか
も、キャパシタおよび／またはインダクタを基板内部に
形成することで、よりデバイスに近い位置にキャパシタ
および／またはインダクタを配置することもでき、接地
パターンとの最適化を図ることで、高周波回路での周波
数特性等の電気特性を向上させることもできる。
【００２８】さらに、本発明方法、装置では、前記凸部
１１と、キャビティ２側部との間隙を一定の範囲に調整
することが好ましい。凸部１１と、キャビティ２側部と
の間隙を一定の範囲に調整することで、積層体圧縮時に
キャビティ側部が膨らんだり、一部が突出してしまうと
いった現象を防止することができる。この場合好ましい
間隙としては６０μm 以下、特に３０μm 以下である。
また、その下限としては、積層体上に金型を配置すると
きの寸法精度の関係から５μm 程度が好ましい。
【００２９】キャビティ２内部が、凹凸無く、精度良く
形成されることにより、キャビティ２内に実装される電
子部品と、基板上の配線パターンとを最短距離で接続す
ることがでる。このため、配線ワイヤ（ボンディングワ
イヤ）によるインピーダンスの上昇を抑え、回路の電気
特性を向上させることができる。
【００３０】本発明によれば、キャビティ２底部の平坦
度、つまり表面粗さ（凹凸）、ないしうねりを、好まし
くは１０μm 以下、より好ましくは５μm 以下とするこ
とができる。このため、キャビティ２底部表面と、搭載
部品底部との間の寸法精度が向上し、キャビティ２内
に、チップ部品をベアチップ、フリップチップ搭載する
ことができ、部品の実装工程を簡略化したり、実装領域
を縮小することができる。
【００３１】また、本発明によれば、キャビティの成形
は、圧着用の金型に凸部を設けるだけでよいので、製造
装置、製造工程が極めて簡単で、コストの低減にも寄与
できる。
【００３２】本発明の多層セラミック基板は、キャビテ
ィ内に収容されるチップ部品をさらに備えていてもよ
い。この場合、通常開口側の面には、配線導体としての
パッド電極が形成され、チップ部品とパッド電極とがボ
ンディングワイヤによって電気的に接続される。しかし
ながら、本発明により製造された多層セラミック基板
は、キャビティ底部が極めて平坦であり、チップ部品を
フリップチップ搭載することも可能である。このよう
に、チップ部品をフリップチップ搭載することにより、
ボンディングワイヤの影響を排除することができ、より
高特性の電子部品を得ることができる。
【００３３】図３は、この発明の一実施形態である多層
セラミック基板１の概略断面図である。
【００３４】図３において、多層セラミック基板１は、
積層された複数のセラミック層１ａ、１ｂ、１ｃ、１
ｄ、１ｅ、１ｆ、１ｇおよび１ｈにより構成される積層
体を有する。この積層体には、その積層方向の少なくと
も一方の端面に開口しているキャビティ２が形成されて
いる。
【００３５】積層体には、セラミック層１ａ〜１ｈの所
定の層に導体層３，６が設けられている。この導体層と
しては、端面上に形成される外部導体層６、セラミック
層１ａ〜１ｈの間の特定の界面に沿って形成される内部
導体層３、セラミック層１ａ〜１ｈの特定の層を貫通す
るように形成されるビアホール４およびキャビティ２の
底面上に形成されるパッド電極５等を有する。
【００３６】これら導体層３は、たとえば、導電性ペー
ストを付与し、焼成することによって形成されるもの
で、この焼成は、積層体を得るための焼成と同時に行な
われる。
【００３７】キャビティ２は、複数のセラミック層１ａ
〜１ｈの各々に設けられた貫通孔の重なりによって形成
されている。
【００３８】この多層セラミック基板１のキャビティ２
内には、図示しないが、半導体ＩＣチップのようなチッ
プ部品が収容され、このチップ部品は、キャビティ２の
底面上のパッド電極５に対してフリップチップ搭載され
るとともに、内部導体層３とスルーホール４によって電
気的に接続される。
【００３９】本発明の多層セラミック基板に用いられる
セラミック材料としては、公知の基板用セラミック材
料、具体的には、Ａｌ2Ｏ3 ，ＡｌＮ，ＢｅＯ，Ｍｇ
Ｏ，ＳｉＣ，ＢａＳｎＢ2Ｏ6 ，ＢａＺｒＢ2Ｏ6 ，ガラ
ス−アルミナ−フォルステライト３元系等が挙げられる
が、本発明ではＡｕ、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ、
Ｃｕなどの低抵抗の金属を内部導体として使用するこが
可能な焼成温度が１０００℃以下、好ましくは９５０℃
以下のガラスセラミック基板が好ましい。
【００４０】具体的には、特公平３−５３２６９号公報
等に記載されている、ガラス粉末とＡｌ2 Ｏ3 粉末とを
混合して、８００〜１０００℃で焼結し得る低温焼結セ
ラミック基板、あるいはＳｉＯ2 、Ｂ2 Ｏ3 、Ａｌ2 Ｏ
3 を含有しＭｇ、Ｃａ、ＳｒおよびＢａから選ばれた少
なくとも１種を含む組成のガラスセラミック等を挙げる
ことができる。
【００４１】回路等の形成に用いられる配線用低抵抗導
体材料は、例えば銀（Ａｇ）、銀−パラジウム（Ａｇ−
Ｐｄ）、銀−白金（Ａｇ−Ｐｔ）、金（Ａｕ）、銅（Ｃ
ｕ）等の金属材料が用いられ、特に銀（Ａｇ）が好まし
い。抵抗の低い配線回路用材料を用いることにより、信
号伝達遅延時間が短く、低雑音で高周波パルス追随性に
優れた基板を形成することができ、回路信号伝達を高速
化する上で好ましいためである。
【００４２】回路形成等がなされたグリーンシートまた
はその積層体は、９５０℃以下、好ましくは９２０℃以
下、特に８７０℃〜９００℃程度の温度で焼成する事が
好ましく、通常１５分〜１時間程度焼成すればよい。焼
成温度がこの範囲より高すぎると、上記の様な低融点の
配線用低抵抗導体材料が拡散し、低すぎると得られた基
板の焼結密度が低くなり、また導体の密度も低くなり好
ましくない。
【００４３】本発明の積層セラミック基板は、通常キャ
ビティ内にベアチップ等の電子部品が搭載されるが、場
合によってはチップ部品、チップ複合部品等をキャビテ
ィ内に実装することも可能である。
【００４４】
【実施例】基板材料としてガラスセラミック系の９５０
℃以下で焼成可能な低温焼成基板材料を用いた。これを
５９．６重量％と、アクリル系樹脂バインダー：４０．
４重量％とを混練し、ドクターブレード法により厚さ
０．１５〜０．２５mmのグリーンシートを成形した。得
られたグリーンシートに大きさ１．５３×１．０４mm角
のキャビティ孔と、所定の位置にスルーホールを形成し
たものと、キャビティ孔を形成しないものとを、それぞ
れキャビティ孔が所定の深さとなるように積層した。
【００４５】得られた種々の深さのキャビティを有する
グリーンシートを、キャビティより縦横の寸法幅で３０
μm 小さい大きさで、凸部の突出量が３１５μm の金型
を用いて、圧縮率が１８．３％となるように圧縮し、各
サンプルのキャビティ底部の平坦度を求めた。結果を図
５に示す。なお、図５において、３８８μm が圧縮率１
８．３％における成形後のキャビティ深さ３１５μm に
対応する圧縮前のキャビティ深さである。この図から、
圧縮前のキャビティ深さが３８５〜３９０μm前後で平
坦度が最小となっていることがわかる。
【００４６】次に、金型の凸部とキャビティ側部とのク
リアランスを種々調整し、図６に示すようなキャビティ
内の段差の大きさを測定した。結果を図７に示す。
【００４７】図７から明らかなように、クリアランス７
５μm 以下、特に５０μm 以下で段差の大きさが顕著に
減少していることがわかる。
【００４８】さらに、上記と同様にして、厚さ０．１〜
０．２mmのグリーンシートを積層して、深さ３００μm
、大きさ１．４０×１．２０mmのキャビティを有する
図３に示すような構造の積層基板を作製した。また、こ
の基板内部には導体層を層分積層して、２５pFのキャパ
シタを形成した。さらに、キャビティ内部にはフリップ
チップ搭載用のパッドを形成し、スルーホールにより内
部導体と接続した。
【００４９】このようにして作製したサンプル１００個
のキャパシタンスを測定したところ、その精度は±２％
以下であった。また、チップ搭載用のパッド上に電子部
品であるＳＡＷフィルターベアチップをフリップチップ
搭載したところ、何れのサンプルも問題なく搭載するこ
とができ、パットとの接続不良を生じたものはなかっ
た。
【００５０】
【発明の効果】以上のように、この発明によれば、均一
な品質が得られ、キャビティ内部にふくらみや飛び出し
が生じることなく、底部も平坦で、所望の素子を精度よ
く、確実に実装でき、しかも内部導体により高精度の
Ｌ、Ｃを形成することのできる多層セラミック基板を提
供することができる。
【００５１】また、簡単な構造、工程で、上記多層セラ
ミック基板が容易に得られる多層セラミック基板の製造
方法、製造装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態である多層セラミック基
板と金型との関係を示した断面図である。
【図２】この発明の一実施形態である多層セラミック基
板と金型との関係を示した断面図である。
【図３】この発明の一実施形態である多層セラミック基
板の構成例を示した断面図である。
【図４】従来の多層セラミック基板の断面図である。
【図５】グリーンのキャビティ深さと平坦度との関係を
示したグラフである。
【図６】多層セラミック基板断面におけるキャビティ内
の段差を示した図面代用写真である。
【図７】金型凸部とキャビティ側部とのクリアランスに
対する段差の大きさを示したグラフである。
【符号の説明】
１ 多層セラミック基板 １ａ〜１ｈ セラミック層 ２ キャビティ ３ 内部導体層 ４ ビアホール（スルーホール） ５ パッド電極 ６ 外部導体層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｂ２８Ｂ 11/12 Ｈ０５Ｋ 1/18 Ｒ Ｈ０１Ｌ 23/12 Ｈ０１Ｌ 23/12 Ｂ Ｈ０５Ｋ 1/18 Ｂ２８Ｂ 11/00 Ｚ (72)発明者 畑中 潔 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内 Ｆターム(参考） 4G055 AA08 AB01 AC09 BA22 BA83 5E336 AA08 AA11 BB03 BB18 BC26 CC31 CC51 CC53 EE01 EE05 EE07 GG14 5E346 AA12 AA15 AA38 AA60 BB01 BB16 CC18 CC32 CC38 CC39 DD02 DD34 EE24 EE30 FF45 GG08 GG09 GG40 HH01 HH11 HH25

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 積層された複数のセラミック層と、この
    セラミック層が形成されている内部導体とを有する積層
    体を有し、 前記積層体には、その積層方向の少なくとも一方の端面
    に開口を有するキャビティを有し、 さらに少なくとも前記内部導体により形成されたキャパ
    シタおよび／またはインダクタを有する多層セラミック
    基板。
  2. 【請求項２】 前記キャビティの底部には素子をフリッ
    プチップ実装、あるいはワイヤーボンド、ダイボンドす
    るためのパッドが形成されている請求項１の多層セラミ
    ック基板。
  3. 【請求項３】 前記キャビティの底部の表面粗さないし
    うねりが１０μm 以下である請求項１の多層セラミック
    基板。
  4. 【請求項４】 前記内部導体により形成されたキャパシ
    タおよび／またはインダクタの精度が±５％以下である
    請求項１〜３のいずれかの多層セラミック基板。
  5. 【請求項５】 積層体を構成する複数のグリーンシート
    にキャビティ孔を形成し、内部導体を印刷した後これを
    積層して積層体グリーンとし、 キャビティが変形しない圧力を印加して前記積層体グリ
    ーンを接着し、 次いで、前記キャビティに対応する位置に凸部を有する
    押圧部材にて３０〜１５０ＭPaの圧力を印加して前記積
    層体グリーンを圧着する多層セラミック基板の製造方
    法。
  6. 【請求項６】 前記凸部の突出量が、キャビティ深さに
    積層体グリーンの圧縮率を乗じたものである請求項５の
    多層セラミック基板の製造方法。
  7. 【請求項７】 前記積層体グリーンのキャビティ底部の
    圧縮率と、それ以外の部分の圧縮率とが等しくなるよう
    に圧力を加えて圧着する請求項５または６の多層セラミ
    ック基板の製造方法。
  8. 【請求項８】 焼成後のキャビティ深さをＤ、焼成収縮
    率をａ％、積層体の圧縮率をｂ％としたとき、成形前の
    キャビティ深さＨが、 Ｈ＝Ｄ×（１／（１−ａ／１００））×（１−ｂ／１０
    ０）−１／（１−ｂ／１００）＋１） で表される請求項５〜７のいずれかの多層セラミック基
    板の製造方法。
  9. 【請求項９】 複数のグリーンシートが積層された積層
    体を圧縮部材を用いて圧着して積層体グリーンを成型す
    る多層セラミック基板の製造装置であって、前記圧縮部
    材の積層体のキャビティに対応する位置に凸部を有する
    多層セラミック基板の製造装置。
  10. 【請求項１０】 前記凸部の突出量が、キャビティ深さ
    に積層体グリーンの圧縮率を乗じたものである請求項９
    の多層セラミック基板の製造装置。
  11. 【請求項１１】 前記凸部と、キャビティ２側部との間
    隙が６０μm 以下である請求項９または１０の多層セラ
    ミック基板の製造装置。
JP2002025632A 2002-02-01 2002-02-01 多層セラミック基板、その製造方法および製造装置 Pending JP2003229669A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002025632A JP2003229669A (ja) 2002-02-01 2002-02-01 多層セラミック基板、その製造方法および製造装置
PCT/JP2003/001019 WO2003065446A1 (en) 2002-02-01 2003-01-31 Multi-layer ceramic substrate, and method and device for producing the same
EP03734905A EP1471573A1 (en) 2002-02-01 2003-01-31 Multi-layer ceramic substrate, and method and device for producing the same
CNB038029820A CN100390972C (zh) 2002-02-01 2003-01-31 多层陶瓷基板的制造方法和制造装置
US10/354,972 US7155816B2 (en) 2002-02-01 2003-01-31 Method for producing a multilayer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002025632A JP2003229669A (ja) 2002-02-01 2002-02-01 多層セラミック基板、その製造方法および製造装置

Publications (1)

Publication Number Publication Date
JP2003229669A true JP2003229669A (ja) 2003-08-15

Family

ID=27654547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002025632A Pending JP2003229669A (ja) 2002-02-01 2002-02-01 多層セラミック基板、その製造方法および製造装置

Country Status (5)

Country Link
US (1) US7155816B2 (ja)
EP (1) EP1471573A1 (ja)
JP (1) JP2003229669A (ja)
CN (1) CN100390972C (ja)
WO (1) WO2003065446A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665366B1 (ko) 2006-01-16 2007-01-09 삼성전기주식회사 캐패시터 내장형 인쇄회로기판과 그 제조방법
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683393B2 (en) * 2004-12-07 2010-03-23 Ngk Spark Plug Co., Ltd. Wiring substrate for mounting light emitting element
TW200644757A (en) * 2005-04-19 2006-12-16 Tdk Corp Multilayer ceramic substrate and production method thereof
US8101536B2 (en) * 2006-11-30 2012-01-24 Korea Institute Of Ceramic Engineering & Technology Glass-free microwave dielectric ceramics and the manufacturing method thereof
EP2280458A4 (en) * 2008-05-08 2013-03-06 Murata Manufacturing Co SUBSTRATE WITH INTEGRATED PROTECTION AGAINST ELECTROSTATIC DISCHARGE
CN102169872B (zh) * 2011-01-26 2013-07-03 上海腾怡半导体有限公司 集成电感的电源模块
CN106463465B (zh) * 2014-05-28 2019-02-15 日本特殊陶业株式会社 布线基板
US10321560B2 (en) 2015-11-12 2019-06-11 Multek Technologies Limited Dummy core plus plating resist restrict resin process and structure
US20170238416A1 (en) 2016-02-17 2017-08-17 Multek Technologies Limited Dummy core restrict resin process and structure
US9999134B2 (en) 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure
US10064292B2 (en) * 2016-03-21 2018-08-28 Multek Technologies Limited Recessed cavity in printed circuit board protected by LPI
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US10804188B2 (en) * 2018-09-07 2020-10-13 Intel Corporation Electronic device including a lateral trace
CN109413858B (zh) * 2018-11-09 2020-06-26 博罗康佳精密科技有限公司 一种微波陶瓷基板的制备方法
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
CN116075930A (zh) * 2021-08-30 2023-05-05 爱玻索立克公司 封装基板、半导体封装件、封装基板制备方法以及半导体封装件制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232595A (ja) * 1988-07-22 1990-02-02 Mitsubishi Electric Corp セラミック多層配線基板の製造方法
JPH02208915A (ja) * 1989-02-08 1990-08-20 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
JP2821853B2 (ja) * 1994-02-04 1998-11-05 株式会社住友金属エレクトロデバイス 積層セラミックパッケージの製造方法
JPH09181449A (ja) * 1995-12-22 1997-07-11 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
JP2870476B2 (ja) 1996-04-11 1999-03-17 日本電気株式会社 セラミック多層配線基板の製造方法
US5643818A (en) * 1996-05-02 1997-07-01 International Business Machines Corporation Removal of residues from metallic insert used in manufacture of multi-layer ceramic substrate with cavity for microelectronic chip
JP3580688B2 (ja) * 1997-12-25 2004-10-27 京セラ株式会社 積層セラミック回路基板の製造方法
JP2001135933A (ja) * 1999-11-04 2001-05-18 Murata Mfg Co Ltd 多層セラミック基板
JP2001156454A (ja) 1999-11-25 2001-06-08 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法
JP2001230548A (ja) 2000-02-21 2001-08-24 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2001267448A (ja) 2000-03-15 2001-09-28 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP4454105B2 (ja) * 2000-05-30 2010-04-21 京セラ株式会社 多層配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100665366B1 (ko) 2006-01-16 2007-01-09 삼성전기주식회사 캐패시터 내장형 인쇄회로기판과 그 제조방법
JP2019033266A (ja) * 2012-09-17 2019-02-28 コミッサリア ア レネルジー アトミーク エ オ エナジーズ アルタナティブス 溝付き及びチップ付きデバイス用のキャップ、キャップを装備するデバイス、デバイスと配線要素のアセンブリ、及びその製造方法

Also Published As

Publication number Publication date
EP1471573A1 (en) 2004-10-27
US7155816B2 (en) 2007-01-02
WO2003065446A1 (en) 2003-08-07
CN1625806A (zh) 2005-06-08
CN100390972C (zh) 2008-05-28
US20040089472A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
US6938332B2 (en) Method for manufacturing multilayer ceramic substrates
KR100862537B1 (ko) 세라믹 기판의 제조방법 및 비소성 세라믹 기판
JP4404139B2 (ja) 積層型基板、電子装置および積層型基板の製造方法
JP2003229669A (ja) 多層セラミック基板、その製造方法および製造装置
JP2000138455A (ja) セラミック多層基板の製造方法
JP4277275B2 (ja) セラミック積層基板および高周波電子部品
KR100853144B1 (ko) 칩형 전자부품을 탑재한 세라믹 기판 및 그 제조방법
US8541694B2 (en) Multilayer wiring board
JP5442974B2 (ja) セラミック部品の製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4089356B2 (ja) 多層セラミック基板の製造方法
JP4581903B2 (ja) セラミック電子部品の製造方法
JP4038616B2 (ja) 多層セラミック基板の製造方法
JP2004259714A (ja) 多層セラミック基板を備える電子部品およびその製造方法
JP4228701B2 (ja) 多層セラミック基板の製造方法
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JP4413375B2 (ja) キャパシタ内蔵インターポーザ及びその製造方法
JP2003234579A (ja) チップ型抵抗体を内蔵した多層プリント配線板の製造方法。
JP5289874B2 (ja) セラミック部品の製造方法
JP2003198129A (ja) 積層型セラミック電子部品の製造方法
JP2001267467A (ja) 多層セラミック基板およびその製造方法ならびに電子装置
JPH0957903A (ja) 多層セラミックス基板およびその製造方法
JP2005136266A (ja) セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置
JP2006041241A (ja) セラミック配線基板
JP2001339005A (ja) セラミックパッケージの製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080410

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080415

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080620