JP2003124312A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003124312A JP2003124312A JP2001316822A JP2001316822A JP2003124312A JP 2003124312 A JP2003124312 A JP 2003124312A JP 2001316822 A JP2001316822 A JP 2001316822A JP 2001316822 A JP2001316822 A JP 2001316822A JP 2003124312 A JP2003124312 A JP 2003124312A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- interlayer insulating
- semiconductor device
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高い配線層を有する半導体装置およ
びその製造方法を提供する。 【解決手段】 本発明の半導体装置は、第１配線層３０
と、前記第１配線層３０の上方に形成された層間絶縁層
４０と、前記層間絶縁層４０の上方に形成された第２配
線層５０と、前記第２配線層５０および前記層間絶縁層
４０に形成されたスルーホール６０と、前記スルーホー
ル６０内に形成された、前記第１配線層３０と前記第２
配線層５０とを電気的に接続するコンタクト層７０とを
有する。
びその製造方法を提供する。 【解決手段】 本発明の半導体装置は、第１配線層３０
と、前記第１配線層３０の上方に形成された層間絶縁層
４０と、前記層間絶縁層４０の上方に形成された第２配
線層５０と、前記第２配線層５０および前記層間絶縁層
４０に形成されたスルーホール６０と、前記スルーホー
ル６０内に形成された、前記第１配線層３０と前記第２
配線層５０とを電気的に接続するコンタクト層７０とを
有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、コンタクト層に特徴を有す
る半導体装置およびその製造方法に関する。
その製造方法に関し、特に、コンタクト層に特徴を有す
る半導体装置およびその製造方法に関する。
【０００２】
【背景技術】異なる層の配線を相互に接続するコンタク
ト層を形成する技術として、たとえば次の技術がある。
ト層を形成する技術として、たとえば次の技術がある。
【０００３】この技術を、図９を参照しながら説明す
る。半導体素子などが形成された半導体基板２１０上
に、第１層間絶縁層２１２を形成する。第１層間絶縁層
２１２の上に、第１導電層を形成し、リソグラフィおよ
びドライエッチングにより、第１導電層をパターニング
し、下部配線層２２０を形成する。下部配線層２２０お
よび第１層間絶縁層２１２の上に、第２層間絶縁層２３
０を形成する。
る。半導体素子などが形成された半導体基板２１０上
に、第１層間絶縁層２１２を形成する。第１層間絶縁層
２１２の上に、第１導電層を形成し、リソグラフィおよ
びドライエッチングにより、第１導電層をパターニング
し、下部配線層２２０を形成する。下部配線層２２０お
よび第１層間絶縁層２１２の上に、第２層間絶縁層２３
０を形成する。
【０００４】その後、第２層間絶縁層２３０の上に、所
定のパターンを有するレジスト層を形成する。レジスト
層は、スルーホールを形成したい領域の上方において開
口部を有している。レジスト層をマスクとして、第２層
間絶縁層２３０をドライエッチングし、下部配線層２２
０に達するスルーホール２４０を形成する。
定のパターンを有するレジスト層を形成する。レジスト
層は、スルーホールを形成したい領域の上方において開
口部を有している。レジスト層をマスクとして、第２層
間絶縁層２３０をドライエッチングし、下部配線層２２
０に達するスルーホール２４０を形成する。
【０００５】次に、スルーホール２４０内に導電材を充
填し、コンタクト層２５０を形成する。第２層間絶縁層
２３０およびコンタクト層２５０の上に、第２導電層を
形成し、リソグラフィおよびドライエッチングにより、
第２導電層をパターニングし、上部配線層２６０を形成
する。
填し、コンタクト層２５０を形成する。第２層間絶縁層
２３０およびコンタクト層２５０の上に、第２導電層を
形成し、リソグラフィおよびドライエッチングにより、
第２導電層をパターニングし、上部配線層２６０を形成
する。
【０００６】前述のような技術において、コンタクト抵
抗を低くしかつ安定にするために、コンタクト層を形成
する前に、スルーホール形成時のエッチングによるダメ
ージの回復や、重金属，カーボン，酸素，フッ素などの
混入不純物の除去、あるいはエッチング生成物の除去を
行なうことがある。エッチングによるダメージ層や混入
不純物の除去には、スルーホール内部の表面をわずかに
酸化してこれらの層を取り込み、その酸化物をエッチン
グする方法、ドライエッチングにより反応性ガスを用い
て表面層のみを軽くエッチングする方法、アルゴンなど
のガスによるスパッタエッチングにより物理的に除去す
る方法などがある。
抗を低くしかつ安定にするために、コンタクト層を形成
する前に、スルーホール形成時のエッチングによるダメ
ージの回復や、重金属，カーボン，酸素，フッ素などの
混入不純物の除去、あるいはエッチング生成物の除去を
行なうことがある。エッチングによるダメージ層や混入
不純物の除去には、スルーホール内部の表面をわずかに
酸化してこれらの層を取り込み、その酸化物をエッチン
グする方法、ドライエッチングにより反応性ガスを用い
て表面層のみを軽くエッチングする方法、アルゴンなど
のガスによるスパッタエッチングにより物理的に除去す
る方法などがある。
【０００７】
【発明が解決しようとする課題】スルーホール内部の混
入不純物の除去などのために、たとえば、アルゴンなど
のガスによるスパッタエッチングを用いると、図９に示
すようにスルーホール２４０の上端部が削られて、テー
パ状の側面３００が形成され、スルーホール２４０の上
部の径が下部の径より大きくなる。そして、スルーホー
ル２４０をコンタクト層２５０で埋め込んだ後、その上
に上部配線層２６０を形成すると、コンタクト層２５０
において、上部配線層２６０に覆われることがなく露出
する部分３１０を生じることがある。特に、微細化が図
られているデバイスでは、配線間のピッチが小さいため
露出した部分３１０を有するコンタクト層２５０が、隣
接する配線層とショートを生ずるなどの、デバイスの問
題を生じることがある。
入不純物の除去などのために、たとえば、アルゴンなど
のガスによるスパッタエッチングを用いると、図９に示
すようにスルーホール２４０の上端部が削られて、テー
パ状の側面３００が形成され、スルーホール２４０の上
部の径が下部の径より大きくなる。そして、スルーホー
ル２４０をコンタクト層２５０で埋め込んだ後、その上
に上部配線層２６０を形成すると、コンタクト層２５０
において、上部配線層２６０に覆われることがなく露出
する部分３１０を生じることがある。特に、微細化が図
られているデバイスでは、配線間のピッチが小さいため
露出した部分３１０を有するコンタクト層２５０が、隣
接する配線層とショートを生ずるなどの、デバイスの問
題を生じることがある。
【０００８】本発明の目的は、信頼性の高い配線層を有
する半導体装置およびその製造方法を提供することにあ
る。
する半導体装置およびその製造方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
第１配線層と、前記第１配線層の上方に形成された層間
絶縁層と、前記層間絶縁層の上方に形成された第２配線
層と、前記第２配線層および前記層間絶縁層に形成され
たスルーホールと、前記スルーホール内に形成された、
前記第１配線層と前記第２配線層とを電気的に接続する
コンタクト層とを有する。
第１配線層と、前記第１配線層の上方に形成された層間
絶縁層と、前記層間絶縁層の上方に形成された第２配線
層と、前記第２配線層および前記層間絶縁層に形成され
たスルーホールと、前記スルーホール内に形成された、
前記第１配線層と前記第２配線層とを電気的に接続する
コンタクト層とを有する。
【００１０】本発明の半導体装置によれば、スルーホー
ルは、第２配線層および層間絶縁層に形成されるため、
スルーホールに埋め込まれたコンタクト層が、第２配線
層に覆われることなく露出するという問題を防ぐことが
できる。このような構成をとることにより、コンタクト
層の露出部と隣接する配線層とがショートをするなど
の、配線層の信頼性を損なう問題を防ぐことができる。
ルは、第２配線層および層間絶縁層に形成されるため、
スルーホールに埋め込まれたコンタクト層が、第２配線
層に覆われることなく露出するという問題を防ぐことが
できる。このような構成をとることにより、コンタクト
層の露出部と隣接する配線層とがショートをするなど
の、配線層の信頼性を損なう問題を防ぐことができる。
【００１１】本発明にかかる半導体装置は、以下に例示
する態様をとることができる。
する態様をとることができる。
【００１２】前記層間絶縁層に形成された前記スルーホ
ールの側面と、前記第２配線層に形成された前記スルー
ホールの側面とは、連続することができる。すなわち、
前記スルーホールは、前記層間絶縁層と前記第２配線層
とを貫通することができる。
ールの側面と、前記第２配線層に形成された前記スルー
ホールの側面とは、連続することができる。すなわち、
前記スルーホールは、前記層間絶縁層と前記第２配線層
とを貫通することができる。
【００１３】前記コンタクト層は、前記層間絶縁層の上
面より高く突出した突出部を含み、前記コンタクト層と
前記第２配線層とは、前記突出部の側面を介して電気的
に接続されることができる。
面より高く突出した突出部を含み、前記コンタクト層と
前記第２配線層とは、前記突出部の側面を介して電気的
に接続されることができる。
【００１４】前記コンタクト層の上面と前記第２配線層
の上面は、ほぼ連続することができる。
の上面は、ほぼ連続することができる。
【００１５】前記層間絶縁層に形成された前記スルーホ
ール内にウエッティング層およびバリア層の少なくとも
一方が形成されることができ、前記ウエッティング層お
よびバリア層の少なくとも一方は、前記第２配線層に形
成された前期スルーホールの側面まで延在することがで
きる。
ール内にウエッティング層およびバリア層の少なくとも
一方が形成されることができ、前記ウエッティング層お
よびバリア層の少なくとも一方は、前記第２配線層に形
成された前期スルーホールの側面まで延在することがで
きる。
【００１６】前記コンタクト層と前記第２配線層とは、
前記ウエッティング層およびバリア層の少なくとも一方
を介して電気的に接続されることができる。
前記ウエッティング層およびバリア層の少なくとも一方
を介して電気的に接続されることができる。
【００１７】前記スルーホールの上端部の径が下部の径
に比して大となるように、前記スルーホールの側面にテ
ーパ形状を有することができ、さらに、前記第２層間絶
縁層と接する前記第２配線層の側面と前記コンタクト層
の側面の少なくとも一部とは、ほぼ連続して形成される
ことができる。
に比して大となるように、前記スルーホールの側面にテ
ーパ形状を有することができ、さらに、前記第２層間絶
縁層と接する前記第２配線層の側面と前記コンタクト層
の側面の少なくとも一部とは、ほぼ連続して形成される
ことができる。
【００１８】本発明の半導体装置の製造方法は、以下の
工程（ａ）〜（ｆ）を含む。
工程（ａ）〜（ｆ）を含む。
【００１９】（ａ）第１配線層を形成する工程、（ｂ）
前記第１配線層の上方に、層間絶縁層を形成する工程、
（ｃ）前記層間絶縁層の上方に、導電層を形成する工
程、（ｄ）前記導電層および前記層間絶縁層に、前記第
１配線層に達するスルーホールを形成する工程、（ｅ）
前記スルーホール内にコンタクト層を形成する工程、
（ｆ）前記導電層をパターニングして、第２配線層を形
成をする工程。
前記第１配線層の上方に、層間絶縁層を形成する工程、
（ｃ）前記層間絶縁層の上方に、導電層を形成する工
程、（ｄ）前記導電層および前記層間絶縁層に、前記第
１配線層に達するスルーホールを形成する工程、（ｅ）
前記スルーホール内にコンタクト層を形成する工程、
（ｆ）前記導電層をパターニングして、第２配線層を形
成をする工程。
【００２０】本発明の半導体装置の製造方法によれば、
導電層および層間絶縁層を貫通するスルーホールを形成
し、コンタクト層を埋め込んだ後、第２配線層をパター
ニングしている。すなわち、コンタクト層が第２配線層
に覆われることなく露出するという問題を防ぐことがで
きる。本発明の製造方法は、具体的には下記の態様をと
ることができる。
導電層および層間絶縁層を貫通するスルーホールを形成
し、コンタクト層を埋め込んだ後、第２配線層をパター
ニングしている。すなわち、コンタクト層が第２配線層
に覆われることなく露出するという問題を防ぐことがで
きる。本発明の製造方法は、具体的には下記の態様をと
ることができる。
【００２１】前記工程（ｄ）において、前記導電層に形
成するスルーホールの側面と前記層間絶縁層に形成する
スルーホールの側面とが連続するように前記スルーホー
ルを形成することができる。これにより、導電層と層間
絶縁層を貫通するスルーホールを形成することができ
る。
成するスルーホールの側面と前記層間絶縁層に形成する
スルーホールの側面とが連続するように前記スルーホー
ルを形成することができる。これにより、導電層と層間
絶縁層を貫通するスルーホールを形成することができ
る。
【００２２】前記工程（ｅ）は、前記スルーホール内お
よび前記導電層の上方にコンタクト層を形成する工程で
あって、前記工程（ｆ）の前に、（ｇ）前記導電層の上
方に形成された前記コンタクト層を除去する工程を含む
ことができる。また、工程（ｇ）において、前記コンタ
クト層の上面と前記第２配線層の上面とをほぼ等しい高
さにすることが望ましい。
よび前記導電層の上方にコンタクト層を形成する工程で
あって、前記工程（ｆ）の前に、（ｇ）前記導電層の上
方に形成された前記コンタクト層を除去する工程を含む
ことができる。また、工程（ｇ）において、前記コンタ
クト層の上面と前記第２配線層の上面とをほぼ等しい高
さにすることが望ましい。
【００２３】前記工程（ｅ）の前に、（ｈ）前記層間絶
縁層に形成された前記スルーホールに、ウエッティング
層およびバリア層の少なくとも一方を形成する工程を含
むことができ、工程（ｈ）において、前記ウエッティン
グ層およびバリア層の少なくとも一方を、前記導電層に
形成された前記スルーホールの側面まで延在するように
形成することができる。
縁層に形成された前記スルーホールに、ウエッティング
層およびバリア層の少なくとも一方を形成する工程を含
むことができ、工程（ｈ）において、前記ウエッティン
グ層およびバリア層の少なくとも一方を、前記導電層に
形成された前記スルーホールの側面まで延在するように
形成することができる。
【００２４】前記工程（ｅ）の前に、（ｉ）前記スルー
ホールをエッチングして、前記スルーホールの上端部の
径が下部の径に比して大となるように、前記スルーホー
ルの側面にテーパを形成する工程を含むことができる。
このエッチングによって、前記スルーホール内の混入不
純物を除去することができる。
ホールをエッチングして、前記スルーホールの上端部の
径が下部の径に比して大となるように、前記スルーホー
ルの側面にテーパを形成する工程を含むことができる。
このエッチングによって、前記スルーホール内の混入不
純物を除去することができる。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態の一例
について説明する。
について説明する。
【００２６】（デバイスの構造）本実施の形態にかかる
半導体装置１００について説明する。図１は、本実施の
形態にかかる半導体装置１００を模式的に示す断面図で
あり、図２は、本実施の形態にかかる半導体装置１００
の第２配線層５０を模式的に示す平面図である。
半導体装置１００について説明する。図１は、本実施の
形態にかかる半導体装置１００を模式的に示す断面図で
あり、図２は、本実施の形態にかかる半導体装置１００
の第２配線層５０を模式的に示す平面図である。
【００２７】半導体装置１００の基板１０の表面には、
ＭＯＳＦＥＴなどの半導体素子、配線層および素子分離
領域など（図示せず）が形成されている。基板１０上に
は、第１層間絶縁層２０が形成されている。第１層間絶
縁層２０の上に、所定のパターンで第１配線層３０が形
成されている。第１層間絶縁層２０には、基板１０の表
面に形成された半導体素子または配線層と、第１配線層
３０とを接続するスルーホール（図示せず）が形成され
ている。スルーホール内には、タングステンプラグ，ア
ルミニウム合金層などのコンタクト層（図示せず）が形
成されている。
ＭＯＳＦＥＴなどの半導体素子、配線層および素子分離
領域など（図示せず）が形成されている。基板１０上に
は、第１層間絶縁層２０が形成されている。第１層間絶
縁層２０の上に、所定のパターンで第１配線層３０が形
成されている。第１層間絶縁層２０には、基板１０の表
面に形成された半導体素子または配線層と、第１配線層
３０とを接続するスルーホール（図示せず）が形成され
ている。スルーホール内には、タングステンプラグ，ア
ルミニウム合金層などのコンタクト層（図示せず）が形
成されている。
【００２８】第１配線層３０および第１層間絶縁層２０
の上に、第２層間絶縁層４０が形成され、第２層間絶縁
層４０の上には、第２配線層５０が形成されている。第
２配線層５０および第２層間絶縁層４０の所定の位置に
は、第１配線層３０と連続するスルーホール６０が形成
されている。スルーホール６０は、第２層間絶縁層４０
に形成された側面と第２配線層５０に形成された側面と
が連続しており、第２層間絶縁層４０および第２配線層
５０を貫通して形成されている。
の上に、第２層間絶縁層４０が形成され、第２層間絶縁
層４０の上には、第２配線層５０が形成されている。第
２配線層５０および第２層間絶縁層４０の所定の位置に
は、第１配線層３０と連続するスルーホール６０が形成
されている。スルーホール６０は、第２層間絶縁層４０
に形成された側面と第２配線層５０に形成された側面と
が連続しており、第２層間絶縁層４０および第２配線層
５０を貫通して形成されている。
【００２９】スルーホール６０の内部には、タングステ
ンプラグ，アルミニウム合金層などのコンタクト層７０
が形成されており、コンタクト層７０は、第２層間絶縁
層４０の上面より突出した突出部を有している。コンタ
クト層７０と第２配線層５０とは、この突出部を介して
電気的に接続されており、コンタクト層７０の上面と第
２配線層５０の上面は、ほぼ連続している。
ンプラグ，アルミニウム合金層などのコンタクト層７０
が形成されており、コンタクト層７０は、第２層間絶縁
層４０の上面より突出した突出部を有している。コンタ
クト層７０と第２配線層５０とは、この突出部を介して
電気的に接続されており、コンタクト層７０の上面と第
２配線層５０の上面は、ほぼ連続している。
【００３０】第２層間絶縁層４０に形成されたスルーホ
ール６０内には、ウエッティング層およびバリア層６４
が形成されており、それらは第２配線層５０に形成され
たスルーホール６０の側面においても連続して形成され
ている。コンタクト層７０と第２配線層５０とは、ウエ
ッティング層およびバリア層６４を介して電気的に接続
されている。
ール６０内には、ウエッティング層およびバリア層６４
が形成されており、それらは第２配線層５０に形成され
たスルーホール６０の側面においても連続して形成され
ている。コンタクト層７０と第２配線層５０とは、ウエ
ッティング層およびバリア層６４を介して電気的に接続
されている。
【００３１】また、スルーホール６０は、テーパ状の側
面６２を有しており、上端部の径が下部の径に比べて大
きくなるような構造になっている。
面６２を有しており、上端部の径が下部の径に比べて大
きくなるような構造になっている。
【００３２】さらに、図示の例ではコンタクト層７０の
一部は、第２配線層５０を形成するためのパターニング
を行なう時に、同時にパターニングされている。そし
て、第２配線層５０の側面とコンタクト層７０の側面の
一部がほぼ連続している。図２よりわかるように、スル
ーホール６０は、上端部にテーパ状の側面６２を有し、
下部の径より広がった構造になっているが、広がった部
分の一部が第２配線層５０のパターニング時に除去され
ている。
一部は、第２配線層５０を形成するためのパターニング
を行なう時に、同時にパターニングされている。そし
て、第２配線層５０の側面とコンタクト層７０の側面の
一部がほぼ連続している。図２よりわかるように、スル
ーホール６０は、上端部にテーパ状の側面６２を有し、
下部の径より広がった構造になっているが、広がった部
分の一部が第２配線層５０のパターニング時に除去され
ている。
【００３３】本実施の形態にかかる半導体装置１００の
特徴としては、次のことが言える。
特徴としては、次のことが言える。
【００３４】（１）第２配線層５０と第１配線層３０と
を電気的に接続するスルーホール６０が、第２配線層５
０および第２層間絶縁層４０を貫通して形成されてい
る。
を電気的に接続するスルーホール６０が、第２配線層５
０および第２層間絶縁層４０を貫通して形成されてい
る。
【００３５】（２）スルーホール６０は、テーパ状の側
面６２を有しており、スルーホール６０の上部の径は、
下部の径に比べて大きくなる。
面６２を有しており、スルーホール６０の上部の径は、
下部の径に比べて大きくなる。
【００３６】（３）コンタクト層７０の一部が第２配線
層５０の領域以外に形成された場合においても、この部
分は第２配線層５０のパターニング時に除去され、第２
層間絶縁層４０上に露出する部分を有さない。
層５０の領域以外に形成された場合においても、この部
分は第２配線層５０のパターニング時に除去され、第２
層間絶縁層４０上に露出する部分を有さない。
【００３７】（製造方法）次に、本実施の形態に係る半
導体装置１００の製造方法について説明する。図３〜図
７は、本実施の形態に係る半導体装置１００の製造工程
を模式的に示す断面図である。
導体装置１００の製造方法について説明する。図３〜図
７は、本実施の形態に係る半導体装置１００の製造工程
を模式的に示す断面図である。
【００３８】（１）第１配線層の形成
まず、図３を参照しながら説明する。一般的な方法によ
り、基板１０の表面に、半導体素子（たとえばＭＯＳＦ
ＥＴ）、配線層および素子分離領域（図示せず）を形成
する。基板１０上に第１層間絶縁層２０を形成する。第
１層間絶縁層２０の詳細（形成方法、材質、膜厚）は、
後述の第２層間絶縁層４０と同様である。第１層間絶縁
層２０に、異方性のリアクティブイオンエッチング（Ｒ
ＩＥ）によって、コンタクトホール（図示せず）を形成
する。公知の方法により、コンタクトホール内に、タン
グステンプラグ、アルミニウム合金層などのコンタクト
層（図示せず）を形成する。
り、基板１０の表面に、半導体素子（たとえばＭＯＳＦ
ＥＴ）、配線層および素子分離領域（図示せず）を形成
する。基板１０上に第１層間絶縁層２０を形成する。第
１層間絶縁層２０の詳細（形成方法、材質、膜厚）は、
後述の第２層間絶縁層４０と同様である。第１層間絶縁
層２０に、異方性のリアクティブイオンエッチング（Ｒ
ＩＥ）によって、コンタクトホール（図示せず）を形成
する。公知の方法により、コンタクトホール内に、タン
グステンプラグ、アルミニウム合金層などのコンタクト
層（図示せず）を形成する。
【００３９】第１層間絶縁層２０およびコンタクト層上
に、第１配線層３０をたとえば次のようにして形成す
る。
に、第１配線層３０をたとえば次のようにして形成す
る。
【００４０】まず、第１層間絶縁層２０およびコンタク
ト層上に、導電層を形成する。導電層の材質としては、
窒化チタン，Ａｌ−Ｃｕ，窒化チタンの積層構造とし、
膜厚はそれぞれ約２５ｎｍ，約２５０ｎｍ，約２５ｎｍ
である。第１導電層の膜厚は、デバイスの設計により異
なるが、たとえば１００〜１０００ｎｍであることが好
ましい。導電層の材質は、特に限定されず、たとえば、
アルミニウム，銅，アルミニウム合金，銅合金，多結晶
シリコン，タングステン，窒化チタンなどの単層および
それらの積層膜などを挙げることができる。導電層の形
成方法としては、ＣＶＤ法，スパッタ法，蒸着法，塗布
法などを挙げることができる。
ト層上に、導電層を形成する。導電層の材質としては、
窒化チタン，Ａｌ−Ｃｕ，窒化チタンの積層構造とし、
膜厚はそれぞれ約２５ｎｍ，約２５０ｎｍ，約２５ｎｍ
である。第１導電層の膜厚は、デバイスの設計により異
なるが、たとえば１００〜１０００ｎｍであることが好
ましい。導電層の材質は、特に限定されず、たとえば、
アルミニウム，銅，アルミニウム合金，銅合金，多結晶
シリコン，タングステン，窒化チタンなどの単層および
それらの積層膜などを挙げることができる。導電層の形
成方法としては、ＣＶＤ法，スパッタ法，蒸着法，塗布
法などを挙げることができる。
【００４１】次に、導電層の上に、リソグラフィによ
り、所定のパターンを有するレジスト層を形成する。次
に、ドライエッチングを行ないパターン形成をする。こ
のドライエッチングは、エッチング方法としては異方性
ドライエッチングにより行なうことができ、エッチャン
トとしては、Ｃｌ2／ＢＣｌ3／Ａｒ混合ガスを使用する
ことができる。その後、レジスト層をアッシング除去
し、有機剥離液で洗浄しレジスト層を除去する。このよ
うにして、第１配線層３０が形成される。
り、所定のパターンを有するレジスト層を形成する。次
に、ドライエッチングを行ないパターン形成をする。こ
のドライエッチングは、エッチング方法としては異方性
ドライエッチングにより行なうことができ、エッチャン
トとしては、Ｃｌ2／ＢＣｌ3／Ａｒ混合ガスを使用する
ことができる。その後、レジスト層をアッシング除去
し、有機剥離液で洗浄しレジスト層を除去する。このよ
うにして、第１配線層３０が形成される。
【００４２】（２）第２層間絶縁層の形成
次に、図４に示すように、第１配線層３０および第１層
間絶縁層２０の上に、第１配線層３０を覆うように第２
層間絶縁層４０を次のようにして形成する。第２層間絶
縁層４０は、まず、高密度プラズマＣＶＤ法によりＦＳ
Ｇ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）を形成し、さらに、プラズマＣＶＤ法に
よりＴＥＯＳ酸化膜を積層することにより得られる。Ｆ
ＳＧの膜厚は、約４００ｎｍで、ＴＥＯＳ酸化膜の膜厚
は、約１０００ｎｍである。その後、ＣＭＰ法により第
２層間絶縁層４０の膜厚が約５５０ｎｍになるまで平坦
化する。
間絶縁層２０の上に、第１配線層３０を覆うように第２
層間絶縁層４０を次のようにして形成する。第２層間絶
縁層４０は、まず、高密度プラズマＣＶＤ法によりＦＳ
Ｇ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ
Ｇｌａｓｓ）を形成し、さらに、プラズマＣＶＤ法に
よりＴＥＯＳ酸化膜を積層することにより得られる。Ｆ
ＳＧの膜厚は、約４００ｎｍで、ＴＥＯＳ酸化膜の膜厚
は、約１０００ｎｍである。その後、ＣＭＰ法により第
２層間絶縁層４０の膜厚が約５５０ｎｍになるまで平坦
化する。
【００４３】第２層間絶縁層４０の膜厚は、平坦化前に
おいては、たとえば第１配線層３０の上面を基準として
４００〜２５００ｎｍであることが好ましく、平坦化後
においては、４００〜２０００ｎｍであることが好まし
い。
おいては、たとえば第１配線層３０の上面を基準として
４００〜２５００ｎｍであることが好ましく、平坦化後
においては、４００〜２０００ｎｍであることが好まし
い。
【００４４】第２層間絶縁層４０の材質としては、他に
は、酸化シリコンやリンを含有した酸化シリコンなどを
用いることができる。
は、酸化シリコンやリンを含有した酸化シリコンなどを
用いることができる。
【００４５】第２層間絶縁層４０の形成方法としては、
上述の方法の他に熱ＣＶＤ法，プラズマＣＶＤ法，常圧
ＣＶＤ法，スピンコート法などの塗布法（ＳＯＧを利用
した方法），スパッタ法，熱蒸着法などを挙げることが
できる。
上述の方法の他に熱ＣＶＤ法，プラズマＣＶＤ法，常圧
ＣＶＤ法，スピンコート法などの塗布法（ＳＯＧを利用
した方法），スパッタ法，熱蒸着法などを挙げることが
できる。
【００４６】（３）第２配線層のための導電層の形成
図４に示すように、第２層間絶縁層４０の上に、第２配
線層５０のための第２導電層５２を形成する。膜厚、材
質、形成方法としては、第１導電層と同様にすることが
できる。
線層５０のための第２導電層５２を形成する。膜厚、材
質、形成方法としては、第１導電層と同様にすることが
できる。
【００４７】（４）スルーホールの形成
次に、図５に示すように、第２導電層５２の上に、リソ
グラフィにより、所定のパターンを有するレジスト層Ｒ
１を形成する。レジスト層Ｒ１は、第１配線層３０の上
方において、開口部を有する。すなわち、レジスト層Ｒ
１は、スルーホール６０を形成したい第２導電層５２の
領域の上に、開口部を有している。
グラフィにより、所定のパターンを有するレジスト層Ｒ
１を形成する。レジスト層Ｒ１は、第１配線層３０の上
方において、開口部を有する。すなわち、レジスト層Ｒ
１は、スルーホール６０を形成したい第２導電層５２の
領域の上に、開口部を有している。
【００４８】次に、レジスト層Ｒ１をマスクとして、第
２導電層５２と第２層間絶縁層４０とを、たとえば、以
下のような方法でエッチングし、スルーホール６０を形
成することができる。
２導電層５２と第２層間絶縁層４０とを、たとえば、以
下のような方法でエッチングし、スルーホール６０を形
成することができる。
【００４９】まず、第２導電層５２のエッチング（以下
「第１のエッチング」という）を行なう。第１のエッチ
ングは、第２層間絶縁層４０の上面が露出するまで行な
う。このエッチングは、異方性ドライエッチングにより
行なわれ、エッチャントとしては、Ｃｌ2／ＢＣｌ3／Ａ
ｒ混合ガスを用いて行なう。この他に、ドライエッチン
グの具体例としては、リアクティブイオンエッチング，
誘導結合型プラズマエッチング，ＥＣＲプラズマエッチ
ングを挙げることができる。エッチャントとしては、第
２導電層５２をエッチングすることができるものであれ
ばよく、塩素系のガスを含む混合ガスを挙げることがで
きる。この塩素系のガスとしては、Ｃｌ 2，ＢＣｌ3から
選択される少なくとも１種であることが好ましい。ま
た、塩素系のガスを含む混合ガスは、Ａｒ，ＣＨ4，Ｃ
ＨＦ3，Ｎ2から選択される少なくとも１種を含んでもよ
い。
「第１のエッチング」という）を行なう。第１のエッチ
ングは、第２層間絶縁層４０の上面が露出するまで行な
う。このエッチングは、異方性ドライエッチングにより
行なわれ、エッチャントとしては、Ｃｌ2／ＢＣｌ3／Ａ
ｒ混合ガスを用いて行なう。この他に、ドライエッチン
グの具体例としては、リアクティブイオンエッチング，
誘導結合型プラズマエッチング，ＥＣＲプラズマエッチ
ングを挙げることができる。エッチャントとしては、第
２導電層５２をエッチングすることができるものであれ
ばよく、塩素系のガスを含む混合ガスを挙げることがで
きる。この塩素系のガスとしては、Ｃｌ 2，ＢＣｌ3から
選択される少なくとも１種であることが好ましい。ま
た、塩素系のガスを含む混合ガスは、Ａｒ，ＣＨ4，Ｃ
ＨＦ3，Ｎ2から選択される少なくとも１種を含んでもよ
い。
【００５０】次に、続けて第２層間絶縁層４０のエッチ
ング（以下「第２のエッチング」という）を行なう。こ
の第２のエッチングは、第１配線層３０の上面が露出す
るまで行なう。第２のエッチングのエッチングは、異方
性ドライエッチングにより、エッチャントは、Ｃ4Ｆ8／
Ｏ2／Ａｒ／ＣＯ混合ガスを用いて行なう。この他に第
２層間絶縁層４０のエッチングとしては、リアクティブ
イオンエッチングを用いることができる。エッチャント
としては、第２層間絶縁層４０をエッチングできるもの
であればよく、たとえば、ＣＦ系のガスを含む混合ガス
を挙げることができる。このＣＦ系のガスとしては、Ｃ
Ｆ4，ＣＨＦ3，Ｃ2Ｆ6，Ｃ4Ｆ8，Ｃ5Ｆ8から選択される
少なくとも１種であることが好ましい。また、ＣＦ系の
ガスを含む混合ガスは、ＣＯ，Ａｒ，Ｏ2，Ｎ2から選択
される少なくとも１種を含むことが好ましい。
ング（以下「第２のエッチング」という）を行なう。こ
の第２のエッチングは、第１配線層３０の上面が露出す
るまで行なう。第２のエッチングのエッチングは、異方
性ドライエッチングにより、エッチャントは、Ｃ4Ｆ8／
Ｏ2／Ａｒ／ＣＯ混合ガスを用いて行なう。この他に第
２層間絶縁層４０のエッチングとしては、リアクティブ
イオンエッチングを用いることができる。エッチャント
としては、第２層間絶縁層４０をエッチングできるもの
であればよく、たとえば、ＣＦ系のガスを含む混合ガス
を挙げることができる。このＣＦ系のガスとしては、Ｃ
Ｆ4，ＣＨＦ3，Ｃ2Ｆ6，Ｃ4Ｆ8，Ｃ5Ｆ8から選択される
少なくとも１種であることが好ましい。また、ＣＦ系の
ガスを含む混合ガスは、ＣＯ，Ａｒ，Ｏ2，Ｎ2から選択
される少なくとも１種を含むことが好ましい。
【００５１】このようにして、第２導電層５２および第
２層間絶縁層４０を貫通したスルーホール６０を形成す
ることができる。
２層間絶縁層４０を貫通したスルーホール６０を形成す
ることができる。
【００５２】（５）コンタクト層形成のための前処理
次に、レジスト層Ｒ１をアッシング除去した後、スルー
ホール６０内にコンタクト層７０を形成するための前処
理としてアルゴンイオンによるスパッタエッチングを行
なう。
ホール６０内にコンタクト層７０を形成するための前処
理としてアルゴンイオンによるスパッタエッチングを行
なう。
【００５３】この前処理を行なうことにより、スルーホ
ール６０の底面となっている第１配線層３０の表面や、
スルーホール６０の側面となっている第２層間絶縁層４
０の表面に形成された自然酸化膜等を除去し、混入不純
物等のない清浄な配線表面とする。これにより、後に形
成するコンタクト層７０と良好な電気的接触が得られる
ようになる。また、スパッタエッチングは、物理的なス
パッタであり、異方性があるため第２配線層５０に形成
されているスルーホール６０の開口部が削れて、テーパ
形状の側面６２を有することにより、確実にコンタクト
層７０と電気的接触が得られるようになる。スパッタエ
ッチングの他にはケミカルドライエッチングを行なうこ
とができる。
ール６０の底面となっている第１配線層３０の表面や、
スルーホール６０の側面となっている第２層間絶縁層４
０の表面に形成された自然酸化膜等を除去し、混入不純
物等のない清浄な配線表面とする。これにより、後に形
成するコンタクト層７０と良好な電気的接触が得られる
ようになる。また、スパッタエッチングは、物理的なス
パッタであり、異方性があるため第２配線層５０に形成
されているスルーホール６０の開口部が削れて、テーパ
形状の側面６２を有することにより、確実にコンタクト
層７０と電気的接触が得られるようになる。スパッタエ
ッチングの他にはケミカルドライエッチングを行なうこ
とができる。
【００５４】（６）コンタクト層の形成
次に、スルーホール６０内にコンタクト層７０を以下の
方法により形成する。
方法により形成する。
【００５５】この工程は、前述の工程（５）の処理が終
了した後、ウエハを大気にさらすことなく連続で処理を
行なう。まず、スルーホール６０内に、ウエッティング
層およびバリア層６４を形成する。ウエッティング層
は、スパッタ法により形成され、その材質はチタンであ
る。バリア層は、ＴＤＭＡＴ（Ｔｅｔｒａｋｉｓ Ｄｉ
−Ｍｅｔｈｙｌ Ａｍｉｎｏ Ｔｉｔａｎｉｕｍ）を原
料ガスとしてＣＶＤ法により、窒化チタンが形成され
る。
了した後、ウエハを大気にさらすことなく連続で処理を
行なう。まず、スルーホール６０内に、ウエッティング
層およびバリア層６４を形成する。ウエッティング層
は、スパッタ法により形成され、その材質はチタンであ
る。バリア層は、ＴＤＭＡＴ（Ｔｅｔｒａｋｉｓ Ｄｉ
−Ｍｅｔｈｙｌ Ａｍｉｎｏ Ｔｉｔａｎｉｕｍ）を原
料ガスとしてＣＶＤ法により、窒化チタンが形成され
る。
【００５６】次に、図７に示すように、スルーホール６
０を埋め込みように導電材を形成する。この導電材の材
質はタングステンであり、ＷＦ6を原料ガスとしたＣＶ
Ｄ法により形成される。そして、第２配線層のための導
電層５２の上方に形成されている導電材は、ＣＭＰある
いはエッチバックにより除去される。エッチバックを行
なう場合、ＳＦ6／Ａｒガスを用いてドライエッチング
を行なう。
０を埋め込みように導電材を形成する。この導電材の材
質はタングステンであり、ＷＦ6を原料ガスとしたＣＶ
Ｄ法により形成される。そして、第２配線層のための導
電層５２の上方に形成されている導電材は、ＣＭＰある
いはエッチバックにより除去される。エッチバックを行
なう場合、ＳＦ6／Ａｒガスを用いてドライエッチング
を行なう。
【００５７】導電材としては、タングステンの他に、ア
ルミニウム，アルミニウム合金，銅，銅合金を挙げるこ
とができる。導電材をスルーホール６０内に充填する方
法としては、ＣＶＤ法の他に、ＰＶＤ法，めっき法など
を挙げることができる。
ルミニウム，アルミニウム合金，銅，銅合金を挙げるこ
とができる。導電材をスルーホール６０内に充填する方
法としては、ＣＶＤ法の他に、ＰＶＤ法，めっき法など
を挙げることができる。
【００５８】（７）第２配線層の形成
次に、以下のようにして第２配線層５０が形成される。
まず、リソグラフィにより、所定のパターンを有するレ
ジスト層を形成する。次にレジスト層をマスクとして、
第２導電層５２エッチングして、第２配線層５０を形成
する。このエッチングは、異方性ドライエッチングによ
り行ない、エッチャントとしては、Ｃｌ 2／ＢＣｌ3／Ａ
ｒ混合ガスを用いる。そして、レジスト層をアッシング
除去した後、有機剥離液で洗浄する。このようにして、
半導体装置１００が完成する。
まず、リソグラフィにより、所定のパターンを有するレ
ジスト層を形成する。次にレジスト層をマスクとして、
第２導電層５２エッチングして、第２配線層５０を形成
する。このエッチングは、異方性ドライエッチングによ
り行ない、エッチャントとしては、Ｃｌ 2／ＢＣｌ3／Ａ
ｒ混合ガスを用いる。そして、レジスト層をアッシング
除去した後、有機剥離液で洗浄する。このようにして、
半導体装置１００が完成する。
【００５９】第２配線層５０の形成方法については、レ
ジスト層を形成しパターニングする方法以外に、ハード
マスクを用いた方法をとることができ、以下にその場合
の実施例について記載する。
ジスト層を形成しパターニングする方法以外に、ハード
マスクを用いた方法をとることができ、以下にその場合
の実施例について記載する。
【００６０】まず、ＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉ
ｌｉｃａｔｅ Ｇｌａｓｓ）膜を形成し、リソグラフィ
によりパターン形成をする。ＮＳＧ膜は、ＴＥＯＳガス
を原料としてプラズマＣＶＤ法により形成され、膜厚は
約２５０ｎｍである。次に、ＮＳＧ膜をエッチングしハ
ードマスクを形成する。このエッチングは、異方性ドラ
イエッチングを用いて行ない、エッチャントとしては、
Ｃ4Ｈ8／Ｏ2／Ａｒ／ＣＯ混合ガスを用いることができ
る。レジスト層をアッシング除去した後、有機剥離液で
洗浄する。このようにして形成されたハードマスクを用
いて、次に第２導電層５２をエッチングする。このエッ
チングは、異方性ドライエッチングを用いて行ない、エ
ッチャントとしては、Ｃｌ2／ＢＣｌ3／Ａｒ／ＣＨＦ3
／Ｎ2混合ガスを用いる。そして、エッチング処理での
反応生成物を除去するため、アッシング除去後、有機剥
離液で洗浄する。
ｌｉｃａｔｅ Ｇｌａｓｓ）膜を形成し、リソグラフィ
によりパターン形成をする。ＮＳＧ膜は、ＴＥＯＳガス
を原料としてプラズマＣＶＤ法により形成され、膜厚は
約２５０ｎｍである。次に、ＮＳＧ膜をエッチングしハ
ードマスクを形成する。このエッチングは、異方性ドラ
イエッチングを用いて行ない、エッチャントとしては、
Ｃ4Ｈ8／Ｏ2／Ａｒ／ＣＯ混合ガスを用いることができ
る。レジスト層をアッシング除去した後、有機剥離液で
洗浄する。このようにして形成されたハードマスクを用
いて、次に第２導電層５２をエッチングする。このエッ
チングは、異方性ドライエッチングを用いて行ない、エ
ッチャントとしては、Ｃｌ2／ＢＣｌ3／Ａｒ／ＣＨＦ3
／Ｎ2混合ガスを用いる。そして、エッチング処理での
反応生成物を除去するため、アッシング除去後、有機剥
離液で洗浄する。
【００６１】本実施の形態によれば、スルーホール６０
は、第２配線層５０と第２層間絶縁層４０とを貫通して
形成される。また、スルーホール６０内部にコンタクト
層７０を形成した後に行なう第２配線層５０のパターニ
ングの際に、スルーホール６０の上端部において、所定
の径より広がって形成された部分が除去される。
は、第２配線層５０と第２層間絶縁層４０とを貫通して
形成される。また、スルーホール６０内部にコンタクト
層７０を形成した後に行なう第２配線層５０のパターニ
ングの際に、スルーホール６０の上端部において、所定
の径より広がって形成された部分が除去される。
【００６２】スルーホール６０の形状としては、上述し
たものの他に、図８に示すものがある。図８は、第２配
線層５０を模式的に示した平面図である。スルーホール
６０は、テーパー状の側面６２を有し、上端部の径が所
定の径より広がっているが、第２配線層５０の領域内に
形成されているため、コンタクト層７０は、除去されて
いない。
たものの他に、図８に示すものがある。図８は、第２配
線層５０を模式的に示した平面図である。スルーホール
６０は、テーパー状の側面６２を有し、上端部の径が所
定の径より広がっているが、第２配線層５０の領域内に
形成されているため、コンタクト層７０は、除去されて
いない。
【００６３】なお、本実施の形態では、第１層間絶縁層
上の第１配線層と、第２層間絶縁層上の第２配線層とを
接続するコンタクト層について説明したが、本発明はこ
れに限定されず、これ以外の異なる層の間で相互に電気
的接続をするコンタクト層の形成に適用することができ
る。
上の第１配線層と、第２層間絶縁層上の第２配線層とを
接続するコンタクト層について説明したが、本発明はこ
れに限定されず、これ以外の異なる層の間で相互に電気
的接続をするコンタクト層の形成に適用することができ
る。
【図１】本発明の実施の形態に係る半導体装置を模式的
に示す断面図である。
に示す断面図である。
【図２】本発明の実施の形態に係る半導体装置を模式的
に示す平面図である。
に示す平面図である。
【図３】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図４】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図５】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図６】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図７】本発明の実施の形態に係る半導体装置の製造方
法の工程を模式的に示す断面図である。
法の工程を模式的に示す断面図である。
【図８】本発明の実施の形態に係る半導体装置を模式的
に示す平面図である。
に示す平面図である。
【図９】従来例に係る半導体装置を模式的に示す断面図
である。
である。
１０ 基板
２０ 第１層間絶縁層
３０ 第１配線層
４０ 第２層間絶縁層
５０ 第２配線層
５２ 第２導電層
６０ スルーホール
６２ テーパ形状の側面
６４ ウエッティング層およびバリア層
７０ コンタクト層
１００ 半導体装置
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 AA12 BA04 CA01 DA00 DA01
DA02 DA04 DA11 DA16 DA23
DA25 DA26 DB00 DB09 DB10
EB01
5F033 HH04 HH08 HH09 HH11 HH12
HH19 HH33 JJ08 JJ09 JJ11
JJ12 JJ18 JJ19 JJ33 KK04
KK08 KK09 KK11 KK12 KK19
KK33 MM08 NN06 NN07 NN16
NN32 PP02 PP04 PP06 PP14
PP15 PP19 PP26 PP27 PP28
QQ08 QQ09 QQ10 QQ11 QQ12
QQ13 QQ16 QQ21 QQ28 QQ31
QQ37 QQ48 QQ91 QQ92 QQ94
QQ98 RR04 RR11 RR14 RR15
SS04 SS08 SS10 SS11 SS12
SS15 SS21 TT02 XX01 XX31
Claims (16)
- 【請求項１】 第１配線層と、 前記第１配線層の上方に形成された層間絶縁層と、 前記層間絶縁層の上方に形成された第２配線層と、 前記第２配線層および前記層間絶縁層に形成されたスル
ーホールと、 前記スルーホール内に形成された、前記第１配線層と前
記第２配線層とを電気的に接続するコンタクト層と、を
有する、半導体装置。 - 【請求項２】 請求項１において、 前記層間絶縁層に形成された前記スルーホールの側面
と、前記第２配線層に形成された前記スルーホールの側
面とが連続している、半導体装置。 - 【請求項３】 請求項１または２において、 前記コンタクト層は、前記層間絶縁層の上面より高く突
出した突出部を含み、 前記コンタクト層と前記第２配線層とは、前記突出部の
側面を介して電気的に接続される、半導体装置。 - 【請求項４】 請求項１〜３のいずれかにおいて、 前記コンタクト層の上面と前記第２配線層の上面は、ほ
ぼ連続している、半導体装置。 - 【請求項５】 請求項１〜４のいずれかにおいて、 前記層間絶縁層に形成された前記スルーホール内にウエ
ッティング層およびバリア層の少なくとも一方が形成さ
れてなり、 前記ウエッティング層およびバリア層の少なくとも一方
は、前記第２配線層に形成された前記スルーホールの側
面まで延在する、半導体装置。 - 【請求項６】 請求項５において、前記コンタクト層と
前記第２配線層とは、前記ウエッティング層およびバリ
ア層の少なくとも一方を介して電気的に接続される、半
導体装置。 - 【請求項７】 請求項１〜６のいずれかにおいて、 前記スルーホールの上端部の径が下部の径に比して大と
なるように、前記スルーホールの側面にテーパ形状を有
する、半導体装置。 - 【請求項８】 請求項７において、 前記第２配線層の側面と前記コンタクト層の側面の少な
くとも一部とは、ほぼ連続してなる、半導体装置。 - 【請求項９】 以下の工程（ａ）〜（ｆ）を含む、半導
体装置の製造方法。（ａ）第１配線層を形成する工程、 （ｂ）前記第１配線層の上方に、層間絶縁層を形成する
工程、 （ｃ）前記層間絶縁層の上方に、導電層を形成する工
程、 （ｄ）前記導電層および前記層間絶縁層に、前記第１配
線層に達するスルーホールを形成する工程、 （ｅ）前記スルーホール内にコンタクト層を形成する工
程、 （ｆ）前記導電層をパターニングして、第２配線層を形
成をする工程。 - 【請求項１０】 請求項９において、 前記工程（ｄ）において、前記導電層に形成するスルー
ホールの側面と前記層間絶縁層に形成するスルーホール
の側面とが連続するように前記スルーホールを形成す
る、半導体装置の製造方法。 - 【請求項１１】 請求項９または１０において、 前記工程（ｅ）は、前記スルーホール内および前記導電
層の上方にコンタクト層を形成する工程であって、 前記工程（ｆ）の前に、 （ｇ）前記導電層の上方に形成された前記コンタクト層
を除去する工程を含む、半導体装置の製造方法。 - 【請求項１２】 請求項１１において、 前記工程（ｇ）において、前記コンタクト層の上面と前
記第２配線層の上面とをほぼ等しい高さにする、半導体
装置の製造方法。 - 【請求項１３】 請求項９〜１２のいずれかにおいて、 前記工程（ｅ）の前に、 （ｈ）前記層間絶縁層に形成された前記スルーホール
に、ウエッティング層およびバリア層の少なくとも一方
を形成する工程を含む、半導体装置の製造方法。 - 【請求項１４】 請求項１３において、 前記工程（ｈ）において、前記ウエッティング層および
バリア層の少なくとも一方を、前記導電層に形成された
前記スルーホールの側面まで延在するように形成する、
半導体装置の製造方法。 - 【請求項１５】 請求項９〜１４のいずれかにおいて、 前記工程（ｅ）の前に、 （ｉ）前記スルーホールをエッチングして、前記スルー
ホールの上端部の径が下部の径に比して大となるよう
に、前記スルーホールの側面にテーパを形成する工程を
含む、半導体装置の製造方法。 - 【請求項１６】 請求項１５において、 前記エッチングによって、前記スルーホール内の混入不
純物を除去する、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316822A JP2003124312A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置およびその製造方法 |
| US10/271,372 US6710421B2 (en) | 2001-10-15 | 2002-10-15 | Semiconductor devices and methods for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001316822A JP2003124312A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003124312A true JP2003124312A (ja) | 2003-04-25 |
Family
ID=19134776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001316822A Withdrawn JP2003124312A (ja) | 2001-10-15 | 2001-10-15 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6710421B2 (ja) |
| JP (1) | JP2003124312A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277798A (ja) * | 2007-04-06 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置の作製方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7050675B2 (en) * | 2000-11-27 | 2006-05-23 | Advanced Interfaces, Llc | Integrated optical multiplexer and demultiplexer for wavelength division transmission of information |
| JP3985689B2 (ja) | 2003-02-21 | 2007-10-03 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置 |
| US7297613B1 (en) | 2005-06-09 | 2007-11-20 | The United States Of America As Represented By The National Security Agency | Method of fabricating and integrating high quality decoupling capacitors |
| KR20130010362A (ko) * | 2011-07-18 | 2013-01-28 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US9136331B2 (en) | 2013-04-10 | 2015-09-15 | Micron Technology, Inc. | Semiconductor constructions |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3961092B2 (ja) * | 1997-06-03 | 2007-08-15 | 株式会社東芝 | 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法 |
| US6236103B1 (en) * | 1999-03-31 | 2001-05-22 | International Business Machines Corp. | Integrated high-performance decoupling capacitor and heat sink |
-
2001
- 2001-10-15 JP JP2001316822A patent/JP2003124312A/ja not_active Withdrawn
-
2002
- 2002-10-15 US US10/271,372 patent/US6710421B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277798A (ja) * | 2007-04-06 | 2008-11-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及び当該半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6710421B2 (en) | 2004-03-23 |
| US20030085443A1 (en) | 2003-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005142369A (ja) | 半導体装置の製造方法 | |
| JPH10223760A (ja) | アルミニウム相互接続のプラズマ処理による空気ギャップ形成の方法 | |
| US6117793A (en) | Using silicide cap as an etch stop for multilayer metal process and structures so formed | |
| JP3189970B2 (ja) | 半導体装置の製造方法 | |
| JP3781175B2 (ja) | コンタクトホールの形成方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP2003124312A (ja) | 半導体装置およびその製造方法 | |
| JP4201421B2 (ja) | 半導体装置の製造方法 | |
| JP3606272B2 (ja) | 配線構造の形成方法 | |
| JP2003197737A (ja) | 半導体装置の製造方法 | |
| US6352919B1 (en) | Method of fabricating a borderless via | |
| JP4207113B2 (ja) | 配線構造の形成方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JP2002025991A (ja) | プラズマクリーニング方法、半導体装置の製造方法 | |
| US7148150B2 (en) | Method of forming metal line layer in semiconductor device | |
| KR100467810B1 (ko) | 반도체 소자 제조 방법 | |
| KR100606538B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP3958071B2 (ja) | 半導体装置製造方法 | |
| KR100307161B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| JP2003203974A (ja) | 半導体装置の製造方法 | |
| JP4220342B2 (ja) | 半導体装置の製造方法 | |
| JP2001351974A (ja) | 半導体装置の製造方法 | |
| KR100606539B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JP2000133711A (ja) | 半導体装置およびその製造方法 | |
| KR100618794B1 (ko) | 반도체소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040304 |