JP2002319550A - 金属膜の形成方法および半導体装置の製造方法 - Google Patents
金属膜の形成方法および半導体装置の製造方法Info
- Publication number
- JP2002319550A JP2002319550A JP2001123968A JP2001123968A JP2002319550A JP 2002319550 A JP2002319550 A JP 2002319550A JP 2001123968 A JP2001123968 A JP 2001123968A JP 2001123968 A JP2001123968 A JP 2001123968A JP 2002319550 A JP2002319550 A JP 2002319550A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- temperature
- metal
- stress
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 146
- 239000002184 metal Substances 0.000 title claims abstract description 146
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000010438 heat treatment Methods 0.000 claims abstract description 92
- 239000013078 crystal Substances 0.000 claims abstract description 54
- 239000000463 material Substances 0.000 claims abstract description 50
- 239000007769 metal material Substances 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract 2
- 239000010408 film Substances 0.000 description 141
- 238000001816 cooling Methods 0.000 description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 18
- 239000010949 copper Substances 0.000 description 18
- 229910052802 copper Inorganic materials 0.000 description 17
- 229910000881 Cu alloy Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007774 longterm Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000090 poly(aryl ether) Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 101150048609 RR21 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- OJCDKHXKHLJDOT-UHFFFAOYSA-N fluoro hypofluorite;silicon Chemical compound [Si].FOF OJCDKHXKHLJDOT-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 配線用金属とその周囲の絶縁膜との熱膨張係
数、硬度等の違いによる材料変形の問題、配線内に空孔
が発生するという問題等の解決を図り、初期特性や長期
動作の信頼性の改善を図る。 【解決手段】 金属膜をその金属の応力降伏点±５０℃
（Ｂ）まで加熱してこの温度に所定時間保持する工程
と、金属膜を保持温度以上の結晶粒径が成長する温度
（Ｃ）に加熱することで金属膜の結晶粒径を成長させる
工程とを備えている半導体装置の製造方法である。
数、硬度等の違いによる材料変形の問題、配線内に空孔
が発生するという問題等の解決を図り、初期特性や長期
動作の信頼性の改善を図る。 【解決手段】 金属膜をその金属の応力降伏点±５０℃
（Ｂ）まで加熱してこの温度に所定時間保持する工程
と、金属膜を保持温度以上の結晶粒径が成長する温度
（Ｃ）に加熱することで金属膜の結晶粒径を成長させる
工程とを備えている半導体装置の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、金属膜の形成方法
および半導体装置の製造方法に関し、詳しくは熱処理方
法に特徴を持たせた金属膜の形成方法および半導体装置
の製造方法に関する。
および半導体装置の製造方法に関し、詳しくは熱処理方
法に特徴を持たせた金属膜の形成方法および半導体装置
の製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化にともない、溝配線
技術が実用化されつつある。溝配線技術は、絶縁膜に形
成された配線溝もしくは配線溝と接続孔に金属配線材料
として銅もしくは銅合金を埋め込み、その後、化学的機
械研磨によって絶縁膜上の余剰な金属配線材料を除去し
て、配線溝もしくは配線溝と接続孔とに埋め込まれた金
属配線材料で溝配線やプラグを形成する技術である。
技術が実用化されつつある。溝配線技術は、絶縁膜に形
成された配線溝もしくは配線溝と接続孔に金属配線材料
として銅もしくは銅合金を埋め込み、その後、化学的機
械研磨によって絶縁膜上の余剰な金属配線材料を除去し
て、配線溝もしくは配線溝と接続孔とに埋め込まれた金
属配線材料で溝配線やプラグを形成する技術である。
【０００３】
【発明が解決しようとする課題】しかしながら、配線用
金属とその周囲の絶縁膜との熱膨張係数、硬度等の違い
によって、材料の変形が問題となっている。また、配線
用金属自体も所望の形状に加工された後、熱処理によっ
て熱膨張と周囲からの圧縮力によって結晶の歪みや結晶
構造の変化が発生し、冷却後には配線内に空孔が発生す
るという問題がある。これらの不良形状は配線材料の導
通不良等の初期特性や長期動作の信頼性を劣化させるこ
とになる。配線材料となる銅および銅合金は、スパッタ
リング法においては薄膜状態での凝集を防ぐために低温
で成膜され、めっき法においてはメッキ液槽の温度に制
限され、いずれもその後の熱処理に比べて低温にて成膜
される。そのため、上記問題は顕著なものとなってい
る。
金属とその周囲の絶縁膜との熱膨張係数、硬度等の違い
によって、材料の変形が問題となっている。また、配線
用金属自体も所望の形状に加工された後、熱処理によっ
て熱膨張と周囲からの圧縮力によって結晶の歪みや結晶
構造の変化が発生し、冷却後には配線内に空孔が発生す
るという問題がある。これらの不良形状は配線材料の導
通不良等の初期特性や長期動作の信頼性を劣化させるこ
とになる。配線材料となる銅および銅合金は、スパッタ
リング法においては薄膜状態での凝集を防ぐために低温
で成膜され、めっき法においてはメッキ液槽の温度に制
限され、いずれもその後の熱処理に比べて低温にて成膜
される。そのため、上記問題は顕著なものとなってい
る。
【０００４】一例として、周囲を金属以外の材料（例え
ば酸化膜、有機絶縁膜等）で囲まれた金属（例えば銅）
の加熱、冷却による応力の変化例を図８によって説明す
る。
ば酸化膜、有機絶縁膜等）で囲まれた金属（例えば銅）
の加熱、冷却による応力の変化例を図８によって説明す
る。
【０００５】図８に示すように、熱処理せずに形成され
た金属は、室温（例えば２３℃）にて引張応力を持ち
（Ａの状態）、加熱すると熱膨張により圧縮応力を持つ
ようになるが、金属は結晶成長によりその圧縮応力を開
放しながらほぼ応力のない状態になる（ＢからＣへ移行
する状態）。これを降伏現象という。冷却時には、これ
とは逆に引張応力を緩和させながら室温に戻る（Ｄの状
態）が、このときの応力は初期状態（Ａの状態）とは異
なる。２回目以降に加熱する際は（Ｄ−Ｂ−Ｃ−Ｄ）と
同じ経路でヒステリシス変化となる。
た金属は、室温（例えば２３℃）にて引張応力を持ち
（Ａの状態）、加熱すると熱膨張により圧縮応力を持つ
ようになるが、金属は結晶成長によりその圧縮応力を開
放しながらほぼ応力のない状態になる（ＢからＣへ移行
する状態）。これを降伏現象という。冷却時には、これ
とは逆に引張応力を緩和させながら室温に戻る（Ｄの状
態）が、このときの応力は初期状態（Ａの状態）とは異
なる。２回目以降に加熱する際は（Ｄ−Ｂ−Ｃ−Ｄ）と
同じ経路でヒステリシス変化となる。
【０００６】上記Ｂ−Ｃ間において金属に圧縮応力がか
かりながら加熱膨張する際に、金属内部と金属とに接す
る材料に変形を生じることが、熱処理における上記した
問題となる。
かりながら加熱膨張する際に、金属内部と金属とに接す
る材料に変形を生じることが、熱処理における上記した
問題となる。
【０００７】また、半導体装置の製造プロセスでは、図
９に示すように、酸化シリコン（ＳｉＯ2 ）、酸フッ化
シリコン（ＳｉＯＦ）等の硬い材料膜１１１に配線用溝
もしくは配線用溝と接続孔等の凹部１１２を加工した
後、スパッタリングや電解めっき等の技術によって凹部
１１２を埋め込む金属膜１１３を形成する。この後に加
熱処理すると金属膜１１３は上方に移動しながら熱膨
張、結晶成長し、冷却すると引張応力に耐えられずに金
属膜１１３下部や側部に空孔１１４が発生する。
９に示すように、酸化シリコン（ＳｉＯ2 ）、酸フッ化
シリコン（ＳｉＯＦ）等の硬い材料膜１１１に配線用溝
もしくは配線用溝と接続孔等の凹部１１２を加工した
後、スパッタリングや電解めっき等の技術によって凹部
１１２を埋め込む金属膜１１３を形成する。この後に加
熱処理すると金属膜１１３は上方に移動しながら熱膨
張、結晶成長し、冷却すると引張応力に耐えられずに金
属膜１１３下部や側部に空孔１１４が発生する。
【０００８】また、図１０に示すように、下地２１０上
に形成した有機低誘電率膜２１１を層間絶縁膜に使用し
た配線構造においては、有機低誘電率膜２１１に形成さ
れた金属配線２１２の酸化を防止するために保護膜２１
３として、例えば窒化シリコン、炭化シリコン等で金属
配線２１２の上部を覆っている。このような構造で熱処
理する場合がある。
に形成した有機低誘電率膜２１１を層間絶縁膜に使用し
た配線構造においては、有機低誘電率膜２１１に形成さ
れた金属配線２１２の酸化を防止するために保護膜２１
３として、例えば窒化シリコン、炭化シリコン等で金属
配線２１２の上部を覆っている。このような構造で熱処
理する場合がある。
【０００９】有機低誘電率膜２１１は、例えば塗布方式
で成膜された後に硬化熱処理が加えられる。しかしなが
ら、２層構造以上の構造を形成するプロセスにおいては
２層目の硬化熱処理のために１層目も再加熱されること
になる。硬化熱処理温度においては有機低誘電率膜２１
１は非常に硬度が低下し、接する金属配線２１２の熱膨
張によって容易に変形することになる。この後に冷却す
ると金属配線２１２が収縮した結果、有機低誘電率膜２
１１との間に空孔２２１が発生する。
で成膜された後に硬化熱処理が加えられる。しかしなが
ら、２層構造以上の構造を形成するプロセスにおいては
２層目の硬化熱処理のために１層目も再加熱されること
になる。硬化熱処理温度においては有機低誘電率膜２１
１は非常に硬度が低下し、接する金属配線２１２の熱膨
張によって容易に変形することになる。この後に冷却す
ると金属配線２１２が収縮した結果、有機低誘電率膜２
１１との間に空孔２２１が発生する。
【００１０】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた金属膜の形成方法および半導体装
置の製造方法である。
決するためになされた金属膜の形成方法および半導体装
置の製造方法である。
【００１１】本発明の金属膜の形成方法は、金属膜をそ
の金属の応力降伏点±５０℃まで加熱してこの温度に所
定時間保持する工程と、前記金属膜を前記保持温度以上
の結晶粒径が成長する温度に加熱することで前記金属膜
の結晶粒径を成長させる工程とを備えている。
の金属の応力降伏点±５０℃まで加熱してこの温度に所
定時間保持する工程と、前記金属膜を前記保持温度以上
の結晶粒径が成長する温度に加熱することで前記金属膜
の結晶粒径を成長させる工程とを備えている。
【００１２】上記金属膜の形成方法では、金属膜をその
金属の応力降伏点±５０℃まで加熱してこの温度に所定
時間保持する工程を備えていることから、熱膨張量の少
ない温度帯において金属膜の応力降伏が完了する。その
後、金属の応力降伏点±５０℃の保持温度以上でかつ結
晶粒径が成長する温度に加熱することで金属膜の結晶粒
径を成長させる工程を備えていることから、金属膜の結
晶が安定な状態で高温熱処理が行われることになる。
金属の応力降伏点±５０℃まで加熱してこの温度に所定
時間保持する工程を備えていることから、熱膨張量の少
ない温度帯において金属膜の応力降伏が完了する。その
後、金属の応力降伏点±５０℃の保持温度以上でかつ結
晶粒径が成長する温度に加熱することで金属膜の結晶粒
径を成長させる工程を備えていることから、金属膜の結
晶が安定な状態で高温熱処理が行われることになる。
【００１３】本発明の第１の半導体装置の製造方法は、
凹部が形成された絶縁膜上に該凹部を埋め込むように配
線に用いる金属膜を成膜する工程と、前記金属膜をその
金属の応力降伏点±５０℃まで加熱してこの温度に所定
時間保持する工程と、前記金属膜を前記保持温度以上の
結晶粒径成長する温度に加熱することで前記金属膜の結
晶粒径を成長させる工程とを備えている。
凹部が形成された絶縁膜上に該凹部を埋め込むように配
線に用いる金属膜を成膜する工程と、前記金属膜をその
金属の応力降伏点±５０℃まで加熱してこの温度に所定
時間保持する工程と、前記金属膜を前記保持温度以上の
結晶粒径成長する温度に加熱することで前記金属膜の結
晶粒径を成長させる工程とを備えている。
【００１４】上記第１の半導体装置の製造方法では、金
属膜をその金属の応力降伏点±５０℃まで加熱してこの
温度に所定時間保持する工程を備えていることから、熱
膨張量の少ない温度帯において金属膜の応力降伏が完了
する。その後、金属の応力降伏点±５０℃の保持温度以
上でかつ結晶粒径が成長する温度に加熱することで金属
膜の結晶粒径を成長させる工程を備えていることから、
金属膜の結晶が安定な状態で高温熱処理が行われること
になる。したがって、金属膜を冷却した後に凹部内にお
ける空孔の発生が低減されるので、凹部内の金属膜が配
線やプラグに利用される場合には、断線不良等が防止さ
れる。
属膜をその金属の応力降伏点±５０℃まで加熱してこの
温度に所定時間保持する工程を備えていることから、熱
膨張量の少ない温度帯において金属膜の応力降伏が完了
する。その後、金属の応力降伏点±５０℃の保持温度以
上でかつ結晶粒径が成長する温度に加熱することで金属
膜の結晶粒径を成長させる工程を備えていることから、
金属膜の結晶が安定な状態で高温熱処理が行われること
になる。したがって、金属膜を冷却した後に凹部内にお
ける空孔の発生が低減されるので、凹部内の金属膜が配
線やプラグに利用される場合には、断線不良等が防止さ
れる。
【００１５】本発明の第２の半導体装置の製造方法は、
加熱することによって軟化する第１の材料部と、金属系
材料からなるもので前記第１の材料部に接触して形成さ
れている第２の材料部とを備えた構造体を熱処理する工
程を備えた半導体装置の製造方法において、前記熱処理
は前記第１の材料部の軟化点未満に加熱して前記第２の
材料部を応力降伏とともに結晶成長させる。
加熱することによって軟化する第１の材料部と、金属系
材料からなるもので前記第１の材料部に接触して形成さ
れている第２の材料部とを備えた構造体を熱処理する工
程を備えた半導体装置の製造方法において、前記熱処理
は前記第１の材料部の軟化点未満に加熱して前記第２の
材料部を応力降伏とともに結晶成長させる。
【００１６】上記第２の半導体装置の製造方法では、第
１の材料部の軟化点未満に加熱して第２の材料部を応力
降伏とともに結晶成長させる熱処理を行うことから、第
１の材料の変形が防止される。
１の材料部の軟化点未満に加熱して第２の材料部を応力
降伏とともに結晶成長させる熱処理を行うことから、第
１の材料の変形が防止される。
【００１７】
【発明の実施の形態】本発明の金属膜の形成方法に係る
一実施の形態を、図１によって説明する。
一実施の形態を、図１によって説明する。
【００１８】図１に示すように、熱処理せずに形成され
た金属膜は、室温（例えば２３℃）にて引張応力を持ち
（Ａの状態）、加熱すると熱膨張により圧縮応力を持つ
ようになる（ＡからＢへ移行する状態）。Ｂの状態の温
度は金属膜の応力降伏点±５０℃とする。
た金属膜は、室温（例えば２３℃）にて引張応力を持ち
（Ａの状態）、加熱すると熱膨張により圧縮応力を持つ
ようになる（ＡからＢへ移行する状態）。Ｂの状態の温
度は金属膜の応力降伏点±５０℃とする。
【００１９】そして金属膜が加熱膨張により圧縮応力を
受けているときに、高温保持することで応力降伏を進行
させる（ＢからＢ’へ移行する状態）。すなわち、金属
膜の応力降伏点±５０℃の温度での保持時間は、金属膜
が圧縮応力を開放しながらほぼ応力のない状態になる時
間とする。
受けているときに、高温保持することで応力降伏を進行
させる（ＢからＢ’へ移行する状態）。すなわち、金属
膜の応力降伏点±５０℃の温度での保持時間は、金属膜
が圧縮応力を開放しながらほぼ応力のない状態になる時
間とする。
【００２０】その後、所定の最高加熱温度（Ｃの状態）
まで加熱する。例えば、金属膜の結晶粒径が成長する温
度に加熱する。この加熱工程は、ほぼ応力がない状態で
加熱することができる。このように、応力降伏を従来の
熱処理よりも低温にて完了させた後に所望の温度にて熱
処理を行う。
まで加熱する。例えば、金属膜の結晶粒径が成長する温
度に加熱する。この加熱工程は、ほぼ応力がない状態で
加熱することができる。このように、応力降伏を従来の
熱処理よりも低温にて完了させた後に所望の温度にて熱
処理を行う。
【００２１】なお、冷却時には、引張応力を発生させな
がら室温（Ｄの状態）に戻るが、このときの応力は初期
状態（Ａの状態）とは異なる。２回目以降に加熱する際
は（Ｄ−Ｂ−Ｃ−Ｄ）と同じ経路でヒステリシス変化と
なる。
がら室温（Ｄの状態）に戻るが、このときの応力は初期
状態（Ａの状態）とは異なる。２回目以降に加熱する際
は（Ｄ−Ｂ−Ｃ−Ｄ）と同じ経路でヒステリシス変化と
なる。
【００２２】上記金属膜の形成方法では、金属膜をその
金属の応力降伏点±５０℃まで加熱してこの温度に所定
時間保持することから、熱膨張量の少ない温度帯におい
て金属膜の応力降伏が完了される。その後、金属の応力
降伏点±５０℃の保持温度以上でかつ結晶粒径が成長す
る温度に加熱することから、金属膜の結晶粒径の成長が
金属膜の応力が安定な状態で行われる。
金属の応力降伏点±５０℃まで加熱してこの温度に所定
時間保持することから、熱膨張量の少ない温度帯におい
て金属膜の応力降伏が完了される。その後、金属の応力
降伏点±５０℃の保持温度以上でかつ結晶粒径が成長す
る温度に加熱することから、金属膜の結晶粒径の成長が
金属膜の応力が安定な状態で行われる。
【００２３】次に、上記金属膜の形成方法において、金
属膜（銅膜）の結晶粒径成長させる最高加熱温度を４０
０℃とし、その途中、２５０℃、２００℃、１５０℃で
１時間保持した場合の具体例を、図２〜図４によって説
明する。サンプルにはシリコン基板上に酸化シリコン膜
を形成し、その表面に、厚さが２５ｎｍの窒化タンタル
膜、厚さが２００ｎｍの銅シード層、厚さが１．３０μ
ｍの銅めっき層を形成したものを用いた。応力の測定は
およそ１気圧の窒素雰囲気中で行った。
属膜（銅膜）の結晶粒径成長させる最高加熱温度を４０
０℃とし、その途中、２５０℃、２００℃、１５０℃で
１時間保持した場合の具体例を、図２〜図４によって説
明する。サンプルにはシリコン基板上に酸化シリコン膜
を形成し、その表面に、厚さが２５ｎｍの窒化タンタル
膜、厚さが２００ｎｍの銅シード層、厚さが１．３０μ
ｍの銅めっき層を形成したものを用いた。応力の測定は
およそ１気圧の窒素雰囲気中で行った。
【００２４】第１例は、図２に示すように、室温（２３
℃）から２５０℃まで加熱し、その温度で１時間保持す
る。その後冷却し、再び加熱する。そして４００℃まで
加熱した後、再び冷却する。
℃）から２５０℃まで加熱し、その温度で１時間保持す
る。その後冷却し、再び加熱する。そして４００℃まで
加熱した後、再び冷却する。
【００２５】上記第１例では、２５０℃に加熱する間に
銅の結晶成長は完了する。そして２５０℃で１時間保持
することで応力降伏が行われる。その後冷却すると、金
属膜には約２６５ＭＰａ程度の引張応力が作用し、その
値は金属膜を成膜した時点の引張応力よりも大きくな
る。そして、結晶粒径成長させるための４００℃までの
加熱工程を行う。この加熱工程では、圧縮応力が大きく
ならない状態で最高加熱温度である４００℃に到達され
る。その後冷却されると、金属膜には２６５ＭＰａ程度
の引張応力が作用する。
銅の結晶成長は完了する。そして２５０℃で１時間保持
することで応力降伏が行われる。その後冷却すると、金
属膜には約２６５ＭＰａ程度の引張応力が作用し、その
値は金属膜を成膜した時点の引張応力よりも大きくな
る。そして、結晶粒径成長させるための４００℃までの
加熱工程を行う。この加熱工程では、圧縮応力が大きく
ならない状態で最高加熱温度である４００℃に到達され
る。その後冷却されると、金属膜には２６５ＭＰａ程度
の引張応力が作用する。
【００２６】このように、２５０℃に加熱保持した後に
冷却したときの引張応力と、４００℃に加熱した後に冷
却したときの引張応力との差がほぼ０になる。このた
め、再度、例えば４００℃まで加熱し、冷却しても、同
様のヒステリシスを描くように応力が変化するので、安
定した熱処理を行うことが可能になる。また、２５０℃
程度の低温加熱時に２００ＭＰａ程度の強い圧縮応力が
作用することもない。
冷却したときの引張応力と、４００℃に加熱した後に冷
却したときの引張応力との差がほぼ０になる。このた
め、再度、例えば４００℃まで加熱し、冷却しても、同
様のヒステリシスを描くように応力が変化するので、安
定した熱処理を行うことが可能になる。また、２５０℃
程度の低温加熱時に２００ＭＰａ程度の強い圧縮応力が
作用することもない。
【００２７】また、室温から３００℃程度まで加熱し、
その温度で１時間保持する。その後冷却し、再び加熱す
る。そして４００℃まで加熱した後、再び冷却する。こ
の場合も上記第１例と同様の作用をなす。ただし、１時
間保持する温度が３００℃を超えるような場合には、金
属膜の熱膨張が大きくなり強い圧縮応力を発生するよう
になって好ましくない。
その温度で１時間保持する。その後冷却し、再び加熱す
る。そして４００℃まで加熱した後、再び冷却する。こ
の場合も上記第１例と同様の作用をなす。ただし、１時
間保持する温度が３００℃を超えるような場合には、金
属膜の熱膨張が大きくなり強い圧縮応力を発生するよう
になって好ましくない。
【００２８】上記金属膜の形成方法において、加熱温度
の最高温度は、３５０℃〜４３０℃とする。３５０℃以
上としたのは、金属膜に銅もしくは銅合金膜を用いた場
合に十分な結晶粒径成長が得られるようにするためであ
り、４３０℃以下としたのは、この金属膜の形成方法を
耐熱温度（例えば有機絶縁膜の熱分解温度）が４５０℃
前後である有機絶縁膜を用いるプロセスに適用するため
である。
の最高温度は、３５０℃〜４３０℃とする。３５０℃以
上としたのは、金属膜に銅もしくは銅合金膜を用いた場
合に十分な結晶粒径成長が得られるようにするためであ
り、４３０℃以下としたのは、この金属膜の形成方法を
耐熱温度（例えば有機絶縁膜の熱分解温度）が４５０℃
前後である有機絶縁膜を用いるプロセスに適用するため
である。
【００２９】第２例は、図３に示すように、室温（２３
℃）から２００℃まで加熱し、その温度で１時間保持す
る。その後冷却し、再び加熱する。そして４００℃まで
加熱した後、再び冷却する。
℃）から２００℃まで加熱し、その温度で１時間保持す
る。その後冷却し、再び加熱する。そして４００℃まで
加熱した後、再び冷却する。
【００３０】第２例の場合、２００℃に加熱する間に銅
の結晶成長はほぼ完了する。そして２００℃で１時間保
持することで応力降伏が行われる。その後冷却すると、
金属膜には約１８５ＭＰａ程度の引張応力が作用し、そ
の値は金属膜を成膜した時点の引張応力よりも大きくな
る。次に、結晶粒径成長させる４００℃までの加熱工程
を行う。この加熱工程では、圧縮応力が大きくならない
状態で最高加熱温度である４００℃に到達される。その
後冷却されると、金属膜には２２０ＭＰａ程度の引張応
力が作用する。
の結晶成長はほぼ完了する。そして２００℃で１時間保
持することで応力降伏が行われる。その後冷却すると、
金属膜には約１８５ＭＰａ程度の引張応力が作用し、そ
の値は金属膜を成膜した時点の引張応力よりも大きくな
る。次に、結晶粒径成長させる４００℃までの加熱工程
を行う。この加熱工程では、圧縮応力が大きくならない
状態で最高加熱温度である４００℃に到達される。その
後冷却されると、金属膜には２２０ＭＰａ程度の引張応
力が作用する。
【００３１】このように、２００℃に加熱保持した後に
冷却したときの引張応力と、４００℃に加熱した後に冷
却したときの引張応力との差が約３５ＭＰａになる。こ
のため、再度、例えば４００℃まで加熱し、冷却した場
合、ほぼ同様のヒステリシスを描くように応力が変化す
るので、比較的安定した熱処理を行うことが可能にな
る。
冷却したときの引張応力と、４００℃に加熱した後に冷
却したときの引張応力との差が約３５ＭＰａになる。こ
のため、再度、例えば４００℃まで加熱し、冷却した場
合、ほぼ同様のヒステリシスを描くように応力が変化す
るので、比較的安定した熱処理を行うことが可能にな
る。
【００３２】第３例は、図４に示すように、室温（２３
℃）から１５０℃まで加熱し、その温度で１時間保持す
る。その後冷却し、再び加熱する。そして４００℃まで
加熱した後、再び冷却する。
℃）から１５０℃まで加熱し、その温度で１時間保持す
る。その後冷却し、再び加熱する。そして４００℃まで
加熱した後、再び冷却する。
【００３３】上記第３例では、１５０℃で１時間保持す
ることで一様の応力降伏が行われるが十分ではない。ま
た、１５０℃に加熱する間では銅の結晶成長が完了しな
い。そして１５０℃から冷却すると、金属膜には約１０
０ＭＰａ程度の引張応力が作用し、その値は金属膜を成
膜した時点の引張応力よりも大きくなる。次に、結晶粒
径成長させる４００℃までの加熱工程を行う。この加熱
工程では、応力降伏が行われ、結晶成長が行われるとと
もに結晶粒径成長が行われる。そして最高加熱温度であ
る４００℃に到達される。その後冷却されると、金属膜
には２２０ＭＰａ程度の引張応力が作用する。
ることで一様の応力降伏が行われるが十分ではない。ま
た、１５０℃に加熱する間では銅の結晶成長が完了しな
い。そして１５０℃から冷却すると、金属膜には約１０
０ＭＰａ程度の引張応力が作用し、その値は金属膜を成
膜した時点の引張応力よりも大きくなる。次に、結晶粒
径成長させる４００℃までの加熱工程を行う。この加熱
工程では、応力降伏が行われ、結晶成長が行われるとと
もに結晶粒径成長が行われる。そして最高加熱温度であ
る４００℃に到達される。その後冷却されると、金属膜
には２２０ＭＰａ程度の引張応力が作用する。
【００３４】このように、１５０℃に加熱保持した後に
冷却したときの引張応力と、４００℃に加熱した後に冷
却したときの引張応力との差が約１２０ＭＰａになる。
このため、再度、４００℃に加熱した場合には、その加
熱工程で金属膜に圧縮応力がかかりながら加熱膨張する
ことになる。
冷却したときの引張応力と、４００℃に加熱した後に冷
却したときの引張応力との差が約１２０ＭＰａになる。
このため、再度、４００℃に加熱した場合には、その加
熱工程で金属膜に圧縮応力がかかりながら加熱膨張する
ことになる。
【００３５】したがって、金属膜を成膜した後に加熱
し、所定時間保持する温度は、少なくとも２００℃以上
の温度が必要であり、上限は３００℃程度となる。好ま
しくは、２５０℃以上３００℃以下である。すなわち、
加熱保持温度は金属膜（銅もしくは銅合金膜の場合）の
応力降伏点±５０℃とすることが必要となる。
し、所定時間保持する温度は、少なくとも２００℃以上
の温度が必要であり、上限は３００℃程度となる。好ま
しくは、２５０℃以上３００℃以下である。すなわち、
加熱保持温度は金属膜（銅もしくは銅合金膜の場合）の
応力降伏点±５０℃とすることが必要となる。
【００３６】上記金属膜の形成方法では，平面上に形成
された金属膜について説明してきた。ここで、金属膜の
成膜状態の相違による降伏現象について、図５によって
説明する。
された金属膜について説明してきた。ここで、金属膜の
成膜状態の相違による降伏現象について、図５によって
説明する。
【００３７】図５の（１）に示すように、シリコン基板
１１の平坦な表面上には均一な膜厚の酸化シリコン膜１
２が形成されている。このように、平坦な下地に銅や銅
合金等の金属膜１３を均一に成膜した場合、ある断面
（Ａ−Ａ’断面）で見て図面横方向に同等の圧縮応力
（もしくは引張応力）ａが生じている。この状態で加熱
を行うと、金属膜１３は熱膨張を起こし、圧縮応力が増
加し、ある温度帯にて結晶再配列や開放された表面方向
への体積増加等の応力緩和が起こる。これが降伏現象で
ある。
１１の平坦な表面上には均一な膜厚の酸化シリコン膜１
２が形成されている。このように、平坦な下地に銅や銅
合金等の金属膜１３を均一に成膜した場合、ある断面
（Ａ−Ａ’断面）で見て図面横方向に同等の圧縮応力
（もしくは引張応力）ａが生じている。この状態で加熱
を行うと、金属膜１３は熱膨張を起こし、圧縮応力が増
加し、ある温度帯にて結晶再配列や開放された表面方向
への体積増加等の応力緩和が起こる。これが降伏現象で
ある。
【００３８】いま、図５の（２）に示すように、周囲を
酸化シリコン膜１２等によって囲まれた溝１４内の銅や
銅合金等の金属配線１５（もしくは接続孔の構造）にお
いても、金属配線１５側面（Ｂ−Ｂ’断面）で見て、加
熱時には圧縮応力が生じており、周囲の酸化シリコン膜
１２が金属配線１５を押す応力ｂはその材料によるが金
属配線１５が周囲を押す応力aは平坦膜と同様である。
実際に圧縮応力によって材料の変形が起こるか否かはそ
の材料の熱膨張率と硬度によるが、金属膜が圧縮応力に
よって降伏現象を生じるメカニズムは平坦膜も溝・孔構
造においても同様であるといえる。
酸化シリコン膜１２等によって囲まれた溝１４内の銅や
銅合金等の金属配線１５（もしくは接続孔の構造）にお
いても、金属配線１５側面（Ｂ−Ｂ’断面）で見て、加
熱時には圧縮応力が生じており、周囲の酸化シリコン膜
１２が金属配線１５を押す応力ｂはその材料によるが金
属配線１５が周囲を押す応力aは平坦膜と同様である。
実際に圧縮応力によって材料の変形が起こるか否かはそ
の材料の熱膨張率と硬度によるが、金属膜が圧縮応力に
よって降伏現象を生じるメカニズムは平坦膜も溝・孔構
造においても同様であるといえる。
【００３９】そこで、上記金属膜の形成方法は、配線溝
もしくは配線溝と接続孔が形成された絶縁膜上に、上記
配線溝もしくは配線溝と接続孔を埋め込むように金属膜
を形成する半導体装置の製造方法に適用することができ
る。
もしくは配線溝と接続孔が形成された絶縁膜上に、上記
配線溝もしくは配線溝と接続孔を埋め込むように金属膜
を形成する半導体装置の製造方法に適用することができ
る。
【００４０】次に、本発明の第１の半導体装置の製造方
法に係る実施の形態として、上記金属膜の形成方法を適
用した一例を、以下に説明する。
法に係る実施の形態として、上記金属膜の形成方法を適
用した一例を、以下に説明する。
【００４１】図６の（１）に示すように、半導体基板２
１上には素子（図示せず）が形成されている。素子とし
ては、例えばトランジスタ、キャパシタ等がある。この
素子を覆うように第１の絶縁膜２２が形成されている。
例えばこの第１の絶縁膜２２には第１の配線２３が形成
されている。さらに上記第１の絶縁膜上には酸化シリコ
ンからなる第２の絶縁膜２４、低誘電率絶縁膜２５と酸
化シリコン膜２６とからなる第３の絶縁膜２７が形成さ
れている。上記第２の絶縁膜２４には上記第１の配線２
３に達する接続孔２８が形成され、上記第３の絶縁膜２
７には接続孔２８を臨む配線溝２９が形成されている。
この配線溝２９および接続孔２８からなる凹部３０の内
面には図示はしないが、窒化タンタル膜が形成され、さ
らに銅シード層が形成されている。
１上には素子（図示せず）が形成されている。素子とし
ては、例えばトランジスタ、キャパシタ等がある。この
素子を覆うように第１の絶縁膜２２が形成されている。
例えばこの第１の絶縁膜２２には第１の配線２３が形成
されている。さらに上記第１の絶縁膜上には酸化シリコ
ンからなる第２の絶縁膜２４、低誘電率絶縁膜２５と酸
化シリコン膜２６とからなる第３の絶縁膜２７が形成さ
れている。上記第２の絶縁膜２４には上記第１の配線２
３に達する接続孔２８が形成され、上記第３の絶縁膜２
７には接続孔２８を臨む配線溝２９が形成されている。
この配線溝２９および接続孔２８からなる凹部３０の内
面には図示はしないが、窒化タンタル膜が形成され、さ
らに銅シード層が形成されている。
【００４２】上記凹部３０が形成された第３の絶縁膜２
７上に、凹部３０を埋め込むように配線に用いる金属膜
３１を例えば銅を成膜して形成する。成膜後、金属膜３
１を銅の応力降伏点±５０℃まで加熱し、この温度に所
定時間保持する。ここでは、２５０℃に１時間保持し
た。その後、上記金属膜３１を保持温度以上の結晶粒径
成長する温度に加熱することで金属膜３１の結晶粒径を
成長させる。ここでは、低誘電率絶縁膜２５として、有
機絶縁膜を用いているため、結晶粒径成長温度を４００
℃とした。この結晶粒径成長温度は３５０℃以上４３０
℃以下とするが、有機絶縁膜の耐熱温度によって、適
宜、上記温度範囲内で結晶粒径成長温度を選択する。
７上に、凹部３０を埋め込むように配線に用いる金属膜
３１を例えば銅を成膜して形成する。成膜後、金属膜３
１を銅の応力降伏点±５０℃まで加熱し、この温度に所
定時間保持する。ここでは、２５０℃に１時間保持し
た。その後、上記金属膜３１を保持温度以上の結晶粒径
成長する温度に加熱することで金属膜３１の結晶粒径を
成長させる。ここでは、低誘電率絶縁膜２５として、有
機絶縁膜を用いているため、結晶粒径成長温度を４００
℃とした。この結晶粒径成長温度は３５０℃以上４３０
℃以下とするが、有機絶縁膜の耐熱温度によって、適
宜、上記温度範囲内で結晶粒径成長温度を選択する。
【００４３】その後、冷却を行う。そして第３の絶縁膜
２７上の余剰な金属膜３１、窒化タンタル膜等を除去
し、図６の（２）に示すように、凹部３０内に銅からな
る金属膜３１でプラグ３２と第２の配線３３を形成す
る。その後、酸化防止の窒化シリコン膜３４を形成す
る。
２７上の余剰な金属膜３１、窒化タンタル膜等を除去
し、図６の（２）に示すように、凹部３０内に銅からな
る金属膜３１でプラグ３２と第２の配線３３を形成す
る。その後、酸化防止の窒化シリコン膜３４を形成す
る。
【００４４】上記第１の半導体装置の製造方法では、金
属膜３１をその金属の応力降伏点±５０℃まで加熱して
この温度に所定時間保持する工程を備えていることか
ら、熱膨張量の少ない温度帯において金属膜３１の応力
降伏が完了する。その後、金属の応力降伏点±５０℃の
保持温度以上でかつ結晶粒径が成長する温度に加熱し、
この温度に保持することで金属膜３１の結晶粒径を成長
させる工程を備えていることから、金属膜３１の結晶が
安定な状態で高温熱処理が行われることになる。したが
って、金属膜３１を冷却した後に凹部３０内における空
孔の発生が低減されるので、凹部３０内の金属膜３１が
第２の配線３３やプラグ３２に利用される場合には、断
線不良等が防止される。
属膜３１をその金属の応力降伏点±５０℃まで加熱して
この温度に所定時間保持する工程を備えていることか
ら、熱膨張量の少ない温度帯において金属膜３１の応力
降伏が完了する。その後、金属の応力降伏点±５０℃の
保持温度以上でかつ結晶粒径が成長する温度に加熱し、
この温度に保持することで金属膜３１の結晶粒径を成長
させる工程を備えていることから、金属膜３１の結晶が
安定な状態で高温熱処理が行われることになる。したが
って、金属膜３１を冷却した後に凹部３０内における空
孔の発生が低減されるので、凹部３０内の金属膜３１が
第２の配線３３やプラグ３２に利用される場合には、断
線不良等が防止される。
【００４５】次に、本発明の第２の半導体装置の製造方
法に係る一実施の形態を示す概略構成断面図によって説
明する。
法に係る一実施の形態を示す概略構成断面図によって説
明する。
【００４６】図７に示すように、加熱することによって
軟化する有機絶縁膜のような第１の材料部４１と、金属
系材料（例えば銅若しくは銅合金）からなるもので第１
の材料部に接触して形成されている第２の材料部５１と
を備えた構造体を熱処理する工程を備えている半導体装
置の製造方法である。そして上記熱処理は第１の材料部
４１の軟化点未満に加熱して第２の材料部５１を応力降
伏とともに結晶成長させる。
軟化する有機絶縁膜のような第１の材料部４１と、金属
系材料（例えば銅若しくは銅合金）からなるもので第１
の材料部に接触して形成されている第２の材料部５１と
を備えた構造体を熱処理する工程を備えている半導体装
置の製造方法である。そして上記熱処理は第１の材料部
４１の軟化点未満に加熱して第２の材料部５１を応力降
伏とともに結晶成長させる。
【００４７】例えば、下地４０上に形成されている第１
の材料部４１にポリアリールエーテルのようないわゆる
低誘電率有機絶縁膜を用い、第１の材料部４１に形成し
た凹部４２（例えば溝もしくは溝と接続孔）に第２の材
料部５１を形成した構造において、熱処理を行う。この
熱処理は、第２の材料部５１を応力降伏とともに結晶成
長させる必要があり、また第１の材料部４１の軟化点よ
りも低い温度で行う必要がある。一例としては、３５０
℃以上４３０℃以下で行う。ここでは、ポリアリールエ
ーテルの軟化点が４３０℃であるため、熱処理は４００
℃で行う。また、この熱処理においても、第１の半導体
装置の製造方法と同様に、第２の材料部５１の応力降伏
点±５０℃まで加熱した後、その温度に例えば１時間保
持して結晶成長と応力降伏させ、その後、４００℃まで
加熱して結晶粒径成長を行う。
の材料部４１にポリアリールエーテルのようないわゆる
低誘電率有機絶縁膜を用い、第１の材料部４１に形成し
た凹部４２（例えば溝もしくは溝と接続孔）に第２の材
料部５１を形成した構造において、熱処理を行う。この
熱処理は、第２の材料部５１を応力降伏とともに結晶成
長させる必要があり、また第１の材料部４１の軟化点よ
りも低い温度で行う必要がある。一例としては、３５０
℃以上４３０℃以下で行う。ここでは、ポリアリールエ
ーテルの軟化点が４３０℃であるため、熱処理は４００
℃で行う。また、この熱処理においても、第１の半導体
装置の製造方法と同様に、第２の材料部５１の応力降伏
点±５０℃まで加熱した後、その温度に例えば１時間保
持して結晶成長と応力降伏させ、その後、４００℃まで
加熱して結晶粒径成長を行う。
【００４８】上記第２の半導体装置の製造方法では、第
１の材料部４１の軟化点未満（例えば４００℃）に加熱
して第２の材料部５１を応力降伏とともに結晶成長させ
る熱処理を行うことから、第１の材料部４１の変形が防
止される。よって、第２の材料部５１に空孔を発生させ
ることが低減される。また、熱膨張率の少ない低温帯
（応力降伏点±５０℃）にて結晶成長を完了しているの
で、その後の４００℃の高温帯熱処理においても強い圧
縮応力は発生しない。その結果、冷却後においても金属
膜からなる第２の材料部５１において空孔の発生が低減
される。
１の材料部４１の軟化点未満（例えば４００℃）に加熱
して第２の材料部５１を応力降伏とともに結晶成長させ
る熱処理を行うことから、第１の材料部４１の変形が防
止される。よって、第２の材料部５１に空孔を発生させ
ることが低減される。また、熱膨張率の少ない低温帯
（応力降伏点±５０℃）にて結晶成長を完了しているの
で、その後の４００℃の高温帯熱処理においても強い圧
縮応力は発生しない。その結果、冷却後においても金属
膜からなる第２の材料部５１において空孔の発生が低減
される。
【００４９】
【発明の効果】以上、説明したように本発明の金属膜の
形成方法によれば、金属膜をその金属の応力降伏点±５
０℃まで加熱してこの温度に所定時間保持するので、熱
膨張量の少ない温度帯において金属膜の応力降伏が完了
する。その後、金属の応力降伏点±５０℃の保持温度以
上でかつ結晶粒径が成長する温度に加熱することで金属
膜の結晶粒径成長を行うので、金属膜の結晶が安定な状
態で高温熱処理を行うことができる。
形成方法によれば、金属膜をその金属の応力降伏点±５
０℃まで加熱してこの温度に所定時間保持するので、熱
膨張量の少ない温度帯において金属膜の応力降伏が完了
する。その後、金属の応力降伏点±５０℃の保持温度以
上でかつ結晶粒径が成長する温度に加熱することで金属
膜の結晶粒径成長を行うので、金属膜の結晶が安定な状
態で高温熱処理を行うことができる。
【００５０】本発明の第１の半導体装置の製造方法によ
れば、金属膜をその金属の応力降伏点±５０℃まで加熱
してこの温度に所定時間保持するので、熱膨張量の少な
い温度帯において金属膜の応力降伏を完了することがで
きる。その後、金属の応力降伏点±５０℃の保持温度以
上でかつ結晶粒径が成長する温度に加熱することで金属
膜の結晶粒径成長を行うので、金属膜の結晶が安定な状
態で高温熱処理を行うことができる。したがって、金属
膜を冷却した後に凹部内における空孔の発生が低減でき
るので、凹部内の金属膜が配線やプラグに利用される場
合には、断線不良等を防止することができる。よって、
配線材料の導通不良等の初期特性や長期動作の信頼性の
向上を図ることができる。
れば、金属膜をその金属の応力降伏点±５０℃まで加熱
してこの温度に所定時間保持するので、熱膨張量の少な
い温度帯において金属膜の応力降伏を完了することがで
きる。その後、金属の応力降伏点±５０℃の保持温度以
上でかつ結晶粒径が成長する温度に加熱することで金属
膜の結晶粒径成長を行うので、金属膜の結晶が安定な状
態で高温熱処理を行うことができる。したがって、金属
膜を冷却した後に凹部内における空孔の発生が低減でき
るので、凹部内の金属膜が配線やプラグに利用される場
合には、断線不良等を防止することができる。よって、
配線材料の導通不良等の初期特性や長期動作の信頼性の
向上を図ることができる。
【００５１】本発明の第２の半導体装置の製造方法によ
れば、第１の材料部の軟化点未満に加熱して第２の材料
部を応力降伏とともに結晶成長させる熱処理を行うの
で、第１の材料の変形を防止することができる。また第
１の半導体装置の製造方法と同様なる効果も期待でき
る。すなわち、配線材料の導通不良等の初期特性や長期
動作の信頼性の向上を図ることができる。
れば、第１の材料部の軟化点未満に加熱して第２の材料
部を応力降伏とともに結晶成長させる熱処理を行うの
で、第１の材料の変形を防止することができる。また第
１の半導体装置の製造方法と同様なる効果も期待でき
る。すなわち、配線材料の導通不良等の初期特性や長期
動作の信頼性の向上を図ることができる。
【図１】本発明の金属膜の形成方法に係る一実施の形態
を示す応力と温度との関係図である。
を示す応力と温度との関係図である。
【図２】第１例の応力と温度との関係図である。
【図３】第２例の応力と温度との関係図である。
【図４】第３例の応力と温度との関係図である。
【図５】金属膜の成膜状態の相違による降伏現象の説明
図である。
図である。
【図６】本発明の第１の半導体装置の製造方法に係る一
実施の形態を示す概略構成断面図である。
実施の形態を示す概略構成断面図である。
【図７】本発明の第２の半導体装置の製造方法に係る一
実施の形態を示す概略構成断面図である。
実施の形態を示す概略構成断面図である。
【図８】課題を説明する熱処理における応力と温度との
関係図である。
関係図である。
【図９】熱処理の課題を説明する概略構成断面図であ
る。
る。
【図１０】有機絶縁膜を含む構成の熱処理の課題を説明
する概略構成断面図である。
する概略構成断面図である。
Ｂ…金属の応力降伏点±５０℃、Ｃ…金属膜の結晶粒径
が成長する温度
が成長する温度
フロントページの続き Ｆターム(参考） 4M104 AA01 BB04 BB32 CC01 DD16 DD52 DD53 DD77 DD79 EE08 EE14 EE18 FF18 FF22 HH12 HH20 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK03 KK07 LL08 MM01 MM02 MM05 MM12 MM13 NN06 NN07 PP27 PP28 PP33 QQ32 QQ37 QQ73 QQ84 QQ88 RR04 RR06 RR21 WW03 XX00 XX01 XX19
Claims (3)
- 【請求項１】 金属膜をその金属の応力降伏点±５０℃
まで加熱してこの温度に所定時間保持する工程と、 前記金属膜を前記保持温度以上の結晶粒径が成長する温
度に加熱することで前記金属膜の結晶粒径を成長させる
工程とを備えたことを特徴とする金属膜の形成方法。 - 【請求項２】 凹部が形成された絶縁膜上に該凹部を埋
め込むように配線に用いる金属膜を成膜する工程と、 前記金属膜をその金属の応力降伏点±５０℃まで加熱し
てこの温度に所定時間保持する工程と、 前記金属膜を前記保持温度以上の結晶粒径成長する温度
に加熱することで前記金属膜の結晶粒径を成長させる工
程とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項３】 加熱することによって軟化する第１の材
料部と、金属系材料からなるもので前記第１の材料部と
接触して形成されている第２の材料部とを備えた構造体
を熱処理する工程を備えた半導体装置の製造方法におい
て、 前記熱処理は前記第１の材料部の軟化点未満に加熱して
前記第２の材料部を応力降伏とともに結晶成長させるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123968A JP2002319550A (ja) | 2001-04-23 | 2001-04-23 | 金属膜の形成方法および半導体装置の製造方法 |
| US10/312,478 US6767822B2 (en) | 2001-04-23 | 2002-04-09 | Method of forming metallic film and method of producing semiconductor system |
| KR1020027017205A KR100864189B1 (ko) | 2001-04-23 | 2002-04-09 | 금속막의 형성 방법 및 반도체 장치의 제조 방법 |
| PCT/JP2002/003550 WO2002089194A1 (fr) | 2001-04-23 | 2002-04-09 | Procede de formation de film metallique et procede de fabrication de dispositif a semi-conducteur |
| TW091107314A TW541624B (en) | 2001-04-23 | 2002-04-11 | Metallic film forming method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123968A JP2002319550A (ja) | 2001-04-23 | 2001-04-23 | 金属膜の形成方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002319550A true JP2002319550A (ja) | 2002-10-31 |
Family
ID=18973440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001123968A Pending JP2002319550A (ja) | 2001-04-23 | 2001-04-23 | 金属膜の形成方法および半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6767822B2 (ja) |
| JP (1) | JP2002319550A (ja) |
| KR (1) | KR100864189B1 (ja) |
| TW (1) | TW541624B (ja) |
| WO (1) | WO2002089194A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012175109A (ja) * | 2011-02-17 | 2012-09-10 | Freescale Semiconductor Inc | 固定された導電性ビアおよびその製造方法 |
| JP2013150017A (ja) * | 2006-06-29 | 2013-08-01 | Agere Systems Inc | 半導体デバイス製造において金属欠陥を改善する方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE28964E (en) * | 1970-09-21 | 1976-09-14 | Brunswick Corporation | Ultrahigh strength steels |
| US4014716A (en) * | 1971-01-18 | 1977-03-29 | Essex International, Inc. | Wrought brass alloy having a low spring back coefficient and shape memory effect |
| US3977913A (en) * | 1972-12-01 | 1976-08-31 | Essex International | Wrought brass alloy |
| US3911819A (en) * | 1974-03-18 | 1975-10-14 | Alusuisse | Aluminum alloys for long run printing plates |
| US4109374A (en) * | 1975-08-28 | 1978-08-29 | Aluminum Company Of America | Superconductor composite and method of making the same |
| US4123923A (en) * | 1977-11-29 | 1978-11-07 | Presto Lock Company, Division Of Walter Kiddie & Company, Inc. | Combination lock |
| US4728372A (en) * | 1985-04-26 | 1988-03-01 | Olin Corporation | Multipurpose copper alloys and processing therefor with moderate conductivity and high strength |
| US4612166A (en) * | 1985-10-15 | 1986-09-16 | Olin Corporation | Copper-silicon-tin alloys having improved cleanability |
| JPS6344741A (ja) | 1986-08-12 | 1988-02-25 | Fujitsu Ltd | 配線金属層の形成方法 |
| JPH01298744A (ja) | 1988-05-27 | 1989-12-01 | Hitachi Ltd | 半導体装置の製造方法 |
| US5089057A (en) * | 1989-09-15 | 1992-02-18 | At&T Bell Laboratories | Method for treating copper-based alloys and articles produced therefrom |
| US5486244A (en) * | 1992-11-04 | 1996-01-23 | Olin Corporation | Process for improving the bend formability of copper alloys |
| US5495737A (en) | 1994-07-15 | 1996-03-05 | Cleveland State University | Elevated temperature metal forming lubrication |
| US5834374A (en) | 1994-09-30 | 1998-11-10 | International Business Machines Corporation | Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates |
| JPH1032203A (ja) * | 1996-07-17 | 1998-02-03 | Toshiba Corp | 半導体装置の製造方法 |
| KR100213447B1 (ko) * | 1996-12-06 | 1999-08-02 | 윤종용 | 반도체 소자의 금속 배선 형성방법 |
| US5853505A (en) * | 1997-04-18 | 1998-12-29 | Olin Corporation | Iron modified tin brass |
| JP3271757B2 (ja) | 1999-03-01 | 2002-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6241831B1 (en) * | 1999-06-07 | 2001-06-05 | Waterbury Rolling Mills, Inc. | Copper alloy |
| US6344129B1 (en) * | 1999-10-13 | 2002-02-05 | International Business Machines Corporation | Method for plating copper conductors and devices formed |
| US6548395B1 (en) * | 2000-11-16 | 2003-04-15 | Advanced Micro Devices, Inc. | Method of promoting void free copper interconnects |
-
2001
- 2001-04-23 JP JP2001123968A patent/JP2002319550A/ja active Pending
-
2002
- 2002-04-09 KR KR1020027017205A patent/KR100864189B1/ko not_active IP Right Cessation
- 2002-04-09 US US10/312,478 patent/US6767822B2/en not_active Expired - Fee Related
- 2002-04-09 WO PCT/JP2002/003550 patent/WO2002089194A1/ja active Application Filing
- 2002-04-11 TW TW091107314A patent/TW541624B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013150017A (ja) * | 2006-06-29 | 2013-08-01 | Agere Systems Inc | 半導体デバイス製造において金属欠陥を改善する方法 |
| JP2012175109A (ja) * | 2011-02-17 | 2012-09-10 | Freescale Semiconductor Inc | 固定された導電性ビアおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030148607A1 (en) | 2003-08-07 |
| US6767822B2 (en) | 2004-07-27 |
| KR100864189B1 (ko) | 2008-10-20 |
| KR20030095187A (ko) | 2003-12-18 |
| TW541624B (en) | 2003-07-11 |
| WO2002089194A1 (fr) | 2002-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168078A (en) | Method of making high density semiconductor structure | |
| US7700478B2 (en) | Intermediate anneal for metal deposition | |
| TW302513B (ja) | ||
| US8212346B2 (en) | Method and apparatus for reducing semiconductor package tensile stress | |
| JPH11135504A (ja) | 半導体装置の製造方法 | |
| JPH1126390A (ja) | 欠陥発生防止方法 | |
| JP4799715B2 (ja) | 多層メタリゼーション用低温アルミニウムリフロー | |
| US5539247A (en) | Selective metal via plug growth technology for deep sub-micrometer ULSI | |
| JP2002319550A (ja) | 金属膜の形成方法および半導体装置の製造方法 | |
| US6903000B2 (en) | System for improving thermal stability of copper damascene structure | |
| JP2003110016A (ja) | 半導体基板上への空中金属配線の形成方法 | |
| JP3504211B2 (ja) | 半導体装置の製造方法 | |
| KR100440470B1 (ko) | 반도체 소자 제조 방법 | |
| US20040087147A1 (en) | Fast ramp anneal for hillock suppression in copper-containing structures | |
| JP2006148046A (ja) | 半導体素子の製造方法 | |
| JP4949021B2 (ja) | 改良された安定化アニール方法 | |
| US20060003584A1 (en) | Nickel-silicon compound forming method, semiconductor device manufacturing method, and semiconductor device | |
| JPH0629282A (ja) | 半導体装置の製造方法 | |
| TW310453B (en) | Method of manufacturing a semiconductor device | |
| JPS5870556A (ja) | 半導体装置の製造方法 | |
| JPS61113229A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH05308070A (ja) | シリコン酸化膜形成法 | |
| JPH04158551A (ja) | 半導体装置の製造方法 | |
| JP2020181873A (ja) | 半導体装置とその製造方法 | |
| JPH01235253A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070911 |