Nothing Special   »   [go: up one dir, main page]

JP2002305213A - はんだ箔および半導体装置および電子装置 - Google Patents

はんだ箔および半導体装置および電子装置

Info

Publication number
JP2002305213A
JP2002305213A JP2001385445A JP2001385445A JP2002305213A JP 2002305213 A JP2002305213 A JP 2002305213A JP 2001385445 A JP2001385445 A JP 2001385445A JP 2001385445 A JP2001385445 A JP 2001385445A JP 2002305213 A JP2002305213 A JP 2002305213A
Authority
JP
Japan
Prior art keywords
solder
particles
electronic device
metal
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001385445A
Other languages
English (en)
Inventor
Tasao Soga
太佐男 曽我
Hideyoshi Shimokawa
英恵 下川
Toshiharu Ishida
寿治 石田
Tetsuya Nakatsuka
哲也 中塚
Masahide Okamoto
正英 岡本
Kazuma Miura
一真 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001385445A priority Critical patent/JP2002305213A/ja
Publication of JP2002305213A publication Critical patent/JP2002305213A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】本発明の目的は、全く新規なはんだおよびその
製造方法、またはそのはんだを用いた電子機器およびそ
の製造方法を提供することにある。 【解決手段】金属粒子としてCu等の粒子と、はんだ粒子
としてSnの粒子を含むはんだ材料を圧延して形成したは
んだ箔、また該はんだ箔を用いて接続した電子機器。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】はんだおよびはんだの製造方
法、またははんだ接続を用いる電子機器、電子装置およ
び電子機器、電子装置の製造方法に関する。特に、Sn-A
g-Cu系Pbフリーはんだ等に対する高温側の温度階層接続
を必要とするはんだ接続に適用して有効な技術に関す
る。
【０００２】
【従来の技術】Sn-Pb系はんだにおいては、高温系はん
だとしてPbリッチのPb-5Sn(融点：314〜310℃)、Pb-10S
n(融点：302〜275℃)等を330℃近傍の温度ではんだ付け
し、その後、このはんだ付け部を溶かさないで、低温系
はんだのSn-37Pb共晶(融点：183℃)で接続する温度階層
接続が可能であった。これらのはんだは、柔軟で変形性
に富み、このため破壊し易いSiチップ等を熱膨張係数の
異なる基板に接合することができた。このような温度階
層接続は、チップをダイボンドするタイプの半導体装置
や、チップをフリップチップ接続するＢＧＡ，ＣＳＰな
どの半導体装置などで適用されている。即ち、半導体装
置内部で使用するはんだと、半導体装置自身を基板に接
続するはんだとは温度階層接続されていることを意味す
る。
【０００３】
【発明が解決しようとする課題】現在、あらゆる分野に
おいて鉛フリー化が進んでいる。
【０００４】Pbフリーはんだの主流はSn-Ag共晶系(融
点：221℃)、Sn-Ag-Cu共晶系(融点：221〜217℃)、Sn-C
u共晶系(融点：227℃)になるが、表面実装におけるはん
だ付け温度は部品の耐熱性から低いことが望ましいが、
信頼性確保のためぬれ性を確保する必要性から、均熱制
御に優れた炉を用いても、基板内の温度ばらつきを考慮
すると、一番低い温度で可能なSn-Ag-Cu共晶系で235〜2
45℃くらいが実情である。従って、このはんだ付け温度
に耐えられる階層用はんだとしては、融点が少なくても
250℃以上である必要がある。現状で、これらのはんだ
と組合せて使用できる高温側の温度階層用Pbフリーはん
だはない。最も可能性のある組成として、Sn-5Sb(融
点：240〜232℃)はあるが、溶けてしまうので温度階層
用にはならない。
【０００５】また、高温系のはんだとしてAu-20Sn(融
点：280℃)は知られているが、硬く、コスト高のために
使用が狭い範囲に限定される。特に、熱膨張係数の異な
る材料へのSiチップの接続、大型チップの接続では、Au
-20Snはんだは硬いため、Siチップを破壊させる可能性
が高いため使用されていない。
【０００６】本発明の目的は、全く新規なはんだ接続に
よる電子機器（電子装置）および電子機器の製造方法を
提供することにある。また、電子機器の製造法において
必要となる温度階層接続におけるはんだ接続、特に高温
側のはんだ接続を提供することにある。また、本発明の
他の目的は、全く新規なはんだおよびその製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本願において開示される発明のうち、代表的なもの
の概要を簡単に説明すれば、次の通りである。金属の粒
子とはんだの粒子を含むはんだ材料を圧延して形成した
はんだ箔である。Snなどのめっき層を有する金属の粒子
を含むはんだ材料を圧延して形成したはんだ箔である。
金属の粒子とはんだの粒子を含むはんだ材料を圧延する
はんだ箔の製造方法である。Snなどのめっき層を有する
金属の粒子を含むはんだ材料を圧延するはんだ箔の製造
方法である。第一の電子部品と、第二の電子部品と、第
三の電子部品を有する電子装置であって、該第一の電子
部品と該第二の電子部品は、金属の粒子とはんだの粒子
を含む材料を圧延して形成したはんだ箔である第一のは
んだを用いて接続され、該第二の電子部品と該第三の電
子部品は該第一のはんだと異なる融点を有する第二のは
んだを用いて接続されているものである。上記電子装置
であって、該第一の電子部品と該第二の電子部品の接続
部において、金属の粒子は該金属とはんだ粒子により形
成される化合物により結びついているものである。第一
の電子部品と第二の電子部品を有する電子装置であっ
て、該第一の電子部品と該第二の電子部品ははんだ接続
部により接続されており、該はんだ接続部は、金属の粒
子と該金属の粒子の間を埋めているSn部分を有するもの
である。上記記載の電子装置であって、前記金属の粒子
は該金属とSnにより形成される化合物により結びついて
いるものである。上記はんだ箔または電子装置であっ
て、例えば金属の粒子がCuの粒子であり、はんだの粒子
がSnの粒子であるものである。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。Cu等の金属ボールとSn系はんだボールとを
約50%づつ配合して圧延すると、Cu粒子同志が接触し、S
nはその隙間に入り込んだ複合はんだが得られる。この
箔をチップと基板間に挟んで加圧、リフローすると複合
はんだ部はCuボール間がCu-Sn化合物で連結され、該複
合はんだ部とチップ及び基板間はCuボールとチップ電極
との化合物、Cuボールと基板端子との化合物形成によ
り、280℃の高温でも接合強度を確保する鉛フリー化し
た温度階層構造となる。これにより、鉛フリーはんだに
おいて、温度階層を設けた接続方法を提供することがで
きる。温度階層接続を考えると、既に接続した高温側の
はんだは、一部が溶融しても、他の残りの部分が溶融し
なければ、後付けのはんだ接続時のプロセスにおいて耐
えられる強度を十分に確保できる。我々は、金属ボール
（Cu、Ag、Au、表面処理したAl、Zn-Al系はんだ等)とは
んだボールとを分散混入したはんだ材料について研究を
進めている。このはんだ材料により接続しておけば、例
えば、後付けのはんだ接続時のプロセスであるSn-Ag-Cu
系はんだによるリフロー炉(max 250℃)を通したとして
も、接続部分におけるSnの部分は溶けるが、Cuボール
間、Cuボールとチップ間、Cuボールと基板間は融点の高
い金属間化合物(Cu6Sn5)で接続されているため、リフロ
ー炉(max 250℃)の設定温度では接続は保たれ十分な接
続強度を確保することができる。すなわち、Sn-Ag-Cu系
はんだに対する温度階層接続を実現することが出来る。
なお、この金属間化合物形成の効果はCu-Snに限らず、N
i-Sn(Ni3Sn4)、Ag-Sn(Ag3Sn)等の化合物、Au-Snでも同
様である。また、はんだはSnの代わりにInでも同様であ
る。合金層成長速度の違いはあるが、拡散により形成さ
れた合金層の融点は高く、形成されれば280℃で溶ける
ものではない。
【０００９】このはんだ材料による接続は、完全にはCu
同志が拘束されていない状態なので、例えばダイボンド
接続に用いても上下、左右に対するある程度の自由度が
あり、Cuとはんだの中間段階の機械的特性が期待でき、
温度サイクル試験でもSnによる耐熱疲労性とCu粒子（ボ
ール）によるクラック進展防止による高信頼性が期待で
きる。
【００１０】しかしながら、Cuボールとはんだボールと
を混合した複合ペーストでは、本来、Sn系はんだはCu上
にはぬれ拡がりが少ない性質を持つこと、かつ、Cuをぬ
らさなければならない部分が多く、Cuボールを完全にぬ
らせるとは限らないこと、更には、Cuとはんだボールと
が最初は架橋状態で拘束されているので、はんだが溶け
てもその部分が空間となって残るため、ボイドになる確
率が高いこと等が我々の研究が進むにつれて明らかとな
ってきた。このため、このペースト方式は必然的にボイ
ドが多くなるプロセスとなってしまい、接続用途によっ
ては不向きな材料となってしまう。電子部品を実装する
際にボイドが抜ければ良いが、例えばSiチップのダイボ
ンド、パワーモジュール接合などは面と面とを接続する
ような形態であるので構造的にボイドが抜けにくい。ボ
イドが残存すると、ボイドを原因とするクラックの発生
や、必要な熱拡散の阻害などの問題を引き起こしてしま
う。
【００１１】そこで、我々は、このはんだ材料を予め圧
延し易い形状の型に入れて真空中、還元性雰囲気中もし
くは不活性雰囲気中で、全体を均一に圧縮し、Sn系はん
だボールを金属ボール間に塑性流動させ、隙間をはんだ
（塑性変形後のＳｎ系はんだ）で充填した複合成型体と
し、これを圧延することで得られるはんだ箔を用いるこ
ととした。
【００１２】例えば、この複合成型体をSiチップなどの
ダイボンド用のはんだ箔に圧延して作製した場合、Cu-C
u等の金属ボール間は圧縮により接触しダイボンド時に
は金属ボール間は容易に金属間化合物を形成し、全体が
高融点の金属で有機的につながれ、280℃でも強度を確
保することを確認できた。当然のこととして、接続部分
において空隙は真空中で圧縮されて埋まっているので、
ボイドの少ない接続が可能である。窒素中での低温ホッ
トプレスを用いると、Cuボール及びSn系はんだボールの
粒径が大きい場合(約40μm)、Ｓｎ系はんだは97%以上の
空隙充填率を示すことを確認した。また、箔表面を適度
な膜厚のSnめっきを施すことで、酸化が著しい材料でも
酸化を防止することはできる。
【００１３】Cu箔リード同志をこのはんだで接合し、張
り合わせたラップ型継手を270℃で50mm/minの引張速度
で、せん断引張試験を行ったところ、約0.3kgf/mm2の値
が得られたことにより、高温での強度は十分確保してい
ることも確認した。
【００１４】本方式ははんだ材料内部の空間を金属ボー
ルで予め埋めてしまう方式であり、その分、ボイドは少
なく、従来のはんだ箔の場合と同レベルまたはそれ以下
のボイド率となることが予想される（大きなボイドはで
き難い構造である。）。従って、本方式によるはんだで
は、大面積ゆえにボイドレス化が重要課題であった、例
えばSiのダイボンド、パワーモジュール接合等に対して
好適な鉛フリー材料（鉛を積極的に含んでいない）とな
る。すなわち、温度階層接続などに好適な高信頼の高温
鉛フリー材料を提供することが出来る。
【００１５】更に、ペースト方式では酸化しやすいため
フラックスレス化が困難であったが、これにより解決す
ることもできる。すなわち、フラックス残さを嫌う分野
においては、ペースト方式で接続した後、フラックスの
洗浄が必要であったが、フラックスレス化により洗浄レ
ス化が可能になる。
【００１６】この他、望ましい融点を持つ硬い、剛性の
強いはんだ、例えばAu-20Sn,Au-(50〜55)Sn(融点：309
〜370℃),Au-12Ge(融点：356℃)等の場合でも、これら
を金属ボールとして使用し、さらに軟らかい、弾性のあ
るゴム粒子をSn,In等の軟らかいはんだボールとともに
分散混入させることにより、金属ボールに使用するはん
だの固相線温度が約280℃以上をもつことで、高温での
接続強度を有し、変形に対しては粒子間にある軟らかい
SnもしくはInもしくはゴムが緩和することができ、これ
らのはんだの弱点を補完する新たな効果が期待できる。
【００１７】以下、図面を参照して本発明の実施の形態
を詳細に説明する。なお、発明の実施の形態を説明する
ための全図において、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。
【００１８】図１は複合ボール（金属ボール、はんだボ
ール）で作る複合体金属の製作工程の概略を示し、(a)
は真空ホットプレスのカーボン治具１中に金属ボールで
あるCuボール２と、はんだボールであるSnボール３を入
れた状態で、(b)は真空ホットプレス後のはんだが塑性
流動した後の複合ボール塊の断面形状モデルで、SnとCu
は「海島構造」に変形している。(c)はその複合ボール
塊を更にロール５で圧延し、はんだ箔を作製しているモ
デルである。
【００１９】図では、10〜40μmのCuボールと10〜40μm
のSnボールとを体積比でCuボールが50〜60%になるよう
に配合した。Cuボールに対しては更に微細粒を入れて、
最密充填配合(例えば、三輪茂雄；粉体工学通論、P39、
1981/2/5、日刊工業新聞社)することによりCuボール間
の接触を多くすることは可能である。最密充填ならば理
論上Cuの体積比率は約74%になり、はんだは26%になる。
また、10μm以下の微細粒にしても可能であり、合金層
のネットワークが細かくなり、高密度で、ファインな接
続に向いている。一例として3〜8μmのCu ボールと10〜
40μm のSnボールの場合、3〜10μmのCu ボールと10〜4
0μm のSnボールの場合、あるいは5〜15μmのCu ボール
と10〜40μm のSnボールの場合、箔のはんだ充填密度は
下がるが、接続は良好な結果が得られている。なお、Cu
ボールおよびSnボール等の径（大きさ）については、
必ずしもすべての粒子が開示された大きさに含まれると
いうものではなく、発明の効果に影響のない範囲におい
て、開示された大きさよりも、大きい又は小さいボール
が含まれていても良いことは言うまでもない．これらの
ボールは窒素中で混合され、図１（a）に示すカーボン
治具でできた圧力容器の中に入れる。真空引きした後、
時間をかけて周囲から均一に圧力をかけていくと、Snの
みが塑性変形しながらCuボール間の隙間を埋めていく。
Snの融点は232℃であるが、室温でも時間をかけること
で流動させることは可能である。室温で隅々まで流動さ
せることが出来ない場合、若干（100〜150℃）、温度を
上げることで、容易に可能となる。この工程ではCuとSn
とは反応しない程、界面での拘束がないので自由度が上
がりSnは変形（流動）し易くなる。そして、この真空ホ
ットプレス等で形成された複合ボール塊は、更にロール
５で圧延されはんだ箔を得る。圧延することで、よりCu
ボール間の隙間がなくなり、結果としてボイドの少ない
はんだ箔を形成することが出来る。なお、前述の複合ボ
ール塊は、この場合、150μm（±10μm）厚さのはんだ
箔作製を目的としているので、それに近い形状の型に予
めしておくことが圧延率を下げられることから望まし
い。圧延率を上げると、Cu同志の接触部が増えるので、
接触面積向上による拘束が増す。従って、温度サイクル
等の変形に対応する柔軟性を持たすことを考慮すると、
接触部を少なくすることが望ましく、最終的な圧延率は
20%以下が好ましい。さらに圧延率は15〜20％がより好
ましい。
【００２０】なお、形成したはんだ箔で、Cu等が露出し
ている場合は、更にSnを0.5〜2μmの厚さにめっきする
ことで、露出部のCuの酸化を防止することが好ましい。
【００２１】作りやすさ、配合時に均一分散し易いこ
と、扱い易さ等の点ではCuボール及びはんだボールは球
状であることが好ましいが、必ずしも球状である必要は
ない。Cuボール表面の凹凸が激しいもの、棒状、針状、
繊維状、角状であるもの、樹枝状で合っても良く、ま
た、これらを組合せたものでも良く、接合後にCu同志が
絡み合えば良い。ただし、上記の圧縮によりCu同志で拘
束されすぎて自由度がきかなくなると、はんだ付け時に
クッション性なくなり、接続不良が生じ易くなるのであ
れば、ボール状よりもCuボールは表面に凹凸が激しいも
の、棒状、針状、繊維状、角状であるもの、樹枝状のも
の、またはこれらを組合せたものが好ましい。そして、
図２に示すように、Cu２、Sn３ボール以外に、耐熱性の
軟らかい弾性体であるメタライズした(無電解Niめっき-
Auめっき、もしくは無電解Niめっき-はんだめっき)プラ
スチックボール(ゴム)６を分散させ低ヤング率化してク
ッション性を確保することも出来る。図２(a)は圧延
前、(b)は圧延後を示す。樹脂ボール径は理想的には10
μm以下、望ましくは1μmレベルが良い。例えば0.5〜5
μmが望ましい。配合量としては体積で数%でも効果があ
る。本明細書において「金属」「はんだ」について「粒
子」「ボール」と２つの用語を用いているが、両者は、
上記説明からわかるようにほぼ同意義で用いている。強
いて区別をつけるとすれば、「粒子」は「ボール」を包
括したやや広い意味で用いている。
【００２２】次に、他の金属ボールの例としてAlを使用
する場合を説明する。
【００２３】高融点の金属は一般に硬いが、低コストで
柔らかい金属として純Alがある。純Al(99.99%)は柔らか
い（Hv17）が、通常はSnにぬれにくい。従って、Ni-Au
めっき、もしくはNi-Snめっき等を施すことが好まし
い。Al表面にスパッター等で薄くAuを被覆しても良い。
柔かい純Alの微細粒を作るのが爆発等の安全性の問題で
困難を伴うが、不活性雰囲気で製造し、即、表面にNi-A
uめっきを施すことで、大気中にAlを接触させないこと
で安全性を確保できる。なお、Al粒子は多少の酸化膜を
形成しても、めっき処理で除去できるので問題はない。
更には、圧延工程でもAlの酸化膜は破壊され易いのでAl
の新生面がでるので、接続にはそれほど影響されない。
なお、Al表面へのメタライズとしてこれらに限定される
ものでなく、はんだ箔を作製後、該はんだがCu、Ni等に
対してぬれて、高温で接合強度を確保することが必要で
ある。このため、Al粒子とNiめっきCu板間、及びAl粒子
とSiチップのNiめっき間でAｌ粒子上のメタライズとNi
とのSn化合物形成で連結することが必要である。
【００２４】複合ボール塊を得るに当たって、Alは真空
中であって特に高温で拡散し易いので、Ag入りのSnはん
だを使用する等でAlとの化合物を形成することができ
る。Ag以外にAlに反応し易いようにSnの中に微量のZn、
Cu、Ni、Sb等を入れてAl接続用のはんだとすることでも
良い。Snの中に微量のAg、Zn、Cu、Ni、Sb等を入れる場
合は、Al表面へのメタライズは不要であり、コスト上で
のメリットは大きい。
【００２５】Al表面を完全にぬらす場合と、まだら状に
ぬらすこともできる。これはメタライズの領域と関係
し、まだらにメタライズを形成するか全体に形成するか
による。まだら状にすれば応力がかかった場合、変形時
に拘束が小さくなることから変形し易く、かつ、ぬれて
いない部分は摩擦損出としてエネルギーを吸収してくれ
るので、変形能に優れた材料となる。当然、接合強度は
確保する。
【００２６】Alをボール状にする代わりに、20〜40μm
位のAl線にSn、Ni-Sn、Au等のめっきを施し、切断して
粒状、棒状にしたものを使用することも可能である。な
お、ボール状のAl粒子は窒素中でアトマイズ法などで低
コストで多量に製造することが可能である。
【００２７】次にAuボールについて説明する。
【００２８】複合ボール塊を得るに当たって、Auボール
についてはSn系はんだは容易にぬれるので短時間の接続
ならばメタライズの必要はない。但し、はんだ付け時間
が長いと、Snが顕著に拡散し、脆いAu-Sn化合物の形成
に不安が残る。このため、柔らかい構造とするにはAu拡
散の少ないInめっきなども有力であり、Ni、Ni-Au等をバ
リアにしても良い。バリア層は極力薄くすることで、Au
ボールが変形し易くなる。Auとの合金層成長が抑えられ
るメタライズ構成であれば、他の構成でも良い。圧延ま
では温度を抑えることで拡散を抑えられる。ダイボンド
で短時間で接合させる場合、粒界に生ずる合金層は薄い
ので、バリアを設けなくてもAuの柔軟性による効果は大
いに期待できる。AuボールとInはんだボールの組み合わ
せも可能である。
【００２９】次にAｇボールについて説明する。
【００３０】Agボールについても、Cuボール同様である
が、Ag3Sn化合物の機械的性質は悪くはないので、通常
プロセスでAg粒子間を化合物で連結することも可能であ
る。Cu等の中に混ぜた使用も可能である。
【００３１】次に金属ボールとして合金材料を使用する
場合を説明する。
【００３２】合金系の代表例としてZn-Al系、Au-Sn系等
がある。Zn-Al系はんだの融点は330〜370℃の範囲が主
で、Sn-Ag-Cu、Sn-Ag、Sn-Cu系はんだとの階層接続を行
うには適した温度域にあり、これらを金属ボールに使用
することが出来る。Zn-Al系の代表例として、Zn-Al-M
g、Zn-Al-Mg-Ga、Zn-Al-Ge、Zn-Al-Mg-Ge、更にはこれ
らにSn、In、Ag、Cu、Au、Ni等のいずれか一つ以上を含
有したものを含む。
【００３３】しかしながら、Zn-Al系は酸化が激しいこ
と、はんだの剛性が高いこと等のため、Siを接合した場
合Siチップに割れを起こす恐れが指摘されており（清水
他：「タ゛イアタッチ向けPbフリーはんだ用Zn-Ai-Mg-Ga合金」Ma
te99,1999-2）、単に複合ボール塊の金属ボールとして
使用するとこれらの課題を解決しなければならない。
【００３４】そこで、これらの課題をクリアする必要か
ら、はんだの剛性を下げるために、Ni-はんだめっきも
しくはAuめっきを施した耐熱性のプラスチックボールを
SnボールとZn-Al系ボールとともに均一に分散させて、
ヤング率の低減を図った。Snボールは全体の10〜50%混
入すると、Zn-Al系はんだ間に溶融したSnが入り込む。
この場合、一部はZn-Alボール同志が接合されるが、他
の部分は主に析出した低温の柔らかいSn-Zn相や、溶解
しないSnが存在する。変形はこのSn、Sn-Zn相とプラス
チックボールのゴムが分担する。
【００３５】実際にこのはんだ箔を用いて接続する場
合、例えばダイボンドした場合もその後に一部Sn層を残
すことにより、Snにより変形を吸収することができる。
プラスチックボールとSn層との複合作用により、更に剛
性を緩和することが期待できる。なお、この場合も、Zn
-Al系はんだの固相線温度は280℃以上を確保しているの
で、高温での強度上の問題はない。
【００３６】プラスチックボールはZn-Al系ボールに比
べて径を小さくし、均一に分散させることが望ましい。
変形時に柔らかい弾性を有する1μmレベルのプラスチッ
クボールが変形すれば、熱衝撃緩和、機械的衝撃緩和の
効果は大きい。プラスチックボールとして市販品の耐熱
性のものがある。Zn-Al系はんだのボール間にプラスチ
ックボールがほぼ均一に入るので、接続時の短時間の溶
融ではこの分散は大きくくずれない。この耐熱樹脂は熱
分解温度が約300℃なので、更に耐熱性のある材料が望
ましいが、時間の短いダイボンドの場合は問題はない。
【００３７】前述のように、真空中でホットプレスで成
型する場合、Snめっきしたプラスチックボール上のSnが
溶けない温度(Snの融点：232℃)で均等に圧縮させるこ
とで、塑性流動させる。このとき、Zn-Alボールは余り
変形しない。均一な圧縮により空間をプラスチックボー
ル、Sn等で均一に充填し、約150μmに圧延し、はんだ箔
を作製する。ダイボンドで使用するときは、ロールに巻
いて連続工程で供給することができる。
【００３８】Zn-Alは酸化され易いので、保管時のこと
も考慮すると、表面にCu置換のSnめっきを施すことが望
ましい。このSn、Cuは例えばダイボンド時にZn-Al系は
んだに溶解する。Snが表面に存在することで、例えば、
Cu電極上のNi-Auめっき上への接続が容易となる。Siチ
ップ側も例えば、Ti-Ni-Auメタライズに対しても同様に
容易に接合できる。200℃以上の高温下においては、Ni
とSnとの合金層(Ni3Sn4)の成長速度はCu-Sn以上に大で
あることから、化合物形成が不十分のために接合ができ
ないようなことはない。
【００３９】場合によっては、Zn-Al系はんだボールと
プラスチックボールとで複合ボール塊を構成しても良
い。
【００４０】なお、Zn-Al系はんだに、固相線温度が280
℃レベルを確保するレベルまで、Sn、In量を多く加える
階層接続は可能である。Sn、In等を多く入れると、一
部、Zn-Snの共晶等の低い相が部分的に生成されるが、
接合強度は骨格となっているZn-Al系の固相が担ってい
るので、高温での強度上の問題はない。
【００４１】ところで、Zn-Al系はんだにCuで置換したS
nめっきを施すと、Zn-Al系はんだの液相線温度以上に温
度を上げることで、Snは容易にぬれ拡がり、薄いCuを固
溶しながらZn-Al系はんだに溶解する。Snは多い(5％以
上)とZn-Al の中には固溶できず、粒界に低温のSn-Zn相
を析出してくる。意図的にSn相を多数分散析出させるこ
とで、変形はSn-Zn相で、接合強度はZn-Al系の固相で分
担させることができる。従って、Zn-Al系はんだボール
にSnめっきを施し、ボールに固溶できないSn相を意図的
に残すことにより、変形をSn層で吸収させ、Zn-Alの剛
性を緩和させることもできる。すなわち、接続した部分
のはんだの剛性を緩和させることができ、接続不良が少
なくなる。
【００４２】図３は前述のはんだ箔11を用いてAl2O3基
板13上のW-Cuめっきメタライズ(Niめっきでも良い)14に
Siチップ８をダイボンドする一例を示す。はんだ箔11の
代表例として、金属ボールがCｕで、はんだがSnの組合
せがある。Cuは比較的に軟らかく、Snとの反応が活発
で、金属間化合物(Cu6Sn5)の機械的性質は優れているの
で、厚く成長しても脆さは出にくい。万一、化合物成長
が顕著でその弊害が現れる場合、Sn中にCu等を微量添加
して合金層成長速度を抑えることは可能である。または
Cu上にNi、Ni-Au等の薄いNiめっきを施すことで合金層
成長を抑えることは可能である。ここでは、短時間のは
んだ付け時にCuボール間を金属間化合物で確実に連結す
ることが重要であり、反応を活発にすることが望まれる
ので、成長過剰が問題になることはない。それよりも、
Snとチップ及びSnと基板との接続において、Snのぬれ
性、ぬれ拡がり性の向上が重要である。このため、Sn中
に微量のCu、Bi添加による流動性の向上、表面張力の低
減によるぬれ性改良の効果が期待できる。他方、界面と
の強度向上のため、Ni、Ag、Zn等の微量添加の効果も期
待できる。なお、Snの融点向上にはSnの代わりにSn-Sb
(5〜10％)にすることで、Cu-Sn化合物、Ni-Sn化合物形
成ではんだ中のSb濃度が増して、246℃にはんだの融点
を向上させることができる。
【００４３】他の代表例として、Cuよりも更に軟らかい
純Alボールの場合、温度サイクルに対する変形能に優れ
る。課題はAlボールとチップ、基板のメタライズとの反
応である。Al表面にNiめっきもしくはNi-Auフラッシュ
めっきを施すことでAlボール間及びAlボールとNiめっき
のチップ間、Niめっきの基板間も同様にSnによる接合強
度は確保される。NiとSn間の金属間化合物は通常はNi3S
n4であり、200℃以上ではCu-Snの成長速度より速いので
反応不足の心配はない。CuとNiが同時に介在する個所で
は一部に（NiCu）3Sn4の混合した合金層が形成されるこ
ともある。Alボールにはんだが直接反応できるように、
Sn中にAg、Ni、Zn、Ti等を微量添加することにより、Al
ボール間の接続も接続条件しだいで可能である。
【００４４】Auのボールに対しても同様な対応が可能で
ある。Auは柔軟でSnとの化合物を形成し易いので、コス
トの面を除くと有力な組成である。但し、Snが多い系で
の化合物は融点が低いので、280℃以上の融点を持つた
めには、Snが55%以下の組成比であるAuSn、AuSn2の化合
物とする必要がある。このため、はんだ付け温度を高く
して、接合部はSnが少ない構成にすることが必要である
ことから、Siチップ側のメタライズに、例えば、Cr-Ni-
Snを設けることにより、Au-Sn、AuSnの形成が容易にな
る。Auボールにコスト低減等を考慮し、Cu、Al、Agボー
ル等を混ぜることも可能である。
【００４５】Agボールも同様に有力候補であり、高融点
のAg3Sn化合物の形成で280℃でも溶けない連結接続が可
能となる。
【００４６】次に、硬くて、融点の低いZn-Al系ボール
への適用例を示す。Zn-Al系は融点と脆さの点で、一般
にAl:3〜5%の範囲に落ち着き、更に融点を下げるためM
g、Ge、Ga等を入れ、更にSn、Inの添加で主に固相線温
度を下げる。そして、ぬれ性、強度確保なため、Cu、A
g、Ni等を入れる場合もある。これらの融点は280〜360
℃レベルである。例えば、Zn-4Al-2Mg-1Ag-10Snの場
合、はんだボールとしてSnボールを混合すると、両者が
溶融してもSnはZn-Al系ボールに一部が固溶する程度
で、残りの大部分はSnのままである。また、この場合、
はんだに固溶できない余分なSn、In等を粒子の状態で良
く分散させてはんだ中に孤立分散させることができるの
で、同様な効果が期待できる。Zn-Al系ボールにSnめっ
きを厚く施すこともSnを孤立分散させる一つの解であ
る。
【００４７】Zn-Al系ボールの場合、はんだ付け時に全
体が溶融するので、表面張力の作用などによる表面形状
が自然の形状になりやすい等の特徴がある。また、Zn-A
l系は表面酸化が激しいので、予熱過程を含めて酸化さ
せない工夫が必要になる。箔として使用する場合、表面
にCu(0〜0.2μm)-Sn(1μm)めっきを施すことで、酸化防
止の効果がある。なお、Zn-Al系ボール間にSnが存在す
ることで、温度サイクル時の変形に対し、Snが緩衝材の
役目を果たすが、それでも不充分の場合、微細なSnめっ
きプラスチックボールのゴムを分散混合することで更に
変形性、耐衝撃性を向上させることができ、ヤング率は
低下し、耐熱疲労性も向上させることができる。
【００４８】同様に硬く、かつ融点の低い合金系とし
て、Au-Sn系等があるが、同様な対応が可能である。
【００４９】使用したAl2O3基板13にはW(焼結)-Cuめっ
き(3μm)38(もしくはW-Niめっき)を施した電極が形成さ
れている。セラミック基板として他にムライト、ガラス
セラミック、ALN等がある。接続時にフラックスを使用
する場合、もしくは予熱段階から不活性雰囲気、あるい
は還元雰囲気で使用できるならば、Cu電極のままで良
い。
【００５０】使用したSiチップ８のサイズは5mm□であ
り、はんだ箔11のサイズは4mm□×t(厚さ)0.15である
が、チップ寸法の制約はなく、大型チップでも可能であ
る。後工程の２次リフローに対して、化合物層が高温で
の強度を確保し、その後の熱疲労に対してはSn系はんだ
主に寄与し、一部、応力的に厳しい個所では部分的に弾
性結合した個所が最大限の効果を発揮し、(一部耐えれ
ないところは破壊するが、)弾性結合がない場合に比べ
寿命は向上する。従って、化合物層で強く拘束されたイ
メージはなく、はんだ中で一部の化合物がネットワーク
状に形成すれば良い。大きな歪、応力がかかるチップ周
辺部では接合界面で化合物を形成させることで、強固な
接続のため破壊が起こりにくくなる。他方、同じ周辺部
位置のはんだ箔中央はネットワーク結合が少ないと、最
外周部にかかる応力、歪ははんだ箔中央のSnにかかるこ
とで、上下の界面部にかかるストレスが緩和できる。
【００５１】まず、Al2O3基板13は真空吸引により架台
に固定され、Siチップ８も真空吸引９により取付治具と
なる抵抗加熱体ツール7に保持される。そして、抵抗加
熱体ツール7を下降させるなどしてSiチップ８をはんだ
箔11を介してAl2O3基板１３と接触させ、加熱（max 380
℃）、加圧（初期に2kgf）により5秒間保持する。な
お、温度測定用熱電対16はツールのチップが接触する近
くに埋め込んであり、温度コントロールができる構成と
なっている。
【００５２】また、はんだ箔11の温度はその融点に達す
ると、瞬時にはんだ箔のSnなどが溶け、金属ボール間接
合に圧力が加わり溶け始める。そこで、金属ボール間接
合のつぶれ防止のため、設定温度に達すると抵抗加熱体
ツール７をはんだ箔11を加圧した時の位置を起点とし、
その位置からはんだ箔厚さに対して約10%(max20%)以下
にし、チップからのはんだのはみ出し量を制御してい
る。はんだ箔の厚さは熱疲労寿命に影響するので、80〜
150μm位にするのが一般的である。この、はんだ厚さ
と、チップ寸法に対するはんだ箔の寸法で、つぶれ量を
制御することになる。しかし、本方式はＣｕが半分入っ
て、しかもネットワーク状に連結されているので熱伝導
に優れるので、200〜250μmでも熱的には従来より優れ
る。
【００５３】Al2O3基板13の予熱15は約100℃とした。急
激な温度上昇、下降は継手に大きなストレスをかけるの
で、予熱は熱衝撃を緩和させる意味でも重要である。
【００５４】抵抗加熱体によるダイボンドの場合、接続
時のはんだ箔11の酸化を防止するため、局所的に周囲か
ら窒素10を吹き付ける機構としている。また、Siチップ
８を吸着する抵抗加熱体ツール７の周囲にも窒素10を吹
き付け、常に接合部が50〜100ppmレベルの酸素純度に保
たれるようにするのが良い。
【００５５】このはんだ箔であれば、水素炉もしくは窒
素等の不活性雰囲気炉でmax270℃前後でSiチップ等のダ
イボンド、パワーモジュール等の接合も可能である。炉
を使用する場合、max温度はSnの場合260℃から350℃ま
でも可能であるが、化合物の形成状態を考慮した条件選
定が必要である。
【００５６】図４は抵抗加熱体によるダイボンド、及び
水素炉もしくは窒素等の不活性雰囲気炉によるダイボン
ドした代表的な接合部の断面モデルを示す。このように
ダイボンドされたチップの上面からワイヤボンド等によ
り基板の端子に繋ぎ、キャップでチップを封止したり、
樹脂で封止して、さらには基板の周囲に小型のチップ部
品等を接続し(この場合の接続も端子に合った箔を、予
めチップ部品の電極等に仮付けしたものを基板に接続さ
せたり、または熱圧着したものを同時にリフロー炉で接
続することも可能である)、基板の裏面側等から外部接
続端子(通常はSn-3Ag-0.5Cu等のはんだで接合される)を
とることにより、モジュールが出来あがる。
【００５７】Cuボール2同志、Cuボールとチップ側のメ
タライズ44(例えばCr-Ni-Au；Auは大変薄いので実質はC
u-Sn-Ni間での合金層の形成)、Cuボールと基板側のメタ
ライズ42（例えばAg-Pd導体にNiめっき；Cu-Sn-Ni間で
の合金層の形成）、とはそれぞれ合金層がしっかり形成
され、連結状態を確保する。チップ側のメタライズの組
合せは多様であるが、はんだのSnと反応するのはCuかNi
が大部分である。表面層に主に酸化防止のためAuが使用
される場合があるが、0.1μmレベル以下でSnに固溶し、
合金層形成には関与しない。他方、基板側も同様に下地
は各種あるが、Snとの反応層はチップ同様NiもしくはCu
である。特殊な場合としてAg、Ag-Pt、Ag-Pd、Au-Pd等
の厚膜導体等もある。パワーもののダイボンドでは熱伝
導の面で、ボイドがあると特性に大きく影響を及ぼすた
め、ボイドレス化が最重要視される。はんだペーストの
場合はフラックスの反応、溶剤の揮発等によりガス量は
多いため、ガスが逃げ易い継手構造、例えば細長い端
子、小型のSiチップのダイボンド等に適用される。従っ
て、中、大型のSiチップのダイボンドでは、不活性雰囲
気で、フラックスレスではんだ箔を用いた抵抗加熱体に
よるダイボンド、もしくは水素炉もしくは窒素等の不活
性雰囲気炉によるダイボンドの使用が一般的である。な
お、本発明で作られたはんだ箔中に内蔵するボイドはCu
粒径が小さくなると多くなる傾向があるが、構造上粒径
以下に細かく分散するため、これまでの大きなボイドの
イメージはなく、特性への影響も少ないことが予想され
る。粒径が3〜8μmのCu粒子、Sn粒子を用いた場合、箔
でのはんだ充填率は約80%であった(ボイド率20%)。この
箔をSnめっきCu板に挟んで窒素雰囲気中でダイボンダー
で加圧接合すると、CuボールとCu板間はしっかりとCu6S
n5の金属間化合物が形成され、しかも、余分なSnははん
だ内部のミクロの空間部(ボイド)に吸収されて、良好な
接合部が得られることが分かった。断面観察結果でも、
接合前の箔の充填率に比べ、接合後の充填率は向上して
いることが確認された。これより、従来の課題であった
ボイドの問題は、本方式においてはそれほどの問題には
ならないことが分かった。なお、Cu粒子径を3μmレベル
もしくはそれ以下に微細化すると、はんだ付け温度が30
0℃以上の高い温度で接続したり、高温での保持時間が
長いとSnとの反応は活発のため、Cu粒子の形は崩れ、Cu
-Sn化合物の連結になることもありうるが、耐高温強度
等の特性自体は変わらない。特に反応を抑えたい場合は
化学Ni/Auめっき(高温でも化合物が厚く形成されにく
い)等を施したり、Ag粒子等を使用することも可能であ
る。Cu粒子が30μm レベルの粗大な場合、ボイド率は3%
以下であり、しかも分散したボイドであることから特性
には影響しないボイドと言える。
【００５８】ところで、上記実施例に示した工程で作製
したはんだ箔はリールに巻いて切断工程を含めて連続供
給できる。従って、温度階層を必要とする部品の封止
部、端子接続部の接続に使用する場合は、パンチング加
工、レーザ加工等でその形状に合わせたものを用いるこ
とができる。そして、その部品の封止部、端子接続部を
パルス方式の加圧型ヒートツールで窒素雰囲気下で加
熱、加圧することでフラックスレスで接続することがで
きる。予熱時の酸化防止、ぬれ性を確保するため、Snめ
っきされたはんだ箔が望ましい。ピッチが粗く、端子数
が少ない部品の接続などははんだ箔の載置、部品端子の
位置決め、パルス電流による抵抗加熱電極による加圧接
続などが容易でやり易い。
【００５９】図５(a)はフラックスを用いないで、窒素
雰囲気中でパルス加熱による抵抗加熱体でチップ8と中
継基板36の間に、図５(c)に示すような前述したはんだ
箔３９を載せてダイボンドした後、Au線のワイヤボンド
35で、チップ上の端子と中継基板36上の端子とを繋ぎ、
NiめっきしたAl等のキャップ23と中継基板36の間に箔を
載せ、窒素雰囲気中で抵抗加熱体でフラックスレスで封
止を行ったBGA、CSPタイプのチップキャリアの断面であ
る。はんだ箔は被接合体に仮固着して接合することもで
きる。なお、中継基板３６は図示しないスルーホールに
より上下間の電気的接続、すなわちチップ８と外部接続
端子との電気的接続を確保している。本構造は、通常の
モジュール構造の代表例であり、図示はしてないが中継
基板３６上には抵抗、コンデンサー等のチップ部品が搭
載されても良い。なお、高出力チップの場合、放熱の効
率から熱伝導性に優れるAlN中継基板を使用することが
好ましい。このモジュールの外部接続端子のはんだ組成
はSn-3Ag-0.5Cuで、端子ピッチが広い場合はボールで供
給され、ピッチが狭い場合はペーストで形成される。ま
た、Cu端子もしくはNi-Auめっき端子のままの場合もあ
る。モジュールはこの後、プリント基板上に搭載され、
Sn-3Ag-0.5Cuはんだ(融点：217〜221℃)ペーストで他の
部品と同時に、max240℃でリフロー接続されるが、前述
の通り、このリフロー温度でははんだ箔自体の接合は確
保されるので、高信頼にプリント基板上に接続すること
が出来る。すなわち、モジュール実装における接続とプ
リント基板上の接続とは温度階層接続を実現することが
出来る。外部接続端子の形態はさまざまであるが、いず
れにせよはんだ箔を用いることで外部接続端子とプリン
ト基板との接続に対して温度階層接続を実現することが
出来る。なお、本構造は、基板上に半導体チップをはん
だ箔よりダイボンド接続し、半導体チップの端子と基板
上の端子とをワイヤボンデングにより接続し、基板の裏
面に外部接続端子となるはんだボールを形成した、いわ
ゆるＢＧＡタイプの半導体装置についても適用出来るこ
とは言うまでもない。この場合、チップの搭載面には樹
脂モールドが施される。なお、接続部の外周部のぬれ性
をより良くするため、パルス加熱による抵抗加熱体で接
続後、更に窒素炉もしくは水素炉等でリフローをするこ
とで良好な継手が形成できる。
【００６０】図５(b)は、図５（a）に示した構造におい
て窒素雰囲気中でNiめっきしたAlフィン23を、中継基板
43に箔を載せ、抵抗加熱体でフラックスレスで封止を行
った例である。
【００６１】図５(b)左はCuボール,Snボールで作ってパ
ンチングで切り抜いたはんだ箔２４で、図５(b)右は窒
素雰囲気中でパルス加熱による抵抗加圧体41で、はんだ
箔40(左図のB-B′断面)とNiめっきしたAlフィン23を加
熱して中継基板上の端子部(Ni-Auフラシュ42)に封止す
るモデルの断面である。図５(b)右の状態で接続した後
は図５(a)の接合部24の形状になる。このはんだ箔も前
述同様、図５（C）にしめすようなものを用いた。
【００６２】なお、水素等の還元雰囲気炉でのフラック
スレスのリフロー接続も可能である。また、長期間の絶
縁性を確保できるロジンベースのフラックスの場合、腐
食の問題はないので洗浄レスのリフロー接続も製品によ
っては使用が可能である。
【００６３】ところで、リフローの課題は高融点の金属
ボールを用いる場合、はんだ箔の両面で拡散接続をし易
くするため、はんだ箔と接続される側とが接触している
状態を作ることがポイントであり、加圧して接触させる
ことが好ましいこととなる。従って、仮り付け工程もし
くは加圧工程があるプロセスを採用することが好まし
い。例えば、リード、部品の電極部に予め圧接等で固着
して供給しておくことと良い。なお、Zn-Al系の場合は
全てが溶けるタイプなので、その不安はない。
【００６４】図６はパワーモジュール接続に適用した例
である。Siチップ8は10mm□レベルの寸法を対象にする
場合が多い。このため、従来は軟らかいPbリッチ系高温
系はんだが使われてきた。Pbフリー化になるとSn-3.5Ag
(221℃)、Sn-0.7Cu(227℃)もしくはSn-5Sb(235℃)があ
る。Sbは環境に対する負荷の問題が有ることを考える
と、Sn-3.5Ag、 Sn-0.7Cu以外はないのが実情である。Z
n-Al系は硬いので、そのままではSiチップ割れを起こす
可能性が大である。
【００６５】この場合のはんだは階層接続用高温はんだ
と言うよりは、高発熱のため、従来のSn-5Sb等でも信頼
性を確保できないため、Pb-5Sn系を使ってきた経緯があ
る。高Pbはんだに代わるPbフリーのソフトソルダーはな
いので、本案がその代替となる。車では230℃レベルに
達する状態はまれに起こる程度が、要求仕様として示さ
れている。更には、260℃のリフローに耐えられること
も要求されている。この複合はんだは260℃のリフロー
時にSnは溶けるが金属間化合物がネットワークで連結さ
れているため、高温での強度は確保されている。なお、
220℃レベルの高温に曝す機会がある車等において、高
温での瞬時部分溶融防止にはSn系はんだとしてSn-(5〜
7)%Sbはんだ(融点：236〜243℃)ボールを使用すること
で、SnとCuボール間の反応、Snと基板端子(Cu,Ni)との
反応でSb濃度が10%以上になり、下限温度をSn(232℃)以
上の245℃レベルに上昇させることができる。このた
め、220℃になっても部分溶融の心配はなくなる。な
お、280℃での本方式のせん断強度は１Ｎ／mm2(0.1kgf
／mm2)以上を確保している。他方、Sn-Ag-Cu系はんだは
Sn-Pb共晶と異なり、強度が高く剛性が強く変形性に劣
ることにより、素子、部品等への悪影響が言われてい
る。このため、柔軟性のあるSn-In系、Sn-Cu-In系、Sn-
(0〜1)Ag-Cu、Sn-(0〜1)Ag-Cu-In系等のはんだを用いる
ことで、はんだの融点は200℃レベルに多少下がって
も、はんだ自体が変形に対応してくれるので、耐衝撃性
が要求される携帯用機器等の実装用の階層はんだとして
の応用が期待できる。当然ながら、２次のはんだ付け時
に必要な強度はネットワーク状に発達したCuとの化合物
連結で高温強度を確保し、特に、最大応力、歪がかかる
チップ、部品等の最外周部では基板の界面部ではCuボー
ルとの化合物形成で、界面近傍での破壊を阻止し、はん
だ内部で破壊するようなネットワーク形成が望ましい構
成である。
【００６６】そこで、ここではCuボールとSnボールのは
んだ箔を使用する。10〜30μmの軟Cuボールと10〜30μm
のSnボールを重量比で約１：１に混合して、真空中もし
くは還元雰囲気中でSnをCuボール間に塑性流動させ、更
に圧延してはんだ箔を作製する。または、3〜8μmの軟C
uボールと3〜8μmのSnボールを重量比で約１：１に混合
して、真空中もしくは還元雰囲気中でSnをCuボール間に
塑性流動させ、更に圧延してはんだ箔を作製してもよ
い。この箔を必要な寸法に切りだし、NiめっきしたCuリ
ード51とSiチップとの間、Siチップ８とNiめっき46を施
したCuデイスク板(もしくはMoデイスク板)48との間、Cuデ
イスク板48とWメタライズ上にNiめっき49を施したアルミ
ナ絶縁基板50との間、及び同上のアルミナ絶縁基板50と
電気Niめっき46を施したCuベース板49間に、該はんだ箔
を搭載し、280℃の水素炉で一括してリフロー接続し
た。これにより、Cuボール間、CuボールとCuリード間、
Cuボールとチップ間、CuボールとNiめっきCu板間、Cuボ
ールとNiめっきアルミナ絶縁基板間、CuボールとNiめっ
きCuベース間等のCuとNi金属間化合物による接合がなさ
れる。これで接続したものは、既に、耐高温の金属間化
合物(Cuの場合はCu6Sn5、Niの場合はNi3Sn4)で連結され
るので、260℃（260℃〜280℃でも可）で強度を保持
し、後工程のリフローで問題になることはない。この継
手を温度サイクル試験、パワーサイクル試験にかけて
も、これまでの高Pb入りはんだと同等な寿命を有するこ
とを確認できた。
【００６７】更に、Snめっきされたプラスチックボール
のゴムを分散させることで低ヤング率化により、より耐
熱衝撃性を向上させることができ、より大型Ｓｉチップ
の接合を可能にする。なお、パルス加熱方式のダイボン
ダーで窒素を吹き付け、max350℃、５秒間（5〜10秒間
でも可）で加圧接合する方式でも実装が可能である。ま
た、パルス加熱方式で仮付けし、界面での接触を確実に
した後、水素炉で一括してリフローすることで、外周部
のぬれ確保、接合界面の接続を確実にすることが可能で
ある。なお、チップ周辺部はスムーズなフィレットを形
成することが望ましいので、はんだ箔の外周部にSnだけ
の層を設けることも可能である。
【００６８】Cuボールの代わりに、Zn-Al系(Zn-Al-Mg、
Zn-Al-Ge、Zn-Al-Mg-Ge、Zn-Al-Mg-Ga等)はんだボール
にSn、In等のボール、更にはSnめっきされたプラスチッ
クボールのゴムを分散混入した圧延箔を用いた結果、同
様に耐温度サイクル性、耐衝撃性を緩和し、高信頼性を
確保することができる。Zn-Al系はんだのみでは硬く(約
Hv120〜160)、剛性が高いので大型Siチップは、容易に
破壊する恐れがある。そこで、一部、ボール周辺に軟ら
かい低温のSnの層、Inの層が存在することにより、ま
た、ゴムがボールの周囲に分散することにより、変形さ
せる効果がでて剛性を低下させ、信頼性を向上させるこ
とができる。
【００６９】また、低熱膨張フィラー(SiO2、AlN、イン
バー等)にNiめっき、Ni-Auめっきした粒子を混入するこ
とで、Si等に熱膨張係数が近づき、作用する応力が小さ
くなり長寿命化が期待できる。
【００７０】図７は携帯電話等に使用される信号処理用
に使われる高周波用ＲＦ(RadioFrequency)モジュールを
プリント基板に実装した例を示す。
【００７１】この種の形態は熱伝導性に優れた中継基板
に素子裏面をダイボンドし、ワイヤボンドで中継基板の
端子部にひきまわされる方式が一般的である。数個のチ
ップと周囲にＲ，Ｃ等のチップ部品を配し、ＭＣＭ(マ
ルチ・チップ・モジュール)化している例が多い。従来
のＨＩＣ(Hybrid IC)、パワーＭＯＳＩＣ等は代表例で
ある。モジュール基板材料としてSi薄膜基板、低熱膨張
係数で高熱伝導のAlN基板、低熱膨張係数のガラスセラ
ミック基板、熱膨張係数がGaAsに近いAl2O3基板、高耐
熱性で熱伝導を向上させたインバー等のメタルコア有機
基板等がある。
【００７２】図７(a)はSiのモジュール基板29 上にSiチ
ップ8を実装した例である。Siのモジュール基板29上で
はR、C等は薄膜で形成できるのでより高密度実装が可能
であり、主にSiチップ8のみフリップチップ実装され
る。プリント基板22への実装はQFP-LSI型で柔らかいCu
系リード20を介して行う。リード20とSi基板29との接続
は本案の切断したはんだ箔17を用いて、加圧、加熱して
行う。その後、シリコーン等の柔らかい樹脂19で最後に
保護、補強を行う。Siチップのはんだバンプ18 をSn-3A
g(融点：221℃)で構成し中継基板29に接続する。プリン
ト基板22へはSn-Ag-Cu系Pbフリーはんだ21により接続す
る。はんだバンプ18は、Sn-Ag-Cu系Pbフリーはんだ21の
リフロー時に再溶融してもプリント基板22への実装にお
けるSiチップ８の自重により変化することは殆どなく、
かつSi-Siの接続のため応力的負担はなく、信頼性上問
題はない。プリント基板22への実装が終わった後で、Si
チップ８上には保護のためシリコンゲル12等をコートす
ることも可能である。
【００７３】また、他の方法としてSiチップ８のはんだ
バンプ18をAuのボールバンプにして、中継基板29上に形
成する端子にSnめっきを施すと、熱圧着によりAu-Sn接
合を得ることができ、プリント基板22への実装における
250℃のリフロー温度では溶けることはなく、従って、
温度階層接続が可能であり、リフローに十分耐えられる
接合となる。
【００７４】はんだ箔17による接続は、前述の如く、Cu
などの金属ボール間に形成される金属間化合物により接
合が保たれており、プリント基板22への実装における25
0℃のリフロー温度においても強度を確保することが出
来る。これによって今までの大きな課題であった温度階
層をつけた鉛フリー接続を実現することが出来る。
【００７５】なお、Si基板に代えて、AlN基板、ガラス
セラミック基板、Al2O3基板等の厚膜基板を用いた場
合、R、C等のチップ部品の搭載は機能素子を作る上で必
要である。他方、厚膜ペーストでレーザートリミングに
よるR、C形成方法もある。厚膜ペーストによるR、Cの場
合、上記Si基板と同様な実装方式が可能である。
【００７６】図７(b)はGaAsチップ8を熱伝導性、機械的
特性に優れるAl2O3モジュール基板29を用いたモジュー
ルをAlフィン23のケースで絶縁封止した場合である。 G
aAsとAl2O3とは熱膨張係数が近いのでフリップチップ実
装は信頼性上問題はない。これらのチップ部品の端子接
続は端子面積が□0.6mm以上であれば、はんだ厚t；0.05
〜0.10の箔とし端子数の少ない素子、チップ部品に仮付
けして、あるいは基板側の端子に仮付けして、個別に抵
抗加熱体で窒素雰囲気の加圧接続で、あるいは還元雰囲
気もしくは不活性雰囲気のリフローでの接続が可能であ
る。また、はんだ厚t；0.15〜0.25の箔を用いることも
可能である。高出力対応には、ここでは示してないが、
チップ搭載法としては本案の箔を用い(チップ裏面8)、
ダイボンドし、端子はワイヤボンドする方法が一般的で
ある。
【００７７】Alフィン接続の場合はフィンの周囲を取り
巻く形状の箔を用い、窒素雰囲気で抵抗加熱体で加圧接
続する。図７(c)は左側が端子接続の例で、右側はAlフ
ィン23の例であり、共に該はんだ箔27をモジュール基板
の端子28とフィン接続部の端子間に挟んで接合する。こ
の時、はんだ箔は予め基板かフィンのどちらかに仮付け
しておくと良い。Alの場合は端子部はNiめっき等が施さ
れている。
【００７８】図７(d)はインバー等のCの有機基板32に実
装する段取りのモデルである。発熱チップは低熱膨張で
耐熱性に優れるメタルコアのポリイミド等の有機基板、
高密度実装に対応したビルドアップ基板等を使用すれ
ば、GaAsチップを直接に搭載することが可能である。高
発熱チップの場合、ダミーの端子を設け、直接熱がメタ
ルに伝導させることも可能である。
【００７９】なお、本案の素子への実施例として、ＲＦ
モジュールを取り上げたが、各種移動体通信機用のバン
ドパスフィルタとして使用されているＳＡＷ(弾性表面
波)素子構造、ＰＡ(高周波電力増幅器)モジュール、他
のモジュール、素子等に対しても同様に応用できる。ま
た、製品分野としては、携帯電話、ノートパソコン等に
限らずデジタル化時代を迎え、新たな家電品等に使用で
きるモジュール実装品を含む。
【００８０】図８はRFモジュール実装への応用を更に具
体化したものである。図８(a)はモジュールの断面図で
あり、図８(b)は上面に部材23を透かしてみた平面図の
モデルである。実際の構造は、電波を発生する約□２mm
チップ8のMOSFET素子がマルチバンド化に対応するた
め、数個フェースアップ接続で搭載されており、更に周
辺には効率良く電波を発生させる高周波回路がR,Cチッ
プ部品52等で形成されている。チップ部品も小型化さ
れ、1005等が使用されていて、モジュールの縦横寸法も
７×１４程度で高密度実装されている。ここでは、はん
だの機能面のみを考慮し、代表して素子を１個、チップ
部品を１個搭載したモデルの例で示す。なお、後述する
ようにチップ8、チップ部品52はAl2O3基板13にはんだ接
続されている。チップ8の端子はAl2O3基板13の有する電
極にワイヤボンデングにより接続され、さらにスルーホ
ール59、厚膜導体61を介して基板裏面の外部接続部とな
る厚膜電極60と電気的に接続される。チップ部品52は基
板13の有する電極と半田接続され、さらにスルーホール
59、配線61を介して基板裏面の外部接続部となる厚膜電
極60と電気的に接続される。図示はしていないが、チッ
プやチップ部品と接続する基板の有する電極62とスルー
ホール59とは配線により電気的に接続されている。モジ
ュール全体を覆う部材(Alフィン)23とAl2O3基板13と
は、かしめなどにより接合される。また、本モジュール
は、プリント基板などに対して外部接続部となる厚膜電
極60とのはんだ接続により実装されるものであり、温度
階層接続が必要となるものである。
【００８１】図９は図８に示す構造においてはんだ箔を
使用したSi(もしくはGaAs)チップのダイボンドを前提と
した４つのプロセスを示すフローチャート図である。
(1)、(2)のプロセスは1005等の小型のR、Cチップ部品に
対して、作業性から従来のAgペーストを選択する方式
で、(1)は基板表面が清浄な状態でフラックスレスで窒
素雰囲気で短時間ではんだ箔を用いてダイボンドした
後、ワイヤボンドし、その後、Agペーストでチップ部品
を接続する方式である。(2)は先にAgペーストでチップ
部品を接続する方式であり、樹脂硬化のために炉を用い
ると基板表面が汚れ、後工程のワイヤボンドに影響を及
ぼす恐れがあるので、その場合は洗浄してワイヤボンド
することになる。(3)は、同じく高温側の温度階層性を
確保するため、接合原理ははんだ箔と同様であるが、小
型のチップ部品に対しては作業性に優れる金属ボールと
はんだボールとの混合ペーストで供給する方式であり、
印刷でも、デイスペンサーでも可能である。リフロー後
洗浄し、高出力Siチップには極力ボイドレス化が要求さ
れるので、ボイドレス化に適しているはんだ箔のダイボ
ンドを行い、最後にワイヤボンドを行う。なお、(3)の
工程で先にダイボンド、ワイヤボンドを行えば、フラッ
クスの洗浄工程を省くことも可能である。(4)は先にダ
イボンド、ワイヤボンドする方式で、後工程で二つの考
え方がある。一つは、後工程で、チップ部品を一個づつ
窒素雰囲気でフラックスレスで接続する方式である。こ
の方式は時間がかかる欠点がある。そこで、もう一つ
は、(4)に示したプロセスで、チップ部品に対して、フ
ラックスを用いて仮付け程度にし、後でリフローで一括
接続する方式である。具体的には、ダイボンド、ワイヤ
ボンドした後、例えばCuボールとSnボールで構成され、
表面に約1μmのSnめっきを施した複合はんだ箔(予めチ
ップ部品にはNiめっきされている場合がほとんどで、そ
の場合はSnめっきは不要である)を、ほぼ電極寸法に切
断し、部品の電極部に加圧加熱(フラックスを用いても
良い)により仮固着させ、仮固着した該部品をAl2O3基板
上のW-Ni-Auめっき電極部に熱圧着ではんだが塑性変形
する程度に仮固着させることが好ましい。なお、個々の
部品を一個づつ、窒素雰囲気下でパルスの抵抗加熱体で
300〜350℃で5秒間押しつければ、確実に金属間化合物
が形成され、連結されて、260℃以上の高温でも強度を
保つことは言うまでもない。そして、リフロー炉(max27
0〜320℃)に通せば、圧着している部分はCu、Niともに
合金層の連結で繋がれる。この連結は完全である必要は
なく、どこかで繋がれていれば、強度は小さくても高温
時に問題になることはない。
【００８２】小型チップ部品は、素子ほどは高温になら
ないが、長期に使用した場合、Agペーストの劣化が問題
になる場合には、本発明の構成要素のはんだを用いるこ
とにより、高信頼性を確保できる。課題は小型のチップ
部品に対して、1個づつ確実に熱圧着で固着すると手間
がかかることである。
【００８３】図８（C）は、前述のモジュールをプリン
ト基板22にはんだ接続した例であり、モジュールのほ
か、電子部品52やＢＧＡタイプの半導体装置が半田接続
されている。半導体装置は、半導体チップ8を中継基板4
3上に前述のはんだ箔によりフェースアップの状態で接
続し、半導体チップ8の端子と中継基板43の有する端子
とをワイヤボンデイング35により接続したものであり、
その周りはレジン58により樹脂封止されている。また中
継基板43の下側にははんだボールバンプ21が形成されて
いる。はんだボールバンプ21には、例えばSn-2.5Ag-0.5
Cuのはんだが用いられる。なお、はんだボール３０とし
ては、Sn-(1〜2.5)Ag-0.5Cuが望ましく、例えばSn-1.0A
g-0.5Cuを用いても良い。また、その裏面にも電子部品
が半田接続されており、いわゆる両面実装の例となって
いる。
【００８４】実装の形態としては、まず、プリント基板
上の電極部分に、例えばSn-3Ag-0.5Cuはんだ(融点：217
〜221℃)ペーストを印刷する。そして、まず、電子部品
54の搭載面側から半田接続を行うために、電子部品54を
搭載し、max240℃でリフロー接続することで実現する。
次に、電子部品、モジュール、半導体装置を搭載し、ma
x240℃でリフロー接続することで両面実装を実現する。
このように、先に耐熱性のある軽い部品をリフローし、
後で、耐熱性のない、重い部品を接続するのが一般的で
ある。後でリフロー接続する場合、最初に接続した側の
はんだを再溶融させないことが理想である。
【００８５】前述の通り、この場合もプリント基板への
実装時のリフロー温度では、モジュール内の接続に用い
たはんだ箔自体の接合は確保されるので、モジュールや
半導体装置を高信頼にプリント基板上に接続することが
出来る。すなわち、半導体装置やモジュー内の接続とプ
リント基板上の接続との温度階層接続を実現することが
出来る。なお、プリント基板の両面を同一のはんだによ
り接続したが、電子部品54として1005等の重量のない小
型部品においては、電子部品、モジュール、半導体装置
のリフロー接続においてはんだが溶融したとしても、そ
れ自体が軽いため重力よりも表面張力の作用が勝り、落
下することはない。従って、最悪のケースを考えた場
合、基板の端子との金属間化合物はできずに単にSnで接
合されただけでも問題は起きない。なお、モジュール内
において実装した小型部品に対しては、Cu,Snを混合し
たはんだ箔を仮固着する方式より、Cu,Snを混合したは
んだペーストを使用する組合せが生産性を考慮すると望
ましい。
【００８６】次に、モータドライバーIC等の高出力チッ
プの樹脂パッケージへの適用例を示す。図１０(a)はリ
ードフレーム65と熱拡散板64とを張り合わせてかしめた
平面図で、かしめ個所63は２個所である。図１０(b)は
パッケージの断面図であり、図１０(c)はその一部の拡
大である。3Wレベルの発熱チップ8からの熱ははんだ47
を介してヘッダの熱拡散板(Cu系の低膨張複合材)64に伝
わる。リード材は例えば42Alloy系の材料で構成する。
【００８７】図１１はパッケージの工程図を示す。ま
ず、リードフレームと熱拡散板（ヒートシンク）をかし
め接合する。そして、かしめ接合された熱拡散板６４上
にはんだ(箔)４７を介して半導体チップ８をダイボンド
接続する。ダイボンド接続された半導体チップ８は、さ
らに図示するように、リード５６と金線３５などにより
ワイヤボンデングされる。その後、樹脂モールト゛され、ダ
ム57切断後、Sn系はんだめっきが施される。そして、リ
ード切断成形され、熱拡散板の切断が行われ完成する。
Siチップ8の裏面の電極は、Cr-Ni-Au、Cr-Cu-Au、Ti-Pt
-Au、Ti-Ni-Au等の一般に使用されるメタライズであれ
ば可能である。Auが多い場合も、Au-Snの融点の高いAu
リッチ側の化合物が形成されれば良い。チップのダイボ
ンドは窒素を吹き付けて、パルスの抵抗加熱体で、初期
加圧2kgf、350℃で5秒間で行った。はんだ厚の制御は初
期加圧時の位置(70μm膜厚)から10μm下がったところで
セットされ、耐熱疲労性向上のため、機構上、膜厚を確
保するシステムになっている。上記以外に、初期加圧１
kgf、350℃で5〜10秒間で行った。はんだ厚の制御は初
期加圧時の位置(150μm膜厚) から10μm下がったところ
でセットされても同様であった。高出力チップのため、
ボイド率低減が重要であり、目標の５％以下を達成でき
た。該はんだはCuボールが均一に分散された状態で入っ
ているため、構造的に大きなボイドが発生し難くなって
いる。厳しい熱疲労に対しても、Sn、Sn系はんだ自体の
耐熱疲労性は優れており、かつ変形性にも優れている。
更には、Cu粒子間、Cu粒子と電極間でネットワーク上に
金属間化合物が形成されるので、260℃以上の高温でも
強度を確保する。Cu粒子間等が強く結合し過ぎると(Cu
粒子間等で合金層形成面が多い)、拘束され自由度がな
くなり、強い弾性体結合になるので、素子等に対して良
くはない。適度の結合が存在する。特に、チップ周辺部
において、従来はんだでは応力集中する接合界面近傍で
破壊して、はんだ内部では破壊が起こり難い状況であっ
た。本方式では接合界面はCuボールとの反応で界面破壊
が起こり難く、はんだ内部で破壊できるネットワーク形
成にすることが可能である。ダイボンド、ワイヤボンド
後、樹脂モールドされ、ダム57切断され、リードにはSn
-Bi、Sn-Ag、Sn-Cu系のPbフリーはんだめっきが2〜8μm
施される。更に、リード切断成形され、不要な部分の熱
拡散板を切断して完成する。
【００８８】図１２は一般的なプラスチックパッケージ
に適用した例である。Siチップ裏面が42Alloyのタブ66
上にはんだ箔67（導電ペースト67）でを介して接着され
ている。素子はワイヤボンド35を通してリード56に繋が
れ、樹脂58でモールドされる。その後、リードにはPbフ
リー化に対応したSn-Bi系のめっきが施される。従来は
プリント基板実装に対して、融点；183℃のSn-37Pb共晶
はんだが使用できたので、max220℃でリフロー接続がで
きた。Pbフリー化になるとSn-3Ag-0.5Cu(融点；217〜22
1℃)でリフロー接続を行うことになるので、max240℃と
なり、最高温度が約20℃高くなる。このため、Siチップ
8と42Alloyのタブ66の接続に、従来の耐熱性の導電ペー
ストもしくは接着剤を使用すると高温での接着力は低下
し、その後の信頼性に影響することが予想される。そこ
で、導電ペーストの代わりに該はんだ箔を使用すること
で、max270〜350℃での高温での強度を確保するので、P
bフリーはんだによる階層接続が可能となる。このプラ
スチックパッケージへの応用は、Siチップとタブとを接
続するプラスチックパッケージ構造すべてに適用でき
る。構造上、Gull Wingタイプ、Flatタイプ、J-Leadタ
イプ、Butt-Leedタイプ。Leadlessタイプがある。
【００８９】図１３は複合はんだ箔にする前段階のモデ
ル構造の一例である。3〜15μmレベルのSnめっきしたCu
などの金属繊維69(高い温度での成型、圧延する場合はC
uとSnとの反応を抑えるためNi/Au等の表面処理を施して
も良い)を一列に敷いて、その上にSnなどのはんだボー
ル及びSnめっきしたCuなどの金属ボールとを適切な配合
(約50%)に混ぜたものを、成型、圧延して150〜250μmレ
ベルに加工した箔を作る。この中に、更に低ヤング率化
のためSnめっきした耐熱性のプラスチックボール、もし
くは金属ボールの一部としてCu/Snめっきされた低熱膨
張のシリカ、インバー等を加えても良い。成型、圧延し
た段階では、柔かいはんだボールは金属ボール、金属繊
維の隙間に入り『海島構造』の海の形を形成する。金属
繊維径は上記3〜15μmにこだわるものでなく、箔の中央
部で核になり、被接合体との接合界面では金属ボールが
主要な役目を果たす。連続圧延等において金属繊維をそ
の方向に向けることで、作業はやり易くなる。 なお、
金属繊維の代わりに細線化、低膨張化が可能なカーボン
繊維にCu(もしくはCu/はんだ)めっきしたもの、他にセ
ラミック、ガラス、インバー等の繊維にNi/Au、Ni/はん
だ、Cu(もしくはCu/はんだ)めっき等も可能である。
【００９０】図１３は箔の核となる金属繊維を一列に並
べた例であるが、図１４はクロスに並べたもの(角度は
自由)で安定した構造になる。クロスの隙間にSnなどの
はんだボール及びSnめっきしたCuなどの金属ボールとを
適切な配合(約50%)に混ぜたものを入れ込んだものであ
り、応用は図１３と同様に可能である。
【００９１】図１５は金網状の繊維71を用いた場合の箔
の断面であり、奥行き方向に伸びた金網断面を×印70で
示した。図１５(a)は金網とはんだで構成された箔であ
る。金網のメッシュを細かくするには限界があり、現状
の市販品の最小メッシュは325で、通過する粒径は44μm
と大きく、網を形成する線径も太いので、接合界面での
接触部面積が小さい(化合物形成域)ので、高温での強度
確保に課題がある。そこで金網70,71の隙間に、Snなど
のはんだボール及びSnめっきしたCuなどの金属ボール2
とを適切な配合(約50%)に混ぜたものを充填して作製し
た箔の断面を図１５(b)に示す。はんだ72は隙間に入り
込んだ構造になる。高温時の強度確保が必要な場合はCu
ボールを多目に配合し、被接合体との界面での化合物形
成に重点をおき、継手の熱疲労を重視する場合ははんだ
を多目に配合することで、はんだの耐熱疲労性に重点を
おく制御が可能である。なお、充填する金属ボールはボ
ールに限定するものでなく、後述の繊維等は有力であ
る。金属ボールとはんだとの配合比率も、金属の形状、
接触状態等にも関係し、大きく異なる可能性がある。
【００９２】図１６は紙を作るように細長い金属繊維73
をランダムに平坦化して、骨組を作り両側にSnなどのは
んだボール68及びSnめっきしたCuなどの金属ボール2と
を適切な配合(約50%)に混ぜたものを充填した状態のモ
デルである。図１６(a)は平面図で、図１６(b)は断面図
である。
【００９３】図１７は金属ボールの代わりに短冊金属繊
維、あるいは低膨張化が可能なカーボン繊維にCu(もし
くはCu/はんだ)めっきしたもの、他にセラミック、ガラ
ス、インバー等の繊維にNi/Au、Ni/はんだ、Cu(もしく
はCu/はんだ)めっき短冊繊維等が可能である。短冊繊維
にすることではんだの配合量を大幅に増やすことができ
る。また、隙間に金属ボールを混ぜて化合物形成による
ネットワークを強化することも可能である。金属ボール
だけでは拘束され、剛体構造になるが、このように短冊
状繊維を分散することで変形性と弾力性に富む構造が期
待でき、ダイボンド時、あるいは熱疲労に対しても良い
性能が得られるものと考える。短冊の長さは、箔の厚さ
を200μmとすれば1/10以下が望ましい。一例として、
径；１〜5μm、長さ；5〜15μmレベルの範囲にあること
が望ましい。以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。また、
上記実施例において開示した観点の代表的なものは次の
通りである。金属の粒子とはんだの粒子を含むはんだ材
料を圧延して形成したはんだ箔である。Snなどのめっき
層を有する金属の粒子を含むはんだ材料を圧延して形成
したはんだ箔である。金属の粒子とはんだの粒子を含む
はんだ材料を圧延するはんだ箔の製造方法である。Snな
どのめっき層を有する金属の粒子を含むはんだ材料を圧
延するはんだ箔の製造方法である。上記はんだ箔であっ
て、例えば金属の粒子がCuの粒子であり、はんだの粒子
がSnの粒子であるものである。CuとSnを有するをはんだ
に圧力を加えて形成したはんだ箔であって、Cuは粒子の
状態であり、Snは該Cu粒子の間を埋める状態であるもの
である。前記はんだ箔であって、該はんだ箔をリフロー
させるとCu粒子の表面の少なくとも一部はCu６Sn５によ
り覆われるものである。前記はんだ箔であって、Cu粒子
と塑性変形後のSnは該はんだ箔をリフローさせるとCu６
Sn５を含む化合物により結合されるものである。前記は
んだ箔であって、Cu粒子の粒径は１０〜４０μmである
ものである。前記はんだ箔であって、Cu粒子の粒径は３
〜１０μmであるものである。前記はんだ箔であって、
前記Cu粒子の表面にNiめっきもしくはNi/Auめっき層を
有するものである。前記はんだ箔であって、該箔の少な
くともCuが露出している部分をSnめっきするものであ
る。前記はんだ箔であって、該はんだ箔の厚さが８０μ
mから１５０μmであるものである。前記はんだ箔であっ
て、該はんだ箔の厚さが１５０μmから２５０μmである
ものである。前記はんだ箔であって、プラスチック粒子
を有するものである。前記はんだ箔であって、前記Cuよ
りも熱膨張係数が小さい他の粒子を有するものである。
前記はんだ箔であって、前記Cuよりも熱膨張係数が小さ
い他の粒子はインバー系、シリカ、アルミナ、AlN(窒化
アルミニウム)、SiCの粒子であるものである。なお、イ
ンバー(合金)とは、Fe（鉄）にNi(ニッケル)を34〜36％合金
したもので、線膨張係数が小さい。前記はんだ箔であっ
て、さらにInの粒子を含むものである。前記はんだ箔で
あって、Cu粒子とSn粒子を真空中、還元性雰囲気中もし
くは不活性雰囲気中で混合し、その後圧力をかけること
により箔状にしたものである。前記はんだ箔であって、
圧延率が１５％から２０％であるものである。前記はん
だ箔であって、金属繊維とはんだ粒子を含む材料を圧延
して形成したものである。Cuの金属繊維とSnの粒子を含
むはんだ材料を圧延して形成したはんだ箔である。前記
はんだ箔であって、該はんだ材料のうち、該Cuの金属繊
維は短冊状であるものである。Al、Au、Agのいずれかの
粒子とSnの粒子を含むはんだ材料を圧延して形成したは
んだ箔である。Zn−Al系合金、Au−Sn系合金の粒子とSn
の粒子を含むはんだ材料を圧延して形成したはんだ箔で
ある。また、はんだにぬれる単体金属、合金、化合物も
しくはこれらの混合物を含む金属ボールと、Sn、Inのど
ちらか一つ以上を含むはんだボールとを混合して、隙間
を埋めて圧入充填後、圧延したことを特徴とするはんだ
箔である。また、はんだにぬれる単体金属、合金、化合
物もしくはこれらの混合物を含む金属ボールと、Sn、In
のどちらか一つ以上を含むはんだボールとを混合して、
均等圧がかけられる予め圧延し易い型に入れ、隙間のな
いように均等に圧入させて埋め込んだ後、該複合体を圧
延して作製したはんだ箔である。また、前記記載のはん
だ箔であって、該はんだは、Sn、In以外にAg、Bi、Cu、
Zn、Ni、Pd、Au、Sb等のいずれか一つ以上を含むもので
ある。また、前記記載のはんだ箔であって、前記金属ボ
ールがCu、Cu合金、Cu6Sn5化合物、Ag、Ag-Sn化合物、A
u、Au-Sn化合物、Al、Al-Ag化合物、Aｌ-Au化合物、Zn-
Al系はんだ、もしくはこれらの混合物を含むボールであ
るものである。また、前記記載のはんだ箔であって、該
圧延箔、もしくははんだ複合材にSnめっき、もしくはSn
にBi、In、Ag、Au、Cu、Ni、Pdのいずれか一つ以上を含
有しためっきを施したものである。また、前記記載のは
んだ箔であって、該単体金属、合金、化合物もしくはこ
れらの混合物を含む金属ボールがぬれない場合は、表面
をNi、Ni-Au、Cu、Ag、Sn、Au等のめっき、もしくはこ
れらの複合めっき、もしくはこれらに更にSn系のめっき
等のはんだにぬれるメタライズを施したものである。ま
た、前記記載のはんだ箔であって、該単体金属、合金、
化合物もしくはこれらの混合物を含む金属ボールの最密
充填を考慮した粒度分布であるはんだ箔である。また、
前記記載のはんだ箔であって、複合はんだの剛性低減の
ため、表面にはんだがぬれるメタライズを施したプラス
チックボールを分散させたものである。また、前記記載
のはんだ箔であって、複合はんだの熱膨張係数低減のた
め、単体金属、合金、化合物もしくはこれらの混合物を
含む金属よりも低熱膨張係数を有する粒子であり、表面
にはんだをぬらすためのメタライズ、もしくはその上に
Sn、In等のはんだめっきを施して、分散させたものであ
る。また、前記記載のはんだ箔であって、低熱膨張係数
を有する粒子として、インバー系、シリカ、アルミナ、
AlN、SiC等であるものである。また、前記記載のはんだ
箔であって、該プラスチックボール素材として、ポリイ
ミド系樹脂、耐熱エポキシ系樹脂、シリコーン系樹脂、
各種ポリマービーズもしくはこれらを変成したもの、も
しくはこれらを混合したものである。また、前記記載の
はんだ箔であって、帯、線、ボール、塊状であるもので
ある。また、前記記載のはんだ箔であって、前記金属ボ
ールの代わりに金属繊維もしくは銅めっきしたカーボ
ン、ガラス、セラミック等の繊維を用いたもの、もしく
は該金属繊維の中に該金属ボールを分散混合したものを
用いたものである。また、前記記載のはんだ箔であっ
て、前記金属ボールの代わりに金属繊維もしくは銅めっ
きしたカーボン、ガラス、セラミック等の繊維をクロス
に重ねたこと、もしくは該クロスの繊維と該金属ボール
を分散したものを用いたものである。また、前記記載の
はんだ箔であって、前記金属ボールの代わりに金属繊維
もしくは銅めっきしたカーボン、ガラス、セラミック等
の繊維を網状にしたものを用いたもの、もしくは該網に
該金属ボールを分散したものである。また、前記記載の
はんだ箔であって、該繊維の径として１〜２０μm、望
ましくは３〜１５μmであるものである。また、前記記
載のはんだ箔であって、該金属ボールの代わりに金属短
繊維もしくは銅めっきしたカーボン、ガラス、セラミッ
ク等の短繊維を用いたこと、もしくは該短繊維に該金属
ボールを分散したものを用いたものである。また、前記
記載のはんだ箔であって、該短繊維の径として１〜１０
μm、望ましくは１〜５μm、アスペクト比(長さ／径)：
２〜５であるものである。第一の電子装置と、第二の電
子装置と、第三の電子装置を有する電子装置であって、
該第一の電子装置と該第二電子装置は、前記はんだ箔に
より接続され、該第二の電子装置と該第三の電子装置は
該第一のはんだと異なるはんだにより接続されているも
のである。半導体チップと、該半導体チップが配置され
るタブと、外部との接続端子となるリードとを備え、該
半導体チップの有する電極と該リードとがワイヤボンデ
ングにより接続された半導体装置であって、該半導体チ
ップと該タブは前記はんだ箔により接続されているもの
である。第一の電子部品と、第二の電子部品と、第三の
電子部品を有する電子装置であって、該第一の電子部品
と該第二の電子部品は、金属の粒子とはんだの粒子を含
む材料を圧延して形成したはんだ箔である第一のはんだ
を用いて接続され、該第二の電子部品と該第三の電子部
品は該第一のはんだと異なる融点を有する第二のはんだ
を用いて接続されているものである。第一の電子部品
と、第二の電子部品と、第三の電子部品を有する電子装
置であって、該第一の電子部品と該第二の電子部品は、
金属の粒子とはんだの粒子を有するをはんだ材料に圧力
を加えることにより、該金属は粒子の状態で、該はんだ
粒子は該金属の粒子の間を埋めた状態となる第一のはん
だを用いて接続され、該第二の電子部品と該第三の電子
部品は該第一のはんだと異なる融点を有する第二のはん
だを用いて接続されているものである。前記電子装置で
あって、前記第一のはんだにおけるはんだの粒子はSnで
あるものである。第一の電子装置と、第二の電子装置
と、第三の電子装置を有する電子装置であって、該第一
の電子装置と該第二の電子装置は、Snめっき層を有する
金属の粒子を含むはんだ材料を圧延して形成したはんだ
箔である第一のはんだを用いて接続され、該第二の電子
部品と該第三の電子部品は該第一のはんだと異なる融点
を有する第二のはんだを用いて接続されているものであ
る。第一の電子部品と、第二の電子部品と、第三の電子
部品を有する電子装置であって、該第一の電子部品と該
第二の電子部品は、Snめっき層を有する金属の粒子に圧
力を加えることにより、該金属は粒子の状態であり、該
Snは該金属の粒子の間を埋めた状態となる第一のはんだ
を用いて接続され、該第二の電子部品と該第三の電子部
品は該第一のはんだと異なる融点を有する第二のはんだ
を用いて接続されているものである。前記電子装置であ
って、前記第一のはんだにおける金属の粒子はCuである
ものである。前記電子装置であって、前記第一のはんだ
における金属の粒子はAl、Au、Agのいずれかの粒子であ
るものである。前記電子装置であって、前記第二のはん
だの融点は前記第一のはんだの金属の粒子の融点よりも
低いものである。前記電子装置であって、前記第一のは
んだに含まれるSnが融解すると、前記Cu粒子は該Snと反
応し、該Cu粒子はCu６Sn５を含む化合物により結合され
るものである。前記電子装置であって、前記金属の粒子
の径は１０〜４０μmであるものである。前記電子装置
であって、該第一のはんだの厚さが８０μmから１５０
μmであるものである。前記電子装置であって、さらに
前記第一のはんだはプラスチック粒子を有するものであ
る。前記電子装置であって、さらに前記第一のはんだは
前記金属の粒子より熱膨張係数が小さい他の粒子を有す
るものである。前記電子装置であって、前記第二のはん
だはSn−Ag−Cu系鉛フリーはんだであるものである。第
一の電子部品と第二の電子部品を有する電子装置であっ
て、該第一の電子部品と該第二の電子部品ははんだ接続
部により接続されており、該はんだ接続部は、金属の粒
子と該金属の粒子の間を埋めているSn部分を有するもの
である。前記電子装置であって、前記金属の粒子は該金
属とSnにより形成される化合物により結びついているも
のである。半導体チップと、該半導体チップが配置され
るタブと、外部との接続端子となるリードとを備え、該
半導体チップの有する電極と該リードとがワイヤボンデ
ングにより接続された半導体装置であって、該半導体チ
ップと該タブは金属の粒子とはんだの粒子とを混合した
はんだ箔を用いて接続されてものである。半導体チップ
と、該半導体チップが配置されるタブと、外部との接続
端子となるリードとを備え、該半導体チップの有する電
極と該リードとがワイヤボンデングにより接続された半
導体装置であって、該半導体チップと該タブは金属の粒
子とはんだの粒子を有するをはんだ材料に圧力を加える
ことにより、該金属は粒子の状態で、該はんだ粒子は該
金属の粒子の間を埋めた状態となる第一のはんだを用い
て接続されているものである。半導体チップと、該半導
体チップが配置されるタブと、外部との接続端子となる
リードとを備え、該半導体チップの有する電極と該リー
ドとがワイヤボンデングにより接続された半導体装置で
あって、該半導体チップと該タブは金属の粒子と該金属
の粒子の間を埋めているSn部分を有する接続部により接
続されているものである。前記半導体装置であって、前
記金属の粒子は該金属とSnにより形成される化合物によ
り結びついているものである。基板と該基板に実装され
ている受動部品および半導体チップを有するモジュール
であって、該半導体チップの電極と該基板の電極はワイ
ヤにより接続され、ワイヤボンディング接続されない該
半導体チップの面と該基板は金属の粒子と該金属の粒子
の間を埋めているSn部分を有する接続部により接続され
ているものである。前記モジュールであって、前記受動
部品と前記基板も金属の粒子と該金属の粒子の間を埋め
ているSn部分を有する接続部により接続されているもの
である。前記モジュールであって、前記基板は前記半導
体チップが実装される部分にスルーホールを有し、該ス
ルーホールの内部も金属の粒子と該金属の粒子の間を埋
めているはんだにより充填されているものである。
【００９４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）全く新規なはんだ接続による電子機器および電子
機器の製造方法を提供することができる。 （２）電子機器の製造方法において必要となる温度階層
接続におけるはんだ接続、特に高温側のはんだ接続を提
供することができる。 （３）全く新規なはんだおよびその製造方法を提供する
ことができる。
【図面の簡単な説明】
【図１】 複合ボールで作る複合体金属の製作工程の図
【図２】 弾性体のプラスチックボールを分散させた状
態の圧延前、後の断面モデルの図
【図３】 ダイボンドプロセスの一例を示す断面モデル
の図
【図４】 Cu、Sn配合はんだ箔によるダイボンド接続部
の断面モデルの図
【図５】 LSI、キャップを基板に接続する断面モデル
の図
【図６】 パワーモジュールの断面モデルの図
【図７】 モジュールをプリント基板に実装した断面モ
デルの図
【図８】 RFモジュール実装の断面のモデル図
【図９】 RFモジュール実装のプロセスを示すフローチ
ャート図
【図１０】 高出力樹脂パッケージの平面、断面モデル
図
【図１１】 高出力樹脂パッケージのプロセスを示すフ
ローチャート図
【図１２】 プラスチックパッケージの断面モデル図
【図１３】 金属繊維を用いて配合したモデルの平面
図、断面図
【図１４】 クロス金属繊維を用いたモデルの平面図
【図１５】 金網繊維を用いたモデルの断面図
【図１６】 細長い金属繊維をランダムに置いて平坦化
した平面図、断面図
【図１７】 短冊金属、非金属繊維を用いたモデルの断
面
【符号の説明】
1.カーボン治具 2.Cuボール 3.Snボール 4.Sn 5.ロール 6.プラスチックボー
ル 7.抵抗加熱体ツール 8.Siチップ 9.真空吸引穴 10.窒素 11.はんだ箔 12.シリコーンゲル 13.Al2O3基板 14.W(焼結)-Cuめっき
電極 15.予熱用ヒータ 16.窒素 17.Cu,Sn混合箔 18.バンプ 19.軟らかい樹脂 20.リード 21.はんだボールバンプ 22.プリント基板
23.Alフィン 24.フィンとの接合部 25.リードとの接合部 26.リード 27.はんだ箔 28.基板の端子 29.モジュール基板 30.端子 31.Cu 32.有機基板 33.Cuスルーホール導体 34.Ag-Pd導体 35.ワイヤボンド 36.AlN中継基板 37.接続端子 38.Cr-Cu-Au 39.ダイボンド 40.はんだ箔 41.加圧体 42.Ni-Auめっきメタ
ライズ 43.中継基板 44.Cr-Ni-Auメタライ
ズ 45.化学Niめっき 46.電気Niめっき 47.はんだ 48.Cuデイスク 49.Cuベース 50. Al2O3絶縁基板 51.Cuリード 52.チップ部品 53.Cuパッド 54.TQFP-LSI 55.Sn-Ag-Cu系はんだ 56.リード 57.ダム切断部 58.樹脂 59.スルーホール 60.W-Ni-Au厚膜電極 61.W-Ni(もしくはAg-
Pd、Ag)厚膜導体 62.Auめっき電極 63.かしめ部分 64.熱拡散板（ヘッダ） 65.リードフレーム 66.タブ 67.導電ペースト 68.はんだ 69.繊維 70.Cu網(横断面) 71.Cu網(長手断面) 72.はんだ(海) 73.細長い繊維 74.短冊繊維
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 25/00 Ｈ０１Ｌ 25/00 Ｂ Ｈ０５Ｋ 3/34 ５１２ Ｈ０５Ｋ 3/34 ５１２Ｃ (72)発明者 石田 寿治 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 中塚 哲也 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 岡本 正英 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 三浦 一真 東京都千代田区神田駿河台四丁目６番地 株式会社日立製作所モノづくり技術事業部 内 Ｆターム(参考） 5E319 AA03 AB01 AB05 AC01 BB01 CC33 GG20 5F047 AA00 AA03 AA11 AA14 BA05 BA17 BA19 BB03 BC00 CA02 FA52 FA62 5F067 AB03 BB12

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】第一の電子部品と、第二の電子部品と、第
    三の電子部品を有する電子装置であって、該第一の電子
    部品と該第二の電子部品は、金属の粒子とはんだの粒子
    を含む材料を圧延して形成したはんだ箔である第一のは
    んだを用いて接続され、該第二の電子部品と該第三の電
    子部品は該第一のはんだと異なる融点を有する第二のは
    んだを用いて接続されていることを特徴とする電子装
    置。
  2. 【請求項２】第一の電子部品と、第二の電子部品と、第
    三の電子部品を有する電子装置であって、該第一の電子
    部品と該第二の電子部品は、金属の粒子とはんだの粒子
    を有するをはんだ材料に圧力を加えることにより、該金
    属は粒子の状態で、該はんだ粒子は該金属の粒子の間を
    埋めた状態となる第一のはんだを用いて接続され、該第
    二の電子部品と該第三の電子部品は該第一のはんだと異
    なる融点を有する第二のはんだを用いて接続されている
    ことを特徴とする電子装置。
  3. 【請求項３】請求項１または２に記載の電子装置であっ
    て、前記第一のはんだにおけるはんだの粒子はSnである
    ことを特徴とする電子装置。
  4. 【請求項４】第一の電子装置と、第二の電子装置と、第
    三の電子装置を有する電子装置であって、該第一の電子
    装置と該第二の電子装置は、Snめっき層を有する金属の
    粒子を含むはんだ材料を圧延して形成したはんだ箔であ
    る第一のはんだを用いて接続され、該第二の電子部品と
    該第三の電子部品は該第一のはんだと異なる融点を有す
    る第二のはんだを用いて接続されていることを特徴とす
    る電子装置。
  5. 【請求項５】第一の電子部品と、第二の電子部品と、第
    三の電子部品を有する電子装置であって、該第一の電子
    部品と該第二の電子部品は、Snめっき層を有する金属の
    粒子に圧力を加えることにより、該金属は粒子の状態で
    あり、該Snは該金属の粒子の間を埋めた状態となる第一
    のはんだを用いて接続され、該第二の電子部品と該第三
    の電子部品は該第一のはんだと異なる融点を有する第二
    のはんだを用いて接続されていることを特徴とする電子
    装置。
  6. 【請求項６】請求項１から５のいずれか１項に記載の電
    子装置であって、前記第一のはんだにおける金属の粒子
    はCuであることを特徴とする電子装置。
  7. 【請求項７】請求項１から５のいずれか１項に記載の電
    子装置であって、前記第一のはんだにおける金属の粒子
    はAl、Au、Agのいずれかの粒子であることを特徴とする
    電子装置。
  8. 【請求項８】請求項１から５のいずれか１項に記載の電
    子装置であって、前記第二のはんだの融点は前記第一の
    はんだの金属の粒子の融点よりも低いことを特徴とする
    電子装置。
  9. 【請求項９】請求項６に記載の電子装置であって、前記
    第一のはんだに含まれるSnが融解すると、前記Cu粒子は
    該Snと反応し、該Cu粒子はCu６Sn５を含む化合物により
    結合されることを特徴とする電子装置。
  10. 【請求項１０】請求項１から５のいずれか１項に記載の
    電子装置であって、前記金属の粒子の径は１０〜４０μ
    mであることを特徴とする電子装置。
  11. 【請求項１１】請求項１から５のいずれか１項に記載の
    電子装置であって、該第一のはんだの厚さが８０μmか
    ら１５０μmであることを特徴とする電子装置。
  12. 【請求項１２】請求項１から５のいずれか１項に記載の
    電子装置であって、さらに前記第一のはんだはプラスチ
    ック粒子を有することを特徴とする電子装置。
  13. 【請求項１３】請求項１から５のいずれか１項に記載の
    電子装置であって、さらに前記第一のはんだは前記金属
    の粒子より熱膨張係数が小さい他の粒子を有することを
    特徴とする電子装置。
  14. 【請求項１４】請求項１から１３のいずれか１項に記載
    の電子装置であって、前記第二のはんだはSn−Ag−Cu系
    鉛フリーはんだであることを特徴とする電子装置。
  15. 【請求項１５】第一の電子部品と第二の電子部品を有す
    る電子装置であって、該第一の電子部品と該第二の電子
    部品ははんだ接続部により接続されており、該はんだ接
    続部は、金属の粒子と該金属の粒子の間を埋めているSn
    部分を有することを特徴とする電子装置。
  16. 【請求項１６】請求項１５に記載の電子装置であって、
    前記金属の粒子は該金属とSnにより形成される化合物に
    より結びついていることを特徴とする電子装置。
  17. 【請求項１７】半導体チップと、該半導体チップが配置
    されるタブと、外部との接続端子となるリードとを備
    え、該半導体チップの有する電極と該リードとがワイヤ
    ボンデングにより接続された半導体装置であって、該半
    導体チップと該タブは金属の粒子とはんだの粒子とを混
    合したはんだ箔を用いて接続されていることを特徴とす
    る半導体装置。
  18. 【請求項１８】半導体チップと、該半導体チップが配置
    されるタブと、外部との接続端子となるリードとを備
    え、該半導体チップの有する電極と該リードとがワイヤ
    ボンデングにより接続された半導体装置であって、該半
    導体チップと該タブは金属の粒子とはんだの粒子を有す
    るをはんだ材料に圧力を加えることにより、該金属は粒
    子の状態で、該はんだ粒子は該金属の粒子の間を埋めた
    状態となる第一のはんだを用いて接続されていることを
    特徴とする半導体装置。
  19. 【請求項１９】半導体チップと、該半導体チップが配置
    されるタブと、外部との接続端子となるリードとを備
    え、該半導体チップの有する電極と該リードとがワイヤ
    ボンデングにより接続された半導体装置であって、該半
    導体チップと該タブは金属の粒子と該金属の粒子の間を
    埋めているSn部分を有する接続部により接続されている
    ことを特徴とする半導体装置。
  20. 【請求項２０】請求項１９に記載の半導体装置であっ
    て、前記金属の粒子は該金属とSnにより形成される化合
    物により結びついていることを特徴とする半導体装置。
  21. 【請求項２１】基板と該基板に実装されている受動部品
    および半導体チップを有するモジュールであって、該半
    導体チップの電極と該基板の電極はワイヤにより接続さ
    れ、ワイヤボンディング接続されない該半導体チップの
    面と該基板は金属の粒子と該金属の粒子の間を埋めてい
    るSn部分を有する接続部により接続されていることを特
    徴とするモジュール。
  22. 【請求項２２】請求項２１に記載のモジュールであっ
    て、前記受動部品と前記基板も金属の粒子と該金属の粒
    子の間を埋めているSn部分を有する接続部により接続さ
    れていることを特徴とするモジュール。
  23. 【請求項２３】請求項２１または２２に記載のモジュー
    ルであって、前記基板は前記半導体チップが実装される
    部分にスルーホールを有し、該スルーホールの内部も金
    属の粒子と該金属の粒子の間を埋めているはんだにより
    充填されているされていることを特徴とするモジュー
    ル。
  24. 【請求項２４】請求項２１に記載のはんだ箔であって、
    該接続部はCuにSn層をめっき形成した粒子を含むはんだ
    材料を圧延して形成したはんだ箔を用いたことを特徴と
    するはんだ箔。
JP2001385445A 2000-12-21 2001-12-19 はんだ箔および半導体装置および電子装置 Pending JP2002305213A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001385445A JP2002305213A (ja) 2000-12-21 2001-12-19 はんだ箔および半導体装置および電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000393267 2000-12-21
JP2000-393267 2000-12-21
JP2001385445A JP2002305213A (ja) 2000-12-21 2001-12-19 はんだ箔および半導体装置および電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004063398A Division JP4432541B2 (ja) 2000-12-21 2004-03-08 電子機器

Publications (1)

Publication Number Publication Date
JP2002305213A true JP2002305213A (ja) 2002-10-18

Family

ID=26606559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001385445A Pending JP2002305213A (ja) 2000-12-21 2001-12-19 はんだ箔および半導体装置および電子装置

Country Status (1)

Country Link
JP (1) JP2002305213A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307187A (ja) * 2001-02-09 2002-10-22 Taiho Kogyo Co Ltd 鉛フリーはんだ及びはんだ継手
WO2004088725A2 (de) * 2003-04-01 2004-10-14 Infineon Technologies Ag Verfahren zum mehrstufigen herstellen von diffusionslötverbindungen für leistungsbauteile mit halbleiterchips
WO2005002780A1 (ja) * 2003-07-07 2005-01-13 Ishikawajima-Harima Heavy Industries Co., Ltd. ロウ材シート及びその製造方法
JP2005252030A (ja) * 2004-03-04 2005-09-15 Hitachi Metals Ltd 鉛フリー半田材料および半田材料の製造方法
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP2005254254A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 無鉛はんだ、無鉛はんだの製造方法および電子部品
JP2006049456A (ja) * 2004-08-03 2006-02-16 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
WO2007032429A1 (ja) * 2005-09-15 2007-03-22 Senju Metal Industry Co., Ltd. フォームはんだとその製造方法
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
JP2010226115A (ja) * 2010-03-29 2010-10-07 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2010539683A (ja) * 2007-09-11 2010-12-16 ダウ コーニング コーポレーション 複合材料、該複合材料を含む放熱材料、ならびにそれらの調製方法および使用
JP2011086768A (ja) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp 電力半導体装置とその製造方法
JP2011138968A (ja) * 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
JP2011159544A (ja) * 2010-02-02 2011-08-18 Nec Corp 給電構造
JP2014123745A (ja) * 2014-01-06 2014-07-03 Hitachi Power Semiconductor Device Ltd 自動車用パワーモジュール。
US8790472B2 (en) 2004-06-08 2014-07-29 Senju Metal Industry Co., Ltd. Process for producing a solder preform having high-melting metal particles dispersed therein
JP2016219479A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2017107925A (ja) * 2015-12-08 2017-06-15 日立化成株式会社 熱電変換モジュールおよびその製造方法
US10081852B2 (en) 2005-09-15 2018-09-25 Senju Metal Industry Co., Ltd. Solder preform and a process for its manufacture
CN113399770A (zh) * 2021-06-23 2021-09-17 丁军燕 一种基于感应加热的泡沫铝材焊接装置
KR20220136182A (ko) * 2021-03-31 2022-10-07 센주긴조쿠고교 가부시키가이샤 프리폼 땜납 및 그의 제조 방법, 및 땜납 조인트의 제조 방법
WO2024047959A1 (ja) * 2022-08-30 2024-03-07 学校法人早稲田大学 半導体装置及び接合方法

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307187A (ja) * 2001-02-09 2002-10-22 Taiho Kogyo Co Ltd 鉛フリーはんだ及びはんだ継手
WO2004088725A2 (de) * 2003-04-01 2004-10-14 Infineon Technologies Ag Verfahren zum mehrstufigen herstellen von diffusionslötverbindungen für leistungsbauteile mit halbleiterchips
WO2004088725A3 (de) * 2003-04-01 2004-12-16 Infineon Technologies Ag Verfahren zum mehrstufigen herstellen von diffusionslötverbindungen für leistungsbauteile mit halbleiterchips
US7851910B2 (en) 2003-04-01 2010-12-14 Infineon Technologies Ag Diffusion soldered semiconductor device
US7387230B2 (en) 2003-07-07 2008-06-17 Ishikawajima-Harima Heavy Industries Co., Ltd. Brazing filter metal sheet and method for production thereof
WO2005002780A1 (ja) * 2003-07-07 2005-01-13 Ishikawajima-Harima Heavy Industries Co., Ltd. ロウ材シート及びその製造方法
AU2003296160B2 (en) * 2003-07-07 2007-08-30 Ishikawajima-Harima Heavy Industries Co., Ltd. Brazing filler metal sheet and method for production thereof
JP2005252030A (ja) * 2004-03-04 2005-09-15 Hitachi Metals Ltd 鉛フリー半田材料および半田材料の製造方法
JP2005252029A (ja) * 2004-03-04 2005-09-15 Renesas Technology Corp 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP4639607B2 (ja) * 2004-03-04 2011-02-23 日立金属株式会社 鉛フリー半田材料およびＰｂフリー半田材料の製造方法
JP2005254254A (ja) * 2004-03-09 2005-09-22 Toshiba Corp 無鉛はんだ、無鉛はんだの製造方法および電子部品
US8790472B2 (en) 2004-06-08 2014-07-29 Senju Metal Industry Co., Ltd. Process for producing a solder preform having high-melting metal particles dispersed therein
JP2006049456A (ja) * 2004-08-03 2006-02-16 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP4599929B2 (ja) * 2004-08-03 2010-12-15 富士電機システムズ株式会社 電力用半導体装置の製造方法
JP2007067158A (ja) * 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
US8421232B2 (en) 2005-08-31 2013-04-16 Hitachi, Ltd. Semiconductor device and automotive ac generator
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
US7964492B2 (en) 2005-08-31 2011-06-21 Hitachi, Ltd. Semiconductor device and automotive AC generator
JP2013099789A (ja) * 2005-09-15 2013-05-23 Senju Metal Ind Co Ltd フォームはんだ
JP5245410B2 (ja) * 2005-09-15 2013-07-24 千住金属工業株式会社 フォームはんだとその製造方法
WO2007032429A1 (ja) * 2005-09-15 2007-03-22 Senju Metal Industry Co., Ltd. フォームはんだとその製造方法
US10081852B2 (en) 2005-09-15 2018-09-25 Senju Metal Industry Co., Ltd. Solder preform and a process for its manufacture
US7793820B2 (en) 2005-09-15 2010-09-14 Senju Metal Industry Co., Ltd. Solder preform and a process for its manufacture
JP2008235898A (ja) * 2007-03-19 2008-10-02 Infineon Technologies Ag パワー半導体モジュール、パワー半導体モジュールの製造方法、および、半導体チップ
JP2010539683A (ja) * 2007-09-11 2010-12-16 ダウ コーニング コーポレーション 複合材料、該複合材料を含む放熱材料、ならびにそれらの調製方法および使用
JP2013243404A (ja) * 2007-09-11 2013-12-05 Dow Corning Corp 複合材料、該複合材料を含む放熱材料、ならびにそれらの調製方法および使用
JP2011086768A (ja) * 2009-10-15 2011-04-28 Mitsubishi Electric Corp 電力半導体装置とその製造方法
JP2011138968A (ja) * 2009-12-28 2011-07-14 Senju Metal Ind Co Ltd 面実装部品のはんだ付け方法および面実装部品
CN102714921A (zh) * 2009-12-28 2012-10-03 千住金属工业株式会社 面安装部件的软钎焊方法以及面安装部件
US10354944B2 (en) 2009-12-28 2019-07-16 Senju Metal Industry Co., Ltd. Method for soldering surface-mount component and surface-mount component
US10297539B2 (en) 2009-12-28 2019-05-21 Senju Metal Industry Co., Ltd. Electronic device including soldered surface-mount component
JP2011159544A (ja) * 2010-02-02 2011-08-18 Nec Corp 給電構造
JP2010226115A (ja) * 2010-03-29 2010-10-07 Hitachi Ltd 半導体装置および半導体装置の製造方法
JP2014123745A (ja) * 2014-01-06 2014-07-03 Hitachi Power Semiconductor Device Ltd 自動車用パワーモジュール。
JP2016219479A (ja) * 2015-05-15 2016-12-22 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP2017107925A (ja) * 2015-12-08 2017-06-15 日立化成株式会社 熱電変換モジュールおよびその製造方法
KR20220136182A (ko) * 2021-03-31 2022-10-07 센주긴조쿠고교 가부시키가이샤 프리폼 땜납 및 그의 제조 방법, 및 땜납 조인트의 제조 방법
US11628520B2 (en) 2021-03-31 2023-04-18 Senju Metal Industry Co., Ltd. Preform solder and method of manufacturing the same, and method of manufacturing solder joint
KR102536556B1 (ko) * 2021-03-31 2023-05-26 센주긴조쿠고교 가부시키가이샤 프리폼 땜납 및 그의 제조 방법, 및 땜납 조인트의 제조 방법
US11772204B2 (en) 2021-03-31 2023-10-03 Senju Metal Industry Co., Ltd. Preform solder and method of manufacturing the same, and method of manufacturing solder joint
CN113399770A (zh) * 2021-06-23 2021-09-17 丁军燕 一种基于感应加热的泡沫铝材焊接装置
CN113399770B (zh) * 2021-06-23 2023-11-24 丁军燕 一种基于感应加热的泡沫铝材焊接装置
WO2024047959A1 (ja) * 2022-08-30 2024-03-07 学校法人早稲田大学 半導体装置及び接合方法

Similar Documents

Publication Publication Date Title
JP3736452B2 (ja) はんだ箔
KR100548114B1 (ko) 땜납 박 및 반도체 장치 및 전자 장치
JP3800977B2 (ja) Ｚｎ−Ａｌ系はんだを用いた製品
JP2002305213A (ja) はんだ箔および半導体装置および電子装置
TWI233684B (en) Electronic device
JP3757881B2 (ja) はんだ
JP3558063B2 (ja) はんだ
EP1760783B1 (en) Semiconductor device
JP2004174522A (ja) 複合はんだ、その製造方法および電子機器
JP2002314241A (ja) 電子機器
JP4096992B2 (ja) 半導体モジュールの製造方法
JP2002261104A (ja) 半導体装置および電子機器
JP4432541B2 (ja) 電子機器
JP4339723B2 (ja) 半導体装置およびその製造方法、電子装置ならびに実装構造体
JP4639607B2 (ja) 鉛フリー半田材料およびＰｂフリー半田材料の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040811

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051220

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060224

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060427