JP2002169769A - バスマスタおよびバス調停システム - Google Patents
バスマスタおよびバス調停システムInfo
- Publication number
- JP2002169769A JP2002169769A JP2000362192A JP2000362192A JP2002169769A JP 2002169769 A JP2002169769 A JP 2002169769A JP 2000362192 A JP2000362192 A JP 2000362192A JP 2000362192 A JP2000362192 A JP 2000362192A JP 2002169769 A JP2002169769 A JP 2002169769A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- master
- arbitration
- arbitration circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】バスマスタの追加が可能で拡張性容易なバスマ
スタ調停回路およびそのためのバスマスタを提供する。 【解決手段】 バス調停システム内において上位のバス
調停回路（２０２）または上位のバスマスタ内のバス調
停回路と下位の複数のバスマスタ（２０４）との間に接
続可能なバスマスタ（２０３）であって： バスマスタ
内バス調停回路（２１３）を含み； バスマスタ内バス
調停回路（２１３）が、複数の下位のバスマスタ（２０
４，２０７）からの複数のバス要求信号を受信したとき
にそれらを調停し、かつ受信したバス要求信号を上位の
バス調停回路（２０２）へと転送することができ；かつ
バスマスタ内バス調停回路（２１３）が、上位のバス
調停回路（２０２）からのバス許可信号と前記調停の結
果とに基づいて、複数の下位のバスマスタの１つへとバ
ス許可信号を送信することができる； ことを特徴とす
るバスマスタ。
スタ調停回路およびそのためのバスマスタを提供する。 【解決手段】 バス調停システム内において上位のバス
調停回路（２０２）または上位のバスマスタ内のバス調
停回路と下位の複数のバスマスタ（２０４）との間に接
続可能なバスマスタ（２０３）であって： バスマスタ
内バス調停回路（２１３）を含み； バスマスタ内バス
調停回路（２１３）が、複数の下位のバスマスタ（２０
４，２０７）からの複数のバス要求信号を受信したとき
にそれらを調停し、かつ受信したバス要求信号を上位の
バス調停回路（２０２）へと転送することができ；かつ
バスマスタ内バス調停回路（２１３）が、上位のバス
調停回路（２０２）からのバス許可信号と前記調停の結
果とに基づいて、複数の下位のバスマスタの１つへとバ
ス許可信号を送信することができる； ことを特徴とす
るバスマスタ。
Description
【０００１】
【発明の属する技術分野】本発明は、バスマスタおよび
バス調停システムに関し、特に内部にバス調停回路を備
えたバスマスタに関するものである。
バス調停システムに関し、特に内部にバス調停回路を備
えたバスマスタに関するものである。
【０００２】
【従来の技術】コンピュータシステム内におけるデバイ
ス間でデータ信号やアドレス信号等の情報を送受信する
のにシステムバスが用いられている。システムバスは、
多数のデバイスが共用するため、他の情報との衝突を避
けるように一時に１つの送出デバイスだけがバス上に情
報を送出し、１つまたは複数の受信デバイスがその情報
を選択的に受信するように制御する必要がある。従っ
て、バスの使用権すなわち情報の送出権を調停する管理
機構（バスアービタまたはバス調停回路）が必要とされ
る。
ス間でデータ信号やアドレス信号等の情報を送受信する
のにシステムバスが用いられている。システムバスは、
多数のデバイスが共用するため、他の情報との衝突を避
けるように一時に１つの送出デバイスだけがバス上に情
報を送出し、１つまたは複数の受信デバイスがその情報
を選択的に受信するように制御する必要がある。従っ
て、バスの使用権すなわち情報の送出権を調停する管理
機構（バスアービタまたはバス調停回路）が必要とされ
る。
【０００３】図１に、そのような従来のバス調停回路１
０２を含むバス調停システムを示す。バス１０１には、
バス調停回路１０２および各バスマスタ１０３，１０
４，１０５が接続されている。３系統バス調停回路１０
２は、３つのバスマスタ１０３〜１０５にフル接続さ
れ、バスの使用を望む調停スレーブであるバスマスタ１
０３〜１０５の何れにバス使用権を与えるかを管理する
調停マスタである。バス調停回路は、CPU内部に組み込
まれることもある。この従来例のように、汎用のロジッ
クを組み合わせて単独のバス調停回路を作ることができ
る。以下にバスマスタがバス使用権を得るためのプロト
コルを説明する。
０２を含むバス調停システムを示す。バス１０１には、
バス調停回路１０２および各バスマスタ１０３，１０
４，１０５が接続されている。３系統バス調停回路１０
２は、３つのバスマスタ１０３〜１０５にフル接続さ
れ、バスの使用を望む調停スレーブであるバスマスタ１
０３〜１０５の何れにバス使用権を与えるかを管理する
調停マスタである。バス調停回路は、CPU内部に組み込
まれることもある。この従来例のように、汎用のロジッ
クを組み合わせて単独のバス調停回路を作ることができ
る。以下にバスマスタがバス使用権を得るためのプロト
コルを説明する。
【０００４】例えばバスマスタ１０３がバス要求信号BR
をバス調停回路１０２に対してアサートする。バス要求
信号BRを受信したバス調停回路１０２は、バスマスタ１
０３にバス使用権を許可しても良いと判断した場合に
は、バス許可信号をバスマスタ１０３に対してアサート
し、現在のバスサイクルの終わりでバスが使用可能にな
ることを伝える。バス許可信号を受信したバスマスタ１
０３は、バス許可アクノリッジ信号をアサートする構成
にしても良く、自分がバスの使用権を得たことを示し、
バスを使用してデータ等を送信する。バスアクノリッジ
信号は本発明に必須ではないので、以下、本明細書では
特に説明しない。各バスマスタは、バスサイクル中また
はサイクルとサイクルとの間で、いつでもバス要求信号
BRを出すことができる。
をバス調停回路１０２に対してアサートする。バス要求
信号BRを受信したバス調停回路１０２は、バスマスタ１
０３にバス使用権を許可しても良いと判断した場合に
は、バス許可信号をバスマスタ１０３に対してアサート
し、現在のバスサイクルの終わりでバスが使用可能にな
ることを伝える。バス許可信号を受信したバスマスタ１
０３は、バス許可アクノリッジ信号をアサートする構成
にしても良く、自分がバスの使用権を得たことを示し、
バスを使用してデータ等を送信する。バスアクノリッジ
信号は本発明に必須ではないので、以下、本明細書では
特に説明しない。各バスマスタは、バスサイクル中また
はサイクルとサイクルとの間で、いつでもバス要求信号
BRを出すことができる。
【０００５】
【発明が解決しようとする課題】従来のバス調停システ
ムにおいては、図１に示すような３系統バス調停回路１
０２には４つ目のバスマスタを追加したくても追加でき
ず、バス調停システムを拡張できない。バス調停システ
ムを拡張するためには、バス調停回路１０２に追加的な
入出力端子および追加的な内部回路を増設する必要があ
り、実際上不可能である。
ムにおいては、図１に示すような３系統バス調停回路１
０２には４つ目のバスマスタを追加したくても追加でき
ず、バス調停システムを拡張できない。バス調停システ
ムを拡張するためには、バス調停回路１０２に追加的な
入出力端子および追加的な内部回路を増設する必要があ
り、実際上不可能である。
【０００６】当初からバスマスタの拡張が予想できれ
ば、そのための十分な量の入出力端子と内部回路をバス
調停回路に用意しておけば良い。しかしながら、そうす
ると、例えば１０個のバスマスタの拡張を可能にする
と、２×１０ピンだけ余分に必要となってしまい、ピン
数増加、コスト高、エリア増大を招き、実際的でない。
ば、そのための十分な量の入出力端子と内部回路をバス
調停回路に用意しておけば良い。しかしながら、そうす
ると、例えば１０個のバスマスタの拡張を可能にする
と、２×１０ピンだけ余分に必要となってしまい、ピン
数増加、コスト高、エリア増大を招き、実際的でない。
【０００７】そこで、本発明は、バスマスタの追加が可
能で拡張性容易なバスマスタ調停回路およびそのための
バスマスタを提供することを目的としている。
能で拡張性容易なバスマスタ調停回路およびそのための
バスマスタを提供することを目的としている。
【０００８】
【実施例】以下に本発明の実施例について図面を参照し
て説明する。図２は本発明の一実施例に従ったバス調停
システムを示し、バス２０１に従来のバス調停回路２０
２が接続されている。バスシステムは、システムのクロ
ックに同期してデータ等を転送する同期式バスでも良い
し、送信側および受信側それぞれがハンドシェーキング
による確認を取りながら転送する非同期式バスでも良い
し、アドレスバスとデータバスの両方に調停の必要なパ
イプライン化されたバスでも良く、どのような転送方式
のバスシステムでも良い。バス調停回路２０２は、単独
の調停回路でも、CPU内部に組み込まれた調停回路でも
良く、何系統でも良いが、説明を簡単にするために２系
統の調停回路として示してある。バス２０１には、調停
回路２０２および各バスマスタ２０３，２０４，２０
５、２０６，２０７，２０８が接続されている。バスマ
スタは、例えばCPU、数値演算コプロセッサ、DMA制御装
置などのように、アドレス制御や制御コマンドを出力し
てシステムバスを制御するデバイスであるが、システム
バスにデータ等を送信する可能性のあるものなら何でも
良い。通常、各バスマスタには、バスに信号を送出する
ための駆動回路であるバスドライバが設けられている
が、本発明の説明には必須ではないので、ここでは説明
を省略する。
て説明する。図２は本発明の一実施例に従ったバス調停
システムを示し、バス２０１に従来のバス調停回路２０
２が接続されている。バスシステムは、システムのクロ
ックに同期してデータ等を転送する同期式バスでも良い
し、送信側および受信側それぞれがハンドシェーキング
による確認を取りながら転送する非同期式バスでも良い
し、アドレスバスとデータバスの両方に調停の必要なパ
イプライン化されたバスでも良く、どのような転送方式
のバスシステムでも良い。バス調停回路２０２は、単独
の調停回路でも、CPU内部に組み込まれた調停回路でも
良く、何系統でも良いが、説明を簡単にするために２系
統の調停回路として示してある。バス２０１には、調停
回路２０２および各バスマスタ２０３，２０４，２０
５、２０６，２０７，２０８が接続されている。バスマ
スタは、例えばCPU、数値演算コプロセッサ、DMA制御装
置などのように、アドレス制御や制御コマンドを出力し
てシステムバスを制御するデバイスであるが、システム
バスにデータ等を送信する可能性のあるものなら何でも
良い。通常、各バスマスタには、バスに信号を送出する
ための駆動回路であるバスドライバが設けられている
が、本発明の説明には必須ではないので、ここでは説明
を省略する。
【０００９】調停マスタである２系統バス調停回路２０
２は、２つのバスマスタ２０３、２０６に接続され、バ
スの使用を望む調停スレーブであるバスマスタ２０３、
２０６のどちらにバス使用権を与えるかを管理する。通
常、バス調停回路２０２がバス２０１を監視し、その結
果に基づきバスマスタに使用権を与える。バスマスタの
持つ使用権に優先度を与えてバス調停するシステムもあ
るが、簡単のために、ここでは説明を省略する。
２は、２つのバスマスタ２０３、２０６に接続され、バ
スの使用を望む調停スレーブであるバスマスタ２０３、
２０６のどちらにバス使用権を与えるかを管理する。通
常、バス調停回路２０２がバス２０１を監視し、その結
果に基づきバスマスタに使用権を与える。バスマスタの
持つ使用権に優先度を与えてバス調停するシステムもあ
るが、簡単のために、ここでは説明を省略する。
【００１０】バスマスタ２０３には下位のバスマスタ２
０４，２０７が接続され、下位のバスマスタ２０４，２
０７にはそれぞれ、さらに下位のバスマスタ２０５，２
０８がカスケード接続されている。各バスマスタの内部
には、バス調停回路２０２と同様なバスマスタ内バス調
停回路２１３，２１４，２１５，２１６，２０７，２０
８が設けられる。これらの調停回路は、自身のバスマス
タおよび下位の２つのバスマスタの３つのバスマスタか
らのバス要求を調停する３系統バス調停回路であるが、
自発的にバス許可信号を発行せずに、単にバス調停回路
２０２からのバス許可信号を転送する。以下にバスマス
タがバス使用権を得るためのプロトコルを説明する。
０４，２０７が接続され、下位のバスマスタ２０４，２
０７にはそれぞれ、さらに下位のバスマスタ２０５，２
０８がカスケード接続されている。各バスマスタの内部
には、バス調停回路２０２と同様なバスマスタ内バス調
停回路２１３，２１４，２１５，２１６，２０７，２０
８が設けられる。これらの調停回路は、自身のバスマス
タおよび下位の２つのバスマスタの３つのバスマスタか
らのバス要求を調停する３系統バス調停回路であるが、
自発的にバス許可信号を発行せずに、単にバス調停回路
２０２からのバス許可信号を転送する。以下にバスマス
タがバス使用権を得るためのプロトコルを説明する。
【００１１】例えばバスマスタ２０４およびバスマスタ
２０７がそれぞれ、バス要求信号BRをバスマスタ２０３
に対してアサートする。バスマスタ２０３は、バスマス
タ２０４からのバス要求信号BRおよびバスマスタ２０７
からのバス要求信号BRをバス調停回路２０２に転送し、
かつそれらのバス要求信号に対してバスマスタ内バス調
停回路２１３が調停をする。調停の結果発行されるバス
許可信号は、直接に下位のバスマスタに送信されるわけ
ではなく、後述のようにバス調停回路２０２からのバス
許可信号の制御に用いられる。バス要求信号BRを受信し
たバス調停回路２０２は、それらのバス要求信号がバス
マスタ２０３の下位のバスマスタから発行されたもので
あることは知らず、あたかもバスマスタ２０３から発行
されたバス要求信号であると認識する。バス調停回路２
０２は、バスマスタ２０３にバス使用権を許可しても良
いと判断した場合には、バス許可信号をバスマスタ２０
３に対してアサートし、現在のバスサイクルの終わりで
バスが使用可能になることを伝える。バス許可信号を受
信したバスマスタ２０３は、内蔵のバスマスタ内バス調
停回路２１３による調停の結果として使用権を許可でき
ると判断した下位のバスマスタに対して、バス調停回路
２０２からのバス許可信号を転送する。バス許可信号を
受信したバスマスタ２０４は、自分がバスの使用権を得
たことを知り、バスを使用してデータ等を送信する。各
バスマスタは、バスサイクル中またはサイクルとサイク
ルとの間で、いつでもバス要求信号BRを出すことができ
る。
２０７がそれぞれ、バス要求信号BRをバスマスタ２０３
に対してアサートする。バスマスタ２０３は、バスマス
タ２０４からのバス要求信号BRおよびバスマスタ２０７
からのバス要求信号BRをバス調停回路２０２に転送し、
かつそれらのバス要求信号に対してバスマスタ内バス調
停回路２１３が調停をする。調停の結果発行されるバス
許可信号は、直接に下位のバスマスタに送信されるわけ
ではなく、後述のようにバス調停回路２０２からのバス
許可信号の制御に用いられる。バス要求信号BRを受信し
たバス調停回路２０２は、それらのバス要求信号がバス
マスタ２０３の下位のバスマスタから発行されたもので
あることは知らず、あたかもバスマスタ２０３から発行
されたバス要求信号であると認識する。バス調停回路２
０２は、バスマスタ２０３にバス使用権を許可しても良
いと判断した場合には、バス許可信号をバスマスタ２０
３に対してアサートし、現在のバスサイクルの終わりで
バスが使用可能になることを伝える。バス許可信号を受
信したバスマスタ２０３は、内蔵のバスマスタ内バス調
停回路２１３による調停の結果として使用権を許可でき
ると判断した下位のバスマスタに対して、バス調停回路
２０２からのバス許可信号を転送する。バス許可信号を
受信したバスマスタ２０４は、自分がバスの使用権を得
たことを知り、バスを使用してデータ等を送信する。各
バスマスタは、バスサイクル中またはサイクルとサイク
ルとの間で、いつでもバス要求信号BRを出すことができ
る。
【００１２】図３にバス調停回路２０２の動作を説明す
るためのブロック図を示す。調停回路２１２は、バスマ
スタ２０３からのバス要求信号BR0とバスマスタ２０６
からのバス要求信号BR1とを受信して調停し、バス２０
１を監視してバス許可信号を発行しても良いと判断した
ときに、バス許可信号を発行する。ここでは、バスマス
タ２０３に対してバス許可信号BG0を発行するものとす
る。
るためのブロック図を示す。調停回路２１２は、バスマ
スタ２０３からのバス要求信号BR0とバスマスタ２０６
からのバス要求信号BR1とを受信して調停し、バス２０
１を監視してバス許可信号を発行しても良いと判断した
ときに、バス許可信号を発行する。ここでは、バスマス
タ２０３に対してバス許可信号BG0を発行するものとす
る。
【００１３】図４にバスマスタ２０３内部にあるバスマ
スタ内バス調停回路２１３の動作を説明するためのブロ
ック図を示す。バス調停回路２１３は、バスマスタ２０
４からのバス要求信号BR0とバスマスタ２０７からのバ
ス要求信号BR1とを受信して調停する。バス調停回路２
２３は、説明を簡単にするために２系統のものとして示
したが、３系統以上のものでも良い。バス要求信号BR0,
BR1はまた、OR回路またはワイヤードOR接続によって、
上位のバスマスタへと、あるいは図４の例ではバス調停
回路２０２へと、転送される。図３のバス許可信号BG0
は、図４の受信信号BGinとしてバス許可信号切換回路２
３３に入力される。バス調停回路２２３が調停の結果バ
ス許可信号C0を出力したとすると、信号C0がハイとなり
信号C1がローとなって、受信信号BGinは２つのAND回路
により、バス許可信号BG0となって、バスマスタ２０４
のみに転送される。バス調停回路２０２および２１３
は、全く同じ機能の回路であるので、BGinがアクティブ
となっている期間、調停回路２２３のC0とBGinは同じ信
号波形を持つ。その結果、調停回路２０４に与えられる
バス許可信号は、それがアクティブになっている期間、
BGinと同じ信号波形となり、バスマスタ２０４は調停回
路２０２から直接バス許可信号を得た場合と全く同一に
動作する。バス許可信号は、ここでアクティブハイとし
たが、アクティブローでも、その他の形式の信号でも良
い。バス許可信号切換回路は２つのAND回路として示し
たが、バス許可信号の形式に依存して、どのような回路
でも良い。
スタ内バス調停回路２１３の動作を説明するためのブロ
ック図を示す。バス調停回路２１３は、バスマスタ２０
４からのバス要求信号BR0とバスマスタ２０７からのバ
ス要求信号BR1とを受信して調停する。バス調停回路２
２３は、説明を簡単にするために２系統のものとして示
したが、３系統以上のものでも良い。バス要求信号BR0,
BR1はまた、OR回路またはワイヤードOR接続によって、
上位のバスマスタへと、あるいは図４の例ではバス調停
回路２０２へと、転送される。図３のバス許可信号BG0
は、図４の受信信号BGinとしてバス許可信号切換回路２
３３に入力される。バス調停回路２２３が調停の結果バ
ス許可信号C0を出力したとすると、信号C0がハイとなり
信号C1がローとなって、受信信号BGinは２つのAND回路
により、バス許可信号BG0となって、バスマスタ２０４
のみに転送される。バス調停回路２０２および２１３
は、全く同じ機能の回路であるので、BGinがアクティブ
となっている期間、調停回路２２３のC0とBGinは同じ信
号波形を持つ。その結果、調停回路２０４に与えられる
バス許可信号は、それがアクティブになっている期間、
BGinと同じ信号波形となり、バスマスタ２０４は調停回
路２０２から直接バス許可信号を得た場合と全く同一に
動作する。バス許可信号は、ここでアクティブハイとし
たが、アクティブローでも、その他の形式の信号でも良
い。バス許可信号切換回路は２つのAND回路として示し
たが、バス許可信号の形式に依存して、どのような回路
でも良い。
【００１４】バス許可信号を受信したバスマスタ２０４
は、自分がバスの使用権を得たことを知り、バスを使用
してデータ等を送信する。すべてのバスマスタが内部に
バス調停回路を有しても良いし、下位のバスマスタを従
えるバスマスタのみがバス調停回路を有しても良い。バ
ス調停回路を備えたバスマスタをカスケード接続するこ
とにより、上位の調停回路は所定数の下位のバスマスタ
からのバス要求のみを調停すれば足りる。
は、自分がバスの使用権を得たことを知り、バスを使用
してデータ等を送信する。すべてのバスマスタが内部に
バス調停回路を有しても良いし、下位のバスマスタを従
えるバスマスタのみがバス調停回路を有しても良い。バ
ス調停回路を備えたバスマスタをカスケード接続するこ
とにより、上位の調停回路は所定数の下位のバスマスタ
からのバス要求のみを調停すれば足りる。
【００１５】
【実施例の効果】上記の実施例に従えば、バス調停の必
要なシステムを設計するときに、バス調停スレーブの増
設が容易であり、バス調停マスタに変更を加える必要が
ない。信号遅延時間が問題とならない場合には、接続さ
れるバス調停スレーブの数に制限が無く、自己拡張性に
より次々とカスケード接続可能である。半導体ICに組み
込むときに、バス調停信号用の端子数を削減できる。
要なシステムを設計するときに、バス調停スレーブの増
設が容易であり、バス調停マスタに変更を加える必要が
ない。信号遅延時間が問題とならない場合には、接続さ
れるバス調停スレーブの数に制限が無く、自己拡張性に
より次々とカスケード接続可能である。半導体ICに組み
込むときに、バス調停信号用の端子数を削減できる。
【図１】従来のバス調停回路を含むバス調停システムを
示す。
示す。
【図２】本発明の一実施例に従ったバスマスタ内調停回
路を備えたバス調停システムを示す。
路を備えたバス調停システムを示す。
【図３】図２のバス調停回路２０２の動作を説明するた
めのブロック図を示す。
めのブロック図を示す。
【図４】図２のバスマスタ内バス調停回路２１３の動作
を説明するためのブロック図を示す。
を説明するためのブロック図を示す。
２０１ バス ２０２ バス調停回路 ２０３〜２０８ バスマスタ ２１３〜２１８ バスマスタ内調停回路 ２３３ バス許可信号切換回路
Claims (6)
- 【請求項１】 バス調停システム内において上位のバス
調停回路または上位のバスマスタ内のバス調停回路と下
位の複数のバスマスタとの間に接続可能なバスマスタで
あって：バスマスタ内バス調停回路を含み；該バスマス
タ内バス調停回路が、複数の下位のバスマスタからの複
数のバス要求信号を受信したときにそれらを調停し、か
つ受信したバス要求信号を上位のバス調停回路へと転送
することができ；かつ該バスマスタ内バス調停回路が、
上位のバス調停回路からのバス許可信号と前記調停の結
果とに基づいて、前記複数の下位のバスマスタの１つへ
とバス許可信号を送信することができる；ことを特徴と
するバスマスタ。 - 【請求項２】 請求項１に記載されたバスマスタであっ
て、前記の上位のバス調停回路からのバス許可信号と前
記調停の結果とに基づいた下位のバスマスタへのバス許
可信号の送信が、バス許可信号切換回路によって達成さ
れる；ことを特徴とするバスマスタ。 - 【請求項３】 請求項１に記載されたバスマスタであっ
て、前記の受信したバス要求信号の上位のバス調停回路
への転送が、OR回路によって達成される；ことを特徴と
するバスマスタ。 - 【請求項４】 バス、バスに接続したバス調停回路、バ
スおよびバス調停回路に接続した上位バスマスタ、バス
および上位バスマスタに接続した下位バスマスタを含む
バス調停システムであって：前記上位バスマスタが、 バスマスタ内バス調停回路を含み；該バスマスタ内バス
調停回路が、複数の下位のバスマスタからの複数のバス
要求信号を受信したときにそれらを調停し、かつ受信し
たバス要求信号を上位のバス調停回路へと転送すること
ができ；かつ該バスマスタ内バス調停回路が、上位のバ
ス調停回路からのバス許可信号と前記調停の結果とに基
づいて、前記複数の下位のバスマスタの１つへとバス許
可信号を送信することができる；ことを特徴とする、バ
ス調停システム。 - 【請求項５】 請求項４に記載されたバス調停システム
であって、前記の上位のバス調停回路からのバス許可信
号と前記調停の結果とに基づいた下位のバスマスタへの
バス許可信号の送信が、上位バスマスタ内のバス許可信
号切換回路によって達成される；ことを特徴とするバス
調停システム。 - 【請求項６】 請求項４に記載されたバス調停システム
であって、前記の受信したバス要求信号の上位のバス調
停回路への転送が、上位バスマスタ内のOR回路によって
達成される；ことを特徴とするバス調停システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362192A JP2002169769A (ja) | 2000-11-29 | 2000-11-29 | バスマスタおよびバス調停システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000362192A JP2002169769A (ja) | 2000-11-29 | 2000-11-29 | バスマスタおよびバス調停システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002169769A true JP2002169769A (ja) | 2002-06-14 |
Family
ID=18833512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000362192A Pending JP2002169769A (ja) | 2000-11-29 | 2000-11-29 | バスマスタおよびバス調停システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002169769A (ja) |
-
2000
- 2000-11-29 JP JP2000362192A patent/JP2002169769A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6151651A (en) | Communication link with isochronous and asynchronous priority modes coupling bridge circuits in a computer system | |
| US6148357A (en) | Integrated CPU and memory controller utilizing a communication link having isochronous and asynchronous priority modes | |
| US20060288143A1 (en) | Early detection and grant, an arbitration scheme for single transfers on amba advanced high-performance bus | |
| JPH04246758A (ja) | 動的バス調停方法及び装置 | |
| US7054984B2 (en) | Structure and method for extended bus and bridge in the extended bus | |
| US9678917B2 (en) | Communications assembly having logic multichannel communication via a physical transmission path for serial interchip data transmission | |
| JP2003006143A (ja) | バス共有化システムと装置及び方法 | |
| US20070067527A1 (en) | Data transfer bus system connecting a plurality of bus masters | |
| US9003092B2 (en) | System on chip bus system and a method of operating the bus system | |
| KR102549085B1 (ko) | 버스 제어회로 | |
| US6323755B1 (en) | Dynamic bus locking in a cross bar switch | |
| US6622194B1 (en) | Efficient use of multiple buses for a scalable and reliable high-bandwidth connection | |
| US6912609B2 (en) | Four-phase handshake arbitration | |
| JP2002169769A (ja) | バスマスタおよびバス調停システム | |
| JPH06348649A (ja) | バス使用権獲得制御方式 | |
| EP0130471A2 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| US8285902B2 (en) | Data transfer apparatus and data transfer method | |
| Roy et al. | On efficient minimization techniques of logical constituents and sequential data transmission for digital IC | |
| JP4097847B2 (ja) | バス・ブリッジのアービトレーション方法 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JP2002351818A (ja) | バス制御システム | |
| US7117281B1 (en) | Circuit, system, and method for data transfer control for enhancing data bus utilization | |
| JP2000076199A (ja) | デバッグ端子を有するマルチプロセッサ装置 | |
| KR940010807B1 (ko) | 정보처리장치용 버스시스템 및 정보처리 버스시스템 컨트롤러용 ic디바이스 | |
| JPH04308955A (ja) | マルチプロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |