JP2001135797A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001135797A JP2001135797A JP2000273784A JP2000273784A JP2001135797A JP 2001135797 A JP2001135797 A JP 2001135797A JP 2000273784 A JP2000273784 A JP 2000273784A JP 2000273784 A JP2000273784 A JP 2000273784A JP 2001135797 A JP2001135797 A JP 2001135797A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- region
- peripheral circuit
- implantation process
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 238
- 238000000034 method Methods 0.000 claims abstract description 180
- 230000008569 process Effects 0.000 claims abstract description 126
- 230000002093 peripheral effect Effects 0.000 claims abstract description 92
- 150000002500 ions Chemical class 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 14
- 230000000903 blocking effect Effects 0.000 claims description 4
- 238000005520 cutting process Methods 0.000 claims 1
- 239000012535 impurity Substances 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 239000010410 layer Substances 0.000 description 14
- 238000002513 implantation Methods 0.000 description 13
- 230000008859 change Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- -1 boron ions Chemical class 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 イオン注入工程のステップ数を減らして、工
程を簡略化する。 【解決手段】 同一の導電型MOS素子のセル領域ＣＮと
周辺回路領域ＲＮ−１を同時に露出させるためのマスク
を介在して、これらのうち一つの領域に適合した条件で
ライン４０までのイオン注入工程を遂行する。以後、前
記適合した条件でイオン注入された領域ＲＮ−１はマス
クで遮断して、残り領域ＣＮは露出させるためのマスク
を介在して前記残り領域に対するイオン注入条件を補償
する条件で領域４４にイオン注入工程を遂行する。
程を簡略化する。 【解決手段】 同一の導電型MOS素子のセル領域ＣＮと
周辺回路領域ＲＮ−１を同時に露出させるためのマスク
を介在して、これらのうち一つの領域に適合した条件で
ライン４０までのイオン注入工程を遂行する。以後、前
記適合した条件でイオン注入された領域ＲＮ−１はマス
クで遮断して、残り領域ＣＮは露出させるためのマスク
を介在して前記残り領域に対するイオン注入条件を補償
する条件で領域４４にイオン注入工程を遂行する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関するものであり、より詳細には、周辺回
路領域とセル領域に対するイオン注入の条件を調節する
ことによって単純化された工程により製造される半導体
装置及びその製造方法に関するものである。
の製造方法に関するものであり、より詳細には、周辺回
路領域とセル領域に対するイオン注入の条件を調節する
ことによって単純化された工程により製造される半導体
装置及びその製造方法に関するものである。
【０００２】
【従来の技術】従来より、コンピュータのような情報媒
体の急速な普及によって半導体メモリー素子も飛躍的に
発展している。その機能面において、半導体メモリー素
子は高速で動作すると同時に大容量の貯蔵能力を有する
ことが要求される。このような要求に相応して素子の集
積度、信頼性及び応答速度などを向上させる方向に製造
技術が発展されてきた。半導体回路では、半導体基板の
上部に形成されたトランジスター、ダイオード及び抵抗
などのいろいろな素子を電気的に分離することが必要で
ある。素子分離工程はあらゆる半導体製造工程段階にお
いて初期段階の工程として、活性領域のサイズ及び後続
段階の工程マージンを左右するようになる。
体の急速な普及によって半導体メモリー素子も飛躍的に
発展している。その機能面において、半導体メモリー素
子は高速で動作すると同時に大容量の貯蔵能力を有する
ことが要求される。このような要求に相応して素子の集
積度、信頼性及び応答速度などを向上させる方向に製造
技術が発展されてきた。半導体回路では、半導体基板の
上部に形成されたトランジスター、ダイオード及び抵抗
などのいろいろな素子を電気的に分離することが必要で
ある。素子分離工程はあらゆる半導体製造工程段階にお
いて初期段階の工程として、活性領域のサイズ及び後続
段階の工程マージンを左右するようになる。
【０００３】ところが、素子の集積度は約３年ごとに４
倍ずつ増加していることに比べてチップの面積は１.４
倍の増加にすぎず、セル内の素子間ピッチは益益減少し
ている。このように素子間ピッチが減少すれば、素子の
絶縁性と成果リフレッシュ(refresh)特性を同時に満足
する条件を確保することが益々難しくなる。限定された
セルアレイ内に適正なサイズの分離を具現することは、
素子の高集積化において最も難しい技術のうち一つであ
る。
倍ずつ増加していることに比べてチップの面積は１.４
倍の増加にすぎず、セル内の素子間ピッチは益益減少し
ている。このように素子間ピッチが減少すれば、素子の
絶縁性と成果リフレッシュ(refresh)特性を同時に満足
する条件を確保することが益々難しくなる。限定された
セルアレイ内に適正なサイズの分離を具現することは、
素子の高集積化において最も難しい技術のうち一つであ
る。
【０００４】LOCOS(local oxidation of silicon)分離
工程は、小さなピッチサイズで活性パターンを形成可能
なようにする技術として、一般に適用される工程であ
る。ところが、形成されたフィールドオキサイドの側面
に形成される鳥のクチバシ(bird's beak)によってプロ
ファイルが歪曲され、これによってリフレッシュ特性が
低下される。
工程は、小さなピッチサイズで活性パターンを形成可能
なようにする技術として、一般に適用される工程であ
る。ところが、形成されたフィールドオキサイドの側面
に形成される鳥のクチバシ(bird's beak)によってプロ
ファイルが歪曲され、これによってリフレッシュ特性が
低下される。
【０００５】これを改善するためにアンモニア(NH3)プ
ラズマ工程を導入し、有効チャンネル長さ(effective c
hannel length)を増加させてフィールドオキサイドの厚
さを補償する方法が開示されている。これはフィールド
オキサイドの形成時、アンモニアプラズマによる表面窒
化(nitrification)反応を誘導することにより、横面酸
化による鳥のクチバシ成長を最大限抑制するようにする
ものである。
ラズマ工程を導入し、有効チャンネル長さ(effective c
hannel length)を増加させてフィールドオキサイドの厚
さを補償する方法が開示されている。これはフィールド
オキサイドの形成時、アンモニアプラズマによる表面窒
化(nitrification)反応を誘導することにより、横面酸
化による鳥のクチバシ成長を最大限抑制するようにする
ものである。
【０００６】アンモニアプラズマ処理による鳥のクチバ
シ成長の抑制は、表面部位を窒化することで側面酸化率
を減少させ、これによりフィールドオキサイドの厚さを
増加させるようにするものである。同一の長さのフィー
ルドオキサイドを具現した場合、アンモニアプラズマ処
理時、２００Å程度のフィールドオキサイド厚さの増加
が可能で、これによって有効フィールド長さを１５０Å
程度拡張することが可能である。ところが、この方法に
よれば素子間の分離に対する工程マージンは増加するが
工程が複雑になるという難題がある。
シ成長の抑制は、表面部位を窒化することで側面酸化率
を減少させ、これによりフィールドオキサイドの厚さを
増加させるようにするものである。同一の長さのフィー
ルドオキサイドを具現した場合、アンモニアプラズマ処
理時、２００Å程度のフィールドオキサイド厚さの増加
が可能で、これによって有効フィールド長さを１５０Å
程度拡張することが可能である。ところが、この方法に
よれば素子間の分離に対する工程マージンは増加するが
工程が複雑になるという難題がある。
【０００７】これにより、活性領域の下部にチャンネル
ストップ用イオンを注入して素子間分離効果を増加させ
る方法が広く採用されている。イオン注入とは、原子イ
オンに目標物の固体表面をあけて入っていく程度の大き
いエネルギーを供給し、イオンを固体内に注入すること
をいう。イオン注入の最も重要な長所は、不純物の原子
数を正確に制御でき、接合深さを調節することができる
ということである。また、工程の温度が低くてフォトレ
ジストを保護膜で使用することができ、注入された不純
物の濃度がウェーハの表面でほとんど均一に分布され
る。ウェーハ表面の垂直面に対する側面への広がりは熱
的拡散工程よりはるかに少ない。
ストップ用イオンを注入して素子間分離効果を増加させ
る方法が広く採用されている。イオン注入とは、原子イ
オンに目標物の固体表面をあけて入っていく程度の大き
いエネルギーを供給し、イオンを固体内に注入すること
をいう。イオン注入の最も重要な長所は、不純物の原子
数を正確に制御でき、接合深さを調節することができる
ということである。また、工程の温度が低くてフォトレ
ジストを保護膜で使用することができ、注入された不純
物の濃度がウェーハの表面でほとんど均一に分布され
る。ウェーハ表面の垂直面に対する側面への広がりは熱
的拡散工程よりはるかに少ない。
【０００８】シリコンウェーハの場合３価のホウ素(B)
または５価の隣(P)、砒素(As)などの不純物を利用する
が、これらは常温で気体ではないために分子化合物の気
体を使用しなければならない。ホウ素を作るためにはBF
3、BCl3を使用し、隣を作るためにはPH3を使用し、砒素
を作るためにはAsH3などを使用する。BF3ガスを利用し
てホウ素イオンを注入する場合を例にしてイオン注入過
程を概略的に説明すれば次のようである。まず、BF3ガ
ス分子らがイオン注入装置のガス室内に入っていけば、
加熱されたフィラメントから放出される熱電子と衝突
し、このとき、BF3ガス分子などのイオン化率を高める
ために熱電子を１００V程度の電位差で加速させると同
時に、磁界を印加して衝突確率を高める。放出された熱
電子とBF3分子とが衝突すれば、１０B+、F2 +、１１B
F+、１１B+などのイオンに分解されて分類器内の適当な
磁場によって、望みの１１B+イオンだけが選択されて加
速される。前記各イオンにおいて、Bの前に記載された
数字は原子量を意味する。
または５価の隣(P)、砒素(As)などの不純物を利用する
が、これらは常温で気体ではないために分子化合物の気
体を使用しなければならない。ホウ素を作るためにはBF
3、BCl3を使用し、隣を作るためにはPH3を使用し、砒素
を作るためにはAsH3などを使用する。BF3ガスを利用し
てホウ素イオンを注入する場合を例にしてイオン注入過
程を概略的に説明すれば次のようである。まず、BF3ガ
ス分子らがイオン注入装置のガス室内に入っていけば、
加熱されたフィラメントから放出される熱電子と衝突
し、このとき、BF3ガス分子などのイオン化率を高める
ために熱電子を１００V程度の電位差で加速させると同
時に、磁界を印加して衝突確率を高める。放出された熱
電子とBF3分子とが衝突すれば、１０B+、F2 +、１１B
F+、１１B+などのイオンに分解されて分類器内の適当な
磁場によって、望みの１１B+イオンだけが選択されて加
速される。前記各イオンにおいて、Bの前に記載された
数字は原子量を意味する。
【０００９】このイオンは、高い電圧で大きいエネルギ
ーを受け加速されてウェーハ表面に走査されながら衝突
するようになる。このとき、イオンが得たエネルギーの
大きさは加速電圧の大きさによって結晶されるため、こ
れにより接合深さ(junctiondepth)が形成される。イオ
ン注入工程で不純物の濃度を調節するためには、注入さ
れるイオンの単位面積当量(原子数／cm2)、すなわちド
ーズを調節しなければならない。不純物の深さを調節す
るためには、注入されるイオンの加速エネルギー(eV)を
調節しなければならない。
ーを受け加速されてウェーハ表面に走査されながら衝突
するようになる。このとき、イオンが得たエネルギーの
大きさは加速電圧の大きさによって結晶されるため、こ
れにより接合深さ(junctiondepth)が形成される。イオ
ン注入工程で不純物の濃度を調節するためには、注入さ
れるイオンの単位面積当量(原子数／cm2)、すなわちド
ーズを調節しなければならない。不純物の深さを調節す
るためには、注入されるイオンの加速エネルギー(eV)を
調節しなければならない。
【００１０】このようなイオン注入工程の重要な欠点
は、高いエネルギーイオンによる衝突の結果で、単結晶
シリコン基板の結晶格子が損傷(damage)を受けるという
ことである。このような損傷の除去と注入された不純物
の活性化を図るためにイオン注入工程を終えた後、約９
００〜１０００℃の温度で熱処理(annealing)工程を遂
行している。これに加えて、高電圧を要して毒ガスを使
用するというような短所もある。それにも拘わらず、前
述したような長所によってP−ウェル及びN−ウェルの形
成、臨界電圧の調節、ソース／ドレーン領域の形成など
のための目的に多くが使われている。
は、高いエネルギーイオンによる衝突の結果で、単結晶
シリコン基板の結晶格子が損傷(damage)を受けるという
ことである。このような損傷の除去と注入された不純物
の活性化を図るためにイオン注入工程を終えた後、約９
００〜１０００℃の温度で熱処理(annealing)工程を遂
行している。これに加えて、高電圧を要して毒ガスを使
用するというような短所もある。それにも拘わらず、前
述したような長所によってP−ウェル及びN−ウェルの形
成、臨界電圧の調節、ソース／ドレーン領域の形成など
のための目的に多くが使われている。
【００１１】イオン注入工程は、その他にもセル領域と
周辺回路領域の相異な工程環境に起因する差異点を克服
するための目的で使われることもある。例えば、Hwang
による米国特許第５,５７６,２２６号では、セル領域と
周辺回路領域に酸化促進用イオンまたは酸化遅延用イオ
ンを選択的に注入することにより、ゲート酸化膜の厚さ
を調節する方法を開示している。また、Koyamaによる米
国特許第５,７８０,３１０号では、下部に第１不純物濃
度領域を有する溝部(recess)間にセル領域を形成し、第
２不純物濃度領域を有する周辺回路領域を形成してセル
領域が周辺回路領域より低い所から形成されるようにす
る方法を開示している。
周辺回路領域の相異な工程環境に起因する差異点を克服
するための目的で使われることもある。例えば、Hwang
による米国特許第５,５７６,２２６号では、セル領域と
周辺回路領域に酸化促進用イオンまたは酸化遅延用イオ
ンを選択的に注入することにより、ゲート酸化膜の厚さ
を調節する方法を開示している。また、Koyamaによる米
国特許第５,７８０,３１０号では、下部に第１不純物濃
度領域を有する溝部(recess)間にセル領域を形成し、第
２不純物濃度領域を有する周辺回路領域を形成してセル
領域が周辺回路領域より低い所から形成されるようにす
る方法を開示している。
【００１２】チャンネルストップ用イオン注入は主にN
−ウェル及び／またはP−ウェルを形成してSi3N4／SiO2
膜パターンを形成した後、前記Si3N4／SiO2膜パターン
を利用してP−ウェルに対してはB+イオンを注入し、N−
ウェルに対してはP+イオンを注入することにより遂行さ
れるが、このような目的のイオン注入工程をフィールド
イオン注入であるとも呼ぶ。
−ウェル及び／またはP−ウェルを形成してSi3N4／SiO2
膜パターンを形成した後、前記Si3N4／SiO2膜パターン
を利用してP−ウェルに対してはB+イオンを注入し、N−
ウェルに対してはP+イオンを注入することにより遂行さ
れるが、このような目的のイオン注入工程をフィールド
イオン注入であるとも呼ぶ。
【００１３】実務的に、セル領域と周辺回路領域のフィ
ールドイオン注入工程は、各々に対し相異なマスクを使
用して別途に進行されるが、同一のNMOS領域や同一のPM
OS領域に対しても同様に別途に進行される。これは、セ
ル領域のフィールドオキサイドの厚さ(例えば、１５０
０Å)と周辺回路領域のフィールドオキサイドの厚さ(例
えば、２０００Å)が相異でイオン注入条件が相異であ
るためである。前記二領域に対し、同時にフィールドオ
キサイドを形成しても、セル領域の回路線間幅が周辺回
路領域の回路線間幅より小さいために二領域のフィール
ドオキサイド間には厚さの差が生じるようになる。
ールドイオン注入工程は、各々に対し相異なマスクを使
用して別途に進行されるが、同一のNMOS領域や同一のPM
OS領域に対しても同様に別途に進行される。これは、セ
ル領域のフィールドオキサイドの厚さ(例えば、１５０
０Å)と周辺回路領域のフィールドオキサイドの厚さ(例
えば、２０００Å)が相異でイオン注入条件が相異であ
るためである。前記二領域に対し、同時にフィールドオ
キサイドを形成しても、セル領域の回路線間幅が周辺回
路領域の回路線間幅より小さいために二領域のフィール
ドオキサイド間には厚さの差が生じるようになる。
【００１４】いい換えれば、セル領域のNMOSと周辺回路
領域のNMOSはフィールドイオン注入時、各々他のフォト
マスクを使用して工程を進行している。これにより、一
つのフォトマスクを使用してフォトレジストパターンを
形成すれば、与えられた領域に対するイオン注入工程、
例えば、ウェル形成工程、フィールドイオン注入工程及
び臨界電圧調節のためのイオン注入工程を連続的に遂行
し、以後他のフォトマスクを使用して次の領域に対する
フォトレジストパターンを形成してこれを利用し、新し
い領域に対するイオン注入工程を連続的に遂行する方式
で工程が進行される。
領域のNMOSはフィールドイオン注入時、各々他のフォト
マスクを使用して工程を進行している。これにより、一
つのフォトマスクを使用してフォトレジストパターンを
形成すれば、与えられた領域に対するイオン注入工程、
例えば、ウェル形成工程、フィールドイオン注入工程及
び臨界電圧調節のためのイオン注入工程を連続的に遂行
し、以後他のフォトマスクを使用して次の領域に対する
フォトレジストパターンを形成してこれを利用し、新し
い領域に対するイオン注入工程を連続的に遂行する方式
で工程が進行される。
【００１５】以下、セル領域がNMOSで形成され、周辺回
路領域がCMOSで形成される素子を例にして、イオン注入
方法を詳細に説明する。図１ないし図３に、従来の方法
によってNMOSでなされるセル領域CNとCMOSでなされる第
１及び第２周辺回路領域PN−１，PN−２にイオン注入す
る方法を示す。
路領域がCMOSで形成される素子を例にして、イオン注入
方法を詳細に説明する。図１ないし図３に、従来の方法
によってNMOSでなされるセル領域CNとCMOSでなされる第
１及び第２周辺回路領域PN−１，PN−２にイオン注入す
る方法を示す。
【００１６】図１に示すように、基板１０の上部に形成
されてNMOSでなされるセル領域CNとPMOSでなされる第２
周辺回路領域PN−２を遮断してNMOSでなされる第１周辺
回路領域PN−１を露出させるフォトレジストパターン１
１を形成してP−ウェル形成のためのイオン注入工程、
フィールドイオン注入工程及び臨界電圧調節のためのイ
オン注入工程を遂行する。
されてNMOSでなされるセル領域CNとPMOSでなされる第２
周辺回路領域PN−２を遮断してNMOSでなされる第１周辺
回路領域PN−１を露出させるフォトレジストパターン１
１を形成してP−ウェル形成のためのイオン注入工程、
フィールドイオン注入工程及び臨界電圧調節のためのイ
オン注入工程を遂行する。
【００１７】図２に示すように、セル領域CN及び第１周
辺回路領域PN−１を遮断して第２周辺回路領域PN−２を
露出させるフォトレジストパターン１２を形成してN−
ウェル形成のためのイオン注入工程、フィールドイオン
注入工程及び臨界電圧調節のためのイオン注入工程を遂
行する。
辺回路領域PN−１を遮断して第２周辺回路領域PN−２を
露出させるフォトレジストパターン１２を形成してN−
ウェル形成のためのイオン注入工程、フィールドイオン
注入工程及び臨界電圧調節のためのイオン注入工程を遂
行する。
【００１８】図３に示すように、第１及び第２周辺回路
領域PN−１，PN−２を遮断してセル領域CNを露出させる
ためのフォトレジストパターン１３を形成してP−ウェ
ル形成のためのイオン注入工程、フィールドイオン注入
工程及び臨界電圧調節のためのイオン注入工程を遂行す
る。
領域PN−１，PN−２を遮断してセル領域CNを露出させる
ためのフォトレジストパターン１３を形成してP−ウェ
ル形成のためのイオン注入工程、フィールドイオン注入
工程及び臨界電圧調節のためのイオン注入工程を遂行す
る。
【００１９】図面を見れば、第１周辺回路領域PN−１と
セル領域CNは同一のNMOSでなされるが、イオン注入工程
は別途に遂行するということがわかる。PMOSでなされる
第２周辺回路領域PN−２は説明を省略するが、前記第１
周辺回路領域PN−１及びセル領域CNに対するイオン注入
条件を注入されるイオンの種類、加えられるエネルギ
ー、ドーズ量(原子数／cm2）の順序で記載すれば、例え
ば次の通りである。
セル領域CNは同一のNMOSでなされるが、イオン注入工程
は別途に遂行するということがわかる。PMOSでなされる
第２周辺回路領域PN−２は説明を省略するが、前記第１
周辺回路領域PN−１及びセル領域CNに対するイオン注入
条件を注入されるイオンの種類、加えられるエネルギ
ー、ドーズ量(原子数／cm2）の順序で記載すれば、例え
ば次の通りである。
【００２０】まず、第１周辺回路領域でP−ウェル形成
のためのイオン注入条件は１１B+、５００KeV、１．０E
１３であり、フィールドイオン注入条件は１１B+、１２
０KeV、９．０E１２であり、臨界電圧調節のための条件
は１１B+、５０KeV、１．０E１２である。そして、セル
領域に対してはP−ウェル形成のためのイオン注入条件
は１１B+、５００KeV、１．０E１３であり、フィールド
イオン注入条件は１１B+、１００KeV、７．５E１２であ
り、臨界電圧調節のための条件は４９BF2 +、５０KeV、
６．２E１２である。適用されるイオンの１１B+で前に
記載された数字１１はホウ素の原子量を意味し、４９BF
2 +で数字４９はBF2 +の分子量を意味する。フィールドイ
オン注入条件がお互い異なる理由はフィールドオキサイ
ドの厚さの差のためである。すなわち、周辺回路領域の
フィールドオキサイドがセル領域のフィールドオキサイ
ドよりさらに厚いため、さらに強い条件でイオン注入を
遂行する。
のためのイオン注入条件は１１B+、５００KeV、１．０E
１３であり、フィールドイオン注入条件は１１B+、１２
０KeV、９．０E１２であり、臨界電圧調節のための条件
は１１B+、５０KeV、１．０E１２である。そして、セル
領域に対してはP−ウェル形成のためのイオン注入条件
は１１B+、５００KeV、１．０E１３であり、フィールド
イオン注入条件は１１B+、１００KeV、７．５E１２であ
り、臨界電圧調節のための条件は４９BF2 +、５０KeV、
６．２E１２である。適用されるイオンの１１B+で前に
記載された数字１１はホウ素の原子量を意味し、４９BF
2 +で数字４９はBF2 +の分子量を意味する。フィールドイ
オン注入条件がお互い異なる理由はフィールドオキサイ
ドの厚さの差のためである。すなわち、周辺回路領域の
フィールドオキサイドがセル領域のフィールドオキサイ
ドよりさらに厚いため、さらに強い条件でイオン注入を
遂行する。
【００２１】結局、前記二領域において、ウェル形成の
ためのイオン注入条件は同一であるが、後続されるイオ
ン注入工程の条件が違うため、これらを別途に遂行する
しかない。このような従来の方法によれば、多数の工程
数によって半導体装置の製造工程が面倒で時間が多く所
要され、生産性が低いという問題がある。
ためのイオン注入条件は同一であるが、後続されるイオ
ン注入工程の条件が違うため、これらを別途に遂行する
しかない。このような従来の方法によれば、多数の工程
数によって半導体装置の製造工程が面倒で時間が多く所
要され、生産性が低いという問題がある。
【００２２】
【発明が解決しようとする課題】本発明の目的は、従来
の半導体装置に比べてより向上された品質を有する半導
体装置を提供することにある。
の半導体装置に比べてより向上された品質を有する半導
体装置を提供することにある。
【００２３】本発明の他の目的は、前記したような従来
技術の問題点を解決し、製造を容易にするためにイオン
注入工程を改善して、工程数を減らすことにより生産性
を高める半導体装置の製造方法を提供することにある。
技術の問題点を解決し、製造を容易にするためにイオン
注入工程を改善して、工程数を減らすことにより生産性
を高める半導体装置の製造方法を提供することにある。
【００２４】
【課題を解決するための手段】前記した本発明の目的を
達成するために本発明では、同一の目的のために注入さ
れたイオン注入領域を各々含んで、同一の導電型MOS素
子を有するセル領域及び周辺回路領域を備えた半導体装
置であって、前記セル領域に形成されたイオン注入領域
が前記周辺回路領域に形成されたイオン注入領域と同一
の深さ及びドーズ量を有するように形成された第１イオ
ン注入領域と、補償領域として形成された第２イオン注
入領域とを備えることを特徴とする半導体装置を提供す
る。
達成するために本発明では、同一の目的のために注入さ
れたイオン注入領域を各々含んで、同一の導電型MOS素
子を有するセル領域及び周辺回路領域を備えた半導体装
置であって、前記セル領域に形成されたイオン注入領域
が前記周辺回路領域に形成されたイオン注入領域と同一
の深さ及びドーズ量を有するように形成された第１イオ
ン注入領域と、補償領域として形成された第２イオン注
入領域とを備えることを特徴とする半導体装置を提供す
る。
【００２５】前記イオン注入領域は、フィールドイオン
注入工程または臨界電圧調節用イオン注入工程により形
成されたイオン注入領域であって、前記第２イオン注入
領域は基板の底部を基準とするとき、前記第１イオン注
入領域の上部に形成されたり前記第１イオン注入領域と
同一の深さを有するものの、他のイオン成分を有するよ
うに形成され得る。
注入工程または臨界電圧調節用イオン注入工程により形
成されたイオン注入領域であって、前記第２イオン注入
領域は基板の底部を基準とするとき、前記第１イオン注
入領域の上部に形成されたり前記第１イオン注入領域と
同一の深さを有するものの、他のイオン成分を有するよ
うに形成され得る。
【００２６】前記した本発明の他の目的を達成するため
に本発明では、同一の導電型MOS素子のセル領域と周辺
回路領域を同時に露出させるための第１マスクを製造す
る段階と、前記第１マスクを介在して前記セル領域及び
周辺回路領域のうち一つの領域に適合した条件で先行さ
れるイオン注入工程を遂行する段階と、前記適合した条
件でイオン注入された領域は遮断して残り領域は露出さ
せるための第２マスクを製造する段階と、前記第２マス
クを介在して前記残り領域に対するイオン注入条件を補
償する条件で後続されるイオン注入工程を遂行する段階
と、を含む半導体装置の製造方法を提供する。
に本発明では、同一の導電型MOS素子のセル領域と周辺
回路領域を同時に露出させるための第１マスクを製造す
る段階と、前記第１マスクを介在して前記セル領域及び
周辺回路領域のうち一つの領域に適合した条件で先行さ
れるイオン注入工程を遂行する段階と、前記適合した条
件でイオン注入された領域は遮断して残り領域は露出さ
せるための第２マスクを製造する段階と、前記第２マス
クを介在して前記残り領域に対するイオン注入条件を補
償する条件で後続されるイオン注入工程を遂行する段階
と、を含む半導体装置の製造方法を提供する。
【００２７】前記先行されるイオン注入工程が周辺回路
領域のウェル形成用イオン注入工程、フィールドイオン
注入工程及び臨界電圧調節用イオン注入工程であり、後
続されるイオン注入工程がセル領域のフィールドイオン
注入工程及びセル領域の臨界電圧調節用イオン注入工程
であるものが望ましい。
領域のウェル形成用イオン注入工程、フィールドイオン
注入工程及び臨界電圧調節用イオン注入工程であり、後
続されるイオン注入工程がセル領域のフィールドイオン
注入工程及びセル領域の臨界電圧調節用イオン注入工程
であるものが望ましい。
【００２８】特に、前記先行されるイオン注入工程の遂
行時、イオン注入角度が７゜であり、前記後続されるイ
オン注入工程の遂行時、イオン注入角度が０゜である場
合に工程遂行がより容易で素子特性もより向上される。
行時、イオン注入角度が７゜であり、前記後続されるイ
オン注入工程の遂行時、イオン注入角度が０゜である場
合に工程遂行がより容易で素子特性もより向上される。
【００２９】すなわち本発明では、セル領域と周辺回路
領域でお互い他のマスクを使用し、時差をおいてほとん
ど類似の条件で遂行されるイオン注入工程を、全体領域
に対し先行される工程に合う条件でイオン注入を遂行し
た後、以後後続されるイオン注入工程でこれを補償する
ようにするものである。
領域でお互い他のマスクを使用し、時差をおいてほとん
ど類似の条件で遂行されるイオン注入工程を、全体領域
に対し先行される工程に合う条件でイオン注入を遂行し
た後、以後後続されるイオン注入工程でこれを補償する
ようにするものである。
【００３０】以上のような本発明の目的と別の特徴及び
長所などは、次ぎに参照する本発明のいくつかの好適な
実施例に対する以下の説明から明確になるであろう。
長所などは、次ぎに参照する本発明のいくつかの好適な
実施例に対する以下の説明から明確になるであろう。
【００３１】
【発明の実施の形態】以下、添付した図面を参照して本
発明をより詳細に説明する。下記の実施例は、本発明の
具現のための望ましい一態様を示すものであり、本発明
がこれに限定されないことはもちろんのことである。
発明をより詳細に説明する。下記の実施例は、本発明の
具現のための望ましい一態様を示すものであり、本発明
がこれに限定されないことはもちろんのことである。
【００３２】図４ないし図６には、本発明の方法によっ
てセルのNMOS領域CNと周辺回路のNMOS領域PN−１と周辺
回路のPMOS領域PN−２にイオンを注入する方法を示し
た。
てセルのNMOS領域CNと周辺回路のNMOS領域PN−１と周辺
回路のPMOS領域PN−２にイオンを注入する方法を示し
た。
【００３３】図４を参考にすれば、基板２０の上部に形
成されたセル領域CNと第１周辺回路領域PN−１は露出さ
せて第２周辺回路領域PN−２は遮断するようにフォトレ
ジストパターン２１を形成し、第１周辺回路領域PN−１
のイオン注入条件に適合した条件でイオン注入する工程
を示す。この段階では、P−ウェル形成のためのイオン
注入工程、フィールドイオン注入工程及び臨界電圧調節
のためのイオン注入工程などが遂行される。
成されたセル領域CNと第１周辺回路領域PN−１は露出さ
せて第２周辺回路領域PN−２は遮断するようにフォトレ
ジストパターン２１を形成し、第１周辺回路領域PN−１
のイオン注入条件に適合した条件でイオン注入する工程
を示す。この段階では、P−ウェル形成のためのイオン
注入工程、フィールドイオン注入工程及び臨界電圧調節
のためのイオン注入工程などが遂行される。
【００３４】図５を参考にすれば、第２周辺回路領域PN
−２は露出させてセル領域CNと第１周辺回路領域PN−１
は遮断するようにフォトレジストパターン２２を形成
し、第２周辺回路領域PN−２に適合した条件でN−ウェ
ル形成のためのイオン注入工程、フィールドイオン注入
工程及び臨界電圧調節のためのイオン注入工程を遂行す
る。
−２は露出させてセル領域CNと第１周辺回路領域PN−１
は遮断するようにフォトレジストパターン２２を形成
し、第２周辺回路領域PN−２に適合した条件でN−ウェ
ル形成のためのイオン注入工程、フィールドイオン注入
工程及び臨界電圧調節のためのイオン注入工程を遂行す
る。
【００３５】図６を参考にすれば、セル領域CNは露出さ
せて第１周辺回路領域PN−１及び第２周辺回路領域PN−
２は遮断するようにフォトレジストパターン２３を形成
し、セル領域CNに対するイオン注入時の条件を補償しな
がら遂行される後続イオン注入工程を示す。この段階で
は、図４に示されるように第１周辺回路領域PN−１に適
合した条件で既にイオンが注入されているために、第１
周辺回路領域のウェル形成条件と同一の条件で形成され
るセル領域のP−ウェル形成工程は省略して、セル領域
のフィールドイオン注入条件を補償するためのフィール
ドイオン注入及び臨界電圧調節用イオン注入工程が遂行
される。
せて第１周辺回路領域PN−１及び第２周辺回路領域PN−
２は遮断するようにフォトレジストパターン２３を形成
し、セル領域CNに対するイオン注入時の条件を補償しな
がら遂行される後続イオン注入工程を示す。この段階で
は、図４に示されるように第１周辺回路領域PN−１に適
合した条件で既にイオンが注入されているために、第１
周辺回路領域のウェル形成条件と同一の条件で形成され
るセル領域のP−ウェル形成工程は省略して、セル領域
のフィールドイオン注入条件を補償するためのフィール
ドイオン注入及び臨界電圧調節用イオン注入工程が遂行
される。
【００３６】従来の方法を例示する図１ないし図３と比
較するとき、このような本発明の方法によれば使われる
マスクの数は同一であるが、セル領域にP−ウェルを形
成するためのイオン注入工程が省略される。いい換えれ
ば工程数が減って単純化される。また後続される補償工
程では、単純に補償のための程度のイオンだけ注入すれ
ばよいためにイオン注入条件が緩和される。
較するとき、このような本発明の方法によれば使われる
マスクの数は同一であるが、セル領域にP−ウェルを形
成するためのイオン注入工程が省略される。いい換えれ
ば工程数が減って単純化される。また後続される補償工
程では、単純に補償のための程度のイオンだけ注入すれ
ばよいためにイオン注入条件が緩和される。
【００３７】図７には、本発明の方法を説明するため
に、エネルギー値によるイオン注入領域の変化を示し
た。図７では同一のNMOSで形成される周辺回路領域とセ
ル領域のみに対して説明するようにして、相異なPMOS領
域に対しては従来の方法と差異点がないために説明を省
略する。同一のPMOSで形成される二領域に対しては、同
一の方式で適用できるためにこれに対する説明も省略す
るようにする。
に、エネルギー値によるイオン注入領域の変化を示し
た。図７では同一のNMOSで形成される周辺回路領域とセ
ル領域のみに対して説明するようにして、相異なPMOS領
域に対しては従来の方法と差異点がないために説明を省
略する。同一のPMOSで形成される二領域に対しては、同
一の方式で適用できるためにこれに対する説明も省略す
るようにする。
【００３８】図７の素子は、周辺回路NMOS領域PN−１と
セルのNMOS領域CNに分けられているが、周辺回路領域PN
−１とセル領域CNには各々第１及び第２P−ウェル３
１，３２、第１及び第２フィールドオキサイド５１，５
２が形成されている。通常的に周辺回路領域PN−１のフ
ィールドオキサイド５１は厚さが約２０００Åであり、
セル領域CNのフィールドオキサイド５２は厚さが約１５
００Åである。各フィールドオキサイド５１，５２間に
は約１００Å厚さの第１及び第２ゲートオキサイド７
１，７２と第１及び第２ゲート電極６３，６４及び第１
及び第２不純物ドーピング領域６１，６２が形成されて
いる。
セルのNMOS領域CNに分けられているが、周辺回路領域PN
−１とセル領域CNには各々第１及び第２P−ウェル３
１，３２、第１及び第２フィールドオキサイド５１，５
２が形成されている。通常的に周辺回路領域PN−１のフ
ィールドオキサイド５１は厚さが約２０００Åであり、
セル領域CNのフィールドオキサイド５２は厚さが約１５
００Åである。各フィールドオキサイド５１，５２間に
は約１００Å厚さの第１及び第２ゲートオキサイド７
１，７２と第１及び第２ゲート電極６３，６４及び第１
及び第２不純物ドーピング領域６１，６２が形成されて
いる。
【００３９】フィールドイオン注入工程を遂行すれば、
図面に示すように、イオン注入ライン４０を中心とする
領域に例えば、B+イオンが注入されて注入されたイオン
は素子間分離効果を高める。各領域の各工程に対するイ
オン注入条件は次の通りである。まず、周辺回路領域と
セル領域でP−ウェル形成のためのイオン注入条件は、
１１B+、５００KeV、１．０E１３で同一であるために、
図４でのようなマスクを使用して周辺回路領域に対する
条件に適合するようにウェル形成のためのイオン注入工
程を遂行すれば、セル領域でも望みの形態でウェルが形
成される。
図面に示すように、イオン注入ライン４０を中心とする
領域に例えば、B+イオンが注入されて注入されたイオン
は素子間分離効果を高める。各領域の各工程に対するイ
オン注入条件は次の通りである。まず、周辺回路領域と
セル領域でP−ウェル形成のためのイオン注入条件は、
１１B+、５００KeV、１．０E１３で同一であるために、
図４でのようなマスクを使用して周辺回路領域に対する
条件に適合するようにウェル形成のためのイオン注入工
程を遂行すれば、セル領域でも望みの形態でウェルが形
成される。
【００４０】反面、フィールドイオン注入条件を見れ
ば、周辺回路領域では１１B+、１２０KeV、７．２E１２
であるが、セル領域では１１B+、１００KeV、７．５E１
２である。この点を考慮して、図４でのようなマスクを
使用して周辺回路領域に適合した条件でフィールドイオ
ン注入工程を遂行するようにするが、本実施例ではこの
条件を１１B+、１１０KeV、７．２E１２とした。元来の
条件と比較するとき、周辺回路領域に対するエネルギー
値が１２０KeVで１１０KeVと低くしたが、セル領域に要
求されるエネルギー値との差を減らす効果もあって本実
施例の反復的な実験結果、周辺回路領域の素子分離効果
に大きい差を持ってこないためにこのような値で設定し
たものである。以後、図６でのようなマスクを使用し
て、セル領域のフィールドイオン注入条件を補償しなけ
ればならないが、この条件は１１B+、９０KeV、１．５E
１２とした。
ば、周辺回路領域では１１B+、１２０KeV、７．２E１２
であるが、セル領域では１１B+、１００KeV、７．５E１
２である。この点を考慮して、図４でのようなマスクを
使用して周辺回路領域に適合した条件でフィールドイオ
ン注入工程を遂行するようにするが、本実施例ではこの
条件を１１B+、１１０KeV、７．２E１２とした。元来の
条件と比較するとき、周辺回路領域に対するエネルギー
値が１２０KeVで１１０KeVと低くしたが、セル領域に要
求されるエネルギー値との差を減らす効果もあって本実
施例の反復的な実験結果、周辺回路領域の素子分離効果
に大きい差を持ってこないためにこのような値で設定し
たものである。以後、図６でのようなマスクを使用し
て、セル領域のフィールドイオン注入条件を補償しなけ
ればならないが、この条件は１１B+、９０KeV、１．５E
１２とした。
【００４１】臨界電圧調節のための条件は、周辺回路領
域では１１B+、５０KeV、１．０E１２であり、セル領域
では４９BF2 +、５０KeV、６．２E１２である。図４での
ようなマスクを使用して二領域に対して１１B+、５０Ke
V、１．０E１２の条件でイオンを注入して、以後、図６
でのようなマスクを使用したセル領域の補償工程はエネ
ルギー値は同一にしてドーズ量だけ若干減らして４９BF
2 +、５０KeV、６．０E１２程度で遂行した。結局、周辺
回路領域に対するウェル形成のためのイオン注入工程、
周辺回路のフィールドイオン注入工程、周辺回路の臨界
電圧調節のためのイオン注入工程、セル領域のフィール
ドイオン注入補償工程、セル領域の臨界電圧調節のため
の補償工程順に進行される。
域では１１B+、５０KeV、１．０E１２であり、セル領域
では４９BF2 +、５０KeV、６．２E１２である。図４での
ようなマスクを使用して二領域に対して１１B+、５０Ke
V、１．０E１２の条件でイオンを注入して、以後、図６
でのようなマスクを使用したセル領域の補償工程はエネ
ルギー値は同一にしてドーズ量だけ若干減らして４９BF
2 +、５０KeV、６．０E１２程度で遂行した。結局、周辺
回路領域に対するウェル形成のためのイオン注入工程、
周辺回路のフィールドイオン注入工程、周辺回路の臨界
電圧調節のためのイオン注入工程、セル領域のフィール
ドイオン注入補償工程、セル領域の臨界電圧調節のため
の補償工程順に進行される。
【００４２】従来の方法と比較するとき、セル領域のP
−ウェル形成用イオン注入工程が省略され、後続される
フィールドイオン注入条件及び臨界電圧調節のための補
償条件に差があることを分かる。このような条件を設定
するようになった理由に対し、図７を参考にして詳細に
説明する。
−ウェル形成用イオン注入工程が省略され、後続される
フィールドイオン注入条件及び臨界電圧調節のための補
償条件に差があることを分かる。このような条件を設定
するようになった理由に対し、図７を参考にして詳細に
説明する。
【００４３】まず、周辺回路領域のフィールドイオン注
入条件を見れば、図１では１１B+、１２０KeV、９．０E
１２であることに比べて、図４及び対応される図７のイ
オン注入ライン４０を得るためには１１B+、１１０Ke
V、７．２E１２である。すなわち、エネルギー値が低く
なると同時にドーズ量も少なくなったことを分かる。こ
れは、セル領域のフィールドイオン注入条件を考慮して
適合化された値として、イオン注入ライン４０を中心と
する仮想された第２イオン注入領域４２を限定し、これ
より高いエネルギー値で注入された第１イオン注入領域
４１、及びこれより低いエネルギー値で注入された第３
イオン注入領域４３と比較してみる。
入条件を見れば、図１では１１B+、１２０KeV、９．０E
１２であることに比べて、図４及び対応される図７のイ
オン注入ライン４０を得るためには１１B+、１１０Ke
V、７．２E１２である。すなわち、エネルギー値が低く
なると同時にドーズ量も少なくなったことを分かる。こ
れは、セル領域のフィールドイオン注入条件を考慮して
適合化された値として、イオン注入ライン４０を中心と
する仮想された第２イオン注入領域４２を限定し、これ
より高いエネルギー値で注入された第１イオン注入領域
４１、及びこれより低いエネルギー値で注入された第３
イオン注入領域４３と比較してみる。
【００４４】第１領域４１から不純物ドーピング領域、
例えばソース領域６１までの距離d1はエネルギー値の大
きさによって決定されるが、前記距離d1に対し適切な量
のドーズ量がある。エネルギー値を低くして第２領域４
２にイオンが注入されれば第２領域からソース領域６１
までの距離がd2になるが、これはd1より短い。すなわ
ち、第２領域４２にイオンが注入されればリフレッシュ
特性が悪くなる。一方、同一の深さの領域にイオンが注
入されても、ドーズ量が多くなれば絶縁効果は増加する
が、不純物量が多くなってリフレッシュ特性は悪くな
る。結局イオン注入領域とソース領域６１との間の距離
が短ければドーズ量が少なくならなければならず、距離
がながければドーズ量が多くなってこそ適切な絶縁効果
とリフレッシュ特性を得ることができる。
例えばソース領域６１までの距離d1はエネルギー値の大
きさによって決定されるが、前記距離d1に対し適切な量
のドーズ量がある。エネルギー値を低くして第２領域４
２にイオンが注入されれば第２領域からソース領域６１
までの距離がd2になるが、これはd1より短い。すなわ
ち、第２領域４２にイオンが注入されればリフレッシュ
特性が悪くなる。一方、同一の深さの領域にイオンが注
入されても、ドーズ量が多くなれば絶縁効果は増加する
が、不純物量が多くなってリフレッシュ特性は悪くな
る。結局イオン注入領域とソース領域６１との間の距離
が短ければドーズ量が少なくならなければならず、距離
がながければドーズ量が多くなってこそ適切な絶縁効果
とリフレッシュ特性を得ることができる。
【００４５】図１では、１２０KeVのエネルギー値で
９．０E１２のドーズ量をイオン注入したことに比べ
て、図４では、これより低い１１０KeVのエネルギー値
を設定したため、ドーズ量は７．２E１２で低くして類
似の絶縁効果及びリフレッシュ特性を得ることができる
ようにしたものである。
９．０E１２のドーズ量をイオン注入したことに比べ
て、図４では、これより低い１１０KeVのエネルギー値
を設定したため、ドーズ量は７．２E１２で低くして類
似の絶縁効果及びリフレッシュ特性を得ることができる
ようにしたものである。
【００４６】次に、セル領域のフィールドイオン注入補
償条件に対し説明する。既存のセル領域に対するフィー
ルドイオン注入条件は１１B+、１００KeV、７．５E１２
である。ところが、図４でのようなマスクを使用して遂
行された条件は、前記周辺回路領域に対する条件である
１１B+、１１０KeV、７．２E１２であり、エネルギー値
は減少したしドーズ量は増加されたことを分かる。すな
わち、適切なイオン注入領域は、第３領域４３として不
純物ドーピング領域６１までの距離がd3の領域である
が、実際には、イオン注入ライン４０を中心とする第２
領域４２にイオンが注入されたため、望ましい領域より
さらに深い領域にイオンが注入されたものである。
償条件に対し説明する。既存のセル領域に対するフィー
ルドイオン注入条件は１１B+、１００KeV、７．５E１２
である。ところが、図４でのようなマスクを使用して遂
行された条件は、前記周辺回路領域に対する条件である
１１B+、１１０KeV、７．２E１２であり、エネルギー値
は減少したしドーズ量は増加されたことを分かる。すな
わち、適切なイオン注入領域は、第３領域４３として不
純物ドーピング領域６１までの距離がd3の領域である
が、実際には、イオン注入ライン４０を中心とする第２
領域４２にイオンが注入されたため、望ましい領域より
さらに深い領域にイオンが注入されたものである。
【００４７】したがって、適切な絶縁効果とリフレッシ
ュ特性を得るため、望ましい領域より浅い領域である第
４イオン注入領域４４にイオンを注入して補償すること
によって、第２領域にイオンが注入される効果を得るよ
うにする必要がある。第４領域４４は、不純物ドーピン
グ領域までの距離d4が非常に近いためにドーズ量をとて
も少ない量で設定した。
ュ特性を得るため、望ましい領域より浅い領域である第
４イオン注入領域４４にイオンを注入して補償すること
によって、第２領域にイオンが注入される効果を得るよ
うにする必要がある。第４領域４４は、不純物ドーピン
グ領域までの距離d4が非常に近いためにドーズ量をとて
も少ない量で設定した。
【００４８】本実施例の反復的な実験結果前記補償する
条件で遂行されるフィールドイオン注入工程で適用され
るエネルギー値は、前記セル領域と前記周辺回路領域に
対し別途にイオン注入工程を遂行時前記補償する条件で
遂行される領域に要求されるエネルギー値の０．７から
１倍のものが望ましく、０．８５から１倍とすることが
より望ましいということが分かる。また、補償する条件
で遂行されるフィールドイオン注入工程で適用されるド
ーズ量と、先行されるフィールドイオン注入工程で適用
されるドーズ量との合計は、前記セル領域と前記周辺回
路領域に対し別途にイオン注入工程を遂行するときに、
前記補償する条件で遂行される領域に要求されるドーズ
量の１から１．３倍のものが望ましい。本実施例では、
９０KeVのエネルギー値と１．５E１２のドーズ量でフィ
ールドイオン注入補償工程を遂行した。
条件で遂行されるフィールドイオン注入工程で適用され
るエネルギー値は、前記セル領域と前記周辺回路領域に
対し別途にイオン注入工程を遂行時前記補償する条件で
遂行される領域に要求されるエネルギー値の０．７から
１倍のものが望ましく、０．８５から１倍とすることが
より望ましいということが分かる。また、補償する条件
で遂行されるフィールドイオン注入工程で適用されるド
ーズ量と、先行されるフィールドイオン注入工程で適用
されるドーズ量との合計は、前記セル領域と前記周辺回
路領域に対し別途にイオン注入工程を遂行するときに、
前記補償する条件で遂行される領域に要求されるドーズ
量の１から１．３倍のものが望ましい。本実施例では、
９０KeVのエネルギー値と１．５E１２のドーズ量でフィ
ールドイオン注入補償工程を遂行した。
【００４９】臨界電圧調節のためのイオン注入工程で
は、フィールドイオン注入工程と類似の方式で遂行し
た。元来の条件は、周辺回路領域に対しては１１B+、５
０KeV、１．０E１２であり、セル領域に対しては４９BF
2 +、５０KeV、６．２E１２であるが、本実施例では、図
４に示されたマスクを使用して前記周辺回路領域に対す
る条件で周辺回路領域とセル領域に対しイオン注入工程
を遂行し、以後図６に示されたマスクを使用して４９BF
2 +、５０KeV、６．０E１２の条件でセル領域に対する補
償工程を遂行した。この工程は、同一のエネルギー値が
適用されるためにドーズ量だけ若干調節する程度で遂行
する。
は、フィールドイオン注入工程と類似の方式で遂行し
た。元来の条件は、周辺回路領域に対しては１１B+、５
０KeV、１．０E１２であり、セル領域に対しては４９BF
2 +、５０KeV、６．２E１２であるが、本実施例では、図
４に示されたマスクを使用して前記周辺回路領域に対す
る条件で周辺回路領域とセル領域に対しイオン注入工程
を遂行し、以後図６に示されたマスクを使用して４９BF
2 +、５０KeV、６．０E１２の条件でセル領域に対する補
償工程を遂行した。この工程は、同一のエネルギー値が
適用されるためにドーズ量だけ若干調節する程度で遂行
する。
【００５０】補償する条件で遂行される臨界電圧調節用
イオン注入工程で適用されるドーズ量と、先行される臨
界電圧調節用イオン注入工程で適用されるドーズ量との
合計は、前記セル領域と前記周辺回路領域に対し別途に
イオン注入工程を遂行するときに前記補償する条件で遂
行される領域に要求されるドーズ量の０．９５から１．
０５倍のものが望ましい。
イオン注入工程で適用されるドーズ量と、先行される臨
界電圧調節用イオン注入工程で適用されるドーズ量との
合計は、前記セル領域と前記周辺回路領域に対し別途に
イオン注入工程を遂行するときに前記補償する条件で遂
行される領域に要求されるドーズ量の０．９５から１．
０５倍のものが望ましい。
【００５１】前記与えられた条件は、本発明者の反復的
な実験により最適化された値であって前記値だけで本発
明を限定しようということではないことはもちろんのこ
とである。
な実験により最適化された値であって前記値だけで本発
明を限定しようということではないことはもちろんのこ
とである。
【００５２】以上のような方法でイオン注入工程を遂行
すれば、同一であるかさらに優秀な特性を得ることがで
き、さらに簡略化された工程を遂行して半導体装置を製
造できるようになる。
すれば、同一であるかさらに優秀な特性を得ることがで
き、さらに簡略化された工程を遂行して半導体装置を製
造できるようになる。
【００５３】図８には、本発明の方法を遂行することに
おいて、イオン注入角度によるイオン注入領域の変化を
わかるための図面を示した。小さなピッチでは、素子間
の分離特性劣化を防止するためにフィールドオキサイド
下部分に高濃度の不純物が必要である。このためには、
詳述したようにフィールドイオン注入工程を遂行するこ
とである。シリコンの一定の格子構造は、イオン注入の
角度によって濃度及びRp(projected range)が相対的に
変わる性質があるが、酸化物は角度に対するRp値が大き
い差を見せない。したがって、角度によってフィールド
部分と活性領域上のRpの変化は活性領域とフィールド部
位の境界面のジャンクション特性を変化させる。
おいて、イオン注入角度によるイオン注入領域の変化を
わかるための図面を示した。小さなピッチでは、素子間
の分離特性劣化を防止するためにフィールドオキサイド
下部分に高濃度の不純物が必要である。このためには、
詳述したようにフィールドイオン注入工程を遂行するこ
とである。シリコンの一定の格子構造は、イオン注入の
角度によって濃度及びRp(projected range)が相対的に
変わる性質があるが、酸化物は角度に対するRp値が大き
い差を見せない。したがって、角度によってフィールド
部分と活性領域上のRpの変化は活性領域とフィールド部
位の境界面のジャンクション特性を変化させる。
【００５４】表１には、セル領域の活性領域とフィール
ド部位にイオンを注入する場合注入角度が７゜と０゜の
場合のET(electric test)データを比較して示した。イ
オン注入条件は１１B+、１００KeV、７．５E１２とし
た。
ド部位にイオンを注入する場合注入角度が７゜と０゜の
場合のET(electric test)データを比較して示した。イ
オン注入条件は１１B+、１００KeV、７．５E１２とし
た。
【００５５】
【表１】
【００５６】表１で、Vthは臨界電圧(threshold voltag
e)を意味し、J_BVは境界面での降伏電圧(junction brea
kdown voltage)を意味し、C_Iso_BVは酸化物領域での降
伏電圧(filed oxide breakdown voltage)を示す。J_BV
とC_Iso_BVは互い他の変化様相を示す。
e)を意味し、J_BVは境界面での降伏電圧(junction brea
kdown voltage)を意味し、C_Iso_BVは酸化物領域での降
伏電圧(filed oxide breakdown voltage)を示す。J_BV
とC_Iso_BVは互い他の変化様相を示す。
【００５７】MOS素子では、ゲート電圧によって発生す
る電子層がn+のドレーン領域とソース領域間の電導チャ
ンネルを形成する。このような電導チャンネルを発生さ
せることに必要なゲート電圧を臨界電圧またはピンチオ
フ電圧という。
る電子層がn+のドレーン領域とソース領域間の電導チャ
ンネルを形成する。このような電導チャンネルを発生さ
せることに必要なゲート電圧を臨界電圧またはピンチオ
フ電圧という。
【００５８】また、PN接合ダイオードに過度な逆方向電
圧を加えたとき、ある限界を越えれば逆方向電流が急激
に増加するようになるが、この現象を接合の降伏である
といい、この限界電圧を降伏電圧という。半導体素子に
この電圧を超過する電圧を加えれば素子が破壊される。
圧を加えたとき、ある限界を越えれば逆方向電流が急激
に増加するようになるが、この現象を接合の降伏である
といい、この限界電圧を降伏電圧という。半導体素子に
この電圧を超過する電圧を加えれば素子が破壊される。
【００５９】表を通じて、イオン注入角度を７゜で０゜
に変えれば境界面での特性は改善されることに反して、
フィールド領域での特性は劣化されるということを確認
することができる。
に変えれば境界面での特性は改善されることに反して、
フィールド領域での特性は劣化されるということを確認
することができる。
【００６０】シリコンと酸化物結晶構造の差によるプロ
ファイルの変化を示すこのような特性を利用すれば、注
入角度を調節することにより分離とリフレッシュ特性を
同時に確保することが可能である。すなわち、注入角度
を０゜に近く設定することにより、フィールドオキサイ
ド下部のドーピング濃度を一定に維持しながら境界面部
位のドーピング濃度は減少させることができる。
ファイルの変化を示すこのような特性を利用すれば、注
入角度を調節することにより分離とリフレッシュ特性を
同時に確保することが可能である。すなわち、注入角度
を０゜に近く設定することにより、フィールドオキサイ
ド下部のドーピング濃度を一定に維持しながら境界面部
位のドーピング濃度は減少させることができる。
【００６１】図９には、フィールドオキサイド領域でイ
オン注入時、エネルギーと注入角度によるイオン注入領
域の変化をグラフで示し、図１０には、活性領域でイオ
ン注入時、注入角度によるイオン注入領域の変化をグラ
フで示した。これを図８と比較して説明する。
オン注入時、エネルギーと注入角度によるイオン注入領
域の変化をグラフで示し、図１０には、活性領域でイオ
ン注入時、注入角度によるイオン注入領域の変化をグラ
フで示した。これを図８と比較して説明する。
【００６２】１５００Å厚さを有するフィールド領域で
の変化を見れば、図９のグラフhは１２０KeVのエネルギ
ー値と１.０E１３のドーズ量でイオン注入を遂行するも
のの注入角度を７゜として得られるドーピングプロファ
イルで、グラフiは１００KeVのエネルギー値と１．０E
１３のドーズ量でイオン注入を遂行するものの注入角度
を０゜として得られるドーピングプロファイルであり、
グラフjは１００KeVのエネルギー値と１．０E１３のド
ーズ量でイオン注入を遂行するものの注入角度を７゜と
して得られるドーピングプロファイルであり、グラフk
は８０KeVのエネルギー値と１．０E１３のドーズ量でイ
オン注入を遂行するものの注入角度を７゜として得られ
るドーピングプロファイルである。
の変化を見れば、図９のグラフhは１２０KeVのエネルギ
ー値と１.０E１３のドーズ量でイオン注入を遂行するも
のの注入角度を７゜として得られるドーピングプロファ
イルで、グラフiは１００KeVのエネルギー値と１．０E
１３のドーズ量でイオン注入を遂行するものの注入角度
を０゜として得られるドーピングプロファイルであり、
グラフjは１００KeVのエネルギー値と１．０E１３のド
ーズ量でイオン注入を遂行するものの注入角度を７゜と
して得られるドーピングプロファイルであり、グラフk
は８０KeVのエネルギー値と１．０E１３のドーズ量でイ
オン注入を遂行するものの注入角度を７゜として得られ
るドーピングプロファイルである。
【００６３】エネルギー値が１２０KeV、１００KeV、８
０KeVで低くなることによってイオン注入深さは益益浅
くなり、図８に示された第１、第２及び第３イオン注入
ライン(a、b、c)に各々対応されるように、イオン注入
ラインが得られるようになる。反面、グラフi及びjと図
８のフィールド下部の第５イオン注入領域８１から分か
るように、同一のエネルギー値でイオン注入角度だけを
変更させた場合には、ほとんど類似のイオン注入ライン
が得られることを確認することができる。
０KeVで低くなることによってイオン注入深さは益益浅
くなり、図８に示された第１、第２及び第３イオン注入
ライン(a、b、c)に各々対応されるように、イオン注入
ラインが得られるようになる。反面、グラフi及びjと図
８のフィールド下部の第５イオン注入領域８１から分か
るように、同一のエネルギー値でイオン注入角度だけを
変更させた場合には、ほとんど類似のイオン注入ライン
が得られることを確認することができる。
【００６４】１０３Å厚さの酸化膜が形成された活性領
域でのドーピングプロファイルを示す図１０を参照する
と、イオン注入条件は１００KeV、１．０E１３であり、
イオン注入角度がグラフlは０゜であり、グラフmは１゜
であり、グラフnは７゜である。活性領域ではイオン注
入角度が０゜、１゜、７゜で大きくなることによって、
第４、第５及び第６イオン注入ライン(d、e、f)のよう
に益益深くなり、活性領域下部のイオン注入領域からソ
ース領域６１までの距離がd5、d6、d7で益益短くなるこ
とを確認することができる。
域でのドーピングプロファイルを示す図１０を参照する
と、イオン注入条件は１００KeV、１．０E１３であり、
イオン注入角度がグラフlは０゜であり、グラフmは１゜
であり、グラフnは７゜である。活性領域ではイオン注
入角度が０゜、１゜、７゜で大きくなることによって、
第４、第５及び第６イオン注入ライン(d、e、f)のよう
に益益深くなり、活性領域下部のイオン注入領域からソ
ース領域６１までの距離がd5、d6、d7で益益短くなるこ
とを確認することができる。
【００６５】結局、同一のイオン注入条件で角度を０゜
に近くすることにより、さらに良いリフレッシュ特性を
得ることができるという意味となる。ところが、入射さ
れるイオンビームが結晶軸と同一な方向に整列されて注
入されるとき、イオンのエネルギー損失が小さくなって
Rpが増加するようになる。すなわち、Rpはイオンビーム
と結晶軸の角度及びイオンドーズ量により相当な影響を
受ける。このようなチャネリング効果を防止するため
に、入射ビームに対しウェーハを７゜傾けてイオン注入
を遂行する。実際に工程に適用時若干の誤差値を有する
角度でイオンが注入されるが、このような誤差値による
全体工程での変位が０゜でより７゜で少なく現れる。し
たがって、実務的に特にドーズ量が多い条件では７゜を
適用し、ドーズ量が少ない条件では０゜を適用すること
が効率的である。
に近くすることにより、さらに良いリフレッシュ特性を
得ることができるという意味となる。ところが、入射さ
れるイオンビームが結晶軸と同一な方向に整列されて注
入されるとき、イオンのエネルギー損失が小さくなって
Rpが増加するようになる。すなわち、Rpはイオンビーム
と結晶軸の角度及びイオンドーズ量により相当な影響を
受ける。このようなチャネリング効果を防止するため
に、入射ビームに対しウェーハを７゜傾けてイオン注入
を遂行する。実際に工程に適用時若干の誤差値を有する
角度でイオンが注入されるが、このような誤差値による
全体工程での変位が０゜でより７゜で少なく現れる。し
たがって、実務的に特にドーズ量が多い条件では７゜を
適用し、ドーズ量が少ない条件では０゜を適用すること
が効率的である。
【００６６】本発明の場合、ドーズ量が多い先行フィー
ルドイオン注入工程では７゜を適用してドーズ量が少な
い後続補償工程では０゜を適用することが望ましい。
ルドイオン注入工程では７゜を適用してドーズ量が少な
い後続補償工程では０゜を適用することが望ましい。
【００６７】図１１には、本発明による半導体装置に形
成されるイオン注入領域を示す。NMOSの周辺回路領域PN
−１には、下部から順に第１ウェル形成用イオン注入領
域３３、第１フィールドイオン注入領域３５及び第１臨
界電圧調節用イオン注入領域３８が形成されており、NM
OSのセル領域CNには第２ウェル形成用イオン注入領域３
４、第２フィールドイオン注入領域３６、補償フィール
ドイオン注入領域３７及び第２臨界電圧調節用イオン注
入領域３９が形成されている。セル領域の第２臨界電圧
調節用イオン注入領域３９は、補償されたイオンも周辺
回路領域に対する条件で注入されたイオンと同一の深さ
で注入されるため、補償されたイオンが別の領域に形成
されずに周辺回路領域に対する第１臨界電圧調節用イオ
ン注入領域３８と同一の深さに形成される。１１B+イオ
ンだけ存在する第１領域３８とは違い、１１B+イオン及
び４９BF2 +イオンが共存する状態で得られるようにな
る。
成されるイオン注入領域を示す。NMOSの周辺回路領域PN
−１には、下部から順に第１ウェル形成用イオン注入領
域３３、第１フィールドイオン注入領域３５及び第１臨
界電圧調節用イオン注入領域３８が形成されており、NM
OSのセル領域CNには第２ウェル形成用イオン注入領域３
４、第２フィールドイオン注入領域３６、補償フィール
ドイオン注入領域３７及び第２臨界電圧調節用イオン注
入領域３９が形成されている。セル領域の第２臨界電圧
調節用イオン注入領域３９は、補償されたイオンも周辺
回路領域に対する条件で注入されたイオンと同一の深さ
で注入されるため、補償されたイオンが別の領域に形成
されずに周辺回路領域に対する第１臨界電圧調節用イオ
ン注入領域３８と同一の深さに形成される。１１B+イオ
ンだけ存在する第１領域３８とは違い、１１B+イオン及
び４９BF2 +イオンが共存する状態で得られるようにな
る。
【００６８】以下、図１１に示された素子を例にして本
発明による方法を詳細に説明する。セル領域はNMOSで形
成して周辺回路領域はCMOSで形成するDRAM素子の場合を
例にして説明する。
発明による方法を詳細に説明する。セル領域はNMOSで形
成して周辺回路領域はCMOSで形成するDRAM素子の場合を
例にして説明する。
【００６９】まず、n-型シリコン基板のセル領域とNMOS
を形成するための周辺回路領域の上部に約４５０Å厚さ
で緩衝酸化(buffer oxidation)のために基板を酸化させ
た後、約１６００Å厚さでナイトライドを塗布して酸化
膜と窒化膜を形成する。フォトレジストパターンを利用
して窒化膜を蝕刻し、フォトレジストを除去した後、窒
化膜パターンを利用してフィールド酸化を遂行する。こ
れは、約９００℃の温度で遂行して得られるフィールド
酸化膜の厚さはセル領域では約１５００Åになり、周辺
回路領域では約２０００Åになる。
を形成するための周辺回路領域の上部に約４５０Å厚さ
で緩衝酸化(buffer oxidation)のために基板を酸化させ
た後、約１６００Å厚さでナイトライドを塗布して酸化
膜と窒化膜を形成する。フォトレジストパターンを利用
して窒化膜を蝕刻し、フォトレジストを除去した後、窒
化膜パターンを利用してフィールド酸化を遂行する。こ
れは、約９００℃の温度で遂行して得られるフィールド
酸化膜の厚さはセル領域では約１５００Åになり、周辺
回路領域では約２０００Åになる。
【００７０】図４に示されたように、NMOSの周辺回路領
域とNMOSのセル領域を露出させるフォトレジストパター
ンを形成する。１１B+、５００KeV、１．０E１３の条件
でホウ素イオンを注入して、セル領域と周辺回路領域の
一部にP−ウェルを形成する。これを約１０００℃の温
度、窒素ガス雰囲気下で約６３０分間、以後、同一の温
度の酸素ガス雰囲気下で約３０分間熱処理する。以後、
同一のマスクを使用して１１B+、１１０KeV、７．２E１
２のフィールドイオン注入条件で不純物を注入して、１
１B+、５０KeV、１．０E１２の条件で臨界電圧調節のた
めのイオン注入工程を遂行する。
域とNMOSのセル領域を露出させるフォトレジストパター
ンを形成する。１１B+、５００KeV、１．０E１３の条件
でホウ素イオンを注入して、セル領域と周辺回路領域の
一部にP−ウェルを形成する。これを約１０００℃の温
度、窒素ガス雰囲気下で約６３０分間、以後、同一の温
度の酸素ガス雰囲気下で約３０分間熱処理する。以後、
同一のマスクを使用して１１B+、１１０KeV、７．２E１
２のフィールドイオン注入条件で不純物を注入して、１
１B+、５０KeV、１．０E１２の条件で臨界電圧調節のた
めのイオン注入工程を遂行する。
【００７１】以後、図５に示されたようにPMOSの周辺回
路領域を露出させるためのフォトレジストパターンを形
成し、これに適合した条件は、ウェル形成のためのイオ
ン注入工程、フィールドイオン注入工程及び臨界電圧調
節のためのイオン注入工程を連続的に遂行する。
路領域を露出させるためのフォトレジストパターンを形
成し、これに適合した条件は、ウェル形成のためのイオ
ン注入工程、フィールドイオン注入工程及び臨界電圧調
節のためのイオン注入工程を連続的に遂行する。
【００７２】図６に示されたようにセル領域を露出させ
るためのフォトレジストパターンを形成し、以後、１１
B+、９０KeV、１．５E１２の条件でセル領域にフィール
ドイオン注入補償工程を遂行する。同一のマスクを使用
して４９BF2 +、５０KeV、６．２E１２の条件で臨界電圧
調節のためのイオン注入補償工程を遂行する。
るためのフォトレジストパターンを形成し、以後、１１
B+、９０KeV、１．５E１２の条件でセル領域にフィール
ドイオン注入補償工程を遂行する。同一のマスクを使用
して４９BF2 +、５０KeV、６．２E１２の条件で臨界電圧
調節のためのイオン注入補償工程を遂行する。
【００７３】以後、通常的な方法によって半導体装置を
製造する。すなわち、フィールド酸化膜により活性領域
とフィールド領域で区分された半導体基板のうちから、
活性領域上に熱酸化法を利用して第１酸化膜を形成す
る。次いで、ゲート電極を形成するための工程を遂行す
る。前記第１酸化膜が形成された基板上に不純物がドー
ピングされたポリシリコンのような伝導性物質を蒸着し
て第１導電層を形成し、これの上部にタングステン−シ
リサイド(WSix)のような物質で第２導電層を形成した
後、窒化ケイ素(SiN)等でなされる第１絶縁層を形成す
る。前記第１絶縁層は、以後遂行される蝕刻工程及びイ
オン注入工程時前記第２導電層を保護する役割をする。
前記第１絶縁層の上部に高温酸化物(high temperature
oxide；HTO)になる第２酸化膜を形成する。前記第２酸
化膜は、以後スペーサを形成するための蝕刻工程時エッ
チングストッパー(etching stopper)として作用する。
製造する。すなわち、フィールド酸化膜により活性領域
とフィールド領域で区分された半導体基板のうちから、
活性領域上に熱酸化法を利用して第１酸化膜を形成す
る。次いで、ゲート電極を形成するための工程を遂行す
る。前記第１酸化膜が形成された基板上に不純物がドー
ピングされたポリシリコンのような伝導性物質を蒸着し
て第１導電層を形成し、これの上部にタングステン−シ
リサイド(WSix)のような物質で第２導電層を形成した
後、窒化ケイ素(SiN)等でなされる第１絶縁層を形成す
る。前記第１絶縁層は、以後遂行される蝕刻工程及びイ
オン注入工程時前記第２導電層を保護する役割をする。
前記第１絶縁層の上部に高温酸化物(high temperature
oxide；HTO)になる第２酸化膜を形成する。前記第２酸
化膜は、以後スペーサを形成するための蝕刻工程時エッ
チングストッパー(etching stopper)として作用する。
【００７４】前記第２酸化膜の上部にフォトレジストパ
ターンを形成し、これを利用して前記第２酸化膜、前記
第１絶縁層、前記第２導電層、前記第１導電層及び前記
第１酸化膜を順に異方性蝕刻してゲート電極を形成す
る。
ターンを形成し、これを利用して前記第２酸化膜、前記
第１絶縁層、前記第２導電層、前記第１導電層及び前記
第１酸化膜を順に異方性蝕刻してゲート電極を形成す
る。
【００７５】露出された半導体基板の活性領域にイオン
注入工程によりn-型の不純物を注入してトランジスター
のソース／ドレーン拡散領域を形成する。イオン注入工
程時、前記ゲート電極はマスク役割をする。
注入工程によりn-型の不純物を注入してトランジスター
のソース／ドレーン拡散領域を形成する。イオン注入工
程時、前記ゲート電極はマスク役割をする。
【００７６】ゲート電極が形成された基板上にBPSG(bor
ophosphosilicate glass)のような物質で層間絶縁膜を
形成する。続けて、前記層間絶縁膜の上部にフォトレジ
ストパターンを形成して露出された部分を蝕刻してコン
タクトホールを形成し、これの上部に金属を蒸着してコ
ーンタクトと配線を形成して本発明の方法による半導体
装置を形成する。
ophosphosilicate glass)のような物質で層間絶縁膜を
形成する。続けて、前記層間絶縁膜の上部にフォトレジ
ストパターンを形成して露出された部分を蝕刻してコン
タクトホールを形成し、これの上部に金属を蒸着してコ
ーンタクトと配線を形成して本発明の方法による半導体
装置を形成する。
【００７７】以上のような本発明の方法は、セル領域の
PMOSと周辺回路領域のPMOSにイオン注入領域を形成する
ときも同一の方式で適用できる。
PMOSと周辺回路領域のPMOSにイオン注入領域を形成する
ときも同一の方式で適用できる。
【００７８】これに加えて、LOCOS法によって素子分離
された素子のみに対して説明したが、最近、多く適用さ
れる趨勢にあるSTI(shallow trench isolation)工程に
おいても、同一の方法で注入エネルギー値及び注入角度
を変更する方式と本発明の方法が適用され得る。特に、
STI工程では、周辺回路領域の蝕刻深さとセル領域の蝕
刻深さがほとんど似ているので、この場合には二領域に
対するフィールドイオン注入条件もほとんど似ている。
フィールドイオン注入条件が類似の場合には、詳述した
方法に準じて本発明の方法を適用でき、フィールドイオ
ン注入条件が同一の場合には、セル領域に対するフィー
ルドイオン注入補償工程を省略することもできる。
された素子のみに対して説明したが、最近、多く適用さ
れる趨勢にあるSTI(shallow trench isolation)工程に
おいても、同一の方法で注入エネルギー値及び注入角度
を変更する方式と本発明の方法が適用され得る。特に、
STI工程では、周辺回路領域の蝕刻深さとセル領域の蝕
刻深さがほとんど似ているので、この場合には二領域に
対するフィールドイオン注入条件もほとんど似ている。
フィールドイオン注入条件が類似の場合には、詳述した
方法に準じて本発明の方法を適用でき、フィールドイオ
ン注入条件が同一の場合には、セル領域に対するフィー
ルドイオン注入補償工程を省略することもできる。
【００７９】
【発明の効果】以上のように、本発明の方法によれば周
辺回路領域とセル領域に対し、別途に遂行されたイオン
注入工程をお互い連係して遂行するようになり、各々遂
行されたイオン注入工程のステップ数を減らすことがで
きるので、工程が簡略化されて半導体装置の製造が容易
になり、生産性が向上される。また、後続される補償工
程の遂行時には、イオン注入条件が緩和されるためにイ
オン注入角度を０゜で適用できるため、より向上された
特性を有する半導体装置を製造できる。
辺回路領域とセル領域に対し、別途に遂行されたイオン
注入工程をお互い連係して遂行するようになり、各々遂
行されたイオン注入工程のステップ数を減らすことがで
きるので、工程が簡略化されて半導体装置の製造が容易
になり、生産性が向上される。また、後続される補償工
程の遂行時には、イオン注入条件が緩和されるためにイ
オン注入角度を０゜で適用できるため、より向上された
特性を有する半導体装置を製造できる。
【００８０】本発明を実施例によって詳細に説明した
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更することができる。
が、本発明は実施例によって限定されず、本発明が属す
る技術分野において通常の知識を有するものであれば本
発明の思想と精神を離れることなく、本発明を修正また
は変更することができる。
【図１】従来の方法によってセル領域と周辺回路領域に
イオン注入する方法を示す図面である。
イオン注入する方法を示す図面である。
【図２】従来の方法によってセル領域と周辺回路領域に
イオン注入する方法を示す図面である。
イオン注入する方法を示す図面である。
【図３】従来の方法によってセル領域と周辺回路領域に
イオン注入する方法を示す図面である。
イオン注入する方法を示す図面である。
【図４】本発明の方法によってセル領域と周辺回路領域
にイオン注入する方法を示す図面である。
にイオン注入する方法を示す図面である。
【図５】本発明の方法によってセル領域と周辺回路領域
にイオン注入する方法を示す図面である。
にイオン注入する方法を示す図面である。
【図６】本発明の方法によってセル領域と周辺回路領域
にイオン注入する方法を示す図面である。
にイオン注入する方法を示す図面である。
【図７】本発明の方法を説明するためにエネルギー値に
よるイオン注入領域の変化を示す図面である。
よるイオン注入領域の変化を示す図面である。
【図８】本発明の方法を説明するためにイオン注入角度
によるイオン注入領域の変化を示す図面である。
によるイオン注入領域の変化を示す図面である。
【図９】フィールドオキサイド領域でイオン注入時エネ
ルギーと注入角度によるイオン注入領域の変化を示す図
面である。
ルギーと注入角度によるイオン注入領域の変化を示す図
面である。
【図１０】活性領域でイオン注入時注入角度によるイオ
ン注入領域の変化を示す図面である。
ン注入領域の変化を示す図面である。
【図１１】本発明の一実施例によってイオンを注入した
後形成されるイオン注入領域を示すための図面である。
後形成されるイオン注入領域を示すための図面である。
３３ 第１ウェル形成用イオン注入領域 ３４ 第２ウェル形成用イオン注入領域 ３５ 第１フィールドイオン注入領域 ３６ 第２フィールドイオン注入領域 ３７ 補償フィールドイオン注入領域 ３８ 第１臨界電圧調節用イオン注入領域 ３９ 第２臨界電圧調節用イオン注入領域
Claims (19)
- 【請求項１】 同一の目的のために注入されたイオン注
入領域を各々含んで、同一の導電型MOS素子を有するセ
ル領域及び周辺回路領域を備えた半導体装置であって、 前記セル領域に形成されたイオン注入領域が前記周辺回
路領域に形成されたイオン注入領域と同一の深さ及びド
ーズ量を有するように形成された第１イオン注入領域
と、 補償領域として形成された第２イオン注入領域とを備え
ることを特徴とする半導体装置。 - 【請求項２】 前記イオン注入領域は、フィールドイオ
ン注入工程または臨界電圧調節用イオン注入工程により
形成されたイオン注入領域であることを特徴とする請求
項１に記載の半導体装置。 - 【請求項３】 前記第２イオン注入領域は、基板の底部
を基準とするとき、前記第１イオン注入領域の上部に形
成されることを特徴とする請求項１に記載の半導体装
置。 - 【請求項４】 前記第２イオン注入領域は、前記第１イ
オン注入領域と同一の深さを有することを特徴とする請
求項１に記載の半導体装置。 - 【請求項５】 前記第１イオン注入領域は１１B+成分を
含み、前記第２イオン注入領域は４９BF2 +成分を含むこ
とを特徴とする請求項４に記載の半導体装置。 - 【請求項６】 各素子は、LOCOSまたはSTI法により分離
されることを特徴とする請求項１に記載の半導体装置。 - 【請求項７】 前記導電型MOS素子は、NMOS素子またはP
MOSであることを特徴とする請求項１に記載の半導体装
置。 - 【請求項８】 セル領域と周辺回路領域中から同一の導
電型MOS素子で形成される領域とを同時に露出させるた
めの第１マスクを製造する段階と、 前記第１マスクを介在し、これらのうち一つの領域に適
合した条件で先行されるイオン注入工程を遂行する段階
と、 前記適合した条件に該当される領域は遮断して残り領域
は露出させるための第２マスクを製造する段階と、 前記第２マスクを介在して前記残り領域に対するイオン
注入条件を補償する条件で後続されるイオン注入工程を
遂行する段階と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項９】 前記適合した条件に該当される領域は前
記周辺回路領域であり、先行されるイオン注入工程は、
前記周辺回路領域のウェル形成工程、フィールドイオン
注入工程及び臨界電圧調節用イオン注入工程であること
を特徴とする請求項８に記載の半導体装置の製造方法。 - 【請求項１０】 前記後続されるイオン注入工程は、前
記セル領域のフィールドイオン注入工程及び臨界電圧調
節用イオン注入工程であることを特徴とする請求項８に
記載の半導体装置の製造方法。 - 【請求項１１】 前記後続されるイオン注入工程で適用
されるエネルギー値は、前記セル領域と前記周辺回路領
域に対し別途にイオン注入工程を遂行するときに前記後
続されるイオン注入工程が遂行される領域に要求される
エネルギー値の０．７から１倍の範囲であることを特徴
とする請求項１０に記載の半導体装置の製造方法。 - 【請求項１２】 前記後続されるイオン注入工程で適用
されるエネルギー値は、前記セル領域と前記周辺回路領
域に対し別途にイオン注入工程を遂行するときに前記後
続されるイオン注入工程が遂行される領域に要求される
エネルギー値の０．８５から１倍の範囲であることを特
徴とする請求項１１に記載の半導体装置の製造方法。 - 【請求項１３】 前記後続されるイオン注入工程で適用
されるドーズ量と先行されるイオン注入工程で適用され
るドーズ量の合計は、前記セル領域と前記周辺回路領域
に対し別途にイオン注入工程を遂行するときに前記後続
されるイオン注入工程が遂行される領域に要求されるド
ーズ量の１から１．３倍の範囲であることを特徴とする
請求項１０に記載の半導体装置の製造方法。 - 【請求項１４】 後続される臨界電圧調節用イオン注入
工程で適用されるドーズ量と、先行される臨界電圧調節
用イオン注入工程で適用されるドーズ量との合計は、前
記セル領域と前記周辺回路領域に対し別途にイオン注入
工程を遂行するときに前記後続されるイオン注入工程が
遂行される領域に要求されるドーズ量の０．９５から
１．０５倍の範囲であることを特徴とする請求項１０に
記載の半導体装置の製造方法。 - 【請求項１５】 前記先行されるイオン注入工程の遂行
時、ウェーハに対するイオン注入角度は７゜であること
を特徴とする請求項８に記載の半導体装置の製造方法。 - 【請求項１６】 前記後続されるイオン注入工程の遂行
時、ウェーハに対するイオン注入角度は０゜であること
を特徴とする請求項８に記載の半導体装置の製造方法。 - 【請求項１７】 各素子は、LOCOSまたはSTI法により分
離されることを特徴とする請求項８に記載の半導体装置
の製造方法。 - 【請求項１８】 STI法により分離される素子におい
て、前記後続されるイオン注入工程は臨界電圧調節用イ
オン注入工程であることを特徴とする請求項１７に記載
の半導体装置の製造方法。 - 【請求項１９】 NMOSのセル領域とNMOSの周辺回路領域
を同時に露出させるためのマスクを介在して前記周辺回
路領域に適合した条件でウェル形成、フィールドイオン
注入及び臨界電圧調節用イオン注入のためのイオン注入
工程を半導体基板に対し７゜の角度で連続して遂行する
段階と、 前記周辺回路領域は遮断して前記セル領域を露出させる
ためのマスクを介在して前記セル領域に対するイオン注
入条件を補償する条件でセル領域のフィールドイオン注
入工程及び臨界電圧調節用イオン注入工程を半導体基板
に対し０゜の角度で連続して遂行する段階と、 を含むことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0038752A KR100513445B1 (ko) | 1999-09-10 | 1999-09-10 | 반도체 장치의 제조방법 |
| KR1999P38752 | 1999-09-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001135797A true JP2001135797A (ja) | 2001-05-18 |
| JP4166426B2 JP4166426B2 (ja) | 2008-10-15 |
Family
ID=19611056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000273784A Expired - Fee Related JP4166426B2 (ja) | 1999-09-10 | 2000-09-08 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6518149B1 (ja) |
| JP (1) | JP4166426B2 (ja) |
| KR (1) | KR100513445B1 (ja) |
| TW (1) | TW563188B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096093A (ja) * | 2002-07-18 | 2004-03-25 | Hynix Semiconductor Inc | 半導体メモリ素子の製造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812523B1 (en) * | 2001-09-21 | 2004-11-02 | Wei-Kan Chu | Semiconductor wafer with ultra thin doping level formed by defect engineering |
| KR102316160B1 (ko) | 2014-12-22 | 2021-10-26 | 삼성전자주식회사 | 반도체 소자 및 이를 제조하는 방법 |
| KR20170007928A (ko) * | 2015-07-13 | 2017-01-23 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 소자 제조 방법 |
| KR102443698B1 (ko) * | 2018-03-16 | 2022-09-15 | 삼성전자주식회사 | 집적회로 소자의 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2853426B2 (ja) | 1991-12-20 | 1999-02-03 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
| KR0121992B1 (ko) * | 1993-03-03 | 1997-11-12 | 모리시다 요이치 | 반도체장치 및 그 제조방법 |
| KR0136935B1 (ko) | 1994-04-21 | 1998-04-24 | 문정환 | 메모리 소자의 제조방법 |
| KR100219533B1 (ko) * | 1997-01-31 | 1999-09-01 | 윤종용 | 임베디드 메모리소자 및 그 제조방법 |
| JPH10247725A (ja) * | 1997-03-05 | 1998-09-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH11265987A (ja) * | 1998-01-16 | 1999-09-28 | Oki Electric Ind Co Ltd | 不揮発性メモリ及びその製造方法 |
| JP3718058B2 (ja) * | 1998-06-17 | 2005-11-16 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| KR100277873B1 (ko) * | 1998-12-01 | 2001-01-15 | 김영환 | 반도체 소자의 제조 방법 |
-
1999
- 1999-09-10 KR KR10-1999-0038752A patent/KR100513445B1/ko active IP Right Grant
-
2000
- 2000-06-26 TW TW089112523A patent/TW563188B/zh not_active IP Right Cessation
- 2000-09-07 US US09/657,185 patent/US6518149B1/en not_active Expired - Lifetime
- 2000-09-08 JP JP2000273784A patent/JP4166426B2/ja not_active Expired - Fee Related
-
2002
- 2002-08-29 US US10/230,284 patent/US6730952B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004096093A (ja) * | 2002-07-18 | 2004-03-25 | Hynix Semiconductor Inc | 半導体メモリ素子の製造方法 |
| JP4669655B2 (ja) * | 2002-07-18 | 2011-04-13 | 株式会社ハイニックスセミコンダクター | 半導体メモリ素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100513445B1 (ko) | 2005-09-07 |
| US6730952B2 (en) | 2004-05-04 |
| JP4166426B2 (ja) | 2008-10-15 |
| TW563188B (en) | 2003-11-21 |
| US6518149B1 (en) | 2003-02-11 |
| KR20010027157A (ko) | 2001-04-06 |
| US20030011034A1 (en) | 2003-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2663402B2 (ja) | Ｃｍｏｓ集積回路デバイスの製造方法 | |
| US5976956A (en) | Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device | |
| US5998849A (en) | Semiconductor device having highly-doped source/drain regions with interior edges in a dislocation-free state | |
| JPH06275636A (ja) | 半導体装置の製造方法 | |
| US6413881B1 (en) | Process for forming thin gate oxide with enhanced reliability by nitridation of upper surface of gate of oxide to form barrier of nitrogen atoms in upper surface region of gate oxide, and resulting product | |
| KR20010023697A (ko) | 엔/피채널 트랜지스터 성능을 독립적으로 최적화하기위하여 제거 가능한 사이드월 스페이서를 적용한 씨모스제조방법 | |
| JPS6318641A (ja) | 半導体装置の製造方法 | |
| JP2957757B2 (ja) | トランジスタ製作方法 | |
| US5627087A (en) | Process for fabricating metal-oxide semiconductor (MOS) transistors based on lightly doped drain (LDD) structure | |
| US6362062B1 (en) | Disposable sidewall spacer process for integrated circuits | |
| US5504024A (en) | Method for fabricating MOS transistors | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| JP3518122B2 (ja) | 半導体装置の製造方法 | |
| JP4166426B2 (ja) | 半導体装置の製造方法 | |
| JP3293567B2 (ja) | 半導体装置の製造方法 | |
| KR100467357B1 (ko) | 모오스 트랜지스터 제조 방법 | |
| JP4031408B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| US7186631B2 (en) | Method for manufacturing a semiconductor device | |
| JP4568304B2 (ja) | 半導体装置の製造方法 | |
| US6958299B2 (en) | Methods of manufacturing semiconductor devices | |
| KR100390901B1 (ko) | 에스램 소자의 트랜지스터 제조방법 | |
| KR100451318B1 (ko) | 채널링 방지를 위한 반도체 장치의 제조 방법 | |
| US6369434B1 (en) | Nitrogen co-implantation to form shallow junction-extensions of p-type metal oxide semiconductor field effect transistors | |
| JP2002270823A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080709 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080730 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4166426 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |