JP2000124601A - Method for manufacturing printed wiring board - Google Patents
Method for manufacturing printed wiring boardInfo
- Publication number
- JP2000124601A JP2000124601A JP29045098A JP29045098A JP2000124601A JP 2000124601 A JP2000124601 A JP 2000124601A JP 29045098 A JP29045098 A JP 29045098A JP 29045098 A JP29045098 A JP 29045098A JP 2000124601 A JP2000124601 A JP 2000124601A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal layer
- metal
- acid
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、樹脂基板を用いた
プリント配線板の製造方法に関し、特に、樹脂絶縁層表
面に設ける金属層とその金属層上に形成する導体回路と
の密着性に優れるとともに、信号伝搬の遅延を防止する
ことができるプリント配線板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed wiring board using a resin substrate, and more particularly to a method of manufacturing a printed circuit board having excellent adhesion between a metal layer provided on the surface of a resin insulating layer and a conductor circuit formed on the metal layer. In addition, the present invention relates to a method for manufacturing a printed wiring board capable of preventing a delay in signal propagation.
【0002】[0002]
【従来の技術】信号の高周波数化に伴って、パッケージ
基板の材料は、低誘電率、低誘電正接であることが求め
られるようになってきている。そのためパッケージ基板
の材料は、セラミックから樹脂へとその主流が移りつつ
ある。2. Description of the Related Art As the frequency of a signal increases, the material of a package substrate is required to have a low dielectric constant and a low dielectric loss tangent. Therefore, the mainstream of the package substrate material is shifting from ceramic to resin.
【0003】このような背景の下、樹脂基板を用いたプ
リント配線板に関する技術として、例えば、特公平4−
55555号公報には、回路形成がされたガラスエポキ
シ基板にエポキシアクリレートを層間樹脂絶縁層として
形成し、フォトリソグラフィーの手法を用いてバイアホ
ール形成用開孔を設け、表面を粗化した後、めっきレジ
ストを設けて、無電解めっきにより導体回路およびバイ
アホールを形成する方法が提案されている。Under such a background, as a technique relating to a printed wiring board using a resin substrate, for example, Japanese Patent Publication No.
No. 55555 discloses that an epoxy acrylate is formed as an interlayer resin insulating layer on a glass epoxy substrate on which a circuit is formed, a hole for forming a via hole is formed by using a photolithography technique, and the surface is roughened. A method has been proposed in which a resist is provided and a conductor circuit and a via hole are formed by electroless plating.
【0004】しかしながら、エポキシアクリレート等の
樹脂からなる層間樹脂絶縁層は、金属である導体回路と
の密着性を確保するために、その表面および導体回路の
表面を粗化しなければならない。このため、高周波数の
信号を伝搬させると、表皮効果により、粗化された導体
回路の表面部分のみを信号が伝搬し、その表面の凹凸に
起因して信号伝搬の遅延が生じてしまうという問題があ
った。この問題は、セラミック基板に比べて低誘電率お
よび低誘電正接を持つ樹脂基板を使用する場合に、特に
顕著であった。そこで、特開平7-45948号公報で
は、セラミックや金属基板の片面に樹脂をスピンコート
等で塗布形成し、その樹脂層上に導体回路との密着性を
向上させ得る金属(クロム、ニッケル、チタン等) をス
パッタリングにより設け、その上に導体回路を形成する
技術が開示されている。However, the surface of the interlayer resin insulating layer made of a resin such as epoxy acrylate and the surface of the conductor circuit must be roughened in order to ensure adhesion to the conductor circuit which is a metal. For this reason, when a high-frequency signal is propagated, the signal propagates only through the surface portion of the roughened conductor circuit due to the skin effect, and a delay in signal propagation occurs due to unevenness of the surface. was there. This problem was particularly remarkable when a resin substrate having a lower dielectric constant and a lower dielectric loss tangent than a ceramic substrate was used. Japanese Patent Application Laid-Open No. 7-45948 discloses a method in which a resin (eg, chromium, nickel, titanium) is formed by coating a resin on one surface of a ceramic or metal substrate by spin coating or the like and improving the adhesion to a conductor circuit on the resin layer. Are provided by sputtering, and a conductor circuit is formed thereon.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、この技
術を用いて実際に導体回路を形成しようとすると、クロ
ム、ニッケル、チタン等の金属からなる金属層と導体回
路との間で剥離が発生しやすいという問題があることが
わかった。このような問題が発生するのは、樹脂絶縁層
の表面上に、物理的蒸着法を用いて金属層を設けると、
該金属層は高温にさらされるため、その表面が酸化され
てしまい、表面に酸化層が形成された金属層の上に、そ
のまま導体回路を形成すると、金属層と導体回路間との
間に酸化層が介在するため密着性が弱くなり、導体回路
が剥離しやすくなるからである。また、表面酸化は、化
学的蒸着法、めっきで金属層を設けた場合でも、空気中
で放置することにより起こり、導体回路が剥離しやすく
なるという事実を知見した。However, when a conductor circuit is actually formed by using this technique, peeling is likely to occur between the metal layer made of a metal such as chromium, nickel, and titanium and the conductor circuit. It turned out that there was a problem. Such a problem occurs when a metal layer is provided on the surface of the resin insulating layer using a physical vapor deposition method,
Since the metal layer is exposed to a high temperature, its surface is oxidized. If a conductor circuit is formed as it is on the metal layer having an oxide layer formed on the surface, the oxidation occurs between the metal layer and the conductor circuit. This is because the interposition of the layer weakens the adhesion and facilitates the peeling of the conductor circuit. In addition, the inventors have found that even when a metal layer is provided by a chemical vapor deposition method or plating, surface oxidation occurs when the metal layer is left in the air, and the conductor circuit is easily peeled.
【0006】本発明は、このような樹脂基板が抱える上
述した問題を解決するためになされたものであり、その
主たる目的は、信号伝搬の遅延を防止することができる
とともに、樹脂絶縁層の表面上に設ける金属層と導体回
路との密着性に優れたプリント配線板を製造することが
できるプリント配線板の製造方法を提供することにあ
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of such a resin substrate. The main object of the present invention is to prevent a delay in signal propagation and to prevent the surface of a resin insulating layer from being delayed. An object of the present invention is to provide a method for manufacturing a printed wiring board, which can manufacture a printed wiring board having excellent adhesion between a metal layer provided thereon and a conductive circuit.
【0007】[0007]
【課題を解決するための手段】発明者らは、上記目的の
実現に向け鋭意研究した結果、以下に示す内容を要旨構
成とする発明に想到した。すなわち、本発明のプリント
配線板の製造方法は、樹脂基板上に、樹脂絶縁層と導体
回路とを形成するプリント配線板の製造方法であって、
上記樹脂絶縁層の表面上に、長周期型の周期律表の第4
A族〜第1B族の範囲に属する第4周期〜第7周期の金
属元素、AlおよびSnから選ばれる少なくとも1種以
上の金属からなる金属層を設けた後、上記金属層表面を
酸で洗浄し、次いで、上記金属層上に導体回路を形成す
ることを特徴とする。Means for Solving the Problems The inventors of the present invention have intensively studied for realizing the above-mentioned object, and as a result, have arrived at an invention having the following content as a gist configuration. That is, the method for manufacturing a printed wiring board of the present invention is a method for manufacturing a printed wiring board in which a resin insulating layer and a conductive circuit are formed on a resin substrate,
On the surface of the resin insulating layer, a fourth periodic table of a long period type
After providing a metal layer composed of at least one metal selected from Al and Sn in the fourth to seventh periods belonging to the range from Group A to Group 1B, the surface of the metal layer is washed with an acid. Then, a conductor circuit is formed on the metal layer.
【0008】上記プリント配線板の製造方法において、
上記長周期型の周期律表の第4A族〜第1B族の範囲に
属する第4周期〜第7周期の金属元素、AlおよびSn
から選ばれる少なくとも1種以上の金属は、Ni、C
r、Mo、Ti、W、Cu、Al、Sn、Pt、Pdお
よびAuから選ばれる少なくとも1種以上の金属である
ことが好ましい。また、上記樹脂絶縁層は、その表面が
平坦であることが好ましい。さらに、上記酸は、塩酸、
硫酸、酢酸、リン酸から選ばれる少なくとも1種以上の
酸または混酸であることが好ましい。[0008] In the above method of manufacturing a printed wiring board,
Fourth to seventh period metal elements, Al and Sn belonging to the range of Groups 4A to 1B of the periodic table of the long period type
At least one metal selected from Ni, C
It is preferably at least one or more metals selected from r, Mo, Ti, W, Cu, Al, Sn, Pt, Pd and Au. Further, it is preferable that the surface of the resin insulating layer is flat. Further, the acid is hydrochloric acid,
It is preferably at least one or more acids or mixed acids selected from sulfuric acid, acetic acid, and phosphoric acid.
【0009】[0009]
【発明の実施の形態】本発明のプリント配線板の製造方
法は、樹脂基板上に、樹脂絶縁層と導体回路とを形成す
るプリント配線板の製造方法であって、上記樹脂絶縁層
の表面上に、長周期型の周期律表の第4A族〜第1B族
の範囲に属する第4周期〜第7周期の金属元素、Alお
よびSnから選ばれる少なくとも1種以上の金属からな
る金属層を設けた後、上記金属層表面を酸で洗浄し、次
いで、上記金属層上に導体回路を形成することに特徴が
ある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A method for manufacturing a printed wiring board according to the present invention is a method for manufacturing a printed wiring board in which a resin insulating layer and a conductive circuit are formed on a resin substrate. A metal layer made of at least one metal selected from the group consisting of metal elements of the fourth to seventh periods belonging to the groups 4A to 1B of the long-periodic periodic table, Al and Sn. After that, the surface of the metal layer is washed with an acid, and then a conductor circuit is formed on the metal layer.
【0010】本発明の上記した構成によれば、上記樹脂
絶縁層の表面上に、金属層を形成した後、上記金属層表
面を酸で洗浄し、酸化膜を除去する。従って、金属層上
に形成された導体回路を上記の金属層と強く密着させる
ことができ、導体回路の剥離を防止することができる。
また、上記樹脂絶縁層には、粗化面を形成する必要がな
いため、その表面は平坦である。従って、その上に形成
される導体回路の下面に粗化面は存在せず、平坦である
ため、信号伝搬の遅延が生じることはない。According to the above configuration of the present invention, after forming a metal layer on the surface of the resin insulating layer, the surface of the metal layer is washed with an acid to remove an oxide film. Therefore, the conductor circuit formed on the metal layer can be strongly adhered to the above-mentioned metal layer, and peeling of the conductor circuit can be prevented.
Further, since it is not necessary to form a roughened surface on the resin insulating layer, the surface is flat. Therefore, there is no roughened surface on the lower surface of the conductor circuit formed thereon and the surface is flat, so that there is no delay in signal propagation.
【0011】上記樹脂絶縁層の表面上に金属層を形成す
る際には、Ni、Cr、Mo、Ti、W、Cu、Al、
Sn、Pt、PdおよびAuから選ばれる少なくとも1
種以上の金属を用いることが望ましい。従って、上記金
属層は、上記金属のうちの単一金属からなる層であって
もよく、2以上の金属からなる合金の層であってもよ
い。本発明において、上記金属層を形成する方法として
は、例えば、物理的蒸着法(PVD)、化学的蒸着法
(CVD)、電気めっき、無電解めっき等が挙げられ
る。上記物理的蒸着法としては特に限定されるものでは
ないが、例えば、スパッタリング、イオンビームスパッ
タリング、真空蒸着等が挙げられる。上記化学的蒸着法
(CVD)としては、アリルシクロペンタジフェニルパ
ラジウム、ジメチルゴールドアセチルアセトネート、ス
ズテトラメチルアクリロニトリル、ジコバルトオクタカ
ルボニルアクリロニトリルなどのMO(メタルオーガニ
ック)を供給材料とするPE−CVD(Plasma Enhance
d CVD )などが具体的に挙げられる。When forming a metal layer on the surface of the resin insulating layer, Ni, Cr, Mo, Ti, W, Cu, Al,
At least one selected from Sn, Pt, Pd and Au
It is desirable to use more than one kind of metal. Therefore, the metal layer may be a layer composed of a single metal among the above metals, or may be a layer of an alloy composed of two or more metals. In the present invention, examples of the method for forming the metal layer include physical vapor deposition (PVD), chemical vapor deposition (CVD), electroplating, and electroless plating. The physical vapor deposition method is not particularly limited, and examples thereof include sputtering, ion beam sputtering, and vacuum vapor deposition. As the chemical vapor deposition method (CVD), PE-CVD (Plasma) using MO (metal organic) such as allylcyclopentadiphenylpalladium, dimethylgold acetylacetonate, tin tetramethylacrylonitrile, or dicobalt octacarbonylacrylonitrile as a supply material is used. Enhance
d CVD) and the like.
【0012】上記酸により洗浄を行う際の酸の種類とし
ては特に限定されるものではないが、塩酸、硫酸、酢
酸、リン酸から選ばれる少なくとも1種以上の酸または
混酸が好ましい。酸による洗浄温度は、25〜60℃が
洗浄能力が高くなるため望ましい。The type of acid used for washing with the above-mentioned acid is not particularly limited, but at least one or more acids selected from hydrochloric acid, sulfuric acid, acetic acid and phosphoric acid or mixed acids are preferable. The washing temperature with an acid is desirably 25 to 60 ° C. because the washing ability is increased.
【0013】上記合金層の厚さは、0.1〜2.0μm
であることが望ましい。0.1μmよりも薄いと、電気
めっきにより金属層を形成することが困難となり、ま
た、密着性の効果も小さい。一方、2.0μmを超える
と、エッチングが困難になる。The thickness of the alloy layer is 0.1 to 2.0 μm
It is desirable that If the thickness is less than 0.1 μm, it becomes difficult to form a metal layer by electroplating, and the effect of adhesion is small. On the other hand, if it exceeds 2.0 μm, etching becomes difficult.
【0014】本発明において形成する樹脂絶縁層は、熱
硬化性樹脂、熱可塑性樹脂またはこれらの複合樹脂で構
成されていることが望ましい。熱硬化性樹脂としては、
例えば、熱硬化型ポリオレフィン樹脂、エポキシ樹脂、
ポリイミド樹脂、フェノール樹脂、ビスマレイミドトア
ジン樹脂から選ばれる少なくとも1種以上を用いること
が望ましい。熱可塑性樹脂としては、例えば、ポリメチ
ルペンテン(PMP)、ポリスチレン(PS)、ポリエ
ーテルスルフォン(PES)、ポリフェニレンエーテル
(PPE)、ポリフェニレンスルフィド(PPS)等の
エンジニアリングプラスチックを用いることが望まし
い。本発明のプリント配線板においては、樹脂基板とし
て、樹脂基板上に直接導体回路が形成された基板を使用
し、その上に樹脂絶縁層と導体回路とをそれぞれ1層設
けてもよく、2層以上設けてもよい。また、導体回路が
形成されていない樹脂基板を使用し、その上に樹脂絶縁
層と導体回路とをそれぞれ1層設けてもよく、2層以上
設けてもよい。また、上記樹脂絶縁層と上記導体回路と
は、樹脂基板の片面に設けてもよく、両面に設けてもよ
い。The resin insulating layer formed in the present invention is preferably made of a thermosetting resin, a thermoplastic resin, or a composite resin thereof. As thermosetting resin,
For example, thermosetting polyolefin resin, epoxy resin,
It is desirable to use at least one selected from a polyimide resin, a phenol resin, and a bismaleimide toazine resin. As the thermoplastic resin, for example, it is desirable to use engineering plastics such as polymethylpentene (PMP), polystyrene (PS), polyethersulfone (PES), polyphenylene ether (PPE), and polyphenylene sulfide (PPS). In the printed wiring board of the present invention, as the resin substrate, a substrate in which a conductor circuit is directly formed on a resin substrate is used, and a resin insulating layer and a conductor circuit may be respectively provided thereon. The above may be provided. Alternatively, a resin substrate on which a conductor circuit is not formed may be used, and a resin insulating layer and a conductor circuit may be respectively provided on the resin substrate, or two or more layers may be provided thereon. Further, the resin insulating layer and the conductor circuit may be provided on one surface of the resin substrate, or may be provided on both surfaces.
【0015】以下、本発明のプリント配線板を製造する
方法を、多層プリント配線板を一例として説明する。 (1) まず、樹脂基板の表面に下層導体回路を有する配線
基板を作製する。樹脂基板としては、無機繊維を有する
樹脂基板が望ましく、具体的には、例えば、ガラス布エ
ポキシ基板、ガラス布ポリイミド基板、ガラス布ビスマ
レイミド−トリアジン樹脂基板、ガラス布フッ素樹脂基
板等が挙げられる。この樹脂基板の銅パターン(下層導
体回路)の形成は、樹脂基板の両面に銅箔を貼った銅貼
積層板をエッチングすることにより行う。また、この樹
脂基板にドリルで貫通孔を設け、該貫通孔の壁面および
銅箔表面に無電解めっきを施してスルーホールを形成す
る。無電解めっきとしては銅めっきが好ましい。Hereinafter, a method of manufacturing a printed wiring board according to the present invention will be described by taking a multilayer printed wiring board as an example. (1) First, a wiring board having a lower conductive circuit on the surface of a resin substrate is manufactured. As the resin substrate, a resin substrate having inorganic fibers is desirable, and specific examples thereof include a glass cloth epoxy substrate, a glass cloth polyimide substrate, a glass cloth bismaleimide-triazine resin substrate, and a glass cloth fluorine resin substrate. The formation of the copper pattern (lower conductor circuit) of the resin substrate is performed by etching a copper-clad laminate in which copper foil is adhered to both surfaces of the resin substrate. Further, a through hole is formed in the resin substrate by a drill, and a through hole is formed by performing electroless plating on the wall surface of the through hole and the surface of the copper foil. Copper plating is preferred as the electroless plating.
【0016】次に、厚付けのために電解めっきを行う。
この電解めっきとしては銅めっきが好ましい。なお、電
解めっきの後、スルーホール内壁および電解めっき膜表
面を粗化処理してもよい。粗化処理方法としては、例え
ば、黒化(酸化)−還元処理、有機酸と第二銅錯体の混
合水溶液によるスプレー処理、Cu−Ni−P針状合金
めっきによる処理等が挙げられる。また、必要に応じ
て、スルーホール内に導電ペーストを充填し、この導電
ペーストを覆う導体層を無電解めっきもしくは電解めっ
きにて形成することもできる。Next, electrolytic plating is performed for thickening.
As the electrolytic plating, copper plating is preferable. After the electrolytic plating, the inner wall of the through hole and the surface of the electrolytic plating film may be roughened. Examples of the roughening treatment method include blackening (oxidation) -reduction treatment, spray treatment with a mixed aqueous solution of an organic acid and a cupric complex, treatment with Cu-Ni-P needle-like alloy plating, and the like. If necessary, a conductive paste may be filled in the through holes, and a conductive layer covering the conductive paste may be formed by electroless plating or electrolytic plating.
【0017】(2) 上記(1) で作製した下層導体回路を有
する配線基板の両面に樹脂絶縁層を形成する。この樹脂
絶縁層は、プリント配線板の層間樹脂絶縁層として機能
する。この樹脂絶縁層は、未硬化液を塗布したり、フィ
ルム状の樹脂を熱圧してラミネートすることにより形成
される。(2) A resin insulating layer is formed on both surfaces of the wiring board having the lower conductor circuit manufactured in the above (1). This resin insulating layer functions as an interlayer resin insulating layer of the printed wiring board. The resin insulating layer is formed by applying an uncured liquid or laminating a film-shaped resin by applying heat and pressure.
【0018】(3) 次に、形成した樹脂絶縁層(以下、層
間樹脂絶縁層と称す)に、下層導体回路との電気的接続
を確保するためにバイアホール形成用開孔を設ける。こ
の開孔の穿設は、フォトリソグラフィーの手法を用いた
露光現像処理またはレーザ光の照射により行う。このと
き、使用されるレーザ光としては、例えば、炭酸ガスレ
ーザ、紫外線レーザ、エキシマレーザ等が挙げられる。(3) Next, an opening for forming a via hole is formed in the formed resin insulating layer (hereinafter, referred to as an interlayer resin insulating layer) in order to secure electrical connection with the lower conductive circuit. The holes are formed by exposure and development using a photolithography technique or by laser light irradiation. At this time, examples of the laser light used include a carbon dioxide gas laser, an ultraviolet laser, and an excimer laser.
【0019】炭酸ガスレーザ光にて孔明けした場合は、
デスミア処理を行う。デスミア処理は、クロム酸、過マ
ンガン酸塩等の水溶液からなる酸化剤を使用して行うこ
とができ、また、酸素プラズマ、CF4 と酸素の混合プ
ラズマやコロナ放電等で処理してもよい。また、低圧水
銀ランプを用いて紫外線を照射することにより、表面改
質することもできる。特に、CF4 と酸素の混合プラズ
マによる処理を行うことにより、樹脂表面に、水酸基や
カルボニル基等の親水性基を導入することができる。層
間樹脂絶縁層に上記処理を行うと、後に形成する金属層
との密着性を改善することができるため有利である。When a hole is formed by a carbon dioxide laser beam,
Perform desmear processing. The desmear treatment can be performed using an oxidizing agent composed of an aqueous solution such as chromic acid or permanganate, or may be treated by oxygen plasma, mixed plasma of CF 4 and oxygen, corona discharge, or the like. The surface can also be modified by irradiating ultraviolet rays using a low-pressure mercury lamp. In particular, by performing a process using a mixed plasma of CF 4 and oxygen, a hydrophilic group such as a hydroxyl group or a carbonyl group can be introduced into the resin surface. It is advantageous to perform the above treatment on the interlayer resin insulating layer because the adhesion with the metal layer to be formed later can be improved.
【0020】(4) 上記(3) でバイアホール形成用開孔を
設けた層間樹脂絶縁層の表面に、長周期型の周期律表の
第4A族〜第1B族の範囲に属する第4周期〜第7周期
の金属元素、AlおよびSnから選ばれる少なくとも1
種以上の金属からなる金属層を、PVD法等にて形成す
る。(4) On the surface of the interlayer resin insulating layer provided with the opening for forming a via hole in the above (3), the fourth period belonging to the range of Groups 4A to 1B of the long period type periodic table is provided. At least one selected from the metal elements in the seventh to seventh periods, Al and Sn
A metal layer made of at least one kind of metal is formed by a PVD method or the like.
【0021】(5) 上記(4) の工程の後、酸処理を行い、
金属層表面の酸化膜を除去する。 (6) 次に、上記(5) で形成した金属層上に無電解めっき
を施す。無電解めっきとしては銅めっきが最適である。
また、無電解めっきの膜厚は、0.1〜5μmが好まし
い。このような膜厚とするのは、後に行う電解めっきの
導電層としての機能を損なうことなく、エッチング除去
できるようにするためである。なお、この無電解めっき
処理は必須ではなく、省略することができる。(5) After the step (4), an acid treatment is performed,
The oxide film on the surface of the metal layer is removed. (6) Next, electroless plating is performed on the metal layer formed in the above (5). Copper plating is most suitable as electroless plating.
Further, the thickness of the electroless plating is preferably 0.1 to 5 μm. The thickness is set so that the film can be removed by etching without impairing the function as a conductive layer in electrolytic plating performed later. Note that this electroless plating is not essential and can be omitted.
【0022】(7) 上記(6) で形成した無電解めっき膜上
にめっきレジストを形成する。このめっきレジストは、
感光性ドライフィルムをラミネートした後、露光、現像
処理を行うことにより形成される。(7) A plating resist is formed on the electroless plating film formed in (6). This plating resist
After laminating a photosensitive dry film, it is formed by performing exposure and development processing.
【0023】(8) 次に、無電解めっき膜をめっきリード
として電解めっきを行い、導体回路を厚付けする。電解
めっき膜の膜厚は、5〜30μmが好ましい。(8) Next, electrolytic plating is performed using the electroless plating film as a plating lead to thicken the conductor circuit. The thickness of the electrolytic plating film is preferably 5 to 30 μm.
【0024】(9) 電解めっき膜を形成した後、めっきレ
ジストを剥離し、めっきレジストの下に存在していた無
電解めっき膜と上記金属層とをエッチングにより除去
し、独立した導体回路とする。エッチング液としては、
例えば、硫酸−過酸化水素水溶液、過硫酸アンモニウ
ム、過硫酸ナトリウム、過硫酸カリウム等の過硫酸塩水
溶液、塩化第二鉄、塩化第二銅の水溶液、塩酸、硝酸、
熱希硫酸等が挙げられる。(9) After forming the electrolytic plating film, the plating resist is peeled off, and the electroless plating film and the metal layer existing under the plating resist are removed by etching to form an independent conductor circuit. . As an etchant,
For example, sulfuric acid-hydrogen peroxide aqueous solution, ammonium persulfate, sodium persulfate, aqueous solution of persulfate such as potassium persulfate, ferric chloride, aqueous solution of cupric chloride, hydrochloric acid, nitric acid,
Hot dilute sulfuric acid and the like can be mentioned.
【0025】(10)さらに必要に応じて、上層導体回路表
面に、長周期型の周期律表の第4A族〜第1B族の範囲
に属する第4周期〜第7周期の金属元素、AlおよびS
nから選ばれる少なくとも1種以上の薄い金属層を、め
っき法、PVD法あるいはCVD法により形成し、さら
に上記 (2)〜(9) の工程を繰り返した後、最後にソルダ
ーレジスト層およびはんだバンプを形成することにより
多層化したプリント配線板を製造する。(10) Further, if necessary, metal elements of the fourth to seventh periods belonging to the range of Groups 4A to 1B of the long-period periodic table, Al and S
n, at least one kind of thin metal layer is formed by plating, PVD or CVD, and the above steps (2) to (9) are repeated. To form a multilayer printed wiring board.
【0026】なお、以上の説明では、導体回路の形成方
法としてセミアディティブ法を採用したが、フルアディ
ティブ法を採用することもできる。以下、実施例をもと
に説明する。In the above description, the semi-additive method is employed as a method of forming a conductor circuit, but a full-additive method may be employed. Hereinafter, description will be made based on embodiments.
【0027】[0027]
【実施例】(実施例1)(1)BT(ビズマレイミドトリ
アジン)樹脂からなる厚さ1.0mmの基板1の両面に
18μmの銅箔2がラミネートされているBTレジン銅
貼積層板(三菱ガス化学社製、商品名:HL830−
1.0T12D)を出発材料とした(図1(a)参
照)。まず、この銅貼積層板をドリル削孔して貫通孔を
形成し(図1(b)参照)、次いで、パラジウム−スズ
コロイドを表面に付着させ、下記組成の無電解めっき水
溶液を用い、下記条件にて無電解めっきを施し、基板全
面に0.7μmの無電解めっき膜を形成した。(Example 1) (1) A BT resin copper-clad laminate (Mitsubishi Corporation) in which 18 μm copper foil 2 is laminated on both sides of a 1.0 mm thick substrate 1 made of BT (bismaleimide triazine) resin. Gas Chemical Company, trade name: HL830-
1.0T12D) was used as a starting material (see FIG. 1A). First, this copper-clad laminate is drilled to form a through hole (see FIG. 1 (b)). Then, a palladium-tin colloid is adhered to the surface, and an electroless plating aqueous solution having the following composition is used. And electroless plating was performed to form a 0.7 μm electroless plating film on the entire surface of the substrate.
【0028】[無電解めっき水溶液] EDTA 60 g/l 硫酸銅 10 g/l HCHO 8 ml/l NaOH 10 g/l α、α′−ビピリジル 80 mg/l ポリエチレングリコール(PEG) 0.1 g/l [無電解めっき条件] 70℃の液温度で10分[Aqueous solution of electroless plating] EDTA 60 g / l Copper sulfate 10 g / l HCHO 8 ml / l NaOH 10 g / l α, α'-bipyridyl 80 mg / l Polyethylene glycol (PEG) 0.1 g / l l [Electroless plating conditions] 10 minutes at a liquid temperature of 70 ° C
【0029】さらに、下記組成の電気銅めっき水溶液で
下記条件にて電解銅めっきを施し、厚さ15μmの電解
銅めっき膜を形成した。 [電解めっき水溶液] 硫酸 170〜200 g/l 硫酸銅 50〜70 g/l 添加剤(アトテックスジャパン社製、商品名:カパラシドGL) 20〜40 ml/l [電解めっき条件] 電流密度 1.5〜2.3 A/dm2 温度 23〜26 ℃Further, electrolytic copper plating was performed with an aqueous electrolytic copper plating solution having the following composition under the following conditions to form an electrolytic copper plating film having a thickness of 15 μm. [Electroplating aqueous solution] Sulfuric acid 170-200 g / l Copper sulfate 50-70 g / l Additive (manufactured by Atotex Japan Co., Ltd., trade name: Capparaside GL) 20-40 ml / l [Electroplating conditions] Current density 1. 5-2.3 A / dm 2 temperature 23-26 ° C
【0030】(2) 上記工程により基板全面に導体層3
(スルーホール3aを含む)を形成した基板(図1
(c)参照)を水洗いし、乾燥させた後、該基板をNa
OH(20g/l)、NaClO2 (50g/l)、N
a3 PO4 (15.0g/l)を含む水溶液からなる酸
化浴(黒化浴)、および、NaOH(2.7g/l)、
NaBH4 (1.0g/l)を含む水溶液からなる還元
浴を用いた酸化還元処理に供し、そのスルーホール3a
を含む導体層3の全表面に粗化面4を設けた(図1
(d)参照)。(2) The conductor layer 3 is formed on the entire surface of the substrate by the above process.
(Including the through hole 3a) (FIG. 1)
After washing (see (c)) with water and drying, the substrate is
OH (20 g / l), NaClO 2 (50 g / l), N
an oxidation bath (blackening bath) composed of an aqueous solution containing a 3 PO 4 (15.0 g / l), and NaOH (2.7 g / l);
It was subjected to an oxidation-reduction treatment using a reduction bath composed of an aqueous solution containing NaBH 4 (1.0 g / l), and the through-hole 3a
A roughened surface 4 is provided on the entire surface of the conductor layer 3 including
(D)).
【0031】(3) 次に、平均粒径15μmの銅粒子を含
む金属粒子ペースト(タツタ電線社製、DDペースト:
非導電性穴埋め銅ペースト)を、スルーホール3a内に
スクリーン印刷によって充填し、100℃で30分、1
80℃で2時間の条件で乾燥、硬化させた。そして、導
体層3表面に形成された粗化面4およびスルーホール3
aからはみ出た金属粒子ペースト5を、#400のベル
ト研磨紙(三共理化学社製)を用いたベルトサンダー研
磨により除去し、さらに、このベルトサンダー研磨によ
る傷を取り除くため、アルミナ研磨やSiC研粒による
バフ研磨を行い、基板表面を平坦化した(図1(e)参
照)。(3) Next, a metal particle paste containing copper particles having an average particle size of 15 μm (DD paste: manufactured by Tatsuta Electric Wire Co., Ltd.)
Non-conductive hole-filled copper paste) is filled into the through holes 3a by screen printing,
It was dried and cured at 80 ° C. for 2 hours. The roughened surface 4 and the through hole 3 formed on the surface of the conductor layer 3
The metal particle paste 5 protruding from a is removed by belt sander polishing using # 400 belt polishing paper (manufactured by Sankyo Rikagaku Co., Ltd.). Further, in order to remove scratches due to the belt sander polishing, alumina polishing or SiC granulation is performed. Then, the substrate surface was flattened (see FIG. 1E).
【0032】(4) 上記(3) で平坦化した基板表面に、常
法に従ってパラジウムコロイド触媒を付着させてから無
電解めっきを施すことにより、厚さ0.6μmの無電解
銅めっき膜6を形成した(図1(f)参照)。(4) The electroless copper plating film 6 having a thickness of 0.6 μm is formed by applying a palladium colloid catalyst in accordance with a conventional method on the surface of the substrate flattened in the above (3) and then performing electroless plating. It was formed (see FIG. 1 (f)).
【0033】(5) ついで、以下の条件で電気銅めっきを
施し、厚さ15μmの電気銅めっき膜7を形成し、後述
する図2(b)の工程において、下層導体回路9となる
部分の厚付け、および、スルーホール3aに充填された
金属粒子ペースト5を覆う導体層10となる部分を形成
した。(5) Next, electrolytic copper plating is performed under the following conditions to form an electrolytic copper plating film 7 having a thickness of 15 μm. In a step shown in FIG. Thickness was formed, and a portion to be the conductor layer 10 covering the metal particle paste 5 filled in the through holes 3a was formed.
【0034】 〔電気めっき水溶液〕 硫酸 170〜200 g/l 硫酸銅 50〜70 g/l 添加剤(アトテックジャパン社製、商品名:カパラシドGL) 20〜40 ml/l 〔電気めっき条件〕 電流密度 1.5〜2.3 A/dm2 温度 23〜26 ℃[Electroplating aqueous solution] Sulfuric acid 170-200 g / l Copper sulfate 50-70 g / l Additive (manufactured by Atotech Japan Co., Ltd., trade name: Capparaside GL) 20-40 ml / l [Electroplating conditions] Current density 1.5 to 2.3 A / dm 2 temperature 23 to 26 ° C
【0035】(6) 下層導体回路9および導体層10とな
る部分を形成した基板の両面に、市販の感光性ドライフ
ィルムを貼り付け、マスクを載置して、100mJ/c
m2 で露光した後、0.8%炭酸ナトリウムで現像処理
し、厚さ15μmのエッチングレジスト8を形成した
(図2(a)参照)。(6) A commercially available photosensitive dry film is adhered to both sides of the substrate on which the portions to be the lower conductor circuit 9 and the conductor layer 10 are formed, a mask is placed, and 100 mJ / c
After exposure with m 2 , the resist film was developed with 0.8% sodium carbonate to form an etching resist 8 having a thickness of 15 μm (see FIG. 2A).
【0036】(7) そして、エッチングレジスト8を形成
していない部分のめっき膜を、硫酸と過酸化水素との混
合液を用いたエッチングにて溶解除去し、さらに、エッ
チングレジスト8を5%KOHで剥離除去することによ
り、独立した下層導体回路9および金属粒子ペースト5
を覆う導体層10を形成した(図2(b)参照)。(7) Then, the plating film in the portion where the etching resist 8 is not formed is dissolved and removed by etching using a mixed solution of sulfuric acid and hydrogen peroxide. The lower conductive circuit 9 and the metal particle paste 5
Was formed (see FIG. 2B).
【0037】(8) 次に、下層導体回路9および金属粒子
ペースト5を覆う導体層10の表面に、Cu−Ni−P
合金からなる厚さ2.5μmの粗化層(凹凸層)11を
形成し、さらにこの粗化層11の表面に厚さ0.3μm
のSn層を形成した(図2(c)参照)。これらの層の
形成方法は、以下のようである。なお、図2(c)に
は、Sn層を図示していない。(8) Next, the surface of the conductor layer 10 covering the lower conductor circuit 9 and the metal particle paste 5 is coated with Cu-Ni-P
A roughened layer (uneven layer) 11 made of an alloy and having a thickness of 2.5 μm is formed, and a surface of the roughened layer 11 having a thickness of 0.3 μm
Was formed (see FIG. 2C). The method for forming these layers is as follows. FIG. 2C does not show the Sn layer.
【0038】即ち、基板を酸性脱脂してソフトエッチン
グし、ついで、塩化パラジウムと有機酸とからなる触媒
溶液で処理して、Pd触媒を付着させ、この触媒を活性
化した後、硫酸銅(8g/l)、硫酸ニッケル(0.6
g/l)、クエン酸(15g/l)、次亜リン酸ナトリ
ウム(29g/l)、ホウ酸(31g/l)、界面活性
剤(日信化学工業社製、サーフィノール465)(0.
1g/l)を含む、pH=9の無電解めっき浴にて無電
解めっきを施し、導体回路の全表面にCu−Ni−P合
金からなる粗化層11(凹凸層)を形成した。さらに、
ホウフッ化スズ(0.1mol/l)、チオ尿素(1.
0mol/l)を含むpH=1.2、温度50℃の無電
解スズ置換めっき浴に浸漬し、上記粗化層の表面に厚さ
0.3μmのSn層を設けた。That is, the substrate was acid-degreased and soft-etched, and then treated with a catalyst solution comprising palladium chloride and an organic acid to deposit a Pd catalyst. After activating this catalyst, copper sulfate (8 g) was used. / L), nickel sulfate (0.6
g / l), citric acid (15 g / l), sodium hypophosphite (29 g / l), boric acid (31 g / l), surfactant (Sufinol 465, manufactured by Nissin Chemical Industry Co., Ltd.) (0.
Electroless plating was performed in an electroless plating bath containing 1 g / l) and having a pH of 9 to form a roughened layer 11 (uneven layer) made of a Cu-Ni-P alloy on the entire surface of the conductor circuit. further,
Tin borofluoride (0.1 mol / l), thiourea (1.
(0 mol / l) was immersed in an electroless tin displacement plating bath having a pH of 1.2 and a temperature of 50 ° C. to provide a 0.3 μm thick Sn layer on the surface of the roughened layer.
【0039】(9) クレゾールノボラック型エポキシ樹脂
(日本火薬社製、分子量:2500)の25%アクリル
化物35重量部、感光性モノマー(東亜合成社製、商品
名:アロニックスM325)3.15重量部、消泡剤
(サンノプコ社製、商品名:S−65)0.5重量部、
イミダゾール硬化剤(四国化成社製、商品名:2E4M
Z−CN)2重量部、光開始剤であるベンゾフェノン2
重量部、光増感剤であるミヒラーケトン0.2重量部お
よびN−メチルピロリドン(NMP)1.5重量部を容
器にとり、攪拌、混合することによりエポキシ樹脂のア
クリレート組成物を調製した。次に、このエポキシ樹脂
のアクリレート組成物をロールコータにて基板の両面に
塗布し、層間樹脂絶縁層12となる樹脂層120を形成
した(図2(d)参照)。(9) 35 parts by weight of a 25% acrylate of a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., molecular weight: 2500), 3.15 parts by weight of a photosensitive monomer (manufactured by Toagosei Co., Ltd., trade name: Aronix M325) 0.5 parts by weight of an antifoaming agent (manufactured by San Nopco, trade name: S-65)
Imidazole curing agent (manufactured by Shikoku Chemicals, trade name: 2E4M)
Z-CN) 2 parts by weight, photoinitiator benzophenone 2
A weight part, 0.2 parts by weight of Michler's ketone as a photosensitizer, and 1.5 parts by weight of N-methylpyrrolidone (NMP) were placed in a container, and stirred and mixed to prepare an acrylate composition of an epoxy resin. Next, this epoxy resin acrylate composition was applied to both surfaces of the substrate by a roll coater to form a resin layer 120 to be the interlayer resin insulating layer 12 (see FIG. 2D).
【0040】(10)樹脂層120の形成後、80℃で10
分間プリベークを行い、次に、紫外線で露光、現像処理
を行い、バイアホール形成用開孔13を設けた。さら
に、150℃、4時間の条件で熱硬化を行うことにより
層間樹脂絶縁層12とした(図2(e)参照)。層間樹
脂絶縁層12の熱硬化後の厚さは18μmであった。(10) After the formation of the resin layer 120,
Pre-baking was performed for one minute, and then exposure and development were performed with ultraviolet rays to form openings 13 for forming via holes. Further, thermal curing was performed at 150 ° C. for 4 hours to obtain an interlayer resin insulating layer 12 (see FIG. 2E). The thickness of the interlayer resin insulation layer 12 after thermosetting was 18 μm.
【0041】(11)Niをターゲットにしたスパッタリン
グを、気圧0.8Pa、温度80℃、電力200W、時
間20分間の条件で行い、厚さ0.6μmのNi金属層
14を層間樹脂絶縁層12の表面に形成した(図3
(a)参照)。なお、スパッタリングのための装置とし
て、日本真空技術株式会社製のSV−4540を使用し
た。(11) Sputtering using Ni as a target is performed under the conditions of a pressure of 0.8 Pa, a temperature of 80 ° C., a power of 200 W, and a time of 20 minutes, and a Ni metal layer 14 having a thickness of 0.6 μm is formed on the interlayer resin insulating layer 12. (FIG. 3)
(See (a)). In addition, SV-4540 manufactured by Japan Vacuum Engineering Co., Ltd. was used as an apparatus for sputtering.
【0042】(12)上記(11)で金属層14を形成した基板
の両面に、市販の感光性ドライフィルムを貼り付け、フ
ォトマスクフィルムを載置して、100mJ/cm2 で
露光した後、0.8%炭酸ナトリウムで現像処理し、厚
さが30μmのめっきレジスト16のパターンを形成し
た(図3(b)参照)。(12) A commercially available photosensitive dry film is attached to both sides of the substrate on which the metal layer 14 is formed in the above (11), a photomask film is placed, and after exposure at 100 mJ / cm 2 , Development was performed with 0.8% sodium carbonate to form a pattern of a plating resist 16 having a thickness of 30 μm (see FIG. 3B).
【0043】(13)さらに、硫酸(150g/l)を含む
酸を用い、温度40℃、時間5分の条件でNi金属層1
4を酸処理し、表面の酸化層を除去した。 (14)次に、上記(1) に記載した条件と同様の条件で電解
めっきを施して、厚さ21μmの電解めっき膜15を形
成した。なお、この電解めっき膜15により、導体回路
9部分の厚付けおよびバイアホール17部分のめっき充
填が行われたことになる(図3(c)参照)。(13) Further, using an acid containing sulfuric acid (150 g / l) at a temperature of 40 ° C. for 5 minutes, the Ni metal layer 1
4 was treated with an acid to remove the oxide layer on the surface. (14) Next, electrolytic plating was performed under the same conditions as described in (1) above to form an electrolytic plating film 15 having a thickness of 21 μm. This electrolytic plating film 15 means that the conductor circuit 9 is thickened and the via hole 17 is plated and filled (see FIG. 3C).
【0044】(15)そしてさらに、めっきレジスト16を
5%NaOHで剥離除去した後、そのめっきレジスト1
6の下に存在していたNi金属層14を、40℃の過硫
酸ナトリウム(100g/l)を含む水溶液にてエッチ
ング除去し、Ni金属層14、電解銅めっき膜15から
なる厚さ16μmの上層導体回路19(バイアホール1
7を含む)を形成した(図3(d)参照)。(15) Further, after the plating resist 16 is peeled off with 5% NaOH, the plating resist 1 is removed.
6 was removed by etching with an aqueous solution containing sodium persulfate (100 g / l) at 40 ° C. to form a 16 μm-thick Ni metal layer 14 and an electrolytic copper plating film 15. Upper layer conductor circuit 19 (via hole 1
7 (see FIG. 3D).
【0045】(16)その後、(9) 〜(15)の工程を繰り返す
ことにより、多層化を行った。なお、図4では、図3
(d)で形成した上層導体回路19等を有する基板の上
に、(9)〜(15)の工程を繰り返して、層間樹脂絶縁層1
2と上層導体回路19等をそれぞれ1層形成し(図4
(a)参照)、その上にソルダーレジスト層を形成して
いる(図4(b)〜(c)参照)。(16) Thereafter, the steps (9) to (15) were repeated to form a multilayer. In FIG. 4, FIG.
By repeating the steps (9) to (15) on the substrate having the upper conductor circuit 19 and the like formed in (d), the interlayer resin insulation layer 1 is formed.
2 and the upper conductor circuit 19 are formed in one layer, respectively (FIG. 4).
(See FIG. 4A), and a solder resist layer is formed thereon (see FIGS. 4B to 4C).
【0046】(17)即ち、まず、ジエチレングリコールジ
メチルエーテル(DMDG)に60重量%の濃度になる
ように溶解させた、クレゾールノボラック型エポキシ樹
脂(日本火薬社製)のエポキシ基50%をアクリル化し
た感光性付与のオリゴマー(分子量:4000)46.
67重量部、メチルエチルケトンに溶解させた80重量
%のビスフェノールA型エポキシ樹脂(油化シェル社
製、商品名:エピコート1001)15.0重量部、イ
ミダゾール硬化剤(四国化成社製、商品名:2E4MZ
−CN)1.6重量部、感光性モノマーである多価アク
リルモノマー(日本火薬社製、商品名:R604)3重
量部、同じく多価アクリルモノマー(共栄化学社製、商
品名:DPE6A)1.5重量部、分散系消泡剤(サン
ノプコ社製、商品名:S−65)0.71重量部を容器
にとり、攪拌、混合して混合組成物を調製し、この混合
組成物に対して光開始剤としてベンゾフェノン(関東化
学製)を2重量部、光増感剤としてミヒラーケトン(関
東化学社製)0.2重量部を加えてソルダーレジスト組
成物を調製した。(17) That is, first, a cresol novolak type epoxy resin (manufactured by Nippon Kayaku Co., Ltd.) dissolved in diethylene glycol dimethyl ether (DMDG) so as to have a concentration of 60% by weight was sensitized by acrylizing 50% of epoxy groups. Oligomer for imparting property (molecular weight: 4000) 46.
67 parts by weight, 15.0 parts by weight of bisphenol A type epoxy resin (manufactured by Yuka Shell Co., trade name: Epicoat 1001) of 80 wt% dissolved in methyl ethyl ketone, imidazole hardener (manufactured by Shikoku Chemicals Co., trade name: 2E4MZ)
-CN) 1.6 parts by weight, 3 parts by weight of a polyacrylic monomer which is a photosensitive monomer (trade name: R604, manufactured by Nippon Kayaku Co., Ltd.), and similarly polyvalent acrylic monomer (trade name: DPE6A, manufactured by Kyoei Chemical Co., Ltd.) 0.5 part by weight, 0.71 part by weight of a dispersion antifoaming agent (manufactured by San Nopco Co., trade name: S-65) is placed in a container, stirred and mixed to prepare a mixed composition. A solder resist composition was prepared by adding 2 parts by weight of benzophenone (manufactured by Kanto Kagaku) as a photoinitiator and 0.2 parts by weight of Michler's ketone (manufactured by Kanto Kagaku) as a photosensitizer.
【0047】(18)次に、多層配線基板の両面に、上記ソ
ルダーレジスト組成物を20μmの厚さで塗布し、乾燥
処理を行った後、ソルダーレジスト開口部となる部分が
パターン描画されたフォトマスクをソルダーレジスト層
に密着させて1000mJ/cm2 の紫外線で露光し、
DMTG溶液で現像処理し、開孔を形成した。さらに、
80℃で1時間、100℃で1時間、120℃で1時
間、150℃で3時間の条件で加熱処理してソルダーレ
ジスト層を硬化させ、開孔21を有し、その厚さが20
μmのソルダーレジストパターン層18を形成した(図
4(b)参照)。(18) Next, the above-mentioned solder resist composition is applied on both sides of the multilayer wiring board in a thickness of 20 μm, and after drying, a photolithography pattern is formed on a portion to be a solder resist opening. The mask is brought into close contact with the solder resist layer and exposed to ultraviolet light of 1000 mJ / cm 2 ,
An opening was formed by developing with a DMTG solution. further,
The solder resist layer is cured by heat treatment at 80 ° C. for 1 hour, 100 ° C. for 1 hour, 120 ° C. for 1 hour, and 150 ° C. for 3 hours.
A μm solder resist pattern layer 18 was formed (see FIG. 4B).
【0048】(19)次に、ソルダーレジストパターン層1
8を形成した基板を、塩化ニッケル(30g/l)、次
亜リン酸ナトリウム(10g/l)、クエン酸ナトリウ
ム(10g/l)からなるpH=5の無電解ニッケルめ
っき液に20分間浸漬して、開孔21の低部に厚さ5μ
mのニッケルめっき層を形成した。(19) Next, the solder resist pattern layer 1
8 was immersed in a pH = 5 electroless nickel plating solution composed of nickel chloride (30 g / l), sodium hypophosphite (10 g / l), and sodium citrate (10 g / l) for 20 minutes. 5 μm in the lower part of the opening 21
m of nickel plating layer was formed.
【0049】さらに、その基板を、シアン化金カリウム
(2g/l)、塩化アンモニウム(75g/l)、クエ
ン酸ナトリウム(50g/l)、次亜リン酸ナトリウム
(10g/l)からなる無電解めっき液に93℃の条件
で23秒間浸漬して、ニッケルめっき層上に、厚さ0.
03μmの金めっき層22を形成した。なお、図4
(c)においては、形成したニッケルめっき層および金
めっき層をを合わせて22の符号を付している。Further, the substrate was electrolessly formed of potassium potassium cyanide (2 g / l), ammonium chloride (75 g / l), sodium citrate (50 g / l), and sodium hypophosphite (10 g / l). It was immersed in a plating solution at 93 ° C. for 23 seconds to form a film having a thickness of 0.1 mm on the nickel plating layer.
A gold plating layer 22 of 03 μm was formed. FIG.
In (c), the formed nickel plating layer and gold plating layer are combined and denoted by reference numeral 22.
【0050】(20)そして、ソルダーレジストパターン層
18の開孔21にはんだペーストを印刷して、200℃
でリフローすることによりはんだバンプ(はんだ体)2
3を形成し、はんだバンプ23を有する多層配線プリン
ト基板を製造した(図4(c)参照)。(20) Then, a solder paste is printed on the opening 21 of the solder resist pattern layer 18 and
Bump (solder body) 2
3 was formed, and a multilayer wiring printed board having the solder bumps 23 was manufactured (see FIG. 4C).
【0051】(実施例2)Crターゲットを使用し、ガ
ス圧0.9Pa・s、スパッタ時間が20分間の条件で
スパッタリングを行い、厚さが0.5μmのCr金属層
を形成したほかは、実施例1と同様にして、プリント配
線板を製造した。(Example 2) Using a Cr target, sputtering was performed under the conditions of a gas pressure of 0.9 Pa · s and a sputtering time of 20 minutes to form a Cr metal layer having a thickness of 0.5 μm. A printed wiring board was manufactured in the same manner as in Example 1.
【0052】(実施例3)Pdターゲットを使用してP
d金属層を形成したほかは、実施例1と同様にして、プ
リント配線板を製造した。(Embodiment 3) P using a Pd target
A printed wiring board was manufactured in the same manner as in Example 1 except that a metal layer was formed.
【0053】(実施例4)Tiターゲットを使用してT
i金属層を形成したほかは、実施例1と同様にして、プ
リント配線板を製造した。(Example 4) T using a Ti target
A printed wiring board was manufactured in the same manner as in Example 1 except that the i metal layer was formed.
【0054】(比較例1)Ni金属層を形成した後、酸
洗浄を行わなかったほかは、実施例1と同様にして、プ
リント配線板を製造した。 以上、実施例1〜4および比較例1で得られたプリント
配線板について、ピール強度を測定した。また、金属層
と電解銅めっき膜との剥離の有無を光学顕微鏡を用いて
観察した。その結果を下記の表1に示した。(Comparative Example 1) A printed wiring board was manufactured in the same manner as in Example 1 except that acid cleaning was not performed after the formation of the Ni metal layer. As described above, the peel strength of the printed wiring boards obtained in Examples 1 to 4 and Comparative Example 1 was measured. Further, the presence or absence of peeling between the metal layer and the electrolytic copper plating film was observed using an optical microscope. The results are shown in Table 1 below.
【0055】[0055]
【表1】 [Table 1]
【0056】上記表1の結果より明らかなように、層間
樹脂絶縁層上に金属層を形成した後、酸洗浄を行って金
属層表面の酸化膜を除去することにより、金属層と電解
銅めっき膜との密着性が良好となり、電解銅めっき膜の
剥離が防止される。As is clear from the results shown in Table 1, after the metal layer was formed on the interlayer resin insulating layer, acid cleaning was performed to remove the oxide film on the surface of the metal layer. Adhesion with the film is improved, and peeling of the electrolytic copper plating film is prevented.
【0057】[0057]
【発明の効果】以上説明したように本発明のプリント配
線板の製造方法によれば、樹脂絶縁層上に金属層を形成
した後、酸洗浄を行って金属層表面の酸化膜を除去する
ことにより、金属層から電解銅めっき膜が剥離するのを
防止することができ、その結果、導体回路の信頼性を向
上させることができる。また、導体回路の表面を平坦化
することにより、信号伝搬の遅延を防止することができ
る。As described above, according to the method of manufacturing a printed wiring board of the present invention, after a metal layer is formed on a resin insulating layer, acid cleaning is performed to remove an oxide film on the surface of the metal layer. Thereby, it is possible to prevent the electrolytic copper plating film from peeling off from the metal layer, and as a result, it is possible to improve the reliability of the conductor circuit. Further, by flattening the surface of the conductor circuit, a delay in signal propagation can be prevented.
【図1】(a)〜(f)は、本発明のプリント配線板の
製造工程の一部を示す図である。FIGS. 1A to 1F are views showing a part of a manufacturing process of a printed wiring board of the present invention.
【図2】(a)〜(e)は、本発明のプリント配線板の
製造工程の一部を示す図である。FIGS. 2A to 2E are views showing a part of a manufacturing process of the printed wiring board of the present invention.
【図3】(a)〜(d)は、本発明のプリント配線板の
製造工程の一部を示す図である。FIGS. 3A to 3D are views showing a part of a manufacturing process of the printed wiring board of the present invention.
【図4】(a)〜(c)は、本発明のプリント配線板の
製造工程の一部を示す図である。FIGS. 4A to 4C are views showing a part of a manufacturing process of the printed wiring board of the present invention.
1 基板 2 銅箔 3 導体層 3a スルーホール 4 粗化面 5 金属粒子ペースト 6 無電解銅めっき膜 7、15 電解銅めっき膜 8 エッチングレジスト 9 下層導体回路 10 導体層 11 粗化層 120 樹脂層 12 層間樹脂絶縁層 13、21 開孔 14 金属層 16 めっきレジスト 17 バイアホール 18 ソルダーレジスト層 19 上層導体回路 22 ニッケルめっき層および金めっき層 23 はんだバンプ DESCRIPTION OF SYMBOLS 1 Substrate 2 Copper foil 3 Conductive layer 3a Through hole 4 Roughened surface 5 Metal particle paste 6 Electroless copper plating film 7, 15 Electrolytic copper plating film 8 Etching resist 9 Lower conductor circuit 10 Conductor layer 11 Roughened layer 120 Resin layer 12 Interlayer resin insulation layer 13, 21 Opening 14 Metal layer 16 Plating resist 17 Via hole 18 Solder resist layer 19 Upper conductor circuit 22 Nickel plating layer and gold plating layer 23 Solder bump
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4E351 AA02 AA03 AA04 BB01 BB31 BB32 BB33 BB35 CC06 CC07 CC11 DD04 DD06 DD17 DD19 DD20 5E343 AA02 AA07 AA15 AA16 AA17 AA18 BB23 BB24 BB28 BB34 BB35 BB38 BB39 BB40 BB44 BB48 BB49 BB67 BB72 CC33 CC34 CC36 CC38 CC50 CC73 CC78 DD03 DD24 DD25 DD26 DD33 DD43 EE32 ER16 ER18 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4E351 AA02 AA03 AA04 BB01 BB31 BB32 BB33 BB35 CC06 CC07 CC11 DD04 DD06 DD17 DD19 DD20 5E343 AA02 AA07 AA15 AA16 AA17 AA18 BB23 BB24 BB28 BB34 BB40 BB38 BB38 BB38 BB38 BB38 CC34 CC36 CC38 CC50 CC73 CC78 DD03 DD24 DD25 DD26 DD33 DD43 EE32 ER16 ER18
Claims (4)
を形成するプリント配線板の製造方法であって、前記樹
脂絶縁層の表面上に、長周期型の周期律表の第4A族〜
第1B族の範囲に属する第4周期〜第7周期の金属元
素、AlおよびSnから選ばれる少なくとも1種以上の
金属からなる金属層を設けた後、前記金属層表面を酸で
洗浄し、次いで、前記金属層上に導体回路を形成するこ
とを特徴とするプリント配線板の製造方法。1. A method for manufacturing a printed wiring board, wherein a resin insulating layer and a conductive circuit are formed on a resin substrate, wherein a group 4A group of a long-period periodic table is formed on a surface of the resin insulating layer. ~
After providing a metal layer made of at least one metal selected from Al and Sn in the fourth to seventh periods belonging to the range of Group 1B, the surface of the metal layer is washed with an acid, Forming a conductive circuit on the metal layer.
1B族の範囲に属する第4周期〜第7周期の金属元素、
AlおよびSnから選ばれる少なくとも1種以上の金属
は、Ni、Cr、Mo、Ti、W、Cu、Al、Sn、
Pt、PdおよびAuから選ばれる少なくとも1種以上
の金属である請求項1に記載のプリント配線板の製造方
法。2. A metal element of a fourth period to a seventh period belonging to the range of Groups 4A to 1B of the periodic table of the long period type,
At least one metal selected from Al and Sn is Ni, Cr, Mo, Ti, W, Cu, Al, Sn,
The method for manufacturing a printed wiring board according to claim 1, wherein the method is at least one metal selected from Pt, Pd, and Au.
る請求項1に記載のプリント配線板の製造方法。3. The method according to claim 1, wherein the surface of the resin insulating layer is flat.
ら選ばれる少なくとも1種以上の酸または混酸である請
求項1に記載のプリント配線板の製造方法。4. The method according to claim 1, wherein the acid is at least one or more acids selected from hydrochloric acid, sulfuric acid, acetic acid, and phosphoric acid or a mixed acid.
Priority Applications (34)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29045098A JP2000124601A (en) | 1998-10-13 | 1998-10-13 | Method for manufacturing printed wiring board |
TW88116213A TW453141B (en) | 1998-09-28 | 1999-09-20 | Printed circuit board and its manufacture method |
MYPI99004184A MY139405A (en) | 1998-09-28 | 1999-09-27 | Printed circuit board and method for its production |
DE69941937T DE69941937D1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed circuit board and manufacturing method therefor |
EP06115385A EP1699280B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
US09/806,203 US7535095B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
EP06115380A EP1699278B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
EP99943468A EP1119227B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
DE69934130T DE69934130T2 (en) | 1998-09-28 | 1999-09-28 | PRINTED PCB AND METHOD FOR THE PRODUCTION THEREOF |
EP06115377A EP1727409B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
EP07110631A EP1830617B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
EP08160500A EP1978796B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
EP07110630A EP1830616B1 (en) | 1998-09-28 | 1999-09-28 | Process for manufacturing a multilayer printed circuit board |
DE69938854T DE69938854D1 (en) | 1998-09-28 | 1999-09-28 | Multilayer circuit board and method of manufacture |
KR1020067014992A KR100675615B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and manufacturing method |
KR1020067014993A KR100673910B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and manufacturing method |
DE69939913T DE69939913D1 (en) | 1998-09-28 | 1999-09-28 | Printed circuit board and method of manufacture |
EP07108839A EP1893006B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
KR1020017003881A KR100697640B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and manufacturing method |
EP08157080A EP1968368A3 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
DE69942468T DE69942468D1 (en) | 1998-09-28 | 1999-09-28 | Printed circuit board and manufacturing method for it |
PCT/JP1999/005266 WO2000019789A1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
EP06115382A EP1699279B8 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
KR1020067014991A KR100776865B1 (en) | 1998-09-28 | 1999-09-28 | Printed wiring board and method for producing the same |
DE69943397T DE69943397D1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed circuit board and method for its production |
EP08160963A EP1978797B1 (en) | 1998-09-28 | 1999-09-28 | Multilayer printed wiring board and method for producing the same |
US11/188,886 US7504719B2 (en) | 1998-09-28 | 2005-07-26 | Printed wiring board having a roughened surface formed on a metal layer, and method for producing the same |
US12/146,212 US8018045B2 (en) | 1998-09-28 | 2008-06-25 | Printed circuit board |
US12/146,165 US8020291B2 (en) | 1998-09-28 | 2008-06-25 | Method of manufacturing a printed wiring board |
US12/146,204 US8006377B2 (en) | 1998-09-28 | 2008-06-25 | Method for producing a printed wiring board |
US12/146,105 US8030577B2 (en) | 1998-09-28 | 2008-06-25 | Printed wiring board and method for producing the same |
US12/409,683 US8533943B2 (en) | 1998-09-28 | 2009-03-24 | Printed wiring board and method for producing the same |
US12/409,670 US7994433B2 (en) | 1998-09-28 | 2009-03-24 | Printed wiring board and method for producing the same |
US12/420,469 US8093507B2 (en) | 1998-09-28 | 2009-04-08 | Printed wiring board and method for producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29045098A JP2000124601A (en) | 1998-10-13 | 1998-10-13 | Method for manufacturing printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000124601A true JP2000124601A (en) | 2000-04-28 |
Family
ID=17756195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29045098A Pending JP2000124601A (en) | 1998-09-28 | 1998-10-13 | Method for manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000124601A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092498A (en) * | 2017-02-10 | 2017-05-25 | ウシオ電機株式会社 | Method for manufacturing wiring board, wiring board, and wiring board manufacturing apparatus |
WO2019049659A1 (en) * | 2017-09-05 | 2019-03-14 | 株式会社荏原製作所 | Method for polishing substrate provided with functional chip |
-
1998
- 1998-10-13 JP JP29045098A patent/JP2000124601A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092498A (en) * | 2017-02-10 | 2017-05-25 | ウシオ電機株式会社 | Method for manufacturing wiring board, wiring board, and wiring board manufacturing apparatus |
WO2019049659A1 (en) * | 2017-09-05 | 2019-03-14 | 株式会社荏原製作所 | Method for polishing substrate provided with functional chip |
JP2019047022A (en) * | 2017-09-05 | 2019-03-22 | 株式会社荏原製作所 | Method of polishing substrate provided with functional chip |
CN111095492A (en) * | 2017-09-05 | 2020-05-01 | 株式会社荏原制作所 | Method for polishing substrate having functional chip |
US11597051B2 (en) | 2017-09-05 | 2023-03-07 | Ebara Corporation | Method for polishing substrate including functional chip |
CN111095492B (en) * | 2017-09-05 | 2023-12-01 | 株式会社荏原制作所 | Substrate, method for polishing substrate provided with functional chip, and non-transitory computer-readable recording medium |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6376049B1 (en) | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole | |
US8314348B2 (en) | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board | |
JPH11186730A (en) | Multilayered printed wiring board and manufacture thereof | |
JP2003023253A (en) | Multilayered printed wiring board | |
JP4610681B2 (en) | Multilayer printed wiring board | |
JP2001015928A (en) | Multilayer printed wiring board and its manufacture | |
JP3373406B2 (en) | Printed wiring board and method of manufacturing the same | |
JP2000124601A (en) | Method for manufacturing printed wiring board | |
JP4159136B2 (en) | Multilayer printed wiring board | |
JP4468527B2 (en) | Multilayer printed wiring board and manufacturing method thereof. | |
JP3710635B2 (en) | Method for manufacturing printed wiring board | |
JP4117951B2 (en) | Multilayer printed wiring board manufacturing method and multilayer printed wiring board | |
JPH10190224A (en) | Multilayer printed wiring board and its manufacture | |
JP4553402B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP2001196740A (en) | Method for manufacturing multilayer printed wiring board | |
JPH10242649A (en) | Multilayer printed wiring board | |
JPH11243279A (en) | Multilayer printed wiring board having field via structure | |
JPH11243280A (en) | Multilayer printed wiring board having filled via structure | |
JP2000138452A (en) | Manufacture of multilayered printed wiring board | |
JP2000138456A (en) | Multilayered printed wiring board and its manufacture | |
JP2000114678A (en) | Printed wiring board | |
JP2000133933A (en) | Manufacture of printed wiring board | |
JP2001015918A (en) | Multilayer printed wiring board and manufacture thereof | |
JP2000124602A (en) | Printed wiring board | |
JPH1117336A (en) | Multilayer printed wiring board and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040319 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070821 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20071015 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |