Nothing Special   »   [go: up one dir, main page]

DE69837022T2 - Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen - Google Patents

Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen Download PDF

Info

Publication number
DE69837022T2
DE69837022T2 DE69837022T DE69837022T DE69837022T2 DE 69837022 T2 DE69837022 T2 DE 69837022T2 DE 69837022 T DE69837022 T DE 69837022T DE 69837022 T DE69837022 T DE 69837022T DE 69837022 T2 DE69837022 T2 DE 69837022T2
Authority
DE
Germany
Prior art keywords
layer
germanium
doping
film layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69837022T
Other languages
English (en)
Other versions
DE69837022D1 (de
Inventor
Douglas P. Sugar Land Verret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of DE69837022D1 publication Critical patent/DE69837022D1/de
Publication of DE69837022T2 publication Critical patent/DE69837022T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft die Halbleiterverarbeitungstechnologie und insbesondere die Verwendung der herkömmlichen Verarbeitungstechnologie zur Bildung sehr flacher Übergänge.
  • HINTERGRUND DER ERFINDUNG
  • Bei herkömmlichen MOSFETs und anderen Siliciumvorrichtungen mit Strukturen weit unterhalb eines Mikrometers kann die Ausdehnung des Drain-Potentials in den Kanalbereich zu Kurzkanalwirkungen führen. In Bezug auf MOSFET-Vorrichtungen sei bemerkt, dass ein idealer MOSFET eine Übergangstiefe von Null aufweist und daher das am wenigsten ernste Kurzkanalverhalten aufweist. Demgemäß zeigt ein herkömmlicher Transistor mit Strukturen weit unterhalb eines Mikrometers nahezu ideale Funktionseigenschaften, wenn die Source/Drain-(S/D)-Übergänge sehr flach sind.
  • Sehr flache Übergänge (<50 nm) mit geringen Leckwirkungen sind mit herkömmlichen Halbleiterverarbeitungsverfahren sehr schwer zu erreichen. Komplexere Halbleiterverarbeitungsverfahren, wie präamorphisierende Implantate, Sub-Gate-Seitenwand-Abstandselemente oder erhöhte S/Ds sind erforderlich, um ausreichend flache Übergänge zu erhalten.
  • Weil sich die Abmessungen von Halbleitervorrichtungen weiter verkleinern, gibt es Drücke, die Übergänge flacher zu machen. Tiefe Übergänge führen zu einer Erhöhung der unerwünschten Kurzkanalwirkungen. Überdies wird die Überlappung der S/Ds über das Gate wegen der seitlichen Diffusion größer, wenn der Übergang tiefer wird. Große Überlappungen führen zu einer großen Überlappungskapazität, welche eine parasitäre Schlüsseleigenschaft ist, welche die intrinsische Geschwindigkeit von MOS-Vorrichtungen behindert.
  • Weil die Vorrichtungen von einer Generation zur nächsten skalieren, können große Überlappungen problematisch sein. Im Allgemeinen implizieren große Überlappungen kleine wirksame Längen (Leff) für eine feste Gate-Länge. Wenn die Leff-Werte klein sind, muss die Kanalkonzentration zunehmen, um einen verfrühten Durchgriff zu vermeiden und die draininduzierte Schwellenabsenkungs-("drain-induced barrier lowering" – DIBL)-Wirkung zu vermindern. Wenn die Kanalkonzentrationen zunehmen, können mehrere nachteilige Wirkungen auftreten. Diese können solche Wirkungen einschließen, dass die Kanalbeweglichkeiten abnehmen und die Transistorverstärkung verringern, dass die Übergangskapazität zunimmt und die Schaltgeschwindigkeit verringert, dass die Durchbruchspannung des Übergangs abnimmt, dass der Body-Effekt zunimmt und dass der Temperaturkoeffizient der Schwellenspannung zunimmt. All diese Faktoren werden verbessert, wenn Leff zunimmt und die Kanalkonzentration bei einer festen physikalischen Gate-Länge abnimmt.
  • Leff kann wegen der verringerten seitlichen Diffusion, die direkt von der Tiefe des Übergangs abhängt, abnehmen, wenn die Übergänge flacher werden. Demgemäß sind flache Übergänge für MOS-Vorrichtungen mit Strukturen weit unterhalb eines Mikrometers sehr wünschenswert. Ähnliche Argumente können für den Grad der Gewünschtheit flacher Emitter und Basen für bipolare Vorrichtungen gegeben werden.
  • In Bezug auf Zuverlässigkeitserwägungen sei bemerkt, dass die niedrigen Kanalkonzentrationen, die sich aus flachen Übergängen ergeben, auch bewirken, dass das Gate-induzierte Drain-Leck ("gate-induced drain leakage" – GIDL) und das maximale elektrische Feld (Emax) an der Drain-Elektrode verringert werden. Ein verringertes Emax verbessert die Unempfindlichkeit gegenüber einer Beeinträchtigung durch heiße Kanalladungsträger ("channel hot carriers" – CHC).
  • Die gegenwärtige Technik unter Verwendung einer Ionenimplantation, selbst mit präamorphisierenden Implantaten, Implantatmaskierungsschichten und einer Ausdiffusion von Dielektrika, Metallen und Siliciden ist nicht leicht in der Lage, flache PN-Übergänge einer hohen Konzentration zu erzeugen. Präamorphisierende Implantate beseitigen eine Ionenkanalbildung und verringern die Streubreite, sie beseitigen jedoch nicht die transiente erhöhte Diffusion und lange Implantatausläufer. Ausdiffusionsverfahren erzeugen keine ausreichend hohen Dotierungskonzentrationen oder sind ungleichmäßig, wodurch leckbehaftete Übergänge erzeugt werden.
  • Es wurde viel Aufmerksamkeit auf Bemühungen, die darauf abzielten, ausführbare Verfahren zum Herstellen sehr flacher Übergänge zu finden, und auf das Adressieren der damit verbundenen Probleme und der damit zusammenhängenden Beschränkungen gerichtet. Es wurde herausgefunden, dass Bor (B), BF2, Phosphor (P) und Arsen (As) nicht aus TiSi2 getrieben werden können, um einen angemessenen flachen Übergang zu bilden. Die Dickenungleichmäßigkeit und die Verdünnung in der Nähe der Gate-Elektrode machen das "Austreiben" nicht anwendbar. Für eine direkte Implantation in Si kann eine Implantatbeschädigung (außer für B) bei weniger als etwa 900 °C nicht wirksam durch Wärmebehandlung beseitigt werden. Daher muss in Silicid implantiert werden, wobei sich inhärente Konzentrationsbeschränkungen ergeben. Das Ergebnis wies darauf hin, dass eine Nach-Übergangs-Silicidierung unterhalb des 0,5-μm-Technologieknotens möglicherweise nicht ausgeführt werden kann.
  • Es wurde auch herausgefunden, dass der amorphe Bereich durch Ausführen einer Festphasenepitaxie (SPE) bei 550 °C für 30 Minuten rekristallisiert werden kann, dass jedoch eine höhere Temperatur für Fluor-(F)-implantierte Proben erforderlich ist, weil F die SPE behindert. F behindert die SPE, weil es sich mit Kristallfehlern verbindet, wodurch die SPE- und B-Aktivierung verzögert werden. Es wurde herausgefunden, dass die Übergangsdicke xj bei einem 1,35-keV-B-Implantat und 6 keV BF2 etwa 0,11 μm beträgt, wenn eine Aktivierung durch schnelle Wärmebehandlung bei 1050 °C für 10 Sekunden erfolgte. xj beträgt bei Verwendung mit einem präamorphisierten 27-keV-Germanium-(Ge)-Substrat etwa 0,075 μm . Eine vollständige Aktivierung wurde bei 27 keV Ge bei einer schnellen Wärmebehandlung bei Temperaturen von lediglich 600 °C beobachtet.
  • Die Temperatur für eine Fehlerentfernung liegt stets höher als die Temperatur für die Aktivierung.
  • Zusätzlich wurde herausgefunden, dass die Ausdiffusion von CoSi2 bei einer schnellen Wärmebehandlung für 10 Sekunden bei 800 °C eine xj von 8 nm für N+- und eine xj von 23 nm für P+-Übergänge bei 900 °C erzeugt, wobei der Übergang mit der Si/Silicid-Grenzfläche konform ist. Eine Wärmebehandlung bei 500 °C verringert das Lecken für alle Energien. Für P+-N-Übergänge erfordern niedrigere Energien höhere Temperaturen bei der Wärmebehandlung. Das F aus BF2 bewirkt das Passivieren jeglicher Fehler. Für N+-P-Übergänge ergibt sich bei 15 keV infolge der Agglomeration von Silicid, wodurch der Übergang mit einem Dorn versehen wird, ein 10 Mal so großes Leck. Es wurde herausgefunden, dass niederenergetisches As schwieriger wärmezubehandeln ist, weil die As-Diffusion fast vollständig durch Korngrenzen erfolgt und hohe Konzentrationen wegen begrenzter Quellenkonzentrationen nicht erreichbar sind. Weiterhin gibt es keine F-Passivierung, und jede Agglomeration hat eine größere Wirkung auf As.
  • Die Aktivierungsenergie (Ea) für einen Leckstrom an P+/N-Übergängen, welche durch eine CoSi2-Ausdiffusion erzeugt wurden, beträgt bei einer schnellen Wärmebehandlung bei 600 °C für 10 Sekunden etwa 0,64 eV, was mit 1,0 eV bei einer schnellen Wärmebehandlung bei 800 °C für 10 Sekunden zu vergleichen ist. Dies bedeutet, dass flache Übergänge in Si bei mindestens 800 °C wärmebehandelt werden müssen, um leckbehaftete Übergänge zu vermeiden.
  • Vorstehend wurden die flachsten Übergänge, die durch den aktuellen Stand der Technik erreichbar sind, und einige der damit verbundenen Probleme und Beschränkungen beschrieben. Im Stand der Technik fehlt ein herkömmliche Verarbeitungsverfahren einsetzendes Verfahren zum Erzeugen sehr flacher Übergänge mit erwünschten Funktionseigenschaften.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Das Verarbeitungsverfahren gemäß der vorliegenden Erfindung zur Bildung sehr flacher Übergänge verwendet die differenziellen Diffusionskoeffizienten von Störstellendotierungsmaterialien in einem zweiten Material, wie Germanium, verglichen mit einem ersten Substratmaterial, wie Silicium, um die Dotierungsmaterialien auf sehr flache Bereiche zu beschränken, die aus dem im Wesentlichen reinen zweiten Material bestehen. Dieses erfindungsgemäße Verarbeitungsverfahren nutzt bekannte und zuverlässige Prozessschritte zum Erzeugen von Dünnschichten aus bestimmten Materialien, wie Germanium, mit gut gesteuerten Dicken durch herkömmliche Mittel aus. Das Verarbeitungsverfahren gemäß der vorliegenden Erfindung verwendet bewährte und gut eingeführte Vorrichtungsstrukturen und herkömmliche Schritte zur Verarbeitung integrierter Schaltungen. Im Wesentlichen ist diese Erfindung unabhängig von der Vorrichtungsstruktur. Sie kann auf eine beliebige Si-Vorrichtung angewendet werden, bei der flache Übergänge vorteilhaft sind. Zusätzlich ist das Verarbeitungsverfahren gemäß der vorliegenden Erfindung verhältnismäßig einfach und kann bei verhältnismäßig niedrigen Temperaturen ausgeführt werden, was für die Verwendung mit Technologien für Strukturen weit unterhalb eines Mikrometers wünschenswert ist.
  • Demgemäß sieht die vorliegende Erfindung ein Verfahren zum Herstellen flacher Übergänge eines gewünschten Dotierungstyps mit den folgenden Schritten vor:
    • a. Bilden einer Filmschicht aus einem zweiten Material auf einem Substrat, das aus einem ersten Material besteht,
    • b. Einbringen eines Dotierungsmaterials in die Filmschicht aus dem zweiten Material, wobei das Dotierungsmaterial in dem zweiten Material einen höheren Diffusionskoeffizienten als in dem ersten Material aufweist, und
    • c. Diffundieren des Dotierungsmaterials in der Filmschicht aus dem zweiten Material, um einen Übergang zu bilden, dessen Tiefe gleich der Tiefe der Filmschicht aus dem zweiten Material ist.
  • Allgemein ausgedrückt umfasst die Erfindung ein Verfahren zum Herstellen flacher Übergänge eines gewünschten Dotierungstyps mit den folgenden Schritten: Bilden einer Filmschicht aus einem zweiten Material auf einem Substrat, das aus einem ersten Material besteht, Einbringen eines Dotierungsmaterials in die Filmschicht aus dem zweiten Material, wobei das Dotierungsmaterial in dem zweiten Material einen höheren Diffusionskoeffizienten als in dem ersten Material aufweist, und Diffundieren des Dotierungsmaterials in der Filmschicht aus dem zweiten Material.
  • Die Erfindung sieht weiter eine Halbleitervorrichtung mit einem flachen Übergang vor, wobei die Vorrichtung ein Substrat aus einem ersten Material mit einer sich darauf befindenden Filmschicht aus einem zweiten Material aufweist, wobei das zweite Material ein Dotierungsmaterial enthält, wobei das Dotierungsmaterial in dem zweiten Material einen höheren Diffusionskoeffizienten als in dem ersten Material aufweist, wobei der flache Übergang durch die Diffusion des Dotierungsmaterials in die Filmschicht aus dem zweiten Material bis zu einer Tiefe, die gleich der Tiefe der Filmschicht ist, gebildet wird.
  • Zusätzlich umfasst die Erfindung ein vorstehend beschriebenes Verfahren mit den folgenden weiteren Schritten: Einbringen eines zweiten Dotierungsmaterials in die Filmschicht aus dem zweiten Material, wobei das zweite Dotierungsmaterial in dem zweiten Material einen höheren Diffusionskoeffizienten aufweist als in dem ersten Material, und Diffundieren des zweiten Dotierungsmaterials in der Filmschicht aus dem zweiten Material.
  • Bei der Bildung der Schicht aus dem zweiten Material, das im Wesentlichen rein ist, wird das zweite Material zuerst in das Substrat aus dem ersten Material implantiert, um eine Legierung aus dem ersten und dem zweiten Material zu bilden. Die Legierung wird dann oxidiert, um eine im Wesentlichen reine Schicht aus dem zweiten Material über dem Substrat aus dem ersten Material zu bilden, während gleichzeitig eine Oxidschicht über der Schicht aus dem zweiten Material gebildet wird. Die Oxidschicht wird dann entfernt, um die Schicht aus dem im Wesentlichen reinen zweiten Material freizulegen.
  • In weiteren Einzelheiten sei bemerkt, dass das Verarbeitungsverfahren gemäß der vorliegenden Erfindung zum Herstellen flacher Übergänge an einem Siliciumsubstrat die folgenden Schritte aufweist: Bilden einer Filmschicht aus Germanium mit einer gewünschten Dicke auf dem Substrat, Einbringen eines Dotierungsmaterials in die Germaniumfilmschicht und Diffundieren des Dotierungsmaterials in der Germaniumfilmschicht.
  • Genauer gesagt, kann der Bildungsschritt weiter die Schritte des Implantierens von Germanium in das Siliciumsubstrat zur Bildung einer Silicium- und Germaniumlegierung, des Oxidierens der Silicium- und Germaniumlegierung zur Bildung einer im Wesentlichen reinen Germaniumschicht über dem Siliciumsubstrat und einer Oxidschicht über der Germaniumschicht und des Entfernens der Oxidschicht zum Freilegen der Germaniumschicht enthalten.
  • Eine Hauptaufgabe der vorliegenden Erfindung besteht darin, für die Herstellung eines flachen Übergangs unter Verwendung bekannter Halbleiterverarbeitungsverfahren und -prozeduren zu sorgen. Eine vollständigere Würdigung der vorliegenden Erfindung und ihres Schutzumfangs kann anhand der anliegenden Zeichnung, die nachstehend kurz beschrieben wird, der folgenden detaillierten Beschreibung der bevorzugten Ausführungsformen der Erfindung und der anliegenden Ansprüche erhalten werden.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Die vorliegende Erfindung wird nun beispielhaft mit Bezug auf die anliegende Zeichnung weiter beschrieben. Es zeigen:
  • 1 ein Blockdiagramm, das die Schritte des erfindungsgemäßen Prozesses zum Herstellen flacher Übergänge zeigt,
  • 2 eine schematische Darstellung der Bildung einer im Wesentlichen reinen Germaniumfilmschicht in dem Übergangsbereich nach dem erfindungsgemäßen Prozess,
  • 3 eine schematische Darstellung der Implantation des Dotierungsmaterials in die Germaniumfilmschicht und
  • 4 eine schematische Darstellung des zum Definieren des Übergangsbereichs in die Germaniumfilmschicht diffundierten Dotierungsmaterials.
  • DETAILLIERTE BESCHREIBUNG DER ZEICHNUNG
  • In 1 sind die Grundschritte dargestellt, die das Verfahren gemäß der vorliegenden Erfindung ausmachen. Die Schritte umfassen das Bilden einer Filmschicht aus einem zweiten Material mit einer gewünschten Dicke an der geeigneten Position auf einem aus einem ersten Material 20, das typischerweise Silicium (Si) ist, hergestellten Substrat, das Einbringen gewünschter Störstellen oder Dotierungsmaterialien in die Filmschicht 22 aus dem zweiten Material und das Diffundieren des Dotierungsmaterials durch die Filmschicht aus dem zweiten Material bis zu dem gewünschten Ausmaß 24, wodurch der Übergang gebildet wird. Das zweite Material wird so ausgewählt, dass die Dotierungsmaterialien in dem zweiten Material einen höheren Diffusionskoeffizienten als in dem ersten Substratmaterial aufweisen, so dass das Dotierungsmaterial während der Diffusion in der Schicht aus dem zweiten Material eingeschlossen ist. Auf diese Weise wird der sehr flache Übergang 25 gebildet (siehe 4). Das Dotierungsmaterial hat auch in dem zweiten Material einen höheren differenziellen Aktivierungsprozentsatz als in dem ersten Material, wie nachstehend erklärt wird, so dass nach einer Wärmebehandlung mit der geeigneten Temperatur das Dotierungsmaterial in dem zweiten Material aktiviert wird und in dem Substratmaterial nicht aktiviert wird. Es kann mehr als ein Dotierungsmaterial in das zweite Material eingebracht werden, um es geeignet zu diffundieren oder zu aktivieren.
  • Wenngleich die vorliegende Erfindung mit einer Vielzahl von Materialien verwirklicht werden kann, die beim Herstellen integrierter Schaltungen verwendet werden, wird zur Vereinfachung der Beschreibung in den folgenden Beispielen Germanium als das zweite Material und Silicium als das erste Material verwendet. Mehrere verschiedene Dotierungsmaterialien werden in den nachstehend gegebenen Beispielen verwendet.
  • Insbesondere umfassen die Schritte die Bildung einer Filmschicht aus Germanium (Ge) mit einer gewünschten Dicke an der geeigneten Position auf dem Substrat, das typischerweise aus Silicium (Si) besteht, das Einbringen gewünschter Störstellen oder Dotierungsmaterialien in die Ge-Filmschicht und das Diffundieren des Dotierungsmaterials durch die Ge-Filmschicht bis zu dem gewünschten Ausmaß, wodurch der Übergang gebildet wird.
  • Das zugrunde liegende Prinzip des Verfahrens gemäß der vorliegenden Erfindung besteht darin, dass die meisten Dotierungsmaterialien, die bei Halbleitertechnologien verwendet werden, mit einer viel höheren Rate durch Ge als durch Si diffundieren. Dieses Prinzip in Kombination mit der Tatsache, dass die Diffusionseigenschaften von Standarddotierungsmaterialien in Ge typischerweise bekannt sind, wie nachstehend dargelegt wird, und dass die Dicke der Ge-Schicht durch bekannte Techniken zur Verarbeitung integrierter Schaltungen streng gesteuert werden kann, führt dazu, dass sehr flache Übergänge mit den gewünschten Funktionseigenschaften erzeugt werden können. Zusammenfassend sei bemerkt, dass auf der Grundlage der differenziellen Diffusionsrate der Dotierungsmaterialien in Ge und Si die Dotierungsmaterialien bei verhältnismäßig niedrigen Temperaturen bei einer geringen Diffusion des Dotierungsmaterials durch die Begrenzung in das Substrat zur Grenzfläche der Ge-Schicht und des Substrats diffundiert werden können. Die elektrisch aktiven Dotierungsmaterialien werden dadurch im Wesentlichen ausschließlich auf den Ge-Film beschränkt. Dieser Prozess kann demgemäß verwendet werden, um unter Verwendung bekannter Techniken zur Verarbeitung integrierter Schaltungen sehr flache und wohl definierte Übergänge zu bilden, wobei all dies bei verhältnismäßig niedrigen Temperaturen geschieht, die für die Herstellung von MOS- und anderen Vorrichtungen mit Strukturen weit unterhalb eines Mikrometers erforderlich sind.
  • In Bezug auf die Bildung einer Ge-Schicht mit der gewünschten Dicke auf dem Substrat sei bemerkt, dass das bevorzugte Verfahren, das in 2 schematisch dargestellt ist, die Herstellung eines Substrats mit einem bestimmten Prozentsatz Ge in dem Si, beispielsweise 50 Atomprozent, erfordert, um eine Legierung zu bilden, die im Allgemeinen durch SixGe1-x dargestellt ist. Die SixGe1-x-Legierung kann durch ein beliebiges bekanntes Verfahren, beispielsweise durch Implantieren des Ge 26 in das Si-Substrat 28, wie in 2a dargestellt ist, oder durch eine gesteuerte epitaxiale chemische Dampfabscheidung oder durch eine chemische Ultrahochvakuum-Dampfabscheidung (UHVCVD) erhalten werden. Ein Blockieroxid 30 kann verwendet verwenden, um den Ort der Bildung der SixGe1-x-Legierung zu steuern oder zu strukturieren.
  • Nachdem die SixGe1-x-Legierung 32 gebildet wurde, wie in 2b dargestellt ist, wird die Ge-Schicht mit der gewünschten Dicke durch Oxidieren des SixGe1-x-Legierungssubstrats gebildet, wodurch eine im Wesentlichen reine Schicht aus Ge 34 mit einer gut gesteuerten Dicke erzeugt wird, wie in 2c dargestellt ist. Während des Oxidationsschritts wird die Oxidschicht (SiO2-Schicht) 36 durch Verbrauchen des Si der SixGe1-x-Legierung 32 gebildet, ohne dass das Ge in der darunter liegenden SixGe1-x-Legierung erheblich gestört wird, wodurch eine Dünnschicht aus im Wesentlichen reinem Ge 34 gebildet wird. Der Oxidationsschritt ist vorzugsweise ein Dampfoxidationsschritt (zum Fördern des schnellen Oxidwachstums) bei etwa 1000 °C. Solange der sich ergebende Ge-Film 34 dünn genug ist, relaxiert er nicht durch plastische Verformung bei Erzeugung von Fehlern, wie Fadenversetzungen an der Grenzfläche zwischen dem SixGe1-x und dem Ge. Die erreichbaren Ge-Filmdicken reichen von etwa 5 bis 50 Nanometer.
  • Die sich ergebende Dicke der Ge-Schicht 34 ist proportional zur Oxidationszeit bei 1000 °C und zum Prozentsatz von Ge in dem darunter liegenden Substrat 28, wodurch eine genaue Steuerung der Dicke ermöglicht wird. Beispielsweise werden bei den vorstehend angegebenen 50 Atomprozent Ge in dem darunter liegenden Substrat 28, wenn die Dampfoxidation etwa 5, 10, 20 und 30 Minuten lang bei 1000 °C ausgeführt wird, Oxidschichten 36 mit einer Dicke von etwa 25 nm, 75 nm, 110 nm bzw. 160 nm gebildet. Gleichzeitig werden entsprechende Schichten im Wesentlichen reinen Ge 34 unter der Oxidschicht 36 mit Dicken von etwa 5,5 nm, 10 nm, 17 nm bzw. 23 nm gebildet. Die Dicke der Ge-Filmschicht 34 kann mit einem hohen Genauigkeitsgrad gesteuert werden. Typischerweise kann dieser Prozess zur Bildung der Ge-Schicht bis etwa +/- 0,5 nm gesteuert werden. Sobald die Ge-Schicht 34 mit der gewünschten Dicke gebildet wurde, wird die Oxidschicht 36 zusammen mit dem Blockieroxid 30 in bekannter Weise durch ein Fluorwasserstoffsäure-(HF)-Bad entfernt, um die neu gebildete Ge-Schicht 34 freizulegen, wie in 2d dargestellt ist. Die vorstehend erwähnte Implantat/Ge-Schichtbildung ist bevorzugt, weil es einfacher ist, das Ge durch dieses Verfahren auf ausgewählte Bereiche zu beschränken. Zusätzlich sind die Reinheit und die allgemeine epitaxiale Qualität besser, ist die Grenzfläche reiner und lässt sich die Übergangstiefe bei flachen Niveaus leichter steuern.
  • Andere Verfahren zur Bildung dünner Ge-Filmschichten in den gewünschten Dicken sind auch für die vorliegende Erfindung angemessen. Amorphes Ge kann unter Verwendung eines plasmaverstärkten chemischen Dampfabscheidungssystems (PECVD-Systems) oder durch die pyrolytische Zerlegung von Germaniumtetrahydrid in einer Plasmaumgebung oder alternativ durch die Verwendung eines chemischen Niederdruck-Dampfabscheidungs-(LPCVD)-Systems auf einem Si-Substrat abgeschieden werden. Die Abscheidung von Ge auf einem Si-Substrat durch diese Prozesse ist in der Industrie bekannt.
  • Falls der sich ergebende Ge-Film durch beliebige dieser Verfahren abgeschieden wird, wird er vorzugsweise in amorpher Form belassen, um eine wirksamere anschließende Verarbeitung zu ermöglichen. Alternativ kann das amorphe Ge durch einen bekannten Prozess bei 600 °C 400 bis 1800 Sekunden lang wärmebehandelt werden, um polykristallines Ge zu bilden. Der Nachteil der Verwendung von kristallinem Ge besteht darin, dass es der Bildung von Fehlern (Versetzungen) infolge einer Gitterfehlanpassung (etwa 4 %) zwischen dem Si und dem Ge unterliegt. Diese Fehler könnten zu leckbehafteten Übergängen führen. Dennoch erfordern manche Anwendungen kein einkristallines Substratmaterial.
  • Sobald der im Wesentlichen reine Ge-Film 34 gebildet wurde, wird ein Störstoff oder ein Dotierungsmaterial 38, wie Bor (B), durch Ionenimplantation oder andere Mittel eingebracht, wie in 3 dargestellt ist. Das ausgewählte Störstellendotierungsmaterial 38 wird demgemäß in die freigelegte Ge-Schicht implantiert und typischerweise im oberen Abschnitt der Ge-Schicht 34 erheblich angesammelt, wie in 3 dargestellt ist. Die Ge-Schicht kann entweder vor dem Implantationsschritt strukturiert werden oder, im Fall epitaxialen SixGe1-x, nach der Bildung der Ge-Schicht strukturiert werden. Im letztgenannten Fall kann das überschüssige Ge durch H2O2 oder andere Ge-Ätzmittel fortgeätzt werden. Auf diese Weise ist der Diodenbereich durch herkömmliche Verfahren definierbar. In den 3 und 4 ist dargestellt, dass ein Blockieroxid 40 die Strukturierung der Bereiche ermöglicht, die dem Dotierungsmaterial auszusetzen sind.
  • Das Dotierungsmaterial kann von in-situ dotierten Polysilicium- oder Polygermaniumquellen oder von durch die geeigneten Implantations- und Wärmebehandlungsschritte dotierten Polysiliciumfilmen eingebracht werden. Die Verwendung in-situ dotierten Polygermaniums zum Einbringen des Dotierungsmaterials ist für Niedertemperaturanwendungen (beispielsweise bei etwa 400 °C) bevorzugt. Polysilicium ist jedoch für die Verwendung bei höheren Temperaturen (beispielsweise 600 °C) geeignet. Beide Prozesse würden Hochtemperatur-Kurzzeit-Wärmebehandlungen (beispielsweise bei 900 °C) für implantierte Filme erfordern, um das Dotierungsmaterial zu aktivieren. Daher sind sehr flache Übergänge erreichbar, wenn das Dotierungsmaterial von implantierten Polysiliciumquellen diffundiert wird, dies wird jedoch nicht bei niedrigen Temperaturen erreicht. Das Verfahren zum Einbringen des Dotierungsmaterials 38 in die Ge-Schicht 34 ist für die Lehren dieser Erfindung zweitrangig. Es kann jedes bekannte Verfahren zum Einbringen des Dotierungsmaterials in den Ge-Film bei den angemessenen Niveaus verwendet werden.
  • Als nächstes wird das Dotierungsmaterial durch einen Wärmebehandlungsschritt entweder aktiviert oder diffundiert, um zu bewirken, dass das Dotierungsmaterial in der Ge-Filmschicht 34 elektrisch aktiv wird, wie in 4 dargestellt ist. Weil die Aktivierungstemperatur vieler Störstellen 38 in Ge, verglichen mit der Aktivierungstemperatur für das gleiche Dotierungsmaterial in Si, sehr niedrig ist, wird das dotierte Substrat bei niedrigen Temperaturen, beispielsweise bei 500 °C, wärmebehandelt. Das Ergebnis dieses Wärmebehandlungsschritts besteht darin, dass die Störstelle 38 in dem im Wesentlichen reinen Ge-Film 34 aktiviert wird, in dem darunter liegenden Si-Ge-Substrat 32 jedoch nicht erheblich aktiviert wird. Demgemäß wird der elektrisch aktive Bereich ausschließlich auf den Ge-Film beschränkt. Auf diese Weise kann ein (P+)-N-Übergang 25 mit einer Übergangsdicke xj gebildet werden, welche durch die Dicke der Ge-Filmschicht 34 definiert ist. E. Guerrero u.a. haben in J. Electrochemical Society, 129, 1826 (1982) festgestellt, dass die näherungsweise maximale Konzentration (Festlöslichkeit) von Arsen (As) in Silicium (Si) Cmax = 1,896 × 1022 ist, was experimentell von 700 – 1000 °C bestätigt wurde. Unter der Annahme, dass das Modell bei niedrigeren Temperaturen gültig ist, ergibt sich, dass Cmax bei 500 °C etwa 2 × 109 cm–3 und bei 400 °C etwa 7,8 × 1018 cm–3 ist.
  • H. Ryssel u.a. haben in Appl. Phys., 22, 35 (1980) Cmax für Bor (B) in Si gemessen, anscheinend jedoch kein Modell entwickelt. Es wurde herausgefunden, dass Cmax für Bor in Si bei 700 °C etwa 4 bis 10 × 1018 cm–3 beträgt.
  • R.B. Fair, "Concentration Profiles of Diffused Dopants in Silicon", F.F.Y. Wang, Herausgeber, North-Holland, NY, 1981, Kapitel 7 gibt an, dass für Phosphor (P) in Si die Gesamtkonzentration CT für Temperaturen zwischen etwa 900–1050 °C etwa n + 2,4 × 10–41 n3 beträgt, wobei "n" die Elektronenkonzentration ist. Beispielsweise ist n in etwa gleich CT, wenn n1 E20 cm–3 ist. Nach einer anderen Quelle, VLSI Technology, Herausgeber, S.M. Sze, McGraw-Hill, NY 1983, Kapitel 6, scheint der Prozentsatz elektrisch aktiver Dotierungsatome (prozentuale Aktivierung) etwas dosisabhängig zu sein. Beispielsweise beträgt die prozentuale Aktivierung etwa 0,02 für 2 × 105 cm–2 bei 400 °C und 0,05 bei 600 °C. Für eine Implantationsdosis von 2,5 × 104 cm–2 beträgt die prozentuale Aktivierung jedoch 0,06 bei 400 °C und etwa 1,5 bei 600 °C. Dementsprechend beträgt die prozentuale Aktivierung dann für 8 × 102 cm–2 etwa 0,5 bei 400 °C und 0,6 bei 600 °C.
  • Dementsprechend liegt die Aktivierung im schlimmsten Fall für Bor und Phosphor bei etwa 400 °C, wobei die prozentuale Aktivierung 0,002 beträgt, wenn bei optimalen Substrattemperaturen implantiert wird. Diese Aktivierungseigenschaften geben an, dass es nicht gut funktionieren würde, sich auf die differenziellen Aktivierungstemperaturen beim erfindungsgemäßen Prozess (insbesondere der Bildung der Ge-Schicht, anschließend an die Implantation und Wärmebehandlung) zu verlassen, bevor die Hintergrundkonzentration NB des Dotierungsmaterials in den Kanal- oder Wannenbereichen größer oder gleich etwa 1 × 1018cm–3 ist. Demgemäß ist es bei heutigen Transistoren nicht praktisch durchführbar, sich auf die differenzielle Aktivierung zur Bildung flacher Übergänge in Si-MOSFET-Kanälen und bipolaren Kollektoren und Basen zu verlassen, dies kann jedoch für MOSFETs mit Strukturen weit unterhalb eines Mikrometers und für heutige Zener-Dioden und Thyristoren nützlich sein.
  • Angesichts des vorstehend in Bezug auf die Aktivierungseigenschaften Erwähnten, kann sich auf die differenziellen Niedertemperatur-Diffusionsraten der verschiedenen Dotierungsmaterialien in Ge im Vergleich zu Si verlassen werden, um das Dotierungsmaterial auf den Ge-Film zu beschränken, um die Übergangstiefe zu begrenzen. Weil die Dotierungsmaterialien in Ge schneller diffundieren als in Si, kann ein Niedertemperatur-Wärmebehandlungsprozess verwendet werden, um das Dotierungsmaterial durch die Ge-Schicht zu diffundieren, und es kann sich eine wohl definierte Übergangsgrenzfläche bei einer minimalen unerwünschten seitlichen Diffusion ergeben, wie in 4 dargestellt ist. Die Dotierungsmaterialquelle könnte aus Polysilicium oder einem Dielektrikum, wie SiO2, bestehen, wie auf dem Fachgebiet bekannt ist.
  • Die folgende Tabelle zeigt gemeinhin bekannte Daten zu den genäherten differenziellen Diffusionsraten zwischen Ge und Si für verschiedene Dotierungsmaterialien. Es sei bemerkt, dass, wenn die Temperatur abnimmt, die differenzielle Diffusionsrate für Bor abnimmt, während die differenzielle Diffusionsrate für Phosphor und Arsen zunimmt. Die ist die Diffusionsrate für Ge. DSi ist die Diffusionsrate für Si. Die Daten für die Tabelle wurden aus D.L. Kendall und D.B. De Vries, "Diffusion in Silicon", bei R.R. Haberecht und E.L. Kern, Herausgeber, Semiconductor Silicon, Electrochemical Society, NY, 1969, S. 358 und R.M. Burger und R.P. Donavan, Herausgeber, Fundamentals of Silicon Integrated Device Technology, Band 1, Prentice-Hall, Englewood Cliffs, NJ, 1967 erhalten.
  • Figure 00150001
  • Die differenziellen Diffusionsverhältnisse für Antimon (Sb) ähneln jenen von As.
  • Falls die Diffusion von einer begrenzten Dotierungsmaterialquelle ausgeht, die an der Oberfläche zugeführt wird, ist die Konzentration des Dotierungsmaterials in einer bestimmten Tiefe "x" zu einer gegebenen Zeit "t" durch die Gleichung C(x, t) = [QT/(sqrt(p*D*t))]exp((–x2)/(4Dt)) gegeben, wobei QT die Gesamtkonzentration der Quelle ist und D der Diffusionskoeffizient ist. Die vorstehend erwähnte Gleichung beruht auf der Standardtheorie.
  • Beispiele der Diffusion eines Dotierungsmaterials durch die Ge-Schicht mit einer gegebenen Dicke und während einer Wärmebehandlung bei einer gegebenen Temperatur für eine gegebene Zeit werden nachstehend bereitgestellt. Für eine 20 nm dicke Ge-Schicht mit einer schnellen Wärmebehandlung von 3 Sekunden bei 1000 °C ergibt sich C(200 A, 3 s) = 0,992. Dies bedeutet, dass das Bordotierungsmaterial zum unteren Teil der 20 nm dicken Ge-Schicht bis zur Si-Ge-Grenzfläche diffundiert ist (sich bewegt hat), so dass an der Grenzfläche eine Oberflächenkonzentration von 99,2 % gegeben ist. Verglichen damit beträgt die Bordiffusionslänge (√(Dt)) in Si nach 3 Sekunden nur 2,3 nm. Dies bedeutet, dass, wenngleich sich viel Bor an der Grenzfläche zwischen der Ge-Schicht und dem Si-Substrat befindet, sehr wenig Bor über die Grenzfläche migriert ist, und falls es dies getan hat, das Bordotierungsmaterial nicht weit in das Si-Substrat diffundiert ist. Diese Eigenschaft ist die Grundlage für den erfindungsgemäßen Prozess und führt zu wohl definierten, flachen Übergängen.
  • Unter den gleichen Bedingungen ist nach 3 Sekunden bei 700 °C praktisch kein Bor an der Grenzfläche zwischen der 20-nm-Ge-Schicht und dem Si vorhanden. Nach 3 Sekunden bei 800 °C befinden sich 55 % der Boroberflächenkonzentration an der Grenzfläche. Verglichen damit beträgt bei 800 °C die Bor-Diffusionslänge in Si nur etwa 0,1 nm. Im Fall von Arsen (As) befinden sich bei einer 3 Sekunden dauernden Wärmebehandlung bei 1000 °C in einer 20-nm-Ge-Schicht 99,97 % As an der Grenzfläche, während die Diffusionslänge von As in Si etwa 0,6 nm beträgt. Demgemäß wird das As sehr wirksam auf die Ge-Schicht beschränkt. Bei 700 °C befinden sich nach 3 Sekunden etwa 51 % As an der Grenzfläche, während die Si-Diffusionslänge nur etwa 0,002 nm beträgt. Diese Daten zeigen, dass die differenziellen Diffusionsraten zwischen Ge und Si verwendet werden können, um das Dotierungsmaterial wirksam in der Ge-Schicht einzuschließen, wodurch die Übergangstiefe so festgelegt wird, dass sie gleich der Dicke der Ge-Schicht ist, während die schädliche Migration des Dotierungsmaterials in das Si-Substrat, sowohl vertikal als auch lateral, minimiert wird.
  • Für Verfahren zum Einbringen eines Dotierungsmaterials in die Germaniumschicht unter Verwendung von Prozessen oberhalb von 600 °C ist es wahrscheinlich, dass das Dotierungsmaterial das Ge bereits gesättigt hat und auf der Grundlage der differenziellen Diffusionsraten nur in minimalem Maße in das Silicium eingedrungen ist. Weil die Temperaturen des Dotierungsmaterialeinbringungsprozesses in etwa 850 °C übersteigen, muss die Einwirkzeit während der Dotierung beschränkt werden, um die geeignete Sättigung des Dotierungsmaterials in Ge zu erhalten, ohne dass eine zu starke Diffusion in das umgebende Si hervorgerufen wird. Für Dotierungsmaterial-Einbringungsverfahren unter Verwendung von Prozessen bei etwa 400 °C ist eine anschließende Wärmebehandlung erforderlich, um die Störstellen durch den Ge-Film zu diffundieren, wie in den vorausgehenden Beispielen dargelegt wurde.
  • Dieser Prozess ermöglicht die Herstellung sehr flacher Übergänge mit reproduzierbaren Tiefen von etwa 5 bis 50 nm unter Verwendung von Standardverarbeitungstechnologien. Die Fähigkeit zum Steuern der Dicke des Ge-Films oder der Ge-Schicht ist der begrenzende Faktor dafür, wie flach die Übergänge gemacht werden können. Die Fähigkeit zur Bildung von Übergängen mit dieser Tiefe ist für den Erfolg von MOSFET-Transistoren und anderen Vorrichtungen mit Strukturen weit unterhalb eines Mikrometers entscheidend.
  • Gegenwärtig bevorzugte Verfahren der vorliegenden Erfindung zur Bildung sehr flacher Übergänge wurden mit einigen Einzelheiten beschrieben. Diese Beschreibung bezog sich auf ein bevorzugtes Beispiel. Es ist jedoch zu verstehen, dass der Schutzumfang der vorliegenden Erfindung durch die folgenden Ansprüche definiert ist.

Claims (19)

  1. Verfahren zum Herstellen flacher Übergänge eines gewünschten Dotierungstyps mit den folgenden Schritten: a. Bilden einer Filmschicht aus einem zweiten Material auf einem Substrat, das aus einem ersten Material besteht, b. Einbringen eines Dotierungsmaterials in die Filmschicht aus dem zweiten Material, wobei das Dotierungsmaterial in dem zweiten Material einen höheren Diffusionskoeffizienten als in dem ersten Material aufweist, und c. Diffundieren des Dotierungsmaterials in der Filmschicht aus dem zweiten Material, um einen Übergang zu bilden, dessen Tiefe gleich der Tiefe der Filmschicht aus dem zweiten Material ist.
  2. Verfahren nach Anspruch 1, wobei der Bildungsschritt aufweist: a. Implantieren des zweiten Materials in das Substrat aus dem ersten Material, um eine Legierung des ersten und des zweiten Materials zu bilden, b. Oxidieren der Legierung, um eine im Wesentlichen reine Schicht aus dem zweiten Material über dem Substrat aus dem ersten Material und eine Oxidschicht über der Schicht aus dem zweiten Material zu bilden, und c. Entfernen der Oxidschicht, um die Schicht aus dem zweiten Material freizulegen.
  3. Verfahren nach Anspruch 1, wobei das erste Material Silicium ist und das zweite Material Germanium ist.
  4. Verfahren nach Anspruch 3, wobei der Bildungsschritt aufweist: a. Implantieren von Germanium in das Siliciumsubstrat, um eine Silicium- und Germaniumlegierung zu bilden. b. Oxidieren der Silicium- und Germaniumlegierung, um eine im Wesentlichen reine Germaniumschicht über dem Siliciumsubstrat und eine Oxidschicht über der Germaniumschicht zu bilden, und c. Entfernen der Oxidschicht, um die Germaniumschicht freizulegen.
  5. Verfahren nach Anspruch 4, wobei in dem Implantationsschritt Germanium in das Siliciumsubstrat implantiert wird, um eine Silicium- und Germaniumlegierung mit mindestens 50 Atomprozent Germanium zu bilden.
  6. Verfahren nach Anspruch 4 oder 5, wobei in dem Oxidationsschritt eine Dampfoxidation bei etwa 1000 °C ausgeführt wird.
  7. Verfahren nach einem der Ansprüche 3 bis 6, wobei in dem Bildungsschritt ein plasmaverstärkter chemischer Dampfabscheidungsprozess verwendet wird.
  8. Verfahren nach einem der Ansprüche 3 bis 6, wobei in dem Bildungsschritt ein chemischer Niederdruck-Dampfabscheidungsprozess verwendet wird.
  9. Verfahren nach einem der Ansprüche 3 bis 6, wobei in dem Bildungsschritt SixGe1-x unter Verwendung epitaxialer chemischer Dampfabscheidung gebildet wird.
  10. Verfahren nach einem der Ansprüche 3 bis 6, wobei in dem Bildungsschritt SixGe1-x unter Verwendung von UHVCVD gebildet wird.
  11. Verfahren nach einem der Ansprüche 3 bis 10, wobei die Germaniumschicht eine Dicke von höchstens 50 Nanometer aufweist.
  12. Verfahren nach Anspruch 11, wobei die Germaniumschicht eine Dicke zwischen 5 und 50 Nanometer aufweist.
  13. Verfahren nach einem der Ansprüche 3 bis 12, wobei das Dotierungsmaterial durch einen Implantationsprozess eingebracht wird.
  14. Verfahren nach einem der Ansprüche 3 bis 12, wobei das Dotierungsmaterial unter Verwendung in-situ dotierten Polysiliciums eingebracht wird.
  15. Verfahren nach einem der Ansprüche 3 bis 12, wobei das Dotierungsmaterial unter Verwendung in-situ dotierten Polygermaniums eingebracht wird.
  16. Verfahren nach einem der Ansprüche 3 bis 15, wobei die Einbringungs- und Diffusionsschritte gleichzeitig ausgeführt werden.
  17. Verfahren nach einem der Ansprüche 3 bis 15, wobei der Einbringungsschritt bei in etwa 400 °C ausgeführt wird und der Diffusionsschritt bei mindestens 900 °C ausgeführt wird.
  18. Verfahren nach einem der Ansprüche 1 bis 17 mit den weiteren Schritten: a. Einbringen eines zweiten Dotierungsmaterials in die Filmschicht aus dem zweiten Material, wobei das zweite Dotierungsmaterial in dem zweiten Material einen höheren Diffusionskoeffizienten als in dem ersten Material aufweist, und b. Diffundieren des zweiten Dotierungsmaterials in der Filmschicht aus dem zweiten Material.
  19. Verfahren nach Anspruch 1, wobei das Dotierungsmaterial auch in dem zweiten Material einen höheren differenziellen Aktivierungsprozentsatz als in dem ersten Material aufweist und das Dotierungsmaterial in dem zweiten Material bei einer Temperatur aktiviert wird, die so ausgewählt wird, dass der elektrisch aktive Bereich des Dotierungsmaterials innerhalb der Filmschicht aus dem zweiten Material eingeschlossen wird.
DE69837022T 1997-01-02 1998-01-02 Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen Expired - Lifetime DE69837022T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3572597P 1997-01-02 1997-01-02
US35725P 1997-01-02

Publications (2)

Publication Number Publication Date
DE69837022D1 DE69837022D1 (de) 2007-03-22
DE69837022T2 true DE69837022T2 (de) 2007-11-15

Family

ID=21884429

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69837022T Expired - Lifetime DE69837022T2 (de) 1997-01-02 1998-01-02 Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen

Country Status (5)

Country Link
US (1) US6130144A (de)
EP (1) EP0852394B1 (de)
JP (1) JPH10312974A (de)
KR (1) KR19980070332A (de)
DE (1) DE69837022T2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696341B1 (en) * 1998-01-21 2004-02-24 Renesas Technology Corp. Method of manufacturing a semiconductor device having electrostatic discharge protection element
DE60045126D1 (de) * 1999-06-25 2010-12-02 Massachusetts Inst Technology Oxidation einer auf einer germaniumschicht aufgebrachten siliziumschicht
US6461945B1 (en) * 2000-06-22 2002-10-08 Advanced Micro Devices, Inc. Solid phase epitaxy process for manufacturing transistors having silicon/germanium channel regions
US6743680B1 (en) 2000-06-22 2004-06-01 Advanced Micro Devices, Inc. Process for manufacturing transistors having silicon/germanium channel regions
US6521502B1 (en) 2000-08-07 2003-02-18 Advanced Micro Devices, Inc. Solid phase epitaxy activation process for source/drain junction extensions and halo regions
JP4542689B2 (ja) * 2000-09-26 2010-09-15 株式会社東芝 半導体装置の製造方法
JP3874716B2 (ja) * 2002-11-14 2007-01-31 株式会社東芝 半導体装置の製造方法
JP2005005406A (ja) * 2003-06-10 2005-01-06 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US7268065B2 (en) * 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features
US7466009B2 (en) * 2006-06-05 2008-12-16 Texas Instruments Incorporated Method for reducing dislocation threading using a suppression implant
US8148776B2 (en) 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
KR101000941B1 (ko) * 2008-10-27 2010-12-13 한국전자통신연구원 게르마늄 광 검출기 및 그 형성방법
US8871617B2 (en) * 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
KR20120133652A (ko) * 2011-05-31 2012-12-11 삼성전자주식회사 반도체 소자의 제조 방법
CN103022093B (zh) * 2011-09-21 2015-05-13 有研新材料股份有限公司 一种绝缘体上纳米级硅锗材料及其制备方法
US9324867B2 (en) 2014-05-19 2016-04-26 International Business Machines Corporation Method to controllably etch silicon recess for ultra shallow junctions
JP2018022715A (ja) * 2016-08-01 2018-02-08 株式会社Screenホールディングス ドーパント導入方法
CN111312864A (zh) * 2020-04-09 2020-06-19 江苏润阳悦达光伏科技有限公司 一种变温浅结高方阻低压扩散工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3664896A (en) * 1969-07-28 1972-05-23 David M Duncan Deposited silicon diffusion sources
US4920076A (en) * 1988-04-15 1990-04-24 The United States Of America As Represented By The United States Department Of Energy Method for enhancing growth of SiO2 in Si by the implantation of germanium
US4983536A (en) * 1989-11-24 1991-01-08 Gte Laboratories Incorporated Method of fabricating junction field effect transistor
US5126805A (en) * 1989-11-24 1992-06-30 Gte Laboratories Incorporated Junction field effect transistor with SiGe contact regions
US5162246A (en) * 1990-04-27 1992-11-10 North Carolina State University Selective germanium deposition on silicon and resulting structures
US5296387A (en) * 1991-03-06 1994-03-22 National Semiconductor Corporation Method of providing lower contact resistance in MOS transistor structures
US5453389A (en) * 1993-08-27 1995-09-26 National Semiconductor, Inc. Defect-free bipolar process
US5571744A (en) * 1993-08-27 1996-11-05 National Semiconductor Corporation Defect free CMOS process
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
JP3219996B2 (ja) * 1995-03-27 2001-10-15 株式会社東芝 半導体装置及びその製造方法
US5624867A (en) * 1995-05-24 1997-04-29 National Science Council Low temperature formation of palladium silicided shallow junctions using implant through metal/silicide technology
KR0164072B1 (ko) * 1995-11-13 1999-02-01 김주용 반도체 소자의 얕은 접합 형성방법

Also Published As

Publication number Publication date
EP0852394B1 (de) 2007-02-07
EP0852394A3 (de) 1999-06-02
KR19980070332A (ko) 1998-10-26
EP0852394A2 (de) 1998-07-08
JPH10312974A (ja) 1998-11-24
US6130144A (en) 2000-10-10
DE69837022D1 (de) 2007-03-22

Similar Documents

Publication Publication Date Title
DE69837022T2 (de) Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen
DE4213244C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE4229574C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE68926985T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einem Siliziumkörper, in dem durch Ionenimplantationen Halbleitergebiete gebildet werden
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006001025B4 (de) Verfahren zum Ausbilden einer Halbleiteranordnung und Verfahren zum Ausbilden eines Transistors
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE19744687A1 (de) Feldeffekttransistor und Herstellungsverfahren desselben
DE19940362A1 (de) MOS-Transistor und Verfahren zu dessen Herstellung
DE69524050T2 (de) Gegenimplantationsverfahren bei der herstellung einer halbleitervorrichtung mit selbstausrichtenden &#39;&#39;anti-punchthrough&#39;&#39;-gebieten
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE3786785T2 (de) Verfahren zur herstellung von mos-bauelementen für integrierte schaltungen.
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE68928396T2 (de) CMOS-integrierte Schaltung mit modifizierter Isolation
DE3938925A1 (de) Verfahren zur herstellung eines integrierten schaltkreises
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE10261307B4 (de) Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition