Nothing Special   »   [go: up one dir, main page]

DE3938925A1 - Verfahren zur herstellung eines integrierten schaltkreises - Google Patents

Verfahren zur herstellung eines integrierten schaltkreises

Info

Publication number
DE3938925A1
DE3938925A1 DE3938925A DE3938925A DE3938925A1 DE 3938925 A1 DE3938925 A1 DE 3938925A1 DE 3938925 A DE3938925 A DE 3938925A DE 3938925 A DE3938925 A DE 3938925A DE 3938925 A1 DE3938925 A1 DE 3938925A1
Authority
DE
Germany
Prior art keywords
film
insulating film
trench
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE3938925A
Other languages
English (en)
Inventor
John E Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Standard Microsystems LLC
Original Assignee
Standard Microsystems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Standard Microsystems LLC filed Critical Standard Microsystems LLC
Publication of DE3938925A1 publication Critical patent/DE3938925A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/66583—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with initial gate mask or masking layer complementary to the prospective gate location, e.g. with dummy source and drain contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

Die Erfindung bezieht sich allgemein auf die Herstellung von Halbleiter-Schaltkreisen, insbesondere die Herstellung von VLSI-Schaltkreisen.
Die neuesten Entwicklungen von Verfahren zur Herstellung von VLSI-MOS-Schaltkreisen resultieren in MOS-Bauteilen, die bei kleinerer Geometrie mit höheren Geschwindigkeiten arbeiten können. Je kleiner die Bauteile werden, umso schwieriger wird es, die gewünschte niedrige Sperrschicht­ kapazität, annehmbare Durchgreifspannungen und annehmbare Sperrschicht-Lawinendurchbrüche bei Bauteilen zu erreichen, die mit den heutigen MOSFET-Verfahren mit massivem Silicium hergestellt sind. Dies resultiert teilweise aus dem heuti­ gen Vorgehen, bei dem Störschwellen- und/oder Kanalstopp­ implantationen verwendet werden, die gleichzeitig unter den MOSFET-Kanalzonen und an oder unmittelbar unter den metal­ lurgischen Grenzflächen der MOSFET-Source-Drain-Zonen im­ plantiert werden. Mit diesem Vorgehen erzielt man zwar im allgemeinen adäquate Ergebnisse für Bauelement-Kanallängen von 1 µm oder größer, kleinere Bauelemente mit Kanallängen im Submikronbereich dagegen haben eine hohe Grenzschicht­ kapazität und niedrigere Lawinendurchbrüche der Dioden sowie verminderte Durchgreifkennlinien der Transistoren.
Es besteht somit ein Bedarf für ein verbessertes Verfahren zur Herstellunq von VLSI-Schaltkreisen im Submikronbereich, wobei die vorgenannten Auswirkungen minimiert werden. Dies wird gemäß der Erfindung durch die Selbstausrichtung der Schwellwert- und Durchgriff-Implantationen unter der Gate- Elektrode, so daß die Gate-Elektrode und die diffundierten, hochdotierten Source- und Drain-Zonen des MOSFETs diese Implantationen nicht aufnehmen.
Aufgabe der Erfindung ist somit die Bereitstellung eines Verfahrens, bei dem die Grenzschichtkapazität der Sperr­ schichten in der Source- und Drain-Zone des MOSFETs mini­ miert wird; dabei sollen ferner die Lawinendurchbruchs- Kennlinien der Sperrschichten in der Source- und Drain-Zone verbessert werden, und außerdem soll die Anwendung eines zusätzlichen lithografischen Schritts nicht erforderlich sein.
Zur Lösung dieser Aufgabe sieht die Erfindung ein Verfahren zur Herstellung von eine Silicium-Gateelektrode aufweisen­ den MOSFETs im Submikronbereich vor, wobei die MOSFETs Schwellwert- und Durchgreif-Implantationen aufweisen, die auf die Gateelektrode und die Source- und Drain-Zone selbstausgerichtet sind. Ein dielektrischer Film wird auf der Oberfläche eines Substrats entweder abgeschieden oder zum Aufwachsen gebracht, und in dem dielektrischen Film wird ein Graben gebildet, der die Zone der MOSFET-Gateelek­ trode definiert. Ein Gateoxid wird an dem freiliegenden Substrat am Grund des Grabens ausgebildet, und eine Implan­ tation wird in das Siliciumsubstrat überall dort, wo sich Gateoxid befindet, durchgeführt, jedoch nicht in den Teil des Substrats, der mit dem ursprünglichen dielektrischen Film beschichtet ist. Eine bevorzugt dotierte Polysilicium­ schicht oder eine andere Metallschicht wird dann auf die Oberfläche aufgebracht. Das Polysilicium wird bis zur Ober­ fläche des dielektrischen Films zurückgeätzt, so daß Poly­ silicium in dem Graben verbleibt und die Gateelektrode bildet. Der ursprüngliche dielektrische Film wird dann bevorzugt auf eine Dicke ungefähr gleich der Dicke des Gate-Dielektrikums zurückgeätzt, und eine hochdosierte Im­ plantation wird durch den dickenverminderten dielektrischen Film in das Siliciumsubstrat durchgeführt, und zwar mit Ausnahme der Bereiche, die von dem Polysiliciumgate bedeckt sind, um die Source- und Drain-Zonen des MOSFET zu bilden.
Die Erfindung ist dabei auf ein Verfahren zur Herstellung eines VLSI-MOS-Bauelements gerichtet.
Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:
Fig. 1 bis 4 Querschnitte durch einen MOSFET während ver­ schiedener Herstellungsschritte gemäß dem Ver­ fahren nach der Erfindung; und
Fig. 5 einen Querschnitt durch die fertige MOSFET- Struktur vor der Metallisierung.
Wie Fig. 1 zeigt, wird bei dem angegebenen Verfahren ein dielektrischer Film 12, z. B. Siliciumdioxid, einer Dicke von 0,15-0,5 µm (1500-5000 Å) auf einem Siliciumsubstrat 10 entweder abgeschieden oder durch Aufwachsen gebildet, wobei das Siliciumsubstrat im Fall eines N-Kanal-MOSFETs P-leitend und im Fall eines P-Kanal-MOSFETs N-leitend ist. Alternativ kann der dielektrische Film 12 aus Silicium­ nitrid, Siliciumoxynitrid oder Aluminiumoxid bestehen. Die wirksame Dotierungskonzentration des Substrats kann 2×1010 bis 9×1017 Ionen/cm2 bei 300 K betragen. Ein Resistfilm wird über dem dielektrischen Film 12 aufge­ bracht. Danach wird in dem Resistmaterial mittels eines konventionellen lithographischen Schritts ein Muster aus­ gebildet. Wie Fig. 1 zeigt, wird ein bevorzugt anisotropi­ scher Ätzvorgang, der entweder ein naßchemischer Ätzvorgang oder bevorzugt ein Plasmaätzvorgang ist, angewandt zur Bil­ dung eines Grabens 15 in dem dielektrischen Film 12, wobei der Graben eine Breite zwischen 0,05 µm und 0,5 µm (500-5000 Å) hat. Danach wird ein konventionelles Plasma- oder naßchemisches Verfahren zum Entfernen des übrigen Resistfilms 14 angewandt.
Gemäß Fig. 2 wird das Substrat 10 dann in eine oxidierende Umgebung bei hoher Temperatur verbracht zur Bildung eines dünnen Oxidfilms 16, der später als das Gateoxid des MOSFETs dient. Die Dicke des Oxidfilms 16 kann 0,004-0,025 µm (40-250 Å) betragen. Dann wird eine Schwellwerteinstellung und/oder eine Durchgriff-Implanta­ tion durchgeführt, um eine Schwellwertimplantat-Zone 18 im freiliegenden oberen Bereich des Substrats zu bilden.
Der geplante Streugrenzen-plus-4-Bereich der Schwellwert- und/oder Durchgriffs-Implantate sollte die Dicke des di­ elektrischen Films 12 nicht überschreiten. Wenn z. B. die Dicke des dielektrischen Films 12 0,15 µm (1500 Å) be­ trägt, sollte die Energie eines 11Bor-Implantats nicht mehr als ca. 18 keV betragen; wenn der dielektrische Film 12 eine Dicke von 0,45 µm (4500 Å) hat, sollte die Energie des 11Bor-Implantats nicht höher als 70 keV sein. Nach Be­ endigung der Schwellwert/Durchgriff-Implantation, die für einen N-Kanal-Transistor wahrscheinlich P-leitend und für einen P-Kanal-Transistor entweder N- oder P-leitend ist, kann fakultativ ein Hochtemperatur-Implantataktivierungs­ schritt durchgeführt werden.
Gemäß Fig. 3 wird dann über dem dielektrischen Film 12 und in dem Graben 15 mittels Niederdruck-CVD-Verfahren ein Polysiliciumfilm 20 abgeschieden. Erwünschtenfalls kann anstelle des Polysiliciums in dem Film 20 ein Aluminiumfilm oder ein Film aus einem anderen schwerschmelzenden Metall wie Wolfram eingesetzt werden. Der Film 20, der für N- Kanal-Bauelemente N⁺-dotiert und für P-Kanal-Bauelemente entweder N⁺- oder P⁺-dotiert sein kann, sollte eine Auf­ bringdicke haben, die wenigstens der halben Breite 21 des Grabens 15 entspricht und bevorzugt nicht mehr als 1 µm beträgt. Nach Beendigung des Aufbringens des dotierten Polysiliciums wird ein Resistfilm 22 auf das Siliciumsub­ strat und über den Polysiliciumfilm 28 aufgeschleudert und bei einer Temperatur von ca. 200°C zum Fließen über die Fläche gebracht, um die Oberfläche eben zu machen. Ein Plasmarückätzen wird dann durchgeführt, indem der Resist­ film 22 und der Polysiliciumfilm 20 in einem Fluorkohlen­ stoff- und Sauerstoff-Plasma mit einer Selektivität von 1 : 1 geätzt werden.
Das Plasmarückätzen wird abgebrochen, wenn die Oberfläche des dielektrischen Films 12 erreicht ist, so daß in dem Graben eine Polysiliciumelektrode 24 verbleibt, wie Fig. 4 zeigt. Es wird dann bevorzugt ein Plasma- oder naßchemi­ scher Ätzvorgang z. B. mit Fluorwasserstoffsäure durchge­ führt, um den dielektrischen Film 12 entweder vollständig oder nahezu vollständig zu entfernen. Dieser Ätzvorgang entfernt jedoch nicht den Gateelektrodenfilm 24, wie Fig. 5 zeigt, und kann gemäß Fig. 5 einen dünnen dielektrischen Restfilm 28 über den anderen Teilen des Substrats belassen. Anschließend an dieses Ätzen wird durch den dünnen dielek­ trischen Restfilm 28 hindurch eine hochdotierte Implanta­ tion, bevorzugt zwischen 1×1013 und 1×1016 Ionen/cm2, durchgeführt, um die Source- und Drain-Zonen 30 des MOS- Transistors zu definieren. Die Implantatenergie wird außer­ dem durch die Bereichsstatistik vorgegeben, so daß die Dotierstoffatome von der Gateelektrode 24 gestoppt werden und nicht in den darunterliegenden Kanalbereich eintreten. Diese Implantation, bei der N-leitender Dotierstoff für N-Kanal-MOSFETs und P-leitender Dotierstoff für P-Kanal- MOSFETs implantiert wird, kann bei hoher Temperatur für kurze Zeit ausgeheizt werden, und anschließend können ein dielektrischer und Metallisierungsfilm bzw. solche Filme aufgebracht und lithografisch definiert werden, um eine Trennung von und Verbindung mit anderen Schaltkreisen zu erreichen.
Wie Fig. 5 zeigt, ist in einem gemäß diesem Verfahren her­ gestellten MOSFET das Kanal- und Durchgriff-Implantat 18 auf die MOSFET-Polysilicium-Gateelektrode 24 selbstausge­ richtet, und zwar ebenso wie das Source/Drain-Implantat. Aufgrund dieser Konfiguration sind die Ränder des Kanal/- Durchgriff-Implantats und diejenigen des Source/Drain-Im­ plantats in bezug aufeinander ausgerichtet. Ferner ist die Source- und Drain-Implantattiefe kleiner oder gleich den Tiefen der Durchgriff- und Schwellwerteinstellimplantate, und die endgültige Oberflächenkonzentration des Silicium­ substrats unter dem Siliciumgatebereich ist kleiner oder gleich der endgültigen Oberflächenkonzentration des Sili­ ciumsubstrats, daß das hochdosierte Source- und Drain-Im­ plantat aufnimmt. Außerdem ist die endgültige Flächenkon­ zentration des Siliciumsubstrats unter der Gateelektrode größer oder gleich der ursprünglichen Dotierstoffkonzen­ tration des Siliciumsubstrats.
Aus der vorstehenden Erläuterung des bevorzugten Ausfüh­ rungsbeispiels der Erfindung ist ersichtlich, daß mit die­ sem Verfahren die Notwendigkeit eines Kompromisses zwischen bestimmten aktiven MOS-Bauelementkennlinien, und zwar der Grenzschichtkapazität, dem Sperrschicht-Lawinendurchbruch sowie den Transistor-Durchgreifkennlinien, im wesentlichen minimiert wird. Dies wird durch Selbstausrichtung der Schwellwert- und Durchgriff-Implantate sowohl auf die Gate­ elektrode als auch die Source- und Drain-Zonen erreicht. Dieser Selbstausrichtungsvorgang ermöglicht es, daß MOSFET- Kanallängen auf geringere Abmessungen verkleinert werden können, als dies mit derzeitigen Verfahren möglich ist.

Claims (14)

1. Verfahren zur Herstellung eines integrierten Schalt­ kreises, gekennzeichnet durch folgende Schritte:
Bereitstellen eines Siliciumsubstrats (10), Bilden eines Isolierfilms (12) auf dem Substrat, Ausbilden wenigstens eines bis zu der Isolierfilm/Silicium-Grenzfläche verlau­ fenden Grabens (15) in dem Isolierfilm (12), Implantieren von Störstellen an der Oberfläche des Substrats mit Aus­ nahme der Bereiche unter dem Isolierfilm, Aufbringen eines leitenden Films (20) über dem Isolierfilm (12) und in den Graben (15) hinein, Ätzen des leitenden Films (20) bis zur Oberfläche des Isolierfilms (12) unter Bildung einer von dem Isolierfilm (12) umgebenen Gateelektrode (24) in dem Graben (15), Entfernen wenigstens eines Teils des Isolier­ films, ohne die Gateelektrode zu entfernen, und Implantie­ ren eines Dotierstoffs in Bereichen, die vorher von dem Isolierfilm überdeckt waren, jedoch nicht in dem Bereich unterhalb der Gateelektrode (24), unter Bildung von Source- und Drain-Zonen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke des Isolierfilms 0,15-0,5 µm beträgt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Isolierfilm (12) ein Siliciumdioxid-, Silicium­ nitrid-, Siliciumoxynitrid- oder Aluminiumoxidfilm ist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Breite des Grabens (15) 0,05-0,5 µm beträgt.
5. Verfahren nach Anspruch 1, gekennzeichnet durch Oxidieren der Oberfläche des Substrats (10) am Grund des Grabens (15) unter Bildung eines zweiten Isolierfilms (16) einer Dicke von 0,004-0,025 µm.
6. Verfahren nach Anspruch 1, gekennzeichnet durch Ausheizen des Substrats unter Aktivierung der implantierten Störstellen.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der leitende Film (20) ein N⁺-, P⁺- oder nichtdotierter Polysiliciumfilm ist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der leitende Film (20) ein Polysilicium- oder ein Aluminiumfilm oder ein Film aus einem anderen schwer­ schmelzbaren Metall ist.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß die Aufbringdicke des leitenden Films (20) zwischen der doppelten Breite des Grabens (15) und 1 µm liegt.
10. Verfahren nach Anspruch 1, gekennzeichnet durch Aufbringen eines Resistfilms (22) auf dem leitenden Film (20), wobei der Resistfilm eine Dicke zwischen 1000 µm und 15 000 µm hat.
11. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Isolierfilm (12) durch Anwendung von Fluorwasser­ stoffsäure oder einen Fluor/Sauerstoff-Plasmaätzvorgang entfernt wird.
12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Source- und Drain-Implantationstiefe geringer oder gleich den Tiefen der der Durchgriffs- und Schwellwert- Einstellung dienenden Implantationen ist.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die endgültige Oberflächenkonzentration der Störstellen des Siliciumsubstrats unter dem Silicium-Gatebereich gerin­ ger oder gleich der endgültigen Oberflächenkonzentration der Störstellen des die hochdotierte Source- und Drain- Implantation aufnehmenden Siliciumsubstrats ist.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die endgültige Oberflächenkonzentration der Störstellen des Siliciumsubstrats unter der Gateelektrode größer oder gleich der anfänglichen Dotierstoffkonzentration des Sili­ ciumsubstrats ist.
DE3938925A 1989-02-02 1989-11-24 Verfahren zur herstellung eines integrierten schaltkreises Withdrawn DE3938925A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/305,959 US4895520A (en) 1989-02-02 1989-02-02 Method of fabricating a submicron silicon gate MOSFETg21 which has a self-aligned threshold implant

Publications (1)

Publication Number Publication Date
DE3938925A1 true DE3938925A1 (de) 1990-08-09

Family

ID=23183111

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3938925A Withdrawn DE3938925A1 (de) 1989-02-02 1989-11-24 Verfahren zur herstellung eines integrierten schaltkreises

Country Status (5)

Country Link
US (1) US4895520A (de)
JP (1) JPH02239633A (de)
CA (1) CA2002885A1 (de)
DE (1) DE3938925A1 (de)
GB (1) GB2227880B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5073512A (en) * 1989-04-21 1991-12-17 Nec Corporation Method of manufacturing insulated gate field effect transistor having a high impurity density region beneath the channel region
NL9100064A (nl) * 1991-01-16 1992-08-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting voorzien van een veldeffecttransistor.
US5196361A (en) * 1991-05-15 1993-03-23 Intel Corporation Method of making source junction breakdown for devices with source-side erasing
US5319593A (en) * 1992-12-21 1994-06-07 National Semiconductor Corp. Memory array with field oxide islands eliminated and method
US5369043A (en) * 1992-12-25 1994-11-29 Nippon Telegraph And Telephone Corporation Semiconductor circuit device and method for production thereof
JPH06326183A (ja) * 1993-03-11 1994-11-25 Nec Corp 半導体装置の製造方法
US5444008A (en) * 1993-09-24 1995-08-22 Vlsi Technology, Inc. High-performance punchthrough implant method for MOS/VLSI
US5420451A (en) * 1993-11-30 1995-05-30 Siliconix Incorporated Bidirectional blocking lateral MOSFET with improved on-resistance
US5434093A (en) * 1994-08-10 1995-07-18 Intel Corporation Inverted spacer transistor
KR100211072B1 (ko) * 1996-12-28 1999-07-15 구본준 플래쉬 메모리 셀의 제조방법
KR100273291B1 (ko) * 1998-04-20 2001-01-15 김영환 모스 전계 효과 트랜지스터의 제조 방법
US6117739A (en) * 1998-10-02 2000-09-12 Advanced Micro Devices, Inc. Semiconductor device with layered doped regions and methods of manufacture
US6143612A (en) * 1998-10-14 2000-11-07 Advanced Micro Devices, Inc. High voltage transistor with high gated diode breakdown, low body effect and low leakage
KR100482753B1 (ko) 1999-11-09 2005-04-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100351254B1 (ko) 1999-12-22 2002-09-09 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
KR100376264B1 (ko) 1999-12-24 2003-03-17 주식회사 하이닉스반도체 게이트 유전체막이 적용되는 반도체 소자의 제조 방법
KR100358069B1 (ko) 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR100473476B1 (ko) * 2002-07-04 2005-03-10 삼성전자주식회사 반도체 장치 및 그 제조방법
GB2397693B (en) * 2002-07-04 2004-11-17 Samsung Electronics Co Ltd Semiconductor device and method of manufacture
KR20060072681A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL149638B (nl) * 1966-04-14 1976-05-17 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting bevattende ten minste een veldeffecttransistor, en halfgeleiderinrichting, vervaardigd volgens deze werkwijze.
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
JPS51840A (de) * 1974-06-20 1976-01-07 Tokyo Shibaura Electric Co
US4033026A (en) * 1975-12-16 1977-07-05 Intel Corporation High density/high speed MOS process and device
US4132998A (en) * 1977-08-29 1979-01-02 Rca Corp. Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate
US4212683A (en) * 1978-03-27 1980-07-15 Ncr Corporation Method for making narrow channel FET
US4471522A (en) * 1980-07-08 1984-09-18 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits using polycrystalline silicon gate electrodes
US4359816A (en) * 1980-07-08 1982-11-23 International Business Machines Corporation Self-aligned metal process for field effect transistor integrated circuits
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
US4625391A (en) * 1981-06-23 1986-12-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US4514893A (en) * 1983-04-29 1985-05-07 At&T Bell Laboratories Fabrication of FETs
US4471523A (en) * 1983-05-02 1984-09-18 International Business Machines Corporation Self-aligned field implant for oxide-isolated CMOS FET
US4536782A (en) * 1983-09-22 1985-08-20 General Electric Company Field effect semiconductor devices and method of making same
DE3584113D1 (de) * 1984-06-15 1991-10-24 Harris Corp Verfahren zum herstellen selbstjustierter bereiche in einem substrat.
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
US4685196A (en) * 1985-07-29 1987-08-11 Industrial Technology Research Institute Method for making planar FET having gate, source and drain in the same plane
JPS62193281A (ja) * 1986-02-20 1987-08-25 Toshiba Corp 半導体装置の製造方法
US4737828A (en) * 1986-03-17 1988-04-12 General Electric Company Method for gate electrode fabrication and symmetrical and non-symmetrical self-aligned inlay transistors made therefrom
JPS62219666A (ja) * 1986-03-20 1987-09-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
GB2227880B (en) 1993-03-31
JPH02239633A (ja) 1990-09-21
GB8923884D0 (en) 1989-12-13
CA2002885A1 (en) 1990-08-02
GB2227880A (en) 1990-08-08
US4895520A (en) 1990-01-23

Similar Documents

Publication Publication Date Title
DE4212503C2 (de) Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE3938925A1 (de) Verfahren zur herstellung eines integrierten schaltkreises
DE3326534C2 (de)
DE69027832T2 (de) Feld-Effekt-Transistor mit Gate-Abstandsstück
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE69128554T2 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit niedrig dotiertem Drain und eine MOS-integrierte Schaltungsstruktur
DE3618000A1 (de) Verfahren zur herstellung von transistoren auf einem siliziumsubstrat
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE10154835A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE19639697C2 (de) Bipolar- oder MOS-Transistor mit vergrabener Diffusionsbarriere und Herstellungsverfahren dafür
DE69837022T2 (de) Verfahren zum Herstellen von flachen Übergängen in Siliziumbauelementen
EP0038994A2 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
DE69224009T2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit MOS- und Bipolar-Bauteilen
DE69131376T2 (de) Verfahren zur Herstellung von doppelt-diffundierten integrierten MOSFET-Zellen
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE60132129T2 (de) Halbleiterbauelement mit LDD-Struktur und dessen Herstellungsverfahren
DE69027644T2 (de) Verfahren zur Herstellung eines bipolaren Transistors
DE69105621T2 (de) Herstellungsverfahren eines Kanals in MOS-Halbleiteranordnung.
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee