DE3100429C2 - Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Referenzsignal und einem Ausgangssignal - Google Patents
Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Referenzsignal und einem AusgangssignalInfo
- Publication number
- DE3100429C2 DE3100429C2 DE3100429A DE3100429A DE3100429C2 DE 3100429 C2 DE3100429 C2 DE 3100429C2 DE 3100429 A DE3100429 A DE 3100429A DE 3100429 A DE3100429 A DE 3100429A DE 3100429 C2 DE3100429 C2 DE 3100429C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output signal
- output
- flip
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001105 regulatory effect Effects 0.000 title claims 2
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000010355 oscillation Effects 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 3
- 230000002123 temporal effect Effects 0.000 abstract 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Schaltungsanordnung zur Erzeugung eines zweiten Signals (f ↓2) mit einer zweiten Frequenz in genauer zeitlicher Beziehung zu einem ersten Signal (f ↓1) mit einer ersten Frequenz. Zur Vermeidung eines Verstärkers in einer phasenstarren Schleife zwischen einem Phasendetektor (200Δ) und einem Schleifenfilter (300) sind dabei folgende Komponenten vorgesehen: ein gesteuerter Signalgenerator (500) zur Erzeugung des zweiten Signals (f ↓2), ein Schaltimpulsgenerator (600) zur Erzeugung eines Schaltimpulses, und eine durch einen Schalt impuls vom Schaltimpulsgenerator (600) wirksamgeschaltete Schaltung (205, 210, 220, 230, 240, 700) zum Vergleich eines ersten Signals (f ↓1) mit einem zweiten Signal (f ↓2) sowie zur Steuerung des gesteuerten Signalgenerators (500) als Funktion des Vergleichs zwecks Aufrechterhaltung des zweiten Signals (f ↓2) in genauer zeitlicher Beziehung zum ersten Signal (f ↓1).
Description
Q,v = mi\a — i\(b—a)
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Kondensator (in 300) zu
einem Tiefpaß (300) gehört, der zwischen den Ausgang (zwischen 240 und 260) des Phasendetektors
(200) und den Steuereingang (510) des Oszillators (500) geschaltet ist.
4. Anordnung nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß die Schaltimpulse
parallel den D-Eingängen zweier D-Flip-Flops
(205, 210) zugeführt sind, daß dem Setz-Eingang (Setzen) des ersten Flip-Flops (205) das Referenzsi- e>o
gnal (t\) zugeführt ist. daß den Takleingängen (CK)
der beiden Flip-Flops (205, 210) das Ausgangssignal (fi) zugeführt ist und daß beim Ausgung (Q) des ersten
Flip-Flops (205) und der diesem Ausgang (Q) gegensinnige Ausgang (Q) des zweiten Flip-Klops h5
(210) die Lade- und Halteschaltung (215, 220, 230, 700) steuern.
5. Anordnung nach Anspruch 4. dadurch gekennzeichnet,
daß der Ausgang (Q) des ersten Flip-Flops (205) an die Basis eines ersten Schalttransistors (230)
für den Ladekreis (700) angeschlossen ist und daß der dem Ausgang (Q) des ersten Flip-Flops (205)
gegensinnige Ausgang (Q) des zweiten Flip-Flops (210) an die Basis eines zweiten Schalttransistors
(220) angeschlossen ist, dessen Emittei-Kollektor-Strecke
zwischen einer Stromquelle (215) für den Ladekreis (700) und Masse liegt.
6. Anordnung nach Anspruch 5, dadurch gekennzeichnet,
daß der Ladekreis (700) einen ersten Zweig enthält, in dem in Reihe die Stromquelle (215), der
erste Schalttransistor (230) ein in Durchlaßrichtung geschalteter Gleichrichter (235, 250) und ein erster
Widerstand (225) liegen, und einen zweiten Zweig, in dem in Reihe die Stromquelle (215), die Emitter-Kollektor-Strecke
eines mit seiner Basis an der Verbindung zwischen dem Gleichrichter (235; 250) und
dem ersten Schalttransistor (230) angeschlossenen Ladetransistors (260) für den Kondensator (in 300)
und ein zweiter Widerstand (265) liegen.
Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.
Schaltungsanordnungen dieser Art sind nach der GB-PS 14 91 329, nach der US-PS 40 55 814, nach der
DE-OS 19 30187, nach der Zeitschrift »Electronics«, Band 45. vom 25.9.1972, Heft 20, Seite 121 und 122, und
nach dem Buch von Gardner »Phaselock Techniques«, John Wiley & Sons, 1979, bekannt Bei allen bekannten
Schaltungsanordnungen können Rauschsignale in den Eingangssignalen des Phasendetektors und im Phasendetektor
entstehende Rauschsignale trotz des gegebenenfalls vorgesehenen Tiefpasses zu dem Oszillator
spannungsabhängiger Schwingung.Jrequenz gelangen
und dessen Schwingungsfrequenz beeinflussen.
Aufgabe der Erfindung ist es, eine Schaltungsanordnung anzugeben, die derartige Rauschsignale im Steuereingang
des Oszillators spannungsabhängiger Schwingungsfrequenz weitgehend unterdrückt.
Die Lösung dieser Aufgabe ist im Kennzeichen des Anspruchs 1 angegeben.
Mit der erfindungsgemäßen Schaltungsanordnung wird das der Phasendifferenz entsprechende Signal nur
innerhalb Zeiträumen ausgewertet, die zwischen der Phasendifferenz entsprechenden Flanken des Referenzsignals
und des Ausgangssignals liegen. Nur innerhalb dieser verhältnismäßig kurzen Zeiträume können
Rauschsignale einen Einfluß ausüben, in den zwischen diesen Zeiträumen liegenden Zeiträumen nicht.
Zweckmäßige Ausgestaltungen der Schaltungsanordnung sind in den Unteransprüchen angegeben. Von besonderer
Bedeutung ist, daß nach Anspruch 6 die Differenz a—b durch geeignete Wahl des Verhältnisses der
in Anspruch 6 angegebenen Widerstände eingestellt werden kann und somit die Phasendifferenz zwischen
dem Referenzsignal und dem Ausgangssignal.
Die Erfindung wird im folgenden anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispicls
näher erläutert. Es zeigt
F i g. I ein teilweise in Blockform ausgeführtes Schaltbild einer Schaltungsanordnung und
F i g. 2 Signalverläufe zur Erläuterung der Funktionsweise der Schaltungsanordnung nach Fig. I.
Ein Refercnzimpulsoszillator 100 erzeugt rechteck-
31 OO 429
Förmige Referenzimpulse in Form des in F i g. 2 dargestellten
Signalverfaufs A mit einer Frequenz /j.
Ein Schaltimpulsgenerator 600 erzeugt Schaltimpulse, die in eine vorgegebene Phasendifferenz zu den Re-Ferenzimpulsen
zu bringen sind. Sowohl die Referenzimpulse als auch die Schaltimpulse werden in einen Phasendetektor
200 eingespeist.
Der Phasendetektor 200 enthält D-Flip-Flops 205 und 210, Schalttransistoren 220,230 und 240, eine Konstantstromquelle
215 und einen invertierenden Stromverstärker 700. Die D-Flip-Flops 205 und 210 werden durch
negative Flanken getriggert Die Referenzimpulse werden in einen Setzeingang »setzen« des D-Flip-Flops 205
eingespeist, während die Schaltimpulse in die D-Eingänge
beider D-Flip-Flops 205 und 210 eingespeist werden. Der Ausgang Q des D-Flip-Flops 205 und der Ausgang
"Q des Flip-Flops 210 bleiben unbenutzt; der Ausgang ~Q
des D-Flip-Flops 205 ist an die Basis des Schafttransistors 320 und der Ausgang Q des D-Flip-FIops 210 an
die Basis des Schalttransistors 220 gekoppelt
Die Emitter der Schalttransistoren 220, 23P? und 240
sind zusammen an eine Klemme der Konstantstromquelle 215 gekoppelt. Die andere Klemme der Konstantstromquelle
215 ist mit Erde verbunden. Der Kollektor des Schalttransistors 220 ist ebenfalls mit Erde
verbunden. Der Kollektor des Schalttransistors 230 ist an den Eingang des Stromverstärkers 700 und der Kollektor
des Schalttransistor 240 an den Ausgang des Stromverstärkers 700 gekoppelt. Die Basis des Schalttransistors
240 ist mit einer Vorspannungsquelle 225 verbunden.
Der Stromverstärker 700 enthält PNP-Transistoren 250 und 260 sowie Widerstände 235, 255 und 265. Die
Emitter der PNP-Transisioren 250 und 260 sind über je
einen Widerstand 255 bzw. 265 an den positiven Pol einer Spannungsquelle 245 angeschlossen. Die Basis des
PNP-Transistors 250 ist über einen Widerstand 235 mit dem Kollektor des PNP-Transistors 250 verbunden, so
daß der PNP Transistor 250 als Gleichrichter geschaltet ist und betrieben wird. Der PNP-Transistor 250 liefert
eine Vorspannung für den PNP-Transistor 260, da der Kollektor des PNP-Transistors 250 direkt mit der Basis
des PNP-Transistors 260 verbunden ist.
Die bis hier beschriebene Schaltungsanordnung bildet einen Phasendetektor 200, der e:n der Phase zwischen
den Referenzimpulsen und den Schaltimpulsen entsprechendes Ausgangssignal erzeugt.
Das Ausgangssignal des Phasendetektors 200 wird an einem Verbindungspunkt lies Kollektors des PN P-Transistors
260 mit dem Kollektor des PNP-Transistors 240 abgenommen und läuft durch einen Tiefpaß 300 in einen
Steuereingang 510 eines spannungsgesteuerten Oszillators 500. Der Steuereingang 510 ist in dem Oszillator
500 an eine Diode variabler Kapazität gekoppelt, welche zur Änderung der Frequenz des Oszillators 500
dient. Das Ausgangssignal des spannungsgesteuerten Oszillators 500 hat die Frequenz f2. Ein Anteil des Ausgangssignals
ist auf die Takteingänge CK der beiden D-Flip-Flops 205 und 210 rückgekoppelt.
Der Phasendetektor 200 wird durch die negativen Flanken der Schaltimpulse am Eingang D des D-Flip-Flops
210 wirksamgeschaltet. Der Ausgang Q dieser D-Flip-Flops 210 wird daher jeweils beim nächsten von
seinem Takteingang CK aufgenommenen Impuls des Ausgangssignals mit der Frequenz /j negativ getaktet,
so daß sich der in F i g. 2 tiargestellte Signalverlauf B an diesem Ausgang Q ergibt. Jeder Schaltimpuls wird überdies
auf den Eingang D des D-Flip-Flops 205 gegeben.
Da das D-Flip-Flop 205 an seinem D-Eingang die gleichen
Impulse wie das D-Flip-Flop 210 erhält, nimmt der
Ausgang ~Q des D-Flip-Flops 205 einen hohen Pegel an.
wenn der Ausgang Q des D-Flip-FIops 210 einen tiefen Pegel annimmt, wodurch eine positive Spannung auf die
Basis des Schalttransistors 230 gegeben wird, im Kollektorzweig des PNP-Transistors 260 wird dadurch ein
Strom m/i erzeugt. Der Proportionalitätsfaktor m repräsentiert
die Verstärkung des Stromverstärkers 700
ίο und ist gleich dem Verhältnis des Wertes des Widerstandes
255 zum Wert des Widerstandes 265. Der Strom m/Ί bewirkt einen Ladungsaufbau am Tiefpaß 300, bis eine
positive Flanke eines Referenzimpulses auftritt. Die Zeit zwischen dem Beginn des Schaltimpulses und dem Beginn
des Referenzimpulses ist in F i g. 2 mit a bezeichnet Daher ist die am Tiefpaß 300 gebildete Ladung gegeben
durch:
Q\ = mha
Wenn ein positiver Referenzimpuls am Setzeingang des D-Flip-Flops 205 auftritt, nimmt dessen Ausgang t?
nach dem nächsten Impuls des Ausgangssignals mit der
Frequenz h einen tiefen Pegel an. Das D-Flip-Flop 210
bleibt d&bei unverändert. Die negative Spannung an der
Basis des Schalttransistors 230 bewirkt die Beendigung des Stromes mit. Die Ladung Q1 am Tiefpaß 300 bewirkt
jedoch einen Stromfluß durch die Kollektor-Emitter-Strecke des Schalttransistors 240 bis zum Ende des
Schaltimpulses. In F i g. 2 ist die Dauer des Schaltimpu! ses mit b bezeichnet. Daher ist die dadurch von dem
Tiefpaß 300 abgeführte Ladung gegeben durch:
Qi = /i (b-a)
Die verbleibende Ladung auf dem Tiefpaß 300 ist somit:
Qs = mi\a—i\ (b—a)
Die am Tiefpaß 300 ausgebildete Spannung steuert die Frequenz des Oszillators 500. Unter stationären Bedingungen
mit Qn = 0 gilt:
mit a = /ι (b—a)
d.h.
d.h.
j 1
b ~ (m + 1)
Das Verhältnis a/ö ist ersichtlich unabhängig von allen
Schaltkreisparametern mit Ausnahme der Verstärkung m des invertierenden Verstärkers 700. Es folgt
daraus, daß die Phase zwischen den Referenzimpulsen und den Impulsen des Ausgangssignals durch Änderung
des Faktors m änderbar ist. In der Ausführungsform nach F i g. 1 ist m = 1. wenn der Wert des Widerstandes
255 gleich dem Wert des Widerstandes 265 gewählt ist und daher a/b = '/„.
Wenn die positive Flanke eines Schaltimpulses an den Eingängen D der D-Flip-FIops 205 und 210 ankommt,
ändern deren Ausgangssignale nach dem nächsten Impuls des Ausgangssignals ihren Pegel. Der Ausgang Q
des D-Flip-FIops 210 erhält einen hohen Pegel, während der Ausgang ~Q des D- Flip-Flops 205 einen tiefen PegeJ
f 5 erhält. Die hohe Spannung an der Basis des Schalttransistors
220 schaltet daher den Phasendetektor 200 ab. Die Ladung im Tiefpaß 300 bestimmt die Spannung am
Steuereingpng 510. Wenn der nächste Schaltimpuls
31 OO 429
empfangen wird, wiederholt sich der vorstehend beschriebene
Vorgang.
Zusammenfassend ist festzustellen, daß die Impulse des Ausgangssignals des spannungsgesteuerten Oszillators
500 in ihrer Phase genau zu den Referenzimpulsen des Referenzsignals festgelegt werden, da ein Anteil des
Ausgangssignals in die Takteingänge der D-Flip-Flops
205 und 210 eingespeist wird. Der Phasendetektor 200 wird lediglich wirksamgeschaltet und zieht Strom lediglich
während der Dauer der Schaltimpulse, so daß eine lediglich sehr geringe Möglichkeit zur Einkopplung von
Rauschen in den Steuereingang 510 des Oszillators 500 besteht. Darüber hinaus sind die Zeitpunkte, zu denen
die Phasenerfassung erfolgt, durch den Stromverstärker 700 genau festgelegt.
Hierzu 1 Blatt Zeichnungen
JO
40
60
Claims (2)
1. Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem eine erste Frequenz
aufweisenden Referenzsignal (f\) und einem eine zweite Frequenz aufweisenden Ausgangssignal (fj),
mit einem Oszillator (SOO) zur Erzeugung des Ausgangssignals (/>). dessen Schwingungsfrequenz von
einer ihm über einen Steuereingang (510) zugeführten Steuergleichspannung abhängt, und mit einem
Phasendetektor (200), dem über einen ersten Eingang (Setzen) das Referenzsignal (f\) und über einen
zweiten Eingang (CK) das Ausgangssignal (fi) zugeführt
ist und von dem über einen Ausgang (zwischen 240 und 260) die Steuergleichspannung dem Steuereingang
(510) des Oszillators (500) zugeführt ist. dadurch gekennzeichnet, daß der Phasendetektor
(206) tine Lade- und Halteschaltung (215,220, 230, 700) enthält, die, von einem Schailimpuls eines
Schaltimpulsgenerators (600) ausgelöst, einen Kondensator (in 300), der parallel zum Steuereingang
(510) des Oszillators (500) am Ausgang (zwischen 240 und 260) des Phasendetektors (200) liegt, während
aufeinanderfolgender, der Phasendifferenz entsprechender Flanken des Referenzsignals (f\) und
des Ausgangssignals (fj) auf eine der Steuergleichspannung entsprechende Ladung (Qn) auflädt und
diese Ladung (Qs) und somit die Steuergleichspannung bis zur Auslösung durch den nächsten Schaltimpuls
konstant hält.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Lade- and Malteschaltung (215, 220, 230, 700) einen Ladekreis (700) aufweist, der
dem Kondensator (in 300) in der Zeit (a) zwischen
einer Flanke des Ausgangssignals (f\) und der dieser Flanke unmittelbar nachfolgenden Flanke des Referenzsignals
(f\) mit einem ersten Strom (mi\ mit 0 < m
< 1) eine erste Ladung (m\a)zuführt und daß
ein Entladekreis (240) vorgesehen ist, der von dem Kondensator (in 300) in der Zeit ('i—a; zwischen der
Flanke des Referenzsignals (f\) und der dieser Flanke unmittelbar nachfolgenden Flanke des Ausgangssignals
([2) mit einem zweiten Strom (i\) eine zweite
Ladung/Ί(έ>—a)abfühn. so daß die Ladung
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/110,561 US4316150A (en) | 1980-01-09 | 1980-01-09 | Phase locked loop including phase detector system controlled by enable pulses |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3100429A1 DE3100429A1 (de) | 1981-11-19 |
| DE3100429C2 true DE3100429C2 (de) | 1989-03-16 |
Family
ID=22333693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3100429A Expired DE3100429C2 (de) | 1980-01-09 | 1981-01-09 | Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Referenzsignal und einem Ausgangssignal |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4316150A (de) |
| JP (1) | JPS56104543A (de) |
| CA (1) | CA1164963A (de) |
| DE (1) | DE3100429C2 (de) |
| FR (1) | FR2473816A1 (de) |
| GB (1) | GB2067371B (de) |
| NL (1) | NL8100013A (de) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4371975A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | Sampling NRZ data phase detector |
| GB2106359B (en) * | 1981-09-24 | 1985-07-03 | Standard Telephones Cables Ltd | Direct conversion radio receiver for fm signals |
| US4389622A (en) * | 1981-09-28 | 1983-06-21 | Honeywell Inc. | System for preventing transient induced errors in phase locked loop |
| US4520319A (en) * | 1982-09-30 | 1985-05-28 | Westinghouse Electric Corp. | Electronic phase detector having an output which is proportional to the phase difference between two data signals |
| US4585989A (en) * | 1984-05-18 | 1986-04-29 | Tektronix, Inc. | 50% point of amplitude and phase detector |
| CA1260563A (en) * | 1985-09-03 | 1989-09-26 | Nec Corporation | Frequency synthesizer of a phase-locked type with a sampling circuit |
| JPH0787362B2 (ja) * | 1986-03-17 | 1995-09-20 | 日本電気株式会社 | 位相同期ル−プ |
| EP0334980B1 (de) * | 1988-03-30 | 1993-05-26 | Deutsche ITT Industries GmbH | Filterschaltung |
| US5157290A (en) * | 1991-03-05 | 1992-10-20 | Tektronix, Inc. | Phase detector |
| NL9200057A (nl) * | 1992-01-14 | 1993-08-02 | Sierra Semiconductor Bv | Terugkoppelnetwerk voor cmos hoogspanningsgenerator om (e)eprom-geheugen cellen te programmeren. |
| US5332930A (en) * | 1993-06-24 | 1994-07-26 | Intel Corporation | Phase locked loop circuitry with variable gain and bandwidth |
| US5440515A (en) * | 1994-03-08 | 1995-08-08 | Motorola Inc. | Delay locked loop for detecting the phase difference of two signals having different frequencies |
| CN1068473C (zh) * | 1994-04-07 | 2001-07-11 | Rca.汤姆森许可公司 | 锁相环的鉴相器 |
| KR0147619B1 (ko) * | 1995-01-27 | 1998-12-01 | 김광호 | 플립플롭 제어기 |
| US5694086A (en) * | 1996-02-28 | 1997-12-02 | Port; Adrian George | Precision, analog CMOS one-shot and phase locked loop including the same |
| US5815041A (en) * | 1996-04-12 | 1998-09-29 | Silicon Image, Inc. | High-speed and high-precision phase locked loop having phase detector with dynamic logic structure |
| US6002282A (en) * | 1996-12-16 | 1999-12-14 | Xilinx, Inc. | Feedback apparatus for adjusting clock delay |
| US6326826B1 (en) | 1999-05-27 | 2001-12-04 | Silicon Image, Inc. | Wide frequency-range delay-locked loop circuit |
| US6539316B1 (en) | 2000-01-06 | 2003-03-25 | Data Sciences International, Inc. | Phase detector |
| US6595071B1 (en) | 2000-01-06 | 2003-07-22 | Transoma Medical, Inc. | Estimation of error angle in ultrasound flow measurement |
| US6435037B1 (en) | 2000-01-06 | 2002-08-20 | Data Sciences International, Inc. | Multiplexed phase detector |
| EP3217558B1 (de) * | 2016-03-11 | 2020-05-13 | Socionext Inc. | Zeitunterschied messung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2011710A1 (de) * | 1968-06-27 | 1970-03-06 | North American Rockwell | |
| US3813604A (en) * | 1972-10-04 | 1974-05-28 | Marconi Co Canada | Digital discriminator |
| JPS5015531A (de) * | 1973-06-08 | 1975-02-19 | ||
| DE2415103C3 (de) * | 1974-03-28 | 1978-10-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Schaltungsanordnung für die Phasensynchronisierung von Rechteckimpulstaktgeneratoren |
| US3921095A (en) * | 1974-11-14 | 1975-11-18 | Hewlett Packard Co | Startable phase-locked loop oscillator |
| CA1057860A (en) * | 1976-01-08 | 1979-07-03 | Sperry Rand Corporation | Two mode harmonic and nonharmonic phase detector |
| US4055814A (en) * | 1976-06-14 | 1977-10-25 | Pertec Computer Corporation | Phase locked loop for synchronizing VCO with digital data pulses |
| US4244043A (en) * | 1978-03-31 | 1981-01-06 | Citizen Watch Co., Ltd. | Frequency division system |
| US4222013A (en) * | 1978-11-24 | 1980-09-09 | Bowers Thomas E | Phase locked loop for deriving clock signal from aperiodic data signal |
-
1980
- 1980-01-09 US US06/110,561 patent/US4316150A/en not_active Expired - Lifetime
- 1980-12-29 CA CA000367663A patent/CA1164963A/en not_active Expired
-
1981
- 1981-01-05 NL NL8100013A patent/NL8100013A/nl not_active Application Discontinuation
- 1981-01-06 GB GB8100228A patent/GB2067371B/en not_active Expired
- 1981-01-07 FR FR8100422A patent/FR2473816A1/fr active Granted
- 1981-01-09 JP JP255881A patent/JPS56104543A/ja active Granted
- 1981-01-09 DE DE3100429A patent/DE3100429C2/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56104543A (en) | 1981-08-20 |
| US4316150A (en) | 1982-02-16 |
| GB2067371B (en) | 1984-02-15 |
| FR2473816A1 (fr) | 1981-07-17 |
| FR2473816B1 (de) | 1984-04-20 |
| GB2067371A (en) | 1981-07-22 |
| CA1164963A (en) | 1984-04-03 |
| NL8100013A (nl) | 1981-08-03 |
| JPH0322736B2 (de) | 1991-03-27 |
| DE3100429A1 (de) | 1981-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3100429C2 (de) | Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Referenzsignal und einem Ausgangssignal | |
| DE2912492C2 (de) | ||
| DE2426394B2 (de) | Saegezahngenerator | |
| DE3854006T2 (de) | Generator von periodischen Signalen, insbesondere für Schaltnetzteile. | |
| DE2635700A1 (de) | Generator zum erzeugen eines saegezahnfoermigen und eines parabelfoermigen signals | |
| DE3135752C2 (de) | Phasenschieber | |
| DE2533599C3 (de) | Integrierbare Ablenk-Schaltungsanordnung | |
| CH629052A5 (de) | Elektronischer sender fuer gleichstromtelegraphiesysteme. | |
| DE1254186B (de) | Impulsdauermodulator mit einem monostabilen Multivibrator | |
| DE2154869A1 (de) | Schaltungsanordnung zur Erzeugung von Schwingungen | |
| DE2753915C3 (de) | Schaltungsanordnung mit einem Hochspannungsleistungs transistor | |
| DE3809481C2 (de) | ||
| DE2355213A1 (de) | Unterbrechergesteuerte transistorzuendanlage fuer eine brennkraftmaschine | |
| DE1288124B (de) | Vertikalablenkschaltung für Fernsehempfänger | |
| DE2363616C2 (de) | Verzögerungsschaltung | |
| DE3135723C2 (de) | Integrierte Halbleiterschaltung | |
| DE3207590C2 (de) | Schaltungsanordnung zum Ableiten eines Vertikal-Synchronsignals aus einem eintreffenden Signal | |
| DE3814581C2 (de) | ||
| EP0409329A2 (de) | Temperatur- und versorgungsspannungsunabhängige Multivibratorschaltung | |
| DE2726707A1 (de) | Elektronischer schalter, insbesondere fuer eine stoerunterdrueckung oder eine ueberblendung | |
| DE1487651C3 (de) | Schaltung zum Erzeugen eines verzögerten Ausgangsimpulses eine bestimmte Zeit nach dem Empfang eines Eingangsimpulses | |
| EP0446571B1 (de) | Einschleifen-PLL-Schaltung | |
| DE2415629B2 (de) | Schaltungsanordnung zum zeitweiligen, von der Größe der veränderlichen Betriebsspannung abhangigen Blockieren eines Stromzweiges | |
| DE2758478C3 (de) | Automatische Frequenzregelschaltung | |
| DE1487651B2 (de) | Schaltung zum Erzeugen eines verzögerten Ausgangsimpulses eine bestimmte Zeit nach dem Empfang eines Eingangsimpulses |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| D2 | Grant after examination | ||
| 8363 | Opposition against the patent | ||
| 8366 | Restricted maintained after opposition proceedings | ||
| 8305 | Restricted maintenance of patent after opposition | ||
| D4 | Patent maintained restricted | ||
| 8339 | Ceased/non-payment of the annual fee |