DE2608741A1

DE2608741A1 - Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal

Info

Publication number: DE2608741A1
Application number: DE19762608741
Authority: DE
Inventors: Rocco Vincent Albano; Robert James Fraleigh; Jack Ernest Steffens
Original assignee: United Technologies Corp
Current assignee: RTX Corp
Priority date: 1975-03-03
Filing date: 1976-03-03
Publication date: 1976-09-16
Also published as: IE43734L; GB1534053A; SE7602207L; AU1124576A; NL7601541A; FR2303420B1; IE43734B1; US3958133A; FR2303420A1; JPS51112159A; LU74467A1; ES445683A1; BR7601257A; IT1064190B; SE409269B; DK52576A; CA1043429A; BE838919A

Description

PATENTANWÄLTE

Menges & Prahl

Ertwntotr. 12 D4000 Manchen 5

Anwaltsakt; U 303 3. Feb. 1976

UNITED TECHNOLOGIES CORPORATION, Hartford, Connecticut 061 Ol , V. St. A.

Anordnung und Verfahren zum Anzeigen eines Übergangs von einem Pegel zu einem anderen Pegel in einem 2-Pegel-Logiksignal

Die Erfindung betrifft eine Anordnung zum Anzeigen eines Übergangs von einem Pegel (oder Wert; in der folgenden Beschreibung und in den Ansprüchen wird der Einfachheit halber der Ausdruck Pegel verwendet) zu einem anderen Pegel in einem 2-Pegel-Logiksignal.

Es gibt bereits zahlreiche elektronische Schaltungen, welche ein Ausgangssignal nur dann erzeugen, wenn ein Eingangssignal für eine vorbestimmte Zeitspanne vorhanden ist. In vielen bekannten Schaltungen dieser Art werden Zähler oder Integrationsschaltungen

609838/0667

ORIGINAL INSPECTED

2BÜ8741

_mm Γ) _

benutzt, um die Zeitdauer des Eingangssignals zu bestimmen. Es hat sich jedoch herausgestellt, daß viele der bekannten Schaltungen für hochfrequentes Rauschen, welches in dem Eingangssignal vorhanden ist, sehr empfindlich sind und in einer geräuschvollen Umgebung nicht richtig arbeiten. Die bekannten Schaltungen sind darüberhinaus im allgemeinen nur für Eingangssignale einer vorbestimmten Polarität oder Richtung empfindlich und sprechen nicht auf Änderungen in beiden Richtungen zwischen zwei Signal— pegeln an, die in digitalen Logiknetzwerken häufig vorkommen.

Ähnliche Nachteile treten in bekannten Schaltungen auf, die dafür bestimmt sind, Kontaktprellen zu eliminieren oder zu unterscheiden. Viele dieser Schaltungen eliminieren zwar richtig das Rauschen, das nach der Betätigung eines Schalters auftritt, sie funktionieren aber nicht einwandfrei, wenn das Rauschen kurz danach auftritt.

Ein besonderes Problem tritt in digitalen Logikschaltungen auf, in welchen Übergänge in beiden Richtungen zwischen zwei diskreten Pegeln vorkommen. Beispielsweise sind zur Unterscheidung zwischen sowohl dem Öffnen als auch dem Schließen eines Schalters drei Signalleitungen pro Schalter bei den bekannten Schaltungen erforderlich. Wenn sich der Schalter in einer geräuschvollen Umgebung befindet, wie beispielsweise die Spitzen in einer Kfz-Zündanlage, ist eine zusätzliche Schaltungsanordnung erforderlich, um das Rauschen in dem Signal auszusieben oder zu eliminieren und um eine gültige Unterscheidung zwischen dem Öffnen und dem Schließen des Schalters zu treffen. Iri einigen Umgebungen können außerdem herkömmliche Analogfilter nicht verwendet werden, ohne

609838/06 6 7

26Π8741

die Rauschunempfindlichkeit der digitalen Logikschaltungen zu drücken oder zu verschlechtern.

Die Erfindung schafft ein System, welches zwischen gültigen Übergängen von einem Pegel, zu dem anderen Pegel eines 2-Pegel-Logiksignals und denjenigen Übergängen, die durch Rauschen verursacht werden, unterscheidet. In dem System werden Digitalschaltungen benutzt,um kurzzeitige Eingangsimpulse zurückzuweisen, welche Rauschen darstellen, und um nur diejenigen Eingangssignalübergänge als gültig zu akzeptieren, welche für mindestens eine vorbestimmte Zeitdauer vorhanden sind. Nachdem ein gültiger Übergang von einem ersten zu einem zweiten Pegel abgefühlt worden ist, ändert das System seinen Zustand, erzeugt ein Ausgangssignal, welches anzeigt, daß ein gültiger Übergang aufgetreten ist, und unterscheidet daraufhin zwischen Übergängen von dem zweiten zu dem ersten Pegel.

Die Erfindung überwindet die Beschränkungen des Standes der Technik, indem sie die Unterscheidung oder Filterung im Zeitbereich statt im Frequenzbereich vornimmt. Die Erfindung basiert auf der Voraussetzung, daß ein Rauschimpuls oder eine Rauschspitze eine Zeitdauer hat, die kleiner ist als die Dauer eines gültigen Übergangs von einem von zwei diskreten Pegeln zu dem andern Pegel in einem Logiksignal.

Bei einer bevorzugten Ausführungsform der Erfindung besteht das digitale Rauschdiskriminatorsystem aus einer Logikschaltungsanordnung, welche vier logische Zustände hat, von welchen zwei

6 0 9 8 3 8/0667

26Ü8741

stabilbleibende Zustände sind, in welchen das System bleibt, abhängig davon, ob das Eingangssignal den einen oder den anderen der beiden diskreten Pegel hat, wobei es sich bei den beiden Pegeln um den Η-Pegel bzw. L-Pegel handelt. Wenn das Diskriminatorsystem in seinem stabilen L-Zustand ist, veranlaßt jedes Eingangssignal, welches einen L-nach-H-Übergang angibt, das System, auf einen vorübergehenden Zustand zu schalten und einen Zeitgeber einzuschalten. Wenn ein H-nach-L-Übergang auftritt, während der Zeitgeber in Betrieb ist, kehrt das System in seinen stabilen L-Zustand zurück, um einen weiteren L-nach-H-Übergang abzuwarten. Der Zeitgeber wird rückgesetzt und abgeschaltet. Wenn kein H-nach-L-Übergang auftritt, bevor der Betrieb des Zeitgebers beendet ist, betrachtet das System das Eingangssignal als einen gültigen Übei— gang und schaltet zu einem stabilen Η-Zustand weiter. Ein erstes Ausgangssignal wird erzeugt, welches angibt, daß ein gültiger L-nach-H-Übergang aufgetreten ist.

Solange das Eingangssignal im Η-Bereich ist, bleibt das System in seinem stabilen Η-Zustand. Ein Eingangssignal, welches einen H-nach-L-Übergang enthält, veranlaßt das System, zu einem vorübergehenden Zustand weiterzuschalten, und startet den Zeitgeber. Wie oben angegeben, kehrt das System dann entweder in seinen stabilen Η-Zustand zurück, wenn ein L-nach-H-Übergang während des Betriebes des Zeitgebers auftritt, oder schaltet zu dem stabilen L-Zustand weiter, wenn kein L-nach-H-Übergang auftritt. Wenn das System zu seinem stabilen L-Zustand weiterschaltet, wird ein zweites Ausgangssignal erzeugt, welches anzeigt, daß ein gültiger H-nach-L-Übergang aufgetreten ist.

609838/0667

26Ü87A1

In weiterer Ausgestaltung der Erfindung wird eine elektronische Logikschaltung geschaffen, welche drei Flipflops enthält. Das Eingangssignal wird an eines der drei Flipflops angelegt und das Ausgangssignal eines anderen der Flipflops steuert die Betätigung eines synchronen Digitalzählers. Eine Logikschaltungsanordnung ist so angeschlossen, daß sie auf den Zustand der Flipflops und auf den Zustand des Zählers anspricht, um diskrete Ausgangssignale zu erzeugen, wenn ein gültiger Übergang des Eingangssignals auftritt.

In noch weiterer Ausgestaltung der Erfindung werden zwei Flipflops und ein monostabiler Multivibrator zusammen mit der Schaltungslogik benutzt, die auf die Übergänge in dem Eingangssignal ansprechen und diskrete Ausgangspegelsignale in. Abhängigkeit von dem Zustand des Eingangssignals erzeugen.

Mehrere Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 . Kurvenformen, welche gültige und

ungültige Übergänge anzeigen,

Fig. 2 ein Zustandsdiagramm, welches

die vier Logikpegel der Erfindung zeigt,

Fig. 3 ein Schema, welches teilweise als

609838/0667

26Ü8741

-Q-

Blockdiagramm eine bevorzugte Ausführungsform der Erfindung zeigt, und

Fig. 4 ein Schaltschema einer weiteren

Ausführungsform der Erfindung.

Die Erfindung kann in Verbindung mit jedem System benutzt werden, welches ein elektrisches Signal mit zwei diskreten Pegeln erzeugt. Solche Signale treten gewöhnlich in digitalen Logiksystemen auf. Der grundlegende Nutzen der Erfindung besteht in der Unterscheidung zwischen gültigen Übergängen zwischen den beiden elektrischen Signalpegeln im Gegensatz zu vorübergehenden Schwankungen in dem Signalpegel, die durch Rauschspitzen oder durch das Prellen eine's Schalters erzeugt werden. Eine weitere Art der Verwendung der Erfindung ist die Unterscheidung zwischen den Signalpegelübergängen, die durch eine von mehreren Quellen erzeugt werden, beispielsweise dort, wo der gewünschte Übergang für eine längere Zeitspanne vorhanden ist als die unerwünschten Übergänge.

In Fig. 1 sind Kurven A, B, C und D gezeigt, von welchen die Kurven A und C einen Übergang zwischen zwei Signalpegeln, der durch die Anordnung nach der Erfindung als gültiger Übergang angesehen wurde , und die Kurven B und D ungültige

Übergänge veranschaulichen. Das Kriterium für einen gültigen Übergang ist, daß der Übergang von einem Signalpegel zu einem anderen Signalpegel auf dem zweiten Signalpegel für eine Zeit

609838/0667

2 6 O 8 7 A 1

bleibt, die mindestens gleich oder größer als t . ist, ohne daß während dieser Zeitspanne ein Rückübergang zu dem ersten Signalpegel erfolgt. Die in Fig. 1 gezeigten Kurven zeigen die Zeit als Abszisse und den Signalpegel als Ordinate, wobei der Signalpegel normalerweise ein Spannungspegel ist. Es kann aber auch der Strompegel oder irgendeine andere elektrische Eigenschaft benutzt werden,- solange der Signalpegel zwei diskrete Zustände hat.

Die Kurve A von Fig. 1 zeigt einen gültigen Übergang von einem L-Zustand zu einem H-Zustand. Die Kurve B zeigt einen Übergang von einem L-Zustand zu einem Η-Zustand, welcher ungültig ist, da eine negativgehende Spitze während der Zeit t . auf-

min

getreten ist. Die Kurve C zeigt einen gültigen H-nach-L-Übergang und veranschaulicht ein Signal, welches typischerweise durch das Prellen eines elektrischen Kontaktes erzeugt wird. Die Kurve D zeigt einen ungültigen L-nach-H-Übergang aufgrund der negativgehenden Spitze, die während der Zeit t auftritt.

mm

Fig. 2 ist ein Logikzustandsdiagramm, welches den Betrieb der Anordnung nach der Erfindung zeigt. Die gerätemäßige Ausführung der Logik kann viele Formen annehmen, von welchen zwei in den Fig. 3 und 4 dargestellt sind.

Gemäß Fig. 2 besteht der digitale Rauschdiskriminator aus vier logischen Zuständen, nämlich den Zuständen 1, 2, 3 und 4. Die logischen Zustände 1 und 3 sind stabilbleibende Zustände, in welchen der Diskriminator bleibt, abhängig davon, ob das zu

609838/0667

filternde Eingangssignal im H- oder L-Bereich ist.

Der logische Zustand 1 , der mit der Bezugszahl 10 bezeichnet ist, ist der stabile Sy stern zustand, wenn das Eingangssignal im Η-Bereich ist. Ein H-Eingangssignal ist mit I und ein L-Eingangssignal mit I bezeichnet. Unter der Annahme, daß das System in dem logischen Zustand 1 ist, in welchem das Eingangssignal I ist, wird jedes Eingangssignal I, das auf der Eingangsleitung 12 erscheint und einen H-nach-L-Übergang zeigt, durch das System abgefühlt, und das System geht von dem logischen Zustand 1 zu dem logischen Zustand 2 über, wie durch die Linie 14 gezeigt. Der logische Zustand 2, der mit der Bezugszahl 11 bezeichnet ist, ist kein stabiler Zustand. Nach dem Übergang des Systems von dem logischen Zustand 1 zu dem logischen Zustand 2 wird ein Zeitgeber für eine Zeit, die gleich t . ist, gestartet, wie durch die gestrichelte Linie 16 gezeigt. Wenn die Eingangsleitung 12 einen L-nach-H-Übergang I während der Zeitspanne enthält, während der der Zeitgeber betätigt ist, kehrt das System in den logischen Zustand 1 zurück, wie durch die Linie 18 gezeigt. Der Zeitgeber wird dann rückgesetzt und das System bleibt in dem stabilen logischen Zustand 1 und erwartet einen weiteren H-nach-L-Übergang I auf der Eingangsleitung 12. Wenn jedoch die Zeit t . verstreicht,

mm

während das System in dem logischen Zustand 2 ist, ohne dass das Einganssignal irgendwelche L-nach-H-Übergänge Γ enthält, schaltet das System zu dem stabilen logischen Zustand 3 weiter, wie durch die Linie 20 gezeigt, und initialisiert ein L-Ausgangskennzeichensignal auf der Leitung 22. Der logische Zustand 3 ist durch die Bezugszahl 13 gezeigt. Das L-Ausgangskennzeichensignal zeigt an, daß das Eingangssignal I auf der Signalleitung

609838/0667

ein gültiger, nichtprellender H-nach-L-Übergang mit einer Breite größer als t . war.

mm

Der logische Zustand 3 ist ein stabiler Zustand und bedeutet, daß das Eingangssignal des Systems im L-Bereich (I) ist. Solange das Eingangssignal im L-Bereich bleibt, bleibt das System in dem stabilen logischen Zustand 3. Sobald das Eingangssignal auf der Leitung 12* einen L-nach-H-Übergang I enthält, schaltet das System weiter von dem logischen Zustand 3 zu dem Zustand 4, wie durch die Linie 24 gezeigt, und startet wieder den Zeitgeber, wie durch die gestrichelte Linie 26 gezeigt. Der logische Zustand 4 ist durch die Bezugszahl 15 dargestellt. Wenn das Eingangssignal einen H-nach-L-Übergang I hat, bevor

die Zeit t . abläuft, kehrt das System in den logischen Zustand mm ' ■* ^a

3 zurück, wie durch die Linie 28 gezeigt, um einen neuen L-nach-H-Übergang I zu erwarten. Wieder wird der Zeitgeber rückge-'setzt. Wenn jedoch während der Zeit t . kein H-nach-L-Übergang I auftritt, wird der Eingangssignalübergang I auf der Leitung 12' als ein gültiger und prellfreier L-nach-H-Übergang erkannt und das System schaltet dann weiter zu dem stabilen logischen Zustand 1 , wie durch die Linie 30 gezeigt. Nach dem Weiterschalten von dem logischen Zustand 4 zu dem logischen Zustand 1 wird auf der Leitung 32 ein H-Ausgangskennzeichensignal erzeugt, welches bedeutet, daß das Eingangssignal 12' einen gültigen L-nach-H-Übergang I enthielt, der gleich oder größer als t war.

mm

Fig. 3 zeigt eine bevorzugte Ausführungsform der Schaltungsanordnung nach der Erfindung. In Fig. 3 sind zwei Blöcke Z1 und

609838/0667

26Π8741

Z2 von integrierten Schaltungen dargestellt. Der Schaltungsblock Z1 ist eine Logikschaltung, bei welcher es sich beispielsweise um die von der Fa. Texas Instruments hergestellte Schaltung SN74163 handeln kann, welche Flipflops Q , Q und Q enthält, und der Schaltungsblock Z2 kann ein von der Fa. Texas Instruments hergestellter synchroner Digitalzähler SN74161 sein. Das Eingangssignal, welches entweder ein H-Eingangssignal I oder ein L-Eingangssignal I sein kann, wie an den Leitungen 12 und 12' von Fig. 2 gezeigt, wird über eine Leitung 40 einer Eingangsklemme C des Schaltungsblockes Z1 zugeführt. Eine Leitung 42, die mit dem Eingang D des Schaltungsblockes Z1 verbunden ist, liefert eine Gleichspannung V von beispielsweise +5 V. Außerdem werden dem Schaltungsblock Z1 Taktimpulse mit einer Frequenz von beispielsweise 600 kHz auf einer Leitung 44 und ein Rücksetzimpuls auf einer Leitung 46 zugeführt. Als Eingangssignale werden dem Schaltungsblock Z2 die Taktimpulse auf einer Leitung 48 sowie die Versorgungsspannunfg V auf einer Leitung 50 zugeführt.

Zunächst sei angenommen, daß der Schaltungsblock Z1 durch einen Rücksetzimpuls auf der Leitung 46, welcher die Flipflops QA, QB und QC auf den Digitalwert O rücksetzt, rückgesetzt worden ist. Nach Beendigung des Rücksetzimpulses hängt der nächste Zustand der Schaltung von dem Pegel des Eingangssignals auf der Leitung 40 ab. Es sei angenommen, daß das Eingangssignal auf der Leitung 40 nun im L-Bereich (I) ist, was durch einen Digitalwert O auf der Leitung 40 dargestellt wird. Ein L-Eingangssignal auf der Leitung 40 veranlaßt die Schaltung, in den logischen Zustand

609838/0667

2 überzugehen und den Zähler Z2 zu initialisieren, und, wenn die Zählung des Zählers Z2 abläuft und das L-Eingangssignal auf der Leitung 40 bleibt, geht die Schaltung in den stabilen logischen Zustand 3 über und erzeugt ein L-Ausgangskennzeichensignal. Die Schaltung arbeitet im einzelnen folgendermaßen.

Nach Beendigung des Rücksetzimpulses haben die Ausgänge QA und QB des Schaltungsblockes Z1 den Digitalwert O und, da ein L-Eingangssignal I mit dem Digitalwert O auf der Leitung 40 erscheint, hat der Ausgang Q ebenfalls den Digital wert O. Das Ausgangssignal mit dem Digitalwert O wird von dem Ausgang Q über eine Leitung 58 zu einer NAND-Schaltung 60 geleitet, und außerdem durch einen Inverter 62, in welchem es zu einem Signal mit dem Digital wert 1 invertiert wird, über eine Leitung 64 zu einer NAND-Schaltung 66.

Das Ausgangs signal mit dem Digitalwert O wird von dem Ausgang G) als ein Eingangssignal der NAND-Schaltung 66 über eine Leitung 68, als ein Eingangssignal einer NAND-Schaltung 72 über eine Leitung 70 und als ein Eingangssignal einer EXKLUSIVES ODER-Schaltung 76 über eine Leitung 74 zugeführt. Das Ausgangssignal mit dem Digitalwert O an dem Ausgang Q wird außerdem über eine Leitung 107 einem Inverter 110, in welchem es zu einem Signal mit dem Digitalwert 1 invertiert wird, und als ein Eingangssignal einer UND-Schaltung zugeführt.

609838/0667

Das Signal mit dem Digitalwert O aus dem Ausgang Q ,

welches durch das Signal mit dem Digitalwert O auf der Leitung 40 erzeugt wird, wird durch den Inverter 78 zu einem Signal mit dem Digitalwert 1 invertiert und als ein Eingangssignal der NAND-Schaltung 60 über eine Leitung 80 und als ein Eingangssignal der EXKUSIVES ODER-Schaltung 76 über eine Leitung 82 zugeführt.

Das Signal mit dem Digitalwert O an dem Ausgang Q wird über eine Leitung 52 einem Ladeeingang LD des Schaltungsblockes Z2 zugeführt. Es hält den Schaltungsblock Z2 im rückgesetzten Zustand, wodurch das Ausgangssignal t auf einer Leitung 84 den Digitalwert O hat. Das Signal mit dem Digitalwert O auf der Leitung 84 wird über eine Leitung 86 als ein Eingangssignal der NAND-Schaltung 60 zugeführt. Das Signal mit dem Digital wert O auf der Leitung 84 wird außerdem durch einen Inverter. 88 zu einem Signal mit dem Digitalwert 1 invertiert, welches über eine Leitung 90 als ein Eingangssignal der NAND-Schaltung 72 und über eine Leitung 92 als ein Eingangssignal einer UND-Schaltung 56 zugeführt wird. Das Signal mit dem Digitalwert O auf der Leitung 84 wird außerdem als ein Eingangssignal einer UND-Schaltung 112 über eine Leitung 105 und als Eingangssignal der UND-Schaltung 106 über eine Leitung 108 zugeführt.

Die anderen Eingangssignale der UND-Schaltung 112 haben den Digitalwert O auf einer Leitung 109, die mit der Leitung 52 vei— bunden ist, und den Digitalwert O auf einer Leitung 113. Das andere Eingangssignal der UND-Schaltung 106 hat den Digitalwert O und erscheint auf einer Leitung 111.

609838/0667

2 6 η R 7 A

In diesem Zeitpunkt haben die Eingangssignale der NAND-Schaltung 66 den Digital wert 1 und den Digital wert O, was zu einem Ausgangssignal der NAND-Schaltung 66 mit dem Digital wert 1 führt, welcher als ein Eingangssignal einer NAND-Schaltung 54 über eine Leitung 94 zugeführt wird. Die Eingangssignale der NAND-Schaltung 72 haben den Digitalwert O und den Digitalwert 1 , was zu einem Ausgangssignal der NAND-Schaltung 72 mit dem Digitalwert 1- führt, der als ein Eingangssignal der NAND-Schaltung 54 über eine Leitung 96 zugeführt wird. Die Eingangssignale der NAND-Schaltung 60 haben die Digitalwert O, den Digitalwert 1 und den Digitalwert O, was zu einem Ausgangssignal der NAND-Schaltung 60 mit dem Digitalwert 1 führt, der als ein Eingangssignal der NAND-Schaltung 54 über eine Leitung 98 zugeführt wird.

Da die drei Eingangssignale der NAND-Schaltung 54 jeweils den Digitalwert 1 haben, hat das Ausgangssignal der NAND-Schaltung 54 den Digital wert O. Es wird über eine Leitung 100 als ein Eingangssignal der Klemme B des Schaltungsblockes Z1 zugeführt.

Die beiden Eingangssignale der EXKLUSIVES ODER-Schaltung 76 haben den Digitalwert O und den Digitalwert 1 , was zu einem Ausgangssignal der EXKLUSIVES ODER-Schaltung 76 mit dem Digitalwert 1 führt, welches als ein Eingangssignal der UND-Schaltung 56 über die Leitung 77 zugeführt wird.

Die beiden Eingangssignale der UND-Schaltung 56 haben beide

609838/0667

den Digitalwert 1 , was zu einem Ausgangssignal mit dem Digitalwert 1 führt, das über eine Leitung 104 als ein Eingangssignal der Klemme A des SchaLtungsblockes Z1 zugeführt wird.

Nach dem Auftreten des nächsten Taktimpulses auf der Leitung 44 geht die Schaltung in den logischen Zustand 2 über. In diesem Zustand wird der Zähler Z2 initialisiert. Wenn das L-Eingangssignal (I) auf der Eingangsleitung 40 bleibt, wenn das Zählen des Zählers Z2 aufhört, geht die Schaltung in den stabilen logischen Zustand 3 über und erzeugt ein L-Ausgangskennzeichensignal. Wenn jedoch ein H-Eingangssignal I auf der Eingangsleitung 40 erscheint, bevor das Zählen des Zählers Z2 beendet ist, erfolgt der Rückübergang der Schaltung in ihren anfänglichen stabilen logischen Zustand 1 .

Der Übergang in den logischen Zustand 2 erfolgt folgendermaßen. Die Eingangssignale an den Klemmen A, B und C des Schaltungsblockes Z1 haben die Digitalwerte 1 bzw. O bzw. O. Nach dem Auftreten des nächsten Taktimpulses nimmt das Ausgangssignal des Ausgangs Q des SchaLtungsblockes Z1 den Digitalwert 1 an. Das auf der Leitung 52 erscheinende Signal mit dem Digitalwert 1 wird dem Eingang LD des Schaltungsblockes Z2 zugeführt und bewirkt die Betätigung des Zählers. Der Zähler Z2 ist aufgrund der Eingangssignale an den Klemmen A, B, C und D des Schaltungsblockes Z2 voreingestellt worden, um das vollständige Zählerkomplement von sechzehn Impulsen zu zählen, d.h. t . ist gleich der Zeit für das Auftreten von sechzehn Taktmin

impulsen auf der Leitung 48. Der Zähler Z2 kann auf eine von

609838/0667

2 6 Ü 8 7 A

sechzehn verschiedene Zählung eingestellt werden, indem die Eingänge A, B, C und D des Schaltungsblockes Z2 derart vorbereitet werden, daß t . kleiner als sechzehn Zählschritte

mm

Das Auftreten eines Signals mit dem Digitalwert 1 an dem Ausgang Q des Schaltungsblockes Z1 ändert außerdem die Signale mit dem Digital wert O auf den Leitungen 58, 109 und 111 in Signale mit dem Digitalwert 1 und ändert das Signal mit dem Digitalwert 1 auf der Leitung 64 in ein Signal mit dem Digitalwert O. Die Ausgangssignale der UND-Schaltungen 56, 106 und 112 und das Ausgangssignal der NAND-Schaltung 54 werden aber nicht geändert.

Wenn das L-Eingangssignal I auf der Leitung 40 während der

Zeit t . nicht auf ein Η-Signal übergeht, läuft die Zeitmin

zählung des Zeitgebers Z2 ab und es erscheint ein Signal mit dem Digitalwert 1 auf der Leitung 84, d.h. t = 1 . Das Erscheinen eines Signals mit dem Digitalwert 1 auf der Leitung 84 erzeugt Signale mit dem Digitalwert 1 auf den Leitungen 86, 105 und 108 sowie Signale mit dem Digitalwert O auf den Leitungen 90 und 92. Da die drei Eingangssignale der UND-Schaltung nun alle den Digitalwert 1 haben, wird ein L-Ausgangskennzeichensignal erzeugt. Gleichzeitig haben die drei Eingangssignale der NAND-Schaltung 60 den Digital wert 1 , was zur Folge hat, daß ihr Ausgangssignal den Digitalwert O erhält, was wiederum bewirkt, daß das Ausgangssignal der NAND-Schaltung 54 den

609838/0667

26Π8741

Digital wert 1 annimmt. Ebenso bewirkt das Signal mit dem Digitalwert O auf der Leitung 92, daß das Ausgangssignal der UND-Schaltung 56 den Digitalwert O annimmt. Nach dem nächsten Taktimpuls erhalten die Ausgangssignale der Ausgänge Q und Q des Schaltungsblockes Z1 den Digitalwert O bzw.

/\ CD

1 . Das Signal mit dem Digitalwert O an dem Ausgang Q wird über die Leitung 52 dem Eingang LD zugeführt, um den Zähler Z2 rückzusetzen, wodurch der Digitalwert des Ausgangssignals t auf der Leitung 84 in den Digitalwert O geändert wird. Das L-Ausgangskennzeichensignal der UND-Schaltung 106 wird nun beendet und die gesamte Schaltung nimmt den logischen Zustand 3 an.

Wenn das Eingangssignal auf der Leitung 40 in den H-Bereich (I) gekommen ist, bevor der Zähler Z2 sechzehn Taktimpulse gezählt hat, so erhält das Ausgangssignal des Ausgangs Q

des Schaltungsblockes Z1 den Digitalwert 1 bei dem nächsten Taktimpuls und die Ausgangssignale sowohl der NAND-Schaltung 54 als auch der UND-Schaltung 56 haben den Digitalwert O. Dadurch erhalten die Eingangssignale an den Eingängen A und B des Schaltungsblockes Z1 jeweils den Digitalwert O und das System kehrt in seinen anfänglichen logischen Zustand 1 bei dem nächsten Taktimpuls zurück, bei welchem die Eingangssignale an den Eingängen Q und Q beide den Digitalwert O haben.

Nimmt man an, daß die Schaltung in den logischen Zustand 3 übergegangen ist, so haben die Ausgangssignale der Ausgänge

Q , Q und Q des Schaltungsblockes Z1 alle den Digital wert O. A B C

609838/0667

26Ü87A1

Der Zähler Z2 wird aufgrund des Signals mit dem Digitalwert O auf der Leitung 52 rückgesetzt. Wenn das Eingangssignal auf der Leitung 40 nun in den Η-Bereich kommt (I = Digitalwert 1), so erhält bei dem nächsten Taktimpuls das Ausgangssignal des Ausganges Q des Schaltungsblockes Z1 den Digitalwert 1 und das System schaltet zu dem logischen Zustand 4 weiter, in welchem die Aus gangs sign ale an den Ausgängen Q und Q des Schaltungsblockes Z1 beide den Digital-

i^\ LJt

wert 1 haben. Bei einem Ausgangssignal des Ausgangs Q mit dem Digital wert 1 wird der Zähler Z2 über die Leitung 52 freigegeben. Wenn das Eingangssignal auf der Leitung 40 zu dem Digital wert O (I) zurückkehrt, bevor die Zeit t . ab-

^w mm

gelaufen ist, d.h. bevor der Zähler Z2 sechzehn Taktimpulse gezählt hat, kehrt das System in den logischen Zustand 3 zurück und der Zähler Z2 wird rückgesetzt und abgeschaltet. Die Ausgangssignale der Ausgänge Q_A, Q₀ und Q kehren in dem

A B C

logischen Zustand 3 ihren Digitalwert in den Digitalwert O um. Wenn jedoch das Eingangssignal auf der Leitung 40 in dem H-Bereich (T) für eine Zeit t . bleibt, erscheint auf der Leitung

^v ^J mm

84 ein Signal mit dem Digitalwert 1 (t = 1) und die drei Eingangssignale der UND-Schaltung 112 haben den Digitalwert 1 , was zu einem H-Ausgangskennzeichensignal der UND-Schaltung 112 führt. Zur selben Zeit haben die Ausgangssignale der NAND-Schaltung 54 und der UND-Schaltung 56 jeweils den Digitalwert O und bei dem nächsten Taktimpuls nehmen die Ausgangssignale der Ausgänge Q und Q des Schaltungsblockes Z1 den Digitalwert O an, so daß der Zähler Z2 über die Leitung 52 rückgesetzt und das H-Ausgangskennzeichensignal beendet wird. Das ist wieder

609838/0667

2 6 η 8 7

der logische Zustand 1 . Das System bleibt in dem logischen Zustand 1 , solange das Eingangssignal auf der Leitung 40 ein Η-Signal ist. Wenn das Eingangssignal auf der Leitung 40 in den L-Bereich (I) kommt , schaltet das System weiter in den logischen Zustand 2, wie oben beschrieben.

Sollte auf der Leitung 46 ein Rücksetzimpuls erscheinen, bleibt das System in dem logischen Zustand 1 , bis der Rücksetzimpuls entfernt wird und ein L-Eingangssignal (I) auf der Leitung 40 erscheint.

Zusammengefasst heißt das, daß immer dann, wenn das Eingangssignal auf der Leitung 40 einen Übergang ausführt, es auf dem neuen Pegel für eine Zeitspanne bleiben muß, die gleich oder größer

als die Zeit t ist, damit der Übergang als ein gültiger Über—

mm j=> sa

gang angesehen wird. Durch diesen Mechanismus werden schmale Rauschimpulse und Schalterprell vorgänge, welche als mehrfache Übergänge erscheinen, von gültigen Impulsen und Pegeländerungen in dem Eingangssignal unterschieden.

Es ist zu erkennen, daß eine komplementäre Logik verwendet werden kann, in welcher die NAND-Schaltungen 60, 66 und 72 durch UND-Schaltungen ersetzt sind und die NAND—Schaltung 54 durch eine ODER-Schaltung ersetzt ist.

Die schaltungsmäßige Ausführung des in Verbindung mit Fig. beschriebenen digitalen Rauschdiskriminators kann durch folgende

609838/0667

logische Gleichungen dargestellt werden:
A = "t . [ Q 0 Q J

B =(q_a . Q_B) + (Q_b . Τ) + (Q_a . Q_c . t )

L-Ausgangskennzeichen = Q . Q . t
H-Ausgangskennzeichen = Q . Q . t

A\ Lj

Fig. 4 zeigt eine zweite Ausführungsform des 4-Zustands-Diagramms von Fig. 2. Für die schaltungsmäßige Ausführung von Fig. 4 gelten folgende logische Gleichungen:

α ={q_a . t) + (q_a . i) + (q_b . i . T )

B = I

H-Ausgangskennzeichen = Q.
L-Ausgangskennzeichen = Q

Die Schaltungsanordnung von Fig. 4 unterscheidet sich von der von Fig. 3 dahingehend, daß nur zwei Flipflops 134 und 133 benutzt werden und daß der Zähler durch einen monostabilen Multivibrator Z3 ersetzt worden ist, bei welchem es sich beispielsweise um die integrierte Schaltung SN74123 handelt, die von der Fa. Texas Instruments hergestellt wird. Der monostabile Multivibrator Z3 erzeugt die Zeit t . mit Hilfe des Widerstands

mm

R und des Kondensators C, die mit ihm verbunden sind. Solange der Multivibrator Z3 Taktimpulse aus der NAND-Schaltung 1 32 empfängt, bleibt er in dem Η-Bereich (t = 1). Wenn die Taktimpulse aufhören, bleibt der Multivibrator Z3 in dem H-Bereich für eine Zeit t . , die durch d ie RC-Kombination festgelegt ist,

609838/0667

und schaltet dann seinen Zustand um, so daß gilt t = O. Der von dem Multivibrator Z3 empfangene nächste Taktimpuls schaltet den Multivibrator wieder in den Η-Zustand um.

Nimmt man an, daß die Schaltung von Fig. 4 in dem logischen Zustand 1 ist, in welchem das Eingangssignal auf einer Leitung 119 ein L-Signal ist (B = I = O), so hat das Signal A den Digitalwert O, Q den Digitalwert O und Q den Digitalwert O. Die Schaltung erzeugt zu dieser Zeit ein L-Ausgangskennzeichensignal (Q. = 1), welches anzeigt, daß das Eingangssignal auf der Leitung 119 ein L-Signal ist. Die Ausgangssignale der NAND-Schaltungen 120, 122 und 124 haben alle den Digital wert 1 und das Ausgangssignal der NAND-Schaltung 126 hat den Digitalwert O. Die Ausgangssignale der NAND-Schaltungen 128 und 1 30 haben den Digitalwert 1 , wodurch die NAND-Schaltung 1 32 freigegeben wird und eine Reihe von Taktimpulsen, die von einer Leitung 121 kommen, dem monostabilen Multivibrator Z3 zuführt, um ihn getriggert (t = 1) zu halten.

Wenn das Eingangssignal auf der Leitung 119 nun in den H-Bereich geht (B = I = 1), so führt bei dem nächsten Taktimpuls das FHpflop 1 33 einen Übergang aus und das Ausgangssignal des

Ausgangs Q erhält den Digitalwert 1 . Wenn dieses Ausgangssignal B

den Digital wert 1 hat, behalten die Ausgangssignale der NAND-Schaltungen 120, 122, 124 und 128 jeweils den Digitalwert 1 bei und das Ausgangssignal der NAND-Schaltung 126 behält den Digital wert O bei, während das Ausgangssignal der NAND-Schaltung

609838/0667

260R7A1

130 den Digitalwert O erhält. Die Eingangssignale der NAND-Schaltung 1 32 haben nun den Digital wert 1 und den Digital wert O und über die Leitung 121 Hegen die Taktimpulse an. Die Taktimpulse werden von der NAND-Schaltung 1 32 nicht zu dem Multivibrator Z3 weitergeleitet, wodurch dem Multivibrator Z3 gestattet wird, seine Zeit ablaufen zu lassen. Das ist der logische Zustand 2.

Wenn das Eingangssignal auf der Leitung 119 ein H-Signal bleibt, wenn die Zeit t . abläuft, erhält das Signal t den Digitalwert O (t = 1), und das Ausgangssignal der NAND-Schaltung 124 erhält den Digitalwert O, wodurch die NAND-Schaltung 126 ein Ausgangssignal mit dem Digitalwert 1 erzeugt. Bei dem nächsten Taktimpuls ändert das Flipflop 1 34 seinen Zustand, gibt an dem Ausgang Q ein Signal mit dem Digital— wert 1 ab und erzeugt ein H-Ausgangskennzeichensignal. Das ist der logische Zustand 3.

Wenn jedoch das Eingangssignal auf der Leitung 11 9 in seinen L-Zustand (B = I = O) zurückkehrt, bevor die Zeit t . abge-

^v ^J mm

laufen ist, führt das Flipflop 133 einen Übergang aus, das Ausgangssignal des Ausgangs Q erhält den Digitalwert O,

das Ausgangssignal der NAND-Schaltung 1 30 erhält den Digitalwert 1 und Taktimpulse werden wieder dem monostabilen Multivibrator Z3 zugeführt. Das ist der logische Zustand 1 .

Unter der Annahme, daß die Schaltung in den logischen Zustand

609838/0667

übergegangen ist, in welchem B = I = I gilt, hat das Signal A den Digitalwert 1 , das Ausgangssignal des Ausgangs Q hat den Digitalwert 1 , das Ausgangssignal des Ausgangs Q

hat den Digitalwert 1 und das Signal t hat den Digitalwert 1 , wobei der Multivibrator Z3 getaktet wird. Wenn das Eingangssignal auf der Leitung 119 den L-Zustand annimmt (B = I = O), führt das Flipflop 1 36 während des nächsten Taktimpulses einen Übergang aus, wodurch das Ausgangssignal des Ausgangs Q

den Digital wert O erhält, was wiederum bewirkt, daß das Ausgangssignal der NAND-Schaltung 128 den Digitalwert O erhält. In diesem Zustand werden die Taktimpulse auf der Leitung 121 nicht dem Multivibrator Z3 zugeführt und dessen Zeit läuft bis zum Ende ab. Das ist der logische Zustand 4.

Wenn die Zeit t . abläuft, während das Signal auf der Leitung mm

119 ein L-Signal bleibt, erhält das Signal t den Digital wert O und das Ausgangssignal der NAND-Schaltung 126 erhält den Digitalwert O (A = O). Bei dem nächsten Taktimpuls erhält das Ausgangssignal jedes Ausgangs Q den Digital wert O, wodurch ein L-Ausgangskennzeichensignal erzeugt wird. Das ist der logische Zustand 1 .

Wenn das Eingangssignal auf der Leitung 119 ein Η-Signal wird (B = I =1), bevor die Zeit t . abläuft, nimmt die Schaltung ^ ^J mm .

den logischen Zustand 3 an.

Eine komplementäre Logik, bei welcher UND- und ODER-Schaltungen

609838/0667

statt der NAND-Schaltungen benutzt werden, kann in einigen Fällen zur Herstellung der Schaltung von Fig. 4 zu bevorzugen sein.

Das L-Ausgangskennzeichensignal und das H-Ausgangskennzeichensignal bei der Ausführungsform von Fig. 4 sind Signalpegel, wohingegen das L-Ausgangskennzeichensignal und das H-Ausgangskennzeichensignal bei der Ausführungsform von Fig. 3 Impulse sind. Die Schaltungen können in vielen Fallen untereinander austauschbar verwendet werden und der besondere Typ des gewünschten Ausgangssignals legt fest, welche Ausführungsform in einem bestimmten System benutzt wird.

Die Erfindung ist nicht auf die in Verbindung mit den Fig. 3 und 4 beschriebenen bevorzugten Ausführungsformen beschränkt, denn es liegt im Rahmen des Könnens des Fachmannes, anhand der angegebenen logischen Gleichungen die Erfindung in zahlreichen anderen Formen auszuführen.

609838/0667

Claims

26D8741

Patentansprüche:

\J Anordnung zum Anzeigen eines Übergangs von einem Pegel zu einem anderen Pegel in einem 2-Pegel-Logiksignal, welches für eine gewählte Zeitspanne auf dem anderen Pegel bleibt, gekennzeichnet durch ein Flipflop, welches das Logiksignal als ein Eingangssignal empfängt, durch eine Einrichtung, die auf einen Signalpegelübergang des Logiksignals von einem ersten Pegel auf einen zweiten Pegel anspricht und eine Änderung des Ausgangszustandes des Flipflops erzeugt, durch einen Zeitgeber mit einer vorgewählten Zeitperiode, durch eine Einrichtung, die auf eine Änderung in dem Ausgangszustand des Flipflops anspricht und den Zeitgeber betätigt, durch eine Einrichtung zum Rücksetzen des Zeitgebers bei einem Übergang in dem Logiksignal von dem zweiten Pegel zu dem ersten Pegel während der Zeit, in der der Zeitgeber betätigt ist, durch eine Einrichtung, die auf den Zertablauf des Zeitgebers anspricht und ein erstes Ausgangssignal erzeugt, durch eine das Flipflop enthaltende Einrichtung, die auf einen Übergang in dem Logiksignal von dem zweiten Pegel zu dem ersten Pegel anspricht und den Zeitgeber betätigt, durch eine Einrichtung zum Rücksetzen des Zeitgebers bei einem Übergang in dem Logiksignal von dem ersten Pegel zu dem zweiten Pegel während der Zeit, in der der Zeitgeber betätigt ist, und durch eine Einrichtung, die auf den Zeitablauf des Zeitgebers anspricht und ein zweites Ausgangssignal erzeugt.
2. Anordnung nach Anspruch 1 , dadurch gekennzeichnet, daß

609838/0BB7

der Zeitgeber ein Digitalzähler ist.
3. Anordnung nach Anspruch 1 , dadurch gekennzeichnet, daß der Zeitgeber ein monostabüer Multivibrator ist.
4. Verfahren zum Anzeigen eines Übergangs von einem Pegel auf den anderen Pegel in einem 2-Pegel-Logik-Signal, welches für eine gewählte Zeitspanne auf dem anderen Pegel bleibt, gekennzeichnet durch folgende Schritte:

Abfühlen des Auftretens eines Überganges in dem Logiksignal, Betätigen eines Zeitgebers bei dem Auftreten eines Überganges in dem Logiksignal von einem ersten Pegel zu einem zweiten Pegel, wobei der Zeitgeber eine vorbestimmte Zeitperiode hat, Rücksetzen des Zeitgebers bei dem Auftreten eines Überganges in dem Logiksignal von dem zweiten Pegel zu dem ersten Pegel vor der Beendigung der vorbestimmten Zeitperiode, und Erzeugen eines ersten Ausgangssignals bei Beendigung der Zeitperiode.
5. Verfahren nach Anspruch 4, gekennzeichnet durch folgende weitere Schritte:

Betätigen des Zeitgebers bei dem Auftreten eines Überganges in dem Logiksignal von dem zweiten Pegel zu dem ersten Pegel,

Rücksetzen des Zeitgebers bei dem Auftreten eines Überganges in dem Logiksignal von dem ersten Pegel zu dem zweiten Pegel vor der Beendigung der vorbestimmten Zeitperiode, und Erzeugen eines zweiten Ausgangssignals bei Beendigung der Zeitperiode.

609838/0667

Leerseite