DE2535786C3 - Einrichtung zur Erzeugung eines digitalen Kodewortes zur Kennzeichnung eines Schalters in einer Schalteranordnung - Google Patents

Description

Die Erfindung betrifft eine Einrichtung zur Erzeugung eines digitalen Kodewortes zur Kennzeichnung eines Schalters in einer Schalteranordnung, bei der die Schalter in Matrixform geschalltet sind und ein Multiplexer die einzelnen Matrixzeilen, von denen jede aus mehreren Schaltern besteht, die sämtlich verschiedenen Matrixspalten angehören, nacheinander aufruft, und bei dem die Schaltzustände sämtlicher Matrixzeilen nacheinander innerhalb einer Abtastperiode an einen Speicher ausgegeben werden.

Eine bekannte Einrichtung dieser Art (DE-OS 53 108) weist eine Matrix auf, deren Daten periodisch ausgelesen werden. Dies geschieh« mit zwei Ringzählern, von denen einer jeweils eine Matrixspalte und der andere jeweils eine Matrixzeile bezeichnet. Die Ausgangsleitungen des einen F'.ingzählers werden nacheinander aktiviert, und durch das Signal der letzten Ringzählerstelle wird der andere Ringzähler um eine Stelle weitergeschaltet, so daß die nächstfolgende Matrixzeile aufgerufen wird. Bei einem derartigen Abruf der Matrixdaten wird innerhalb einer Abtastperiode jede Matrixstelle einmal aufgerufen. Für den Fall, daß beispielsweise nur ein einziger Schalter (Matrixkreuzungspunkt) geschlossen ist, bedeutet dies einen erheblichen Zeitaufwand, um den geschlossenen Schalter herauszufinden, da sämtliche Schalter nacheinander

abgefragt werden. Die Zeit, die zur Abfrage des Matrixzustandes benötigt wird, ist unabhängig davon, wie viele Schalter jeweils geschlossen sind.

Aufgabe der Erfindung ist es, bei einer Einrichtung der eingangs genannten Art eine schnellere Ermittlung des Schaltzustandes von Schaltern in der Matrixanordnung zu ermöglichen.

Dieser Aufgabe ist erfindungsgemäß dadurch gelöst, daß eine Schaltung vorgesehen ist, die innerhalb einer ersten Abtastperiode feststellt, welche Matrixspalten ein Ausßangssignal liefern, und daß in einem Schaltnetz, das für jede Matrixspalte ein Verknüpfungsglied enthält, nur die Verknüpfungsglied^ derjenigen Matrixspalten, die ein Ausgangssignal liefern, für je eine Abtastperiode zur Ermittlung geschlossener Schalter geöffnet werden.

Bei dieser Einrichtung werden nur diejenigen Matrixspaiten ausgewertet, in denen ein geschlossener Schalter vorhanden ist Damit enthält die Auswertung der Matrixspalten, in denen kein Schalter geschlossen ist Die dadurch eingesparte Zeit ist insbesondere dann groß, wenn die Anzahl der gleichzeitig betätigten Schalter niedrig ist

Die erfindungsgemäße Einrichtung ist beispielsweise bei der Tastatur eines elektronischen Musikinstrumentes anwendbar, bei dem durch Drücken einer Taste jeweils ein Schalter innerhalb einer Schaltermatrix geschlossen wird. Die Einrichtung dient dabei der Identifizierung der geschlossenen Schalter und der Erzeugung eines binären Kodewortes, das den geschlossenen Schalter kennzeichnet

In vorteilhafter Weiterbildung der Erfindung enthält der Speicher für jede Matrixspalte eine Speicherstelle, die am Schluß der ersten Abtastperiode angibt, ob mindestens ein der Matrixspalte angehörender Schalter geschlossen ist Der Speicher ist mit einer Ausleseeinheit verbunden, die in jeder der nächstfolgenden Abtastperioden den Inhalt einer der Speiche, stellen des Speichers in einer dieser Speicherstelle entsprechenden Teilzeit der Abtastperiode als Matrixspaltenkennung ausgibt und die Matrixspaltenkennung einer jeden Matrixspalte, in der ein Schalter geschlossen ist, öffnet für eine Abtastperiode das Schaltnetz, das die in dieser Matrixspalte enthaltenen Daten ausgibt. Jeder Matrixspalte, in der sich mindestens ein geschlossener Schalter befindet, wird eine eigene Abtastpericde zugeteilt. Die erste Abtastperiode wird dazu benutzt, festzustellen, in welchen Matrixspalten sich mindestens ein geschlossener Schalter befindet, und die zweite Abtastperiode dient dazu, die ausgewählten Matrixspaltensignale auf jeweils eine der Matrixspaltenperioden zu verteilen, so daß jeder Motrixspalte die jeweils nachfolgende ganze Matrixspaltenperiode zugeteilt wird.

Im folgenden wird ein Ausfuhrungsbeispiel der Erfindung unter Bezugnahme auf die Figuren näher erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels einer Einrichtung zur Erzeugung eines digitalen Kodewortes zur Kennzeichnung eines Schalters in einer Schalteranordnung,

F i g. 2 ein Ausführungsbeispiel der Schaltermatrix der Einrichtung nach Fig. 1,

F i g. 3(a) bis 3(q) Zeitdiagramme zur Darstellung der zeitlichen Beziehungen zwischen den Signalen, die in den verschiedenen Teilen des in den F i g. 2, 4 und 5 dargestellten Kodeworterzeugers auftreten,

F i g. 4 Ausführungsbeis;rele eines Matrixspaltenspeichers 3 und einer Matrixspaltenausleseeinheit 4 gemäß Fie. I.

F i g. 5 Ausführungsbeispiele eines Schieberegisters S, einer Abtast- und Halteschaltung 6 und des Schaltnetzes 7,
F i g. 6 ein Blockschaltbild eines bevorzugten Ausführungsbeispiels eines Kanalprozessors und

Fig.7 und 8 weitere Zeitdiagramme zur Verdeutlichung der Beziehungen zwischen den einzelnen Signalen an verschiedenen Stellen des Blockschaltbildes nach F i g. 1.

ίο Gemäß F i g. 1 sind N Abtastleitungen Xn und M Ausgangsleitungen Ym an den Kreuzungspunkten durch die Schalter einer Schaltermatrix 1 miteinander verbunden. Die Maximalzahl von Schaltern, die in der Schaltermatrix 1 enthalten sind, beträgt NxM. Jeder

rs Schalter wird durch eine andere Taste der Tastatur des Musikinstrumentes betätigt Jede Ausgangsleitung Ym entspricht einer bestimmten Spalte und N Schalter, die an einer Ausgangslei tu.-.g liegen, gehören derselben Spalte an. Demgemäß sind alle ScMter durch die Ausgangsleitungen Yu in M Spalten unterteilt, von denen jede W Schalter enthält. Es kann jedoch eine Leitung geben, an der überhaupt kein Schalter liegt, wenn die Anbringung derartiger Schalter nicht nötig ist. Durch einen Abtaster 2 wird nacheinander an jede der N Abtastieitungen X_n ein »1 «-Signal gelegt, um alle Schalter der betreffenden Spalten einer Abtastleitung gleichzeitig abzutasten, so daß N Tastenschalter an jeder Ausgangsleitung Ym nacheinander abgetastet werden. Der Abtaster 2 besteht aus einem Schieberegister oder einem Zähler und speist in zyklischer Folge in die Abtastleitungen 1 — N in einem vorbestimmten Abtasttakt »1« — Signale ein. Wenn der Takt des Aufrufs der Matrixzeilen mit Φ (μβ) bezeichnet wird, beträgt die für einen Abtastzyklus (d. h. die Abtastung aller Matrixzeilen t bis N) erforderliche Zeit N χ Φ (με). Diese Zeit wird nachfolgend als Spaltenzeitperiode bezeichnet Die Arbeitsvorgänge der einzelnen Teile des Kodeworterzeugers sind durch einen Synchronisiertakt 5/) miteinander synchronisiert, der eine Impulsdauer vcn Φ (μβ) besitzt und zu Beginn jedes Abtastzyklus mit einem Impulsintervall von N χ Φ (μβ) gebildet wird.

Wenn ein bestimmter Schalter in einer bestimmten

Spalte eingeschaltet ist, wird in der diese: Spalte entsprechenden Ausgangsleitung Y_M ein Ausgangsimpuls erzeugt. Wenn zumindest ein Schalter in einer bestimmten Spalte eingeschaltet ist, speichert ein Matrixspaltenspeicher 3 zeitweilig ein diesem Ausgangsiinpuls entsprechendes »1«-Signal. Jede Matrixspalte besitzt in dem Matrixspaltenspeicher 3 einen Speicherabschnitt, und entsprechend den an der Ausgangsleitung Ym anfallenden Signalen werden Impulse Spalte für Spalte gespeichert. Der Inhalt des Mairixspaltenspeichers 3 wird durch das Synchronisiersignal SyO bei jedem Abtastzyklus zurückgeschrieben.

Für das aufeinanderfolgende Auslesen der die jeweiligen Matrixspaiten darstellenden, in dem Matrixspaltenspeicher 3 gespeicherten Signale ist eine Matrixspalten-Auslr reinheit 4 vorgesehen. Der Inhalt des Matrixspaltenspeichers 3 wird gleichzeitig auf eine Kaskadenstufe eines Schieberegisters der Matrixspalten-Ausleseeinheit 4 durch ein später zu beschreibendes Ladungssignal bei der Einführung jedes Synchronisierimpulses SJ) übertragen, und der Inhalt jeder Stufe des Schieberegisters wird cm einen Takt Φ verschoben. Ein Umlaufzyklus des Schieberegisters ist mit einem Abtastzyklus synchronisiert, und durch aufeinanderfolgende Verschiebung des Speicherinhalts wird während eines Umlau'zvklus eine vorbestimmte Teilzeit, die der

speziellen Spalte zugeordnet ist, ausgewählt. Demgemäß wird in dieser Teilzeit ein Impuls erzeugt, der der Spalte entspricht, in der ein »1 «-Signal auftritt. Die Matrixspalten-Ausleseeinheit 4 enthält ferner eine Auslese- und Sortierschaltung zur Bildung eines Einzelimpulses in einer Teilzeit, die der Spalte des ersten von mehreren Impulsen, die während eines Umlaufzyklus eintreffen, entspricht, und für die Zuführung dieses einzigen Impulses in ein Schieberegister 5. Nachfolgende Impulse, die dem Rest der Spalte in entsprechen, werden dagegen während dieses Zyklus in das Schieberegister der Ausleseeinheit 4 zurückgeführt. Demgemäß wird in einem Umlaufzyklus nur ein Impuls, der einer in dem Matrixspaltenspeicher 3 gespeicherten Spalte entspricht, ausgelesen, und der zuerst einkommende Impuls aus den dem Rest der Spalte entsprechenden Impulsen wird im nächsten Umlaufzyklus ausgelesen. Auf diese Weise werden die gespeicherten Spaltensignale Spalte für Spalte bei jedem Umlaufzyklus als Spaltendaten ausgelesen, wobei ein Spaltenwort eine Spalte, in der ein Schalter eingeschaltet ist, durch eine Teilzeit des Zyklus darstellt. Der Auslesevorgang wird beendet, wenn Abtastzyklen in einer Zahl, die der Zahl der gespeicherten Spalten entspricht, vorüber sind.

Da die Matrixspalten-Ausleseeinheit 4 während eines Abtastzyklus ein Signal nur einer Spalte erzeugt, wird dem Schieberegister 5 während eines Abtastzyklus (eines Umlaufzyklus) bei einer vorbestimmten Teilzeit, die diesem Block entspricht, ein »1«-Signal zugeführt. Das Schieberegister 5 ist in Kaskadenschaltung mit Parallelausgang ausgeführt, wobei jede seiner Stufen einer Spalte entspricht. Ein Schiebezyklus, bei dem alle Stufen des Schieberegisters 5 den Schiebevorgang durchgeführt haben, ist mit einem Abtastzyklus synchronisiert. Demgemäß entspricht die Stufe, die dem Zeitpunkt der Zuführung des Synchronisierimpulses 5,0 das Signal »1« hält, einer von der Matrixspalten-Ausleseeinheit 4 ausgelesenen Spalte. Der Inhalt der betreffenden Stufen des Schieberegisters 5 wird bei der Zuführung des Synchronisierimpulses 5,0 auf eine Abtast- und Halteschaltung 6 übertragen, wodurch ein »1 «-Signal in einer vorbestimmten Stellung, die der speziellen Spalte entspricht, gehalten wird. Auf diese Weise erzeugt die Abtast- und Halteschaltung 6 während eines Abtastzyklus ein »1 «-Signal nur in ihrer der speziellen Spalte entsprechenden Ausgangsleitung. Die Ausgangssignale der betreffenden Spalten werden entsprechenden Verknüpfungsgliedern des Schaltnetzes 7 zugeführt. Demgemäß kann nur ein Verknüpfungsglied, das der abgetasteten Spalte entspricht, gesteuert werden.

Jedes Verknüpfungsglied des Schaltnetzes 7 ist ferner mit einer der Ausgangsleitungen Ym der Schaltermatrix 1 verbunden. Wenn ein Verknüpfungsglied des Schaltnetzes 7, das einer bestimmten Spalte entspricht, mit dem Ausgangssignal der Abtast- und Halteschaltung 6 gespeist wird, werden auf die der speziellen Spalte entsprechende Ausgangsleitung Ym nacheinander aus dem Schaltnetz 7 während eines Abtastzyklus in Übereinstimmung mit der Abtastung durch den Abtaster 2 entsprechende Signale gegeben. Diese Ausgangssignale des Schaltnetzes 7 kennzeichnen Schalter, die in der jeweiligen Spalte geschlossen sind. Auf diese Weise werden abgetastete Ausgangssignale, die den Zuständen der betreffenden Schalter dieser Λ5 Spalte entsprechen, nacheinander in Form eines Impulszuges ausgegeben. Dieser Ausgangsimpulszug des Schaltnetzes 7 enthält Teilzeiten, die den abgetasteten Ausgangssignalen des Abtasters 2 entsprechen und Kenndaten NDdarstellen, die eingeschaltete Schalter in den jeweiligen Spalten kennzeichnen.

Die jeweilige Spalte und die Lage des einzelnen Schalters in dieser Spalte vrerden durch i:lie Kombination der Spaltendaten BD und der Kenndaten ND gekennzeichnet. Auf diese Weise ist der Schalter in der Schaltermatrix 1 gekennzeichnet, und es wird eine Information geliefert, ob ein einzelner Schalter ein-(oder ausgeschaltet ist.

Unter Bezugnahme auf F i g. 2 bis 5 wird nun die Wirkungsweise der Komponenten d<:s in Fig. 1 dargestellten Kodeworterzsiugers erläutert.

Bei der Schaltermatrix nach Fig. 2 sind 16 Ausgangsleitungen Y₀- Ku vorgesehen, die 16 Spalten repräsentieren. 16 Schalter sind an jüder dieser Ausgangsleitungen Yo- V]₅ vorgesehen, und jeder dieser Schalter ist über eine Diode mit einer er !!sprechenden Abtastleitung Xo - Xt 5 verbunden. Bemerkt sei jedoch, dsiü Schalter an überflüssigen Überschneidungen, wie solchen zwischen der Ausgangsleitung Vo und ilen Abtastleitungen X₀ und Xi. nicht vorgesehen sind, Wenn eine ganze Spalte überflüssig ist. sind für eine solche Spalte, wie beispielsweise für die Ausgiingsleitung Yi3 dargestellt ist. keine Schalter vorgesehen. Einige der Schalter werden durch die Tasten des Manuals oder Pedals betätigt, während andere für die Klangl'arbenauswahl und die erzeugung verschiedener anderer musikalischer Effekte benutzt werden.

Der Abtaster 2 besteht bei der vorliegenden Ausführungsform aus einem 15stutigen Schieberegister. Dieses Schieberegister erhält als Eingangssignal das Synchronisiersignal 5,0, das in Fig. 3(b) dargestellt ist, und verschiebt aufeinanderfolgend das Eingangssignal »1« mit den in Fig.3{a) dargestellten Impulsen des Zeittaktes Φ. Wenn der Synchronisierimpuls 5>0 dem Schieberegister zugeführt wird, wird an der Abtastleitung Xo ein »1«-Signal erzeugt. Dann wird aufeinanderfolgend ein »1«-Signal an den Abiastleitungen X\ -X15 erzeugt, wobei jedes Signal während einer Periode des Zeittaktes Φ ansteht.

Es sei angenommen, dal3 ein Schalter S₅-AZn der fünften Spalte Bs (mit der Ausgangsleitung Y₅), die Schalter Bio-AZ₃, Bio— Nj und Bio — Λ/12 der zehnten Spalte Bjo (mit der Ausßangsleitung Yio) und ein Schalter Bis-AZ₃ der fünfzehnten Spalte S^ (mit der Ausgangsleitung Ym) geschlossen sind. Alle Spalten werden gleichzeitig abgetastet und Ausgangsimpulse in den Leitungen Ys, Yio und Yb in der in F i g. 3(d) — 3(f] für jede Abtastperiode 7h Ti, T7 ... dargestellter zeitlichen Zuordnung erzeugt. Diese Ausgangsimpulse werden dem in Fig.4 dargestellten Matrixspaitenspeicher 3 zugeführt

Der Matrixspaltenspeichiir 3 besitzt Selbsthaltekreise 3 - Bb bis 3 - Bi₅, von denen jeder zum Festhalten eine· Signals, das eine entsprechende Spalte repräsentiert vorgesehen ist In der Zeichnung ist nur der Selbsthalte kreis 3-B_]5 der fünfzehnten Spalte im einzelner dargestellt Der erste Impuls, der einem Verzögerungs Flip-Flop DFi über ein ODER-Glied OR_x während eine Abtastzyklus (d. h. der Periode 7ö) zugeführt wird, win durch das Flip-Flop DFi für eine Zeitperiode verzöger und danach über ein UND-Glied A\ auf den Eingang de Flip-Flops zurückgeführt and dort festgehalten. Be trachtet man beispielsweise die zehnte Spalte Bio, wire wenn der erste Impuls AZ₃ in der Ausgangsleitung Y\ gemäß Fig.3(a) erzeugt wird, der Speicherausganj YQio mit einer Verzögerung von einer Zeitperiode, wi

in Fig. 3(h) dargestellt isi, auf »I« gestellt. Die nachfolgenden Impulse M und N\i haben für das Speicherausgangswort YQw hinaus keinen Einfluß. Dieser Zustand, der die Tatsache wiedergibt, daß wenigstens ein Schalter der zehnten Spalte geschlossen ist, ist nun erfaßt und in dem Selbsthaltekreis 3— B\-, gespeicH~rl. Wenn danach dem UND-Glied A\ über einen Inverter A ein Synchronisierirnpuhs 5,0 zugeführt wird, wird der Speicherausgang nach einer Verzögerung von einer Zeitperiode gelöscht. Demgemäß sind in Ρ'8·3<ε)-3(ί) Wellenformen des Speicherausgangswortes YQ,, YQwund YQ^der den Ausgangsleitungen Y·,. Yw und Vis entsprechenden Spailten dargestellt. Die Speicherausgangsworte der den anderen Ausgangsleitungen entsprechenden Spalten sind immer »0«.

Von einem UND-Glied A 50 wird ein Ladesignal LD, das in Fig.3(j)dargestellt ist, als logisches Produkt des Synchronisierimpulses S₁O und der Ausgangsinformation eines Inverters I₂ erzeugt und jedem UND-Glied einer UND-Schaltungsanordnung 43 zugeführt. Demgemäß werden die Speicherausgangsinformationen des Matrixspaltenspeichers 3 parallel in die betreffenden Stufen eines Schieberegisters 41 geschrieben. Das Schieberegister 41 ist ein 16stufiges Umlauf-Schieberegister für Parallel-Eingangs-Serien-Ausgangsbetrieb, dessen Inhalt durch den Zeittakt Φ verschoben wird. Da die Stufenzahl des Schieberegisters 41 gleich der Zahl der Abtastleitungen ist, erfolgt ein Umlaufzyklus des Schieberegisters 41 in Synchronisation mit einem Abtast'vklus. Wenn die Speicherinformation in das Schieberegister 41 geschrieben ist, sind die Inhalte der Schieberegisterstufen, die der fünften Spalte B₅, der zehnten Spalte Bio und der fünfsxhnten Spalte Bis entsprechen gleich »1«. Da diese Inhalte durch den Zeittakt Φ in Serie verschoben werden, wird nacheinander jede Spalte verschoben, und es werden Teilzeiten, die diese Spalten kennzeichnen, gebildet. Gemäß Fig. 3(k) werden in bestimmten Teilzeiten, die den Spalten B₅, B_i0 und Bi₅ zugeteilt sind. Impulse erzeugt, wie durch die durch das Ausgangswort BDO des Schieberegisters 41 während einer Spaltenperiode 71, die einem Umlaufzyklus, d.h. einem Abtastzyklus unmittelbar nach dem Einschreibein der Speicherausgangsworte in das Schieberegister 41 entspricht, dargestellt ist. Diese Ausgangsworte BDO werden der Auslese- und Sortierschaltung42 zugeführt.

Die Auslese- und Sortierschaltung 42 liest nur einen Impuls, der zuerst während eines Umlaufzykius erzeugt wird, aus und überträgt diesen Impuls in das Schieberegister 5. Danach führt die Schaltung 42 alle nachfolgenden, vom Schieberegister 41 während des gleichen Umlaufzyklus des Schieberegisters 41 eintreffende Impulse zurüclc, ohne sie an das Schieberegister 5 weiterzuleiten. Wenn von dem Schieberegister 41 ein der Spalte B₅ entsprechender Impuls erzeugt wird, hält sich eine Ausgangsinformation 57' einer Selbsthalte-Schaltung mit einem Verzögerungs-Flip-Flop DFi in der Selbsthalte-Schaltung als »1 «-Signal mit einer Verzögerung von einer Zeitperiode und wird mit einer Verzögerung von einer Zeitperiode nach dem Verschwinden eines nachfolgend zugeführten Synchronisationsimpulses S₁O wieder »0«. Ein UND-Glied Ai wird daher nur während der Zeitspanne fi erregt und blendet nur den der Spalte Bs entsprechendem Impuls aus, wie in Fig.3(m) dargestellt ist. Ein. UND-Glied A₃ kann danach während des Restes der Spialtenzeitperiode 71 erregt werden, so daß die Impulse, die den Spalten Si₀ und Bis entsprechen, zurück in das Schieberegister 41 geführt und nacheinander wieder verschoben werden. In gleicher Weise wird ein der Spalte ßio entsprechender Impuls in der Spaitenzeitperiode T₂, die dem nächsten Abtastzyklus entspricht, ausgelesen, und ein Impuls, der der Spalte Bn entspricht, wird in der nächsten Spaitenzeitperiode T₃ ausgelesen.

Sobald alle Impulse, die gespeicherten Spalten entsprechen, in der vorstehenden Weise aussortiert worden sind, trifft in der Auslese- und Sortierschaltung

,o 42 während der nächsten Spaitenzeitperiode T₄ kein Impuls ein. Die Selbsthalte-Schaltung DFi wird daher nicht auf »1« gesetzt, und die nach der Zuführung des Synchronisationsimpulses 5,0 mit einer Zeitspanne (2 während einer nachfolgenden Spaitenzeitperiode Ti gelieferte Ausgangsinformation ST ist ein »0«-Signal. Dieses wird durch einen Inverter h umgekehrt und danach einer UND-Schaltung /Iw zugeführt. Das UND-Glied A<*, liefert danach einen Impuls, der als Ladesignal LU benutzt wird, bie Spaitenzeitperiode T*.

während der kein ausgelesenes Spaltenausgangssignal BDO in der Auslese- und Sortierschaltung 42 eintrifft, entspricht der oben beschriebenen Spaitenzeitperiode To und die Signale YQ*,, YQw und KQi5, die während dieser Spaitenzeitperiode 7} in dem Spaltenspeicher 3 gespeichert worden sind, werden durch das Ladesignal LD wieder in das Schieberegister übertragen. Dieser Vorgang wird während der nachfolgenden Spaltenzeitperioden wiederholt. Demgemäß besteht ein Zwischenraum von einer Spaitenzeitperiode T₄, die einem Abtastzyklus gleich ist, vom Abschluß des Auslesens einer Gruppe von Impulsen bis zur Übertragung einer nächsten Gruppe von Impulsen. Während dieser Zeitspanne werden keine Daten geliefert, und nur das Abtasten der Schaltermatrix wird fortgesetzt. Diese Periode wird im nachstehenden als »Vorbereitungsabtastperiode« bezeichnet. In Fig.3 sind die Spaltenzeitperioden To und T₄ die Vorbereitungsabtastperioden.

Die Ausgangsinformation des UND-Gliedes Ai wird als Spaltenwert dem löstufigen Schieberegister 5 für Serien-Eingangs-Parallel-Ausgangsbetrieb zugeführt. Der der Spalte B₅ entsprechende Impuls wird dem Schieberegister 5 während der Spaitenzeitperiode Ti zugeführt. Wenn der Impuls um elf Takte (d. h. zu der Zeit, wenn der Synchronisationsimpuls 5,0 zugeführt wird) verschoben ist, ist die Ausgangsinformation nur einer Stufe s5 ein »1 «-Signal. Die Ausgangsinformationen der einzelnen Stufen des Schieberegisters 5 werden einer Abtast- und Halteschaltung 6 zugeführt. Diese besteht aus Abtast- und Halteschaltungsteilen 6- Bo bis 6-ßi5, von denen jeder einen Feldeffekt-Transistor FET und einen Kondensator Centhält. Der Feldeffekt-Transistor FET jedes Schaltungsteiles, wird durch den Synchronisations-Impuls 5^0 umgesteuert und lädt den Kondensator C mit einem einer Stufe des Schieberegisters 5 entsprechenden Signa! auf. Der Schaltungsteil hält dieses Signal bis zur Zuführung eines weiteren Synchronisierungsimpulses SyO. Demgemäß wird nach der Zuführung des Synchronisationsimpulses SyO während der Zeitperiode Ti das »1 «-Signal der Stufe s5 in dem der Spalte B₅ zugeordneten Schaltungsteil 6 - B₅ aufgeladen, und am Ausgang YE₅ des Schaltungsteiles 6— B₅ steht während der Spaitenzeitperiode ein »!«-Signal, wie in Fig.3(n) dargestellt ist. In gleicher Weise steht während der Spaitenzeitperiode T₃ am Ausgang

ft₅ YEm, der der Spalte S_!S entspricht, ein »1 «-Signal und an dem der Spalte B\₅ entsprechenden Ausgang YE\₅ steht ein »1 «-Signal während der Spaitenzeitperiode T₄, wie F i g. 3(o) und 3(p) zeigen.

Die Ausgangsinformationen der Abtast- und Halteschaltung 6 werden einer Gruppe von UND-Gliedern zugeführt, die allgemein mit dem Bezugszeichen 71 bezeichnet und in der Weise angeordnet sind, daß jede einer der Spalten entspricht. Die UND-Glieder 71 sind auch mit den entsprechenden Ausgangsleitungen V₀- Vi5 der Schsltermatrix 1 verbunden. Demgemäß wird während eines Abtastzyklus nur eines der UND-Glieder aktiviert, um ein Abtastergebnis der Ausgangslcitung der betreffenden Spalte auszuwählen. Im Abtastzyklus der Periode Γ? wird ein der Ausgangsleitung V5 entsprechendes Signal, das in Fig.3{d) dargestellt ist, von dem UND-Glied 71 ausgegeben und über ein ODER-Glied 72 als Kennwert der Spalte S₅ zur Verfügung gestellt. Fig. 3{q) zeigt, daß ein Impuls in einer Teilzeit des Schalters /Vn auftritt, der der Abtastleitung Xn entspricht. In gleicher Weise wird durch den Ausgang YE\o während der Periode Tj ein UND-Glied 71, das der Spalte ßio entspricht, erregt, und ein der Ausgangsleitung Vio entsprechendes Signal wird als Kennwert der Spalte ßio zur Verfugung gestellt. In diesem Falle treten in den Teilzeiten der Schalter /Vj, Ni und /Vi2 entsprechend den Abtastleitungen ΛΊ, Xi und Xn Impulse auf. Inder Periode Tt wird ein Impuls Λ/ider Ausgangsleitung V15 als Kennwert /VDerzeugt.

Bei der vorstehend beschriebenen Ausfiihrungsform sind Schalter von drei Spalten (B$, ßio, Si₅) geschlossen, und die Abtastung wird für die Erfassung nur dieser drei Spalten durchgeführt. Für die anderen 13 Spalten (0, Ii, 2, J, 4, 6, 7, 8, 9, 11, 12, 13 und 14) wird überhaupt keine Abtastzeit zur Verfügung gestellt. Wenn also der Zeittakt Φ \2 μ$ beträgt, ist die für die Abtastung einer Spalte erforderliche Zeit 12 μβ χ 16=192μ5. Die für die Abtastung von drei Spalten erforderliche Zeit beträgt 192 μβ χ 3 = 576 μς, und die Gesamtzeit für die Abtastung einschließlich der Vorbereitungsabtastzeit beträgt 576+ 192 = 768 μ5. Hieraus ergibt sich, daß im Vergleich zu 3 ms, die bei bekannten Einrichtungen, bei denen alle Schalter unabhängig von ihrem Schaltzustand abgetastet werden, erforderlich sind, beträchtlich an Abtastzeit gespart wird. Wenn die Zahl der Spalten, in denen Schalter eingeschaltet sind kleiner ist als bei dem oben beschriebenen Ausführungsbeispiel, wird die gesamte Abtastzeit weiter verkürzt. Natürlich wird die gesamte Abtastzeit verlängert, wenn die Zahl der Spalten, in denen Schalter eingeschaltet sind, verhältnismäßig groß ist. Da jedoch die Zahl der Tasten, die durch die Finger von Menschen an einer Tastatur gleichzeitig niedergedrückt werden können, begrenzt ist, kann die gesamte Abtastzeit nicht in einem solchen Ausmaß verlängert werden, daß die erfindungsgemäße Einrichtung ihren Vorteil verliert, soweit es sich um eine Einrichtung für elektronische Musikinstrumente handelt.

Wenn der Kodearterzeuger in einem elektronischen Musikinstrument verwendet wird, kann eine große Zahl von Signalen von Spezialschaltern, die für die Steuerung verschiedener musikalischer Effekte, wie Tonhöhe, Klangfarbe und Lautstärke, vorgesehen sind, in der gesparten Zeit übertragen werden. Es kann ferner aufgrund der gesparten Zeit ein langsamerer Zeittakt verwendet werden, wodurch die Halbleiteranordnung, die den Schaltungsaufbau des elektronischen Musikinstrumentes bildet, kompakt gemacht und mit verringerten Kosten hergestellt werden kann.

F i g. 6 bis 8 zeigen ein bevorzugtes Beispiel für einen Kanalpro2essor. F i g. 6 ist ein Blockdiagramm, das den Schaltungsaufbau des Kanalprozessors im einzelnen zeigt, und Fig./ und 8 sind Graphiken des Signalzustandes in den einzelnen Teilen des Prozessors.

Der Kodierer kodiert, kurz gesagt, Spaltendaten BD und Kenndaten ND (d. h. eine Spalte, zu der die niedergedrückte Tasic gehört, und eine Kennung in der Spalte, dargestellt durch eine besondere Teilzeitlage) in ein Kodewort, das eine Schalterbezeichnung der gedrückten Taste repräsentiert. Der Kanalprozessor sorgt für die Speicherung des Kodewortes in einem Kodewortspeicher (mit einer Zahl von Kanälen, die gleich der maximalen Anzahl musikalischer Töne ist, die gleichzeitig wiederzupeben sind und je einem Kanal zugeordnet werden) unter der Bedingung, daß ein Kodewort, das mit dem zu speichernden Kodewort identisch ist, noch nicht im Speicher enthalten ist, und daß zumindest ein leerer Kanal verfügbar ist.
Gemäß Fig.6 wird ein Spaltensignal BD einem

Von cinciTi

iji-ί Lfvjii€

Fig.4 zugeführt, wahrend ein Kennwert ND einem Eingangsanschluß tt des ODER-Gliedes 72 nach F i g. 5 zugeleitet wird. Wie sich aus Fig. 3 ergibt, bilden das Spaltensignal BD in einer bestimmten Spaltenzeitperiode (192 μβ) und der Kennwert ND in der nachfolgenden Spaltenzeitperiode eine Information, die eine bestimmte Schalterbezeichnung repräsentiert. Um es genauer zu sagen, die Kombinationen B^ und Nw, ßio und /Vj, ßio und Ni, ßio und Nn, und ßis und Ni in F i g. 3 repräsentieren bestimmte Schalterbezeichnungen.

Der Schalterkodierer umfaßt eine BD-ND in KC kodierende Schaltungsanordnung, die die Spaltendaten BD und Kenndaten ND aufnimmt und Kodewörter entsprechend den BD-ND-Kombinationen ausgibt.

Gemäß Fig. 6 führt ein Schieberegister 75 beim Eingang eines jeden Zeittaktimpuls Φο mit einer Periode von 1 \vs eine Verschiebung aus, wobei von einem NOR-Glied 76 alle 12μβ ein Zeittaktimpuls Φ_ο ausgestoßen wird. Dieser Zeittaktimpuls Φο wird sowohl für den Kanalprozessor und den Schalterkodierer, wie später noch beschrieben wird, als auch für den oben beschriebenen Kodeworterzeuger verwende-

Die BD-NDm KC kodierende Schaltungsanordnung schließt einen 4-Bit-Binärzähler 77 zum Zählen des Zeittaktes Φ ein. Die Überlaufinformation dieses Zählers 77 ist ein Impuls mit einer Periodendauer von 192 μ5 und wird als Synchronisierimpuls 5,0 verwendet. Die Ausgangsinformation des Zählers 77 wird einem Verzögerungsglied 80 zugeführt, das aus einem einstufigen 4-Bit-Schieberegister besteht, das durch den Zeittakt Φ gesteuert wird. Die Ausgangsinformation des Zählers 77 wird ferner einem Verknüpfungsglied 78 zugeführt, das sie nur nach Eingang des Spaltensignals BDausgibt. Demgemäß besitzt ein 4-Bit-Kodewort, das das Verknüpfungsglied 78 passiert hat, einen der Teilzeit der Spaltendaten BD entsprechenden Inhalt. Hinsichtlieh der Spalte Ss beispielsweise wird ein 4-Bit-Wort von 0101 einer Selbsthalte-Schaltung 79 zugeführt. Die Selbsthalte-Schaltung 79, die eine Ausbildung ähnlich der Selbsthalte-Schaltung 3-B₀ gemäß Fig.4 besitzt, ist für die Selbsthaltung des 4-Bit-Wortes vorgesehen.

Die Selbsthalte-Schaltung 79 hält das von dem Verknüpfungsglied 78 im Zeittakt Φ zugeführte Signal in Umlauf und löscht das Signal nach dem Eintreffen des Synchronisationsimpulses S₃O. Die Ausgangsinfarmavon der Selbsthalte-Schaltung 79 wird einer Abtast- und Halteschaltung 81 zugeführt Diese führt der Selbsithalte-Schaltung 79 einer Identitätsschaltung 82 ein Kodewort BC zu, verzögert dieses um 12 \is (das verzögerte Kodewort ist mit BC bezeichnet) und führt

es einer Eingabe-Verknüpfungsschaltung 89a eines Kodewortspeichers 89 zu. Die Abiast- und Halteschaltung 81 setzt die Zuführung eines besonderen Spaltenwortes BC entsprechend dem dem Eingangsanschluß /, zugeführten Spaltenwert BD zur Eingangs-Verknüpfungsschaltung 89a während einer Spaltenzeitperiode fort, die unmittelbar einer Spaltenzeitperiode folgt, in der der erste Spaltenwert dem Eingangsanschluß t_a zugeführt wird. Das Kodewort NC des I2^s-Verzögcrungsgliedes 80 stellt ein Kennwort dar, welches aufeinanderfolgend seinen Inhalt alle 12μ5 während der Zuführung eines Schalterwortes BC ändert. Das Kennwort NCwird auch der Eingangs-Verknüpfungsschaltung 89a zugeführt. Eine Kombination von Spaltenwort BCund Kennwort NCwird nächstehend als Schalterwort KC bezeichnet. Aus der vorstehenden Beschreibung ergibt sich, daß das Schaiierwort Ä.'Caiie Schalter einer bestimmten Spalte in zeitlicher Folge kennzeichnet.

Das Kennwort NC des Zählers 77 wird zusammen mit dem Spaltenwort BC* einer Identitätsschaltung 82 zugeführt. Das Kennwort NC und das Spaltenwort BC werden miteinander zur Bildung eines Schalterworles KC kombiniert. Das oben beschriebene Schalterwort KCwird durch Verzögerung des Schalterwortes KC umd um 12 μ5 erzielt. Das Schalterwcrt KC hat daher denselben Inhalt wie das Schalterwort KC, ist aber zeitlich um 12 μ5 verzögei .

Der Schalterwortspeicher besteht aus einem Schieberegister, das durch den Zeittakt Φο gesteuert ist und Kanäle in einer Anzahl enthält, die gleich der maximalen Zahl von Tönen ist, die gleichzeitig wiederzugeben sind (bei vorliegendem Beispiel 12), wobei jeder Kanal aus 8 Bit besteht. Die Eingangs-Verknüpfungsschaltung 89a und die Rückführungs-Verknüpfungsschaltung 89b sind an der Eingangsseite des Tastenwortspeichers 89 eingefügt. Wenn die Rückführungs-Verknüpfungsschaltung 89b erregt ist (d.h. Signal RKC= 1), läßt sie die Ausgangsinformation des Schalterwortspeichers 89 auf dessen Eingangsseite zurücklaufen, wodurch die in den entsprechenden Kanälen des Schalterwortspeichers gespeicherten Tastenwörter wiederholt und zeitlich gestaffelt ausgegeben werden. Die Eingangs-Verknüpfungsschaltung 89a wird erregt, wenn ihr eine Eingangsinformation IKC zugeführt wird, um ein Schalterwort KC in einen leeren Kanal des Schalterwortspeichers 89 einzuschleusen, wie im einzelnen später beschrieben wird.

Die Schalterwörter, die im Schalterwortspeicher gespeichert sind, können durch Schließen der Rückführungs-Verknüpfungsschaltung 89b zu einer geeigneten Zeit gelöscht werden.

Der Kanalprozessor überprüft während einer Periode von 12 μβ, während der die Kenndaten ND dem Eingangsanschluß fj, zugeführt werden, ob ein dem Spaltensignal BD und den Kenndaten ND entsprechendes Schaltenvort mit einem in dem Schalterwortspeicher gespeicherten Schalterwort übereinstimmt Wenn keine Übereinstimmung vorliegt und wenigstens ein leerer Kanal in dieser 12^s-Periode verfügbar ist, liefert der Kanalprozessor einen Zugangsbefehi an die Eingangs-Verknüpfungsschaltung 89a, aufgrund der das Schalterwort KC, das dem Spaltensignal BD und den Kenndaten ND entspricht, im ersten verfügbaren Speicher gespeichert wird.

Dieser Vorgang wird nachstehend im einzelnen beschrieben. Wenn die Kenndaten ND zugeführt werden, stellt das zu dieser Zeit erzeugte Kennwort NC eine Teilzeit der Kenndaten ND dar, d. h. die besondere Kennung. Das zu dieser Zeit erzeugte Schalterwort KC stellt demgemäß einen dem Blocksignal BD und den Kenndaten ND entsp-echerulen Schalter dar. Eine Endstufenausgangs'iformation MKC des Schalterwortspeichers 89 wird alle 1 μ5 der Identitätsschaltung 82 zugeführt. Während einer Periode von 12 μ5, während der die Kenndaten ND zugeführt werden, werden die Ausgangsinformationen aller Kanäle des Schalterwortspeichers 89 der Identitätsschaltung 82 zugeführt. Die Identitätsschaltung 82 vergleicht das Schalterwort KC mit der Schalterworth;isgangsinformation MKC und bildet ein Übereinstimmungssignal EQ* (=1), wenn sie miteinander übereinstimmen. Dieses Signal EQ* wird der Selbsthalte-Schaltung 83 zugeführt und darin gehalten. Dieses Signal wird danach einer Abtast- und Halteschaltung 84 zugeführt und von dieser gehalten. Die Äbtast- und Halteschaltung 84 liefert während einer 12^is-Periode unmittelbar im Anschluß an eine 12^s-Periode, in der das Signal EQ* anstand, ein Signal REG. Dieses Signal REG wird in einem Inverter 85 invertiert und danach einem UND-Glied 86 zugeführt. Die Kenndaten ND werden durch °ine 12ns-Verzögerungsschaltung 87 verzögert und danach dem UND-Glied 86 als Signal KD zugeführt. Das UND-Glied erhält ferner die Endstufen-Ausgangsinformation MKC des Schalterwortspeichers 89 über ein NOR-Glied 88. da der Inverter 85 eine Ausgangsinformation »0« erzeugt, wenn das Signal EQ* ansteht, ist die Ausgangsinformation des UND-Gliedes 86 »0«, d. h., es wird kein Zugangsbefehl geliefert.

Wenn während der Zuführung der Kenndaten ND kein Signal EQ* ansteht, wird das Signal REG in der nachfolgenden 12^is-Periode nicht erzeugt, so daß dem UND-Glied 86 eine Ausgangsinformation »1« des Inverters 85 zugeführt wird. Das NOR-Glied 88 ist vorgesehen, um zu prüfen, ob ein leerer Kanal im Schalterwortspeicher 89 vori'anden ist. Wenn ein leerer Kanal vorhanden ist, sind alle Stellen des Signals MKC »0«, und die Ausgangsinformationen des NOR-Gliedes 88 ist demgemäß »1« nur während 1 μς, in der der leere Kanal erfaßt wird. Dadurch kann das UND-GIi-. 1 ein »1 «-Signal bilden, das der Eingangs-Verknüpfungsschaltung 89a als Zugangsbefehl IKC zugeführt wird. Dieser Zugangsbefehl IKC wird auch der Abtast- und Halteschaltung 84 zugeführt und darin zur Erzeugung des oben beschriebenen Signals REG festgehalten. Das UND-Glied 86 liefert während einer Periode unmittelbar nach dem Zugangsbefehl IKCb'u, zur Erzeugung des nächsten Zeittaktimpulses Φ keinen Zugangsbefehl. Diese Anordnung wird benutzt, damit das Schalterwort KC nur in den zuerst verfügbar gewordenen leeren Kanal gespeichert wird.

Das Schalterwort KC, das der Eingangs-Verknüpfungsschaltung 89a zugeführt wird, wenn der Zugangsbefehl IKC der Eingangs-Verknüpfungsschaltung 89a zugeführt wird, ist ein Schalterwort, das dem speziellen Spaltensignal BD und den Kenndaten ND entspricht, weil KC durch Verzögerung des Schalterwortes KC um 12 μβ erzielt wird.

Die Funktionen des Kanalprozessors bei der Zuführung des Spaltensignals ßs und des Kennwertes Nn sollen unter Bezugnahme auf die an den einzelnen Teilen des Kanalprozessors auftretenden Impulsformer! der Signale beschrieben werden, wie sie in F i g. 7 und 8 dargestellt sind.

Das Wort NC, d. h. die Ausgangsinformation des Zählers 77, zu der Zeit, wenn das in Fig. 7(a)

dargestellte Spaltensignal Bs während der Spaltenzeitperiode T, zugeführt wird, ist 0101, wie in Fig.7(c) dargestellt ist Dieses Wort NC wird der Selbsthalte-Schaltung 79 zugeführt und danach zur Abfrage (sample-held) in der Abtast- und Halteschaltung 81 festgehalten. Die Ausgangsinformation BC der Abtast- und Halteschaltung 81 während einer nachfolgenden Spaltenzeitperiode T₂ ist daher 0101, wie in Fig.7(e) dargestellt ist. Wenn der Kennwert Mi dem Anschluß t_b während der Spaltenzeitperiode T₂ zugeführt wird, wie in F i g. 7(b) dargestellt ist (die Periode, während der der Kennwert Mi zugeführt wird, ist nachstehend mit tu bezeichnet), ist das Ausgangswort NC des Zählers 77 10! 1 [F i g. 7(c)]. Das der Identitätsschaltung 82 während der Zeitperiode tu zugeführte Wort KC ist demgemäß 01011011. Da das Wort NC, das von der 12-us-Verzögerungsschaltu-ις 80 geliefert wird, und das Wort BQ das die Halteschaltung 81 liefert, durch Verzögerung der Wörter NC und BC um 12 us entstanden sind, wie in F i g. 7(d) und 7(f) dargestellt ist, ist der Inhalt des Schalierwortes KC in einer nachfolgenden Zeitperiode /υ 01011011. In der vorstehend beschriebenen Art kann der Schalterkodierer die Kodewörter KC, KQ die entsprechend dem Spaltensignal BDund dem Kennwert ND kodierte Teilzeiten besitzen, erzeugen.

F i g· 7(g) zeigt die Ausgangsinformation KD der 12^s-VerzögerungsschaItung 87. Diese Ausgangsinformation KD wird durch Verzögerung der Kenndaten ND um ^ι.2μ5 erzielt F i g. 8(a) — 8(k) veranschaulichen die Kenndaten ND, KD, das Schalterwort KC, das Ausgangssignal MKCdes Schalterwortspeichers 89, das Koinzidenzsignal EQ*, das Signal REG und den Zugangsbefehl /KC während der 12^s-Zeitperioden tu und ii2· In der folgenden Beschreibung wird die Erzeugung des Zugangsbefehls unter Bezugnahme auf F i g. 8 erläutert.

Es sei angenommen, daß Schalterwörter, wie sie in F i g. 8(d) dargestellt sind, im ersten bis elften Kanal des Schalterwortspeichers 89 gespeichert sind. Im dargestellten Fall stimmt das Schalterwort 01011011, das im vierten Kanal des Schalterkodespeichers 89 gespeichert ist. mit dem /CC=01011011 überein. Die Identitätsschaltung 82 liefert daher ein Koinzidenz-Signal EQ*, wie in Fig.8(c) dargestellt ist. Das Koinzidenz-Signal hält sich selbst in der Selbsthalte-Schaltung 83 und wird danach während der nächsten Periode f₎₂ zur Abfrage in der Halteschaltung 84 festgehalten, so daß das Signal REG, das in Fig.8(f) dargestellt ist, von der Halteschaltung 84 erzeugt wird. Dieses Signal REG wird durch den Inverter 85 invertiert, und das invertierte Ausgangssignal »0« wird dem UND-Glied 86 zugeführt, was zur Folge hat, daß an die Eingabe-Verknüpfungsschaltung 89a kein Zugangsbefehl gegeben wird. Es wird also, anders gesagt, kein Schalterwort KC einem leeren Kanal des Schalterwortspeichers 89 zugeteilt, unabhängig davon, daß der siebte bis zwölfte Kanal des Schalterwortspeichers 89 leer ist, weil das Schalterwort, das mit dem Schalterwort KC übereinstimmt, bereits im vierten Kanal gespeichert ist.

Wenn Schalterwörter, wie sie in F i g. 8(h) dargestellt sind, in den verschiedenen Kanälen des Schalterwortspeichers 89 gespeichert sind, gibt es unter ihnen kein Schalterwort, das mit dem Schalterwort KC übereinstimmt Die Identitätsschaltung 82 liefert daher kein Koinzidenz-Signal EQ*. Andererseits liefert das NOR-Glied 88 ein »1 «-Signal, wenn der erste leere Kanal (der siebte Kanal im vorliegenden Beispiel) dann belegt wird. Das UND-Glied 86 erzeugt daraufhin ein* Zugangsin struktion IKQ wie in Fig.8(k) dargestellt ist Dadurch kann die Eingabe-Verknüpfungsschaltung 89a des Schalterwortspeichers 89 das Schalterwort AlC=OIOI 1011 in den siebten Kanal des Speichers einschleusen. Der Zugangsbefehl wird auch der

Halteschaltung 84 zugeführt und darin gehalten, so daß das Signal REG während der Zeitperiode f* erzeugl wird, wie in F i g. 8(j) dargestellt ist Der Zugangsbefehl IKC wird demgemäß während dieser Zeitperiode h nicht erzeugt Diese Schaltung wird benutzt, um die Speicherung eines neuen Schalterwortes in nur einem leeren Kanal sicherzustellen.

Die Arbeitsweise des Schalterwortkodierers und des Kanalprozessors wurde bezüglich des Spaltensignals B₃ und des Kennwertes Mi beschrieben. Schalterwortko-

2s dierer und Kanalprozessor arbeiten in gleicher Weise bei allen anderen Spaltendaten und Kennwerten. Wie in F i g. 3 dargestellt ist, wird in der Spaltenzeitperiode T₂ in der der Kennwert Mi zugeführt wird, auch das nächste Spaltensignai Bio zugeführt Die Zuführung des Spaltensignals Bio läßt jedoch die Selbsthalte-Schaltung 79 lediglich eine entsprechende Zählerausgangsinformation während der Spaltenzeitperiode T₂ halten, ohne daß irgendeine Änderung in den Zustand des Impuls-Diagramms nach F i g. 7 gebracht wird. Die Arbeitswei- se des Kanalprozessors wird mit Bezug auf da: Spaltensignal B₅ und den Kennwert Mi überhaupt nicht beeinflußt. Obwohl folglich die Spaltendaten Bs, Bi₀, B₁; und die Kennwerte Mi, N₃, Nj, Nu, N₃ nacheinandei dem Schalterwortkodierer zugeführt werden, wcrder der Kodiervorgang für das Schalterwort durch der

Schalterwortkodierer und der Schalterwortzuteilungs Vorgang des Kanalprozessors in einer Zeitperiode T₁+ T₂+T₃+ T₄ ganz abgeschlossen. Die vorstehende Beschreibung bezieht sich vor allen-

auf den Fall, daß die Schalteranordnung gemäß dei Erfindung in ein elektronisches Musikinstrument eingebaut ist. Das Gebiet, in dem die Erfindung Anwendung findet, ist nicht hierauf begrenzt; die erfindungsgemäße Schalteranordnung kann vielmehr in andere Digital-Sy· sterne eingebaut werden. Wenn beispielsweise die erfindungsgemäße Schalteranordnung in einen Einbau teil eines Computers eingebaut wird, können EIN-AUS Informationen von Schaltern mit Hilfe einer geringer Anzahl von Eingabeleitungen und in einer sehr kurzer Zeit in den Computer übertragen werden. Dei Kanalprozessorteil der erfindungsgemäßen Schalleran Ordnung kann auch mit Vorteil für eine Eingabe regello: zugeführter Signale in einen Speicher mit einei bestimmten Anzahl von Kanälen benutzt werden.

Hierzu 8 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Einrichtung zur Erzeugung eines digitalen Kodewortes zur Kennzeichnung eines Schalters in einer Schalteranordnung, bei der die Schalter in Matrixform geschallet sind und ein Multiplexer die einzelnen Matrixzeilen, von denen jede aus mehreren Schaltern besteht, die sämtlich verschiedenen Matrixspalten angehören, nacheinander aufruft, und bei dem die Schaltzustände sämtlicher Matrixzeilen nacheinander innerhalb einer Abtastperiode an einen Speicher ausgegeben werden, dadurch gekennzeichnet, daß eine Schaltung (3, 4) vorgesehen ist, die innerhalb einer ersten Abtastperiode (T₀) feststellt, welche Matrixspalten ein Ausgangssignal liefern, und daß in einem Schaltnetz (7), das für jede Matrixspalte ein Verknüpfungsglied (71) enthält, nurdie Verknüpfungsglieder derjenigen Matrixspalten, die ein Ausgangssignai liefern, für je eine Abtastperiode (T₂, T₃, T₄) zur Ermittlung geschlossener Schalter geöffnet werden.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (3) für jede Matrixspalte eine Speicherstelle (3- B₀ bis 3-3₎₅) enthält, die am Schluß der ersten Abtastperiode (To) angibt, ob mindestens ein der Matrixspalte angehörender Schalter geschlossen ist, daß der Speicher (3) mit einer Ausleseeinheit (4) verbunden ist, die in jeder der nächstfolgenden Abtastperioden (T₁, T₂, T₃) den Inhalt einer der Speicher.itellen :i-;s Speichers (3) in einer dieser Speicherstelle entsprechenden Teilzeit der Abtastperiode als Matrixspalte'-kennung ausgibt (Signal BD), und daß die Matrixspaltenkennung einer jeden Matrixspalte, in der ein Schalter geschlossen ist, für eine Abtastperiode (T) das Schaltnetz (7) öffnet, das die in dieser Matrixspalte enthaltenen Daten (WDjausgibt

3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ausleseeinheit (4) ein Schieberegister (41) enthält, dessen parallele Eingangsanschlüsse mit den Ausgängen des Speichers (3) verbunden sind und das in dem Takt (Φ) des Aufrufs der einzelnen Matrixzeilen fortgeschaltet wird, und daß der Serienausgang (BDO) des Schieberegisters (41) mit einer Logikschaltung (42) verbunden ist, die während einer Abtastperiode (T) stets nur den ersten zugeführten Impuls durchläßt und die nachfolgenden Impulse in das Schieberegister (41) zurückführt.

4. Einrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Signale der Matrixspaltenkennung (BD) und der Matrixspalteninhalt (ND) einer Kodiereinrichtung (Fig.6) zugeführt werden, die ein entsprechendes mehrstelliges digitales Kodewort (N_x, N₂, N₃, /V₄, B_x, B₂, B₃, S₄) erzeugt.

5. Einrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Kodiereinrichtung einen im Takt (Φ) des Aufrufs der Matrixzeilen gesteuerten mehrstelligen Binärzähler (77) enthält, der an eine um eine Abtastperiode verzögernde Verzögerungsschaltung (80) angeschlossen ist und dessen Ausgang mit einem mehrstelligen Schaltnetz (78), einer Selbsthalte-Schaltung (79) und einer um eine Abtastperiode verzögernden Sample-Halteschaltung (81) verbunden ist, und daß das Ausgangssignal des Zählers (77) und das Ausgangssignal der

Sample-Halteschaltung (81) zu einem kombinierten Kodewort, das einen geschlossenen Schalter repräsentiert, zusammengefaßt sind.

6. Einrichtung nach Anspruch 5, gekennzeichnet durch einen mehrkanaligen Kodewortspeicher (89), der im Takt (Φ) der Fortschaltung der Matrixzeilen getaktet ist und mehrere unterschiedliche Schulterkodeworte speichert und durch einen Kanalprozessor (82, 83, 84), der das von der Kodiereinrichtung gelieferte Schalterkodewort (KC) in einen leieren Kanal des Kodewortspeichers (89) nur dann einspeichert, wenn ein identisches Schalterkodewort in diesem Speicher noch nicht enthalten ist

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der Kanalprozessor eine Identitätsschaltung (82) zur Feststellung einer Koinzidenz zwischen dem Schalterkodewort (KC*) und einem der in den einzelnen Kanälen des Kodewortspeichers (89) gespeicherten Schalterkodewörter aufweist sowie eine Schaltungsanordnung (85) zur Erfassung leerer Kanäle in dem Kodewortspeicher (89), eine Selbsthalte- und Sarnple-Halteschaltung (83,84) zum Halten eines von der Identitätsschaltung (82) während einer nachfolgenden Schaltzeit erzeugten Koinzidenzsignals, eine Verzögerungsschaltung (87) zur Verzögerurig des Matrixspalteninhalts (ND) um eine Schalterzeit und eine logische Schaltung (85, 86, 88), die mit den Ausgängen der Selbsthalte- und Sample-Halteschaltung (83, 84), der Schaltung (88) zur Erfassung leerer Kanäle und der Verzögerungsschaltung (87) verbunden ist und bei Vorhandensein eines freien Kanals und bei Nichtbestehen von Koinzidenz des neuen Kodewortes mit einem bereits gespeicherten Kodewort in der nachfolgenden Abtastperiode (T) ein Eingabesignal an eine Eingabe-Verknüpfungsschaltung (89a) liefert, die das neue Kodewort in den Kodewortspeicher (89) eingibt