Nothing Special   »   [go: up one dir, main page]

DE19543427C2 - Chipmodul, insbesondere zum Einbau in eine Chipkarte - Google Patents

Chipmodul, insbesondere zum Einbau in eine Chipkarte

Info

Publication number
DE19543427C2
DE19543427C2 DE19543427A DE19543427A DE19543427C2 DE 19543427 C2 DE19543427 C2 DE 19543427C2 DE 19543427 A DE19543427 A DE 19543427A DE 19543427 A DE19543427 A DE 19543427A DE 19543427 C2 DE19543427 C2 DE 19543427C2
Authority
DE
Germany
Prior art keywords
chip
contact layer
module according
contact
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19543427A
Other languages
English (en)
Other versions
DE19543427A1 (de
Inventor
Detlef Houdeau
Peter Stampka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19543427A priority Critical patent/DE19543427C2/de
Priority to PCT/DE1996/002194 priority patent/WO1997019463A2/de
Publication of DE19543427A1 publication Critical patent/DE19543427A1/de
Application granted granted Critical
Publication of DE19543427C2 publication Critical patent/DE19543427C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743—External electrical contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung bezieht sich auf ein Chipmodul, insbesondere zum Einbau in eine Chipkarte mit einer aus elektrisch leiten­ dem Material gefertigten Kontaktschicht mit mehreren Kontak­ telementen und einem Halbleiterchip mit auf der Hauptfläche des Halbleiterchips angeordneten Chipanschlüssen, die jeweils elektrisch mit einem Kontaktelement der Kontaktschicht ver­ bunden sind, wobei auf der dem Halbleiterchip zugewandten Oberfläche der elektrisch leitenden Kontaktschicht eine dünne Isolationsfolie aus elektrisch isolierendem Material vorgese­ hen ist, welche sowohl auf ihrer der Kontaktschicht zugewand­ ten Vorderseite als auch auf ihrer der Kontaktschicht abge­ wandten Rückseite eine Haft- bzw. Klebefunktion besitzt.
Ein Chipmodul nach dem Oberbegriff des Anspruchs 1 ist bei­ spielsweise aus der EP 0391790 A1, DE 42 32 625 A1, FR 2673041 A1, US 5,304,513, EP 0527438 A2 sowie US 4,674,175 bekannt geworden. Weitere Chipanordnungen, deren Isolationsfolie ebenfalls unter Druck- und Temperatureinwirkungen auf einen Träger aufgebracht wird, sind aus der US 5,221,642 und US 5,140,404 bekannt.
Die Anwendungsmöglichkeiten von in der Regel im Scheckkarten­ format ausgebildeten Chipkarten sind aufgrund einer hohen funktionalen Flexibilität äußerst vielseitig geworden und nehmen mit der steigenden Rechenleistung und Speicherkapazi­ tät der verfügbaren integrierten Schaltungen weiterhin zu. Neben den derzeit typischen Anwendungsfeldern solcher Chip­ karten in der Form von Krankenversichertenkarten, Gleitzei­ terfassungskarten, Telefonkarten ergeben sich zukünftig ins­ besondere Anwendungen im elektronischen Zahlungsverkehr, bei der Zugriffskontrolle auf Rechner und bei geschützten Daten­ speichern. Es gibt heute verschiedene Möglichkeiten, Chipkar­ ten herzustellen. Bei den meisten Verfahren wird der eigent­ liche Halbleiterchip zunächst auf ein Chipmodul montiert, der auch die zumeist vergoldeten Kartenkontakte beinhaltet. Üblicherweise werden die Chipmodule auf einem Endlosband bezie­ hungsweise Endlosgrundträger gefertigt, anschließend werden die einzelnen Chipmodule ausgestanzt und in die Chipkarte ge­ bracht. Bei dieser Methode findet keine direkte Befestigung des Chips in der Karte statt, was den Vorteil besitzt, dass die Biegekräfte weitgehend vom Chip abgehalten werden, die bei einer mechanischen Belastung der Chipkarte entstehen kön­ nen. Bei der Herstellung von Chipmodulen wird derzeit am häu­ figsten das sogenannte Draht-Bond-Verfahren angewendet, bei dem die Chipanschlüsse des die eigentliche elektronische Schaltung tragenden Halbleiterchips mit dünnen Bonddrähten mit den einzelnen Kontaktelementen der Kontaktschicht verbun­ den werden. Der Halbleiterchip selbst wird entweder unmittel­ bar auf die Kontaktschicht oder über eine isolierende Zwi­ schenschicht auf die Kontaktschicht geklebt, wobei bei den zum Einsatz kommenden Chipklebstoffen, die in der Regel in flüssiger oder zähflüssiger Konsistenz aufgetragen werden, der Nachteil besteht, dass bei ungeeigneter Dosierung oder bei Prozeßunregelmäßigkeiten Produktionsausfälle resultieren können. Bei einer zu hohen Dosierung des aufgetragenen Chip­ klebstoffes besteht beispielsweise die Gefahr, einige für die Bondkontaktierung notwendigen Bondlöcher zu verkleben, wo­ durch sie unbrauchbar werden, wohingegen bei einer zu gerin­ gen Dosierung des Klebstoffes eine unzureichende Chipfixie­ rung auf der Zwischenschicht bzw. der metallischen Kontakt­ schicht erfolgen kann. Außerdem besteht bei einem Auftrag von flüssigem Chipklebstoff die Gefahr einer Veränderung der Form und Lage der benötigten Bondlöcher, was wiederum zu erhöhten Produktionsausfällen führen kann oder eine höhere Prozeßkon­ trolle erforderlich macht. Zum Schutz gegen Umwelteinflüsse werden der Halbleiterchip und die Bonddrähte durch eine Ver­ gußmasse abgedeckt. Der Vorteil dieses Herstellungsverfahrens liegt an sich darin, dass es sich weitgehend an das in der Halbleiterindustrie übliche Verfahren zur Verpackung von Chips in Standardgehäusen anlehnt, und dadurch preisgünstiger ist. Der Nachteil bei diesem Verfahren liegt weiterhin darin, dass sowohl die Bauhöhe wie auch die Länge und Breite des Mo­ duls deutlich größer ausfallen als beispielsweise beim sogenannten TAB-Modul, bei dem die Anschlußflächen (Pads) des Halbleiterchips mit galvanisch aufgebrachten metallischen Höckern versehen sind, die zur unmittelbaren Befestigung der elektrisch leitenden Kontaktflächen durch Lötverbindung die­ nen, und somit eine Abdeckung von Bonddrähten nicht erforder­ lich ist. Für den Einbau des Chipmoduls in die Chipkarte ha­ ben sich derzeit drei verschiedene Verfahren durchgesetzt, das Laminierverfahren, das Einsetzen in gefräste Hohlräume, sowie das Montieren in fertig gespritzte Karten. Bei sämtli­ chen Einbauverfahren besteht beim Kartenhersteller der Nach­ teil, Chipmodule mit unterschiedlichen Baugrößen, die aus der unterschiedlichen Chipfläche des verwendeten Halbleiterchips resultieren, in die Karte einsetzen zu müssen. Die aufgrund von unterschiedlichen Chipflächen von typischerweise etwa 1 mm2 bis 20 mm2 resultierende Modulvielfalt führt auch beim Modulhersteller zu erhöhten Materialkosten aufgrund einer verringerten Abnahmemenge pro Modulvariante und zu einem er­ höhten Logistikaufwand. Beim Kartenhersteller ergeben sich aufgrund der unterschiedlichen Modultypen verschiedene Abmes­ sungen der Kartenhohlräume für den Einbau des Moduls und da­ mit erhöhte Werkzeugkosten bzw. Verfahrenskosten. Statt flüs­ sigen Klebstoff können auch Klebefolien eingesetzt werden, jedoch kann bei Verwendung von herkömmlichen Klebefolien auf Temperatureinwirkung nicht verzichtet werden.
Der Erfindung liegt die Aufgabe zugrunde, ein universell ver­ wendbares Chipmodul zur Verfügung zu stellen, welches unab­ hängig von der Chipgröße des jeweils verwendeten Halbleiter­ chips bei einer hohen Zuverlässigkeit und ausreichenden Le­ bensdauer einfacher und damit kostengünstiger herstellbar ist, ohne das Chipmodul bei seiner Herstellung unnötigen Tem­ peratureinflüssen auszusetzen.
Diese Aufgabe wird durch ein Chipmodul gemäß Anspruch 1 ge­ löst.
Erfindungsgemäß ist vorgesehen, dass auf der dem Halbleiter­ chip zugewandten Oberfläche der elektrisch leitenden Kontaktschicht eine dünne Isolationsfolie aus elektrisch isolieren­ dem Material vorgesehen ist, welche sowohl auf ihrer der Kon­ taktschicht zugewandten Vorderseite als auch auf ihrer der Kontaktschicht abgewandten Rückseite eine Haftfunktion be­ sitzt, wobei die Haftfunktion des Materials der dünnen Isola­ tionsfolie von einem auf die dünne Isolationsfolie ausgeübten mechanischen Druck abhängt. Der dünnen Isolationsfolie kommt neben der Wirkung einer elektrisch isolierenden Schicht zwi­ schen Halbleiterchip und/oder Stützrahmen und Kontaktschicht dem Prinzip der Erfindung folgend gleichzeitig eine die Ver­ bindung zwischen Halbleiterchip und Kontaktschicht gewährlei­ stende Funktion zu. Hierbei ermöglicht die dünne Isolations­ folie zum einen eine möglichst vollflächig gute Haftung zur metallischen Kontaktschicht und zum anderen auf der dieser gegenüberliegenden Seite eine gute Haftung zum Halbleiterchip bzw. zum Epoxytape bzw. dem Stützrahmen. Durch die Haftver­ bindung zum Halbleiterchip bzw. zur Metallschicht vermittels der dünnen Isolationsfolie kann das Modul bei einer hohen Zu­ verlässigkeit und ausreichenden Langzeitstabilität schnell und einfach hergestellt werden. Bei der dünnen Isolationsfo­ lie kommt dieser die Wirkung einer auf Druck empfindlichen Haftschicht dergestalt zu, dass der während des Auflaminie­ rens der Kontaktschicht und des Epoxytapes bzw. des Stützrah­ mens erzeugte Walzendruck eine zur Kraftwirkungslinie bzw. -richtung senkrecht erzeugte Scherspannung in der druckemp­ findlichen Isolationsfolie erzeugt. Die Haftschicht wird in dieser Richtung durch eine entsprechende Ausrichtung von Mo­ lekülketten innerhalb der Haftschicht mikroplastisch. Dies reicht aus, um eine Mikroformgebung und damit Anpassung der Oberfläche der Haftschicht zum jeweiligen Verbindungspart­ ner zu erzeugen und somit eine ausreichende Haftfestigkeit zu gewährleisten. Der Einsatz der dünnen Isolationsfolie als Haftschicht für den Halbleiterchip bzw. den Stützrahmen erüb­ rigt die Aufbringung eines weiteren Klebemittels, insbesonde­ re eines solchen von flüssiger Konsistenz.
Als geeignetes Material für die dünne Isolationsfolie mit solchen druckempfindlichen Hafteigenschaften kommt insbeson­ dere ein Acrylat und/oder einen Naturstoff, insbesondere Kau­ tschuk, und/oder ein Silicon, und/oder ein Styrol-Copolymeri­ sat, insbesondere ein Butadien, und/oder ein Isopren in Fra­ ge.
Die als Haftschicht wirkende Isolationsfolie kann bei einer besonders einfachen Ausführung einlagig ausgebildet sein. Darüber hinaus kann bei einer weiteren Ausführung der Erfin­ dung die dünne Isolationsfolie auch einen Mehrlagenaufbau aufweisen. Bei einer solchen Anordnung kann die dünne Isola­ tionsfolie aus zwei Haftlagen und einer zwischen den Haftla­ gen angeordneten mittleren Trägerlage bestehen. Hierbei kann die Trägerlage aus einem hochtemperaturstabilen Kunststoffma­ terial, insbesondere einem Thermoplast-Material hergestellt sein.
Weiterhin kann vorgesehen sein, dass auf der der Kontakt­ schicht abgewandten Rückseite der dünnen Isolationsfolie der Halbleiterchip und/oder ein insbesondere am Randbereich der Kontaktschicht angeordneter und den Halbleiterchip umgebender Stützrahmen aus elektrisch isolierendem Material durch Haft­ verbindung befestigt ist.
Bei einer weiterhin bevorzugten Ausführung des Chipmoduls kann vorgesehen sein, dass die zwischen der elektrisch lei­ tenden Kontaktschicht und dem Halbleiterchip vorgesehene dün­ ne Isolationsfolie mit einer Vielzahl von Bondlöchern verse­ hen ist, bei welcher die Bondlöcher hinsichtlich deren Anord­ nung, Form, Anzahl, sowie Zuordnung zu einem bestimmten Kon­ taktelement der Kontaktschicht derart beschaffen sind, dass bei einer beliebigen Lage und insbesondere beliebigen Grund­ fläche des befestigten Halbleiterchips eine Kontaktierung der Chipanschlüsse vermittels der Bonddrähte mit einem jeweils zugehörenden Kontaktelement der Kontaktschicht unter Berück­ sichtigung der geltenden Montagevorschriften der Bonddrähte bewerkstelligt werden kann. Diese Ausführung der Erfindung ermöglicht ein universell einsetzbares Modul mit einheitli­ chen äußeren Abmessungen, welche unabhängig sind von der Grö­ ße des jeweils verwendeten Halbleiterchips. Dadurch können sowohl bei der Herstellung des Chipmoduls, als auch beim Ein­ bau des Moduls in die Chip karte erhebliche Fertigungskosten eingespart werden und der Logistikaufwand in beiden Bereichen verringert werden.
Hierbei kann insbesondere vorgesehen sein, dass die dünne Isolationsfolie außer an den Stellen der Bondlöcher noch an der Stelle des am Chipmodul zu befestigenden Halbleiterchips ausgestanzt ist. Ansonsten kann vorgesehen sein, dass die Isolationsfolie über die gesamte Fläche der Kontaktschicht annähernd durchgehend geschlossen ausgebildet ist. Das erfin­ dungsgemäße Chipmodul kann bei allen derzeit im Einsatz be­ findlichen Kontaktschichten nach ISO-Standard verwendet wer­ den, wobei derzeit hauptsächlich eine Anzahl von sechs oder acht Kontaktelementen üblich ist.
Bei einer besonders bevorzugten Ausführung der Erfindung ist vorgesehen, dass die zwischen der elektrisch leitenden Kon­ taktschicht und dem Halbleiterchip vorgesehene dünne Isolati­ onsfolie pro zugeordnetem Kontaktelement wenigstens zwei Bondlöcher aufweist. Erforderlichenfalls kann in Abhängigkeit der in der Regel nach ISO-Standards vorbestimmten Anordnung und Geometrie des Kontaktfeldes mit den Kontaktelementen und in Abhängigkeit der tatsächlich verwendeten Chiptypen unter Berücksichtigung der gängigen Montagevorschriften hinsicht­ lich der Bonddrähte, die eine maximale Länge der Bonddrähte vorschreiben, die genaue Geometrie, Anordnung und Anzahl der Bondlöcher für jedes Kontaktelement der Kontaktfläche unter­ schiedlich gestaltet sein.
Bei einer bevorzugten Ausführung der Erfindung kann vorgese­ hen sein, dass ein insbesondere am Randbereich der Kontakt­ schicht vermittels der dünnen Isolationsfolie verbundener und den Halbleiterchip umgebender Stützrahmen aus elektrisch iso­ lierendem Material vorgesehen ist. Der Stützrahmen kann insbesondere aus einem Glasepoxymaterial hergestellt sein und vorzugsweise eine Stärke von bis zu 125 µm besitzen.
Darüber hinaus kann insbesondere bei großflächigen und da­ durch bruchempfindlicheren Halbleiterchips zusätzlich ein den Chip umgebender Versteifungsrahmen auf der Isolationsfolie durch Haftverbindung befestigt sein.
Gegenüber den verwendeten Schicht stärken der metallischen Kontaktschicht und des Stützrahmens aus elektrisch isolieren­ den Material kann die zwischen der elektrisch leitenden Kon­ taktschicht und der Halbleiterschicht angeordnete dünne Iso­ lationsfolie eine wesentlich geringere Gesamtstärke besitzen, beispielsweise von deutlich weniger als 30 µm, solange eine ausreichende elektrische Isolationswirkung der Isolationsfo­ lie gegeben ist, falls die Isolationsfolie direkt unter dem Halbleiterchip nicht ausgestanzt ist.
Weitere Merkmale, Vorteile und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausfüh­ rungsbeispielen anhand der Zeichnung. Es zeigt:
Fig. 1 eine schematische Schnittansicht des in einen Karten­ körper eingesetzten Chipmoduls gemäß einem Ausfüh­ rungsbeispiel der Erfindung; und
Fig. 2 eine schematische Draufsicht eines Chipmoduls gemäß einem weiteren Ausführungsbeispiel der Erfindung.
Das in den Fig. 1 und 2 dargestellte Chipmodul 1 besitzt eine in der Regel nach einem ISO-Standard mit genormten Ab­ messungen versehene und eine Stärke von etwa 30 µm bis etwa 70 µm aufweisende metallische Kontaktschicht 2 mit auf der Vorderseite mit Kontaktflächen 3 versehenen Kontaktelementen 4 und einen in dem Chipmodul zu befestigenden Halbleiterchip 7, welcher auf seiner Hauptfläche 5 der Übersichtlichkeit halber nicht näher dargestellte Chipanschlüsse bzw. Pad- Anschlußflächen besitzt, die mittels Bonddrähten 6 mit der Rückseite 8 des dem jeweiligen Chipanschlusses zugeordneten Kontaktelementes 4 elektrisch verbunden sind. Erfindungsgemäß ist vorgesehen, dass zwischen der elektrisch leitenden Kon­ taktschicht 2 und dem Halbleiterchip 7 oder einem anderen Verbindungspartner eine mit einer Vielzahl von Bondlöchern 9 versehene, dünne Isolationsfolie 10 mit Haftfunktion vorgese­ hen ist. Die Bondlöcher sind hinsichtlich Anordnung, Form, Anzahl, sowie Zuordnung zu einem bestimmten Kontaktelement 4 der Kontaktschicht 2 derart beschaffen, dass bei einer belie­ bigen Lage und Grundfläche des befestigten Halbleiterchips 7 eine Kontaktierung der Chipanschlüsse mittels der Bonddrähte 6 unter Berücksichtigung der gängigen Montagevorschrift, d. h. vorbestimmten maximalen Bonddrahtlänge, mit einem jeweils zu­ gehörenden Kontaktelement 4 der Kontaktschicht 2 bewerkstel­ ligt werden kann. Wie in den Figuren dargestellt ist die dün­ ne Isolationsfolie 10 an den Stellen der Bondlöcher 9 ausge­ stanzt. Ansonsten kann sie über die gesamte Fläche der Kon­ taktschicht 2 annähernd durchgehend geschlossen ausgebildet sein. Bei einer weiteren Ausführungsform, welche in den Figu­ ren nicht näher dargestellt ist, kann darüber hinaus die dün­ ne Isolationsfolie 10 an der Stelle des zu befestigenden Halbleiterchips 7 mit einer der Grundfläche des Halbleiter­ chips 7 entsprechenden Ausstanzung versehen sein. In diesem Fall kann der Halbleiterchip in die vorgesehene Ausstanzung der Isolationsfolie gesetzt und direkt auf der Rückseite 8 der Kontaktschicht 2 befestigt werden, beispielsweise durch Die-Bonding.
Gemäß Fig. 1 kann ein insbesondere am Randbereich der Kon­ taktschicht 2 mit der Isolationsfolie 10 verbundener und den Halbleiterchip 7 umgebender Stützrahmen 11 aus Glasepoxy- Material vorgesehen sein, der auch als Trägerrahmen des Chip­ moduls dient und mit Klebeflächen versehen in den beispiels­ weise gefrästen Hohlraum 12 der Chipkarte 13 montiert wird.
Die Fig. 2 zeigt in schematischer Aufsicht nähere Einzelhei­ ten eines weiteren bevorzugten Ausführungsbeispieles der Er­ findung, bei dem das Chipmodul 1 eine Kontaktschicht 2 mit einer Anzahl von acht Kontaktelementen 4a bis 4h besitzt, die von der nicht dargestellten Isolationsfolie 10 bis auf die Bondlöcher 9 überdeckt werden, wobei gemäß Fig. 2 ein rela­ tiv kleinflächiger Halbleiterchip 7a, und gemäß Fig. 3 ein relativ großflächiger Halbleiterchip 7b montiert ist. Wie dargestellt sind die Bondlöcher 9 der dünnen Isolationsfolie 10 so beschaffen, dass bei den Kontaktelementen 4a bis 4d je­ weils eine Anzahl von drei Bondlöchern 9a, 9b, 9c mit kreis­ runder Querschnittsform vorgesehen sind, deren aufeinander­ folgende Anordnung der Mittelpunkte im wesentlichen annähernd der Formgebung des zugehörenden Kontaktelementes folgt, und bei den Kontaktelementen 4e bis 4h jeweils eine Anzahl von zwei Bondlöchern 9d, 9e mit länglichen Querschnittsformen vorgesehen sind, wobei die Abmessungen des Bondloches in Längserstreckung mit zunehmendem Abstand von der Mitte der Kontaktschicht zunehmen. Auf diese Weise kann eine Kontaktie­ rung der Chipanschlüsse vermittels der Bonddrähte 6 mit einem jeweils zugehörenden Kontaktelement vermittels eines günstig gelegenen Bondloches unabhängig von der Grundfläche des Halb­ leiterchips bewerkstelligt werden.

Claims (13)

1. Chipmodul, insbesondere zum Einbau in eine Chipkarte, mit einer aus elektrisch leitendem Material gefertigten Kontakt­ schicht (2) mit mehreren Kontaktelementen (4) und einem Halb­ leiterchip (7) mit auf der Hauptfläche (5) des Halbleiter­ chips (7) angeordneten Chipanschlüssen, die jeweils elek­ trisch mit einem Kontaktelement (4) der Kontaktschicht (2) verbunden sind, wobei auf der dem Halbleiterchip (7) zuge­ wandten Oberfläche der elektrisch leitenden Kontaktschicht (2) eine dünne Isolationsfolie (10) aus elektrisch isolieren­ dem Material vorgesehen ist, welche sowohl auf ihrer der Kon­ taktschicht (2) zugewandten Vorderseite als auch auf ihrer der Kontaktschicht (2) abgewandten Rückseite (8) eine Haft­ funktion besitzt, dadurch gekennzeichnet, daß die Haftfunktion des Materials der dünnen Isolationsfolie (10) von einem auf die dünne Isolationsfolie (10) ausgeübten mechanischen Druck dergestalt abhängt, dass durch eine senk­ recht zur Kraftwirkungslinie bzw. -richtung des ausgeübten Druckes erzeugte Scherspannung eine mikroplastische Ausrich­ tung von Molekülketten innerhalb des Materials der Isolati­ onsfolie und damit einhergehend eine Anpassung der Oberfläche der Isolationsfolie zum jeweiligen Verbindungspartner für ei­ ne Haftwirkung erzeugt ist, so daß eine ausreichende Haftfe­ stigkeit zwischen der Isolationsfolie (10) und dem Verbin­ dungspartner gewährleistet ist.
2. Chipmodul nach Anspruch 1, dadurch gekennzeichnet, dass das Material der dünnen Isolationsfolie (10) ein Acrylat und/oder einen Naturstoff, und/oder ein Silicon, und/oder ein Styrol-Copolymerisat und/oder ein Isopren aufweist.
3. Chipmodul nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die dünne Isolationsfolie (10) einen Mehrlagenaufbau auf­ weist.
4. Chipmodul nach Anspruch 3, dadurch gekennzeichnet, dass die einen Mehrlagenaufbau besitzende dünne Isolationsfolie (10) wenigstens zwei Haftlagen und eine zwischen den Haftla­ gen angeordnete Trägerlage aufweist.
5. Chipmodul nach Anspruch 4, dadurch gekennzeichnet, dass die Trägerlage aus einem hochtemperaturstabilen Kunststoffma­ terial hergestellt ist.
6. Chipmodul nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass auf der der Kontaktschicht (2) abgewandten Rückseite (8) der dünnen Isolationsfolie (10) der Halbleiterchip (7) und/oder ein am Randbereich der Kontaktschicht (2) angeordneter und den Halbleiterchip (7) umgebender Stützrahmen (11) aus elek­ trisch isolierendem Material durch Haftverbindung befestigt ist.
7. Chipmodul nach Anspruch 6, dadurch gekennzeichnet, dass der Stützrahmen (11) aus Glasepoxy-Material hergestellt ist und eine Gesamtstärke von bis zu 125 µm besitzt.
8. Chipmodul nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die dünne Isolationsfolie (10) eine Stärke von weniger als 30 µm besitzt.
9. Chipmodul nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die mit Kontaktelementen (4) versehene Kontaktschicht (2) ei­ ne Vielzahl von Kontaktflächen (3) aufweist und die auf der Hauptfläche des Halbleiterchips (7) angeordneten Chipan­ schlüsse mittels eine maximale Montagelänge besitzenden Bond­ drähten (6) mit einer jeweils dem zugehörenden Chipanschluß zugeordneten Kontaktfläche (3) der Kontaktschicht (2) elek­ trisch verbunden sind.
10. Chipmodul nach Anspruch 9, dadurch gekennzeichnet, dass die zwischen der elektrisch leitenden Kontaktschicht (2) und dem Halbleiterchip (7) vorgesehene dünne Isolationsfolie (10) eine Vielzahl von Bondlöchern (9) besitzt, die hinsichtlich deren Anordnung, Form, Anzahl, sowie Zuordnung zu einem be­ stimmten Kontaktelement (4) der Kontaktschicht (2) derart be­ schaffen sind, dass bei einer beliebigen Lage und Flächenin­ halt des befestigten Halbleiterchips (7) eine Kontaktierung der Chipanschlüsse vermittels der Bonddrähte (6) mit einem jeweils zugehörenden Kontaktelement (4) der Kontaktschicht (2) bewerkstelligt ist.
11. Chipmodul nach Anspruch 10, dadurch gekennzeichnet, dass die zwischen der elektrisch leitenden Kontaktschicht (2) und dem Halbleiterchip (7) vorgesehene dünne Isolationsfolie (10) pro zugeordneter Kontaktfläche (3) wenigstens zwei Bondlöcher (9) aufweist.
12. Chipmodul nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass jeder Bonddraht (6) für die elektrische Kontaktierung der Chipanschlüsse mit den Kontaktflächen (3) der Kontaktschicht (2) eine maximale Montagelänge von 3 mm aufweist.
13. Chipmodul nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, dass die dünne Isolationsfolie (10) an den Stellen der Bondlöcher (9) und an der Stelle des zu befestigenden Halbleiterchips (7) ausgestanzt ist, und ansonsten über die gesamte Fläche der Kontaktschicht (2) annähernd durchgehend geschlossen aus­ gebildet ist.
DE19543427A 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte Expired - Fee Related DE19543427C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19543427A DE19543427C2 (de) 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte
PCT/DE1996/002194 WO1997019463A2 (de) 1995-11-21 1996-11-18 Chipmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19543427A DE19543427C2 (de) 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte

Publications (2)

Publication Number Publication Date
DE19543427A1 DE19543427A1 (de) 1997-05-22
DE19543427C2 true DE19543427C2 (de) 2003-01-30

Family

ID=7778050

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19543427A Expired - Fee Related DE19543427C2 (de) 1995-11-21 1995-11-21 Chipmodul, insbesondere zum Einbau in eine Chipkarte

Country Status (2)

Country Link
DE (1) DE19543427C2 (de)
WO (1) WO1997019463A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE29708687U1 (de) 1997-05-15 1997-07-24 Siemens AG, 80333 München Klebeverbindung
DE19735170A1 (de) * 1997-08-13 1998-09-10 Siemens Ag Chipmodul, insbesondere für kontaktbehaftete Chipkarten, mit nebeneinander angeordneten Chips
US6150297A (en) 1997-09-15 2000-11-21 The Dow Chemical Company Cyclopentaphenanthrenyl metal complexes and polymerization process
US6630545B2 (en) 1997-09-15 2003-10-07 The Dow Chemical Company Polymerization process
US6806327B2 (en) 2000-06-30 2004-10-19 Dow Global Technologies Inc. Substituted polycyclic, fused ring compounds, metal complexes and polymerization process
CA2411712C (en) * 2000-06-30 2011-01-25 Dow Global Technologies Inc. Polycyclic, fused ring compounds, metal complexes and polymerization process
DE10109993A1 (de) * 2001-03-01 2002-09-05 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Moduls
JP2002312746A (ja) * 2001-04-11 2002-10-25 Toshiba Corp Ｉｃモジュール及びその製造方法、並びに該ｉｃモジュールを装着した携帯可能電子装置
JP2004529187A (ja) * 2001-05-14 2004-09-24 ダウ・グローバル・テクノロジーズ・インコーポレイテッド ３−アリール置換シクロペンタジエニル金属錯体及び重合方法
US6946531B2 (en) 2001-05-14 2005-09-20 Dow Global Technologies Inc. Low molecular weight ethylene interpolymers and polymerization process
JP4624679B2 (ja) 2002-03-14 2011-02-02 ダウ グローバル テクノロジーズ インコーポレイティド 置換インデニル金属錯体及び重合方法
FR2838850B1 (fr) * 2002-04-18 2005-08-05 Framatome Connectors Int Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
DE102004025911B4 (de) * 2004-05-27 2008-07-31 Infineon Technologies Ag Kontaktbehaftete Chipkarte, Verfahren zur Herstellung einer solchen
DE102004029585A1 (de) * 2004-06-18 2006-01-19 Infineon Technologies Ag Chip-Package

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
EP0391790A1 (de) * 1989-04-07 1990-10-10 STMicroelectronics S.A. Herstellungsverfähren für elektronische Module
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
EP0527438A2 (de) * 1991-08-14 1993-02-17 Orga Kartensysteme GmbH Datenträgerkarte mit eingeklebtem Schaltkreisträger
US5221642A (en) * 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen
US5304513A (en) * 1987-07-16 1994-04-19 Gao Gesellschaft Fur Automation Und Organisation Mbh Method for manufacturing an encapsulated semiconductor package using an adhesive barrier frame

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699842A (en) * 1985-10-17 1987-10-13 Minnesota Mining And Manufacturing Company Pressure-sensitive adhesive having broad useful temperature range
JPH0262297A (ja) * 1988-08-29 1990-03-02 Matsushita Electric Ind Co Ltd 集積回路装置およびそれを用いたｉｃカード
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5086018A (en) * 1991-05-02 1992-02-04 International Business Machines Corporation Method of making a planarized thin film covered wire bonded semiconductor package

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674175A (en) * 1985-04-02 1987-06-23 Eta Sa Fabrique D'ebauches Process for manufacturing electronic modules for microcircuit cards
US5304513A (en) * 1987-07-16 1994-04-19 Gao Gesellschaft Fur Automation Und Organisation Mbh Method for manufacturing an encapsulated semiconductor package using an adhesive barrier frame
EP0391790A1 (de) * 1989-04-07 1990-10-10 STMicroelectronics S.A. Herstellungsverfähren für elektronische Module
US5140404A (en) * 1990-10-24 1992-08-18 Micron Technology, Inc. Semiconductor device manufactured by a method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
FR2673041A1 (fr) * 1991-02-19 1992-08-21 Gemplus Card Int Procede de fabrication de micromodules de circuit integre et micromodule correspondant.
EP0527438A2 (de) * 1991-08-14 1993-02-17 Orga Kartensysteme GmbH Datenträgerkarte mit eingeklebtem Schaltkreisträger
US5221642A (en) * 1991-08-15 1993-06-22 Staktek Corporation Lead-on-chip integrated circuit fabrication method
DE4232625A1 (de) * 1992-09-29 1994-03-31 Siemens Ag Verfahren zur Montage von integrierten Halbleiterschaltkreisen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006060411B3 (de) * 2006-12-20 2008-07-10 Infineon Technologies Ag Chipmodul und Verfahren zur Herstellung eines Chipmoduls

Also Published As

Publication number Publication date
WO1997019463A2 (de) 1997-05-29
DE19543427A1 (de) 1997-05-22
WO1997019463A3 (de) 1997-08-14

Similar Documents

Publication Publication Date Title
EP0859993B1 (de) Chipmodul
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE19543427C2 (de) Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE3688267T2 (de) Karte mit elektronischem speicher.
DE69434234T2 (de) Chipkarte und Herstellungsmethode
DE69716310T2 (de) Chipkarte und chipkartenmodul
DE69530037T2 (de) Automatische Bandmontage für Halbleiteranordnung
DE69527668T2 (de) Anschlussstelle für Halbleiterbauelement
WO1991001533A1 (de) Trägerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten
EP0965103A1 (de) Chipkartenmodul und diesen umfassende chipkarte
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE102005038132B4 (de) Chipmodul und Chipkarte
WO2003028044A2 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
EP0591668A1 (de) Verfahren zur Montage von integrierten Halbleiterschaltkreisen
DE69223825T2 (de) Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen
WO1998048379A1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
EP0852774B1 (de) Chipmodul
DE69430648T2 (de) Halbleiteranordnung bestehend aus einem X-förmiger Montierungsrahmen und dessen Herstellungsverfahren
DE4041346B4 (de) Standard-Kunststoffgehäuse mit darin verkapselten Halbleiterchips
DE102014108916B4 (de) Bandförmiges Substrat zur Herstellung von Chipträgern, elektronisches Modul mit einem solchen Chipträger, elektronische Einrichtung mit einem solchen Modul und Verfahren zur Herstellung eines Substrates
DE102004015597B4 (de) Halbleitervorrichtung mit schützender Gehäusestruktur
WO2016131870A1 (de) Bandförmiges substrat zur herstellung von chipkartenmodulen
DE102006024652B4 (de) Bauelement mit TAB-Packung und zugehöriges Herstellungsverfahren
DE19800474B4 (de) Leiterrahmen und Halbleiterbaustein

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee