Nothing Special   »   [go: up one dir, main page]

DE1589705A1 - Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung - Google Patents

Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung

Info

Publication number
DE1589705A1
DE1589705A1 DE19671589705 DE1589705A DE1589705A1 DE 1589705 A1 DE1589705 A1 DE 1589705A1 DE 19671589705 DE19671589705 DE 19671589705 DE 1589705 A DE1589705 A DE 1589705A DE 1589705 A1 DE1589705 A1 DE 1589705A1
Authority
DE
Germany
Prior art keywords
silicon
integrated circuit
insulating film
silicon layer
epitaxially
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19671589705
Other languages
English (en)
Inventor
Haehnlein Dipl-Phys Alfons
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Siemens AG
Original Assignee
Deutsche ITT Industries GmbH
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, Siemens AG filed Critical Deutsche ITT Industries GmbH
Publication of DE1589705A1 publication Critical patent/DE1589705A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/152—Single crystal on amorphous substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/967—Semiconductor on specified insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

S ZJIiSlTS ■-^2IZ]HGfUSSLLoCtLiJ1T-
D·ώΐθ in und München' . . " , um inc ο
-.■■.. :■·. München, den"4·JULI ™*
Deutsche IC1I1 Industries G.r;i..b.H.
Vertreter: Dipl.-Ing. Kurt Schellhorn P^ 67/9258 . Patentanwalt
Mehrere elektrische Funkt ionö stuf en enthaltend υ integrierte " '.. - Schaltung.
Sei der-Herstellung von monolithischen integrierten Schaltungen auf Halb] ei terbasis ist das Problem der Isolation einzelner Sauelemente- oder elektrischen Punktions stufen noch nicht in einer technologisch einfachen Welse gelöst ■ -worden, 3o weisen mit Isolationsdiffusion hergestellte integrierte Schaltungen neben fabrikatorischen Nachteilen •vielfach zu hohe kapazitive Kopplungen auf; die Isolation von einkristallinen Silicium-Inseln durch SiOg ist außerordentlich aufwendig; der technisch schwierige Prozeß der epitaxie -von Silicium auf Korund u.a* hat sich bisher ebenfalls nicht auf breiterer Basis durchsetzen können; die Herabsetzung der kapazitiven Kopplungen durch immer v/eitere Verkleinerung der einzelnen Bauelemente findet jedenfalls technologische Grenzen-
Durch jüngste Arbeiten .(Electrochemical Society, June 1967, ■■-Seite 142 c) ist nunmehr bestätigt worden, daß auf Silicium dünne einkristalline Schichten aus Aluminiumsilikaten epitaktisch erzeugt werden können. (Al^O, - c55 ^, SiU2 - 15 i°)· Dieser Prozeß eignet sich vorzüglich zur Massenfabrikation von Halblei terbaueleraenten., und verhindert außerdem die Diffusion von-liatriurnionen.
Die Erfindung geht von der Anordnung aus, bei welcher in bekannter V/ei:5e auf einer Silicium-Unterlage als MuLterkristall ein die Gitterstruktur des Slliciums fortsetzender
' v ' BAD ORIGINAL
009818/0904 - 2 -
■ eiiikristalliner isolierender 'film aus Äluniiniumsili}raten epitaktisch aufgebracht ist.
Der Erfindung liegt die .aufgäbe zugrunde, eine uehere c-l&k-trisclie Funktionsstufen enthaltende integrierte iijhaltung zu verwirklichen, bei welcher die,einzelnen Funktionsatufon gegeneinander galvanisch und kapazitiv niciit uurch in Spürrichtung vorgespannte pn-Übergänge, sondern durch hochisolierende Schichten voneinander getrennt sind. Dies wird gemäß der Erfindung dadurch erreicht, daß die einzelnem, einer gegenseitigen Entkopplung bedürfenden elektrischen Funktionsstufen der Schaltung in je einer dünnen, 'epitaktisch auf einem Isolierfilm aus Aluminiumsilikaten aufgewachsenen Silicium-Schicht untergebracht sind, die von der jeweils nächsten Silicium-Schicht durch je einen, seinerseits upitaxisch auf der vorhergehenden Silicium-Seliicht aufgewachsenen Isolierfilm gleicher Zusammensetzung getrennt ist.
Die Verbindungen zwischen den einzelnen Funktionsstufen erfolgt durch die Isolierfilme durchsetzende, mi b ebenfalls epitaxisch aufgebrachten Silicium ausgefüllte Kanäle.
Durch die hochisolierenden Filme aus Alumniunisilikaten sind die Vorteile der Epitaxie auf Korund erreicht, ohne aber ihre lachteile zu übernehmen, die sowohl in der schwierigen Technologie des Korund als auch in der geringen Wirtschaftlichkeit liegen. In vorteilhafter■ .Weilerführung des Erfindungsgedankens ergibt sich eine räumliche Erweiterung der Unterbringungsmöglichkeiten für Bauelemente dadurch, da;.} die Siliciumunterlage die für mehrere Funk ti oiiü stuf en gemeinsamen Bauelemente enthält, die nicht den strengen Isolationsbedingungen der zu den einzelnen Funktionss tufen gehörenden Bauelemente unterworfen, sind.
BADORlGW - 3 -
009818/0904
S.wo'qlaaäßig können die Anschlüsse für die Versorgungsspannung an die Siliciumunterlage geführt sein.
■"-*'■-■■"■ ■ '■ ■ ■ "
Die das Hutzsignal oder die Steuerkriterien zuführenden "bzw. weiterleitenden Anschlüsse wird man dagegen auf dem die oberste Silicium-Schicht bedeckenden Isolierfilm vorsehen.
,Im folgenden wird anhand einer schematisehen Darstellung ein "'"jius-führungsbeispiel zur erfindungsgemäßen mehrstufigen integrierten 'Schaltung- im Schnitt dargestellt.
^Xi f einer Halblt'iterunterlage aus hochreinem .Silicium ist o-iii die Gitterstruktur des Siliciums fortsetzender Isolierfilm 2 aus ixluminiumsilikaten epitaxisch aufgewachsen. Das Aluiainiumsilikat besteht aus ca. minimal 85 $ AIpO- und ca. rna::imal 15 > SiOp5
Dieser IsäLierfilm dient nun wiederum als Unterlage für eine epituxisch aufgebrachte und dalier einkristalline dünne Siliciürd-Schicht 5 · Die Silicium-Schichl; 3 enthält die nach den bekannten Methoden hergestellten passiven und aktiven Bauelemente einer Funktionsstufe der mehrstufigen integrierten Schaltung. Diese Punktionsstufe in der Schicht 3 ist sowohl gegen die Siliciumunterlage 1, als auch gegenüber der in der darüber befindlichen Silicium-Schicht 3a untergebrachten Punktionsstufe durch je einen einkristallinen Isolierfilm 2 υζν/. 2a galvanisch und kapazitiv entkoppelt. Die für die "üljortragung des Mutzsignals und der Versorgungsspannung notwendigen Verbindungen zwischen den einzelnen Silicium-Schichton 2, 3a, 3b usv/. erfolgen durch 'die IsolierfüLe 2, 2a, 2b usw. durchsetzende leitende Kanäle 4· Diese leitende Kanäle 4 können bereits bei bem Aufwachsproζeß des umgebenden Isolierfilms 2, 2a, 2b usw. ausgespart bleiben. Beim darauffolgenden
floeei8/o?ot
Aufbringen der jeweils darüberliegenden Gilieiun-ochicht 5, 3a, 3b usw. v/erden sie mit einkristallinen, ggf. entsprechend dotierten Silicrum ausgefüllt und stellen somit eine ggf. niederohmige Verbindung zwischen den einzelnen Stufen dar.
Di3 Silioiumuriterlage 1'bietet sich als linLcrbringungsort für diejenigen Sehalterelemente der integrierten Sohalterelemcnte an, die mehreren Stufen gemeinsam zugeordnet sind und deswegen nicht den Isolationsbedingungen der einzelnen Stufen genügen müssen. Hier wird sich meistenteils um Stromversorgunf--sglieder und dergleichen handeln. In diesem Falle kann es zweckmäßig sein, a.uch die Anschlüsse 5 für die Storrnversorgung und die ürde an der Siliciuia-Unterlage 1 anzubringüii.
Die das iJutzsignal oder die Steuerkriterien zuführnnden bzv/. weiterleitenden Anschlüsse 6 w.ird man dagegen "auf den die oberste Silicium-Schicht 3b bedecktenden Isolierfilm 2c vorsehen.
Durch die erfindungsgtmäße Vielfachschichtung von einkritrtr 1-linen Halblei ter- und einkristallinen Isolationsmaterial lülät sich eine Packungsdichte von Bauelementen erreichen, die mit keiner anderen Anordnung bisher möglich gewesen ist. Die mehrstufige integrierte Schaltung nach der jJ^findung stellt ein modernes Analogon zu der bekannten Llikromodultechnik dar, die jedoch die Verbindungen zwischen den einzelnen Punktionsstufen an den Begrenzungsflächen der übereinand&rgeschichteten keramischen Schaltungsplatten enthält. Im Gegensatz zur Mikromodultechnik handelt es sich bei der Erfindung um einen von der SiIicium-Unterlabe bis zur obersten Isolierschicht aus Aluminiumsilikat einrMstallinen Block.
- 5 009818/0904

Claims (4)

P a t e η b a η s ρ r ü c h e
1. Mehrere elektrische Punk "ti ons s tufen enthaltende integrierte Schaltung, insbesondere} für die Höchstfrequenztechnik, "bei welcher auf einer Silicium-Unterlage als Mutterteristall ein die Gitterstruktur des Siliciums fortsetzender, einkristalliner isolierender PiIm aus aIuminiunisilikaten'epitaxisch aufgebracht ist, dadurch gekennzeichnet, daß die einzelnen, einer gegenseitigen Entkopplung bedürfenden Stufen der Schaltung in je einer dünnen, epi taxi sch auf einem Isolierfilm aus vLluminiumsilikaten (2, 2ε, 2b usw) aufgewachsenen Siiicium-Schicht (3, 3a, 5b usw.) untergebracht sind, die von der jeweils nächsten Silicium-Sohicht (3, 3a, 3b) durch je einen, seinerseits epitaxisch auf der vorhergehenden Silicium-Schicht (3, 3a, 3b) aufgewachsenen Isolierfilm gleicher Zusammensetzung (2, 2a, 2b) getrennt ist und da3 die Verbindungen zwischen den einzelnen Stufen durch die luoiierfilme (2, 2a, 2b) durchsetzende, mi U ebenfalls epitaxisch aufgobraohten Silicium ausgefüllte Kanäle (4) erfolgt.
2. Integrierte Schaltung nach Anspruch 1, dadurch gukeimzeichnt, da;.·; die Silieiumunlerlage (1) die für mehrere Stufen gemeinsamen Bauelemente, wie Stromversorgungsglieder enthält.
3. Integrierte Schal itLiij nach Anspruch 1 , dadurch gekennzeichnet, daß die das Nutzsignal oder die Steuerkriterien zuführenden bzv/. Wüi teriei tenden Anschlüsse auf den die obfrate Silizium-Schicht (3b) bedeckenden Isolierfilm (2b) vorgösehun sind.
4. Integrierte Schaltung nach Anspruch I und 2, dadurch gekennzeichnet, daß die ^uiüchlüsöe für die Versorgungsspannung an die SIliciumunturlage ( 1) gufLilirL sind.
BAD ORIGiNAL
0 0 9818/0904
Le e rs e i te
DE19671589705 1967-11-15 1967-11-15 Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung Pending DE1589705A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DED0054607 1967-11-15

Publications (1)

Publication Number Publication Date
DE1589705A1 true DE1589705A1 (de) 1970-04-30

Family

ID=7055889

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19671589705 Pending DE1589705A1 (de) 1967-11-15 1967-11-15 Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung

Country Status (8)

Country Link
US (1) US3564358A (de)
AT (1) AT287790B (de)
CH (1) CH474864A (de)
DE (1) DE1589705A1 (de)
FR (1) FR1601332A (de)
GB (1) GB1200534A (de)
NL (1) NL6815878A (de)
SE (1) SE338807B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0076101A2 (de) * 1981-09-25 1983-04-06 Kabushiki Kaisha Toshiba Verfahren zum herstellen einer gestapelte Halbleiteranordnung

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4046954A (en) * 1973-12-19 1977-09-06 Rockwell International Corporation Monocrystalline silicates
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby
JPS5272399A (en) * 1975-12-13 1977-06-16 Fujitsu Ltd Method and apparatus for growth of single crystals of al2o3 from gas p hase
US4180618A (en) * 1977-07-27 1979-12-25 Corning Glass Works Thin silicon film electronic device
DE2832012A1 (de) * 1978-07-20 1980-01-31 Siemens Ag Verfahren zum herstellen einer dreidimensionalen integrierten schaltung
JPS5534489A (en) * 1978-09-01 1980-03-11 Pioneer Electronic Corp Manufacture of semiconductor device
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
EP0020135A1 (de) * 1979-05-29 1980-12-10 Massachusetts Institute Of Technology Dreidimensionale Integration durch graphische Epitaxie
US5298787A (en) * 1979-08-10 1994-03-29 Massachusetts Institute Of Technology Semiconductor embedded layer technology including permeable base transistor
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof
JPS5837949A (ja) * 1981-08-31 1983-03-05 Toshiba Corp 集積回路装置
JPS5890769A (ja) * 1981-11-25 1983-05-30 Mitsubishi Electric Corp 積層半導体装置
JPH0636423B2 (ja) * 1982-06-22 1994-05-11 株式会社日立製作所 三次元構造半導体装置
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4720738A (en) * 1982-09-08 1988-01-19 Texas Instruments Incorporated Focal plane array structure including a signal processing system
US4522661A (en) * 1983-06-24 1985-06-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Low defect, high purity crystalline layers grown by selective deposition
US4612072A (en) * 1983-06-24 1986-09-16 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low defect, high purity crystalline layers utilizing lateral overgrowth of a patterned mask
US4692994A (en) * 1986-04-29 1987-09-15 Hitachi, Ltd. Process for manufacturing semiconductor devices containing microbridges
US4829018A (en) * 1986-06-27 1989-05-09 Wahlstrom Sven E Multilevel integrated circuits employing fused oxide layers
US4766516A (en) * 1987-09-24 1988-08-23 Hughes Aircraft Company Method and apparatus for securing integrated circuits from unauthorized copying and use
FR2629637B1 (fr) * 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
DE3828812A1 (de) * 1988-08-25 1990-03-08 Fraunhofer Ges Forschung Dreidimensionale integrierte schaltung und verfahren zu deren herstellung
US5163005A (en) * 1990-12-19 1992-11-10 The United States Of America As Represented By The Secretary Of The Air Force Method of cloning printed wiring boards
US5202754A (en) * 1991-09-13 1993-04-13 International Business Machines Corporation Three-dimensional multichip packages and methods of fabrication
US5670824A (en) * 1994-12-22 1997-09-23 Pacsetter, Inc. Vertically integrated component assembly incorporating active and passive components
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US10388568B2 (en) * 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0076101A2 (de) * 1981-09-25 1983-04-06 Kabushiki Kaisha Toshiba Verfahren zum herstellen einer gestapelte Halbleiteranordnung
EP0076101A3 (en) * 1981-09-25 1984-09-05 Kabushiki Kaisha Toshiba Stacked semiconductor device
US4569700A (en) * 1981-09-25 1986-02-11 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a stacked semiconductor device

Also Published As

Publication number Publication date
NL6815878A (de) 1969-05-19
FR1601332A (de) 1970-08-17
GB1200534A (en) 1970-07-29
SE338807B (de) 1971-09-20
AT287790B (de) 1971-02-10
US3564358A (en) 1971-02-16
CH474864A (de) 1969-06-30

Similar Documents

Publication Publication Date Title
DE1589705A1 (de) Mehrere elektrische Funktionsstufen enthaltende integrierte Schaltung
DE112014003481B4 (de) GaN-TRANSISTOREN MIT POLYSILIZIUMSCHICHTEN ZUR BILDUNG VON ZUSÄTZLICHEN KOMPONENTEN UND VERFAHREN ZU DEREN HERSTELLUNG
DE112009005576B4 (de) Mikroelektronisches Package und Verfahren zur Herstellung eines mikroelektronischen Packages
DE112009002077B4 (de) Integrierter Schaltkreis mit integrierter Energiespeichervorrichtung sowie Verfahren zu dessen Herstellung
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
DE112013004996T5 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102013111496A1 (de) Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE3704867C2 (de) Schutz von integrierten Schaltungen vor elektrischer Entladung durch ein gegenpolig in Serie geschaltetes Diodenpaar
DE112018003873T5 (de) Elektronische komponente und halbleitervorrichtung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102017215354B4 (de) Halbleiter und verfahren zum herstellen von halbleiterbauelementen
DE112014003169T5 (de) Isolationsstruktur in Gallium Nitrid Komponenten und integrierte Schaltungen
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE102010000892B4 (de) Verfahren zum Bereitstellen und Verbinden von zwei Kontaktbereichen eines Halbleiterbauelements bzw. einem Substrat, sowie ein Substrat mit zwei solchen verbundenen Kontaktbereichen
DE102006031539B4 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung und Substratkontakt
DE102014211904B4 (de) Halbleitervorrichtung
DE102021100945A1 (de) Chip-Eckbereiche mit einer Dummy-Füllstruktur
DE112021000892T5 (de) Halbleiterbauteil, ein dieses aufweisendes halbleitergehäuse, und verfahren zur herstellung eines halbleiterbauteils
DE102008034789B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, Verfahren zum Herstellen einer SOI-Vorrichtung, Halbleitervorrichtung und SOI-Vorrichtung
DE69331408T2 (de) Halbleiteranordnung mit dielektrischer Isolationsstruktur für integrierte Schaltung
DE102017109670B4 (de) Herstellungsverfahren für ein Chippackage mit Seitenwandmetallisierung
DE102018216399A1 (de) Verfahren zum Herstellen eines Leistungs-Halbleitermoduls und Leistungs-Halbleitermodul
DE102006054311A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer solchen
DE2657822C2 (de)