Nothing Special   »   [go: up one dir, main page]

DE10323394B4 - Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces - Google Patents

Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces Download PDF

Info

Publication number
DE10323394B4
DE10323394B4 DE2003123394 DE10323394A DE10323394B4 DE 10323394 B4 DE10323394 B4 DE 10323394B4 DE 2003123394 DE2003123394 DE 2003123394 DE 10323394 A DE10323394 A DE 10323394A DE 10323394 B4 DE10323394 B4 DE 10323394B4
Authority
DE
Germany
Prior art keywords
semiconductor piece
pad
pen
wafer
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003123394
Other languages
German (de)
Other versions
DE10323394A1 (en
Inventor
Erwin Hacker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE2003123394 priority Critical patent/DE10323394B4/en
Publication of DE10323394A1 publication Critical patent/DE10323394A1/en
Application granted granted Critical
Publication of DE10323394B4 publication Critical patent/DE10323394B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92143—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen einem ersten Halbleiterstück (100) und einem zweiten Halbleiterstück (102) mit folgenden Schritten:
Vorbereiten des ersten Halbleiterstücks (100), damit es eine erste Anschlußfläche (118) sowie einen Stift (112) aufweist, der sich in einer Ausnehmung (110) des ersten Halbleiterstücks (100) erstreckt, auf der sich die erste Anschlußfläche (118) befindet;
Vorbereiten des zweiten Halbleiterstücks (102), damit es eine zweite Anschlußfläche (128) aufweist;
Aufeinandersetzen des ersten (100) und des zweiten (102) Halbleiterstücks, damit sich die erste Anschlußfläche (118) und die zweite Anschlußfläche (128) gegenüberliegen; und
Ausüben eines Drucks auf den Stift (112), um eine elektrische Verbindung zwischen der ersten Anschlußfläche (118) und der zweiten Anschlußfläche (128) herzustellen, wobei der Stift (112) aufgrund des ausgeübten Drucks relativ zu der Ausnehmung (110) bewegt wird.Method for producing an electrical contact between a first semiconductor piece (100) and a second semiconductor piece (102), comprising the following steps:
Preparing the first die (100) to have a first land (118) and a pin (112) extending in a recess (110) of the first die (100) on which the first land (118) is located ;
Preparing the second die (102) to have a second land (128);
Placing the first (100) and second (102) dies in opposition to face the first pad (118) and the second pad (128); and
Applying pressure to the pin (112) to establish an electrical connection between the first pad (118) and the second pad (128), the pin (112) being moved relative to the recess (110) due to the applied pressure.

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung bezieht sich auf das Erzeugen elektrischer Kontaktierungen zwischen Halbleiterstücken und insbesondere auf das Erzeugen einer elektrischen Kontaktierung zwischen zwei Wafern oder zwischen einem Wafer und einem oder mehreren Chips.The The present invention relates to the generation of electrical Contacts between semiconductors and in particular on the Generating an electrical contact between two wafers or between a wafer and one or more chips.

In vielen Bereichen werden heutzutage Halbleiterbauelemente verwendet, die aus dreidimensionalen gestapelten Chips bzw. Wafern gebildet sind. Durch die dreidimensionale Anordnung können eine hohe Packungsdichte und ferner hohe Schaltgeschwindigkeiten gegenüber zweidimensionalen Systemen erreicht werden. Insbesondere können durch die Verwendung gedünnter Wafer Leitungswege von elektrischen Kontaktierungen gering gehalten werden, was zu einer schnellen Signalübertragung führt.In In many areas semiconductor devices are used today, formed from three-dimensional stacked chips or wafers are. Due to the three-dimensional arrangement can be a high packing density and further high switching speeds over two-dimensional systems be achieved. In particular, you can thinned by using Wafer cable paths kept low by electrical contacts which leads to a fast signal transmission.

Das Erzeugen einer elektrischen Kontaktierung zwischen den einzelnen Wafern eines derartigen dreidimensionalen Waferstapels wird bekannterweise derart durchgeführt, daß nach einem Verbinden der beiden Wafer Durchgangslöcher bzw. Vialöcher bis zu einer Anschlußfläche eines unteren Wafers geätzt werden, wobei in einem darauffolgenden Abscheidungsprozeß die Durchgangslöcher mit einem Metall gefüllt werden, so daß eine Verbindung mit der Anschlußfläche des unteren Wafers erzeugt wird.The Generating an electrical contact between the individual Wafers of such a three-dimensional wafer stack become known performed in such a way that after connecting the two wafers through holes or vias to to a pad of a etched lower wafer in which, in a subsequent deposition process, the through holes with filled with a metal so that one Connection to the pad of the lower wafer is generated.

Beispielsweise beschreibt die DE 4433833 A1 ein Verfahren, bei dem ein erstes Bauelementsubstrat, das eine oder mehrere Metallisierungsebenen enthält, nach einem Testen mit ei ner Passivierungsschicht bedeckt wird. Eine elektrische Verbindung wird erreicht, indem die Durchführungslöcher mittels einer Metallabscheidung gefüllt werden und eine Strukturierung durchgeführt wird.For example, this describes DE 4433833 A1 a method in which a first device substrate containing one or more metallization levels is covered with a passivation layer after testing. An electrical connection is achieved by filling the feedthrough holes by means of a metal deposit and structuring them.

Das Ätzen bzw. Freiätzen der Durchführungslöcher in einem bereits gestapelten Zustand, d.h. wenn die beiden Wafer bereits miteinander verbunden sind, ist jedoch für manche Anwendungen und in manchen Prozessabläufen nachteilig. Ferner müssen bei dem obigen Verfahren zwei Ätzvorgänge durchgeführt werden, was zu einem erhöhten Aufwand führt.The etching or etching free the feedthrough holes in an already stacked state, i. if the two wafers already However, for some applications and in some processes disadvantageous. Furthermore, must two etching operations are performed in the above method, what an increased Effort leads.

Die WO 00/74134 A1 offenbart ein Verfahren zur vertikalen Integration von elektrischen Bauelementen, bei dem in einem oberen Substrat Kontaktlöcher erzeugt werden, die mit einem elektrisch leitfähigen Material gefüllt werden. Auf den Kontaktlöchern werden erste Kontaktflecken aufgebracht, wobei ein unteres Substrat mit zweiten Kontaktflecken versehen wird, die den ersten Kontaktflecken entsprechen. Die beiden Substrate werden aufeinander gesetzt, so dass sich die Kontaktflecken jeweils berühren, wobei unter Anwendung einer mechanischen Kraft und einer gleichzeitigen Temperaturerhöhung eine elektrische und mechanische Verbindung erzeugt wird.The WO 00/74134 A1 discloses a method for vertical integration of electrical components, in which in an upper substrate vias are generated, which are filled with an electrically conductive material. On the contact holes first contact pads are applied, with a lower substrate is provided with second contact pads that the first contact pads correspond. The two substrates are placed on top of each other, like that that the contact pads touch each other, wherein under application a mechanical force and a simultaneous increase in temperature electrical and mechanical connection is generated.

Die US 6,080,640 A beschreibt ein Verfahren zum Bilden einer Schaltungsstruktur, bei dem auf einem ersten Substrat metallische Zwischen-Ebene-Leiterstrukturen erzeugt werden, die bei einem Verbinden mit einem zweiten Substrat mit Zwischen-Ebene-Leiterstrukturen des zweiten Substrats verbunden werden.The US 6,080,640 A describes a method of forming a circuit structure in which metallic inter-level conductor patterns are formed on a first substrate which, when connected to a second substrate, are connected to inter-level conductor patterns of the second substrate.

Die US 6,090,687 A zeigt ein Verfahren zum Verbinden von Wafern, bei dem ein erster Wafer Kontakte und eine Dichtung aufweist, um einen luftdichten Raum durch Verbinden mit einem zweiten Wafer zu bilden. Die Wafer werden gegeneinander gedrückt, wobei für eine bestimmte Zeit eine erhöhte Bond-Temperatur angelegt wird, um ein Verbinden der Kontakte zwischen den Wafern zu ermöglichen. Durch das darauf folgende Abkühlen wird eine. Vakuumdichtung des Zwischenraums zwischen den beiden Wafern erreicht.The US 6,090,687 A shows a method of joining wafers in which a first wafer has contacts and a seal to form an airtight space by bonding to a second wafer. The wafers are pressed against each other with an increased bond temperature applied for a certain time to allow bonding of the contacts between the wafers. The subsequent cooling becomes a. Vacuum seal of the gap between the two wafers achieved.

Die DE 4314907 C1 offenbart ein Verfahren zum Herstellen von Halbleiterbauelementen mit vertikaler Kontaktierung. Ein erstes Bauelement mit einem Metallkontakt wird auf der Oberseite desselben ausgeätzt und mit einem Metall verbunden, so dass eine elektrische Verbindung mit dem Metallkontakt hergestellt ist. Auf einem weiteren Metallkontakt des zweiten Halbleiterbauelements wird eine Metallisierung aus niedrig schmelzendem Metall aufgebracht. Die beiden Bauelemente werden vertikal zueinander angeordnet und durch Anpressen und Erwärmen elektrisch miteinander verbunden.The DE 4314907 C1 discloses a method of fabricating semiconductor devices with vertical contacting. A first device having a metal contact is etched on the top side thereof and connected to a metal, so that an electrical connection with the metal contact is made. On a further metal contact of the second semiconductor device, a metallization of low-melting metal is applied. The two components are arranged vertically to each other and electrically connected by pressing and heating.

Weitere Grundlagen für das Erzeugen elektrischer Verbindungen finden sich in de Druckschriften EP 0703623 A1 , EP 0703618 A1 , WO 99/16131 A1, WO 99/49509 A1.Further basics for generating electrical connections can be found in the publications EP 0703623 A1 . EP 0703618 A1 , WO 99/16131 A1, WO 99/49509 A1.

Die Aufgabe der vorliegenden Erfindung besteht darin, ein Konzept zu schaffen, das ein verbessertes Erzeugen von elektrischen Kontaktierungen zwischen zwei Halbleiterstücken ermöglicht.The The object of the present invention is to provide a concept create an improved generation of electrical contacts between two semiconductors allows.

Diese Aufgabe wird durch ein Verfahren nach Anspruch 1 und ein Verfahren nach Anspruch 34 gelöst.These The object is achieved by a method according to claim 1 and a method solved according to claim 34.

Die vorliegende Erfindung basiert auf der Erkenntnis, daß ein verbessertes Erzeugen einer elektrischen Verbindung zwischen einem ersten Halbleiterstück und einem zweiten Halbleiterstück dadurch erreicht wird, daß ein erster leitfähiger Bereich des ersten Halbleiterstücks gegenüber einem zweiten leitfähigen Bereich des zweiten Halbleiterstücks angeordnet wird. Durch ein Ausüben von Druck mittels eines Stifts kann erreicht werden daß der erste und zweite leitfähige Bereich, die im drucklosen Zustand einen schlechten elektrischen Kontakt aufweisen oder voneinander elektrisch isoliert sind, einen verbesserten elektrischen Kontakt auf weisen. Der erste leitfähige Bereich kann dabei eine Anschlußfläche sein. Der erste leitfähige Bereich kann fer ner ein leitfähiger Bereich einer Stiftanordnung, beispielsweise ein leitfähiges Ende derselben, sein.The present invention is based on the discovery that improved electrical connection between a first die and a second die is thereby achieved is achieved in that a first conductive region of the first semiconductor piece is arranged opposite a second conductive region of the second semiconductor piece. By applying pressure by means of a pin can be achieved that the first and second conductive region, which have a bad electrical contact in the pressureless state or are electrically isolated from each other, have an improved electrical contact. The first conductive region may be a pad. The first conductive region may also be a conductive region of a pin assembly, such as a conductive end thereof.

Unter einem Halbleiterstück soll gemäß der vorliegenden Erfindung ein vorzugsweise scheibenförmiges Stück oder Teil verstanden werden, das Halbleitermaterial aufweist, und vorzugsweise zur Integration elektrischer Schaltungen geeignet ist, beispielsweise mittels einer Dotierung von Bereichen. Das Halbleiterstück kann ein Substrat umfassen, auf dem weitere Strukturen oder Funktionselemente gebildet sind. Das Halbleiterstück kann als eine Einheit gebildet sein, d.h. nur aus einem Halbleitermaterial bestehen, oder mehrere verbundene Schichten, die unterschiedlichen Materialen aufweisen können, umfassen.Under a semiconductor piece should according to the present Invention a preferably disc-shaped piece or part are understood comprising the semiconductor material, and preferably for integration electrical circuits is suitable, for example by means of a Doping of areas. The semiconductor piece may comprise a substrate, on which further structures or functional elements are formed. The semiconductor piece may be formed as a unit, i. consist only of a semiconductor material, or more connected layers, the different materials can have include.

Das erste und zweite Halbleiterstück können die gleiche Form und Größe aufweisen oder unterschiedliche Formen und Größen aufweisen. Vorzugsweise kann das erste und/oder zweite Halbleiterstück ein Wafer oder ein Chip sein.The first and second semiconductor piece can they have the same shape and size or have different shapes and sizes. Preferably For example, the first and / or second semiconductor piece may be a wafer or a chip be.

Die vorliegende Erfindung schafft somit bei einem Ausführungsbeispiel, bei dem das erste und das zweite Halbleiterstück ein Wafer ist, eine elektrische Verbindung zwischen zwei Wafern.The The present invention thus provides, in one embodiment, wherein the first and the second semiconductor piece is a wafer, an electrical Connection between two wafers.

Ferner ist bei einem Ausführungsbeispiel ein elektrisches Verbinden zwischen einem Wafer und einem Chip vorgesehen. Dabei kann der Wafer entweder das erste Halbleiterstück sein, das den Stift vor dem Verbinden aufweist, oder das zweite Halbleiterstück sein, so daß in diesem Fall der Stift vor dem Verbinden in dem Chip angeordnet ist. Bei diesen Ausführungsbeispielen kann auch eine Mehrzahl von Chips mit dem Wafer verbunden werden. Die Chips können einzelne Chips sein, die zuvor aus einem Wafer beispielsweise durch ein Sägen vereinzelt wurden. Die Chips können vor oder nach dem Vereinzeln gedünnt werden. Das Verfahren umfaßt vorzugsweise ein justiertes Plazieren der vereinzelten Chips auf dem Wafer und ein Verbinden derselben mittels be kannter Techniken. Daraufhin wird das elektrische Verbinden von Anschlußflächen der Chips mit zugeordneten Anschlußflächen des Halbleiterstücks mittels der oben beschriebenen erfindungsgemäßen Druckausübung auf den Stift durchgeführt, so daß die Mehrzahl von einzelnen Chips mit dem Wafer elektrisch verbunden sind. Mit anderen Worten gesagt, werden bei diesem Ausführungsbeispiel anstatt eines Top-Wafers viele einzelne Chips auf den Bottom-Wafer aufgesetzt und verbundenFurther is in one embodiment provided an electrical connection between a wafer and a chip. In this case, the wafer may be either the first semiconductor piece, having the pin before joining, or be the second die, so that in In this case, the pin is arranged in the chip before being connected. In these embodiments For example, a plurality of chips may also be connected to the wafer. The chips can single chips, previously from a wafer, for example, through a saw were isolated. The chips can thinned before or after singulation become. The method comprises preferably an adjusted placing of the scattered chips on the Wafer and joining them by known techniques. thereupon is the electrical connection of pads of the chips associated with Pads of the Semiconductor piece by means of the above-described pressure application according to the invention performed the pen, so that the majority of individual chips are electrically connected to the wafer. With In other words, in this embodiment, instead of a Top wafers put a lot of single chips on the bottom wafer and connected

Bei einem Ausführungsbeispiel kann es auch vorgesehen sein, daß eine Vereinzelung in Chips erst nach dem Aufsetzen und Verbinden mit dem Wafer erfolgt.at an embodiment It can also be provided that a separation into chips only after placing and connecting to the wafer takes place.

Ferner können das erste und zweite Halbleiterstück auch jeweils ein Chip sein, so daß mit dem erfindungsgemäßen Verfahren ein Verbinden zwischen zwei Chips durchgeführt wird.Further can the first and second semiconductor piece also each be a chip, so that with the method according to the invention a connection between two chips is performed.

Es kann vorgesehen werden, daß der elektrische Kontakt zwischen den leitfähigen Bereichen lediglich für eine bestimmte Zeitdauer, d.h. während des Zeitraums des Ausübens des Drucks oder eine darüber hinausgehende bestimmte Zeitdauer, vorliegt. Vorzugsweise wird durch das Druckausüben eine bleibende elektrische Verbindung zwischen den leitfähigen Bereichen geschaffen. Dies kann beispielsweise durch eine plastische Verformung des ersten und/oder zweiten leitfähigen Bereichs und/oder einer Veränderung der Haftfläche zwischen denselben bewirkt werden.It can be provided that the electrical contact between the conductive areas only for a particular Duration, i. during the Period of exercise of pressure or one over it beyond a certain period of time exists. Preferably is through the pressure exerting one permanent electrical connection between the conductive areas created. This can be done, for example, by plastic deformation the first and / or second conductive region and / or a change the adhesive surface be effected between them.

Gemäß einem Ausführungsbeispiel wird eine Anschlußfläche des ersten Halbleiterstücks durch einen in dem ersten Halbleiterstück angeordneten Stift in eine zweite Anschlußfläche des zweiten Halbleiterstücks gedrückt wird. Gemäß dem erfindungsgemäßen Verfahren wird eine Ausnehmung, in der der Stift angeordnet ist, vor einem Anordnen des ersten Halbleiterstücks auf dem zweiten Halbleiterstück gebildet, so daß nach dem Verbinden der beiden Halbleiterstücke kein Ätzen von Durchführungskontaktierungsstrukturen erforder lich ist. Durch das Kontaktieren der ersten Anschlußfläche mit der zweiten Anschlußfläche mittels einer Druckausübung durch den Stift wird eine gute elektrischen Kontaktierung erreicht.According to one embodiment becomes a pad of the first semiconductor piece by a pin arranged in the first semiconductor piece into a second pad of the second semiconductor piece depressed becomes. According to the method of the invention is a recess in which the pin is arranged in front of a Arranging the first semiconductor piece on the second semiconductor piece formed, so that after the bonding of the two semiconductor pieces no etching of feedthrough contact structures is required. By contacting the first pad with the second pad by means of a pressure exercise through the pin a good electrical contact is achieved.

Bei einem bevorzugten Ausführungsbeispiel wird durch einen hohen angelegten Druck eine hohe mechanische Verankerung der ersten Anschlußfläche in der zweiten Anschlußfläche erreicht. Dadurch ist bei dem erfindungsgemäßen Verfahren die Prozesstoleranz vergrößert, was zu einer hohen Prozeßsicherheit und geringeren Herstellungskosten führt. Ein weiterer Vorteil des Verfahrens liegt darin, daß der ganze Prozeßablauf auf einem Standard-Equipment, das in der Halbleiterindustrie üblich ist, durchgeführt werden kann. Dadurch ergibt sich eine einfache Integration in bestehende Prozeßabläufe und geringe Herstellungskosten.at a preferred embodiment a high mechanical anchorage due to high applied pressure the first pad in the reached second pad. As a result, the process tolerance according to the invention is the process tolerance enlarged, what for a high process reliability and lower production costs. Another advantage of Procedure is that the whole process flow on standard equipment that is common in the semiconductor industry, carried out can be. This results in a simple integration into existing ones Process Flows and low production costs.

Die erste Anschlußfläche und der Stift können vor dem Druckausüben voneinander beabstandet sein, so daß der Stift bei dem Anlegen des Drucks auf die erste Anschlußfläche beschleunigt wird. Ferner kann der Stift auch vor dem Ausüben des Drucks mit der ersten Anschlußfläche mechanisch verbunden sein.The first pad and the pin may be spaced apart from each other prior to applying pressure such that the pin upon application of the pressure is accelerated to the first pad. Further, the pin may also be mechanically connected to the first pad prior to applying the pressure.

Gemäß der Erfindung liegen sich die erste und zweite Anschlußfläche vor dem Ausüben von Druck gegenüber. Das Gegenüberliegen ist derart zu verstehen, daß zumindest ein Teilbereich der ersten Anschlußfläche einem Teilbereich der zweiten Anschlußfläche gegenüberliegt. Vorzugsweise liegen sich die erste und zweite Anschlußfläche mindestens über den Bereich, über dem der Stift angeordnet ist, gegenüber, so daß ein Verbinden der ersten und zweiten Anschlußfläche über den vollen Bereich des Stifts erreicht werden kann. Dadurch ist eine große Verbindungsfläche erreichbar.According to the invention are the first and second pad before applying pressure across from. The opposite is to be understood that at least a portion of the first pad a portion of the second Face opposite. Preferably, the first and second pads are at least over the Area, about the pin is disposed opposite, so that connecting the first and second pad over the full range of the pen can be achieved. This is one large connection area accessible.

Bei einem Ausführungsbeispiel weist der Stift ein elektrisch leitfähiges Material auf, so daß derselbe nach dem elektrischen Kontaktieren eine elektrische Verbindung mit der zweiten Anschlußfläche aufweist. Dadurch kann derselbe als elektrischer Durchgangsleiter verwendet werden, um beispielsweise eine elektrische Durchkontaktierung zu einer äußeren Oberfläche des ersten Halbleiterstücks zu erreichen. Bei einem Ausführungsbeispiel kann dazu ferner auf der äußeren Oberfläche des ersten Halbleiterstücks ein Anschlußbereich vorgesehen sein, der mit dem elektrischen Stift leitfähig verbunden ist.at an embodiment the pin has an electrically conductive material, so that the same after the electrical contact with the electrical connection having second pad. As a result, it can be used as an electrical continuity conductor be, for example, an electrical feedthrough to an outer surface of the first semiconductor piece to reach. In one embodiment can also do so on the outer surface of the first semiconductor piece a connection area be provided, which is conductively connected to the electrical pin is.

Bei einem bevorzugten Ausführungsbeispiel werden das erste und zweite Halbleiterstück so übereinander angeordnet, daß sich die erste und zweite Anschlußfläche vor dem Druckerzeugen über einen Zwischenraum gegenüberliegen. Dies ermöglicht, daß bei dem Ausüben des Drucks auf den Stift die erste Anschlußfläche in Richtung der zweiten Anschlußfläche bewegt werden kann, so daß eine gute Verbindung derselben erhalten wird.at a preferred embodiment the first and second semiconductor piece arranged one above the other so that the first and second pads before over the pressure witnessing a space opposite. This allows that in the exercise the pressure on the pin, the first pad in the direction of the second Pad moves can be, so that one good connection of the same is obtained.

Vorzugsweise kann das Ausüben des Drucks auf den Stift durch das Anlegen eines äußeren Umgebungsdrucks, beispielsweise eines Luftdrucks, erfolgen, der beispielsweise in einem Bereich bis 1000 bar liegen kann. Der Druck kann statischer Art sein oder auf eine explosionsartige Weise erzeugt werden. Dabei kann die gesamte Anordnung, die durch das erste und zweite Halbleiterstück gebildet ist, dem hohen Druck ausgesetzt werden, wodurch der Druck auf den Stift auf eine einfache Art und Weise erzeugt wird. Ist zwischen der ersten und zweiten Anschlußfläche ein Zwischenraum ausgebildet, so ergibt sich der auf den Stift wirkende Druck als Differenz des Umgebungsdrucks und des Drucks in dem Zwischenraum. Das Anlegen des Drucks bewirkt, daß die Haltekräfte des Stifts, d.h. genauer gesagt die Haftreibungskräfte, die vorwiegend an den seitlichen Wänden desselben auftreten, überwunden werden, so daß sich derselbe löst und eine Kraftwirkung auf die darunterliegende erste Anschlußfläche ausübt, wodurch diese in die zweite Anschlußfläche gedrückt wird oder auf dieselbe beschleunigt wird.Preferably can exercise the pressure on the pen by applying an external ambient pressure, For example, an air pressure, carried out, for example, in can range up to 1000 bar. The pressure can be static be generated or in an explosive manner. there the entire arrangement, which is formed by the first and second semiconductor piece, be exposed to high pressure, reducing the pressure on the pen is generated in a simple way. Is between the first and second pad Intermediate space formed, this results in acting on the pin Pressure as the difference of the ambient pressure and the pressure in the gap. The application of the pressure causes the holding forces of the Pen, i. more precisely, the static friction, which is mainly due to the lateral walls the same occur, overcome be so that it solves and exerts a force on the underlying first pad, thereby this is pressed into the second pad or accelerated to the same.

Ferner kann bei dem Ausüben des Drucks der Stift vorzugsweise auf eine Temperatur von 200 bis 400°C erwärmt werden, wodurch derselbe in einen fließbaren oder plastischen Zustand überführt wird. Durch die Inkompressibilität der plastischen Materialien kann dabei eine gute Druckübertragung sichergestellt werden und ein Nachfließen von Material des Stifts während des Druckverbindens gewährleistet werden.Further may be exercising the pressure of the pin preferably to a temperature of 200 to Heated to 400 ° C, which makes it into a flowable or plastic state is transferred. Due to the incompressibility The plastic materials can be a good pressure transfer be ensured and a refill of material of the pen while ensures the pressure connection become.

Der Stift kann ein Metall, wie beispielsweise Aluminium, Wolfram oder Kupfer, aufweisen, wodurch eine gute elektrische Leitfähigkeit des Stifts erreicht wird.Of the Pen can be a metal, such as aluminum, tungsten or Copper, thereby providing good electrical conductivity of the pen is reached.

Der Stift kann ferner vor dem Erzeugen des Drucks bereits mechanisch mit der ersten Anschlußfläche verbunden sein.Of the Pen can also mechanically before generating the pressure connected to the first pad be.

Zur Verbesserung des Gleitens des Stifts kann in der Ausnehmung, in der der Stift angeordnet ist, eine Gleitschicht erzeugt werden, um eine geringe Reibung des Stifts gegen das den Stift umgebende Material zu erreichen, wenn der Stift während des Druckverbindens in der Ausnehmung bewegt wird. Ferner kann in der Ausnehmung eine Diffusionssperrschicht gebildet sein, um bei einem Erzeugen und Bewegen des Stifts in der Ausnehmung eine Diffusion des Stift-Materials in angrenzende Bereiche des ersten Halbleiterstücks zu verhindern. Vorzugsweise kann die Gleitschicht und die Diffusionsschutzschicht durch eine einzige Schicht gebildet sein, wobei diese vorzugsweise TiN aufweist. Dadurch können Herstellungsschritte eingespart werden und die Herstellung vereinfacht werden.to Improvement of the sliding of the pin can, in the recess, in the pen is arranged to create a sliding layer, To a low friction of the pen against the pen surrounding Material reach when the pin is in during press-fitting in the recess is moved. Further, in the recess, a diffusion barrier layer be formed to generate and move the pen in the Recess a diffusion of the pin material into adjacent areas of the first semiconductor piece to prevent. Preferably, the sliding layer and the diffusion protective layer be formed by a single layer, these preferably TiN. Thereby can Saved manufacturing steps and simplifies the production become.

Bei einem Ausführungsbeispiel ist es vorgesehen, auf dem ersten Halbleiterstück Sollbruchstellen zu erzeugen, die es ermöglichen, daß bei dem Ausüben des Drucks das erste Halbleiterstück entlang der Sollbruchstellen bricht, so daß mechanische Verspannungen in dem ersten Halbleiterstück verhindert werden.at an embodiment it is intended to generate predetermined breaking points on the first semiconductor piece, which make it possible that at exercising the pressure of the first die along the predetermined breaking points breaks, causing mechanical tension in the first semiconductor piece be prevented.

Zur Justierung bei Strukturierungsprozessen, wie beispielsweise einem Erzeugen eines Anschlußbereichs auf einer äußeren Oberfläche, können in dem ersten Halbleiterstück Justiermarken vorgesehen sein, die vorzugsweise durch einen Dummy-Stift ohne elektrische Funktion gebildet sein können.to Adjustment in structuring processes, such as a Create a connection area on an outer surface, can in the first semiconductor piece Alignment marks may be provided, preferably by a dummy pin can be formed without electrical function.

Vorzugsweise wird das erste Halbleiterstück nach dem Verbinden mit dem zweiten Halbleiterstück gedünnt, wodurch das Auftreten mechanischer Verspannungen, die beispielsweise eine Verzerrung von Strukturen bewirken können, verhindert wird. Dadurch werden Fehlanpassungen zwischen dem oberen und unteren Halbleiterstück, beispielsweise zwischen dem Top- und Bottomwafer, die zu Ausbeuteverlusten führen können oder über eine entsprechende Gestaltung aufgefangen werden müssen, vermieden. Dies ermöglicht eine hohe Integrationsdichte, derart, daß viele Stifte hochintegriert miteinander verbunden werden können.Preferably, the first semiconductor piece is thinned after the connection with the second semiconductor piece, whereby the occurrence of mechanical stresses, for example, a distortion of Structures can be prevented. As a result, mismatches between the upper and lower semiconductor piece, for example, between the top and bottom wafer, which can lead to yield losses or must be absorbed by a corresponding design, avoided. This allows a high integration density, such that many pins can be interconnected in a highly integrated fashion.

Alternativ kann das Halbleiterstück auch vor dem Verbinden gedünnt werden, wobei derselbe auf einem Hilfsträger, beispielsweise einem Hilfswafer angeordnet wird.alternative can the semiconductor piece also thinned before connecting be arranged, wherein the same on a subcarrier, for example an auxiliary wafer becomes.

Vorzugsweise wird der erste Wafer bei dem Dünnungsschritt auf eine Dicke von 5 bis 200 μm gedünnt.Preferably becomes the first wafer in the thinning step to a thickness of 5 to 200 microns thinned.

Die Ausnehmung, in der der Stift angeordnet ist, kann ein Loch mit einem Durchmesser in einem Bereich von 2 bis 50 μm umfassen. Die Ausnehmung kann ferner in der Tiefe eine Länge aufweisen, die größer als 5 μm ist.The Recess in which the pin is arranged, a hole with a Diameter in a range of 2 to 50 microns include. The recess can also in the depth of a length that are larger than 5 μm.

Bei einem Ausführungsbeispiel kann zur elektrischen Isolierung des Stifts ein Graben in dem ersten Halbleiterstück vorgesehen sein, der den Stift umgibt. Der Graben kann selbst von einer isolierten Schicht umgeben sein, so daß derselbe mit Metall gefüllt sein kann, wobei derselbe dennoch eine elektrische Isolierung des Stifts gewährleistet. Dies bietet den Vorteil, daß bei einer Anwendung von Wärme das Material des Grabens fließbar wird, so daß eine Übertragung von mechanischen Spannungen über den Bereich des Grabens hinaus verhindert wird.at an embodiment can for electrical insulation of the pin digging in the first Semiconductor piece be provided, which surrounds the pin. The ditch can itself from be surrounded by an insulated layer, so that the same be filled with metal can, while still providing electrical insulation of the pen guaranteed. This offers the advantage that at an application of heat that Material of the trench flowable will, so that a transmission of mechanical stresses over the Area of the trench is prevented.

Ferner ist bei einem Ausführungsbeispiel ein Erzeugen von äußeren Anschlußbereichen vorgesehen. Dazu wird zunächst Material des ersten Halbleiterstücks abgetragen und daraufhin eine isolierende Schicht auf der durch das Abtragen erzeugten Oberfläche des ersten Halbleiterstücks aufgebracht. Anschließend wird der Stift durch das Abtragen von Material der isolierenden Schicht geöffnet und der Anschlußbereich durch das Aufbringen leitfähigen Materials erzeugt wird.Further is in one embodiment generating outer terminal areas intended. This will be first Material of the first semiconductor piece removed and then an insulating layer on the through the ablation generated surface of the first semiconductor piece applied. Subsequently The pin is made by removing material from the insulating Layer open and the connection area by applying conductive Material is generated.

Bei einem Ausführungsbeispiel kann dabei das Abtragen von Material des ersten Halbleiterstücks derart erfolgen, daß der Stift und die durch das Abtragen erzeugte Oberfläche nach dem Abtragen auf einer gleichen Ebene sind. Dadurch wird der Ätzvorgang einfach gehalten, wodurch ein Erzeugen des Anschlußbereichs mit geringen Kosten möglich ist.at an embodiment can in this case the removal of material of the first semiconductor piece done that the Pen and the surface created by the ablation after ablation on one same level. This keeps the etching process simple thereby creating the connection area at a low cost possible is.

Ferner kann das Abtragen von Material des ersten Halbleiterstücks derart erfolgen, daß der Stift nach dem Abtragen noch von einer Schicht umgeben ist, was vorzugsweise durch das Verwenden einer Stoppschicht und eines selektiven Ätzens erfolgt. Dies kann beispielsweise durch ein naßchemisches Ätzen, das vorzugsweise ein Spin-Ätzen umfaßt, erreicht werden. Alternativ kann auch ein trockener Prozeß, beispielsweise ein Plasma-Prozeß, verwendet werden. Bei diesem Ausführungsbeispiel kann eine Kontamination des ersten Halbleiterstücks vermieden werden. Die Stoppschicht kann ferner eine isolierende Schicht sein, die den Stift zur elektrischen Isolierung umgibt, wodurch Prozesschritte eingespart werden können.Further can the removal of material of the first semiconductor piece in such a way done that the Pen after removal is still surrounded by a layer, which preferably by using a stop layer and a selective etching. This For example, by a wet chemical etching, the preferably a spin-etch comprises be achieved. Alternatively, a dry process, for example a plasma process, be used. In this embodiment, contamination of the first semiconductor piece be avoided. The stop layer may further comprise an insulating Layer that surrounds the pin for electrical insulation, whereby process steps can be saved.

Bei einem Ausführungsbeispiel kann eine Mehrzahl von Stiften vorgesehen sein, wobei sich die erste Anschlußfläche ferner über die Mehrzahl von Stiften erstreckt. Dies ermöglicht eine gleichmäßige Druckverteilung und eine hohe Ver bindungsfläche, so daß eine gute elektrische Verbindung erreicht wird.at an embodiment may be provided a plurality of pins, wherein the first Pad further on the Extends a plurality of pins. This allows a uniform pressure distribution and a high connection area, so that one good electrical connection is achieved.

Das Anordnen des ersten Halbleiterstücks auf dem zweiten Halbleiterstück kann vorzugsweise ein Verbinden derselben über OH-Gruppen sein, die auf den jeweiligen Oberflächen der Halbleiterstücke gebildet werden, so daß die Herstellungskosten durch das Verwenden einer bekannten Technik gering gehalten werden.The Arranging the first semiconductor piece on the second semiconductor piece may preferably be a compound thereof via OH groups on the respective surfaces formed of the semiconductor pieces so that the Manufacturing costs by using a known technique low being held.

Ferner ermöglicht das erfindungsgemäße Verbinden ein Verbinden von Wafern, so daß zu einem Waferstapel weitere Ebenen auf den Waferstapel ohne weiteres hinzugefügt und elektrisch verbunden werden können, was einen flexiblen Einsatz des Verfahrens für verschiedene Waferstapeltypen erlaubt.Further allows the joining according to the invention connecting wafers so that too a wafer stack more levels on the wafer stack easily added and can be electrically connected, giving a flexible use of the procedure for different wafer stack types allowed.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen erläutert. Es zeigen:preferred embodiments The present invention will be described below with reference to FIG the accompanying drawings explained. It demonstrate:

1 eine schematische Querschnittdarstellung von zwei Wafern, zwischen denen eine elektrische Kontaktierung erzeugt werden soll, vor einem Verbinden gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 1 a schematic cross-sectional view of two wafers, between which an electrical contact is to be generated, before a connection according to an embodiment of the present invention;

2 eine Querschnittdarstellung der Wafer gemäß 1 nach einem Verbinden derselben; 2 a cross-sectional view of the wafer according to 1 after connecting them;

3 eine Querschnittdarstellung der Waferanordnung gemäß 2 nach einem Erzeugen eines Anschlußbereichs gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; 3 a cross-sectional view of the wafer arrangement according to 2 after generating a pad region according to an embodiment of the present invention;

4 eine Querschnittdarstellung der Waferanordnung gemäß 2 nach einem Erzeugen eines Anschluß bereichs gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung; 4 a cross-sectional view of the wafer arrangement according to 2 after generating a connection area according to another off embodiment of the present invention;

5 eine Querschnittdarstellung der Waferanordnung gemäß 3 nach einem Ausüben von Druck auf den Stift; 5 a cross-sectional view of the wafer arrangement according to 3 after applying pressure to the pen;

6 eine Querschnittdarstellung von zwei verbundenen Wafern gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, bei dem mehrere Stifte vorgesehen sind; 6 a cross-sectional view of two connected wafers according to another embodiment of the present invention, wherein a plurality of pins are provided;

7 eine Querschnittdarstellung der Waferanordnung gemäß 6 nach einem Ausüben von Druck; und 7 a cross-sectional view of the wafer arrangement according to 6 after exerting pressure; and

8 eine Querschnittdarstellung von zwei verbundenen Wafern gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung, bei dem ein Graben zur elektrischen Isolation vorgesehen ist. 8th a cross-sectional view of two connected wafers according to another embodiment of the present invention, in which a trench for electrical insulation is provided.

Im folgenden wird unter Bezugnahme auf die 1 bis 5 ein Verfahrensprozeß zum Erzeugen einer elektrischen Kontaktierung zwischen einem ersten Wafer 100 und einem zweiten Wafer 102 als ein Ausführungsbeispiel der vorliegenden Erfindung erklärt. In den verschiedenen Figuren sind dabei gleichartige Elemente und Bereiche jeweils durch gleiche Bezugszeichen gekennzeichnet.The following is with reference to the 1 to 5 a process for producing an electrical contact between a first wafer 100 and a second wafer 102 as an embodiment of the present invention. In the various figures, similar elements and regions are each identified by the same reference numerals.

Gemäß 1 weist der erste Wafer 100 ein Substrat 104 auf, auf dem eine isolierende Schicht 106 gebildet ist. Der erste Wafer 100 weist ferner ein oder mehrere elektrische Bauelemente 108 auf, die bei diesem Ausführungsbeispiel auf einer Oberfläche 104a des Substrats 104 gebildet sind. Bei anderen Ausführungsbeispielen können die Bauelemente 108 jedoch in anderen Bereichen des Wafers 100 gebildet sein, beispielsweise in tiefer liegenden Ebenen des Substrats 104. Der erste Wafer 100 weist ferner eine Ausnehmung 110 auf, die sich in dem Wafer in vertikaler Richtung (y-Achse) zu einer Oberfläche 100a erstreckt. In dem Wafer 100 wird ferner im Rahmen der Waferprozessierung ein leitfähiger Stift 112 erzeugt, der in der Ausnehmung 110 angeordnet ist. Der Stift kann metallischer Natur sein, wie beispielsweise Aluminium, Wolfram oder Kupfer, wobei diese jedoch nicht erforderlich ist. Das Vorsehen von Metall ermöglicht ein Verwenden des Stifts als Durchgangsleiter nach dem erfindungsgemäßen Erzeugen einer elektrischen Verbindung mittels Druckanwendung.According to 1 indicates the first wafer 100 a substrate 104 on top of which an insulating layer 106 is formed. The first wafer 100 also has one or more electrical components 108 on, in this embodiment, on a surface 104a of the substrate 104 are formed. In other embodiments, the components may 108 however, in other areas of the wafer 100 be formed, for example, in deeper levels of the substrate 104 , The first wafer 100 also has a recess 110 on, which in the wafer in the vertical direction (y-axis) to a surface 100a extends. In the wafer 100 Furthermore, as part of wafer processing, it becomes a conductive pen 112 generated in the recess 110 is arranged. The pin may be metallic in nature, such as aluminum, tungsten or copper, but this is not required. The provision of metal allows the pin to be used as a via conductor after producing an electrical connection by pressure application according to the present invention.

Die Ausnehmung 110 weist ferner eine isolierende Schicht 114 auf, die entlang den Oberflächen der Ausnehmung 110 angeordnet ist. Wie es weiter unten noch genauer erklärt wird, kann die isolierende Schicht bei einem Ausführungsbeispiel ferner die Funktion einer Ätzstoppschicht bei einem Erzeugen von äußeren Anschlußbereichen übernehmen.The recess 110 also has an insulating layer 114 on that along the surfaces of the recess 110 is arranged. As will be explained in more detail below, in one embodiment, the insulating layer may further perform the function of an etch stop layer in generating outer terminal regions.

Der Stift 112 kann bei einem Ausführungsbeispiel derart erzeugt werden, daß in den Wafer 110 ein tiefes Loch, beispielsweise mit einer Tiefe größer als 5 μm, anisotrop geätzt wird und das Loch anschließend mit SiO2 ausgekleidet wird und beispielsweise mit einem Metall gefüllt wird.The pencil 112 may be generated in one embodiment such that in the wafer 110 a deep hole, for example, with a depth greater than 5 microns, is anisotropically etched and the hole is then lined with SiO 2 and is filled, for example with a metal.

Zwischen der isolierenden Schicht 114 und dem Stift 112 ist ferner bei diesem Ausführungsbeispiel eine Schicht 116 angeordnet, die als eine Diffusionsbarriere wirkt und/oder eine leichte Verschiebbarkeit des Stifts 112 in der Ausnehmung 110 ermöglicht. Zur Erreichung der obigen Eigenschaften wird als Material für die Schicht 116 vorzugsweise TiN verwendet.Between the insulating layer 114 and the pen 112 is also a layer in this embodiment 116 arranged, which acts as a diffusion barrier and / or an easy displaceability of the pen 112 in the recess 110 allows. To achieve the above properties is used as the material for the layer 116 preferably TiN used.

Der Wafer 100 weist ferner auf der Oberfläche 100a eine erste Anschlußfläche 118 auf, die über der Ausnehmung 110 gebildet ist. Wie es zu erkennen ist, kann sich die Anschlußfläche 118 über den Bereich der Ausnehmung 110 hinaus erstrecken. Die Anschlußfläche 118 kann beispielsweise derart gebildet werden, daß eine Metallisierung, beispiels weise durch ein Sputtern von Aluminium, über den Stift 112 gelegt wird. Der erste Wafer 100 weist ferner auf der Oberfläche 100a eine isolierende Schicht 120 auf, die die Anschlußfläche 118 umgibt und sich ferner teilweise auf derselben erstrecken kann. Die isolierende Schicht 120 kann beispielsweise erzeugt werden, indem SiO2 oder ein anderes geeignetes Material, wie beispielsweise Polyimid, aufgebracht wird und die Waferoberfläche daraufhin planarisiert und die Metallflächen über dem Stift 112 geöffnet werden. Dies ermöglicht, daß die Schicht 120 in vertikaler Richtung (y-Achse) über den ersten Anschlußbereich 118 übersteht, so daß bei einem späteren Verbinden des ersten Wafers 100 mit dem zweiten Wafer 102 sich ein Hohlraum bilden kann.The wafer 100 also points to the surface 100a a first pad 118 on, over the recess 110 is formed. As can be seen, the pad can be 118 over the area of the recess 110 extend beyond. The pad 118 For example, can be formed such that a metallization example, by sputtering of aluminum, over the pin 112 is placed. The first wafer 100 also points to the surface 100a an insulating layer 120 on that the pad 118 surrounds and further may extend partially on the same. The insulating layer 120 For example, it may be formed by depositing SiO 2 or other suitable material, such as polyimide, and then planarizing the wafer surface and the metal surfaces over the pin 112 be opened. This allows the layer 120 in the vertical direction (y-axis) over the first terminal area 118 survives, so that when later connecting the first wafer 100 with the second wafer 102 a cavity can form.

Der Stift 112 ist in dem ersten Wafer 100 vorzugsweise derart angeordnet, daß er auf jeweils zugeordnete Kontaktstellen bzw. eine Anschlußfläche 128 des zweiten Wafers 102 paßt, wenn die beiden Waferoberseiten aufeinander liegen.The pencil 112 is in the first wafer 100 Preferably arranged such that it on each associated contact points or a pad 128 of the second wafer 102 fits when the two wafer tops are on top of each other.

Der zweite Wafer 102, der ein mit der üblichen Planartechnik gefertigter Wafer ist, weist entsprechend zu dem ersten Wafer 100 ein Substrat 122 auf, auf dem eine isolierende Schicht 124 gebildet ist. Der zweite Wafer 102 wird als ein Bottom-Wafer bezeichnet, da er im Gegensatz zu dem ersten Wafer 100, der als ein Top-Wafer bezeichnet wird, bei der weiteren Bearbeitung nicht gedünnt wird und damit der Basis- und Trägerwafer für den oder die auf ihn montierten dünnen Wafer ist.The second wafer 102 , which is a wafer produced by the usual planar technique, corresponding to the first wafer 100 a substrate 122 on top of which an insulating layer 124 is formed. The second wafer 102 is referred to as a bottom wafer because it is unlike the first wafer 100 , which is referred to as a top wafer, is not thinned in further processing and thus the base and carrier wafers for the thin wafer (s) mounted thereon.

Die isolierende Schicht 124 kann, wie die isolierende Schicht 106 des ersten Wafers 100, SiO2 oder ein anderes geeignetes Material, beispielsweise Polyimid, aufweisen.The insulating layer 124 can, like the insulating layer 106 of the first wafer 100 , SiO 2 or another suitable material, for example polyimide.

Der zweite Wafer 102 umfaßt wie auch der erste Wafer 100 elektrische Bauelemente 126, die beispielsweise aktive Bauelemente, wie beispielsweise Transistoren, oder passive Bauelemente sein können. Die Bauelemente 126 können beispielsweise zu einer Schaltung integriert sein. Ferner kön nen die Bauelemente 126 auch mit den Bauelementen 108 eine Schaltung bilden.The second wafer 102 includes as well as the first wafer 100 electrical components 126 , which may be, for example, active devices, such as transistors, or passive devices. The components 126 For example, they may be integrated into a circuit. Furthermore Kings nen the components 126 also with the components 108 form a circuit.

Auf einer Oberfläche 102a des Wafers 102 ist ferner die Anschlußfläche 128 angeordnet, die beispielsweise vorgesehen ist, um die Bauelemente 126 mit elektrischer Spannung zu versorgen. Die Anschlußfläche 128 ist von einer isolierenden Schicht 130 umgeben, die sich auch teilweise auf der Anschlußfläche 128 erstrecken kann.On a surface 102 of the wafer 102 is also the pad 128 arranged, for example, is provided to the components 126 to supply with electrical voltage. The pad 128 is from an insulating layer 130 surrounded, which is also partly on the pad 128 can extend.

Die Herstellung des Wafers erfolgt vorzugsweise derart, daß der Wafer 102 planarisiert wird, indem ein isolierendes Material, beispielsweise SiO2, auf demselben abgeschieden wird und das Material anschließend mittels einer CMP-Behandlung (CMP = Chemical Mechanical Polishing = chemisch mechanisches Polieren) eingeebnet wird. Alternativ kann die Planarisierungsschicht auch aus einem anderen Material, wie beispielsweise Kunststoff, bestehen. In einem anschließenden Schritt wird die zukünftige Anschlußfläche bzw. elektrische Kontaktfläche 128 geöffnet. Dazu kann ein Standard-Lithographieschritt eingesetzt werden, der sich aus einer Lithographie, einem Ätzen und einem Lackveraschen zusammensetzt. Vorzugsweise wird die isolierende Schicht 130 und/oder die isolierende Schicht 120 so gebildet, daß sich bei einem Verbinden der Wafer 100 und 102 zwischen den Anschlußflächen 128 und 118 ein Hohlraum ausbildet. Daher wird die isolierende Schicht 120 und/oder die isolierende Schicht 130 vorzugsweise nicht planar mit den jeweils zugeordneten Anschlußflächen 118 bzw. 128 gebildet sondern stehen in vertikaler Richtung, d.h. senkrecht zu der Waferebene, über dieselben hinaus.The production of the wafer is preferably carried out in such a way that the wafer 102 is planarized by depositing an insulating material, for example, SiO 2 , on the same, and then planarizing the material by CMP (Chemical Mechanical Polishing) treatment. Alternatively, the planarization layer can also be made of another material, such as plastic. In a subsequent step, the future pad or electrical contact surface 128 open. For this purpose, a standard lithography step can be used, which is composed of a lithography, an etching and a paint ashes. Preferably, the insulating layer becomes 130 and / or the insulating layer 120 formed so that when connecting the wafer 100 and 102 between the pads 128 and 118 forms a cavity. Therefore, the insulating layer becomes 120 and / or the insulating layer 130 preferably not planar with the respective associated pads 118 respectively. 128 but are in the vertical direction, ie perpendicular to the wafer plane, beyond the same.

Das Verbinden der beiden Wafer 100 und 102 kann mittels bekannter Verbindungsverfahren erfolgen. Vorzugsweise wird dazu das bekannte und etablierte Verfahren über OH-Gruppen, die auf den zwei Waferoberflächen gebildet werden, verwendet. Dazu werden vor dem Verbinden der beiden Wafer mittels eines geeigneten Prozeßschritts vorzugsweise Si-OH-Gruppen oder C-OH-Gruppen auf zumindest einer der Waferoberflächen erzeugt.The connection of the two wafers 100 and 102 can be done by known connection methods. Preferably, the known and established method of OH groups formed on the two wafer surfaces is used. For this purpose, preferably Si-OH groups or C-OH groups are generated on at least one of the wafer surfaces by means of a suitable process step prior to joining the two wafers.

2 zeigt die Wafer 100 und 102 nach dem Durchführen des Verbindens. 2 shows the wafers 100 and 102 after performing the connection.

Die Wafer 100 und 102 werden gemäß 2 so aufeinandergesetzt, daß sich eine Waferanordnung 132 ergibt, bei der sich die jeweiligen Anschlußflächen 118 und 128 gegenüberliegen. Zum Sicherstellen, daß sich die Anschlußflächen 118 und 128 auf die gewünschte Weise gegenüberliegen, kann bei dem Verbinden ein Justieren durchgeführt werden. Ferner können die Wafer 100 und 102 jedoch auch auf eine selbstjustierende Art und Weise verbunden werden, wodurch ein Vorsehen entsprechender Justiermarken entfallen kann.The wafers 100 and 102 be according to 2 put together so that a wafer arrangement 132 results in which the respective pads 118 and 128 are opposite. To make sure the pads 118 and 128 In the desired manner, an adjustment can be performed in the connection. Furthermore, the wafers can 100 and 102 However, also be connected in a self-adjusting manner, whereby a provision of corresponding alignment marks can be omitted.

Wie es in 2 zu erkennen ist, liegen sich bei diesem Ausführungsbeispiel die Anschlußflächen 118 und 128 über einen Hohlraum bzw. Zwischenraum 132 gegenüber. Der Hohlraum 132 wird durch die miteinander verbundenen Schichten 120 und 130 seitlich begrenzt, die bei der Vorbereitung des ersten bzw. zweiten Wafers 100 und 102 jeweils gegenüber den Anschlußflächen 118 bzw. 128 erhöht gebildet wurden. In vertikaler Richtung, d.h. senkrecht zu den Ebenen der Wafer 100 und 102, ist der Hohlraum 132 durch die Anschlußflächen 118 und 128 begrenzt. Der Hohlraum kann luftdicht abgeschlossen sein und einen Umgebungsluftdruck oder ein Vakuum aufweisen.As it is in 2 can be seen, lie in this embodiment, the pads 118 and 128 over a cavity or space 132 across from. The cavity 132 is through the interconnected layers 120 and 130 laterally limited in the preparation of the first and second wafer 100 and 102 each opposite the pads 118 respectively. 128 were formed increased. In the vertical direction, ie perpendicular to the planes of the wafer 100 and 102 , is the cavity 132 through the pads 118 and 128 limited. The cavity may be hermetically sealed and have an ambient air pressure or a vacuum.

In einem anschließenden Schritt wird der erste Wafer 100, d.h. der Top-Wafer, gedünnt, bis der Stift 112 oder die den Stift 112 umgebende Schicht 114 frei liegt. Dazu wird auf einer Oberfläche 100b des Wafers 100 Material abgetragen, wobei dies entweder so erfolgen kann, daß die Schicht 114, mit der die Ausnehmung 110 ausgekleidet ist, erhalten bleibt oder derart, daß der Stift 112 so geöffnet wird, daß das Material desselben, das vorzugsweise ein Metall ist, frei liegt.In a subsequent step, the first wafer 100 ie the top wafer, thinned until the pin 112 or the pen 112 surrounding layer 114 is free. This is done on a surface 100b of the wafer 100 Material removed, this can either be done so that the layer 114 with which the recess 110 is lined, preserved or such that the pin 112 is opened so that the material thereof, which is preferably a metal, is exposed.

Welchen der beiden oben genannten Vorgehensweisen der Vorzug zu geben ist, hängt von der folgenden Prozeßabfolge ab. Dabei spielen Kontaminationsaspekte ebenso eine Rolle wie die Herstellungskosten. Die zwei Vorgehensweisen sollen im folgenden anhand der 3 und 4 näher erklärt werden.Which of the above two approaches is preferable depends on the following process sequence. Contamination aspects play a role as well as the production costs. The two approaches will be described below with reference to 3 and 4 be explained in more detail.

In dem Fall, bei dem die isolierende Schicht 114 der Ausnehmung 110 erhalten bleibt, wird der letzte Abtrag, bei dem der Stift 112 freigelegt wird, vorzugsweise als ein naßchemischer Schritt ausgeführt. Beispielsweise ist für diesen naßchemischen Schritt ein sogenannter Spin-Ätzer geeignet. Nach diesem Prozeßschritt steht der Stift aus der Oberseite des Waferstapels heraus, wobei der Stift 112 von der isolierenden Schicht 114 umgeben ist, so daß derselbe in das Material derselben, beispielsweise ein Oxid, gehüllt ist. Darauf kann nun ein isolierendes Material, wie beispielsweise SiO2 oder Si3N4 abgeschieden werden, um gemäß 3 eine isolierende Schicht 134 zu bilden. Die Dicke der isolierenden Schicht 134 ist so zu wählen, daß sich das Ende des Stifts 112 noch über der Ebene der zuletzt abgeschiedenen Schicht befindet. Daraufhin wird der Stift durch ein Abtragen der isolierenden Schicht 114 geöffnet, so daß das Material des Stifts freigelegt ist. Das Öffnen des Stifts kann beispielsweise mittels einer CMP-Behandlung erfolgen.In the case where the insulating layer 114 the recess 110 is preserved, the last ablation at which the pin 112 is exposed, preferably carried out as a wet chemical step. For example, a so-called spin-etcher is suitable for this wet-chemical step. After this process step, the pin protrudes from the top of the wafer stack with the pin 112 from the insulating layer 114 is surrounded so that it is wrapped in the same material, such as an oxide. Then, an insulating material such as SiO 2 or Si 3 N 4 may be deposited in accordance with 3 an insulating layer 134 to build. The thickness of the insulating layer 134 is to be chosen so that the end of the pen 112 still above the level of the last deposited layer. Then the pin is removed by removing the insulating layer 114 opened so that the material of the pen is exposed. The public NEN of the pen can be done for example by means of a CMP treatment.

Die oben beschriebene Vorgehensweise weist den Vorteil auf, daß sichergestellt wird, daß es zu keiner Kontamination des Wafers, d.h. genauer zu keiner Kontamination des Materials des Substrats 104, das beispielsweise Silizium aufweisen kann, kommt. Eine derartige Kontamination kann beispielsweise durch metallische Partikel während des Freiätzens des Stifts 112 erfolgen, wodurch sich Eigenschaften des Substrats, beispielsweise eine Leitfähigkeit, ändern können.The procedure described above has the advantage of ensuring that there is no contamination of the wafer, ie, more accurately, no contamination of the material of the substrate 104 , which may for example have silicon, comes. Such contamination can be caused, for example, by metallic particles during the free etching of the pen 112 take place, whereby properties of the substrate, such as conductivity, can change.

In einem weiteren Prozeßschritt wird ein Anschlußbereich 136 auf dem freigelegten Stift 112 gebildet, wobei sich der Anschlußbereich 136 in lateraler Richtung (x-Achse) über den Stift 112 hinaus erstrecken kann. Das Bilden des Anschlußbereichs 136 kann beispielsweise durch eine Abscheidung von Metall, wie beispielsweise Aluminium, und einer anschließenden Strukturierung erfolgen.In a further process step becomes a connection area 136 on the exposed pen 112 formed, with the connection area 136 in the lateral direction (x-axis) over the pin 112 can extend out. Forming the connection area 136 can be done for example by a deposition of metal, such as aluminum, and subsequent structuring.

3 zeigt die Waferanordnunq nach einem Durchführen der oben genannten Herstellungsschritte. Wie es zu erkennen ist, ist auf dem Substrat 104 die isolierende Schicht 134 gebildet, die den oberen Teil des Stifts 112 umgibt und planar mit dem oberen Ende desselben abschließt. Auf dem Stift 112 und der isolierenden Schicht 134 ist der strukturierte Anschlußbereich 136 gebildet, wobei derselbe bei diesem Ausführungsbeispiel eine erste Schicht 138 und eine zweite Schicht 140 aufweist. Die erste Schicht 138 ist vorgesehen, um eine gute elektrische Verbindung zu dem Stift 112 herzustellen. Die zweite Schicht 140 ist auf der ersten Schicht 138 gebildet und stellt vorzugsweise eine gute Lötbarkeit oder Bondbarkeit einer Anschlußverbindung mit dem Anschlußbereich 136 sicher. Die Schichten 138 und 140 können vorzugsweise ein Metall umfassen. 3 shows the Waferanordnunq after performing the above-mentioned manufacturing steps. As you can see, it is on the substrate 104 the insulating layer 134 formed the upper part of the pin 112 surrounds and planar ends with the upper end of the same. On the pen 112 and the insulating layer 134 is the structured connection area 136 formed, the same in this embodiment, a first layer 138 and a second layer 140 having. The first shift 138 is intended to make a good electrical connection to the pin 112 manufacture. The second layer 140 is on the first layer 138 is formed and preferably provides good solderability or bondability of a terminal connection with the terminal area 136 for sure. The layers 138 and 140 may preferably comprise a metal.

Unter Bezugnahme auf 4 wird nachfolgend die oben erwähnte alternative Möglichkeit des Öffnens des Stifts 112 zum Aufbringen des Anschlußbereichs 136 auf demselben beschrieben. In diesem Fall wird der Stift 112 gleich beim Dünnen des Wafers 100 geöffnet. Es enden somit das Substrat 104 des Wafers 100, die den Stift 112 umgebende Schicht 114 und der Stift 112 auf der oberen Seite in der gleichen Ebene. Anschließend wird auf diese obere Fläche eine isolierende Schicht, die beispielsweise SiO2 und/oder Si3N4 umfassen kann, abgeschieden.With reference to 4 Next, the above-mentioned alternative way of opening the pen will be 112 for applying the connection area 136 described on the same. In this case, the pen becomes 112 same as the wafer is thinned 100 open. It thus ends the substrate 104 of the wafer 100 that the pen 112 surrounding layer 114 and the pen 112 on the upper side in the same plane. Subsequently, an insulating layer, which may comprise, for example, SiO 2 and / or Si 3 N 4 , is deposited on this upper surface.

Daraufhin kann der Stift 112 durch einen justierten Lithographieschritt geöffnet werden. Der Lithographieschritt kann beispielsweise eine Lithographie, ein Ätzen und ein Lackentfernen umfassen. Um die Justierung durchzuführen, können die dazu benötigten Justiermarken durch zusätzliche Stifte in dem Wafer 100 bereitgestellt werden, die keine elektrische Funktion von der Vorderseite auf die Rückseite des Wafers übertragen. In einem folgenden Schritt wird ein leitfähiges Material, beispielsweise Aluminium, auf diese Ebene beispielsweise mittels eines Sputterns aufgebracht und anschließend strukturiert.Then the pen can 112 be opened by an adjusted lithography step. The lithography step may include, for example, lithography, etching, and paint removal. To perform the adjustment, the adjustment marks required for this purpose can be achieved by additional pins in the wafer 100 be provided, which do not transmit electrical function from the front to the back of the wafer. In a subsequent step, a conductive material, for example aluminum, is applied to this plane, for example by means of sputtering, and then patterned.

4 zeigt die Waferanordnung 132 von 2 nach dem Durchführen der obigen Prozeßschritte. Wie es zu erkennen ist, ist auf dem Substrat 104 eine isolierende Schicht 142 gebildet, die in dem Bereich des Stifts 112 eine Ausnehmung aufweist. Auf der Schicht 142 sowie in der Ausnehmung derselben ist ein Anschlußbereich 144 gebildet, der elektrisch und mechanisch mit dem Stift 112 verbunden ist. Entsprechend zu der unter Bezugnahme auf 3 beschriebenen Möglichkeit weist der Anschlußbereich 144 eine erste und zweite Schicht 146 und 148 auf, wobei die erste Schicht 146 zum Liefern einer guten elektrischen Verbindung mit dem Stift 112 und die zweite Schicht 148 zum Liefern einer guten Lötbarkeit oder Bondbarkeit vorgesehen sind. 4 shows the wafer arrangement 132 from 2 after performing the above process steps. As you can see, it is on the substrate 104 an insulating layer 142 formed in the area of the pen 112 having a recess. On the shift 142 as well as in the recess of the same is a connection area 144 formed, electrically and mechanically with the pin 112 connected is. According to the with reference to 3 described possibility points the connection area 144 a first and second layer 146 and 148 on, with the first layer 146 to provide a good electrical connection with the pin 112 and the second layer 148 to provide good solderability or bondability.

Bei den unter Bezugnahme auf die 3 und 4 dargestellten Waferanordnungen wurde ein Dünnen des Top-Wafers 100 nach einem Befestigen desselben an dem Bottom-Wafer durchgeführt. Dies ermöglicht, im Gegensatz zu Verfahren, bei denen der Top-Wafer an einem Hilfssubstrat bzw. Handlings-Substrat gedünnt wird, ein Einhalten der Maßhaltigkeit des Wafers. Bei dem Dünnen des Top-Wafers an einem Handlings-Substrat kann der Top-Wafer durch die auftretenden mechanischen Verspannungen, die im Schichtaufbau und/oder der Schichterzeugung liegen, verzerrt werden, so daß es zu Fehlanpassungen zwischen dem Top- und Bottom-Wafer kommen kann. Diese Fehlanpassungen führen zu Ausbeuteverlusten oder müssen über die Gestaltung der elektrischen Kontaktierungen aufgefangen werden. Zu diesen unerwünschten Effekten kann es bei dem oben beschriebenen Verfahren, bei dem die beiden Wafer bei dem Dünnungsprozeß bereits starr miteinander verbunden sind, nicht kommen. Es besteht folglich die Möglichkeit viele Stifte hochintegriert miteinander zu verbinden, um einen Durchführungskontakt mit einer guten elektrischen Leitfähigkeit zu erreichen.With reference to the 3 and 4 Wafer arrangements shown were thinning of the top wafer 100 after attaching it to the bottom wafer. This, in contrast to methods in which the top wafer is thinned on an auxiliary substrate or handling substrate, makes it possible to comply with the dimensional stability of the wafer. When the top wafer is thinned on a handling substrate, the top wafer may be distorted by the mechanical stresses that occur in the layer structure and / or the layer formation, resulting in mismatches between the top and bottom wafer can. These mismatches lead to yield losses or have to be absorbed by the design of the electrical contacts. These undesirable effects can not occur in the method described above, in which the two wafers are already rigidly joined together in the thinning process. Consequently, it is possible to connect many pins in a highly integrated manner in order to achieve a feedthrough contact with good electrical conductivity.

Alternativ zu der oben beschriebenen Vorgehensweise kann der Wafer 100 auch vor dem Verbinden derselben durch ein Kleben auf ein Hilfssubstrat bzw. Handlings-Substrat gedünnt werden. Auch in diesem Fall wird der Stift 112 vorzugsweise so plaziert, daß er auf die zugeordnete Anschlußfläche 128 des zweiten Wafers 102 trifft. Wenn keine dielektrische Schicht auf das Substrat 104 aufgebracht wird, um für eine Isolation des Stifts 112 zu sorgen, muß die Isolation über ein Design des Stifts realisiert werden. Dazu kann beispielsweise ein Graben, der als ein geschlossener Kreis in dem Substrat 104 vorgesehen ist, verwendet werden, wobei derselbe isolierend ausgekleidet sein kann. Ein solches Ausführungsbeispiel wird weiter unten unter Bezugnahme auf 8 näher erklärt.As an alternative to the procedure described above, the wafer can 100 be thinned before bonding them by gluing on an auxiliary substrate or handling substrate. Also in this case, the pen 112 preferably placed so that it on the associated pad 128 of the second wafer 102 meets. If no dielectric layer on the substrate 104 is applied to isolation of the pen 112 To ensure the insulation must be realized on a design of the pen. For example, a trench may serve as a closed circle in the substrate 104 is intended to be used, wherein the same isolie be lined. Such an embodiment will be described below with reference to 8th explained in more detail.

Die weitere Bearbeitung der gedünnten Waferseite kann daraufhin wie bei den oben beschriebenen beiden Möglichkeiten, bei denen das Dünnen in dem verbundenen Zustand durchgeführt wurde, erfolgen. Anschließend wird der Stapel, d.h. der Wafer 100 und der an dem Wafer 100 befestigte Hilfswafer, mit dem zweiten Wafer 102 verbunden und der Hilfswafer entfernt. Daraufhin kann der im folgenden beschriebenen Prozeßschritt mit dem der elektrische Kontakt zwischen dem Wafer 100 und dem Wafer 102 hergestellt wird, erfolgen.The further processing of the thinned wafer side can then take place as in the two possibilities described above, in which the thinning in the connected state has been carried out. Subsequently, the stack, ie the wafer 100 and the on the wafer 100 attached auxiliary wafers, with the second wafer 102 connected and the auxiliary wafer removed. Thereafter, the process step described below can be used to determine the electrical contact between the wafer 100 and the wafer 102 is made.

Im folgenden wird unter Bezugnahme auf 5 der erfindungsgemäße Schritt zum Erzeugen des elektrischen Kontakts zwischen den beiden Wafern beschrieben. 5 zeigt dabei den unter Bezugnahme auf 3 beschriebenen Waferstapel, wobei jedoch der erfindungsgemäße Verbindungsschritt auf die gleiche Weise auch für den unter Bezugnahme auf 4 beschriebenen Waferstapel sowie auf einen Waferstapel, der durch ein Dünnen des Wafers 100 vor dem Verbinden gebildet wird, durchgeführt werden kann.The following is with reference to 5 the step according to the invention for generating the electrical contact between the two wafers is described. 5 shows the reference to 3 However, the connecting step according to the invention in the same manner also for the reference to 4 described wafer stack as well as on a wafer stack by thinning the wafer 100 is formed before joining, can be performed.

Bei dem Verbindungsschritt wird bei diesem Ausführungsbeispiel der Wafer 100 auf eine hohe Temperatur von etwa 400°C erhitzt und gleichzeitig einem hohen Druck ausgesetzt. Der Druck kann bis zu 1000 bar betragen und entweder statisch oder auf eine dynamische Weise erzeugt werden.In the connection step, in this embodiment, the wafer 100 heated to a high temperature of about 400 ° C and simultaneously subjected to high pressure. The pressure can be up to 1000 bar and generated either statically or in a dynamic manner.

Durch die Kombination dieser Prozeßparameter wird der Stift 112 in der Ausnehmung 110 durch den darüberliegenden metallischen Anschlußbereich auf die Seite des niedrigeren Drucks geschoben. Der niedrigere Druck befindet sich im Hohlraum 132 unter dem Stift 112 zwischen den verbundenen Wafern 100 und 102. Der Stift 112 und die Anschlußfläche 118 bewegen sich in das Material der Anschlußfläche 128 des Bottom-Wafers 102, bis sich ein Kräftegleichgewicht eingestellt hat. Da bei diesem Ausführungsbeispiel der Wafer 100 auf eine hohe Temperatur erwärmt ist, weist das Material des Stifts 112 einen fließbaren Zustand auf, der ein Nachfließen ermöglicht. Dadurch kann während der Bewegung des Stifts 112 Material von der Oberseite des Waferstapels nachfließen, was dafür sorgt, daß der Stift 112 auch nach oben weiterhin eine elektrische leitende Verbindung aufweist. Ferner ermöglicht das fließbare Material des Stifts 112 eine Übertragung des Drucks, da ein fließbares bzw. flüssiges Material inkompressibel ist. Ein weiterer Vorteil dieses Verfahrens besteht darin, daß durch das Erwärmen des Stifts 112 Hohlräume oder andere schlecht leitende Bereiche desselben, die sich während der Erzeugung des Stifts 112 in dem Vorbereitungsschritt bilden können, aufgelöst werden, wodurch der Stift durch den fließbaren Zustand und die hohen anliegenden Drücke nach dem Durchführen der oben beschriebenen elektrischen Verbindung eine sehr kompakte Masse mit geringen Hohlräumen aufweist.By combining these process parameters, the pen becomes 112 in the recess 110 pushed by the overlying metallic connection area on the side of the lower pressure. The lower pressure is in the cavity 132 under the pencil 112 between the connected wafers 100 and 102 , The pencil 112 and the pad 118 move into the material of the pad 128 of the bottom wafer 102 until an equilibrium of forces has been established. As in this embodiment, the wafer 100 heated to a high temperature, rejects the material of the pen 112 a flowable state, which allows a Nachfließen. This may occur during the movement of the pen 112 Refill material from the top of the wafer stack, which causes the pen 112 also continues to have an electrically conductive connection upwards. Furthermore, the flowable material of the pen allows 112 a transfer of pressure, since a flowable or liquid material is incompressible. Another advantage of this method is that by heating the pen 112 Cavities or other poorly conducting areas of the same during the production of the pen 112 can be dissolved in the preparation step, whereby the pin has a very compact mass with small cavities due to the flowable state and the high applied pressures after performing the electrical connection described above.

5 zeigt die Waferanordnung von 3 nach dem Durchführen der oben beschriebenen Schritte. 5 shows the wafer arrangement of 3 after performing the steps described above.

In 5 ist zu erkennen, daß durch das oben beschriebene Verfahren der Stift 112 in der Ausnehmung im Vergleich zu der Anordnung von 3 nach unten, d.h. in Richtung der Anschlußfläche 128 des zweiten Wafers 102 verschoben ist. Auf entsprechende Weise ist die Anschlußfläche 118 in dem Bereich des Stifts 112 nach unten verschoben und in das Material der Anschlußfläche 128 des zweiten Wafers 102 gedrückt.In 5 It can be seen that by the method described above, the pen 112 in the recess compared to the arrangement of 3 down, ie in the direction of the pad 128 of the second wafer 102 is moved. In a similar way is the pad 118 in the area of the pen 112 moved down and into the material of the pad 128 of the second wafer 102 pressed.

Die Bewegung des Stifts 112 führt somit zu einer Verformung der Anschlußfläche 118, so daß der zwischen den Anschlußflächen 118 und 128 gebildete Hohlraum 132a nunmehr lediglich seitlich der Anschlußfläche 118 mit einem geringeren Volumen gebildet ist. Dadurch kann in dem Hohlraum 132a ein höherer Druck als zu Beginn des Druckverbindens auftreten, wenn derselbe in dem Vorbereitungsschritt luftdicht gebildet ist. Alternativ kann das Verbinden der Wafer 100 und 102 auch in einer Vakuumumgebung erfolgen, so daß der Hohlraum keinen Luftdruck aufweist, wodurch ein Anstieg des Drucks in dem Hohlraum 132a vermieden wird.The movement of the pen 112 thus leads to deformation of the pad 118 so that the between the pads 118 and 128 formed cavity 132a now only the side of the pad 118 is formed with a smaller volume. As a result, in the cavity 132a a higher pressure than at the beginning of the pressure bonding occur when the same is formed airtight in the preparation step. Alternatively, the bonding of the wafers 100 and 102 also occur in a vacuum environment, so that the cavity has no air pressure, whereby an increase in the pressure in the cavity 132a is avoided.

Wie es in 5 ferner zu erkennen ist, führt der oben beschriebene Verbindungsschritt ebenso zu einer Verformung des Anschlußbereichs 136 in dem Bereich des Stifts 112 und daran angrenzenden Bereichen desselben. Der Anschlußbereich 136 kann in einem anschließenden Schritt mittels einer Standardprozessierung strukturiert werden.As it is in 5 Further, the above-described connecting step also leads to deformation of the terminal portion 136 in the area of the pen 112 and adjacent areas thereof. The connection area 136 can be structured in a subsequent step using standard processing.

Bei dem beschriebenen Ausführungsbeispiel, bei dem der Stift 112 ein leitfähiges Material aus Metall aufweist, wird eine elektrische Verbindung von der Anschlußfläche 128 über die Anschlußfläche 118 und den Stift 118 zu dem Anschlußbereich 136 hergestellt. Dadurch kann eine elektrische Durchkontaktierung der Anschlußfläche 128 erreicht werden. Bei anderen Ausführungsbeispielen kann es vorgesehen sein, lediglich eine elektrische Verbindung der beiden Anschlußflächen 118 und 128 zu erreichen. Beispielsweise kann die Anschlußfläche 128 mit einer durch die Bauelemente 126 gebildeten Schaltung verbunden sein, während die Anschlußfläche 118 mit einer durch die Bauelemente 108 gebildeten Schaltung verbunden ist, so daß durch das elektrische Verbinden der Anschlußflächen 118 und 128 die beiden in den Wafern 100 und 102 angeordneten Schaltungen miteinander elektrisch verbunden werden, wobei der Stift 112 ein elektrisch isolierendes Material aufweisen kann.In the described embodiment, wherein the pin 112 has a conductive material made of metal, an electrical connection from the pad 128 over the pad 118 and the pen 118 to the connection area 136 produced. This can be an electrical via of the pad 128 be achieved. In other embodiments, it may be provided, only an electrical connection of the two pads 118 and 128 to reach. For example, the pad 128 with one through the components 126 be formed circuit formed while the pad 118 with one through the components 108 formed circuit is formed, so that by the electrical connection of the pads 118 and 128 the two in the wafers 100 and 102 arranged circuits are electrically connected to each other, wherein the pencil 112 may comprise an electrically insulating material.

Bei dem erfindungsgemäßen Verbinden durch Druckanlegen kann der Top-Wafer 100 einer hohen mechanischen Belastung ausgesetzt sein. Daher kann bei einem Ausführungsbeispiel ein geeignetes Design des Stifts 112 vorgesehen sein, um eine unzulässige Schädigung zu verhindern. Dazu kann beispielsweise der Stift 112 so erzeugt werden, daß sich in seinem Bereich Sollbruchstellen befinden, die eine undefinierte Schädigung des Substrats des Top-Wafers 100 verhindern.In the inventive connection by pressure application of the top wafer 100 be exposed to high mechanical stress. Therefore, in one embodiment, a suitable design of the pen 112 be provided to prevent inadmissible damage. This can, for example, the pin 112 be generated so that there are predetermined breaking points in his area, the undefined damage to the substrate of the top wafer 100 prevent.

6 zeigt ein Ausführungsbeispiel, bei dem eine Mehrzahl von Stiften 112 in dem Top-Wafer 100 gebildet sind, vor dem Durchführen des erfindungsgemäßen Druckverbindens. Die Mehrzahl von Stiften 112 sind jeweils mit einer einzigen Anschlußfläche 118 und einem oberen Anschlußbereich 136 verbunden. Bei dem Anlegen des Drucks wird der Bereich, in dem der Druck wirksam wird, durch die Ausdehnung des Hohlraums 132 in lateraler Richtung definiert. Bei dem unter Bezugnahme auf 6 gezeigten Ausführungsbeispiel erstreckt sich der Hohlraum 132 jenseits des Bereichs, in dem die Mehrzahl von Stiften 112 gebildet ist, so daß in dem gesamten Bereich des Hohlraums 132 der hohe Druck auftritt, was zu einer hohen mechanischen Verspannung in dem Substrat 104 führen kann. Bei diesem Ausführungsbeispiel ist daher im Bereich der äußeren Stifte eine Sollbruchstelle 150 vorgesehen, die zwischen dem Stift 112 und der Gleitschicht 116 angeordnet ist. 6 shows an embodiment in which a plurality of pins 112 in the top wafer 100 are formed before performing the pressure bonding according to the invention. The majority of pens 112 each with a single pad 118 and an upper terminal area 136 connected. Upon application of the pressure, the area in which the pressure becomes effective becomes due to the expansion of the cavity 132 defined in the lateral direction. With reference to 6 the embodiment shown, the cavity extends 132 beyond the area where the majority of pens 112 is formed so that in the entire region of the cavity 132 the high pressure occurs, resulting in high mechanical strain in the substrate 104 can lead. In this embodiment, therefore, in the region of the outer pins a predetermined breaking point 150 provided between the pin 112 and the sliding layer 116 is arranged.

7 zeigt die Waferanordnung von 6 nach dem Durchführen des erfindungsgemäßen Druckverbindens. Wie es in 7 zu erkennen ist, führt die Sollbruchstelle 150 dazu, daß nach dem Durchführen des elektrischen Verbindungsschritts durch hohes Druckanlegen ein Teilbereich 152 des Substrats 104 verschoben ist, so daß dadurch das Auftreten von mechanischen Verspannungen in dem Wafer 100 verhindert werden kann. Dadurch kann die Anschlußfläche 128 über eine Mehrzahl von Stiften 112 mit dem Anschlußbereich 136 verbunden werden, ohne daß in dem Wafer 100 mechanische Verspannungen auftreten. 7 shows the wafer arrangement of 6 after performing the pressure-bonding according to the invention. As it is in 7 can be seen leads the breaking point 150 in that after performing the electrical connection step by high pressure application, a partial area 152 of the substrate 104 is shifted, so that thereby the occurrence of mechanical stresses in the wafer 100 can be prevented. This may cause the pad 128 over a plurality of pins 112 with the connection area 136 be connected without in the wafer 100 mechanical tension occurs.

Unter Bezugnahme auf die 8 wird im folgenden ein weiteres Ausführungsbeispiel beschrieben, bei dem eine elektrische Isolierung des Stifts 112 gegen das Substrat 104 mittels eines Grabens 152 erreicht wird, der um den Stift 112 angeordnet ist.With reference to the 8th In the following another embodiment will be described, in which an electrical insulation of the pen 112 against the substrate 104 by means of a trench 152 is achieved, which is around the pen 112 is arranged.

8 zeigt eine Waferanordnung vor dem Druckverbinden, wobei bei derselben der leitfähig ausgebildete Stift 112 lateral von dem geschlossen isolierten Graben 152 umgeben ist, der die Isolation des Stifts 112 gegen das Substrat realisiert. Der Graben 152 kann vollständig mit einem isolierenden Material gefüllt sein. Ferner kann der Graben 152 gemäß 8 mit einer isolierenden Schicht 154 ausgekleidet werden, so daß derselbe mit einem leitfähigen Material 156 gefüllt sein kann. Dies weist den Vorteil auf, daß bei dem Anlegen der hohen Drücke auf den Stift 112 und einem gleichzeitigen Erwärmen des ersten Wafers 100 ein Übertragen von mechanischen Verspannungen auf das Substrat 104 verringert wird, da sich das Metall 156 des Grabens 152 in einem fließbaren Zustand befindet, so daß ein Übertragen der mechanischen Spannungen von dem Bereich, in dem der Stift 112 angeordnet ist, auf einen Bereich des Substrats 104 außerhalb des Grabens 152 verringert bzw. verhindert wird. 8th shows a wafer assembly prior to pressure bonding, with the same being the conductive stylus 112 lateral to the closed isolated trench 152 surrounded by the isolation of the pen 112 realized against the substrate. The ditch 152 can be completely filled with an insulating material. Furthermore, the trench 152 according to 8th with an insulating layer 154 be lined so that the same with a conductive material 156 can be filled. This has the advantage that when applying the high pressures on the pin 112 and simultaneously heating the first wafer 100 a transfer of mechanical stresses on the substrate 104 is reduced as the metal 156 of the trench 152 is in a flowable state, so that a transfer of the mechanical stresses from the area in which the pin 112 is arranged on a region of the substrate 104 outside the trench 152 is reduced or prevented.

Unter Bezugnahme auf die 1 bis 8 wurden Ausführungsbeispiele beschrieben, bei denen ein erster Wafer 100 und ein zweiter Wafer 102 elektrisch miteinander verbunden wurden. Bei anderen Ausführungsbeispielen kann jedoch ein e lektrisches Verbinden zwischen einem Chip und einem Wafer durchgeführt werden. Dabei gelten die auf die 1 bis 8 bezogenen obigen Erklärungen in entsprechender Weise und sind analog auf das Verbinden eines Wafers mit einem Chip übertragbar. Bei einem Ausführungsbeispiel ist der Stift in dem Wafer angeordnet, so daß bei diesem Chip-Wafer-Verbinden der Wafer dieses Ausführungsbeispiels dem oben beschriebenen ersten Wafer 100 und der Chip dieses Ausführungsbeispiels dem zweiten Wafer 102 entspricht. Ferner kann auch der Stift in dem Chip angeordnet sein, so daß der Chip dieses Ausführungsbeispiels dem oben beschriebenen ersten Wafer 100 und der Wafer dieses Ausführungsbeispiels dem zweiten Wafer 102 entspricht.With reference to the 1 to 8th Embodiments have been described in which a first wafer 100 and a second wafer 102 were electrically connected together. However, in other embodiments, electrical connection between a chip and a wafer may be performed. The apply to the 1 to 8th The above explanations are correspondingly similar and analogously apply to the connection of a wafer to a chip. In one embodiment, the pin is disposed in the wafer, so that in this chip-wafer bonding, the wafer of this embodiment is the above-described first wafer 100 and the chip of this embodiment, the second wafer 102 equivalent. Further, the pin may be disposed in the chip, so that the chip of this embodiment, the above-described first wafer 100 and the wafer of this embodiment, the second wafer 102 equivalent.

Jedes dieser Ausführungsbeispiele kann auch das erfindungsgemäße elektrische Verbinden einer Mehrzahl von Chips mit einem Wafer umfassen. Die Mehrzahl von Chips kann durch ein vorheriges Vereinzeln der Chips, beispielsweise mittels eines Sägens oder eines Ätzens, erhalten werden. Die Chips können nach dem Vereinzeln von dem Wafer gedünnt werden, oder es kann vor dem Vereinzeln ein Dünnen derselben, vorzugsweise auf eine Dicke von 5 bis 200 μm erfolgen.each these embodiments can also be inventive electrical Connecting a plurality of chips with a wafer include. The Plurality of chips can be obtained by a prior singulation of the chips, for example by sawing or an etching, to be obtained. The chips can after the singulation of the wafer be thinned, or it may be before the singling a thin the same, preferably to a thickness of 5 to 200 microns.

Die obigen Verfahren umfassen vorzugsweise ein justiertes Plazieren des oder der vereinzelten Chips auf dem Wafer und ein Verbinden mittels bekannter Techniken, beispielsweise über an den Oberflächen angelagerten OH-Gruppen. Daraufhin wird das elektrische Verbinden von Anschlußflächen der Chips mit zugeordneten Anschlußflächen des Wafers mittels der oben beschriebenen erfindungsgemäßen Druckausübung auf den Stift durchgeführt, so daß die Mehrzahl von einzelnen Chips mit dem Wafer elektrisch verbunden sind.The The above methods preferably include an adjusted placement of the isolated chip or chips on the wafer and bonding by known techniques, for example via attached to the surfaces OH groups. Thereafter, the electrical connection of pads of the chips with associated pads of the Wafers by means of the above-described pressure application according to the invention performed the pen, so that the majority of individual chips are electrically connected to the wafer.

Alternativ kann auch ein Verbinden von zwei Chips durchgeführt werden, wobei die obigen Erklärungen entsprechend gelten.alternative can also be performed connecting two chips, the above Explanations apply accordingly.

Obwohl bei den bevorzugten Ausführungsbeispielen lediglich eine Anordnung beschrieben wurde, bei der die elektrische Verbindung der zweiten Anschlußfläche über eine erste Anschlußfläche 118 erfolgt, kann die vorliegende Erfindung auch ein Druckverbinden umfassen, bei dem eine Stiftanordnung mit einem leitfähigen Ende, beispielsweise ein Stift, der an einem der zweiten Anschlußfläche 128 gegenüberliegenden Ende einen leitfähigen Bereich aufweist, vorbereitet wird, wobei das leitfähige Ende durch das Ausüben von Druck auf die Stiftanordnung in eine elektrische Verbindung mit der zweiten Anschlußfläche 128 gebracht wird. Ferner kann auch lediglich ein leitfähiger Stift vorgesehen sein, der durch das Ausüben von Druck auf denselben eine elektrische Verbindung mit der zweiten Anschlußfläche 128 herstellt.Although in the preferred embodiments, only one arrangement has been described in which the electrical connection of the second pad over a first pad 118 The present invention may also include pressure bonding comprising a pin assembly having a conductive end, such as a pin, attached to one of the second pads 128 is prepared, wherein the conductive end by applying pressure to the pin assembly into electrical connection with the second pad 128 is brought. Furthermore, only a conductive pin may be provided which, by exerting pressure thereon, makes electrical connection with the second pad 128 manufactures.

Claims (34)

Verfahren zum Erzeugen einer elektrischen Kontaktierung zwischen einem ersten Halbleiterstück (100) und einem zweiten Halbleiterstück (102) mit folgenden Schritten: Vorbereiten des ersten Halbleiterstücks (100), damit es eine erste Anschlußfläche (118) sowie einen Stift (112) aufweist, der sich in einer Ausnehmung (110) des ersten Halbleiterstücks (100) erstreckt, auf der sich die erste Anschlußfläche (118) befindet; Vorbereiten des zweiten Halbleiterstücks (102), damit es eine zweite Anschlußfläche (128) aufweist; Aufeinandersetzen des ersten (100) und des zweiten (102) Halbleiterstücks, damit sich die erste Anschlußfläche (118) und die zweite Anschlußfläche (128) gegenüberliegen; und Ausüben eines Drucks auf den Stift (112), um eine elektrische Verbindung zwischen der ersten Anschlußfläche (118) und der zweiten Anschlußfläche (128) herzustellen, wobei der Stift (112) aufgrund des ausgeübten Drucks relativ zu der Ausnehmung (110) bewegt wird.Method for producing an electrical contact between a first semiconductor piece ( 100 ) and a second semiconductor piece ( 102 ) comprising the steps of: preparing the first die ( 100 ), so that there is a first pad ( 118 ) as well as a pen ( 112 ), which is located in a recess ( 110 ) of the first semiconductor piece ( 100 ) extends, on which the first pad ( 118 ) is located; Preparing the second semiconductor piece ( 102 ) so that there is a second pad ( 128 ) having; Compilation of the first ( 100 ) and the second ( 102 ) Semiconductor piece so that the first pad ( 118 ) and the second pad ( 128 ) are opposite; and exerting pressure on the pen ( 112 ) to provide an electrical connection between the first pad ( 118 ) and the second pad ( 128 ), the pen ( 112 ) due to the pressure exerted relative to the recess ( 110 ) is moved. Verfahren nach Anspruch 1, bei dem das erste Halbleiterstück (100) und das zweite Halbleiterstück (102) derart vorbereitet werden, daß sich bei dem Aufeinandersetzen des ersten (100) und zweiten (102) Halbleiterstücks die erste Anschlußfläche (118) und die zweite Anschlußfläche (128) über einen Hohlraum (132) gegenüberliegen.Method according to Claim 1, in which the first semiconductor piece ( 100 ) and the second semiconductor piece ( 102 ) are prepared in such a way that when the first ( 100 ) and second ( 102 ) Semiconductor piece the first pad ( 118 ) and the second pad ( 128 ) via a cavity ( 132 ) are opposite. Verfahren nach Anspruch 1 oder 2, bei dem in dem Schritt des Ausübens eines Drucks auf den Stift (112) der Druck durch einen äußeren Umgebungsdruck erzeugt wird.A method according to claim 1 or 2, wherein in the step of applying a pressure to the pen ( 112 ) the pressure is generated by an external ambient pressure. Verfahren nach Anspruch 3, bei dem der äußere Umgebungsdruck einen Wert bis zu 1000 bar umfaßt.Method according to claim 3, wherein the external ambient pressure a value up to 1000 bar. Verfahren nach einem der Ansprüche 1 bis 4, das ferner den Schritt eines Erwärmens des Stifts (112) vorzugsweise auf eine Temperatur von 200 bis 400°C aufweist.Method according to one of claims 1 to 4, further comprising the step of heating the pen ( 112 ) preferably at a temperature of 200 to 400 ° C. Verfahren nach Anspruch 5, bei dem der Stift (112) in dem Schritt des Erwärmens in einen fließbaren Zustand gebracht wird.Method according to Claim 5, in which the pin ( 112 ) is brought into a flowable state in the step of heating. Verfahren nach einem der Ansprüche 1 bis 6, bei dem der Stift (112) ein elektrisch leitfähiger Stift ist.Method according to one of Claims 1 to 6, in which the pin ( 112 ) is an electrically conductive pin. Verfahren nach Anspruch 7, bei dem der Stift (112) ein Metall und vorzugsweise Al, Wo oder Cu aufweist.Method according to Claim 7, in which the pin ( 112 ) has a metal and preferably Al, Wo or Cu. Verfahren nach einem der Ansprüche 1 bis 8, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) ein Erzeugen des Stifts (112) aufweist, so daß derselbe mechanisch mit der ersten Anschlußfläche (118) verbunden ist.Method according to one of claims 1 to 8, wherein the step of preparing the first semiconductor piece ( 100 ) generating the pen ( 112 ), so that the same mechanically with the first pad ( 118 ) connected is. Verfahren nach einem der Ansprüche 1 bis 9, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) ein Erzeugen einer elektrisch isolierenden Schicht (114) in der Ausnehmung (110) umfaßt.Method according to one of claims 1 to 9, wherein the step of preparing the first semiconductor piece ( 100 ) producing an electrically insulating layer ( 114 ) in the recess ( 110 ). Verfahren nach einem der Ansprüche 1 bis 10, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) ein Erzeugen einer den Stift (112) umgebenden Gleitschicht (116) zum Vermindern einer Reibung des Stifts (112) umfaßt.Method according to one of claims 1 to 10, wherein the step of preparing the first semiconductor piece ( 100 ) generating a pen ( 112 ) surrounding sliding layer ( 116 ) for reducing friction of the pen ( 112 ). Verfahren nach einem der Ansprüche 1 bis 11, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) ein Erzeugen einer Diffusionsschutzschicht (116) zum Verhindern einer Diffusion von Material des Stifts (112) in das erste Halbleiterstück (100) während des Schritts des Ausübens von Druck auf den Stift.Method according to one of claims 1 to 11, wherein the step of preparing the first semiconductor piece ( 100 ) generating a diffusion protection layer ( 116 ) for preventing diffusion of material of the pen ( 112 ) in the first semiconductor piece ( 100 ) during the step of applying pressure to the pen. Verfahren nach einem der Ansprüche 1 bis 12, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) das Erzeugen von Sollbruchstellen (150) umfaßt, die es ermöglichen, daß bei dem Ausüben des Drucks auf den Stift (112) ein vorbestimmter Bereich des ersten Halbleiterstücks (100) entlang der Sollbruchstellen (150) bricht, so daß mechanische Verspannungen in dem ersten Halbleiterstück (100) verhindert werden.Method according to one of claims 1 to 12, wherein the step of preparing the first semiconductor piece ( 100 ) the generation of predetermined breaking points ( 150 ), which allow pressure to be exerted on the stylus ( 112 ) a predetermined region of the first semiconductor piece ( 100 ) along the predetermined breaking points ( 150 ) breaks, so that mechanical stresses in the first semiconductor piece ( 100 ) be prevented. Verfahren nach einem der Ansprüche 1 bis 13, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks ein Vorbereiten einer Mehrzahl von Stiften (112) umfaßt, die in einer Mehrzahl von Ausnehmungen (110) des ersten Halbleiterstücks (100) angeordnet sind.Method according to one of claims 1 to 13, wherein the step of preparing the first die prepares a plurality of pins ( 112 ), which in a plurality of Aus meetings ( 110 ) of the first semiconductor piece ( 100 ) are arranged. Verfahren nach Anspruch 14, bei dem sich die erste Anschlußfläche (118) über die Mehrzahl von Ausnehmungen (110) erstreckt.Method according to Claim 14, in which the first connection surface ( 118 ) about the plurality of recesses ( 110 ). Verfahren nach einem der Ansprüche 1 bis 15, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) ein Bereitstellen einer Justiermarke in dem ersten Halbleiterstück (100) umfaßt, die einen Dummy-Stift ohne eine elektrische Funktion aufweist.Method according to one of claims 1 to 15, wherein the step of preparing the first semiconductor piece ( 100 ) providing an alignment mark in the first semiconductor piece ( 100 ) comprising a dummy pin without an electrical function. Verfahren nach einem der Ansprüche 1 bis 16, bei dem das erste Halbleiterstück (100) derart vorbereitet wird, daß die erste Anschlußfläche (118) und der Stift (112) über einen Zwischenraum voneinander beabstandet sind.Method according to one of Claims 1 to 16, in which the first semiconductor piece ( 100 ) is prepared such that the first pad ( 118 ) and the pen ( 112 ) are spaced apart by a gap. Verfahren nach einem der Ansprüche 1 bis 17, das ferner den Schritt eines Dünnens des ersten Halbleiterstücks (100) aufweist.A method according to any one of claims 1 to 17, further comprising the step of thinning the first die ( 100 ) having. Verfahren nach Anspruch 18, bei dem der Schritt des Dünnens des ersten Halbleiterstücks (100) nach dem Schritt des Verbindens des ersten (100) und zweiten (102) Halbleiterstücks erfolgt.The method of claim 18, wherein the step of thinning the first die ( 100 ) after the step of connecting the first ( 100 ) and second ( 102 ) Semiconductor piece takes place. Verfahren nach einem der Ansprüche 1 bis 19, bei dem die Ausnehmung (110) ein Loch ist, das sich in dem ersten Halbleiterstück (100) über eine Länge erstreckt, die größer als 5 μm ist.Method according to one of claims 1 to 19, wherein the recess ( 110 ) is a hole located in the first die ( 100 ) extends over a length which is greater than 5 microns. Verfahren nach einem der Ansprüche 1 bis 20, bei dem die erste Ausnehmung (110) ein Loch mit einem Durchmesser in einem Bereich von 2 bis 50 μm ist.Method according to one of claims 1 to 20, wherein the first recess ( 110 ) is a hole having a diameter in a range of 2 to 50 μm. Verfahren nach einem der Ansprüche 1 bis 21, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) ein Erzeugen eines Grabens (152) zur elektrischen Isolierung des Stifts (112) aufweist.Method according to one of claims 1 to 21, wherein the step of preparing the first semiconductor piece ( 100 ) generating a trench ( 152 ) for electrical insulation of the pen ( 112 ) having. Verfahren nach einem der Ansprüche 1 bis 22, das ferner ein Erzeugen eines Anschlußbereichs (136) über der Ausnehmung (110) an einem der ersten Anschlußfläche (118) gegenüberliegendem Ende derselben umfaßt.The method of any one of claims 1 to 22, further comprising generating a port area (Fig. 136 ) over the recess ( 110 ) at one of the first pad ( 118 ) opposite end thereof. Verfahren nach einem der Ansprüche 1 bis 23, bei dem der Schritt des Erzeugens eines Anschlußbereichs (136) folgende Schritte umfaßt: Abtragen von Material des ersten Halbleiterstücks (100) auf einer der ersten Anschlußfläche (118) gege nüberliegenden Oberfläche (100b) des Halbleiterstücks (100); Aufbringen einer isolierenden Schicht (134; 142) auf einer durch das Abtragen erzeugten Oberfläche des ersten Halbleiterstücks (100), die der ersten Anschlußfläche (118) gegenüberliegt; Öffnen des Stifts (112) durch Abtragen von Material der aufgebrachten isolierenden Schicht (134; 142); und Erzeugen des Anschlußbereichs (136) durch Aufbringen eines leitfähigen Materials über dem Stift (112).Method according to one of claims 1 to 23, wherein the step of generating a connection area ( 136 ) comprises the following steps: removal of material of the first semiconductor piece ( 100 ) on one of the first pads ( 118 ) opposite surface ( 100b ) of the semiconductor piece ( 100 ); Applying an insulating layer ( 134 ; 142 ) on a surface of the first semiconductor piece produced by the ablation ( 100 ), the first pad ( 118 ) is opposite; Opening the pen ( 112 ) by removing material of the applied insulating layer ( 134 ; 142 ); and generating the connection area ( 136 ) by applying a conductive material over the pin ( 112 ). Verfahren nach Anspruch 24, bei dem der Stift (112) bei dem Schritt des Abtragens von Material des ersten Halbleiterstücks (100) freigelegt wird.The method of claim 24, wherein the stylus ( 112 ) in the step of removing material of the first semiconductor piece ( 100 ) is exposed. Verfahren nach Anspruch 24, bei dem der Schritt des Abtragens von Material des ersten Halbleiterstücks (100) so durchgeführt wird, daß der Stift (112) nach dem Abtragen nicht freigelegt ist.The method of claim 24, wherein the step of ablating material of the first die ( 100 ) is performed so that the pin ( 112 ) is not exposed after ablation. Verfahren nach Anspruch 26, bei dem der Schritt des Vorbereitens des ersten Halbleiterstücks (100) ferner den Schritt eines Erzeugens einer Ätzstoppschicht (114) umfaßt, die den Stift (112) umgibt.The method of claim 26, wherein the step of preparing the first die ( 100 ) further comprises the step of creating an etch stop layer ( 114 ) comprising the pin ( 112 ) surrounds. Verfahren nach Anspruch 27, bei dem die Ätzstoppschicht (114) gleichzeitig eine elektrische Isolierung des Stifts (112) gegen das Substrat (104) liefert.The method of claim 27, wherein the etch stop layer ( 114 ) at the same time an electrical insulation of the pen ( 112 ) against the substrate ( 104 ). Verfahren nach einem der Ansprüche 26 bis 28, bei dem der Schritt des Abtragens von Material des ersten Halbleiterstücks (100) ein naßchemisches Ätzen und vorzugsweise ein Spin-Ätzen umfaßt.A method according to any one of claims 26 to 28, wherein the step of ablating material of the first die ( 100 ) comprises a wet-chemical etching and preferably a spin-etching. Verfahren nach einem der Ansprüche 1 bis 29, bei dem das erste Halbleiterstück (100) ein Wafer oder ein Chip ist.Method according to one of Claims 1 to 29, in which the first semiconductor piece ( 100 ) is a wafer or a chip. Verfahren nach einem der Ansprüche 1 bis 30, bei dem das zweite Halbleiterstück (102) ein Wafer oder ein Chip ist.Method according to one of Claims 1 to 30, in which the second semiconductor piece ( 102 ) is a wafer or a chip. Verfahren nach einem der Ansprüche 30 oder 31 bei dem eine Mehrzahl von Chips mit einem Wafer verbunden werden.Method according to one of claims 30 or 31 in which a Plurality of chips to be connected to a wafer. Verfahren nach Anspruch 1, bei dem die erste Anschlußfläche ein leitfähiges Ende des Stifts (112) ist.The method of claim 1, wherein the first pad comprises a conductive end of the pin ( 112 ). Verfahren zum Herstellen einer Anordnung von Halbleiterstücken mit folgenden Merkmalen: Bereitstellen eines ersten Halbleiterstücks (100) und eines zweiten Halbleiterstücks (102); und Erzeugen einer elektrischen Kontaktierung zwischen dem ersten und zweiten Halbleiterstück gemäß einem der Ansprüche 1 bis 33.Method for producing an arrangement of semiconductors having the following features: providing a first semiconductor piece ( 100 ) and a second semiconductor piece ( 102 ); and generating an electrical contact between the first and second semiconductor piece according to one of claims 1 to 33.
DE2003123394 2003-05-20 2003-05-20 Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces Expired - Fee Related DE10323394B4 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003123394 DE10323394B4 (en) 2003-05-20 2003-05-20 Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003123394 DE10323394B4 (en) 2003-05-20 2003-05-20 Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces

Publications (2)

Publication Number Publication Date
DE10323394A1 DE10323394A1 (en) 2004-12-23
DE10323394B4 true DE10323394B4 (en) 2006-09-28

Family

ID=33482108

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003123394 Expired - Fee Related DE10323394B4 (en) 2003-05-20 2003-05-20 Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces

Country Status (1)

Country Link
DE (1) DE10323394B4 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004056970B4 (en) * 2004-11-25 2008-07-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method and device for generating an electrical contact between two semiconductor pieces by a mechanical element
US20080001271A1 (en) * 2006-06-30 2008-01-03 Sony Ericsson Mobile Communications Ab Flipped, stacked-chip IC packaging for high bandwidth data transfer buses
EP2278613B1 (en) * 2009-07-21 2013-06-05 STMicroelectronics (Crolles 2) SAS Tubular electrical via consisting of a plurality of elementary conductive vias
US8274139B2 (en) 2009-07-21 2012-09-25 Stmicroelectronics (Crolles 2) Sas Scalloped tubular electric via

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314907C1 (en) * 1993-05-05 1994-08-25 Siemens Ag Method for producing semiconductor components making electrically conducting contact with one another vertically
EP0703618A1 (en) * 1994-09-22 1996-03-27 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Method for fabricating a three dimensional integrated circuit
EP0703623A1 (en) * 1994-09-22 1996-03-27 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Method of fabrication of a vertical integrated circuit structure
DE4433833A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Method for producing a three-dimensional integrated circuit while achieving high system yields
WO1999016131A1 (en) * 1997-09-19 1999-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductor component made according to this method and use of said semi-conductor component in a chip card
WO1999049509A1 (en) * 1998-03-26 1999-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiring method for producing a vertical, integrated circuit structure and vertical, integrated circuit structure
US6080640A (en) * 1997-07-11 2000-06-27 Advanced Micro Devices, Inc. Metal attachment method and structure for attaching substrates at low temperatures
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
WO2000074134A1 (en) * 1999-05-27 2000-12-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for the vertical integration of electric components by

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314907C1 (en) * 1993-05-05 1994-08-25 Siemens Ag Method for producing semiconductor components making electrically conducting contact with one another vertically
EP0703618A1 (en) * 1994-09-22 1996-03-27 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Method for fabricating a three dimensional integrated circuit
EP0703623A1 (en) * 1994-09-22 1996-03-27 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Method of fabrication of a vertical integrated circuit structure
DE4433833A1 (en) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Method for producing a three-dimensional integrated circuit while achieving high system yields
US6080640A (en) * 1997-07-11 2000-06-27 Advanced Micro Devices, Inc. Metal attachment method and structure for attaching substrates at low temperatures
WO1999016131A1 (en) * 1997-09-19 1999-04-01 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for wiring semi-conductor components in order to prevent product piracy and manipulation, semi-conductor component made according to this method and use of said semi-conductor component in a chip card
WO1999049509A1 (en) * 1998-03-26 1999-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wiring method for producing a vertical, integrated circuit structure and vertical, integrated circuit structure
US6090687A (en) * 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
WO2000074134A1 (en) * 1999-05-27 2000-12-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for the vertical integration of electric components by

Also Published As

Publication number Publication date
DE10323394A1 (en) 2004-12-23

Similar Documents

Publication Publication Date Title
DE102011088581B4 (en) Process for producing housing connections and component produced therewith
DE102008033395B3 (en) Method for producing a semiconductor component and semiconductor component
DE10018358B4 (en) Semiconductor component and its manufacturing method
DE19813239C1 (en) Wiring method for manufacturing a vertical integrated circuit structure and vertical integrated circuit structure
DE102012210480B4 (en) Method for producing a component with an electrical via
DE102007019552B4 (en) Method for producing a substrate with feedthrough and substrate and semiconductor module with feedthrough
DE10205026C1 (en) Semiconductor substrate used for vertical integration of integrated circuits comprises a first conductor strip on its front side, and a region formed by insulating trenches and electrically insulated from the substrate
DE102008044984A1 (en) Semiconductor device with stress relaxation columns for improving chip package interaction stability
EP1171912A1 (en) Method for the vertical integration of electric components by
WO2010081603A1 (en) Semiconductor circuit having interlayer connections and method for producing vertically integrated circuits
DE102006035864A1 (en) Method for producing an electrical feedthrough
DE69015564T2 (en) FULLY EFFECTED CONNECTING STRUCTURE WITH TITANIUM / TUNGSTEN AND SELECTIVE CVD TUNGSTEN.
WO2012031845A1 (en) Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102013110541A1 (en) INTEGRATED CIRCUIT, CHIP CASING AND METHOD FOR PRODUCING AN INTEGRATED CIRCUIT
EP0698293B1 (en) Method of manufacturing a semiconductor component with supply terminals for high integration density
DE102010030759B4 (en) Semiconductor device with metallization stack with very small ε (ULK) with reduced interaction between chip and housing
DE10323394B4 (en) Method for producing an electrical contact between two semiconductor pieces and method for producing an arrangement of semiconductor pieces
DE20208866U1 (en) Contacted and packaged integrated circuit
DE102021200073A1 (en) Manufacturing method for a micromechanical component and corresponding micromechanical component
DE60035994T2 (en) A method of manufacturing a thin self-supporting semiconductor device film and a three-dimensional semiconductor device
DE102014210899A1 (en) Semiconductor component with at least one via in the carrier substrate and method for producing such a via
DE102012219769B4 (en) Method of making an electrical via in a substrate
DE102016109950B3 (en) Integrated circuit having a component applied by a transfer pressure and method for producing the integrated circuit
DE102011010362A1 (en) Semiconductor device has planar conductor that is formed on insulation layer in opposite side of substrate, where lateral edge of conductor is contacted and covered with metal film
DE102004056970B4 (en) Method and device for generating an electrical contact between two semiconductor pieces by a mechanical element

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee