Nothing Special   »   [go: up one dir, main page]

DE102012107001A1 - Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip - Google Patents

Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip Download PDF

Info

Publication number
DE102012107001A1
DE102012107001A1 DE102012107001.6A DE102012107001A DE102012107001A1 DE 102012107001 A1 DE102012107001 A1 DE 102012107001A1 DE 102012107001 A DE102012107001 A DE 102012107001A DE 102012107001 A1 DE102012107001 A1 DE 102012107001A1
Authority
DE
Germany
Prior art keywords
layer
growth
masking
nucleation
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102012107001.6A
Other languages
English (en)
Inventor
Joachim Hertkorn
Lorenzo Zini
Jan-Philipp Ahl
Alexander Frey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102012107001.6A priority Critical patent/DE102012107001A1/de
Priority to US14/418,424 priority patent/US9293640B2/en
Priority to DE201311003800 priority patent/DE112013003800A5/de
Priority to CN201380041098.9A priority patent/CN104508840B/zh
Priority to PCT/EP2013/062022 priority patent/WO2014019752A1/de
Publication of DE102012107001A1 publication Critical patent/DE102012107001A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02645Seed materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647Lateral overgrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) eingerichtet. Das Verfahren umfasst zumindest die folgenden Schritte in der angegebenen Reihenfolge: A) Bereitstellen eines Aufwachssubstrats (2) mit einer Aufwachsseite (20), B) Abscheiden mindestens einer auf AlxGa1-xOyN1-y basierenden Nukleationsschicht (3) an der Aufwachsseite (20), C) Abscheiden und Strukturieren einer Maskierungsschicht (4), D) optionales Aufwachsen einer auf GaN basierenden Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen an der Nukleationsschicht (3), E) teilweises Entfernen der Nukleationsschicht (3) und/oder der Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen oder Aufbringen einer zweiten Maskierungsschicht (7) auf der Nukleationsschicht (3) oder auf der Anwachsschicht (5) in den nicht von der Maskierungsschicht (4) bedeckten Bereichen, und F) Aufwachsen einer auf AlInGaN basierenden Halbleiterschichtenfolge (6) mit mindestens einer aktiven Schicht (65).

Description

  • Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips anzugeben, mit dem eine Halbleiterschichtenfolge hoher Qualität erzeugbar ist.
  • Diese Aufgabe wird unter anderem durch ein Verfahren und durch einen Halbleiterchip mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte Weiterbildungen sind Gegenstände der abhängigen Ansprüche.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Bereitstellens eines Aufwachssubstrats. Bei dem Aufwachssubstrat handelt es sich beispielsweise um ein Saphirsubstrat. Ebenso sind andere Substrate, etwa aus Silizium, Siliziumcarbid, Galliumnitrid, Galliumarsenid oder Galliumphosphid, einsetzbar. Das Aufwachssubstrat weist eine Aufwachsseite auf, die dazu eingerichtet ist, darauf eine Halbleiterschichtenfolge etwa epitaktisch abzuscheiden.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des Aufwachsens oder Aufbringens mindestens einer Nukleationsschicht an der Aufwachsseite. Die Nukleationsschicht kann unmittelbar an der Aufwachsseite aufgewachsen werden, so dass sich die Aufwachsseite und die Nukleationsschicht berühren. Ebenso ist es möglich, dass insbesondere unmittelbar zwischen der Aufwachsseite und der Nukleationsschicht eine Pufferschicht angebracht wird. Die Nukleationsschicht wird beispielsweise durch Sputtern oder epitaktisches Wachsen erzeugt.
  • Gemäß zumindest einer Ausführungsform basiert die Nukleationsschicht auf AlxGa1-xOyN1-y. Hierbei gilt 0 < x ≤ 1 und 0 ≤ y < 1. Bevorzugt gilt y ≤ 0,15 oder y ≤ 0,05 oder y ≤ 0,025. Weiterhin gilt bevorzugt y ≥ 0,1 oder y ≥ 0,2 oder y ≥ 0,3 oder y ≥ 0,5 oder y ≥ 0,8. Insbesondere handelt es sich bei der Nukleationsschicht um eine Aluminiumnitridschicht oder um eine Aluminiumoxinitridschicht. Die Nukleationsschicht kann über die gesamte Dicke hinweg eine im Rahmen der Herstellungstoleranzen gleiche Materialzusammensetzung aufweisen oder auch eine variierende Materialzusammensetzung.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Aufwachsens oder Aufbringens einer Maskierungsschicht auf. Die Maskierungsschicht wird bevorzugt unmittelbar auf der Nukleationsschicht erzeugt. Die Maskierungsschicht umfasst bevorzugt eines oder mehrere der nachfolgend genannten Materialien oder besteht aus einem oder mehreren dieser Materialien: einem Siliziumnitrid, einem Siliziumoxid, einem Siliziumoxinitrid, einem Bornitrid, einem Magnesiumoxid.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird die Maskierungsschicht strukturiert. Das Strukturieren erfolgt bevorzugt fototechnisch und lithographisch. Beim Strukturieren der Maskierungsschicht wird ein Material der zuvor aufgebrachten Maskierungsschicht entfernt. Ebenso ist es alternativ möglich, dass die Maskierungsschicht bereits strukturiert aufgebracht wird. Wird ein Material der Maskierungsschicht entfernt, so bleibt die Nukleationsschicht bevorzugt hiervon unbeeinflusst oder im Wesentlichen unbeeinflusst.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren optional den Schritt des Aufwachsens einer auf Galliumnitrid basierenden Anwachsschicht. Die Anwachsschicht wird in solchen Bereichen insbesondere unmittelbar auf die Nukleationsschicht aufgebracht, die nicht von der Maskierungsschicht bedeckt sind.
  • Der Begriff basierend kann bedeuten, dass die wesentlichen Kristallkomponenten jeweils aus den genannten Materialien gebildet sind. Weitere Stoffe in geringen Konzentrationen, insbesondere Dotierungen, können ebenso vorhanden sein.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren den Schritt des teilweisen Entfernens der Nukleationsschicht und/oder der Anwachsschicht in nicht von der Maskierungsschicht bedeckten Bereichen. Mit anderen Worten wird dann die Nukleationsschicht und/oder die Anwachsschicht teilweise rückgeätzt. Alternativ oder zusätzlich hierzu ist es möglich, dass eine weitere, dünnere Maskierungsschicht auf die Nukleationsschicht oder auf die Anwachsschicht aufgewachsen wird, beispielsweise ohne dass eine nennenswerte Materialwegnahme aus der Nukleationsschicht oder aus der Anwachsschicht heraus erfolgt.
  • Gemäß zumindest einer Ausführungsform weist das Verfahren den Schritt des Aufwachsens einer auf AlnIn1-n-mGamN basierenden Halbleiterschichtenfolge, wobei 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Die Halbleiterschichtenfolge umfasst eine oder mehrere aktive Schichten.
  • Gemäß zumindest einer Ausführungsform dient das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips. Bei dem herzustellenden Halbleiterchip handelt es sich insbesondere um einen Leuchtdiodenchip, um einen Laserdiodenchip oder auch um eine Fotodiode.
  • In mindestens einer Ausführungsform ist das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips wie einer Leuchtdiode eingerichtet. Das Verfahren umfasst zumindest die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
    • A) Bereitstellen eines Aufwachssubstrats mit einer Aufwachsseite,
    • B) Aufbringen und/oder Aufwachsen mindestens einer Nukleationsschicht an der Aufwachsseite, wobei die Nukleationsschicht auf AlxGa1-xOyN1-y basiert,
    • C) Aufbringen und/oder Aufwachsen einer ersten Maskierungsschicht an der Nukleationsschicht und Strukturieren der ersten Maskierungsschicht,
    • D) Aufbringen und/oder Aufwachsen einer auf GaN basierenden Anwachsschicht in nicht von der ersten Maskierungsschicht bedeckten Bereichen an der Nukleationsschicht,
    • E) teilweises Entfernen der Nukleationsschicht und/oder der Anwachsschicht in nicht von der ersten Maskierungsschicht bedeckten Bereichen und/oder Aufbringen oder Aufwachsen einer zweiten Maskierungsschicht auf der Nukleationsschicht oder auf der Anwachsschicht in den nicht von der ersten Maskierungsschicht bedeckten Bereichen, und
    • F) Aufwachsen einer auf AlInGaN basierenden Halbleiterschichtenfolge mit mindestens einer aktiven Schicht.
  • Der Schritt D) ist hierbei optional.
  • Bei herkömmlichen Herstellungsverfahren für optoelektronische Halbleiterchips wird als Wachstumssubstrat für eine Epitaxie üblicherweise ein monokristallines Substrat eingesetzt. Zu einer Reduktion einer Defektdichte oder zur Ermöglichung einer besseren Lichtauskopplung wird auf einem solchen Substrat vor einem epitaktischen Wachstum einer Halbleiterschichtenfolge mit einer aktiven Schicht eine strukturierte Maskierungsschicht aufgebracht. Nur an Stellen, an denen die Maskierungsschicht Öffnungen aufweist, kann die Halbleiterschichtenfolge anwachsen. Durch dieses punktuelle Anwachsen und durch darauffolgendes Koaleszieren der Halbleiterschichtenfolge wird eine deutliche Verbesserung der Kristallqualität der Halbleiterschichtenfolge erzielt. Ein solcher Prozess ist auch als Facet Assisted Epitaxial Lateral Overgrowth, kurz FACELO, bekannt.
  • Bei einem solchen Überwachsen mit einer derartigen Maskierungsschicht treten jedoch starke kristalline Verspannungen in der Halbleiterschicht auf, die insbesondere zu einer unerwünschten Durchbiegung des Aufwachssubstrats während der Epitaxie führen können. Dies kann zur Ausbildung von Rissen in der Halbleiterschichtenfolge führen oder auch dazu, dass über das Aufwachssubstrat hinweg die aktive Schicht eine deutliche Streuung in der Emissionswellenlänge aufzeigt.
  • Durch das teilweise Rückätzen der Nukleationsschicht und/oder der Anwachsschicht und/oder durch das Aufwachsen einer zweiten Maskierungsschicht auf die Nukleationsschicht und/oder auf die Anwachsschicht sind derartige kristalline Verspannungen in der zu erzeugenden Halbleiterschichtenfolge reduzierbar. Hierdurch ist eine Durchbiegung des Aufwachssubstrats während der Epitaxie kontrollierbar und ein gleichmäßigeres Wachsen der Halbleiterschichtenfolge ist möglich.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die einzelnen Schichten mittels Epitaxie, etwa mit metallorganischer Gasphasenabscheidung, oder mittels Sputtern erzeugt. Insbesondere die Nukleationsschicht und die Maskierungsschicht können mittels Sputtern erzeugt sein. Die Halbleiterschichtenfolge und die Anwachsschicht sind bevorzugt mittels Epitaxie gebildet.
  • Gemäß zumindest einer Ausführungsform wird der Schritt D) ausgeführt. Das heißt, insbesondere unmittelbar auf der Nukleationsschicht wird dann die Anwachsschicht erzeugt.
  • Gemäß zumindest einer Ausführungsform erfolgt das teilweise Entfernen der Anwachsschicht im Schritt E) unter Zugabe eines Reaktantgases für Wasserstoff und bevorzugt unter Zugabe eines Reaktantgases für Stickstoff. Bei dem Reaktantgas für Stickstoff handelt es sich insbesondere um NH3 oder um N2H4. Das Reaktantgas für Wasserstoff kann H2 oder auch SiH4 sein.
  • Gemäß zumindest einer Ausführungsform handelt es sich bei der zweiten Maskierungsschicht um eine Nitridmaskierung. Die Nitridmaskierung ist insbesondere eine Siliziumnitridschicht. Es wird die Nitridmaskierung aus einem Reaktantgas für Silizium und einem Reaktantgas für Stickstoff heraus erzeugt. Das Erzeugen der Nitridmaskierung erfolgt im Schritt E).
  • Gemäß zumindest einer Ausführungsform erfolgt bei dem Erzeugen der Nitridmaskierung, insbesondere durch die Zugabe des Reaktantgases für Wasserstoff und/oder des Reaktantgases für Silizium, wobei diese beiden Reaktantgase durch dasselbe Gas gebildet sein können, eine teilweise Materialentfernung der Anwachsschicht und/oder der Nukleationsschicht. Mit anderen Worten wird durch das Erzeugen der Nitridmaskierung gleichzeitig ein Rückätzen der Anwachsschicht und/oder der Nukleationsschicht erzielt.
  • Gemäß zumindest einer Ausführungsform liegt in Draufsicht gesehen ein Bedeckungsgrad der Nitridmaskierung auf der Anwachsschicht und/oder auf der Nukleationsschicht, in Bereichen, die in Draufsicht auf die Anwachsseite nicht von der Maskierungsschicht bedeckt sind, bei mindestens 50 % oder bei mindestens 60 %. Alternativ oder zusätzlich liegt dieser Bedeckungsgrad bei höchstens 90 % oder bei höchstens 80 %. Insbesondere liegt der Bedeckungsgrad zwischen einschließlich 65 % und 75 %.
  • Gemäß zumindest einer Ausführungsform wird im Schritt E) nur oder im Wesentlichen nur Material aus der Anwachsschicht heraus entfernt und nicht aus der Nukleationsschicht. Dies schließt nicht zwangsläufig aus, dass an einer dem Aufwachssubstrat abgewandten Oberseite der Nukleationsschicht einzelne Atome aus der Nukleationsschicht herausgelöst werden. Jedoch bleibt beim Schritt E) die Nukleationsschicht in ihrer Dicke und Struktur erhalten. Das Entfernen von Material beschränkt sich auf die Anwachsschicht.
  • Gemäß zumindest einer Ausführungsform wird die Nitridmaskierung, die der zweiten Maskierungsschicht entspricht, ausschließlich oder im Wesentlichen nur auf der Anwachsschicht aufgebracht und nicht auf der Nukleationsschicht. Die Nitridmaskierung kann hierbei die Maskierungsschicht, die sich bevorzugt unmittelbar auf der Nukleationsschicht befindet, bedecken. Insbesondere ist es möglich, dass im Schritt E) ein Material der Anwachsschicht nur so weit entfernt wird, dass die darunter liegende Nukleationsschicht nicht freigelegt wird.
  • Gemäß zumindest einer Ausführungsform liegt eine Dicke der Nitridmaskierung um mindestens einen Faktor 50 oder mindestens einen Faktor 100 unter der Dicke der Maskierungsschicht. Beispielsweise beträgt die Dicke der Nitridmaskierung höchstens 2,0 nm oder höchstens 1,0 nm oder höchstens 0,5 nm. Die Dicke der Maskierungsschicht liegt beispielsweise bei mindestens 25 nm oder bei mindestens 50 nm oder bei mindestens 100 nm. Alternativ oder zusätzlich liegt die Dicke oder die mittlere Dicke der Nitridmaskierung zwischen einschließlich ein und drei Atomlagen. Ein Bedeckungsgrad mit der Nitridmaskierung, in Draufsicht gesehen, liegt hierbei bevorzugt zwischen einschließlich 50 % und 85 %, insbesondere bei zirka 70 %.
  • Gemäß zumindest einer Ausführungsform erfolgt das teilweise Entfernen der Anwachsschicht und/oder der Nukleationsschicht im Schritt E) durch einen Mangel des Reaktantgases für Stickstoff. Bei vergleichsweise hohen Temperaturen und bei zu wenig zur Verfügung gestelltem Stickstoff zersetzt sich bereits kristallisiertes Galliumnitrid. Für das Rückätzen der Anwachsschicht und/oder der Nukleationsschicht wird also dann kein separates Ätzmittel herangezogen. Insbesondere erfolgt das Rückätzen dann ohne Zugabe eines Reaktantgases für Wasserstoff und/oder für Silizium oder für einen anderen rückätzenden Stoff.
  • Gemäß zumindest einer Ausführungsform wird im Schritt E) in nicht von der Maskierungsschicht bedeckten Bereichen an der Nukleationsschicht und/oder an der Anwachsschicht eine Vielzahl von Anwachsinseln ausgebildet. Die Anwachsinseln sind dazu eingerichtet, dass von diesen Anwachsinseln ausgehend Halbleitermaterial wächst. Die Anwachsinseln sind insbesondere durch freiliegende Flanken der Nukleationsschicht und/oder der Anwachsschicht gebildet. Insbesondere sind die Anwachsinseln solche Bereiche der Nukleationsschicht und/oder der Anwachsschicht, die nicht von der Nitridmaskierung bedeckt sind.
  • Gemäß zumindest einer Ausführungsform weisen die Anwachsinseln einen mittleren Durchmesser von mindestens 10 nm oder von mindestens 15 nm oder von mindestens 25 nm auf. Alternativ oder zusätzlich beträgt der mittlere Durchmesser der Anwachsinseln höchstens 250 nm oder höchstens 150 nm oder höchstens 80 nm.
  • Gemäß zumindest einer Ausführungsform weisen die Anwachsinseln eine mittlere Strukturgröße auf, in Draufsicht auf die Aufwachsseite gesehen, die mindestens um einen Faktor 10 oder mindestens um einen Faktor 20 oder mindestens um einen Faktor 50 kleiner ist als eine entsprechende Strukturgröße der Maskierungsschicht. Beispielsweise liegt die Strukturgröße der Anwachsinseln auf der Nanometerskala und die Strukturgröße der Maskierungsschicht auf der Mikrometerskala.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt E1). Im Schritt E1) wird ausgehend von den Anwachsinseln ein epitaktisches laterales Überwachsen von kleineren Strukturen zu im Querschnitt dreieckförmigen oder trapezförmigen größeren Strukturen durchgeführt. Mit anderen Worten wird jeweils von den Anwachsinseln ausgehend ein laterales Überwachsen gestartet. Insbesondere bildet sich zuerst eine Vielzahl von kleinen, separaten pyramidenartigen Strukturen aus. Diese kleineren, von den jeweiligen Anwachsinseln ausgehenden Pyramidenstrukturen wachsen im Verlauf des Verfahrens dann zu einer größeren Struktur zusammen. Diese größere Struktur ist, in Draufsicht auf die Aufwachsseite gesehen, im Wesentlichen auf solche Bereiche beschränkt, die nicht von der Maskierungsschicht bedeckt sind.
  • Gemäß zumindest einer Ausführungsform ist eine vertikale Wachstumsrate im Schritt E1) größer als eine horizontale Wachstumsrate. Die vertikale Wachstumsrate bezeichnet hierbei das Wachstum in Richtung senkrecht zur Aufwachsseite und die horizontale Wachstumsrate ein Wachstum parallel zur Aufwachsseite. Beispielsweise übersteigt die vertikale Wachstumsrate die horizontale Wachstumsrate um mindestens einen Faktor 1,5 oder um mindestens einen Faktor 2 und/oder um höchstens einen Faktor 5 oder um höchstens einen Faktor 4.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt E2), der dem Schritt E1) und/oder dem Schritt E) nachfolgt. Im Schritt E2) erfolgt ein epitaktisches laterales Überwachsen hin zu einer durchgehenden Koaleszenzschicht. Bei der Koaleszenzschicht handelt es sich bevorzugt um eine zusammenhängende, löcherfreie Schicht. Die Koaleszenzschicht bedeckt bevorzugt die gesamte Aufwachsseite des Aufwachssubstrats.
  • Gemäß zumindest einer Ausführungsform übersteigt im Schritt E2) die horizontale Wachstumsrate die vertikale Wachstumsrate, beispielsweise um mindestens einen Faktor 1,25 oder um mindestens einen Faktor 1,5.
  • Gemäß zumindest einer Ausführungsform wird der Schritt E1) und/oder der Schritt E2) nach dem Schritt E) und vor dem Schritt F) durchgeführt.
  • Gemäß zumindest einer Ausführungsform weist die Maskierungsschicht mehrere Lagen auf, etwa mindestens oder genau zwei oder mindestens oder genau drei Lagen.
  • Gemäß zumindest einer Ausführungsform ist eine mittlere Lage der Maskierungsschicht aus Siliziumnitrid gebildet. Bevorzugt wird diese mittlere Lage beidseitig je von Lagen aus Siliziumoxid flankiert. Die Siliziumoxidlagen grenzen bevorzugt unmittelbar an die Siliziumnitridlage.
  • Gemäß zumindest einer Ausführungsform dient die Lage aus Siliziumnitrid bei einem Ablösen der Halbleiterschichtenfolge von dem Aufwachssubstrat als Sollbruchstelle. Ebenso kann die Nitridmaskierung in den nicht von der Maskierungsschicht bedeckten Bereichen als Sollbruchstelle dienen. Das Ablösen von der Halbleiterschichtenfolge ist hierbei bevorzugt ein Laserabhebeverfahren.
  • Gemäß zumindest einer Ausführungsform wird die Maskierungsschicht durch eine Vielzahl von Maskierungsinseln gebildet. Die Maskierungsinseln sind bevorzugt scheibenartige Bereiche, die eine kreisförmige, eine sechseckige oder eine achteckige Grundform aufweisen, in Draufsicht gesehen.
  • Gemäß zumindest einer Ausführungsform beträgt ein mittlerer Durchmesser der Maskierungsinseln mindestens 0,5 µm oder mindestens 0,8 µm oder mindestens 1,0 µm. Alternativ oder zusätzlich liegt der mittlere Durchmesser bei höchstens 7,5 µm oder bei höchstens 5 µm oder bei höchstens 4 µm.
  • Gemäß zumindest einer Ausführungsform weisen die Maskierungsinseln einen mittleren Abstand zueinander von mindestens 0,5 µm oder von mindestens 1 µm oder von mindestens 2 µm auf. Alternativ oder zusätzlich liegt dieser Abstand bei höchstens 10 µm oder bei höchstens 7,5 µm.
  • Gemäß zumindest einer Ausführungsform ist die Nukleationsschicht eine dem Aufwachssubstrat abgewandte Schicht eines Bragg-Spiegels. Beispielsweise ist der Bragg-Spiegel abwechselnd aus Schichten aus Aluminiumnitrid und aus Schichten mit Silizium, insbesondere Siliziumoxid oder Siliziumnitrid, gebildet. Der Bragg-Spiegel kann unmittelbar auf die Aufwachsseite angebracht sein.
  • Gemäß zumindest einer Ausführungsform folgen, in nicht von der Maskierungsschicht bedeckten Bereichen, die nachfolgenden Schichten unmittelbar und in der angegebenen Reihenfolge aufeinander: das Aufwachssubstrat, die Nukleationsschicht, die Anwachsschicht, die Nitridmaskierung, die Koaleszenzschicht und die Halbleiterschichtenfolge. In den von der Maskierungsschicht überdeckten Bereichen befindet sich die Maskierungsschicht bevorzugt unmittelbar zwischen der Nukleationsschicht und der Koaleszenzschicht.
  • Darüber hinaus wird ein optoelektronischer Halbleiterchip angegeben. Der Halbleiterchip ist insbesondere mit einem Verfahren hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen beschrieben. Merkmale des Verfahrens sind daher auch für den optoelektronischen Halbleiterchip offenbart und umgekehrt.
  • In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip, der insbesondere ein Leuchtdiodenchip ist, ein Aufwachssubstrat mit einer Aufwachsseite. An der Aufwachsseite befindet sich eine Nukleationsschicht, wobei die Nukleationsschicht auf AlxGa1-xOyN1-y basiert. An einer dem Aufwachssubstrat abgewandten Seite der Nukleationsschicht befindet sich eine Maskierungsschicht. An einer dem Aufwachssubstrat abgewandten Seite der Maskierungsschicht ist eine auf AlnIn1-n-mGamN basierende Halbleiterschichtenfolge mit mindestens einer aktiven Schicht erzeugt. Eine Nitridmaskierung befindet sich in Bereichen, die in Draufsicht auf die Aufwachsseite gesehen nicht von der Maskierungsschicht überdeckt sind, zwischen der Nukleationsschicht und der Halbleiterschichtenfolge.
  • Nachfolgend wird ein hier beschriebenes Verfahren sowie ein hier beschriebener Halbleiterchip unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Es zeigen:
  • 1, 3 und 4 schematische Darstellungen von Ausführungsbeispielen von hier beschriebenen Verfahren,
  • 2 eine schematische Draufsicht auf eine Aufwachsseite bei einem hier beschriebenen Verfahren, und
  • 5 bis 7 schematische Schnittdarstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterchips.
  • In 1 ist in schematischen Schnittdarstellungen ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips 1 gezeigt. Gemäß 1A wird ein Aufwachssubstrat 2 mit einer Aufwachsseite 20 bereitgestellt. Bei dem Aufwachssubstrat 2 handelt es sich insbesondere um ein Saphirsubstrat.
  • Gemäß 1B wird an der Aufwachsseite 20 eine Nukleationsschicht 3 erzeugt. Die Nukleationsschicht 3 ist beispielsweise eine Aluminiumnitridschicht. Die Nukleationsschicht 3 kann geringe Anteile von Sauerstoff enthalten. Insbesondere nimmt ein Sauerstoffanteil in Richtung weg von dem Aufwachssubstrat 2 monoton oder streng monoton ab. Ebenso kann die Nukleationsschicht 3 eine AlGaN-Schicht sein. In Richtung weg von dem Aufwachssubstrat 2 kann ein Galliumanteil in der Nukleationsschicht 2 zunehmen. Die Nukleationsschicht 3 weist bevorzugt eine Dicke zwischen einschließlich 10 nm und 3000 nm auf, insbesondere zwischen einschließlich 20 nm und 200 nm. Ferner ist es möglich, dass die Nukleationsschicht 3 mehrere Teilschichten aufweist. Beispielsweise ist die Nukleationsschicht 3 mittels Epitaxie, etwa MOVPE, HVPE oder MBE oder auch mittels Sputtern erzeugt.
  • Optional befindet sich zwischen der Nukleationsschicht 3 und dem Aufwachssubstrat 2 eine Pufferschicht 31. Anders als dargestellt kann die Nukleationsschicht 3 auch unmittelbar an der Aufwachsseite 20 erzeugt sein.
  • Im Verfahrensschritt gemäß 1C wird auf die Nukleationsschicht 3, bevorzugt unmittelbar, eine Maskierungsschicht 4 aufgebracht und strukturiert. Die Maskierungsschicht 3 weist eine Vielzahl von Maskierungsinseln auf, die einen Durchmesser von bevorzugt kleiner als 5 µm aufweisen, insbesondere zirka 2 µm, siehe auch 2A. Ein Abstand benachbarter Maskierungsinseln zueinander liegt beispielsweise bei ungefähr 1 µm. Eine Dicke der Maskierungsinseln beträgt beispielsweise zirka 200 nm. Die Maskierungsschicht 4 ist durch eine Siliziumoxidschicht, gefolgt von einer Siliziumnitridschicht und von einer weiteren Siliziumoxidschicht, gebildet. Solche Maskierungsschichten sind auch in der Druckschrift DE 10 2011 012 608 A1 angegeben, deren Offenbarungsgehalt durch Rückbezug mit aufgenommen wird.
  • In 1D ist gezeigt, dass in nicht von der Maskierungsschicht 4 bedeckten Bereichen eine Anwachsschicht 5 unmittelbar auf die Nukleationsschicht 3 abgeschieden wird. Bei der Anwachsschicht 5 handelt es sich um eine Gruppe-III-V-Nitrid-Schicht, bevorzugt um eine dotierte oder undotierte GaN-Schicht. Die Anwachsschicht 5 weist beispielsweise eine Dicke von mindestens 10 nm oder von mindestens 20 nm oder von mindestens 50 nm auf. Alternativ oder zusätzlich liegt die Dicke der Anwachsschicht 5 bei höchstens 300 nm oder bei höchstens 200 nm. Bevorzugt ist die Dicke der Anwachsschicht 5 um mindestens einen Faktor 2 oder um mindestens einen Faktor 5 kleiner als die Dicke der Maskierungsschicht 4.
  • Im Verfahrensschritt gemäß 1E wird ein Reaktantgas für Wasserstoff beigegeben, bevorzugt SiH4. Hierdurch wird ein Rückätzen der Anwachsschicht 5 durchgeführt. Die Zugabe des Reaktantgases für Wasserstoff kann mit oder ohne der Zugabe eines Reaktantgases für Stickstoff erfolgen. Bevorzugt jedoch wird auch ein Reaktantgas für Stickstoff, beispielsweise NH3, zugegeben.
  • In diesem Falle bildet sich stellenweise auf der Anwachsschicht 5 eine Nitridmaskierung 7 aus. Ein Bedeckungsgrad der Anwachsschicht 5 durch die Nitridmaskierung 7 liegt bevorzugt zwischen einschließlich 50 % und 90 %. Die Nitridmaskierung 7 ist bevorzugt nur dünn ausgeprägt. Durch die nicht von der Nitridmaskierung 7 überdeckten Bereiche der Anwachsschicht 5 werden Wachstumsinseln 55 gebildet. Die Wachstumsinseln 55 weisen Abmessungen im Nanometerbereich auf. Eine derart hergestellte Nitridmaskierung 7 kann auch als in situ – Maskierung bezeichnet werden.
  • In 1F ist zu sehen, dass ausgehend von den Wachstumsinseln 55 ein laterales Überwachsen startet. Ausgehend von den Wachstumsinseln 55 werden im Querschnitt gesehen dreieckförmige, rautenförmige oder trapezförmige Bereiche gebildet. Ein Material der aus den Anwachsinseln 55 herauswachsenden Bereiche ist bevorzugt GaN.
  • Gemäß 1G wird das laterale Überwachsen fortgesetzt, so dass im Querschnitt gesehen größere, dreieckförmige Wachstumsstrukturen 58 gebildet werden. Die aus den Wachstumsinseln 55 heraus gebildeten, kleineren Bereiche, die zu den Wachstumsstrukturen 58 zusammenwachsen, sind in 1G als Strich-Linien symbolisiert.
  • In 1H erfolgt, ausgehend von den Wachstumsstrukturen 58, ein laterales Überwachsen zu einer Koaleszenzschicht 8, die die gesamte Aufwachsseite 20 überdeckt. Auf der Koaleszenzschicht 8 wird eine Halbleiterschichtenfolge 6 mit mindestens einer aktiven Schicht 65 abgeschieden.
  • Ein Verfahren, wie in Verbindung mit 1 durchgeführt, erfolgt bevorzugt mit den nachfolgend genannten Verfahrensparametern: Auf ein 6 Zoll-Saphirsubstrat als Aufwachssubstrat 2 wird eine 50 nm dicke Aluminiumnitridschicht als Nukleationsschicht 3 durch Sputtern aufgebracht. Auf die Nukleationsschicht 3 wird eine Maskierungsschicht 4 aus einer Schichtenfolge Siliziumoxid-Siliziumnitrid-Siliziumoxid mit Dicken von 100 nm, 50 nm und 100 nm aufgesputtert. Anschließend wird die Maskierungsschicht 4 fotolithografisch strukturiert, wobei Maskierungsinseln mit einem Durchmesser von ungefähr 2 µm und einem Abstand von ungefähr 1 µm erzeugt werden. Die von der Maskierungsschicht 4 maskierten Bereiche sind näherungsweise regelmäßige Achtecke.
  • In einer MOVPE-Anlage wird nun in den Öffnungen zwischen den Maskierungsinseln eine ungefähr 90 nm dicke, undotierte GaN-Schicht als Anwachsschicht 5 abgeschieden. In einem weiteren Prozessschritt wird ein Reaktantgas für Gallium, insbesondere Trimethylgallium, gestoppt und es wird SiH4 in den Epitaxiereaktor geleitet. Es herrscht dann bevorzugt eine N2/H2/NH3-Umgebung mit zusätzlich SiH4. Während dieses Rückätzens wird Siliziumnitrid für die Nitridmaskierung 7 abgeschieden. Das Abscheiden der Nitridmaskierung 7 und das Rückätzen der Anwachsschicht 5 sind konkurrierende Prozesse. Eine Dauer des Rückätzens beträgt zirka fünf Minuten.
  • Anschließend werden die Wachstumsbedingungen für Galliumnitrid derart gewählt, dass sich die im Querschnitt gesehen dreieckförmigen Wachstumsstrukturen 58 ausbilden. Zu diesem Zeitpunkt ist das Reaktantgas für Wasserstoff sowie für Silizium wieder geschlossen. Nach dem Abscheiden der Wachstumsstrukturen 58 wird die Koaleszenzschicht 8 erzeugt, so dass sich eine 2D-GaN-Schicht ergibt, die die Maskierungsschicht 4 lateral überwachsen hat. Eine Versetzungsdichte der Koaleszenzschicht 8 liegt dann bei kleiner als 108 pro Quadratzentimeter. Auf diese planare Koaleszenzschicht 8 wird die Hallbieterschichtenfolge 6 abgeschieden. Bei der Koaleszenzschicht 8 handelt es sich um dotiertes oder um undotiertes Galliumnitrid.
  • Entsprechende Wachstumsbedingungen für Galliumnitrid sind dem Artikel Hiramatsu et al. in Journal of Crystal Growth, Vol. 221, Seiten 316 bis 326 aus dem Jahr 2000, sowie dem Artikel Gilbert in Reports on Progress in Physics, Vol. 67, Seiten 667 bis 715 aus dem Jahr 2004 zu entnehmen. Der Offenbarungsgehalt dieser Artikel wird durch Rückbezug aufgenommen.
  • In 2A ist eine Draufsicht auf die Aufwachsseite 20 nach dem Verfahrensschritt gemäß 1E dargestellt. Eine Schnittdarstellung entlang der Linie B ist in 2B zu sehen, entlang der Linie C in 2C, aufgetragen ist eine Höhe h in nm entlang einer Schnittlinie x in µm. In 2C ist somit ein dem mittleren Bereich in 2B entsprechender Ausschnitt vergrößert illustriert.
  • Die Maskierungsinseln der Maskierungsschicht 4 sind in 2B als deutliche Erhebungen zu sehen. Durch das Rückätzen geformte Ausnehmungen in der Anwachsschicht 5 weisen Abmessungen entlang der x-Richtung im Bereich um ungefähr 100 nm auf. Diese Ausnehmungen, die die Anwachsinseln 55 bilden, können bis in die Nukleationsschicht 3 oder auch bis auf die Aufwachsseite 20 reichen. Die Ausnehmungen sind statistisch verteilt und unregelmäßig ausgebildet. Durch derartige Anwachsinseln 55 lassen sich Verspannungen beim Wachstum der Halbleiterschichtenfolge 6 kontrollieren.
  • Ein Mechanismus, der zu dieser Verspannungsreduktion führt, kann wie folgt erklärt werden: Aluminiumhaltige Schichten wie AlGaN oder AlN oder AlON haben eine kleinere Gitterkonstante als GaN. GaN wächst demnach typischerweise kompressiv verspannt auf derartigen Schichten auf. Diese kompressive Verspannung führt während der Epitaxie zu einer Durchbiegung des Aufwachssubstrats 2 sowie der darauf erzeugten Halbleiterschichtenfolge 6. Durch das Rückätzen der Anwachsschicht 5 entstehen GaN-Nanoinseln. Die Anwachsschicht 5 ist somit lateral nicht mehr geschlossen. Dies ermöglicht ein laterales Relaxieren der Anwachsschicht 5. Der Grad der Relaxation, bestimmt durch eine Größe der GaN-Nanoinseln der Anwachsschicht 5, kann näherungsweise über die Dicke der Anwachsschicht 5 und/oder über eine Dauer des Rückätzens eingestellt werden. Je mehr zurückgeätzt wird und/oder je dünner die Anwachsschicht 5 erzeugt wird, umso weniger stark ist die Durchbiegung des Aufwachssubstrats 2 während des epitaktischen Erzeugens der Halbleiterschichtenfolge 6.
  • Beim Ausführungsbeispiel gemäß 3 erfolgt das Rückätzen der Anwachsschicht 5 ohne Zugabe eines Reaktantgases für Silizium. Entsprechend bildet sich keine Nitridmaskierung aus.
  • Gemäß 4 ist auf die Nukleationsschicht 3 unmittelbar die Nitridmaskierung 7 aufgebracht. Beim Ausführungsbeispiel des Verfahrens gemäß 4 ist also keine Anwachsschicht 5 vorhanden. Die Anwachsinseln 35 sind durch ein Material der Nukleationsschicht 3 gebildet.
  • In 5 ist ein Ausführungsbeispiel des Halbleiterchips 1 gezeigt. Die Nukleationsschicht 3 ist hierbei Teil eines Bragg-Spiegels 33, der mehrere der Nukleationsschichten 3, die aus Aluminiumnitrid gebildet sind, aufweist. Zwischen den Aluminiumnitridschichten 3 befinden sich jeweils Schichten 32 aus Siliziumdioxid oder aus Siliziumnitrid. Beim Ausführungsbeispiel gemäß 5 verbleibt das Aufwachssubstrat 2 an dem fertigen Halbleiterchip 1.
  • In 6 ist gezeigt, dass an der Halbleiterschichtenfolge 6 ein Trägersubstrat 9, beispielsweise aus Silizium, aufgebracht wird. Das Entfernen der Halbleiterschichtenfolge 6 mit der als Mehrfachquantentopfstruktur ausgebildeten aktiven Schicht 65 ist in 6 nicht gezeigt.
  • In 6 ist ferner eine Defektreduktion schematisch illustriert, anhand von eingezeichneten Kristalldefekten 85. Diese Kristalldefekte 85, insbesondere Versetzungen, knicken an lateralen Begrenzungsflächen der Wachstumsstrukturen 58 sowie der aus den Anwachsinseln 35, 55 gebildeten Strukturen jeweils ab. Durch die Vielzahl der Anwachsinseln 35, 55 ist also bereits innerhalb der Wachstumsstrukturen 58 eine effiziente Defektreduzierung erzielbar.
  • In 7 ist ein Abtrennen des Aufwachssubstrats 2 von der Halbleiterschichtenfolge 6 schematisch illustriert. Das Abtrennen erfolgt insbesondere durch ein Laserabhebeverfahren. Eine Absorption von Laserstrahlung, die durch das Aufwachssubstrat 2 hindurchgeführt wird, erfolgt in der Galliumnitridschicht. Die Nukleationsschicht 3 aus Aluminiumnitrid bleibt hierdurch erhalten. Die Siliziumnitridlage 42, die sich zwischen Siliziumdioxidlagen 41, 43 der Maskierungsschicht 4 befindet, wirkt dabei als Sollbruchstelle.
  • Auf dem Saphiraufwachssubstrat 2 verbleiben die Nukleationsschicht 3 aus Aluminiumnitrid sowie die erste Lage 41 aus Siliziumoxid. Die an der Halbleiterschichtenfolge 6 verbleibende Lage 43 aus Siliziumoxid kann als Hartmaske für die Erzeugung von strukturierten Lichtauskoppelstrukturen dienen. Entsprechende Auskoppelstrukturen zur Lichtauskopplung können auch in allen anderen Ausführungsbeispielen an der Halbleiterschichtenfolge 6 gefertigt sein.
  • Von dem Aufwachssubstrat 2 kann die Siliziumdioxidlage 41 nachfolgend abgelöst werden. Damit ist eine wiederholte Benutzung des Aufwachssubstrats 2 mit der Nukleationsschicht 3, jeweils nach erneutem Aufbringen einer Maskierungsschicht 4, möglich.
  • Die hier beschriebene Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie die Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 102011012608 A1 [0055]
  • Zitierte Nicht-Patentliteratur
    • Hiramatsu et al. in Journal of Crystal Growth, Vol. 221, Seiten 316 bis 326 aus dem Jahr 2000 [0065]
    • Gilbert in Reports on Progress in Physics, Vol. 67, Seiten 667 bis 715 aus dem Jahr 2004 [0065]

Claims (14)

  1. Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (1) mit den Schritten: A) Bereitstellen eines Aufwachssubstrates (2) mit einer Aufwachsseite (20), B) Abscheiden mindestens einer Nukleationsschicht (3) an der Aufwachsseite (20), wobei die Nukleationsschicht (3) auf AlxGa1-xOyN1-y basiert mit 0 < x ≤ 1 und 0 ≤ y < 1, C) Abscheiden einer Maskierungsschicht (4) an der Nukleationsschicht (3) und Strukturieren der Maskierungsschicht (4), D) Aufwachsen einer auf GaN basierenden Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen, E) teilweises Entfernen der Nukleationsschicht (3) und/oder der Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen und/oder Aufbringen einer zweiten Maskierungsschicht (7) auf die Nukleationsschicht (3) und/oder auf die Anwachsschicht (5) in nicht von der Maskierungsschicht (4) bedeckten Bereichen, und F) Aufwachsen einer auf AlInGaN basierenden Halbleiterschichtenfolge (6) mit mindestens einer aktiven Schicht (65), wobei der Schritt D) optional ist und wobei die einzelnen Schritte in der angegebenen Reihenfolge durchgeführt werden.
  2. Verfahren nach dem vorhergehenden Anspruch, bei dem der Schritt D) durchgeführt wird, wobei das teilweise Entfernen der Anwachsschicht (5) im Schritt E) unter Zugabe eines Reaktantgases für Wasserstoff und unter Zugabe eines Reaktantgases für Stickstoff erfolgt.
  3. Verfahren nach dem vorhergehenden Anspruch, bei dem im Schritt E) auf verbleibenden Bereichen der Anwachsschicht (5) stellenweise eine Nitridmaskierung (7) aufgebracht wird, wobei die Nitridmaskierung (7) die zweite Maskierungsschicht bildet.
  4. Verfahren nach dem vorhergehenden Anspruch, bei dem im Schritt E) ein Reaktantgas für Silizium zugegeben wird und die Nitridmaskierung (7) eine Siliziumnitridschicht ist, wobei ein Bedeckungsgrad der Nitridmaskierung (7) auf der Anwachsschicht (5) zwischen einschließlich 50 % und 90 % liegt.
  5. Verfahren nach Anspruch 3 oder 4, bei dem eine Dicke der Nitridmaskierung (7) zwischen einschließlich ein und drei Atomlagen beträgt, wobei aus der Nukleationsschicht (4) kein Material entfernt wird.
  6. Verfahren nach Anspruch 1, bei dem der Schritt D) durchgeführt wird, wobei im Schritt E) das teilweise Entfernen der Anwachsschicht (5) durch einen Mangel eines Reaktantgases für Stickstoff erfolgt.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem im Schritt E) in nicht von der Maskierungsschicht (4) bedeckten Bereichen an der Nukleationsschicht (3) und/oder an der Anwachsschicht (5) eine Vielzahl von Anwachsinseln (35, 55) ausgebildet ist, wobei die Anwachsinseln (35, 55) einen mittleren Durchmesser zwischen einschließlich 15 nm und 150 nm aufweisen.
  8. Verfahren nach dem vorhergehenden Anspruch, mit einem Schritt E1) und mit einem nachfolgenden Schritt E2), wobei – im Schritt E1) ausgehend von den Anwachsinseln (35, 55) ein epitaktisches laterales Überwachsen von kleineren Strukturen zu im Querschnitt dreieckförmigen oder trapezförmigen größeren Strukturen durchgeführt wird, – im Schritt E1) eine vertikale Wachstumsrate größer ist als eine horizontale Wachstumsrate, – im Schritt E2) ein epitaktisches laterales Überwachsen zu einer durchgehenden Koaleszenzschicht (8) durchgeführt wird, – im Schritt E2) eine vertikale Wachstumsrate kleiner ist als eine horizontale Wachstumsrate, und – die Schritte E1) und E2) nach dem Schritt E) und vor dem Schritt F) durchgeführt werden.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Maskierungsschicht (4) mehrlagig ausgebildet ist, wobei eine mittlere Lage (42) aus Siliziumnitrid beidseitig je an eine Lage (41, 43) aus einem Siliziumoxid angrenzt.
  10. Verfahren nach dem vorhergehenden Anspruch, bei dem die Lage aus Siliziumnitrid (42) bei einem Ablösen der Halbleiterschichtenfolge (6) von dem Aufwachssubstrat (2) als Sollbruchstelle dient, wobei das Ablösen ein Laserabhebeverfahren ist.
  11. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Maskierungsschicht (4) durch eine Vielzahl von Maskierungsinseln aus einem Material der Maskierungsschicht (4) gebildet ist, wobei ein mittlerer Durchmesser der Maskierungsinseln zwischen einschließlich 0,5 µm und 5 µm liegt und ein mittlerer Abstand zwischen benachbarten Maskierungsinseln zwischen einschließlich 0,5 µm und 10 µm beträgt.
  12. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Nukleationsschicht (3) eine dem Aufwachssubstrat (2) abgewandte Schicht eines Bragg-Spiegels (33) ist, wobei der Bragg-Spiegel (33) aus sich abwechselnden Schichten aus AlN und Schichten mit Silizium gebildet ist.
  13. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Aufwachssubstrat (2) ein Saphir-Substrat ist und bei dem die nachfolgend genannten Komponenten in nicht von der Maskierungsschicht (4) überdeckten Bereichen unmittelbar und in der angegebenen Reihenfolge aufeinander folgen, wobei die Maskierungsschicht (4) unmittelbar auf die Nukleationsschicht (3) aufgebracht ist: – das Aufwachssubstrat(2), – die Nukleationsschicht (3), – die Anwachsschicht (5), – die Nitridmaskierung (7), – die Koaleszenzschicht (8), und – die Halbleiterschichtenfolge (6).
  14. Optoelektronischer Halbleiterchip (1) mit – einem Aufwachssubstrat (2) mit einer Aufwachsseite (20), – einer Nukleationsschicht (3) an der Aufwachsseite (20), wobei die Nukleationsschicht (3) auf AlxGa1-xOyN1-y basiert mit 0 < x ≤ 1 und 0 ≤ y < 1, – einer Maskierungsschicht (4) an einer dem Aufwachssubstrat (2) abgewandten Seite der Nukleationsschicht (3), – einer auf AlInGaN basierenden Halbleiterschichtenfolge (6) mit mindestens einer aktiven Schicht (65) an einer dem Aufwachssubstrat (2) abgewandten Seite der Maskierungsschicht (4), und – einer Nitridmaskierung (4), die sich zwischen der Nukleationsschicht (3) und der Halbleiterschichtenfolge (6) befindet und die, in Draufsicht auf die Aufwachsseite gesehen, nicht von der Maskierungsschicht (4) überdeckt ist.
DE102012107001.6A 2012-07-31 2012-07-31 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip Withdrawn DE102012107001A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102012107001.6A DE102012107001A1 (de) 2012-07-31 2012-07-31 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
US14/418,424 US9293640B2 (en) 2012-07-31 2013-06-11 Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE201311003800 DE112013003800A5 (de) 2012-07-31 2013-06-11 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
CN201380041098.9A CN104508840B (zh) 2012-07-31 2013-06-11 用于制造光电子半导体芯片的方法和光电子半导体芯片
PCT/EP2013/062022 WO2014019752A1 (de) 2012-07-31 2013-06-11 Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012107001.6A DE102012107001A1 (de) 2012-07-31 2012-07-31 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Publications (1)

Publication Number Publication Date
DE102012107001A1 true DE102012107001A1 (de) 2014-02-06

Family

ID=48670505

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102012107001.6A Withdrawn DE102012107001A1 (de) 2012-07-31 2012-07-31 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE201311003800 Withdrawn DE112013003800A5 (de) 2012-07-31 2013-06-11 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE201311003800 Withdrawn DE112013003800A5 (de) 2012-07-31 2013-06-11 Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Country Status (4)

Country Link
US (1) US9293640B2 (de)
CN (1) CN104508840B (de)
DE (2) DE102012107001A1 (de)
WO (1) WO2014019752A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106505A1 (de) * 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
US10535515B2 (en) 2014-11-20 2020-01-14 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012217644A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102014115253A1 (de) 2014-10-20 2016-04-21 Osram Opto Semiconductors Gmbh Verfahren zur Strukturierung einer Schichtenfolge und Halbleiterlaser-Vorrichtung
JP7351546B2 (ja) * 2018-10-31 2023-11-13 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア エピタキシャル側方過成長を用いて滑らかな表面を取得する方法
KR20230164155A (ko) * 2021-04-02 2023-12-01 어플라이드 머티어리얼스, 인코포레이티드 갈륨-및-질소-함유 구역들의 성장을 위한 핵형성 층들
US20230115980A1 (en) * 2021-10-11 2023-04-13 Applied Materials, Inc. Masking layers in led structures
US20230124414A1 (en) * 2021-10-14 2023-04-20 Applied Materials, Inc. SUBSTRATE PROCESSING FOR GaN GROWTH

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090298214A1 (en) * 2008-06-03 2009-12-03 Samsung Electro-Mechanics Co., Ltd. Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
EP2343742A2 (de) * 2010-01-08 2011-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Durch Seitenverhältnisermittlung hergestellte Halbleiterdioden mit verschmolzenen Schichten
US20110212559A1 (en) * 2005-09-22 2011-09-01 Sony Corporation Light-emitting diode and method for manufacturing same, integrated light-emitting diode and method for manufacturing same, method for growing a nitride-based iii-v group compound semiconductor, substrate for growing a nitride-based iii-v group compound semiconductor, light source cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display and electronic instrument, electronic device and method for manufacturing the same
US20120112158A1 (en) * 2010-11-05 2012-05-10 Sino-American Silicon Products Inc. Epitaxial substrate, semiconductor light-emitting device using such epitaxial substrate and fabrication thereof
US20120187443A1 (en) * 2011-01-20 2012-07-26 Hon Hai Precision Industry Co., Ltd. Light emitting chip and method for manufacturing the same
DE102011012608A1 (de) 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE550461T1 (de) * 1997-04-11 2012-04-15 Nichia Corp Wachstumsmethode für einen nitrid-halbleiter
EP1104031B1 (de) * 1999-11-15 2012-04-11 Panasonic Corporation Nitrid-Halbleiterlaserdiode und deren Herstellungsverfahren
JP2003022722A (ja) * 2001-07-05 2003-01-24 Tokai Rika Co Ltd 車両用ドアスイッチ装置
TW561526B (en) 2001-12-21 2003-11-11 Aixtron Ag Method for depositing III-V semiconductor layers on a non-III-V substrate
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
JP2007184411A (ja) 2006-01-06 2007-07-19 Sony Corp 発光ダイオードおよびその製造方法ならびに集積型発光ダイオードおよびその製造方法ならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
KR100736623B1 (ko) * 2006-05-08 2007-07-09 엘지전자 주식회사 수직형 발광 소자 및 그 제조방법
KR101355593B1 (ko) * 2007-07-26 2014-01-24 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 개선된 에피택시 재료들의 제조 방법
KR100974048B1 (ko) * 2008-02-19 2010-08-04 우리엘에스티 주식회사 하이브리드 버퍼층을 이용한 질화물 반도체 발광소자 및이의 제조방법
CN102083743A (zh) * 2008-05-06 2011-06-01 Kyma技术有限公司 Ⅲ族氮化物模板和与之相关的异质结构、器件及它们的制造方法
TWI384535B (zh) * 2008-12-30 2013-02-01 Univ Nat Chunghsing Epitaxial substrate
EP2330697A1 (de) * 2009-12-07 2011-06-08 S.O.I.Tec Silicon on Insulator Technologies Halbleitervorrichtung mit einer InGaN-Schicht
DE102011114671A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011114670A1 (de) 2011-09-30 2013-04-04 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102012101211A1 (de) 2012-02-15 2013-08-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterbauelements
DE102012102148A1 (de) 2012-03-14 2013-09-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110212559A1 (en) * 2005-09-22 2011-09-01 Sony Corporation Light-emitting diode and method for manufacturing same, integrated light-emitting diode and method for manufacturing same, method for growing a nitride-based iii-v group compound semiconductor, substrate for growing a nitride-based iii-v group compound semiconductor, light source cell unit, light-emitting diode backlight, light-emitting diode illuminating device, light-emitting diode display and electronic instrument, electronic device and method for manufacturing the same
US20090298214A1 (en) * 2008-06-03 2009-12-03 Samsung Electro-Mechanics Co., Ltd. Method of growing nitride single crystal and method of manufacturing nitride semiconductor light emitting device
EP2343742A2 (de) * 2010-01-08 2011-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Durch Seitenverhältnisermittlung hergestellte Halbleiterdioden mit verschmolzenen Schichten
US20120112158A1 (en) * 2010-11-05 2012-05-10 Sino-American Silicon Products Inc. Epitaxial substrate, semiconductor light-emitting device using such epitaxial substrate and fabrication thereof
US20120187443A1 (en) * 2011-01-20 2012-07-26 Hon Hai Precision Industry Co., Ltd. Light emitting chip and method for manufacturing the same
DE102011012608A1 (de) 2011-02-28 2012-08-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Lichtauskoppelstrukturen in einem Halbleiterkörper und Licht emittierender Halbleiterkörper

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Gilbert in Reports on Progress in Physics, Vol. 67, Seiten 667 bis 715 aus dem Jahr 2004
Hiramatsu et al. in Journal of Crystal Growth, Vol. 221, Seiten 316 bis 326 aus dem Jahr 2000
Kazumasa Hiramatsu et al: Fabrication and characterization of low defect density GaN using facet-controled epitaxial lateral overgrowth (FACELO). In: J. of Crystal Growth, 2000, 316 - 326. *
Pierre Gibart: Metal organic vapour phase epitaxy of GaN and lateral overgrowth. In: Reports on Progress in Physics, 2004, 667 - 715. *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106505A1 (de) * 2014-05-08 2015-11-12 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Halbleiterschichtenfolge
US9842964B2 (en) 2014-05-08 2017-12-12 Osram Opto Semiconductors Gmbh Method for producing a semiconductor layer sequence
US10535515B2 (en) 2014-11-20 2020-01-14 Osram Opto Semiconductors Gmbh Method of producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip

Also Published As

Publication number Publication date
WO2014019752A1 (de) 2014-02-06
US9293640B2 (en) 2016-03-22
CN104508840A (zh) 2015-04-08
DE112013003800A5 (de) 2015-04-23
US20150187985A1 (en) 2015-07-02
CN104508840B (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
DE102012107001A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
EP1920469B1 (de) Verfahren zum lateralen zertrennen eines halbleiterwafers und optoelektronisches bauelement
DE69831419T2 (de) Epitaktische galliumnitridschicht
EP1770795B1 (de) Epitaxiesubstrat, Verfahren zu seiner Herstellung und Verfahren zur Herstellung eines Halbleiterchips
WO2013178425A1 (de) Verfahren zur herstellung einer aktiven zone für einen optoelektronischen halbleiterchip und optoelektronischer halbleiterchip
DE102011114671A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102011012925A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
WO2017144512A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE112014001924B4 (de) Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102014015782B4 (de) Verfahren zur Herstellung von Galliumnitridmaterialien und Halbleitervorlage
WO2013120638A1 (de) Verfahren zur herstellung eines strahlungsemittierenden halbleiterbauelements
DE112014000633B4 (de) Halbleiterschichtenfolge und Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE102012217631A1 (de) Optoelektronisches Bauelement mit einer Schichtstruktur
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2004057680A1 (de) Strahlungsemittierender halbleiterkörper und verfahren zu dessen herstellung
DE102015107661B4 (de) Verfahren zur Herstellung eines Nitridverbindungshalbleiter-Bauelements
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE112015001803B4 (de) Verfahren zur Herstellung einer Schichtstruktur als Pufferschicht eines Halbleiterbauelements sowie Schichtstruktur als Pufferschicht eines Halbleiterbauelements
WO2022090446A1 (de) Verfahren zum herstellen eines halbleiterkörpers und halbleiteranordnung
DE102008010511B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE10327612B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE10218498B4 (de) Verfahren zur Herstellung einer Halbleiterschicht und elektronisches Bauelement
EP2245657A2 (de) Optoelektronischer halbleiterkörper und verfahren zur herstellung eines optoelektronischen halbleiterkörpers
DE102021134107A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
EP1649497B1 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip

Legal Events

Date Code Title Description
R163 Identified publications notified
R118 Application deemed withdrawn due to claim for domestic priority
R118 Application deemed withdrawn due to claim for domestic priority

Effective date: 20150203