Nothing Special   »   [go: up one dir, main page]

DE102016124669B3 - Thyristors with a respective semiconductor body - Google Patents

Thyristors with a respective semiconductor body Download PDF

Info

Publication number
DE102016124669B3
DE102016124669B3 DE102016124669.7A DE102016124669A DE102016124669B3 DE 102016124669 B3 DE102016124669 B3 DE 102016124669B3 DE 102016124669 A DE102016124669 A DE 102016124669A DE 102016124669 B3 DE102016124669 B3 DE 102016124669B3
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor body
zone
region
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016124669.7A
Other languages
German (de)
Inventor
Bernhard König
Paul Strobel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron Elektronik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron Elektronik GmbH and Co KG filed Critical Semikron Elektronik GmbH and Co KG
Priority to DE102016124669.7A priority Critical patent/DE102016124669B3/en
Priority to CN201711351368.2A priority patent/CN108206207B/en
Application granted granted Critical
Publication of DE102016124669B3 publication Critical patent/DE102016124669B3/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

Die Erfindung betrifft Thyristoren mit einem jeweiligen Halbleiterkörper, der eine erste Halbleiterkörperhauptseite, eine zweite Halbleiterkörperhauptseite und einen um den Halbleiterkörper umlaufenden, die erste und zweite Halbleiterkörperhauptseite verbindenden Halbleiterkörperrand aufweist, wobei der Halbleiterkörper eine erste Halbleiterzone aufweist, wobei sich die erste Halbleiterzone in einem Halbleiterkörperrandbereich bis zur zweiten Halbleiterkörperhauptseite erstreckt und eine zweite Außenfläche der ersten Halbleiterzone den Halbleiterkörperrand ausbildet und eine an den Halbleiterkörperrand angrenzende dritte Außenfläche der ersten Halbleiterzone einen ersten Flächenbereich der zweiten Halbleiterkörperhauptseite ausbildet, wobei der Halbleiterkörper eine auf der ersten Halbleiterzone angeordnete und sich nicht bis zum Halbleiterkörperrand erstreckende, zweite Halbleiterzone aufweist, wobei der Halbleiterkörper eine auf der zweiten Halbleiterzone angeordnete dritte Halbleiterzone und eine in der dritten Halbleiterzone angeordnete vierte Halbleiterzone aufweist, wobei der Halbleiterkörper eine, von einer ersten Fläche der zweiten Halbleiterkörperhauptseite ausgehende, parallel zum Halbleiterkörperrand verlaufende und bis in die zweite Halbleiterzone hineinreichende Ausnehmung aufweist.

Figure DE102016124669B3_0000
The invention relates to thyristors having a respective semiconductor body, which has a first semiconductor body main side, a second semiconductor body main side and a semiconductor body edge surrounding the semiconductor body, connecting the first and second semiconductor body main sides, the semiconductor body having a first semiconductor zone, wherein the first semiconductor zone extends in a semiconductor body edge region extends to the second semiconductor body main side and a second outer surface of the first semiconductor zone forms the semiconductor body edge and a third outer surface of the first semiconductor zone adjoining the semiconductor body edge forms a first surface region of the second semiconductor body main side, the semiconductor body arranged on the first semiconductor zone and not extending to the semiconductor body edge, second semiconductor zone, wherein the semiconductor body arrange one on the second semiconductor zone ete third semiconductor zone and arranged in the third semiconductor zone fourth semiconductor zone, wherein the semiconductor body has a, extending from a first surface of the second semiconductor body main side, parallel to the semiconductor body edge extending and extending into the second semiconductor zone reaching recess.
Figure DE102016124669B3_0000

Description

Die Erfindung betrifft Thyristoren mit einem jeweiligen Halbleiterkörper. Insbesondere bei Thyristoren besteht oftmals die Notwendigkeit am Randbereich des Halbleiterkörpers der Thyristoren auftretende elektrische Feldstärken zu reduzieren, um elektrische Überschläge zu vermeiden.The invention relates to thyristors with a respective semiconductor body. In the case of thyristors in particular, there is often the need to reduce the electric field strengths occurring at the edge region of the semiconductor body of the thyristors in order to avoid electrical flashovers.

Aus der DE 38 32 709 A1 ist ein Thyristor mit einem Halbleiterkörper, der eine erste Halbleiterkörperhauptseite, eine der ersten Halbleiterkörperhauptseite gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite und einen um den Halbleiterkörper umlaufenden, die erste und zweite Halbleiterkörperhauptseite verbindenden Halbleiterkörperrand aufweist, wobei der Halbleiterkörper eine p-dotierte erste Halbleiterzone aufweist, wobei eine Außenfläche der ersten Halbleiterzone die erste Halbleiterkörperhauptseite ausbildet, wobei sich die erste Halbleiterzone in einem Halbleiterkörperrandbereich bis zur zweiten Halbleiterkörperhauptseite erstreckt. Der Halbleiterkörper ist dabei zur Reduzierung der am Randbereich des Halbleiterkörpers der Thyristoren auftretenden elektrische Feldstärken mit p-dotierten Feldringen versehen. Die Erzeugung der Feldringe erfordert jedoch bei der Herstellung des Thyristors Aufwand, da diese durch einen entsprechenden Dotierungsprozess im Halbleiterkörper erzeugt werden müssen.From the DE 38 32 709 A1 is a thyristor comprising a semiconductor body having a first semiconductor body main side, a second semiconductor body main side opposite to the first semiconductor body main side, and a semiconductor body edge surrounding the semiconductor body connecting the first and second semiconductor body main sides, wherein the semiconductor body has a p-doped first semiconductor region, wherein an outer surface the first semiconductor region forms the first semiconductor body main side, wherein the first semiconductor zone extends in a semiconductor body edge region up to the second semiconductor body main side. In this case, the semiconductor body is provided with p-doped field rings for reducing the electric field strengths occurring at the edge region of the semiconductor body of the thyristors. The generation of the field rings, however, requires effort in the production of the thyristor, since these must be generated by a corresponding doping process in the semiconductor body.

Aus der US 3 628 106 A ist ein Halbleiterbauelement mit einem Halbleiterkristall, der eine erste und eine zweite Hauptoberfläche aufweist, bekannt. Angrenzend an die erste Hauptoberfläche liegt in einem mittleren Bereich und in einem Randbereich der ersten Hauptoberfläche eine erste Zone, die sich im Randbereich bis zur zweiten Hauptoberfläche erstreckt. Angrenzend an die zweite Hauptoberfläche liegt in einem mittleren Bereich der zweiten Hauptoberfläche eine zweite Zone. In einem mittleren Bereich des Halbleiterkristalls liegt zwischen der ersten Zone und der zweiten Zone eine mittlere Zone, die mit der ersten Zone und mit der zweiten Zone jeweilige Grenzschichten ausbildet.From the US Pat. No. 3,628,106 For example, a semiconductor device having a semiconductor crystal having first and second major surfaces is known. Adjacent to the first main surface lies in a central region and in an edge region of the first main surface, a first zone, which extends in the edge region to the second main surface. Adjacent to the second main surface is located in a central region of the second main surface, a second zone. In a middle region of the semiconductor crystal, between the first zone and the second zone there is a middle zone, which forms respective boundary layers with the first zone and with the second zone.

Aus der DE 26 10 828 C2 ist ein Thyristor mit mindestens vier aufeinanderfolgenden Gebieten abwechselnden Leitungstyps, die in einem Halbleiterkörper zwischen einer ersten und einer zweiten Hauptoberfläche des Halbleiterkörpers, die einander gegenüberliegend angeordnet sind, bekannt.From the DE 26 10 828 C2 is a thyristor having at least four consecutive areas of alternating conduction type, which are known in a semiconductor body between a first and a second main surface of the semiconductor body, which are arranged opposite to each other.

Aus der GB 1 110 993 A ist ein Verfahren zur Herstellung eines Halbleiterbauelements bekannt, bei dem in vorbestimmte Regionen Fremdatome in das Halbleitermaterial des Halbleiterbauelements eindiffundiert werden.From the GB 1 110 993 A For example, a method for producing a semiconductor component is known, in which impurity atoms are diffused into the semiconductor material of the semiconductor component in predetermined regions.

Aus der US 4 298 881 A ist ein Halbleiterbauelement mit einem Halbleitersubstrat bekannt, das eine erste und eine zweite Hauptoberfläche aufweist und wenigstens erste, zweite und dritte Halbleiterschichten aufweist, deren Leitfähigkeitstypen zwischen der ersten und zweiten Hauptoberfläche abwechseln, wobei in der ersten Hauptoberfläche Nuten angeordnet sind.From the US 4 298 881 A For example, a semiconductor device including a semiconductor substrate having first and second major surfaces and having at least first, second, and third semiconductor layers whose conductivity types alternate between the first and second major surfaces with grooves in the first major surface is known.

Aus der US 3 644 801 A ist ein Halbleiterwafer bekannt, der auf einer oder beiden Hauptseiten Nuten aufweist, die den Halbleiterwafer in Sektoren unterteilen.From the US Pat. No. 3,644,801 A For example, a semiconductor wafer is known which has grooves on one or both main sides, which divide the semiconductor wafer into sectors.

Aus der US 3 961 354 A ist ein Thyristor mit einem MESA-Randbereich bekannt, wobei der Thyristor ein Siliziumsubstrat eines ersten vorbestimmten Leitfähigkeitstyps, und zwei Oberflächendiffusionsschichten eines dazu entgegengesetzten Leitfähigkeitstyps aufweist.From the US 3,961,354 A For example, a thyristor having a MESA edge region is known, wherein the thyristor comprises a silicon substrate of a first predetermined conductivity type, and two surface diffusion layers of a conductivity type opposite thereto.

Es ist Aufgabe der Erfindung einen Thyristor mit einem Halbleiterkörper zu schaffen, der zur Reduzierung von am Randbereich des Halbleiterkörpers des Thyristors auftretenden elektrischen Feldstärken keine Feldringe benötigt.It is an object of the invention to provide a thyristor with a semiconductor body which does not require field rings for reducing electric field strengths occurring at the edge region of the semiconductor body of the thyristor.

Diese Aufgabe wird gemäß einem ersten Aspekt der Erfindung gelöst durch einen Thyristor mit einem Halbleiterkörper, der eine erste Halbleiterkörperhauptseite, eine der ersten Halbleiterkörperhauptseite gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite und einen um den Halbleiterkörper umlaufenden, die erste und zweite Halbleiterkörperhauptseite verbindenden Halbleiterkörperrand aufweist, wobei der Halbleiterkörper eine erste Halbleiterzone eines ersten Leitungstyps aufweist, wobei eine erste Außenfläche der ersten Halbleiterzone die erste Halbleiterkörperhauptseite ausbildet, wobei sich die erste Halbleiterzone in einem Halbleiterkörperrandbereich bis zur zweiten Halbleiterkörperhauptseite erstreckt und eine zweite Außenfläche der ersten Halbleiterzone den Halbleiterkörperrand ausbildet und eine an den Halbleiterkörperrand angrenzende dritte Außenfläche der ersten Halbleiterzone einen ersten Flächenbereich der zweiten Halbleiterkörperhauptseite ausbildet, wobei der Halbleiterkörper eine, in einem Innenbereich des Halbleiterkörpers, auf der ersten Halbleiterzone angeordnete und sich nicht bis zum Halbleiterkörperrand erstreckende, zweite Halbleiterzone eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine auf der zweiten Halbleiterzone angeordnete dritte Halbleiterzone des ersten Leitungstyps und eine in der dritten Halbleiterzone angeordnete vierte Halbleiterzone des zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine, von einer ersten Fläche der zweiten Halbleiterkörperhauptseite ausgehende, parallel zum Halbleiterkörperrand verlaufende und bis in die zweite Halbleiterzone hineinreichende Ausnehmung aufweist.This object is achieved in accordance with a first aspect of the invention by a thyristor having a semiconductor body, which has a first semiconductor body main side, a second semiconductor body main side opposite the first semiconductor body main side, and a semiconductor body edge surrounding the semiconductor body and connecting the first and second semiconductor body main sides, wherein the semiconductor body has a semiconductor body wherein the first semiconductor region in a semiconductor body edge region extends to the second semiconductor body main side and a second outer surface of the first semiconductor zone forms the semiconductor body edge and a third outer surface adjacent to the semiconductor body edge of the first semiconductor region, a first area region of the second semiconductor body main side wherein the semiconductor body has a second semiconductor zone of a second conductivity type arranged on the first semiconductor zone in an inner region of the semiconductor body and not extending to the semiconductor body edge, wherein the semiconductor body has a third semiconductor zone of the first conduction type arranged on the second semiconductor zone and a third semiconductor zone of the first conduction type; The semiconductor body has a fourth semiconductor zone of the second conductivity type arranged in the third semiconductor zone, wherein the semiconductor body has a parallel to the semiconductor body edge extending from a first surface of the second semiconductor body main side and extending into the first semiconductor body Having second semiconductor zone in reaching recess.

Der Halbleiterkörper weist gemäß dem ersten Aspekt der Erfindung im Bereich der Ausnehmung eine erste Stufe, die eine konkav verlaufende erste Bodenfläche aufweist, und eine zweite Stufe, die eine konkav verlaufende zweite Bodenfläche aufweist, auf, wobei die erste Stufe in senkrechter Richtung zur Normalenrichtung der ersten Außenfläche der ersten Halbleiterzone näher zur Mitte des Halbleiterkörpers angeordnet ist als die zweite Stufe, wobei die erste Bodenfläche durch keine Außenfläche der zweiten Halbleiterzone gebildet ist und die zweite Bodenfläche durch eine Außenfläche der ersten, zweiten und dritten Halbleiterzone gebildet ist. Bei dieser Ausbildung des Halbleiterkörpers werden am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert.The semiconductor body according to the first aspect of the invention has in the region of the recess a first step, which has a concave first bottom surface, and a second step, which has a concave second bottom surface, wherein the first step in the direction perpendicular to the normal direction first outer surface of the first semiconductor region is disposed closer to the center of the semiconductor body than the second stage, wherein the first bottom surface is not formed by any outer surface of the second semiconductor region and the second bottom surface is formed by an outer surface of the first, second and third semiconductor regions. In this embodiment of the semiconductor body, electrical field strengths occurring at the edge region of the semiconductor body are particularly greatly reduced.

Weiterhin wird Thyristor mit einem Halbleiterkörper, der eine erste Halbleiterkörperhauptseite, eine der ersten Halbleiterkörperhauptseite gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite und einen um den Halbleiterkörper umlaufenden, die erste und zweite Halbleiterkörperhauptseite verbindenden Halbleiterkörperrand aufweist, wobei der Halbleiterkörper eine erste Halbleiterzone eines ersten Leitungstyps aufweist, wobei eine erste Außenfläche der ersten Halbleiterzone die erste Halbleiterkörperhauptseite ausbildet, wobei sich die erste Halbleiterzone in einem Halbleiterkörperrandbereich bis zur zweiten Halbleiterkörperhauptseite erstreckt und eine zweite Außenfläche der ersten Halbleiterzone den Halbleiterkörperrand ausbildet und eine an den Halbleiterkörperrand angrenzende dritte Außenfläche der ersten Halbleiterzone einen ersten Flächenbereich der zweiten Halbleiterkörperhauptseite ausbildet, wobei der Halbleiterkörper eine, in einem Innenbereich des Halbleiterkörpers, auf der ersten Halbleiterzone angeordnete und sich nicht bis zum Halbleiterkörperrand erstreckende, zweite Halbleiterzone eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine auf der zweiten Halbleiterzone angeordnete dritte Halbleiterzone des ersten Leitungstyps und eine in der dritten Halbleiterzone angeordnete vierte Halbleiterzone des zweiten Leitungstyps aufweist, wobei der Halbleiterkörper eine, von einer ersten Fläche der zweiten Halbleiterkörperhauptseite ausgehende, parallel zum Halbleiterkörperrand verlaufende und bis in die zweite Halbleiterzone hineinreichende Ausnehmung aufweist, wobei der Halbleiterkörper im Bereich der Ausnehmung eine erste Stufe, die eine konkav verlaufende erste Bodenfläche, die durch keine Außenfläche der zweiten Halbleiterzone gebildet ist und einen bis in die zweite Halbleiterzone hineinreichenden Graben aufweist.Furthermore, a thyristor is provided with a semiconductor body having a first semiconductor body main side, a second semiconductor body main side opposite the first semiconductor body main side, and a semiconductor body edge surrounding the semiconductor body connecting the first and second semiconductor body main sides, wherein the semiconductor body has a first semiconductor region of a first conductivity type The outer surface of the first semiconductor region forms the first semiconductor body main side, wherein the first semiconductor zone extends in a semiconductor body edge region to the second semiconductor body main side and a second outer surface of the first semiconductor zone forms the semiconductor body edge and a third outer surface of the first semiconductor region adjoining the semiconductor body edge forms a first surface region of the second semiconductor body main side , wherein the semiconductor body a, in an interior de s semiconductor body, arranged on the first semiconductor region and not extending to the semiconductor body edge, second semiconductor zone of a second conductivity type, wherein the semiconductor body has a disposed on the second semiconductor zone third semiconductor zone of the first conductivity type and arranged in the third semiconductor zone fourth semiconductor zone of the second conductivity type wherein the semiconductor body has a recess extending from a first surface of the second semiconductor body main side and extending parallel to the semiconductor body edge and extending into the second semiconductor zone, wherein the semiconductor body in the region of the recess has a first step, which has a concave first bottom surface which is not covered by any Outside surface of the second semiconductor zone is formed and has a reaching into the second semiconductor zone trench.

Bei dieser Ausbildung des Halbleiterkörpers werden am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert.In this embodiment of the semiconductor body, electrical field strengths occurring at the edge region of the semiconductor body are particularly greatly reduced.

Vorteilhafte Ausbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.Advantageous embodiments of the invention will become apparent from the dependent claims.

Es erweist sich als vorteilhaft, wenn die gesamte erste Halbleiterkörperhauptseite planar ausgebildet ist. Der Halbleiterkörper weist somit keine von der ersten Halbleiterkörperhauptseite ausgehende, in den Halbleiterkörper hineinreichende, weitere Ausnehmung auf. Der Thyristor kann somit leicht mittels einer Sinterverbindung z.B. mit einem Substrat (z.B. DCB-Substrat) kontaktiert werden, da die zur Herstellung der Sinterverbindung notwendige Druckbeaufschlagung des Thyristors zu keinem Abbrechen einer Randfacette des Halbleiterkörpers führen kann.It proves to be advantageous if the entire first semiconductor body main side is planar. The semiconductor body thus has no further recess extending from the first semiconductor body main side and extending into the semiconductor body. The thyristor can thus easily be connected by means of a sintered connection e.g. can be contacted with a substrate (e.g., DCB substrate) because the pressurization of the thyristor necessary to make the sintered connection can not result in the termination of an edge facet of the semiconductor body.

Weiterhin erweist es sich als vorteilhaft, wenn die Ausnehmung bis zum Halbleiterkörperrand verläuft, da dann am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken stark reduziert werden.Furthermore, it proves to be advantageous if the recess extends to the semiconductor body edge, since then occurring at the edge region of the semiconductor body electric field strengths are greatly reduced.

Im Zusammenhang mit dem ersten Aspekt der Erfindung erweist es sich als vorteilhaft, wenn die zweite Bodenfläche bis zum Halbleiterkörperrand verläuft und ein Teil der zweiten Bodenfläche die dritte Außenfläche der ersten Halbleiterzone ausbildet, da dann am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert werden.In connection with the first aspect of the invention, it proves to be advantageous if the second bottom surface extends to the semiconductor body edge and a part of the second bottom surface forms the third outer surface of the first semiconductor zone, since then occurring at the edge region of the semiconductor body electric field strengths are particularly greatly reduced.

Im Zusammenhang mit dem ersten Aspekt der Erfindung erweist es sich als vorteilhaft, wenn die dritte Außenfläche der ersten Halbleiterzone planar ausgebildet ist, da die dritte Außenfläche dann besonders einfach ausgebildet ist.In connection with the first aspect of the invention, it proves to be advantageous if the third outer surface of the first semiconductor zone is planar, since the third outer surface is then particularly simple.

Im Zusammenhang mit dem zweiten Aspekt der Erfindung erweist es sich als vorteilhaft, wenn eine erste Teilfläche der dritten Außenfläche der ersten Halbleiterzone einen Teil einer Grabenbodenfläche des Grabens ausbildet, da dann am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert werden.In connection with the second aspect of the invention, it proves to be advantageous if a first partial surface of the third outer surface of the first semiconductor zone forms a part of a trench bottom surface of the trench, since then occurring at the edge region of the semiconductor body electric field strengths are particularly greatly reduced.

Im Zusammenhang mit dem zweiten Aspekt der Erfindung erweist es sich als vorteilhaft, wenn eine, sich bis zum Halbleiterkörperrand erstreckende, zweite Teilfläche der dritten Außenfläche der ersten Halbleiterzone planar ausgebildet ist, da dann am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert werden.In connection with the second aspect of the invention, it proves to be advantageous if a, extending to the semiconductor body edge, second partial surface of the third outer surface of the first semiconductor zone is planar, since then occurring at the edge region of the semiconductor body electric field strengths are particularly greatly reduced.

Ferner erweist es sich im Zusammenhang mit dem zweiten Aspekt der Erfindung als vorteilhaft, wenn die dritte Außenfläche der ersten Halbleiterzone einen konkaven Verlauf aufweist, wobei der Halbleiterkörper im Halbleiterkörperrandbereich eine auf der zweiten Halbleiterzone angeordnete fünfte Halbleiterzone des ersten Leitungstyps aufweist, wobei die geometrische Form der Ausnehmung derart ausgebildet ist, dass die fünfte Halbleiterzone von der ersten und dritten Halbleiterzone räumlich getrennt angeordnet ist. Bei dieser Ausbildung des Halbleiterkörpers werden am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert.Furthermore, it proves to be advantageous in connection with the second aspect of the invention if the third outer surface of the first semiconductor zone has a concave profile, wherein the Semiconductor body in the semiconductor body edge region has a arranged on the second semiconductor zone fifth semiconductor zone of the first conductivity type, wherein the geometric shape of the recess is formed such that the fifth semiconductor zone of the first and third semiconductor zone is arranged spatially separated. In this embodiment of the semiconductor body, electrical field strengths occurring at the edge region of the semiconductor body are particularly greatly reduced.

Ferner erweist es sich als vorteilhaft, wenn die Ausnehmung von einer Außenfläche der dritten oder vierten Halbleiterzone ausgeht. Die Ausnehmung kann sowohl von einer vorzugsweise planaren Außenfläche der dritten Halbleiterzone als auch von einer vorzugsweise planaren Außenfläche der vierten Halbleiterzone ausgehen.Furthermore, it proves to be advantageous if the recess emanates from an outer surface of the third or fourth semiconductor zone. The recess can emanate both from a preferably planar outer surface of the third semiconductor zone and from a preferably planar outer surface of the fourth semiconductor zone.

Weiterhin erweist es sich als vorteilhaft, wenn eine Grenze von der zweiten zur dritten Halbleiterzone bis an die Ausnehmung reicht, da dann am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert werden.Furthermore, it proves to be advantageous if a boundary extends from the second to the third semiconductor zone to the recess, since then occurring at the edge region of the semiconductor body electric field strengths are particularly reduced.

Ferner erweist es sich als vorteilhaft, wenn eine Grenze von der ersten zur zweiten Halbleiterzone bis an die Ausnehmung reicht, da dann am Randbereich des Halbleiterkörpers auftretende elektrische Feldstärken besonders stark reduziert werden.Furthermore, it proves to be advantageous if a boundary extends from the first to the second semiconductor zone as far as the recess, since then electrical field strengths which occur at the edge region of the semiconductor body are particularly greatly reduced.

Weiterhin erweist es sich als vorteilhaft, wenn der Halbleiterkörperrand von der ersten zur zweiten Halbleiterkörperhauptseite parallel zur Normalenrichtung der ersten Außenfläche der ersten Halbleiterzone verläuft, da der Halbleiterkörperrand dann besonderes einfach ausgebildet ist.Furthermore, it proves to be advantageous if the semiconductor body edge extends from the first to the second semiconductor body main side parallel to the normal direction of the first outer surface of the first semiconductor zone, since the semiconductor body edge is then designed to be particularly simple.

Es sei an dieser Stelle allgemein angemerkt, dass vorzugsweise die Halbleiterzonen des ersten Leitungstyps als p-dotierte Halbleiterzonen ausgebildet sind (p-Leitungstyp) und die Halbleiterzonen des zweiten Leitungstyps als n-dotierte Halbleiterzonen ausgebildet sind (n-Leitungstyp). Alternativ können die Halbleiterzonen des ersten Leitungstyps als n-dotierte Halbleiterzonen ausgebildet (n-Leitungstyp) sein und die Halbleiterzonen des zweiten Leitungstyps als p-dotierte Halbleiterzonen ausgebildet (p-Leitungstyp) sein.It should be noted at this point in general that preferably the semiconductor zones of the first conductivity type are formed as p-doped semiconductor zones (p-type conductivity) and the semiconductor zones of the second conductivity type are formed as n-type semiconductor zones (n-type conductivity). Alternatively, the semiconductor regions of the first conductivity type may be formed as n-type semiconductor regions (n-type conductivity) and the semiconductor regions of the second conductivity type may be formed as p-type semiconductor regions (p-type conductivity).

In einer nicht erfindungsgemäßen Ausgestaltung weist der Halbleiterkörper die Ausnehmung begrenzende Außenflächen auf, wobei zumindest ein Teil der die Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers jeweilig als Außenfläche einer Siliziumoxidschicht der jeweiligen Halbleiterzone ausgebildet ist oder auf zumindest Teil der die Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers eine Siliziumoxidschicht angeordnet ist.In a non-inventive embodiment, the semiconductor body, the outer surface bounding the recess, wherein at least a portion of the recess defining outer surfaces of the semiconductor body is respectively formed as an outer surface of a silicon oxide layer of the respective semiconductor zone or at least part of the recess defining outer surfaces of the semiconductor body, a silicon oxide layer is arranged ,

In einer Weiterbildung dieser nicht erfindungsgemäßen Ausgestaltung ist auf der Siliziumoxidschicht eine Polyimidschicht angeordnet.In a development of this non-inventive embodiment, a polyimide layer is disposed on the silicon oxide layer.

In einer weiteren nicht erfindungsgemäßen Ausgestaltung weist der Halbleiterkörper die Ausnehmung begrenzende Außenflächen auf, wobei zumindest auf einem Teil der die Ausnehmung begrenzenden Außenflächen des Halbleiterkörpers eine Polyimidschicht angeordnet ist.In a further embodiment not according to the invention, the semiconductor body has outer surfaces delimiting the recess, wherein a polyimide layer is arranged at least on a part of the outer surfaces of the semiconductor body bounding the recess.

Durch das Verwenden einer Polyimidschicht, gegebenfalls in Zusammenwirken mit einer Siliziumoxidschicht anstatt der bei Thyristoren techniküblichen Glaspassivierung, kann das Ausbilden eines von der ersten Halbleiterzone entlang dem Halbleiterkörperrand zur dritten Halbleiterzone verlaufenden elektrisch leitenden Inversionskanals verhindert oder zumindest zeitlich stark verzögert werden.By using a polyimide layer, if appropriate in cooperation with a silicon oxide layer instead of the glass passivation customary for thyristors, the formation of an electrically conductive inversion channel extending from the first semiconductor zone along the semiconductor body edge to the third semiconductor zone can be prevented or at least greatly delayed in time.

Ausführungsbeispiele der Erfindung werden nachfolgend unter Bezugnahme auf die unten stehenden Figuren erläutert. Dabei zeigen:

  • 1 eine Schnittansicht einer Ausbildung eines Thyristors gemäß dem ersten Aspekt der Erfindung,
  • 2 eine Draufsicht von oben auf den in 1 dargestellten Thyristor,
  • 3 eine Schnittansicht einer weiteren Ausbildung eines Thyristors gemäß dem zweiten Aspekt der Erfindung und
  • 4 eine Schnittansicht einer weiteren Ausbildung eines Thyristors gemäß dem zweiten Aspekt der Erfindung.
Embodiments of the invention will be explained below with reference to the figures below. Showing:
  • 1 a sectional view of an embodiment of a thyristor according to the first aspect of the invention,
  • 2 a top view from the top of the 1 illustrated thyristor,
  • 3 a sectional view of another embodiment of a thyristor according to the second aspect of the invention and
  • 4 a sectional view of another embodiment of a thyristor according to the second aspect of the invention.

Es sei angemerkt, dass es sich bei den Figuren um schematisierte Darstellungen handelt. Gleiche Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen.It should be noted that the figures are schematized representations. Identical elements are provided in the figures with the same reference numerals.

In 1 ist eine Schnittansicht einer Ausbildung eines Thyristors 1 gemäß dem ersten Aspekt der Erfindung und in 2 eine Draufsicht von oben auf den Thyristor 1 dargestellt, wobei der Thyristor 1 in 2 gegenüber 1 verkleinert dargestellt ist und eine Polyimidschicht 23 des Thyristors 1 nicht dargestellt ist.In 1 is a sectional view of an embodiment of a thyristor 1 according to the first aspect of the invention and in 2 a top view from the top of the thyristor 1 shown, wherein the thyristor 1 in 2 across from 1 is shown reduced and a polyimide layer 23 of the thyristor 1 not shown.

Der erfindungsgemäße Thyristor 1 weist einen Halbleiterkörper 2 auf, der eine erste Halbleiterkörperhauptseite 3, eine der ersten Halbleiterkörperhauptseite 3 gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite 4 und einen um den Halbleiterkörper 2 umlaufenden, die erste und zweite Halbleiterkörperhauptseite 3 und 4 verbindenden Halbleiterkörperrand 28 aufweist. Das Halbleitermaterial des Halbleiterkörpers 2 besteht vorzugsweise aus Silizium oder Siliziumkarbid.The thyristor according to the invention 1 has a semiconductor body 2 which has a first semiconductor body main side 3 , one of the first semiconductor body main page 3 oppositely disposed second semiconductor body main side 4 and one around the semiconductor body 2 circumferential, the first and second semiconductor body main side 3 and 4 connecting semiconductor body edge 28 having. The semiconductor material of the semiconductor body 2 is preferably made of silicon or silicon carbide.

Der Halbleiterkörper 2 weist eine erste Halbleiterzone 5 eines ersten Leitungstyps auf, wobei eine erste Außenfläche 10 der ersten Halbleiterzone 5 die erste Halbleiterkörperhauptseite 3 ausbildet. Die gesamte erste Halbleiterkörperhauptseite 3 ist vorzugsweise planar ausgebildet. Die erste Halbleiterzone 5 erstreckt sich in einem Halbleiterkörperrandbereich 25 des Halbleiterkörpers 2 bis zur zweiten Halbleiterkörperhauptseite 4. Eine zweite Außenfläche der ersten Halbleiterzone 5 bildet den Halbleiterkörperrand 28 aus und eine an den Halbleiterkörperrand 28 angrenzende dritte Außenfläche 40 der ersten Halbleiterzone 5 bildet einen ersten Flächenbereich der zweiten Halbleiterkörperhauptseite 4 aus. The semiconductor body 2 has a first semiconductor zone 5 a first conductivity type, wherein a first outer surface 10 the first semiconductor zone 5 the first semiconductor body main page 3 formed. The entire first semiconductor body main page 3 is preferably planar. The first semiconductor zone 5 extends in a semiconductor body edge region 25 of the semiconductor body 2 to the second semiconductor body main side 4 , A second outer surface of the first semiconductor zone 5 forms the semiconductor body edge 28 from and one to the semiconductor body edge 28 adjacent third outer surface 40 the first semiconductor zone 5 forms a first area region of the second semiconductor body main side 4 out.

Der Halbleiterkörper 2 weist eine, in einem Innenbereich IB des Halbleiterkörpers 2, auf der ersten Halbleiterzone 5 angeordnete und sich nicht bis zum Halbleiterkörperrand 28 erstreckende, zweite Halbleiterzone 6 eines zweiten Leitungstyps auf. Der Halbleiterkörper 2 weist eine auf der zweiten Halbleiterzone 6 angeordnete dritte Halbleiterzone 7 des ersten Leitungstyps und eine in der dritten Halbleiterzone 7 angeordnete vierte Halbleiterzone 8 des zweiten Leitungstyps auf. Die vierte Halbleiterzone 8 bildet eine in der dritten Halbleiterzone 7 angeordnete Wanne aus.The semiconductor body 2 has one, in an inner region IB of the semiconductor body 2 , on the first semiconductor zone 5 arranged and not to the semiconductor body edge 28 extending, second semiconductor zone 6 of a second conductivity type. The semiconductor body 2 has one on the second semiconductor zone 6 arranged third semiconductor zone 7 of the first conductivity type and one in the third semiconductor region 7 arranged fourth semiconductor zone 8th of the second conductivity type. The fourth semiconductor zone 8th forms one in the third semiconductor zone 7 arranged pan.

Der Halbleiterkörper 2 weist weiterhin eine, von einer, vorzugsweise planaren, ersten Fläche 16 der zweiten Halbleiterkörperhauptseite 4 ausgehende, parallel zum, vorzugsweise gesamten, Halbleiterkörperrand 28 verlaufende und bis in die zweite Halbleiterzone 6 hineinreichende Ausnehmung 15 auf. Die erste Fläche 16 der zweiten Halbleiterkörperhauptseite 4 ist in einem Innenbereich 51 der zweiten Halbleiterkörperhauptseite 4 angeordnet. Die Ausnehmung 15 verläuft, vorzugsweise geschlossen, um den Innenbereich 51 der zweiten Halbleiterkörperhauptseite 4 herum.The semiconductor body 2 also has one, from a, preferably planar, first surface 16 the second semiconductor body main side 4 outgoing, parallel to, preferably entire, semiconductor body edge 28 extending and into the second semiconductor zone 6 reaching recess 15 on. The first area 16 the second semiconductor body main side 4 is in an interior area 51 the second semiconductor body main side 4 arranged. The recess 15 runs, preferably closed, to the interior 51 the second semiconductor body main side 4 around.

Bei der Erfindung werden durch die Ausnehmung 15 am Randbereich des Halbleiterkörpers 2 des Thyristors im Betrieb des Thyristors auftretenden elektrische Feldstärken reduziert.In the invention, through the recess 15 at the edge region of the semiconductor body 2 reduces the thyristor occurring during operation of the thyristor electric field strengths.

Der Thyristor 1 weist zum elektrischen Anschluss eine auf der Außenfläche 10 der ersten Halbleiterzone 5 angeordnete erste Metallisierung 12, eine auf der vierten Halbleiterzone 8 angeordnete zweite Metallisierung 14 und eine auf der dritten Halbleiterzone 7 angeordnete dritte Metallisierung 24 auf. Die erste Metallisierung 12 bildet vorzugsweise eine Anodenmetallisierung, die zweite Metallisierung 14 bildet vorzugsweise eine Kathodenmetallisierung und die dritte Metallisierung 24 bildet vorzugsweise eine Gatemetallisierung aus. Es sei angemerkt, dass die dritte Metallisierung 24 nicht unbedingt wie in den Figuren dargestellt in der Nähe des Halbleiterkörperrands 28 angeordnet sein muss, sondern z.B. bei einsprechender Ausbildung der vierten Halbleiterzone 8 auch im Bereich der Mitte M des Halbleiterkörpers 2 angeordnet sein kann.The thyristor 1 has an electrical connection on the outer surface 10 the first semiconductor zone 5 arranged first metallization 12 , one on the fourth semiconductor zone 8th arranged second metallization 14 and one on the third semiconductor zone 7 arranged third metallization 24 on. The first metallization 12 preferably forms an anode metallization, the second metallization 14 preferably forms a cathode metallization and the third metallization 24 preferably forms a gate metallization. It should be noted that the third metallization 24 not necessarily as shown in the figures near the semiconductor body edge 28 must be arranged, but for example in einsprechender training of the fourth semiconductor zone 8th also in the region of the center M of the semiconductor body 2 can be arranged.

Die Ausnehmung 15 verläuft vorzugsweise bis zum Halbleiterkörperrand 28. Die Ausnehmung 15 geht vorzugsweise von einer, vorzugsweise planaren, Außenfläche 31 der dritten Halbleiterzone 7 oder von einer, vorzugsweise planaren, Außenfläche 32 der vierten Halbleiterzone 8 aus. Die erste Fläche 16 der zweiten Halbleiterkörperhauptseite 4 liegt somit vorzugsweise in Form einer, vorzugsweise planaren, Außenfläche 31 der dritten Halbleiterzone 7 oder in Form einer, vorzugsweise planaren, Außenfläche 32 der vierten Halbleiterzone 8 vor.The recess 15 preferably runs up to the semiconductor body edge 28 , The recess 15 preferably proceeds from a, preferably planar, outer surface 31 the third semiconductor zone 7 or from a, preferably planar, outer surface 32 the fourth semiconductor zone 8th out. The first area 16 the second semiconductor body main side 4 is thus preferably in the form of a, preferably planar, outer surface 31 the third semiconductor zone 7 or in the form of a preferably planar outer surface 32 the fourth semiconductor zone 8th in front.

Eine Grenze G1 von der zweiten zur dritten Halbleiterzone 6 und 7 reicht vorzugsweise bis an die Ausnehmung 15. Eine Grenze G2 von der ersten zur zweiten Halbleiterzone 5 und 6 reicht vorzugsweise bis an die Ausnehmung 15.A boundary G1 from the second to the third semiconductor zone 6 and 7 preferably extends to the recess 15 , A boundary G2 from the first to the second semiconductor zone 5 and 6 preferably extends to the recess 15 ,

Der Halbleiterkörperrand 28 verläuft vorzugsweise von der ersten zur zweiten Halbleiterkörperhauptseite 3, 4 parallel zur Normalenrichtung N der ersten Außenfläche 10 der ersten Halbleiterzone 5. Der Halbleiterkörperrand 28 kann allerdings auch schräg von der ersten Halbleiterkörperhauptseite 3 zur zweiten Halbleiterkörperhauptseite 4 verlaufen.The semiconductor body edge 28 preferably runs from the first to the second semiconductor body main side 3 . 4 parallel to the normal direction N of the first outer surface 10 the first semiconductor zone 5 , The semiconductor body edge 28 However, it can also be inclined from the first semiconductor body main side 3 to the second semiconductor body main side 4 run.

Die erste Halbleiterzone 5 kann in Normalenrichtung N der ersten Außenfläche 10 der ersten Halbleiterzone 5 z.B. eine Dicke von 10µm bis 120µm, insbesondere von 10µm bis 60µm aufweisen. Die dritte Halbleiterzone 7 kann in Normalenrichtung N der ersten Außenfläche 10 der ersten Halbleiterzone 5 z.B. eine Dicke von 10µm bis 120µm, insbesondere von 80µm bis 120µm aufweisen. Die erste und dritte Halbleiterzone 5 und 7 sind im Rahmen der Ausführungsbeispiele p-dotiert, wobei die p-Dotierung z.B. durch Diffusion von Bor, Aluminium und/oder Gallium in das Halbleitermaterial (z.B. Silizium oder Siliziumkarbid) des Halbleiterkörpers 2 entstanden sein. Die erste, dritte und fünfte Halbleiterzonen 5, 7 und 9 (siehe 4) können z.B. jeweilig eine Dotierungskonzentration von 1×1015cm-3 bis 1×1020cm-3 aufweisen, wobei die erste, dritte und fünfte Halbleiterzonen 5, 7 und 9 eine unterschiedliche Dotierungskonzentration aufweisen können. Die zweite Halbleiterzone 6 kann im Innenbereich IB des Halbleiterkörpers 2 in Normalenrichtung N der ersten Außenfläche 10 der ersten Halbleiterzone 5 z.B. eine Dicke von 240µm bis 300µm, insbesondere von 230µm bis 250µm aufweisen. Die zweite Halbleiterzone 6 kann eine Dotierungskonzentration von 1×1013cm-3 bis 1×1014cm-3 aufweisen. Die vierte Halbleiterzone 8 kann in Normalenrichtung N der ersten Außenfläche 10 der ersten Halbleiterzone 5 eine Dicke von 5µm bis 40µm, insbesondere von 10µm bis 20µm aufweisen. Die vierte Halbleiterzone 8 kann z.B. eine Dotierungskonzentration von 1×1019cm-3 bis 1×1021cm-3 aufweisen. Da die Dotierungskonzentrationen der vierten Halbleiterzone 8 vorzugsweise höher ist als die der zweiten Halbleiterzone 6 sind in den Figuren bzw. Ausführungsbeispielen, bei denen die zweite und vierte Halbleiterzone 6 und 8 eine n-Dotierung aufweisen, die Dotierung der vierten Halbleiterzone 8 mit n+ und die Dotierung der zweiten Halbleiterzone 6 mit n-bezeichnet. Die n-dotierten Halbleiterzonen können z.B. durch Diffusion von Phosphor in das Halbleitermaterial (z.B. Silizium oder Siliziumkarbid) des Halbleiterkörpers 2 entstanden sein. Die Tiefe T der Ausnehmung 15, bezüglich der, vorzugsweise planaren, ersten Fläche 16 der zweiten Halbkörperhauptseite 4, ist größer als die Dicke der dritten Halbleiterzone 7 und kann z.B. 121µm bis 150µm, insbesondere z.B. 135µm betragen. Es sei angemerkt, dass es sich bei den oben angegebenen Werten bzw. Wertebereichen um beispielhafte Werte bzw. Wertebereiche handelt, die stark z.B. von der gewünschten Sperrspannung und den gewünschten Eigenschaften des Thyristors 1 abhängen, so dass auch erhebliche Abweichungen von den oben genannten Werten bzw. Wertebereichen möglich sind. Der Thyristor 1 kann z.B. eine Sperrspannung von 1600V aufweisen.The first semiconductor zone 5 may be in the normal direction N of the first outer surface 10 the first semiconductor zone 5 For example, have a thickness of 10 .mu.m to 120 .mu.m, in particular from 10 .mu.m to 60 .mu.m. The third semiconductor zone 7 may be in the normal direction N of the first outer surface 10 the first semiconductor zone 5 For example, have a thickness of 10 .mu.m to 120 .mu.m, in particular from 80 .mu.m to 120 .mu.m. The first and third semiconductor zone 5 and 7 are p-doped in the embodiments, wherein the p-type doping, for example by diffusion of boron, aluminum and / or gallium in the semiconductor material (eg silicon or silicon carbide) of the semiconductor body 2 originated. The first, third and fifth semiconductor zones 5 . 7 and 9 (please refer 4 For example, each may have a doping concentration of 1 × 10 15 cm -3 to 1 × 10 20 cm -3 , with the first, third and fifth semiconductor zones 5 . 7 and 9 may have a different doping concentration. The second semiconductor zone 6 can in the interior of the semiconductor body IB 2 in the normal direction N of the first outer surface 10 the first semiconductor zone 5 For example, have a thickness of 240 .mu.m to 300 .mu.m, in particular from 230 .mu.m to 250 .mu.m. The second semiconductor zone 6 may have a doping concentration of 1 × 10 13 cm -3 to 1 × 10 14 cm -3 . The fourth semiconductor zone 8th may be in the normal direction N of the first outer surface 10 the first semiconductor zone 5 have a thickness of 5 .mu.m to 40 .mu.m, in particular from 10 .mu.m to 20 .mu.m. The fourth semiconductor zone 8th can eg a Have doping concentration of 1 × 10 19 cm -3 to 1 × 10 21 cm -3 . Since the doping concentrations of the fourth semiconductor zone 8th is preferably higher than that of the second semiconductor zone 6 are in the figures or embodiments in which the second and fourth semiconductor zone 6 and 8th have an n-type doping, the doping of the fourth semiconductor zone 8th with n + and the doping of the second semiconductor zone 6 with n-designated. The n-doped semiconductor zones can be formed, for example, by diffusion of phosphorus into the semiconductor material (eg silicon or silicon carbide) of the semiconductor body 2 originated. The depth T of the recess 15 , with respect to the, preferably planar, first surface 16 the second half-body main page 4 , is larger than the thickness of the third semiconductor zone 7 and may for example be 121μm to 150μm, in particular, for example 135μm. It should be noted that the values or value ranges given above are exemplary values or ranges of values, for example, which are strongly dependent on the desired blocking voltage and the desired properties of the thyristor 1 depend so that also significant deviations from the above values or value ranges are possible. The thyristor 1 can eg have a reverse voltage of 1600V.

Im Rahmen des Ausführungsbeispiels gemäß 1 und 2 weist der Halbleiterkörper 2 im Bereich 26 der Ausnehmung 15 eine erste Stufe 20, die eine konkav verlaufende erste Bodenfläche aufweist, und eine zweite Stufe 20' auf, die eine konkav verlaufende zweite Bodenfläche aufweist. Die erste Stufe 20 ist in senkrechter Richtung zur Normalenrichtung N der ersten Außenfläche 10 der ersten Halbleiterzone 5 näher zur Mitte M des Halbleiterkörpers 2 angeordnet ist als wie die zweite Stufe 20', wobei die erste Bodenfläche durch keine Außenfläche der zweiten Halbleiterzone 6 gebildet ist und die zweite Bodenfläche durch eine Außenfläche der ersten, zweiten und dritten Halbleiterzone 5, 6, und 7 gebildet ist. Die zweite Stufe 20' ist vorzugsweise an die erste Stufe 20 angrenzend angeordnet. Die zweite Bodenfläche verläuft vorzugsweise bis zum Halbleiterkörperrand 28 und ein Teil der zweiten Bodenfläche bildet die dritte Außenfläche 40 der ersten Halbleiterzone 5 aus. Die dritte Außenfläche 40 der ersten Halbleiterzone 5 ist vorzugsweise planar ausgebildet.In the context of the embodiment according to 1 and 2 has the semiconductor body 2 in the area 26 the recess 15 a first step 20 having a concave first bottom surface and a second step 20 ', which has a concave second bottom surface. The first stage 20 is in the direction perpendicular to the normal direction N of the first outer surface 10 the first semiconductor zone 5 closer to the center M of the semiconductor body 2 is arranged as like the second stage 20 ', wherein the first bottom surface by no outer surface of the second semiconductor zone 6 is formed and the second bottom surface by an outer surface of the first, second and third semiconductor zone 5 . 6 , and 7 is formed. The second stage 20 'is preferably at the first stage 20 arranged adjacent. The second bottom surface preferably extends to the semiconductor body edge 28 and a part of the second bottom surface forms the third outer surface 40 the first semiconductor zone 5 out. The third outer surface 40 the first semiconductor zone 5 is preferably planar.

In 3 ist eine Schnittansicht einer weiteren Ausbildung eines Thyristors 1 gemäß dem zweiten Aspekt der Erfindung, der einschließlich möglicher vorteilhafter Ausbildungen, Varianten, Bemaßungen und Dotierungskonzentrationen mit der Ausbildung des Thyristors 1 gemäß der 1 und 2 bis auf die nachfolgend beschrieben Unterschiede übereinstimmt. Im Rahmen des Ausführungsbeispiels gemäß 3 weist der Halbleiterkörper 2 im Bereich 26 der Ausnehmung 15, wie beim Ausführungsbeispiel gemäß 1 und 2 eine erste Stufe 20 auf, die eine konkav verlaufende erste Bodenfläche aufweist, die durch keine Außenfläche der zweiten Halbleiterzone 6 gebildet ist, wobei im Unterschied zum Ausführungsbeispiel gemäß 1 und 2 der Halbleiterkörper 2 im Bereich 26 der Ausnehmung 15 einen bis in die zweite Halbleiterzone 6 hineinreichenden, vorzugsweise u-förmigen, Graben 41 aufweist. Eine erste Teilfläche 40' der dritten Außenfläche 40 der ersten Halbleiterzone 5 bildet dabei vorzugsweise einen Teil einer Grabenbodenfläche des Grabens 41 aus. Eine, sich bis zum Halbleiterkörperrand 28 erstreckende, zweite Teilfläche 40" der dritten Außenfläche 40 der ersten Halbleiterzone 5 ist vorzugsweise planar ausgebildet.In 3 is a sectional view of another embodiment of a thyristor 1 according to the second aspect of the invention, including possible advantageous embodiments, variants, dimensions and doping concentrations with the formation of the thyristor 1 according to the 1 and 2 except for the differences described below. In the context of the embodiment according to 3 has the semiconductor body 2 in the area 26 the recess 15 as in the embodiment according to 1 and 2 a first step 20 which has a concave first bottom surface which does not penetrate any outer surface of the second semiconductor region 6 is formed, in contrast to the embodiment according to 1 and 2 the semiconductor body 2 in the area 26 the recess 15 one into the second semiconductor zone 6 reaching in, preferably U-shaped, trench 41 having. A first partial area 40 'the third outer surface 40 the first semiconductor zone 5 preferably forms part of a trench bottom surface of the trench 41 out. One, down to the semiconductor body edge 28 extending, second partial surface 40 "the third outer surface 40 the first semiconductor zone 5 is preferably planar.

In 4 ist eine Schnittansicht einer weiteren Ausbildung eines erfindungsgemäßen Thyristors 1, der einschließlich möglicher vorteilhafter Ausbildungen, Varianten, Bemaßungen und Dotierungskonzentrationen mit der Ausbildung des Thyristors 1 gemäß der 1 und 2 bis auf die nachfolgend beschrieben Unterschiede übereinstimmt. Im Rahmen des Ausführungsbeispiels gemäß 4 weist die dritte Außenfläche 4 der ersten Halbleiterzone 5 einen konkaven Verlauf auf, wobei der Halbleiterkörper 2 im Unterschied zum Ausführungsbeispiel gemäß 1 und 2 im Halbleiterkörperrandbereich 25 eine auf der zweiten Halbleiterzone 6 angeordnete fünfte Halbleiterzone 9 des ersten Leitungstyps aufweist, wobei die geometrische Form der Ausnehmung derart ausgebildet ist, dass die fünfte Halbleiterzone 9 von der ersten und dritten Halbleiterzone 5 und 7 räumlich getrennt angeordnet ist.In 4 is a sectional view of another embodiment of a thyristor according to the invention 1 including possible advantageous embodiments, variants, dimensions and doping concentrations with the formation of the thyristor 1 according to the 1 and 2 except for the differences described below. In the context of the embodiment according to 4 has the third outer surface 4 the first semiconductor zone 5 a concave profile, wherein the semiconductor body 2 in contrast to the embodiment according to 1 and 2 in the semiconductor body edge area 25 one on the second semiconductor zone 6 arranged fifth semiconductor zone 9 of the first conductivity type, wherein the geometric shape of the recess is formed such that the fifth semiconductor zone 9 from the first and third semiconductor zones 5 and 7 is arranged spatially separated.

Das Halbleitermaterial des Halbleiterkörpers 2 besteht bei allen Ausführungsbeispielen vorzugsweise aus Silizium oder Siliziumkarbid, wobei zumindest ein Teil der die Ausnehmung 15 begrenzenden Außenflächen 33, 34, 35 und 40 des Halbleiterkörpers 2 jeweilig als Außenfläche einer Siliziumoxidschicht 22 der jeweiligen Halbleiterzone 5, 6, 7 und 9 ausgebildet sein kann. Die kompletten Flächen der die Ausnehmung 15 begrenzenden Außenflächen 33, 34, 35 und 40 des Halbleiterkörpers 2 können jeweilig als Außenfläche einer Siliziumoxidschicht 22 der jeweiligen Halbleiterzone 5, 6, 7 und 9 ausgebildet sein.The semiconductor material of the semiconductor body 2 In all embodiments, preferably consists of silicon or silicon carbide, wherein at least a portion of the recess 15 limiting external surfaces 33 . 34 . 35 and 40 of the semiconductor body 2 respectively as the outer surface of a silicon oxide layer 22 the respective semiconductor zone 5 . 6 . 7 and 9 can be trained. The complete surfaces of the recess 15 limiting external surfaces 33 . 34 . 35 and 40 of the semiconductor body 2 may respectively as the outer surface of a silicon oxide layer 22 the respective semiconductor zone 5 . 6 . 7 and 9 be educated.

Die jeweilige Siliziumoxidschicht 22 wird, falls das Halbleitermaterial des Halbleiterkörpers 2 aus Silizium oder Siliziumkarbid besteht, bei den Ausführungsbeispielen durch Oxidation des entsprechenden Außenflächenbereichs des Halbleiterkörpers 2 erzeugt, so dass bei den Ausführungsbeispielen die jeweilige Siliziumoxidschicht 22 Bestandteil des Halbleiterkörpers 2 bzw. der jeweiligen Halbleiterzone ist, deren Außenfläche zur Erzeugung der Siliziumoxidschicht oxidiert wurde. Es sei weiterhin angemerkt, dass im Sinne der Erfindung eine in einen Oberflächenbereich einer Halbleiterzone des Halbleiterkörpers 2 durch chemische Reaktion (z.B. Oxidation) erzeugte Schicht, insbesondere elektrisch nicht leitende Schicht, Bestandteil der betreffenden Halbleiterzone ist. Das Siliziumoxid der jeweiligen Siliziumoxidschicht kann z.B. in Form von Siliziummonoxid oder Siliziumdioxid oder in Form einer Mischung von Siliziummonoxid und Siliziumdioxid vorliegen. Falls das Halbleitermaterial des Halbleiterkörpers 2 aus Siliziumkarbid besteht, kann die jeweilige Siliziumoxidschicht auch Kohlenstoff aufweisen.The respective silicon oxide layer 22 is, if the semiconductor material of the semiconductor body 2 is made of silicon or silicon carbide, in the embodiments by oxidation of the corresponding outer surface region of the semiconductor body 2 generated, so that in the embodiments, the respective silicon oxide layer 22 Component of the semiconductor body 2 or the respective semiconductor zone whose outer surface has been oxidized to produce the silicon oxide layer. It should also be noted that in the sense of the invention, a into a surface region of a semiconductor region of the semiconductor body 2 by chemical reaction (eg oxidation) generated layer, in particular electrically non-conductive layer, is part of the respective semiconductor zone. The silicon oxide of the respective silicon oxide layer can be present, for example, in the form of silicon monoxide or silicon dioxide or in the form of a mixture of silicon monoxide and silicon dioxide. If the semiconductor material of the semiconductor body 2 is made of silicon carbide, the respective silicon oxide layer may also have carbon.

Die jeweilige Siliziumoxidschicht kann auch durch ein Beschichtungsverfahren (z.B. Plasmabeschichtung) erzeugt werden, indem die jeweilige Halbleiterzone mit einer entsprechenden Siliziumoxidschicht beschichtet wird. In diesem Fall ist auf zumindest ein Teil der die Ausnehmung 15 begrenzenden Außenflächen 33,34,35,40 des Halbleiterkörpers 2 eine Siliziumoxidschicht angeordnet. Auf der Siliziumoxidschicht kann eine Polyimidschicht angeordnet sein.The respective silicon oxide layer can also be produced by a coating method (eg plasma coating) by coating the respective semiconductor zone with a corresponding silicon oxide layer. In this case, at least a part of the recess 15 delimiting outer surfaces 33,34,35,40 of the semiconductor body 2 arranged a silicon oxide layer. On the silicon oxide layer, a polyimide layer may be arranged.

Optional ist zumindest auf einem Teil der die erste Ausnehmung 15 begrenzenden Außenflächen 33,34, 35 und 40 des Halbleiterkörpers 2 eine Polyimidschicht 23 angeordnet. Optional ist auf den kompletten Flächen der die Ausnehmung 15 begrenzenden Außenflächen 33, 34, 35 und 40 des Halbleiterkörpers 2 eine Polyimidschicht 23 angeordnet. Bei allen Ausführungsbeispielen können die die Ausnehmung 15 begrenzenden Außenflächen 33, 34, 35 und 40 des Halbleiterkörpers 2 auch nicht als Außenfläche einer Siliziumoxidschicht 22 der jeweiligen Halbleiterzone 5, 6, 7 oder 9 ausgebildet sein (in den Figuren nicht dargestellt). Bei allen Ausführungsbeispielen kann im Bereich 26 der Ausnehmung 15 die Polyimidschicht 23 auch auf keiner elektrisch nicht leitenden Schicht, insbesondere auf keiner Siliziumoxidschicht, angeordnet sein.Optionally, at least on a part of the first recess 15 delimiting outer surfaces 33, 34, 35 and 40 of the semiconductor body 2 a polyimide layer 23 arranged. Optionally on the complete surfaces of the recess 15 limiting external surfaces 33 . 34 . 35 and 40 of the semiconductor body 2 a polyimide layer 23 arranged. In all embodiments, the recess 15 limiting external surfaces 33 . 34 . 35 and 40 of the semiconductor body 2 not even as the outer surface of a silicon oxide layer 22 the respective semiconductor zone 5 . 6 . 7 or 9 be formed (not shown in the figures). In all embodiments, in the field 26 the recess 15 the polyimide layer 23 also be arranged on any electrically non-conductive layer, in particular on any silicon oxide layer.

Die die Ausnehmung 15 begrenzenden Außenflächen 33, 34, 35 und 40 bilden jeweilig eine Außenfläche einer jeweiligen Halbleiterzone aus.The the recess 15 limiting external surfaces 33 . 34 . 35 and 40 respectively form an outer surface of a respective semiconductor zone.

Falls auf der Siliziumoxidschicht eine Polyimidschicht angeordnet ist, dann weist die Polyimidschicht einen mechanischen Kontakt mit der Siliziumoxidschicht auf.If a polyimide layer is arranged on the silicon oxide layer, then the polyimide layer has a mechanical contact with the silicon oxide layer.

Die Polyimidschicht und die eventuell vorhandene Siliziumoxidschicht dienen als Passivierungsschichten. Aufgrund des Vorhandenseins von elektrischen Ladungen kann sich ein entlang des Halbleiterkörperrands 28 verlaufender elektrisch leitender sogenannter Inversionskanal ausbilden, der zu einer elektrisch leitenden Verbindung zwischen der ersten und dritten Halbleiterzone 1 und 3 des Halbleiterkörpers 2 führt. Durch das oben beschriebene Verwenden einer Polyimidschicht gegebenfalls in Zusammenwirken mit einer Siliziumoxidschicht anstatt der bei Thyristoren techniküblichen Glaspassivierung kann das Ausbilden eines von der ersten Halbleiterzone 1 entlang dem Halbleiterkörperrand 28 zur dritten Halbleiterzone 7 verlaufenden elektrisch leitenden Inversionskanals verhindert oder zumindest zeitlich stark verzögert werden und damit die Lebensdauer des Thyristors erhöht werden.The polyimide layer and the possibly present silicon oxide layer serve as passivation layers. Due to the presence of electrical charges, one may be along the semiconductor body rim 28 form extending electrically conductive so-called inversion channel, which leads to an electrically conductive connection between the first and third semiconductor zone 1 and 3 of the semiconductor body 2 leads. The above-described use of a polyimide layer, if appropriate in cooperation with a silicon oxide layer instead of the glass passivation customary for thyristors in the art, makes it possible to form one of the first semiconductor zone 1 along the semiconductor body edge 28 to the third semiconductor zone 7 extending electrically conductive inversion channel prevents or at least greatly delayed in time and thus the life of the thyristor can be increased.

Claims (15)

Thyristor mit einem Halbleiterkörper (2), der eine erste Halbleiterkörperhauptseite (3), eine der ersten Halbleiterkörperhauptseite (3) gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite (4) und einen um den Halbleiterkörper (2) umlaufenden, die erste und zweite Halbleiterkörperhauptseite (3,4) verbindenden Halbleiterkörperrand (28) aufweist, wobei der Halbleiterkörper (2) eine erste Halbleiterzone (5) eines ersten Leitungstyps aufweist, wobei eine erste Außenfläche (10) der ersten Halbleiterzone (5) die erste Halbleiterkörperhauptseite (3) ausbildet, wobei sich die erste Halbleiterzone (5) in einem Halbleiterkörperrandbereich (25) bis zur zweiten Halbleiterkörperhauptseite (4) erstreckt und eine zweite Außenfläche der ersten Halbleiterzone (5) den Halbleiterkörperrand (28) ausbildet und eine an den Halbleiterkörperrand (28) angrenzende dritte Außenfläche (40) der ersten Halbleiterzone (5) einen ersten Flächenbereich der zweiten Halbleiterkörperhauptseite (4) ausbildet, wobei der Halbleiterkörper (2) eine, in einem Innenbereich (IB) des Halbleiterkörpers (2), auf der ersten Halbleiterzone (5) angeordnete und sich nicht bis zum Halbleiterkörperrand (28) erstreckende, zweite Halbleiterzone (6) eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper (2) eine auf der zweiten Halbleiterzone (6) angeordnete dritte Halbleiterzone (7) des ersten Leitungstyps und eine in der dritten Halbleiterzone (7) angeordnete vierte Halbleiterzone (8) des zweiten Leitungstyps aufweist, wobei der Halbleiterkörper (2) eine, von einer ersten Fläche (16) der zweiten Halbleiterkörperhauptseite (4) ausgehende, parallel zum Halbleiterkörperrand (28) verlaufende und bis in die zweite Halbleiterzone (6) hineinreichende Ausnehmung (15) aufweist, wobei der Halbleiterkörper (2) im Bereich (26) der Ausnehmung (15) eine erste Stufe (20), die eine konkav verlaufende erste Bodenfläche aufweist, und eine zweite Stufe (20'), die eine konkav verlaufende zweite Bodenfläche aufweist, aufweist, wobei die erste Stufe (20) in senkrechter Richtung zur Normalenrichtung (N) der ersten Außenfläche (10) der ersten Halbleiterzone (5) näher zur Mitte (M) des Halbleiterkörpers (2) angeordnet ist als wie die zweite Stufe (20'), wobei die erste Bodenfläche durch keine Außenfläche der zweiten Halbleiterzone (6) gebildet ist und die zweite Bodenfläche durch eine Außenfläche der ersten, zweiten und dritten Halbleiterzone (5,6,7) gebildet ist.A thyristor comprising a semiconductor body (2) having a first semiconductor body main face (3), a second semiconductor body main face (4) disposed opposite to the first semiconductor body main face (3) and a first and second semiconductor body main face (3, 4) surrounding the semiconductor body (2) wherein the semiconductor body (2) comprises a first semiconductor region (5) of a first conductivity type, wherein a first outer surface (10) of the first semiconductor region (5) forms the first semiconductor body main side (3), the first semiconductor region (5) extends in a semiconductor body edge region (25) to the second semiconductor body main side (4) and a second outer surface of the first semiconductor zone (5) forms the semiconductor body edge (28) and a third outer surface (40) of the first semiconductor region adjoining the semiconductor body edge (28) (5) a first area of the second semiconductor body 4), the semiconductor body (2) having a second semiconductor zone (6) arranged in an inner region (IB) of the semiconductor body (2) on the first semiconductor zone (5) and not extending to the semiconductor body edge (28). a second conductivity type, the semiconductor body (2) having a third semiconductor region (7) of the first conductivity type arranged on the second semiconductor region (6) and a fourth semiconductor region (8) of the second conductivity type arranged in the third semiconductor region (7) Semiconductor body (2), one, from a first surface (16) of the second semiconductor body main side (4) extending parallel to the semiconductor body edge (28) extending and extending into the second semiconductor zone (6) reaching into recess (15), wherein the semiconductor body (2) in the region (26) of the recess (15) has a first stage (20) having a concave first bottom surface, and a second stage (20 ') having a concave z the first stage (20) is arranged in the direction perpendicular to the normal direction (N) of the first outer surface (10) of the first semiconductor zone (5) closer to the center (M) of the semiconductor body (2) as the second Step (20 '), wherein the first bottom surface is not formed by any outer surface of the second semiconductor region (6) and the second bottom surface is formed by an outer surface of the first, second and third semiconductor regions (5, 6, 7). Thyristor nach Anspruch 1, dadurch gekennzeichnet, dass die gesamte erste Halbleiterkörperhauptseite (3) planar ausgebildet ist.Thyristor after Claim 1 , characterized in that the entire first semiconductor body main side (3) is planar. Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmung (15) bis zum Halbleiterkörperrand (28) verläuft. Thyristor according to one of the preceding claims, characterized in that the recess (15) extends to the semiconductor body edge (28). Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Bodenfläche bis zum Halbleiterkörperrand (28) verläuft und ein Teil der zweiten Bodenfläche die dritte Außenfläche (40) der ersten Halbleiterzone (5) ausbildet.Thyristor according to one of the preceding claims, characterized in that the second bottom surface extends to the semiconductor body edge (28) and a part of the second bottom surface forms the third outer surface (40) of the first semiconductor zone (5). Thyristor nach Anspruch 4, dadurch gekennzeichnet, dass die dritte Außenfläche (40) der ersten Halbleiterzone (5) planar ausgebildet ist.Thyristor after Claim 4 , characterized in that the third outer surface (40) of the first semiconductor zone (5) is planar. Thyristor mit einem Halbleiterkörper (2), der eine erste Halbleiterkörperhauptseite (3), eine der ersten Halbleiterkörperhauptseite (3) gegenüberliegend angeordnete zweite Halbleiterkörperhauptseite (4) und einen um den Halbleiterkörper (2) umlaufenden, die erste und zweite Halbleiterkörperhauptseite (3,4) verbindenden Halbleiterkörperrand (28) aufweist, wobei der Halbleiterkörper (2) eine erste Halbleiterzone (5) eines ersten Leitungstyps aufweist, wobei eine erste Außenfläche (10) der ersten Halbleiterzone (5) die erste Halbleiterkörperhauptseite (3) ausbildet, wobei sich die erste Halbleiterzone (5) in einem Halbleiterkörperrandbereich (25) bis zur zweiten Halbleiterkörperhauptseite (4) erstreckt und eine zweite Außenfläche der ersten Halbleiterzone (5) den Halbleiterkörperrand (28) ausbildet und eine an den Halbleiterkörperrand (28) angrenzende dritte Außenfläche (40) der ersten Halbleiterzone (5) einen ersten Flächenbereich der zweiten Halbleiterkörperhauptseite (4) ausbildet, wobei der Halbleiterkörper (2) eine, in einem Innenbereich (IB) des Halbleiterkörpers (2), auf der ersten Halbleiterzone (5) angeordnete und sich nicht bis zum Halbleiterkörperrand (28) erstreckende, zweite Halbleiterzone (6) eines zweiten Leitungstyps aufweist, wobei der Halbleiterkörper (2) eine auf der zweiten Halbleiterzone (6) angeordnete dritte Halbleiterzone (7) des ersten Leitungstyps und eine in der dritten Halbleiterzone (7) angeordnete vierte Halbleiterzone (8) des zweiten Leitungstyps aufweist, wobei der Halbleiterkörper (2) eine, von einer ersten Fläche (16) der zweiten Halbleiterkörperhauptseite (4) ausgehende, parallel zum Halbleiterkörperrand (28) verlaufende und bis in die zweite Halbleiterzone (6) hineinreichende Ausnehmung (15) aufweist, wobei der Halbleiterkörper (2) im Bereich (26) der Ausnehmung (15) eine erste Stufe (20), die eine konkav verlaufende erste Bodenfläche, die durch keine Außenfläche der zweiten Halbleiterzone (6) gebildet ist, und einen bis in die zweite Halbleiterzone (6) hineinreichenden Graben (41) aufweist.A thyristor comprising a semiconductor body (2) having a first semiconductor body main face (3), a second semiconductor body main face (4) disposed opposite to the first semiconductor body main face (3) and a first and second semiconductor body main face (3, 4) surrounding the semiconductor body (2) wherein the semiconductor body (2) comprises a first semiconductor region (5) of a first conductivity type, wherein a first outer surface (10) of the first semiconductor region (5) forms the first semiconductor body main side (3), the first semiconductor region (5) extends in a semiconductor body edge region (25) to the second semiconductor body main side (4) and a second outer surface of the first semiconductor zone (5) forms the semiconductor body edge (28) and a third outer surface (40) of the first semiconductor region adjoining the semiconductor body edge (28) (5) a first area of the second semiconductor body 4), the semiconductor body (2) having a second semiconductor zone (6) arranged in an inner region (IB) of the semiconductor body (2) on the first semiconductor zone (5) and not extending to the semiconductor body edge (28). a second conductivity type, the semiconductor body (2) having a third semiconductor region (7) of the first conductivity type arranged on the second semiconductor region (6) and a fourth semiconductor region (8) of the second conductivity type arranged in the third semiconductor region (7) Semiconductor body (2) has a, from a first surface (16) of the second semiconductor body main side (4) extending parallel to the semiconductor body edge (28) extending and reaching into the second semiconductor zone (6) reaching into recess (15), wherein the semiconductor body (2) in the region (26) of the recess (15) has a first step (20), which forms a concave first bottom surface which is not formed by any outer surface of the second semiconductor zone (6) et, and has a trench (41) reaching into the second semiconductor zone (6). Thyristor nach Anspruch 6, dadurch gekennzeichnet, dass die gesamte erste Halbleiterkörperhauptseite (3) planar ausgebildet ist.Thyristor after Claim 6 , characterized in that the entire first semiconductor body main side (3) is planar. Thyristor nach Anspruch 6 oder 7, dadurch gekennzeichnet, dass die Ausnehmung (15) bis zum Halbleiterkörperrand (28) verläuft.Thyristor after Claim 6 or 7 , characterized in that the recess (15) extends to the semiconductor body edge (28). Thyristor nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass eine erste Teilfläche (40') der dritten Außenfläche (40) der ersten Halbleiterzone (5) einen Teil einer Grabenbodenfläche des Grabens (41) ausbildet.Thyristor after one of the Claims 6 to 8th characterized in that a first partial surface (40 ') of the third outer surface (40) of the first semiconductor zone (5) forms part of a trench bottom surface of the trench (41). Thyristor nach Anspruch 9, dadurch gekennzeichnet, dass eine, sich bis zum Halbleiterkörperrand (28) erstreckende, zweite Teilfläche (40") der dritten Außenfläche (40) der ersten Halbleiterzone (5) planar ausgebildet ist.Thyristor after Claim 9 , characterized in that a, up to the semiconductor body edge (28) extending, second partial surface (40 ") of the third outer surface (40) of the first semiconductor zone (5) is planar. Thyristor nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die dritte Außenfläche (40) der ersten Halbleiterzone (5) einen konkaven Verlauf aufweist, wobei der Halbleiterkörper (2) im Halbleiterkörperrandbereich (25) eine auf der zweiten Halbleiterzone (6) angeordnete fünfte Halbleiterzone (9) des ersten Leitungstyps aufweist, wobei die geometrische Form der Ausnehmung derart ausgebildet ist, dass die fünfte Halbleiterzone (9) von der ersten und dritten Halbleiterzone (5,7) räumlich getrennt angeordnet ist.Thyristor after one of the Claims 6 to 8th , characterized in that the third outer surface (40) of the first semiconductor zone (5) has a concave profile, wherein the semiconductor body (2) in the semiconductor body edge region (25) on the second semiconductor zone (6) arranged fifth semiconductor zone (9) of the first conductivity type wherein the geometric shape of the recess is formed such that the fifth semiconductor zone (9) of the first and third semiconductor zone (5,7) is arranged spatially separated. Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausnehmung (15) von einer Außenfläche (31,32) der dritten oder vierten Halbleiterzone (7,8) ausgeht.Thyristor according to one of the preceding claims, characterized in that the recess (15) starts from an outer surface (31, 32) of the third or fourth semiconductor zone (7, 8). Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Grenze (G1) von der zweiten zur dritten Halbleiterzone (6,7) bis an die Ausnehmung (15) reicht.Thyristor according to one of the preceding claims, characterized in that a boundary (G1) extends from the second to the third semiconductor zone (6, 7) as far as the recess (15). Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Grenze (G2) von der ersten zur zweiten Halbleiterzone (5,6) bis an die Ausnehmung (15) reicht.Thyristor according to one of the preceding claims, characterized in that a boundary (G2) extends from the first to the second semiconductor zone (5, 6) as far as the recess (15). Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterkörperrand (28) von der ersten zur zweiten Halbleiterkörperhauptseite (3,4) parallel zur Normalenrichtung (N) der ersten Außenfläche (10) der ersten Halbleiterzone (5) verläuft.Thyristor according to one of the preceding claims, characterized in that the semiconductor body edge (28) from the first to the second semiconductor body main side (3,4) parallel to the normal direction (N) of the first outer surface (10) of the first semiconductor zone (5).
DE102016124669.7A 2016-12-16 2016-12-16 Thyristors with a respective semiconductor body Active DE102016124669B3 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016124669.7A DE102016124669B3 (en) 2016-12-16 2016-12-16 Thyristors with a respective semiconductor body
CN201711351368.2A CN108206207B (en) 2016-12-16 2017-12-15 Thyristor with semiconductor body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016124669.7A DE102016124669B3 (en) 2016-12-16 2016-12-16 Thyristors with a respective semiconductor body

Publications (1)

Publication Number Publication Date
DE102016124669B3 true DE102016124669B3 (en) 2018-05-17

Family

ID=62026429

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016124669.7A Active DE102016124669B3 (en) 2016-12-16 2016-12-16 Thyristors with a respective semiconductor body

Country Status (2)

Country Link
CN (1) CN108206207B (en)
DE (1) DE102016124669B3 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019105727A1 (en) * 2019-03-07 2020-09-10 Semikron Elektronik Gmbh & Co. Kg Thyristor or diode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1110993A (en) 1967-01-09 1968-04-24 Standard Telephones Cables Ltd Semiconductors
US3628106A (en) 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US3644801A (en) 1971-01-21 1972-02-22 Gary S Sheldon Semiconductor passivating process and product
US3961354A (en) 1972-11-17 1976-06-01 Matsushita Electronics Corporation Mesa type thyristor and its making method
US4298881A (en) 1979-04-06 1981-11-03 Hitachi, Ltd. Semiconductor device with double moat and double channel stoppers
DE2610828C2 (en) 1975-03-26 1982-06-03 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Thyristor with passivated surface
DE3832709A1 (en) 1988-09-27 1990-03-29 Asea Brown Boveri THYRISTOR

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047196A (en) * 1976-08-24 1977-09-06 Rca Corporation High voltage semiconductor device having a novel edge contour
CN104934464B (en) * 2014-09-03 2018-07-17 安徽省祁门县黄山电器有限责任公司 A kind of junction termination structures of thyristor chip

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1110993A (en) 1967-01-09 1968-04-24 Standard Telephones Cables Ltd Semiconductors
US3628106A (en) 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
US3644801A (en) 1971-01-21 1972-02-22 Gary S Sheldon Semiconductor passivating process and product
US3961354A (en) 1972-11-17 1976-06-01 Matsushita Electronics Corporation Mesa type thyristor and its making method
DE2610828C2 (en) 1975-03-26 1982-06-03 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Thyristor with passivated surface
US4298881A (en) 1979-04-06 1981-11-03 Hitachi, Ltd. Semiconductor device with double moat and double channel stoppers
DE3832709A1 (en) 1988-09-27 1990-03-29 Asea Brown Boveri THYRISTOR

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019105727A1 (en) * 2019-03-07 2020-09-10 Semikron Elektronik Gmbh & Co. Kg Thyristor or diode
DE102019105727B4 (en) * 2019-03-07 2020-10-15 Semikron Elektronik Gmbh & Co. Kg Thyristor or diode

Also Published As

Publication number Publication date
CN108206207A (en) 2018-06-26
CN108206207B (en) 2022-04-08

Similar Documents

Publication Publication Date Title
DE112016003510B4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102008032711B4 (en) Semiconductor device
DE102012219645B4 (en) Semiconductor devices and methods for their manufacture
DE112012005591B4 (en) Semiconductor device
DE112013006308B4 (en) SILICON CARBIDE - SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE102019202117B4 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102005024684B4 (en) Semiconductor device
DE102014113467B4 (en) Metallization of a field effect power transistor
DE112016000210T5 (en) Semiconductor device and method for manufacturing the semiconductor device
DE102017203982B4 (en) semiconductor device
DE102018203693A1 (en) Semiconductor device
DE112011105785B4 (en) Semiconductor device
DE112012002823T5 (en) Bipolar transistor with insulated gate
DE102014209935A1 (en) Semiconductor device and method for manufacturing a semiconductor device
DE112012001565T5 (en) Semiconductor device and method of making the same
DE102021114181A1 (en) SEMICONDUCTOR DEVICE
DE102019005973A1 (en) TRENCH MOSFET CONTACTS
DE102013216011B4 (en) semiconductor devices
DE112015006098T5 (en) Power semiconductor element and power semiconductor module using this
DE102016124670B4 (en) Thyristor with a semiconductor body
DE112018001627B4 (en) semiconductor device
DE2500775C3 (en) High-voltage-resistant planar semiconductor component
DE102013224856B4 (en) Schottky junction diode and method of making same
DE112018007354T5 (en) SILICON CARBIDE SEMICONDUCTOR UNIT AND MANUFACTURING METHOD FOR THE SAME
DE102018118875A1 (en) Semiconductor device and method for its production

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final