Nothing Special   »   [go: up one dir, main page]

DE102008049732B4 - Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE102008049732B4
DE102008049732B4 DE102008049732A DE102008049732A DE102008049732B4 DE 102008049732 B4 DE102008049732 B4 DE 102008049732B4 DE 102008049732 A DE102008049732 A DE 102008049732A DE 102008049732 A DE102008049732 A DE 102008049732A DE 102008049732 B4 DE102008049732 B4 DE 102008049732B4
Authority
DE
Germany
Prior art keywords
semiconductor
transistor
semiconductor device
region
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008049732A
Other languages
English (en)
Other versions
DE102008049732A1 (de
Inventor
Andreas Kurz
Roman Boschke
James Austin Buller
Andy Wei
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries US Inc
Original Assignee
AMD Fab 36 LLC and Co KG
GlobalFoundries Inc
AMD Fab 36 LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, GlobalFoundries Inc, AMD Fab 36 LLC filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102008049732A priority Critical patent/DE102008049732B4/de
Priority to US12/553,475 priority patent/US8962420B2/en
Publication of DE102008049732A1 publication Critical patent/DE102008049732A1/de
Application granted granted Critical
Publication of DE102008049732B4 publication Critical patent/DE102008049732B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleiterbauelement (100) mit:
einem Transistorelement (150), das teilweise in einem kristallinen Halbleitergebiet gebildet ist, das in einer Halbleiterschicht (103), die über einem Substrat (101) angeordnet ist, erzeugt ist; und
einem Widerstand (160), der in einem polykristallinem Halbleitergebiet ausgebildet ist, das in der Halbleiterschicht (103) gebildet ist; und wobei
der Widerstand (160) eine Halbleiterlegierung (112) umfasst und das Transistorelement (150) die Halbleiterlegierung (112) in einem verformungsinduzierenden Zustand in der Halbleiterschicht (103) umfasst, so dass sie eine Verformung in dem Kanalgebiet des Transistorelements (150) hervorruft.

Description

  • Gebiet der vorliegenden Offenbarung
  • Die vorliegende Offenbarung betrifft im Allgemeinen das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere Widerstände, die in der Halbleiterschicht in komplexen integrierten Schaltungen vorgesehen sind.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen wird eine sehr große Zahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS-, NMOS-, PMOS-Elementen, Widerständen, Kondensatoren und dergleichen auf einer einzelnen Chipfläche hergestellt. Typischerweise werden die Strukturgrößen dieser Schaltungselemente ständig bei der Einführung jeder neuen Schaltungsgeneration verringert, um damit aktuell verfügbare integrierte Schaltungen mit einem verbesserten Maß an Leistungsverhalten im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme bereitzustellen. Eine Verringerung der Größe der Transistoren ist ein wichtiger Aspekt für die weitergehende Verbesserung des Bauteilleistungsverhaltens in komplexen integrierten Schaltungen, etwa in CPU's. Die Verringerung der Größe geht typischerweise mit einer Erhöhung der Schaltgeschwindigkeit einher, wodurch das Signalverarbeitungsverhalten verbessert wird.
  • Zusätzlich zu der großen Anzahl an Transistorelementen sind auch eine Vielzahl passiver Schaltungselemente, etwa Kondensatoren und Widerstände, typischerweise in einer integrierten Schaltung vorzusehen, wie dies durch den grundlegenden Schaltungsaufbau vorgegeben ist. Auf Grund der geringeren Abmessungen der Schaltungselemente wird nicht nur das Leistungsverhalten der einzelnen Transistorelemente verbessert, sondern es erhöht sich auch ihre Packungsdichte, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in eine gegebene Chipfläche einzubauen. Aus diesem Grunde wurden sehr komplexe Schaltungen entwickelt, die unterschiedliche Arten an Schaltungen aufweisen können, etwa Analogschaltungen, Digitalschaltungen und dergleichen, wodurch vollständige Systeme auf einem einzelnen Chip (SoC) bereitgestellt werden.
  • Obwohl Transistorelemente die wesentlichen Schaltungselemente in sehr komplexen integrierten Schaltungen sind, die damit im Wesentlichen das gesamte Leistungsverhalten dieser Bauelemente bestimmen, sind auch andere Komponenten, etwa Kondensatoren und Widerstände erforderlich, wobei die Große dieser passiven Schaltungselemente im Hinblick auf die Skalierung der Transistorelemente anzupassen ist, um nicht in unerwünschter Weise wertvolle Chipfläche zu verbrauchen. Die passiven Schaltungselemente, etwa die Widerstände, müssen mit einem hohen Maß an Genauigkeit vorgesehen werden, um damit die eingesetzten Grenzen im Hinblick auf den grundlegenden Schaltungsaufbau einzuhalten. Beispielsweise müssen selbst in im Wesentlichen digitalen Schaltungsanordnungen entsprechende Widerstandswerte innerhalb sehr eng gesetzter Toleranzbereiche vorgesehen werden, um nicht übermäßig zu Betriebsinstabilitäten und/oder einer größeren Signalausbreitungsverzögerung beizutragen. Beispielsweise werden in anspruchsvollen Anwendungen Widerstände häufig in Form „integrierter Polysilizium”-Widerstände eingesetzt, die über der Halbleiterschicht und/oder entsprechenden Isolationsstrukturen geschaffen werden, um damit den gewünschten Widerstandswert zu erhalten, ohne dass nennenswert zur parasitären Kapazität beigetragen wird, wie dies in „vergrabenen” Widerstandsstrukturen der Fall ist, die innerhalb der aktiven Halbleiterschicht hergestellt werden. Ein typischer Polysiliziumwiderstand erfordert daher das Abscheiden des grundlegenden Polysiliziummaterials, das häufig mit dem Abscheiden eines Polysilizium-Gate-Elektrodenmaterials für die Transistorelemente kombiniert wird. Während der Strukturierung der Gateelektrodenstrukturen werden auch die Widerstände gebildet, deren Größe wesentlich von dem zu Grunde liegenden spezifischen Widerstandswert des Polysiliziummaterials und den nachfolgenden Art an Dotierstoffmaterial und Konzentration abhängt, die in die Widerstände eingebaut werden, um damit die Widerstandswerte einzustellen.
  • Während der zunehmenden Verringerung der kritischen Abmessungen von Transistoren werden aufwendige Materialien der entsprechenden Gateelektrodenstrukturen verwendet, etwa dielektrische Materialien mit großem ε für die Gateisolationsschichten in Verbindung mit nicht-Polysiliziummaterialien, etwa metallenthaltende Materialien, wodurch typischerweise anspruchsvolle Fertigungsabläufe erforderlich sind. Beispielsweise ist das Abscheiden eines Polysiliziummaterials nicht mehr erforderlich, um aufwendige Gateelektrodenstrukturen herzustellen, so dass die Herstellung entsprechender Polysiliziumwiderstände über dem grundlegenden Halbleitermaterial mit zusätzlichen Abscheideprozessen verknüpft ist, die wiederum nicht mit den aufwendigen Fertigungsstrategien zur Herstellung von Metall-Gate-Elektrodenstrukturen mit großem ε verträglich sind oder die zumindest zu einer deutlich weitergehenden Komplexität oder zumindest zu einer geringeren Flexibilität des gesamten Fertigungsablaufs beitragen.
  • Andererseits besitzen vergrabene Widerstände, die typischerweise unter den jeweiligen aktiven Gebieten von Transistorelementen und dergleichen ausgebildet sind oder die in dem Halbleiterbasismaterial in speziellen Widerstandsgebieten hergestellt werden, eine erhöhte parasitäre Kapazität auf Grund der benachbarten Halbleitermaterialien oder aktive Gebiete, wodurch zu einer höheren Signalausbreitungsverzögerung beigetragen wird, die häufig nicht mit den Bauteilerfordernissen aufwendiger Halbleiterbauelemente verträglich ist, in denen Metall-Gate-Elektrodenstrukturen mit großem ε eingerichtet sind, um damit das gesamte Bauteilleistungsverhalten zu verbessern. D. h., das Kombinieren von konventioneller vergrabener Widerstandsstrukturen, die typischerweise mit einer hohen parasitären Kapazität verknüpft sind, mit aufwendigen Transistorelementen auf der Grundlage von Gateelektrodenmaterialien ohne Polysilizium sind wenig wünschenswert im Hinblick auf das gesamte Bauteilleistungsverhalten.
  • Die DE 689 29 504 T2 , die US 6 501 153 B2 und die US 4 418 469 A beschreiben Verfahren zur Herstellung eines Transistors und eines Widerstandsgebiets in einer Halbleiterschicht. Gemäß der Lehre der US 6 501 153 B2 findet hierbei Siliziumgermanium Verwendung. In der US 5 864 162 A wird ein Verfahren zur Herstellung einer Widerstandsstruktur oder Transistorstruktur beschrieben, in dem ein amorphisiertes Halbleitermaterial gebildet und ausgeheizt wird.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Techniken und Halbleiterbauelemente, in denen eine größere Flexibilität beim Bereitstellen von Widerstandsstrukturen erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest verringert wird.
  • Überblick über die Offenbarung
  • Im Allgemeinen stellt die vorliegende Offenbarung Halbleiterbauelemente und Techniken zu deren Herstellung bereit, in denen eine erhöhte Flexibilität bei der Herstellung von Widerstandsstrukturen erreicht wird, beispielsweise im Hinblick auf eine Kombination mit aufwendigen Gateelektrodenstrukturen, in dem eine „vergrabene” Widerstandssstruktur bereitgestellt wird, während die parasitäre Kapazität vermieden oder zumindest deutlich verringert wird, wobei im Wesentlichen ein hohes Maß an Kompatibilität mit konventionellen polykristallinen Widerständen beibehalten wird. Zu diesem Zweck wird die Widerstandsstruktur in einem speziellen Halbleitergebiet auf einer anfänglich kristallinen Halbleiterschicht hergestellt, wobei das Halbleitergebiet von einem dielektrischen Material, etwa Siliziumdioxid, in geeigneter Weise umschlossen ist, um damit eine kapazitive Kopplung zu benachbarten Halbleiterbereichen zu verringern. Des weiteren wird das gesamte Halbleitergebiet vor dem Einführen einer geeigneten Dotierstoffsorte amorphisiert und wird nachfolgend ausgeheizt, um damit ein polykristallines Halbleitermaterial mit einer verbesserten Dotierstoffverteilung zu erhalten, wodurch Halbleiterbereiche vermieden werden, die nicht zu dem leitenden Pfad der Widerstandsstruktur beitragen und somit nicht in unerwünschter Weise zur gesamten parasitären Kapazität der Widerstandsstruktur beitragen. Beispielsweise kann unter Anwendung eines Siliziumbasismaterials eine polykristalline Widerstandsstruktur erhalten werden, die eine erhöhte Flexibilität bei der Herstellung moderner Transistorstrukturen biete, da eine entsprechende Abscheidung von polykristallinem Material nicht mehr erforderlich während gleichzeitig ein hohes Maß an Kompatibilität mit konventionellen polykristallinen Siliziumwiderständen erreicht wird. In einigen hierin offenbarten Aspekten wird das Halbleiterbasismaterial in geeigneter Weise so präpariert, dass der spezifische Basiswiderstand davon erhöht wird, indem beispielsweise eine geeignete Halbleiterlegierung und dergleichen eingebaut wird, wobei dies dennoch mit der Herstellung aufwendiger Transistorstrukturen kompatibel ist, wodurch eine Verringerung der Gesamtgröße der entsprechenden Widerstandsstruktur möglich ist, oder wodurch für eine höhere Flexibilität bei der Einstellung des gewünschten spezifischen Widerstandswertes durch Ionenimplantation, in-situ-Dotierung und dergleichen gesorgt wird.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein Transistorelement, das teilweise in einem kristallinen Halbleitergebiet gebildet ist, das in einer Halbleiterschicht, die über einem Substrat angeordnet ist, erzeugt ist; und einen Widerstand, der in einem polykristallinem Halbleitergebiet ausgebildet ist, das in der Halbleiterschicht gebildet ist; und wobei der Widerstand eine Halbleiterlegierung umfasst und das Transistorelement die Halbleiterlegierung in einem verformungsinduzierenden Zustand in der Halbleiterschicht umfasst, so dass sie eine Verformung in dem Kanalgebiet des Transistorelements hervorruft.
  • Ein anschauliches hierin offenbartes Verfahren betrifft das Herstellen einer Widerstandsstruktur eines Halbleiterbauelements. Das Verfahren umfasst Bilden eines amorphisierten Halbleitermaterials in einem Widerstandsgebiet einer Halbleiterschicht, die auf einer vergrabenen isolierenden Schicht gebildet ist; Einführen einer Dotierstoffsorte in das amorphisierte Halbleitermaterial, um einen spezifischen Widerstandswert der Widerstandsstruktur einzustellen; und Ausheizen des amorphisierten Halbleitermaterials, um ein polykristallines Halbleitergebiet zu erzeugen.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
    1a bis 1e schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung eines vergrabenen Widerstands auf der Grundlage eines polykristallinen Materials innerhalb der aktiven Halbleiterschicht gemäß vergleichender Beispiele, die nicht Bestandteil der vorliegenden Erfindung sind, zeigen, ohne dass das Abscheiden eines speziellen polykristallinen Widerstandsmaterials, etwa von Polysilizium, erforderlich ist; und
    1f und 1g schematisch Querschnittsansichten des Halbleiterbauelements gemäß anschaulicher Ausführungsformen zeigen, in denen das Halbleiterbasismaterial der Halbleiterschicht so „vorbereitet” wird, das ein höherer spezifischer Grundwiderstandswert erreicht wird, indem eine Halbleiterlegierung vorgesehen wird, wobei ein hohes Maß an Kompatibilität mit einem Fertigungsablauf zur Herstellung verformter Kanalgebiete moderner Transistoren beibehalten wird.
  • Detaillierte Beschreibung
  • Die vorliegende Offenbarung betrifft allgemein Halbleiterbauelemente und Verfahren zu deren Herstellung, wobei Widerstandsstrukturen in der Halbleiterbasisschicht hergestellt werden, wobei dennoch für ein hohes Maß an Kompatibilität mit konventionellen Polysiliziumwiderständen oder, in einigen anschaulichen Ausführungsformen, mit polykristallinen Silizium/Germanium-Widerständen und dergleichen gesorgt ist. Die „vergrabene” Konfiguration kann erhalten werden, ohne dass eine unerwünschte parasitäre Kapazität hervorgerufen wird, während andererseits unter Anwendung der Halbleiterschicht als Basismaterial für die polykristalline Widerstandsstruktur ein höheres Maß an Flexibilität bei der Herstellung aufwendiger Transistorstrukturen erreicht wird, da das Abscheiden eines speziellen Widerstandsmaterials, etwa von Polysilizium, vermieden wird. Zu diesem Zweck wird in einigen anschaulichen Ausführungsformen die kristalline Struktur des Halbleiterbasismaterials in einem speziellen Widerstandsgebiet im Wesentlichen vollständig zerstört, wie beispielsweise eine Ionenimplantation auf der Grundlage einer geeigneten Sorte durchgeführt wird, so dass ein im Wesentlichen amorphers Halbleitermaterial erhalten wird, das sich bis zu einer grabenisolierenden Schicht erstreckt. Somit kann in einem nachfolgenden Prozess eine geeignete Dotierstoffkonzentration erreicht werden, während gleichzeitig der im Wesentlichen amorphe Zustand des Halbleitermaterials für eine bessere Gleichmäßigkeit des resultierenden Dotierstoffprofils sorgt. Beim Ausheizen des Halbleiterbauelements wird das amorphisierte Halbleitergebiet „rekristallisiert”, um ein polykristallines Halbleitermaterial, etwa ein Polysiliziummaterial, zu bilden, das für ein hohes Maß an Kompatibilität mit konventionellen Polysilizium-Widerständen sorgt, während gleichzeitig der Wert der parasitären Kapazität im Vergleich zu konventionellen vergrabenen Widerstandsstrukturgestaltungen verringert wird. Ein Abscheiden eines speziellen Materials wird weggelassen, wodurch für höhere Flexibilität bei der Herstellung aufwendiger Gateelektrodenstrukturen gesorgt wird. In einigen anschaulichen Ausführungsformen werden die vergrabenen Widerstandsstrukturen auf der Grundlage eines Halbleitermaterials hergestellt, das einen geringeren spezifischen Gesamtwiderstand besitzt, beispielsweise durch eine Silizium/Germanium-Mischung, die gleichzeitig in transistoraktiven Gebieten vorgesehen wird, um damit die gesamte Ladungsträgerbeweglichkeit einzustellen, indem beispielsweise eine gewünschte Art an Verformung in entsprechenden Kanalgebieten der Transistoren vorgesehen wird. Folglich können die vergrabenen oder eingebetteten Widerstandsstrukturen mit geringeren lateralen Abmessungen auf Grund der erhöhten Leitfähigkeit des Halbleiterbasismaterials geschaffen werden, wodurch weiter zu einer höheren Packungsdichte beigetragen wird, und es kann auch die entsprechende parasitäre Kapazität auf Grund der insgesamt geringeren lateralen Abmessungen weiter verringert werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr vergleichende Bespiele, die nicht Bestandteil der Erfindung sind, dem Verständnis derselben jedoch dienen können, und anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, das nicht Bestandteil der Erfindung ist, und das ein Substrat 101 aufweist, das ein beliebiges geeignetes Trägermaterial repräsentiert, um darüber eine Halbleiterschicht 103 zu bilden, die aus einem beliebigen geeigneten Halbleitermaterial aufgebaut ist, um darin und darüber entsprechende Schaltungselemente, etwa Widerstände, Transistoren, Kondensatoren und dergleichen zu bilden. Beispielsweise repräsentiert die Halbleiterschicht 103 ein siliziumbasiertes kristallines Material, wobei auch andere Komponenten, etwa Germanium, Kohlenstoff, und dergleichen enthalten sein können. Ferner können entsprechende Dotierstoffsorten in der Halbleiterschicht 103 vorgesehen sein, wie dies für den Gesamtaufbau des Halbleiterbauelements 100 erforderlich ist. Wie gezeigt, ist eine vergrabene isolierende Schicht 102, beispielsweise aus Siliziumdioxid, Siliziumnitrid und dergleichen ggf. zwischen dem Substrat 101 und der Halbleiterschicht 103 vorgesehen, wodurch eine SOI-(Silizium-auf-Isolator-)Konfiguration geschaffen wird. In der gezeigten Fertigungsphase sind Isolationsstrukturen 104 in der Halbleiterschicht 103 vorgesehen, beispielsweise in Form von Grabenisolationsstrukturen und dergleichen, die sich durch die Halbleiterschicht 103 und die vergrabene isolierende Schicht 102 erstrecken. Somit führen die Isolationsstrukturen 104 zu einer lateralen Trennung entsprechender „aktiver” Gebiete in der Halbleiterschicht 103, in und über denen entsprechende Transistorelemente herzustellen sind. Beispielsweise sei ein aktives Gebiet 103c durch die Isolationsstrukturen 104 gebildet. Wie gezeigt ist auch ein Widerstandsgebiet 103r in der Halbleiterschicht 103 vorgesehen, in und über welchem eine geeignete Widerstandsstruktur zu bilden ist. Es sollte beachtet werden, dass die entsprechenden lateralen Größen des aktiven Gebiets 103c im Vergleich zum Widerstandsgebiet 103r nicht maßstabsgetreu sind, da das Gebiet 103r in der Größe so gewählt wird, dass ein gewünschter Widerstandswert in Abhängigkeit von einer speziellen Dotierstoffkonzentration erreicht wird, die in einer späteren Fertigungsphase erzeugt wird. Daher wird die laterale Größe des Widerstandsgebiets 103r so gewählt, dass ein gewünschter Bereich an Widerstandswerten geschaffen wird, wobei ein entsprechender tatsächlicher Widerstandswert erreicht wird, indem eine tatsächliche laterale Größe einer Widerstandsstruktur in einer späteren Fertigungsphase auf der Grundlage eines entsprechenden Maskenmaterials definiert wird, wie dies auch nachfolgend detaillierter beschrieben ist. Wie zuvor erläutert ist, können die Isolationsstrukturen 104 in Verbindung mit der vergrabenen isolierenden Schicht 102 für eine im Wesentlichen vollständige dielektrische Trennung des Gebiets 103r sorgen, wobei zusätzlich die entsprechenden Abmessungen der Isolationsstrukturen 104 so festgelegt sind, dass eine kapazitive Ankopplung an benachbarte Widerstandsgebiete oder aktive Gebiete auf einem gewünschten geringen Wert gehalten wird.
  • Ferner ist in der gezeigten Fertigungsphase eine Gateelektrodenstruktur 151 eines Transistors 150 über dem aktiven Gebiet 103 gebildet. Wobei die Gateelektrodenstruktur 151 ein nicht-Silizium-Gate-Elektrodenmaterial 151a und ein Gatedielektrikumsmaterial 151b aufweist. Wie zuvor erläutert ist, werden in aufwendige Halbleiterbauelementen zumindest einige der darin vorgesehenen Transistoren auf der Grundlage aufwendiger Gateelektrodenstrukturen hergestellt, in denen gut leitende metallenthaltende Gateelektrodenmaterialien in Verbindung mit dielektrischen Materialien mit großem ε eingesetzt werden, die als dielektrische Materialien zu verstehen sind, die eine Dielektriziätskonstante von 10 oder höher besitzen. Es sollte jedoch beachtet werden, dass die hierin offenbarten Prinzipien auch auf Halbleiterbauelemente angewendet werden können, in denen weniger anspruchsvolle Transistorarchitekturen in Verbindung mit Widerstandsstrukturen verwendet werden. Des weiteren ist zu beachten, dass in anderen Beispielen die Gateelektrodenstruktur 151 in einer späteren Fertigungsphase in Abhängigkeit von der gesamten Prozessstrategie hergestellt werden kann. Wie gezeigt, ist auch eine Implantationsmaske 105 vorgesehen, um das aktive Gebiet 103t abzudecken, während das Widerstandsgebiet 103r frei liegt.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Herstellung der Isolationsstrukturen 104, wozu Lithographie-, Ätz-, Abscheide- und Einebnungstechniken gehören, wird die grundlegende Dotierung in den jeweiligen aktiven Gebieten 103t festgelegt, was durch gut etablierte Maskierungsschemata in Verbindung mit entsprechenden Implantationssequenzen erreicht werden kann. In einigen Beispielen beinhaltet das entsprechende Maskierungsschema und die zugehörige Implantationssequenzen auch die Herstellung der Maske 105 und einen Implantationsprozess 106, der auf der Grundlage geeignet ausgewählter Implantationsparameter, d. h. Dosis und Energie für eine vorgegebene Implantationssorte, etwa Xenon, Silizium, Germanium, und dergleichen, ausgeführt wird, um damit das Basismaterial der Halbleiterschicht 103 innerhalb des Widerstandsgebiets 103r bis hinab zu der vergrabenen isolierenden Schicht 102 zu amorphisieren. Es sollte beachtet werden, dass geeignete Prozessparameter in effizienter Weise auf der Grundlage von Simulation und/oder Experimenten festgelegt werden können. Anschließend wird die Implantationsmaske 105 entfernt und die weitere Bearbeitung wird fortgesetzt, indem beispielsweise die Gateelektrodenstruktur 151 hergestellt wird, was das Abscheiden eines geeigneten dielektrischen Materials beinhaltet, woran sich die Abscheidung des Gateelektrodenmaterials 151a anschließt. Nachfolgend werden aufwendige Strukturierungsstrategien eingesetzt, um die Gateelektrodenstruktur 151, wie sie in 1a gezeigt ist, zu erhalten. Es sollte beachtet werden, dass eine Abscheidung eines speziellen Widerstandsmaterials, etwa von Polysilizium, nicht erforderlich ist, wodurch ein höheres Maß an Flexibilität bei der Gestaltung des gesamten Prozessablaufs für die Herstellung des Transistors 150 geschaffen wird. In anderen Beispielen, wie in 1a gezeigt ist, wird die Gateelektrodenstruktur 151 gemäß einer beliebigen geeigneten Fertigungstechnik hergestellt, und nachfolgend werden zusätzliche Implantationsprozesse ausgeführt, beispielsweise zum Erzeugen von Kristallschäden in den aktiven Gebieten 103t bis hinab zu einer spezifizierten Tiefe, um nachfolgende Implantationsschritte zu vereinfachen, die für Drain- und Sourceerweiterungsgebiete und dergleichen erforderlichen sind. In diese Fertigungsphase kann die Maske 105 vorgesehen werden, um das aktive Gebiet 103t während des Implantationsprozesses 106 zu schützen, in welchem die Parameter so festgelegt sind, dass eine im Wesentlichen vollständige Amorphisierung des Gebiets 103r erreicht wird, wodurch ein amorphisiertes Halbleitermaterial 103a erzeugt wird, das sich bis zu der vergrabenen isolierenden Schicht 102 erstreckt.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. In der gezeigten Ausführungsform wird ein weiterer Implantationsprozess 107 ausgeführt, um eine gewünschte Dotierstoffsorte in das amorphisierte Halbleitergebiet 103a einzuführen. Z. B. wird eine n-Dotierstoffsorte oder eine p-Dotierstoffsorte in das Material 103a abhängig von der gesamten Leitfähigkeit und dem Aufbau in und über dem Gebiet 103r zu bildenden Widerstandsstruktur eingeführt. Auf Grund des im Wesentlichen amorphisierten Zustands des Materials 103a wird eine sehr gute gleichmäßige Verteilung der Dotierstoffsorte während des Implantationsprozesses 107 erreicht. Folglich wird auch ein moderat gleichmäßiger spezifischer Widerstand des Materials 103a während des Implantationsprozesses 107 erreicht, wodurch ebenfalls für ein besseres elektrisches Verhalten einer entsprechenden Widerstandsstruktur gesorgt wird. In einem Beispiel, wie in 1b gezeigt ist, wird der Implantationsprozess 107 auch verwendet, um tiefe Drain- und Sourcebereiche 152d entsprechender Drain- und Sourcegebiete 152 zu bilden. Wenn beispielsweise der Transistor 150 einen n-Kanaltransistor repräsentiert, wird eine entsprechende n-Dotierstoffsorte während des Implantationsprozesses 107 eingeführt, wobei entsprechende Implantationsparameter, etwa Dosis und Energie, so festgelegt werden, dass eine gewünschte Dotierstoffkonzentration in den Gebieten 152b erreicht wird. In diesem Falle werden die entsprechenden lateralen Abmessungen des Widerstandsgebiets 103r an den spezifischen Widerstandswert angepasst, der auf der Grundlage der entsprechenden Dotierstoffsorte erhalten wird, die mit einer speziellen Dosis eingeführt wird, woraus sich eine entsprechende Gesamtkonzentration ergibt. Somit wird die laterale Größe so gewählt, dass diese für das Erreichen eines gewünschten Gesamtwiderstandswertes einer noch zu bildenden Widerstandsstruktur ausreichend ist, wobei eine endgültige Einstellung des Widerstandswertes durch Vorsehen einer entsprechenden Widerstandsmaske in einer späteren Fertigungsphase bewerkstelligt wird. In anderen Fällen repräsentiert der Transistor 150 einen p-Kanaltransistor, wobei in diesem Falle eine entsprechende p-Dotierstoffsorte in die tiefen Drain- und Sourcegebiete 152d und auch in das Material 103a eingeführt wird. Es sollte beachtet werden, dass abhängig von der gesamten Prozessstrategie, die Gateelektrodenstruktur 151 in Verbindung mit einer entsprechenden Abstandshalterstruktur 153 als eine geeignete Implantationsmaske dienen kann, um damit das gewünschte laterale Dotierstoffprofil zu erhalten. Es sollte ferner jedoch beachtet werden, dass gemäß anderen Strategien die Gateelektrodenstruktur 151 nicht hergestellt wird und durch eine entsprechende Platzhalterstruktur repräsentiert ist, wobei dies von der gesamten Prozessstrategie abhängt. Des weiteren ist zu beachten, dass in anderen Beispielen andere Arten von Transistoren, etwa Bipolartransistoren und dergleichen, gemäß einer beliebigen geeigneten Fertigungsstrategie hergestellt werden, wobei auch in diesem Falle der Implantationsprozess 107 einen Implantationsprozess zum gleichzeitigen Einführen einer Dotierstoffsorte in einen speziellen Transistorbereich repräsentieren kann, wobei auch die Dotierung des amorphisierten Materials 103a erfolgt. In anderen Fällen wird der Implantationsprozess 107 als ein separater Implantationsschritt ausgeführt, ohne dass ein entsprechendes Dotierstoffprofil in Transistorbereichen erzeugt wird. Es sollte des weiteren beachtet werden, dass auf Grund des amorphen Zustands des Materials 103a eine sehr gleichmäßige Verteilung der Dotierstoffsorte erreicht wird, selbst wenn die speziellen Implantationsparameter gemäß den Erfordernissen festgelegt sind, wie sie dem Transistor 150 entsprechen. D. h., auf Grund des unterschiedlichen Verhaltens von amorphen Material im Vergleich zu im Wesentlichen kristallinen Material wird selbst für gegebene Implantationsparameter eine sehr gleichmäßige Dotierstoffverteilung in dem Material 103a erreicht.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, unterliegt das Bauelement 100 einem Ausheizprozess 108, er beispielsweise so gestaltet ist, dass Dotierstoffe in den Drain- und Sourcegebieten 152 des Transistors 150 aktiviert werden, wobei auch durch Implantation hervorgerufene Schäden rekristallisiert werden. Gleichzeitig kann auch das Material in dem Gebiet 103r „rekristallisieren”, wodurch eine polykristalline Struktur gebildet wird, wie dies durch 103p angegeben ist, die in einigen Beispielen ein polykristallines Siliziummaterial repräsentiert, wenn die Halbleiterschicht 103 aus Silizium aufgebaut ist. Der Ausheizprozess 108 wird auf der Grundlage einer beliebigen geeigneten Technik ausgeführt, etwa mittels blitzlichtbasierter Prozesse, lasergestützter Techniken, schnelle thermische Ausheizprozesse und dergleichen, wie dies im Hinblick auf das Einstellen des endgültigen Dotierstoffprofils in den Transistor 150 erforderlich ist, beispielsweise zum Einstellen eines gewissen Grades an Dotierstoffdiffusion und dergleichen. Auf Grund der sehr gleichmäßigen Verteilung der Dotierstoffsorte innerhalb des Gebiets 103 sind andererseits die entsprechenden Ausheizparameter im Hinblick auf den resultierenden spezifischen Widerstandswert weniger kritisch.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Hartmaskenmaterial 109 über dem Gebiet 103r gebildet, um die lateralen Abmessungen des tatsächlichen Widerstands in dem polykristallinen Halbleitermaterial 103p zu definieren. D. h., auf Grund des vorhergehenden Prozessablaufs besitzt das Material 103p einen entsprechenden spezifischen Widerstandswert, wobei ein Gesamtwiderstandswert dann auf der Grundlage des geeigneten Festlegens der lateralen Abmessungen eingestellt wird, wie dies durch 109l angegeben ist. Beispielsweise besitzt das Gebiet 103r eine gegebene Abmessung in einer „Breitenrichtung”, die als eine Richtung senkrecht zur Zeichenebene der 1d zu verstehen ist. Somit wird für eine vorgegebene entsprechende Breite des Gebiets 103r und für einen gegebenen spezifischen Widerstand des Materials 103p der Gesamtwiderstandswert auf der Grundlage der Maske 109 eingestellt, d. h. durch Auswählen der lateralen Abmessungen 109l, die einer Richtung des Stromflusses entspricht, der beim Betrieb des Hableiterbauelements 100 erzeugt wird. In der gezeigten Ausführungsform wird die Hartmaske 109 nach der Fertigstellung der grundlegenden Transistorkonfiguration vorgesehen, während in anderen Fällen die Hartmaske 109 in einer beliebigen geeigneten Fertigungsphase abhängig von der gesamten Prozessstrategie vorgesehen wird. Beispielsweise wird die Hartmaske 109 in Form eines Siliziumnitridmaterials, eines Siliziumdioxidmaterials und dergleichen bereitgestellt, wobei zwei oder mehr der geeigneten Materialien ebenfalls verwendet werden können, beispielsweise in Form eines Ätzstoppmaterials und des eigentlichen Hartmaskenmaterials. Z. B. wird eine Ätzstoppbeschichtung, etwa ein Siliziumdioxidmaterial, hergestellt, woran sich das Abscheiden des Hartmaskenmaterials anschließt, beispielsweise in Form eines Siliziumnitridmaterials, das dann in geeigneter Weise durch Lithographie und anisotrope Ätztechniken strukturiert wird.
  • 1e zeigt schematisch das Halbleiterbauelement 100 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, enthält das Halbleiterbauelement 100 den Transistor 150 in einer im Wesentlichen vollständig hergestellten Konfiguration und enthält ferner auch eine Widerstandsstruktur 160 mit dem polykristallinen Halbleitermaterial 103p, der Hartmaske 109 und entsprechenden Kontaktbereichen 110, die im Form von gut leitenden metallenthaltenden Materialien, etwa einem Metallsilizid, vorgesehen sind, wenn das polykristalline Material 103p einen hohen Anteil an Siliziummaterial aufweist. In ähnlicher Weise kann der Transistor 150 entsprechende Kontaktbereiche 110 aufweisen, die beispielsweise aus einem Metallsilizid aufgebaut sind. Das Halbleiterbauelement 100 enthält eine Kontaktebene 120, die als eine Ebene zu verstehen ist, in der Schaltungselemente, die in und über der Halbleiterschicht 103 gebildet sind, mit einem Metallisierungssystem (nicht gezeigt) des Halbleiterbauelements 100 verbunden werden. Beispielsweise umfasst die Kontaktebene 120 entsprechende dielektrische Materialien, etwa ein dielektrisches Zwischenschichtmaterial 122, das in Form von Siliziumdioxidmaterial und dergleichen vorgesehen wird, möglicherweise in Verbindung mit einem Ätzstoppmaterial 123, etwa einem Siliziumnitridmaterial und dergleichen. Des weiteren sind entsprechende Kontaktelemente 121a, 121b, 121c vorgesehen, um die jeweiligen Kontaktbereiche 110 der Widerstandsstruktur 160 und des Transistors 150 in geeigneter Weise anzuschließen. Die Kontaktelemente 121a, 121b und 121c können aus einem beliebigen geeigneten Material, etwa Wolfram, Kupfer, Aluminium und dergleichen aufgebaut sein, möglicherweise in Verbindung mit einem geeigneten leitenden Barrierenmaterial (nicht gezeigt).
  • Das in 1e gezeigte Halbleiterbauelement kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, die beispielsweise das Abscheiden eines geeigneten hochschmelzenden Metalls, etwa von Nickel, Kobalt, Platin oder einer Kombination davon, und dergleichen beinhalten. Anschließend wird eine Wärmebehandlung ausgeführt, um eine chemische Reaktion zum Erzeugen eines Metallsilizids in Gang zu setzen, woran sich das Entfernen von nicht-reagiertem Metallmaterial anschließt. Daraufhin kann bei Bedarf eine weitere Wärmebehandlung ausgeführt werden, um beispielsweise das resultierende Material in den Kontaktbereichen 110 thermisch zu stabilisieren. als nächstes wird das Ätzstoppmaterial 123 abgeschieden, beispielsweise auf der Grundlage gut etablierter Prozesstechniken, wobei in einigen Beispielen zumindest ein Teil des Materials 123 in einem stark verspannten Zustand vorgesehen wird, um damit das Leistungsverhalten eines oder mehrerer Transistoren 150 zu verbessern, da typischerweise in Halbleiterbauelementen auf Siliziumbasis eine entsprechende Verformung, die in einem Kanalgebiet 154 erzeugt wird, zu einer modifizierten Ladungsträgerbeweglichkeit führt, die somit auch zu einem modifizierten Durchlassstrom führt. Somit kann durch Erzeugen einer Verformungskomponente, die zu einer Zunahme der Ladungsträgerbeweglichkeit führt, das Leistungsverhalten des entsprechenden Transistors 150 verbessert werden. Wenn beispielsweise der Transistor 150 einen n-Kanaltransistor repräsentiert, erhöht tpyischerweise eine Zugverformung in dem Kanalgebiet 154 die Elektronenbeweglichkeit, was beispielsweise durch Vorsehen des dielektrischen Materials 123 in einem stark zugverspannten Zustand über dem Transistor 150 bewerkstelligt werden kann. In ähnlicher Weise führt eine kompressive Verspannung in dem Kanalgebiet 154 eines p-Kanaltransistors für eine standardmäßige Kristallkonfiguration der Halbleiterbasisschicht 103 zu einer erhöhten Löcherbeweglichkeit. Somit wird nach dem Vorsehen des Materials 123, möglicherweise in einem stark verspannten Zustand, der an die diversen Transistorarten angepasst ist, das dielektrische Zwischenschichtmaterial 122 durch gut etablierte Techniken abgeschieden, woran sich Einebnungsprozesse anschließen können, um damit eine im Wesentlichen ebene Oberflächentopographie zu schaffen, auf deren Grundlage eine entsprechende Strukturierungssequenz ausgeführt wird, um damit Öffnungen für die Kontaktelemente 121a, ..., 121c zu schaffen. Danach werden die Öffnungen mit einem geeigneten Metall gefüllt und schließlich wird überschüssiges Material entfernt, wodurch die in 1e gezeigte Struktur erhalten wird. Danach werden eine oder mehrere Metallisierungsebenen gemäß gut etablierter Prozesstechniken hergestellt.
  • Folglich kann die Widerstandsstruktur 160 auf der Grundlage des polykristallinen Halbleitermaterials 103p, etwa in Form von Polysiliziummaterial, hergestellt werden, ohne dass das Abscheiden eines entsprechenden polykristallinen Halbleitermaterials über der Halbleiterschicht 103 erforderlich ist. Des weiteren wird die parasitäre Kapazität der Struktur 160 auf einem geringen Wert gehalten, da die Isolationsstrukturen 104 vorgesehen sind, und indem ein hohes Maß an Gleichmäßigkeit des Materials 103p sichergestellt wird. Somit wird ein hoher Grad an Flexibilität bei der Herstellung anderer Schaltungselemente, etwa der Transistoren 150, erreicht, die in einigen Beispielen in Form aufwendiger Transistorelemente mit der Gateelektrodenstruktur 151 auf der Grundlage eines nicht-Siliziumelektrodenmaterials vorgesehen sind.
  • Mit Bezug zu den 1f und 1g werden nunmehr anschauliche Ausführungsformen beschrieben, in denen die Widerstandsstruktur auf der Grundlage einer Halbleiterlegierung geschaffen wird, die zusätzlich zur Verbesserung der Transistoreigenschaften eingesetzt wird, indem eine entsprechende Verformung in dem Kanalgebiet des Transistors erzeugt wird.
  • 1f zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer Ätzumgebung 111 ausgesetzt ist, die gestaltet ist, um entsprechende Aussparungen 111a, 111b in dem Widerstandsgebiet 103r und in dem aktiven Gebiet 103t benachbart zu der Gateelektrodenstruktur 151 zu erzeugen. Abhängig von dem Aufbau des Gateelektrodenmaterials 151a sind entsprechende Seitenwandabstandshalter 151c und eine Deckschicht 151d vorgesehen, um ein Gateelektrodenmaterial 151a einzuschließen. Folglich können die Aussparungen 111b mit einem entsprechenden Abstand zu dem Gateelektrodenmaterial 151a vorgesehen werden, wie er durch die Abstandshalterstruktur 151c und die allgemeinen Eigenschaften des Ätzprozesses 111 definiert ist. Des weiteren erstrecken sich die Aussparungen 111b nicht vollständig bis hinab zu der vergrabenen isolierenden Schicht 102, um damit einen Teil der anfänglichen Halbleiterschicht 103 beizubehalten, der dann als eine Wachstumsschablone während eines nachfolgenden epitaktischen Aufwachsprozesses zum Füllen der Aussparungen 111b, 11a mit einer geeigneten Halbleiterlegierung dient.
  • Das in 1f gezeigte Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden. Beispielsweise wird die Gateelektrodenstruktur 151 gemäß beliebigen geeigneten Fertigungstechniken aufgebaut, beispielsweise durch Vorsehen gut etablierter Materialien, etwa von polykristallinem Silizium und dergleichen, während in anderen Anwendungen aufwendige metallenthaltende Materialien verwendet werden. Bei Bedarf wird ein geeignetes Material für die Deckschicht 151d abgeschieden und wird zusammen mit dem Gateelektrodenmaterial 151a strukturiert. Danach wird die Abstandshalterstruktur 151c bei Bedarf hergestellt, indem ein geeignetes Abstandshaltermaterial, etwa Siliziumnitrid, möglicherweise in Verbindung mit einem Ätzstoppmaterial, abgeschieden wird und das Abstandshaltermaterial 151c durch gut etablierte anisotrope Ätztechniken strukturiert wird. Es sollte beachtet werden, dass andere aktive Gebiete 103t, in denen die Aussparungen 111b nicht erforderlich sind, durch eine Lackmaske abgedeckt sein können, wenn die entsprechende Abstandshalterschicht strukturiert wird, die zur Herstellung der Abstandshalterstruktur 151c verwendet wird. Im Anschluss daran wird der Ätzprozess 111 auf der Grundlage gut etablierter Ätztechniken ausgeführt.
  • In einigen anschaulichen Ausführungsformen wird nach der Herstellung der Aussparungen 111a, 111b das aktive Gebiet 103t abgedeckt, beispielsweise durch eine Lackmaske, und das verbleibende Halbleitermaterial der Schicht 103 in dem Gebiet 103r wird amorphisiert durch Ausführen eines entsprechenden Implantationsprozesses, wie dies auch zuvor beschrieben ist. In anderen anschaulichen Ausführungsformen wird die weitere Bearbeitung fortgesetzt, ohne dass der entsprechende Implantationsprozess ausgeführt wird.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird eine Halbleiterlegierung 112 in den Aussparungen 111a, 111b gebildet, was durch Ausführen eines selektiven epitaktischen Aufwachsprozesses erreicht wird, wodurch ein gewünschtes Halbleitermaterial auf freiliegenden Bereichen der Schicht 103 abgeschieden wird. In einer anschaulichen Ausführungsform wird die Halbleiterlegierung 112 in Form einer Silizium/Germanium-Legierung vorgesehen, die in einem stark verformten Zustand innerhalb der Aussparungen 111a, 111b auf Grund der Gitterfehlanpassung zwischen dem Silizium/Germanium-Material und dem Schablonenmaterial der Schicht 103 aufgewachsen wird. Somit wird eine kompressive Verformungskomponente in den Kanalgebiet 104 des Transistors 150 erzeugt. Durch Vorsehen der Halbleiterlegierung 112 als eine verformungsinduzierende Quelle in dem Transistor 150 kann somit dessen Leistungsverhalten deutlich verbessert werden.
  • Wie zuvor angegeben ist, wird in einigen anschaulichen Ausführungsformen das Material 103 in dem Widerstandsgebiet 103r vor dem selektiven Aufwachsen des Materials 112 amorphisiert, so dass in diesem Falle das Material 112 in einem im Wesentlichen amorphen Zustand gebildet wird, ohne dass eine Verformung in dem Gebiet 103r erzeugt wird. In anderen anschaulichen Ausführungsformen, wie dies gezeigt ist, wird das Material 112 in einem im Wesentlichen kristallinen Zustand auf Grund des Vorhandenseins des Schablonenmaterials 103 aufgewachsen, wobei der entsprechende kristalline Zustand zerstört wird, indem ein Ionenimplantationsprozess ausgeführt wird, wie dies zuvor mit Bezug zu 1a erläutert ist, als der Implantationsprozess 106 beschrieben wurde. Somit kann auch in diesem Falle ein amorphisiertes Material in dem Gebiet 103r erhalten werden. Im Anschluss daran wird in einigen anschaulichen Ausführungsformen die weitere Bearbeitung fortgesetzt, wie dies auch zuvor beschrieben ist, um damit die Widerstandsstruktur 160 (siehe 1e) zu erhalten, wobei das Silizium/Germanium-Material für eine insgesamt höhere spezifische Leitfähigkeit sorgt, wodurch ein höheres Maß an Flexibilität bei der Gestaltung der Widerstandswerte der Widerstandsstruktur 160 erreicht wird, wie dies auch zuvor erläutert ist. Z. B. können geringere laterale Abmessungen angewendet werden, wodurch sich die parasitäre Kapazität verringert, während gleichzeitig eine höhere Packungsdichte erreicht wird. Des weiteren wird in einigen anschaulichen Ausführungsformen eine Dotierstoffsorte während des selektiven epitaktischen Aufwachsprozesses zur Herstellung des Materials 112 eingebaut, wodurch ebenfalls ein höheres Maß an Flexibilität bei der Gestaltung des gesamten Widerstandswertes in dem Gebiet 103r erreicht wird. Es sollte beachtet werden, dass der Einbau der Dotierstoffsorte in das Material 112 dennoch zu einer im Wesentlichen gleichmäßigen Dotierstoffverteilung nach dem im Wesentlichen amorphisieren des Gebiets 103r und nach dem Ausführen eines entsprechenden Ausheizprozesses führt.
  • Folglich wird eine eingebettete oder vergrabene Widerstandsstruktur auf der Grundlage eines Halbleitermaterials mit einer höheren spezifischen Leitfähigkeit im Vergleich zu Siliziummaterial erreicht, während gleichzeitig für ein hohes Maß an Kompatibilität mit aufwendigen Fertigungstechniken erreicht wird, in denen die Halbleiterlegierung zusätzlich eine verformungsinduzierende Quelle in zumindest einer Art von Transistoren repräsentiert.
  • Es gilt also: Die vorliegende Offenbarung stellt Halbleiterbauelemente und Techniken bereit, in denen eine Widerstandsstruktur in eine Halbleiterbasisschicht eingebettet wird, wobei dennoch für ein hohes Maß an Bauteilgleichmäßigkeit der Widerstandsstruktur gesorgt wird und wobei ein hohes Maß an Kompatibilität mit konventionellen polykristallinen Widerständen beibehalten wird. Somit kann unter Anwendung der eingebetteten Widerstandsstruktur eine höhere Flexibilität bei der Herstellung aufwendiger Gateelektrodenstrukturen von Transistoren erreicht werden, wobei ein besseres Leistungsverhalten der Widerstände auf Grund der geringeren parasitären Kapazität möglich ist. In einigen anschaulichen Ausführungsformen wird eine Halbleiterlegierung als das Widerstandsbasismaterial verwendet, was mit einem hohen Maß an Kompatibilität mit entsprechenden Fertigungstechniken für das Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in aufwendigen Transistorarchitekturen erreicht werden kann.

Claims (22)

  1. Halbleiterbauelement (100) mit: einem Transistorelement (150), das teilweise in einem kristallinen Halbleitergebiet gebildet ist, das in einer Halbleiterschicht (103), die über einem Substrat (101) angeordnet ist, erzeugt ist; und einem Widerstand (160), der in einem polykristallinem Halbleitergebiet ausgebildet ist, das in der Halbleiterschicht (103) gebildet ist; und wobei der Widerstand (160) eine Halbleiterlegierung (112) umfasst und das Transistorelement (150) die Halbleiterlegierung (112) in einem verformungsinduzierenden Zustand in der Halbleiterschicht (103) umfasst, so dass sie eine Verformung in dem Kanalgebiet des Transistorelements (150) hervorruft.
  2. Halbleiterbauelement (100) nach Anspruch 1, das ferner eine vergrabene isolierende Schicht (102) aufweist, wobei das polykristalline Halbleitergebiet sich bis zu der vergrabenen isolierenden Schicht (102) erstreckt.
  3. Halbleiterbauelement (100) nach Anspruch 1, wobei das polykristalline Halbleitermaterial polykristallines Silizium aufweist.
  4. Halbleiterbauelement (100) nach Anspruch 3, wobei das polykristalline Halbleitermaterial Germanium aufweist.
  5. Halbleiterbauelement (100) nach Anspruch 1, das ferner Kontaktgebiete aufweist, die in Drain-und Sourcegebieten des Transistorelements (150) und in dem polykristallinen Halbleitermaterial des Widerstands (160) gebildet sind.
  6. Halbleiterbauelement (100) nach Anspruch 5, wobei die Kontaktgebiete ein Metallsilizidmaterial aufweisen.
  7. Halbleiterbauelement (100) nach Anspruch 1, wobei eine Gateelektrodenstruktur des Transistorelements (150) ein nicht-Silizium-Gate-Elektrodenmaterial aufweist, das sich bis zu einer Gateisolationsschicht der Gateelektrodenstruktur erstreckt.
  8. Halbleiterbauelement (100) nach Anspruch 7, wobei eine Gateisolationsschicht ein dielektrisches Material mit einer Dielektrizitätskonstante von 10,0 oder höher aufweist.
  9. Halbleiterbauelement (100) nach Anspruch 1, wobei die Drain- und Sourcegebiete des Transistorelements (150) und das polykristalline Halbleitermaterial des Widerstands (160) Germanium aufweisen.
  10. Halbleiterbauelement (100) nach Anspruch 9, wobei das polykristalline Halbleitermaterial ein Polysiliziummaterial, das über dem Germanium gebildet ist, aufweist.
  11. Halbleiterbauelement (100) nach Anspruch 5, das ferner ein erstes Kontaktelement und ein zweites Kontaktelement aufweist, wobei das erste Kontaktelement eine Verbindung zu einem ersten metallenthaltendem Kontaktbereich des Widerstands (160) herstellt und wobei das zweite Kontaktelement eine Verbindung zu einem zweiten metallenthaltendem Kontaktbereich des Widerstands (160) herstellt.
  12. Verfahren zur Herstellung einer Widerstandsstruktur (160) eines Halbleiterbauelements (100), wobei das Verfahren umfasst: Bilden eines amorphisierten Halbleitermaterials in einem Widerstandsgebiet einer Halbleiterschicht (103), die auf einer vergrabenen isolierenden Schicht (102) gebildet ist; Einführen einer Dotierstoffsorte in das amorphisierte Halbleitermaterial, um einen spezifischen Widerstandswert der Widerstandsstruktur (160) einzustellen; und Ausheizen des amorphisierten Halbleitermaterials, um ein polykristallines Halbleitergebiet zu erzeugen.
  13. Verfahren zur Herstellung einer Widerstandsstruktur (160) und Transistorstruktur umfassend die Schritte gemäß Anspruch 12 und das ferner umfasst: Bilden eines Transistorelements (150) teilweise in einem kristallinen aktiven Gebiet, das in der Halbleiterschicht (103) angeordnet ist.
  14. Verfahren nach Anspruch 13, wobei die Dotierstoffsorte eingeführt wird, wenn tiefe Drain- und Sourcegebiete des Transistors gebildet werden.
  15. Verfahren nach Anspruch 13, das ferner umfasst: Bilden eines Gateelektrodenmaterials des Transistors unter Anwendung eines nicht-Silizium-Elektrodenmaterials.
  16. Verfahren nach Anspruch 13, das ferner umfasst: Bilden erster Aussparungen in dem aktiven Gebiet benachbart zu einer Gateelektrodenstruktur des Transistors und Bilden einer zweiten Aussparung in dem Widerstandsgebiet und Bilden einer Silizium/Germanium-Legierung in den ersten und zweiten Aussparungen vor dem Bilden des amorphisierten Halbleitermaterials.
  17. Verfahren nach Anspruch 12, das ferner umfasst: Bilden einer Isolationsstruktur, so dass das Widerstandsgebiet in der Halbleiterschicht (103) lateral definiert wird.
  18. Verfahren nach Anspruch 12, in dem das amorphisierte Halbleitermaterial durch Ausführen eines Ionenimplantationsprozesses gebildet wird.
  19. Verfahren nach Anspruch 18, wobei das amorphisierte Halbleitergebiet Silizium aufweist.
  20. Verfahren nach Anspruch 18, das ferner umfasst: Bilden einer Halbleiterlegierung (112) in der Halbleiterschicht (103) vor dem Ausführen des Ionenimplantationsprozesses, wobei das amorphisierte Halbleitergebiet auf der Grundlage der Halbleiterlegierung (112) gebildet wird.
  21. Verfahren nach Anspruch 20, wobei die Halbleiterlegierung (112) in Drain- und Sourcebereichen eines Transistors gebildet wird.
  22. Verfahren nach Anspruch 20, wobei die Dotierstoffsorte teilweise in einem epitaktischen Aufwachsprozess eingeführt wird, der zur Herstellung der Halbleiterlegierung (112) angewendet wird.
DE102008049732A 2008-09-30 2008-09-30 Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung Active DE102008049732B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102008049732A DE102008049732B4 (de) 2008-09-30 2008-09-30 Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
US12/553,475 US8962420B2 (en) 2008-09-30 2009-09-03 Semiconductor device comprising a buried poly resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008049732A DE102008049732B4 (de) 2008-09-30 2008-09-30 Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung

Publications (2)

Publication Number Publication Date
DE102008049732A1 DE102008049732A1 (de) 2010-04-08
DE102008049732B4 true DE102008049732B4 (de) 2011-06-09

Family

ID=41794960

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008049732A Active DE102008049732B4 (de) 2008-09-30 2008-09-30 Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung

Country Status (2)

Country Link
US (1) US8962420B2 (de)
DE (1) DE102008049732B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011096387A1 (ja) * 2010-02-02 2011-08-11 シャープ株式会社 半導体装置およびその製造方法
US8361848B2 (en) * 2010-04-29 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Precise resistor on a semiconductor device
US8377763B2 (en) 2010-12-06 2013-02-19 International Business Machines Corporation Poly resistor and metal gate fabrication and structure
KR20120081288A (ko) * 2011-01-11 2012-07-19 삼성전자주식회사 저항소자를 구비하는 집적회로 소자 및 이의 제조방법
US8921946B2 (en) * 2011-11-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit resistor
US8927385B2 (en) * 2012-12-17 2015-01-06 Texas Instruments Incorporated ZTCR poly resistor in replacement gate flow
US9716136B1 (en) 2016-03-16 2017-07-25 Globalfoundries Inc. Embedded polysilicon resistors with crystallization barriers
JP2019021659A (ja) * 2017-07-11 2019-02-07 キヤノン株式会社 半導体装置および機器
DE112018005050T5 (de) * 2017-12-28 2020-06-18 Murata Manufacturing Co., Ltd. Halbleitervorrichtung
DE112018006693T5 (de) * 2017-12-28 2020-09-10 Murata Manufacturing Co., Ltd. Halbleitervorrichtung
US11251263B2 (en) * 2019-03-13 2022-02-15 Semiconductor Components Industries, Llc Electronic device including a semiconductor body or an isolation structure within a trench
CN110729402B (zh) * 2019-10-21 2023-03-07 上海华虹宏力半导体制造有限公司 一种多晶硅电阻的制作方法
US11637173B2 (en) 2020-09-29 2023-04-25 Globalfoundries U.S. Inc. Structure including polycrystalline resistor with dopant-including polycrystalline region thereunder
US11664412B2 (en) 2021-01-22 2023-05-30 Globalfoundries U.S. Inc. Structure providing poly-resistor under shallow trench isolation and above high resistivity polysilicon layer
US11444149B1 (en) 2021-02-23 2022-09-13 Globalfoundries U.S. Inc. Polysilicon resistor with continuous u-shaped polysilicon resistor elements and related method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418469A (en) * 1979-04-12 1983-12-06 Matsushita Electric Industrial Co., Ltd. Method of simultaneously forming buried resistors and bipolar transistors by ion implantation
US5864162A (en) * 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US6501153B2 (en) * 2001-03-14 2002-12-31 Hitachi, Ltd. Semiconductor device and drive circuit using the semiconductor devices
DE68929504T2 (de) * 1988-02-08 2004-09-23 Kabushiki Kaisha Toshiba, Kawasaki Halbleiteranordnung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240511A (en) * 1987-02-20 1993-08-31 National Semiconductor Corporation Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient
US5466963A (en) * 1994-01-13 1995-11-14 Harris Corporation Trench resistor architecture
JP2001007290A (ja) * 1999-06-24 2001-01-12 Mitsubishi Electric Corp 半導体装置、半導体装置の製造方法、および、通信方法
US7341883B2 (en) * 2005-09-27 2008-03-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Silicon germanium semiconductive alloy and method of fabricating same
US20100078727A1 (en) * 2008-10-01 2010-04-01 Min Byoung W eFuse and Resistor Structures and Method for Forming Same in Active Region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4418469A (en) * 1979-04-12 1983-12-06 Matsushita Electric Industrial Co., Ltd. Method of simultaneously forming buried resistors and bipolar transistors by ion implantation
DE68929504T2 (de) * 1988-02-08 2004-09-23 Kabushiki Kaisha Toshiba, Kawasaki Halbleiteranordnung
US5864162A (en) * 1993-07-12 1999-01-26 Peregrine Seimconductor Corporation Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire
US6501153B2 (en) * 2001-03-14 2002-12-31 Hitachi, Ltd. Semiconductor device and drive circuit using the semiconductor devices

Also Published As

Publication number Publication date
US8962420B2 (en) 2015-02-24
US20100078645A1 (en) 2010-04-01
DE102008049732A1 (de) 2010-04-08

Similar Documents

Publication Publication Date Title
DE102008049732B4 (de) Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102006051492B4 (de) Halbleiterbauelement mit NMOS- und PMOS-Transistoren mit eingebettetem Si/Ge-Material zum Erzeugen einer Zugverformung und einer Druckverformung und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102005051994B4 (de) Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
DE102010029527B4 (de) Verfahren zur Herstellung eines selbstjustierenden Transistors mit Mehrfachgate auf einem Vollsubstrat
DE102008063427B4 (de) Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102007030056B3 (de) Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
DE102010030768B4 (de) Herstellverfahren für ein Halbleiterbauelement als Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand und besserer Gleichmäßigkeit und Transistor
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102007030054B4 (de) Transistor mit reduziertem Gatewiderstand und verbesserter Verspannungsübertragungseffizienz und Verfahren zur Herstellung desselben
DE102008035816A1 (de) Leistungssteigerung in PMOS- und NMOS-Transistoren auf der Grundlage eines Silizium/Kohlenstoff-Materials
DE102009021485A1 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist
DE102007046849A1 (de) Verfahren zur Herstellung von Gateelektrodenstrukturen mit großem ε nach der Transistorherstellung
DE102006019936B4 (de) Halbleiterbauelement mit unterschiedlich verspannten Ätzstoppschichten in Verbindung mit PN-Übergängen unterschiedlicher Gestaltung in unterschiedlichen Bauteilgebieten und Verfahren zur Herstellung des Halbleiterbauelements
DE102005057073A1 (de) Technik zur Verbesserung der mechanischen Spannungsübertragung in Kanalgebieten von NMOS- und PMOS-Transistoren
DE102009015748A1 (de) Verringern des Silizidwiderstands in SiGe-enthaltenden Drain/Source-Gebieten von Transistoren
DE102009031111B4 (de) Kontaktoptimierung zur Verbesserung der Verspannungsübertragung in dicht liegenden Transistoren
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102012223653B4 (de) Herstellung von Transistoreinheiten mit V-Nut-Source/Drain-Zone
DE102009043328B4 (de) Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände
DE102007052053A1 (de) Eine Zugverformungsquelle unter Anwendung von Silizium/Germanium-Material in global verformtem Silizium
DE102008049723B4 (de) Transistor mit eingebettetem Si/Ge-Material mit einer besseren substratüberspannenden Gleichmäßigkeit
DE102008011813B4 (de) Halbleiterbauelement mit einem Metallgatestapel mit reduzierter Höhe und Verfahren zur Herstellung des Bauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R020 Patent grant now final

Effective date: 20110910

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE