DE10007415C2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- DE10007415C2 DE10007415C2 DE10007415A DE10007415A DE10007415C2 DE 10007415 C2 DE10007415 C2 DE 10007415C2 DE 10007415 A DE10007415 A DE 10007415A DE 10007415 A DE10007415 A DE 10007415A DE 10007415 C2 DE10007415 C2 DE 10007415C2
- Authority
- DE
- Germany
- Prior art keywords
- doping region
- trench
- tub
- semiconductor component
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000004020 conductor Substances 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 238000010292 electrical insulation Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- GJAARPKBDFKHFS-UHFFFAOYSA-N Gerin Natural products COC(=O)C(=C)C1CC2C(=C)C(=O)C=CC2(C)CC1OC(=O)C GJAARPKBDFKHFS-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die vorliegende Erfindung betrifft ein Halbleiterbauele ment mit einer planaren Leistungsschalterzelle, welche eine erste vorderseitige Hauptelektrode, einen lateralen Kanalbereich mit einer darüber angeordneten Gatestruktur und eine zweite rückseitige Hauptelektrode aufweist; und mit einer vertikalen Grabenelektrode in Verlängerung der Richtung des Kanalbereichs, wie es aus der US-A-5,326,711 bekannt ist.The present invention relates to a semiconductor device ment with a planar circuit breaker cell, which a first front main electrode, a lateral one Canal area with a gate structure arranged above it and has a second back main electrode; and with a vertical trench electrode in extension of the Direction of the channel area as described in US-A-5,326,711 is known.
Die DE 32 40 162 A1 offenbart ein Halbleiterbauelement mit einem ersten Dotierungsgebiet von einem ersten Lei tungstyp, welches eine Vorderseite und eine Rückseite aufweist; einer vorderseitig in dem ersten Dotierungsge biet eingebrachten ersten Wanne vom zweiten Leitungstyp; mindestens einer in der ersten Wanne beabstandet von de ren Rand eingebrachten zweiten Wanne vom ersten Lei tungstyp; einem mit der zweiten Wanne verbundenen ersten Anschluß; einem zwischen der zweiten Wanne und dem Rand der ersten Wanne liegenden Kanalbereich; einer isoliert über dem Kanalbereich vorgesehenen Gatestruktur mit einem Gateanschluß; einem rückseitig vom ersten Dotierungsge biet vorgesehen Anschlußbereich vom ersten Leitungstyp; und einem mit dem Anschlußbereich verbundenen zweiten An schluß.DE 32 40 162 A1 discloses a semiconductor component with a first doping region from a first Lei type, which has a front and a back having; one on the front side in the first doping region offers introduced first tub of the second conduction type; at least one in the first tub spaced from de the second tub from the first lei processing type; a first connected to the second tub Connection; one between the second tub and the edge the first tub channel area; one isolated provided with a gate structure above the channel area Gate; one on the back of the first doping gene offers provided connection area of the first line type; and a second connector connected to the connection area Enough.
Obwohl auf beliebige Halbleiterbauelemente anwendbar, werden die vorliegende Erfindung sowie die ihr zu Grunde liegende Problematik in Bezug auf vertikale DMOS- Transistoren erläutert.Although applicable to any semiconductor device, become the basis of the present invention and that of it lying problem in relation to vertical DMOS Transistors explained.
Allgemein setzt sich der Widerstand einer DMOS-Zelle im wesentlichen aus dem Kanal-, JFET- und Epitaxieanteil zu sammen. In general, the resistance of a DMOS cell in the essentially from the channel, JFET and epitaxial portion together.
Bei kleineren Durchbruchspannungen (< 100 V) sind die Wi derstandsanteile je nach Zellenkonstruktion etwa ver gleichbar. Der Kanal- und JFET-Anzeil können durch be kannten Verfahren, wie z. B. Erhöhung der Zellendichte, Trenchgate usw. reduziert werden.With smaller breakdown voltages (<100 V) the Wi the proportion of the resistance, depending on the cell construction, is approximately ver parable. The channel and JFET display can be by known methods such. B. increase in cell density, Trenchgate etc. can be reduced.
Bei großen Durchbruchspannungen (< 200 V) dominiert der Epitaxieanteil. Für die Reduzierung des Epitaxieanteils sind drei Verfahren bekannt: das Kompensationsprinzip, das Feldplattenkonzept und das JFET-Prinzip.At high breakdown voltages (<200 V) the dominates Epitaxieanteil. For the reduction of the epitaxial portion three methods are known: the compensation principle, the field plate concept and the JFET principle.
Fig. 2 ist eine schematische Darstellung eines weiteren bekannten Halbleiterbauelements in Siliziumtechnologie gemäß der Lehre der US-A-4,941,026 (TEMPLE), welches eine Kombination aus dem Feldplatten- und Trenchgatekonzept ist. Diese Druckschrift offenbart ein Halbleiterbauele ment mit einem ersten Dotierungsgebiet 2 von einem ersten Leitungstyp n, welches eine Vorderseite und eine Rücksei te aufweist, und mit einem vorderseitig vom ersten Dotie rungsgebiet 1 vorgesehenen zweiten Dotierungsgebiet 3 vom zweiten Leitungstyp p. Fig. 2 is a schematic representation of another prior art semiconductor device in silicon technology in accordance with the teaching of US-A-4,941,026 (Temple), which is a combination of the field plate and gate trench concept. This publication discloses a semiconductor component with a first doping region 2 of a first conductivity type n, which has a front side and a rear side, and with a second doping region 3 of the second conductivity type p provided on the front side of the first doping region 1 .
Im zweiten Dotierungsgebiet 3 sind ein ringförmiges Ge biet bzw. zwei separate Wannen 4a, 4b vom ersten Lei tungstyp n+ beabstandet voneinander vorgesehen, welche ei nen gemeinsamen ersten Anschluß S (Sourceanschluß) auf weisen. Rückseitig vom ersten Dotierungsgebiet 2 ist ein Anschlußgebiet 6 vom ersten Leitungstyp n+ mit einem ent sprechenden zweiten Anschluß D (Drainanschluß) vorgese hen.In the second doping region 3 , an annular area or two separate troughs 4 a, 4 b of the first line type n + are provided spaced apart from one another, which have a common first connection S (source connection). On the back of the first doping region 2 , a connection region 6 of the first conductivity type n + is provided with a corresponding second connection D (drain connection).
In den beiden Wannen 4a, 4b ist jeweils ein Graben 7a, 7b vorgesehen, der sich vertikal bis zum ersten Dotierungs gebiet 2 erstreckt. Die beiden Gräben 7a, 7b sind mit ei nem elektrisch leitenden Material 9a, 9b in Form von Po lysilizium aufgefüllt, welches über einen dritten Anschluß 10a, 10b an ein Gatepotential G anschließbar ist. Die Wände der Gräben 7a, 7b sind mit einem Dielektrikum 8a, 8b in Form von SiO2 ausgekleidet, so daß das leitende Material 9a, 9b gegenüber dem ersten und zweiten Dotie rungsgebiet 2 bzw. 3 elektrisch isoliert ist. So läßt sich eine vertikale Gatestruktur mit den Gräben 7a, 7b über einem jeweiligen Kanalgebiet 5a, 5b realisieren, das an der Grenzfläche des zweiten Dotierungsgebiets 3 zum jeweiligen Graben 7a, 7b hin verläuft.In the two wells 4 a, 4 b, a trench 7 a, 7 b is provided, which extends vertically to the first doping region 2 . The two trenches 7 a, 7 b are filled with egg nem electrically conductive material 9 a, 9 b in the form of polysilicon, which can be connected to a gate potential G via a third connection 10 a, 10 b. The walls of the trenches 7 a, 7 b are lined with a dielectric 8 a, 8 b in the form of SiO 2 , so that the conductive material 9 a, 9 b is electrically insulated from the first and second doping regions 2 and 3, respectively. Thus, a vertical gate structure with the trenches 7 a, 7 b can be realized over a respective channel region 5 a, 5 b, which runs at the interface of the second doping region 3 to the respective trench 7 a, 7 b.
Diese bekannte Struktur ist für Durchbruchspannungen von bis zu 100 V geeignet, für höhersperrende DMOS- Transistoren jedoch unwirtschaftlich.This known structure is for breakdown voltages of suitable up to 100 V, for higher blocking DMOS However, transistors are uneconomical.
Aufgabe der vorliegenden Erfindung ist es, das eingangs erwähnte Halbleiterbauelement derart weiterzuentwickeln, daß eine wirtschaftliche Struktur für höhersperrende Halbleiterbauelemente realisierbar ist, wobei ein gerin gerer Einschaltwiderstand erzielbar ist.The object of the present invention is to begin with to further develop the aforementioned semiconductor component in such a way that an economic structure for higher locking Semiconductor components can be realized, a gerin lower on-resistance can be achieved.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Halbleiterbauelement gelöst.According to the invention, this object is achieved by the 1 specified semiconductor device solved.
Die der vorliegenden Erfindung zugrundeliegende Idee be steht darin, daß die vertikale Grabenelektrode an das Po tential der ersten vorderseitigen Hauptelektrode ange schlossen ist. Diese vertikale Grabenelektrode kann eine ringförmige, streifenförmige oder eine sonstige geeignete Geometrie aufweisen.The idea underlying the present invention be is that the vertical trench electrode to the bottom potential of the first front main electrode is indicated is closed. This vertical trench electrode can ring-shaped, strip-shaped or another suitable Have geometry.
Der Graben ist mit einem leitenden Material aufgefüllt, welches über einen separaten Anschluß an ein Potential anschließbar ist. Die Wände des Grabens sind mit einem Dielektrikum ausgekleidet oder weisen einen Hohlraum auf, so daß das leitende Material gegenüber dem ersten Dotie rungsgebiet elektrisch isoliert ist. Durch das derart er zeugbare elektrische Feld kann die Raumladungszone am pn- Übergang zwischen der ersten Wanne und dem ersten Dotie rungsgebiet derart beeinflußt werden, daß Ladungsträger abgezogen werden, um die Durchbruchsfestigkeit trotz er höhter Dotierung des ersten Dotierungsgebiets zu erhöhen und somit gleichzeitig einen geringen Einschaltwiderstand zu ermöglichen.The trench is filled with a conductive material, which has a separate connection to a potential can be connected. The walls of the trench are with one Dielectric lined or have a cavity, so that the conductive material versus the first dotie area is electrically insulated. By doing so generate electric field, the space charge zone at the pn Transition between the first tub and the first dotie area are influenced in such a way that charge carriers be subtracted to breakdown resistance despite it increased doping of the first doping region and at the same time a low switch-on resistance to enable.
Kurz gesagt wird vorgeschlagen, ausgehend von einem Stan dard-DMOS-Transistor mit planarer Zelle zwischen den Bo dygebieten des Zellenfeldes eine an Source-Potential an geschlossene Trenchelektrode zum Ausräumen der Raum ladungszone im Driftgebiet einzufügen. Eine solche Struk tur ist wesentlich billiger und einfacher herstellbar als die Struktur gemäß der oben erwähnten US-A-4,941,026.In short, it is suggested starting from a Stan dard DMOS transistor with planar cell between the Bo The area of the cell array has a source potential closed trench electrode to clear out the room insert charge zone in the drift area. Such a structure is much cheaper and easier to manufacture than the structure according to the above-mentioned US-A-4,941,026.
Durch diese Maßnahme kann die Epitaxiedotierung um ca. den Faktor 2-3 angehoben und die Dicke des ersten Dotie rungsgebietes, welches zweckmäßigerweise ein Epitaxiege biet ist, reduziert werden. Im Sperrfall wird dieses er ste Dotierungsgebiet dabei sowohl vom Body als auch von den Trenchelektroden ausgeräumt. Devicesimulationen für einen DMOS-Transistor mit einer Durchbruchsspannung von 240 V zeigen eine Reduzierung des Einschaltwiderstandes um den Faktor 2-3.With this measure, epitaxial doping can be increased by approx. raised the factor 2-3 and the thickness of the first dotie area, which is expediently an epitaxy is reduced. In the event of a lock, he will most doping area of both the body and cleared the trench electrodes. Device simulations for a DMOS transistor with a breakdown voltage of 240 V show a reduction in the on-resistance by a factor of 2-3.
Das erfindungsgemäße Halbleiterbauelement weist somit ge
genüber den bekannten Lösungsansätzen u. a. folgende Vor
teile auf:
The semiconductor device according to the invention thus has the following advantages, in particular, compared to the known approaches:
- - Minimierung des Einschaltwiderstandes und- minimization of the on-resistance and
- - Maximierung der Durchbruchsfestigkeit durch Reduzie rung der Ladungsträgerkonzentration am pn-Übergang.- Maximizing the breakthrough strength through reduction charge carrier concentration at the pn junction.
In den Unteransprüchen finden sich vorteilhafte Weiter bildungen und Verbesserungen des in Anspruch 1 angegebe nen Halbleiterbauelements. Advantageous Further can be found in the subclaims educations and improvements of the specified in claim 1 NEN semiconductor device.
Gemäß einer bevorzugten Weiterbildung weist das Halblei terbauelement auf: ein erstes Dotierungsgebiet von einem ersten Leitungstyp, welches eine Vorderseite und eine Rückseite aufweist; eine vorderseitig in dem ersten Do tierungsgebiet eingebrachte erste Wanne vom zweiten Lei tungstyp; mindestens eine in der ersten Wanne beabstandet von deren Rand eingebrachte zweite Wanne vom ersten Lei tungstyp; einen mit der zweiten Wanne verbundenen ersten Anschluß als erste Hauptelektrode; einen zwischen der zweiten Wanne und dem Rand der ersten Wanne liegenden Ka nalbereich; einen rückseitig vom ersten Dotierungsgebiet vorgesehen Anschlußbereich vom ersten Leitungstyp; und einen mit dem Anschlußbereich verbundenen zweiten An schluß als zweite Hauptelektrode.According to a preferred development, the semi-lead has on: a first doping region of one first line type, which is a front and a Has back; one on the front in the first Thursday first trough from the second lei processing type; spaced at least one in the first tub from the edge inserted second tub of the first lei processing type; a first connected to the second tub Connection as the first main electrode; one between the second tub and the edge of the first tub Ka nalbereich; one on the back of the first doping region provided connection area of the first line type; and a second connected to the connection area finally as the second main electrode.
Gemäß einer weiteren bevorzugten Weiterbildung weist das erste Dotierungsgebiet beabstandet von der ersten Wanne mindestens einen vertikalen Graben in der Verlängerung der Richtung des Kanalbereichs; ist der Graben mit einem leitenden Material aufgefüllt, welches über einen dritten Anschluß an das Potential der ersten vorderseitigen Haupt elektrode angeschlossen ist; und ist das leitende Mate rial gegenüber dem ersten Dotierungsgebiet elektrisch isoliert. Auch hier empfiehlt sich entweder ein ringför miger Graben oder zwei oder mehr separate Gräben.According to a further preferred development, the first doping region spaced from the first well at least one vertical trench in the extension the direction of the channel area; is the ditch with one filled with conductive material, which over a third Connection to the potential of the first front main electrode is connected; and is the leading mate rial electrically compared to the first doping region isolated. Here too, a ringför is recommended trench or two or more separate trenches.
Gemäß einer weiteren bevorzugten Weiterbildung sind die Wände des Grabens mit einem Dielektrikum zur elektrischen Isolation ausgekleidet.According to a further preferred development, the Walls of the trench with a dielectric for electrical Insulation lined.
Gemäß einer weiteren bevorzugten Weiterbildung weist der Graben einen Hohlraum an der Wand zur elektrischen Isola tion auf.According to a further preferred development, the Dig a cavity on the wall to the electrical isola tion on.
Gemäß einer weiteren bevorzugten Weiterbildung sind zwei zweite Wannen vom ersten Leitungstyp in der ersten Wanne beabstandet von deren Rand eingebracht sind. Entsprechend weist das erste Dotierungsgebiet beabstandet von der er sten Wanne zwei entsprechende vertikale Gräben auf.According to a further preferred development, there are two second tubs of the first conduction type in the first tub spaced from the edge are introduced. Corresponding has the first doping region spaced from it trough two corresponding vertical trenches.
Gemäß einer weiteren bevorzugten Weiterbildung weisen die zweiten Wannen einen gemeinsamen ersten Anschluß auf, der mit dem jeweiligen dritten Anschluß des betreffenden Gra bens verbunden ist.According to a further preferred development, the second tubs on a common first connection, the with the respective third connection of the Gra bens is connected.
Gemäß einer weiteren bevorzugten Weiterbildung ist der Anschlußbereich in einem Wafersubstrat vorgesehen, und der erste Dotierungsbereich ist darauf epitaktisch aufge bracht.According to a further preferred development, the Connection area provided in a wafer substrate, and the first doping region is epitaxially applied to it introduced.
Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Leitungstyp n und der zweite Leitungstyp p.According to a further preferred development, the first line type n and the second line type p.
Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Dotierungsbereich zwischen 15 und 25 Mikrometer dick und weist eine Dotierungskonzentration zwischen 1.1015 und 2.1015 cm-3 auf.According to a further preferred development, the first doping region is between 15 and 25 micrometers thick and has a doping concentration between 1.10 15 and 2.10 15 cm -3 .
Gemäß einer weiteren bevorzugten Weiterbildung ist das Grundmaterial Silizium, ist das leitende Material Polysi lizium und ist das Dielektrikum SiO2.According to a further preferred development, the base material is silicon, the conductive material is polysilicon and the dielectric is SiO 2 .
Ausführungsbeispiele der Erfindung sind in den Zeichnun gen dargestellt und in der nachfolgenden Beschreibung nä her erläutert.Embodiments of the invention are in the drawings gene shown and nä in the following description ago explained.
Es zeigen:Show it:
Fig. 1 eine schematische Darstellung eines Halbleiter bauelements als Ausführungsform der vorliegenden Erfindung; und Figure 1 is a schematic representation of a semiconductor device as an embodiment of the present invention. and
Fig. 2 eine schematische Darstellung eines bekannten Halbleiterbauelements. Fig. 2 is a schematic representation of a known semiconductor device.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.In the figures, the same reference symbols designate the same or functionally identical components.
Fig. 1 ist eine schematische Darstellung eines Halblei terbauelements in Form eines vertikalen p-Kanal-DMOS- Transistors als Ausführungsform der vorliegenden Erfin dung. Fig. 1 is a schematic representation of a semiconductor component in the form of a vertical p-channel DMOS transistor as an embodiment of the present inven tion.
Das Halbleiterbauelement gemäß dieser Ausführungsform der Erfindung ist ein vertikaler DMOS-Transistor in Silizium- Technologie.The semiconductor device according to this embodiment of the Invention is a vertical DMOS transistor in silicon Technology.
Es weist ein Wafersubstrat auf, das den Drainanschlußbe reich 60 vom ersten Leitungstyp n+ trägt. Das erste Dotie rungsgebiet 20 vom ersten Leitungstyp n ist epitaktisch auf das Wafersubstrat aufgebracht. Vorderseitig in das erste Dotierungsgebiet 20 durch Diffusion eingebracht ist die erste Wanne 30 vom zweiten Leitungstyp p.It has a wafer substrate which carries the drain connection region 60 of the first conductivity type n + . The first doping region 20 of the first conductivity type n is epitaxially applied to the wafer substrate. The first well 30 of the second conductivity type p is introduced on the front side into the first doping region 20 by diffusion.
Zwei zweite Wannen 40a, 40b vom ersten Leitungstyp n+ sind in der ersten Wanne 30 beabstandet von deren Rand einge bracht. Sie weisen eine längliche Geometrie (Streifen form) auf. Zwischen der jeweiligen zweiten Wanne 40a, 40b und dem Rand der ersten Wanne 30 liegt ein jeweiliger Ka nalbereich 45a, 45b, und isoliert über dem Kanalbereich 45a, 45b ist eine jeweilige Gatestruktur 50a, 50b mit ei nem Gateanschluß G vorgesehen.Two second tubs 40 a, 40 b of the first conductivity type n + are placed in the first tub 30 spaced from the edge thereof. They have an elongated geometry (stripe shape). Between the respective second trough 40 a, 40 b and the edge of the first trough 30 there is a respective channel region 45 a, 45 b, and isolated over the channel region 45 a, 45 b is a respective gate structure 50 a, 50 b with one Gate terminal G is provided.
Das erste Dotierungsgebiet 20 weist beabstandet von der ersten Wanne 30 zwei entsprechende vertikale Gräben 70a, 70b in Verlängerung der Richtung des Kanalbereichs 45a, 45b auf. Der jeweilige Graben 70a, 70b ist mit einem lei tenden Material 90a, 90b - hier Polysilizium - aufge füllt, welches über einen dritten Anschluß 100a, 100b mit einem gemeinsamen Anschluß S der zweiten Wannen 40a, 40b verbunden ist.The first doping region 20 has two corresponding vertical trenches 70 a, 70 b spaced from the first well 30 in an extension of the direction of the channel region 45 a, 45 b. The respective trench 70 a, 70 b is filled with a conductive material 90 a, 90 b - here polysilicon - which is connected via a third connection 100 a, 100 b to a common connection S of the second tubs 40 a, 40 b is.
Die Wände des jeweiligen Grabens 70a, 70b sind mit einem Dielektrikum 80a, 80b - hier SiO2 - ausgekleidet, so daß das leitende Material 90a, 90b gegenüber dem ersten Do tierungsgebiet 20 elektrisch isoliert ist.The walls of the respective trench 70 a, 70 b are lined with a dielectric 80 a, 80 b - here SiO 2 - so that the conductive material 90 a, 90 b is electrically insulated from the first region 20 .
Die nachstehende Tabelle 1 zeigt mögliche Parameterkombi nationen für die Halbleiterstruktur nach dieser Ausfüh rungsform.Table 1 below shows possible parameter combinations nations for the semiconductor structure according to this embodiment insurance form.
In Tabelle 1 bezeichnen "ideal" einen idealen Transistor ohne Trench, "real" einen realen Transistor ohne Trench, A1 eine erste Variante und A2 eine zweite Variante.In Table 1, "ideal" denotes an ideal transistor without trench, "real" a real transistor without trench, A1 a first variant and A2 a second variant.
nepi ist die Dotierung des epitaktisch aufgebrachten er sten Doterierungsbereichs in cm-3, depi die Dicke des epi taktisch aufgebrachten ersten Doterierungsbereichs in Mi krometern, dox die Dicke des Dielektrikums in den Gräben in Mikrometern, d der Grabenabstand in Mikrometern, VBR die Durchbruchspannung in Volt, VT die Schwellspannung in Volt, l die Kanallänge in Mikrometern sowie R1 = Ron.A.(VT + 3 Volt) sowie R2 = Ron.A.(VT + 8 Volt) ein Maß für den Einschaltwiderstand in Ωmm2, wobei Ron der Einschaltwider stand an sich und A die Zellfläche ist. n epi is the doping of the epitaxially applied first doping region in cm -3 , d epi is the thickness of the epitaxially applied first doping region in micrometers, d ox is the thickness of the dielectric in the trenches in micrometers, d the trench spacing in micrometers, V BR the breakdown voltage in volts, V T the threshold voltage in volts, l the channel length in micrometers and R1 = R on .A. (V T + 3 volts) and R2 = R on .A. (V T + 8 volts) a measure of the on resistance in Ωmm 2 , where R on was the on resistance per se and A is the cell area.
Aus der Tabelle 1 geht klar hervor, daß eine höhere Durchbruchspannung mit erhöhter Dotierung und geringerer Dicke des epitaktisch aufgebrachten ersten Doterierungs bereichs 20 durch die Trenchelektroden möglich ist und dabei der Einschaltwiderstand um einen Faktor 2 verbes sert ist.From Table 1 it is clear that a higher breakdown voltage with increased doping and smaller thickness of the epitaxially applied first doping region 20 by the trench electrodes is possible and the on-resistance is improved by a factor of 2.
Obwohl die vorliegende Erfindung vorstehend anhand bevor zugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.Although the present invention has been described above drafted embodiments has been described, it is not limited to this, but in a variety of ways and Modifiable.
Auch kann das erfindungsgemäße Halbleiterbauelement Teil einer Thyristorstruktur oder sonstigen komplizierteren Bauelementstruktur sein und ist nicht auf den erläuterten vertikalen DMOS-Transistor beschränkt.The semiconductor component according to the invention can also be part a thyristor structure or other more complicated Be component structure and is not on the explained vertical DMOS transistor limited.
Obwohl beim obigen Beispiel die Sourcegebiete und die Gräben streifenförmig sind, können diese selbstverständ lich auch ringförmig, zellenförmig o. ä. sein. Although in the example above the source areas and the Trenches are strip-shaped, these can be taken for granted Lich also be ring-shaped, cellular or the like.
22
, .
2020
erster Dotierungsbereich
first doping region
33
zweiter Dotierungsbereich
second doping region
3030
erste Wanne
first tub
44
a, a,
44
b; b;
4040
a, a,
4040
b zweite Wanne
b second tub
4545
a, a,
4545
b; b;
55
a, a,
55
b Kanalbereich
b Channel area
5050
a, a,
5050
b Gatestruktur
b Gate structure
66
, .
6060
rückseitiger Anschlußbereich
rear connection area
77
a, a,
77
b; b;
7070
a, a,
7070
b Gräben
b trenches
88th
a, a,
88th
b; b;
8080
a, a,
8080
b Dielektrikum
b dielectric
99
a, a,
99
b; b;
9090
a, a,
9090
b leitendes Füllmaterial
b conductive filler
1010
a, a,
1010
b; b;
100100
a, a,
100100
b Anschluß zum Füllmaterial
D, S, G Drain, Source, Gate
d Abstand von Grabenmitte zu Grabenmit
te, Zellraster
b Connection to the filling material
D, S, G drain, source, gate
d Distance from center of trench to center of trench, cell grid
Claims (11)
einer planaren Leistungsschalterzelle, welche eine erste vorderseitige Hauptelektrode (S), einen lateralen Kanal bereich (45a, 45b) mit einer darüber angeordneten Ga testruktur (50a, 50b) und eine zweite rückseitige Haupt elektrode (D) aufweist; und
einer vertikalen Grabenelektrode (90a, b) in Verlängerung der Richtung des Kanalbereichs (45a, 45b);
dadurch gekennzeichnet, daß
die vertikale Grabenelektrode (90a, b) an das Potential der ersten vorderseitigen Hauptelektrode (S) angeschlos sen ist.1. Semiconductor component with:
a planar circuit breaker cell, which has a first front main electrode (S), a lateral channel area ( 45 a, 45 b) with a gate structure arranged above it ( 50 a, 50 b) and a second rear main electrode (D); and
a vertical trench electrode ( 90 a, b) extending the direction of the channel region ( 45 a, 45 b);
characterized in that
the vertical trench electrode ( 90 a, b) to the potential of the first front main electrode (S) is ruled out.
ein erstes Dotierungsgebiet (20) von einem ersten Lei tungstyp (n), welches eine Vorderseite und eine Rückseite aufweist;
eine vorderseitig in dem ersten Dotierungsgebiet (20) eingebrachten ersten Wanne (30) vom zweiten Leitungstyp (p);
mindestens eine in der ersten Wanne (30) beabstandet von deren Rand eingebrachten zweiten Wanne (40a, 40b) vom er sten Leitungstyp (n+);
eine mit der zweiten Wanne (40a, 40b) verbundenen ersten Anschluß (S) als erste Hauptelektrode;
einen zwischen der zweiten Wanne (40a, 40b) und dem Rand der ersten Wanne (30) liegenden Kanalbereich (45a, 45b);
einen rückseitig vom ersten Dotierungsgebiet (20) vorge sehen Anschlußbereich (60) vom ersten Leitungstyp (n+); und
einen mit dem Anschlußbereich (60) verbundenen zweiten Anschluß (D) als zweite Hauptelektrode.2. Semiconductor component according to claim 1, characterized by
a first doping region ( 20 ) of a first line type (s), which has a front side and a rear side;
a first well ( 30 ) of the second conductivity type (p) which is introduced on the front side into the first doping region ( 20 );
at least one in the first tub ( 30 ) spaced from the edge of the second tub ( 40 a, 40 b) of the most conductive type (n + );
one with the second trough ( 40 a, 40 b) connected to the first terminal (S) as the first main electrode;
a channel region ( 45 a, 45 b) between the second tub ( 40 a, 40 b) and the edge of the first tub ( 30 );
a back of the first doping region ( 20 ) provided see connection area ( 60 ) of the first conductivity type (n + ); and
a second connection (D) connected to the connection area ( 60 ) as the second main electrode.
das erste Dotierungsgebiet (20) beabstandet von der er sten Wanne (30) mindestens einen vertikalen Graben (70a, 70b) in der Verlängerung der Richtung des Kanalbereichs (45a, 45b) aufweist;
der Graben (70a, 70b) mit einem leitenden Material (90a, 90b) aufgefüllt ist, welches über einen dritten Anschluß (100a, 100b) an das Potential der ersten vorderseitigen Hauptelektrode (S) angeschlossen ist; und
das leitende Material (90a, 90b) gegenüber dem ersten Do tierungsgebiet (20) elektrisch isoliert ist.3. A semiconductor device according to claim 2, characterized in that
the first doping region ( 20 ) at a distance from the first well ( 30 ) has at least one vertical trench ( 70 a, 70 b) in the extension of the direction of the channel region ( 45 a, 45 b);
the trench ( 70 a, 70 b) is filled with a conductive material ( 90 a, 90 b) which is connected via a third connection ( 100 a, 100 b) to the potential of the first front main electrode (S); and
the conductive material ( 90 a, 90 b) is electrically insulated from the first doping region ( 20 ).
zwei zweite Wannen (40a, 40b) vom ersten Leitungstyp (n+) in der ersten Wanne (30) beabstandet von deren Rand ein gebracht sind; und
das erste Dotierungsgebiet (20) beabstandet von der er sten Wanne (30) zwei entsprechende vertikale Gräben (70a, 70b) aufweist.6. Semiconductor component according to one of claims 2 to 5, characterized in that
two second tubs ( 40 a, 40 b) of the first conduction type (n + ) in the first tub ( 30 ) spaced from the edge of which are brought; and
the first doping region ( 20 ) at a distance from the first trough ( 30 ) has two corresponding vertical trenches ( 70 a, 70 b).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10007415A DE10007415C2 (en) | 2000-02-18 | 2000-02-18 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10007415A DE10007415C2 (en) | 2000-02-18 | 2000-02-18 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE10007415A1 DE10007415A1 (en) | 2001-09-06 |
| DE10007415C2 true DE10007415C2 (en) | 2002-01-24 |
Family
ID=7631419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10007415A Expired - Fee Related DE10007415C2 (en) | 2000-02-18 | 2000-02-18 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE10007415C2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581342B2 (en) | 2008-06-20 | 2013-11-12 | Infineon Technologies Austria Ag | Semiconductor device with field electrode and method |
| US9577080B2 (en) | 2014-06-09 | 2017-02-21 | Infineon Technologies Ag | Power semiconductor device |
| US9818827B2 (en) | 2015-04-08 | 2017-11-14 | Infineon Technologies Austria Ag | Field plate trench semiconductor device with planar gate |
| US9917159B2 (en) | 2015-03-30 | 2018-03-13 | Infineon Technologies Austria Ag | Semiconductor device comprising planar gate and trench field electrode structure |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4528460B2 (en) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | Semiconductor element |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| GB0326030D0 (en) | 2003-11-06 | 2003-12-10 | Koninkl Philips Electronics Nv | Insulated gate field effect transistor |
| US7615847B2 (en) | 2007-03-23 | 2009-11-10 | Infineon Technologies Austria Ag | Method for producing a semiconductor component |
| DE102007014038B4 (en) | 2007-03-23 | 2015-02-12 | Infineon Technologies Austria Ag | Method for producing a semiconductor component |
| DE102007018631B4 (en) | 2007-04-19 | 2009-01-22 | Infineon Technologies Austria Ag | Semiconductor device with compensation zones and discharge structures for the compensation zones |
| DE102007061191B4 (en) | 2007-12-17 | 2012-04-05 | Infineon Technologies Austria Ag | Semiconductor device with a semiconductor body |
| US8044459B2 (en) | 2008-11-10 | 2011-10-25 | Infineon Technologies Austria Ag | Semiconductor device with trench field plate including first and second semiconductor materials |
| US8198678B2 (en) | 2009-12-09 | 2012-06-12 | Infineon Technologies Austria Ag | Semiconductor device with improved on-resistance |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3240162A1 (en) * | 1982-01-04 | 1983-07-14 | General Electric Co., Schenectady, N.Y. | Self-adjusted power MOSFET with integral source-base short circuit and method for the manufacture thereof |
| US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US5326711A (en) * | 1993-01-04 | 1994-07-05 | Texas Instruments Incorporated | High performance high voltage vertical transistor and method of fabrication |
-
2000
- 2000-02-18 DE DE10007415A patent/DE10007415C2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3240162A1 (en) * | 1982-01-04 | 1983-07-14 | General Electric Co., Schenectady, N.Y. | Self-adjusted power MOSFET with integral source-base short circuit and method for the manufacture thereof |
| US4941026A (en) * | 1986-12-05 | 1990-07-10 | General Electric Company | Semiconductor devices exhibiting minimum on-resistance |
| US5326711A (en) * | 1993-01-04 | 1994-07-05 | Texas Instruments Incorporated | High performance high voltage vertical transistor and method of fabrication |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8581342B2 (en) | 2008-06-20 | 2013-11-12 | Infineon Technologies Austria Ag | Semiconductor device with field electrode and method |
| US9577080B2 (en) | 2014-06-09 | 2017-02-21 | Infineon Technologies Ag | Power semiconductor device |
| US9917159B2 (en) | 2015-03-30 | 2018-03-13 | Infineon Technologies Austria Ag | Semiconductor device comprising planar gate and trench field electrode structure |
| US9818827B2 (en) | 2015-04-08 | 2017-11-14 | Infineon Technologies Austria Ag | Field plate trench semiconductor device with planar gate |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10007415A1 (en) | 2001-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19539541B4 (en) | Lateral trench MISFET and process for its preparation | |
| DE102014117780B4 (en) | Semiconductor device with a trench electrode and method of manufacture | |
| DE102013224134B4 (en) | Semiconductor component and method for its production | |
| DE60222099T2 (en) | SEMICONDUCTOR ARRANGEMENTS WITH FIELD FORMING AREAS | |
| DE112014000679B4 (en) | Insulating layer silicon carbide semiconductor device and process for its production | |
| DE102005052734B4 (en) | Semiconductor structure, method for operating a semiconductor structure and method for producing a semiconductor structure | |
| DE69621200T2 (en) | BY GRIP FIELD EFFECT TRANSISTOR | |
| DE19848828C2 (en) | Semiconductor device with low forward voltage and high blocking capability | |
| DE60222751T2 (en) | FIELD EFFECT TRANSISTOR STRUCTURE AND MANUFACTURING METHOD | |
| DE10350684B4 (en) | Method for producing a power transistor arrangement and power transistor arrangement produced by this method | |
| DE69316256T2 (en) | High voltage structure with oxide insulated source and RESURF drift zone in solid silicon | |
| DE10007415C2 (en) | Semiconductor device | |
| DE102014107325A1 (en) | Semiconductor device | |
| EP0888639A1 (en) | Field effect-controlled semiconductor component | |
| DE102019129537A1 (en) | SIC PERFORMANCE SEMICONDUCTOR DEVICE WITH INTEGRATED SCHOTTKY TRANSITION | |
| DE112005001434B4 (en) | MOS gate-connected power semiconductor device with source field electrode | |
| DE102014019915B3 (en) | IGBT with reduced reverse capacitance | |
| DE2903534A1 (en) | FIELD EFFECT TRANSISTOR | |
| DE102014113746B4 (en) | TRANSISTOR COMPONENT WITH A FIELD ELECTRODE | |
| DE102013216011B4 (en) | semiconductor devices | |
| DE102010030179A1 (en) | Semiconductor device with an amorphous channel control layer | |
| DE10229146A1 (en) | Lateral superjunction semiconductor device | |
| DE102019108062B4 (en) | SILICON CARBIDE DEVICE WITH TRENCH GATE STRUCTURE AND MANUFACTURING METHOD | |
| DE102005048447B4 (en) | Semiconductor power device with charge compensation structure and method of making the same | |
| DE69317004T2 (en) | High voltage structure with oxide insulated source and RESURF drift zone in solid silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |