CN208722925U - 一种显示器件的封装结构、显示装置 - Google Patents

Abstract

本实用新型公开一种显示器件的封装结构、显示装置，涉及封装技术领域，为解决现有的封装结构中，封装层容易成为电荷俘获的中心，从而导致对显示器件的工作电压和正常显示产生影响的问题。所述显示器件的封装结构包括：衬底基板和设置在所述衬底基板表面的显示器件，所述显示器件上覆盖有封装层，所述封装层包括沿远离所述显示器件至靠近所述显示器件的方向依次层叠设置的第二无机层、有机层和能够降低电荷捕获量的第一无机层。本实用新型提供的显示器件的封装结构用于实现自发光显示。

Description

一种显示器件的封装结构、显示装置

技术领域

本实用新型涉及封装技术领域，尤其涉及一种显示器件的封装结构、显示装置。

背景技术

随着显示技术的不断发展，显示器件的应用越来越广泛，为了延长显示器件的使用寿命，目前显示器件的封装问题逐渐受到人们的关注。以有机发光二极管(英文：Organiclight emitting diode，以下简称OLED)显示器件的封装为例，现有技术中一般采用薄膜封装工艺对OLED显示器件进行薄膜封装，这种薄膜封装工艺是一种在OLED显示器件的表面生长封装薄膜的工艺，采用薄膜封装工艺对OLED显示器件进行封装，不仅能够实现良好的封装效果，而且形成的封装层较薄，有利于OLED显示器件的薄型化。

但是现有技术中在采用薄膜封装技术对显示器件进行封装时，与显示器件直接接触的封装薄膜存在具有较高的正电荷和负电荷的缺陷，容易对OLED显示器件中的发光单元中的载流子进行捕获，成为电荷俘获的中心，从而导致对显示器件的工作电压和正常显示产生影响。

实用新型内容

本实用新型的目的在于提供一种显示器件的封装结构、显示装置，用于解决现有的封装结构中，封装层容易成为电荷俘获的中心，从而导致对显示器件的工作电压和正常显示产生影响的问题。

为了实现上述目的，本实用新型提供如下技术方案：

本实用新型的第一方面提供一种显示器件的封装结构，包括：衬底基板和设置在所述衬底基板表面的显示器件，所述显示器件上覆盖有封装层，所述封装层包括沿远离所述显示器件至靠近所述显示器件的方向依次层叠设置的第二无机层、有机层和能够降低电荷捕获量的第一无机层。

进一步地，所述第一无机层为氧元素的原子百分比大于15％的氮氧化物层。

进一步地，所述第一无机层的厚度小于1μm，所述有机层的厚度在1μm～20μm之间，和/或，所述第二无机层的厚度小于1μm。

进一步地，所述封装层还包括设置在所述第一无机层和所述有机层之间的有机缓冲层，所述有机缓冲层的厚度在0.1μm～0.3μm之间。

进一步地，所述封装结构还包括阻挡层，所述阻挡层覆盖所述封装层。

进一步地，所述第一无机层包括氮氧化硅层。

进一步地，所述有机层包括环氧树脂层。

进一步地，所述第二无机层包括以下至少一种：氮化硅层、二氧化硅层、氮氧化硅层、氧化铝层。

进一步地，所述显示器件包括：

设置在所述衬底基板上的薄膜晶体管阵列层；

设置在所述薄膜晶体管阵列层背向所述衬底基板的一侧的发光单元；

覆盖所述发光单元的保护层。

基于上述显示器件的封装结构的技术方案，本发明的第二方面提供一种显示装置，包括上述显示器件的封装结构。

本实用新型提供的技术方案中，覆盖在显示器件上的封装层包括沿远离显示器件至靠近显示器件的方向依次层叠设置的第二无机层、有机层和能够降低电荷捕获量的第一无机层，由于第一无机层与显示器件接触，且第一无机层能够降低对电荷的捕获量，因此，本实用新型提供的技术方案能够更好的降低封装层对显示器件中的电荷的捕获量，从而更好的保证了显示器件的工作电压和正常显示。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：

图1为本实用新型实施例提供的显示器件的封装结构的示意图；

图2A～2H为本实用新型实施例提供的薄膜晶体管阵列层的制作流程图。

附图标记：

1-衬底基板， 2-缓冲层，

3-多晶硅存储电容， 4-多晶硅有源层，

5-光刻胶， 6-栅极绝缘层，

7-栅极， 8-层间绝缘层，

9-源电极， 10-漏电极，

11-钝化层， 12-像素电极，

13-像素定义层， 15-源电极接触孔，

16-漏电极接触孔， 17-过孔，

18-有机平坦化层， 19-显示器件，

191-薄膜晶体管阵列层， 192-发光单元，

20-第一无机层， 21-有机层，

22-第二无机层。

具体实施方式

为了进一步说明本实用新型实施例提供的显示器件的封装结构、显示装置，下面结合说明书附图进行详细描述。

请参阅图1，本实用新型实施例提供一种显示器件的封装结构，包括：衬底基板1和设置在衬底基板1表面的显示器件19，显示器件19上覆盖有封装层，封装层包括沿远离显示器件19至靠近显示器件19的方向依次层叠设置的第二无机层22、有机层21和能够降低电荷捕获量的第一无机层20。

具体地，上述封装结构的具体制作过程如下：采用化学气相沉积法(英文：PlasmaEnhanced Chemical Vapor Deposition，以下简称PECVD)，或者原子层沉积法(英文：Atomic layer deposition，以下简称ALD)在显示器件19上形成第一无机层20，该第一无机层20对电荷的捕获能力较低，能够降低对显示器件中的电荷捕获量；然后采用高分子单体沉积法(Vitex)，或者喷墨打印方式(英文：Ink Jet Printing，以下简称IJP)在第一无机层20上形成有机层21，或者采用PECVD形成杂化有机层；最后可继续采用化学气相沉积法(英文：Plasma Enhanced Chemical Vapor Deposition，以下简称PECVD)，或者原子层沉积法(英文：Atomic layer deposition，以下简称ALD)在有机层21上形成第二无机层22。值得注意，采用上述方法制作覆盖显示器件19的封装层，所形成的有机层21和无机层均能够实现高效的阻水阻氧要求。

根据上述封装结构的具体结构和制作过程可知，本实用新型实施例提供的显示器件的封装结构中，覆盖在显示器件19上的封装层包括沿远离显示器件19至靠近显示器件19的方向依次层叠设置的第二无机层22、有机层21和能够降低电荷捕获量的第一无机层20，由于第一无机层20与显示器件19接触，且第一无机层20能够降低对电荷的捕获量，因此，本实用新型实施例提供的封装结构能够更好的降低封装层对显示器件中的电荷的捕获量，从而更好的保证了显示器件的工作电压和正常显示。

在一些实施例中，上述第一无机层20为氧元素的原子百分比大于15％的氮氧化物层。

具体地，由于氮化硅在阻止氧、钠、硼等杂质元素和水的扩散方面很强，因此现有技术中在对显示器件19进行封装时，与显示器件19接触的无机层大多采用氮化硅来制作，然而氮化硅中硅悬空键的存在，以及其随氮含量增加而增加的特点，会导致制作的氮化硅薄膜在一定条件下表现出很高的介电常数和拉应力，而且富氮(SiNx)薄膜具有含有很高的正电荷和负电荷的缺陷，成为电荷俘获的中心，不利于直接与显示器件19接触。

本实用新型实施例设置第一无机层20为氧元素的原子百分比大于15％的氮氧化物层，使得第一无机层20中氧元素具有较高的含量，从而有效降低了第一无机层20中其它元素的含量。更详细地说，当采用氮氧化硅制作第一无机薄膜时，设置其中氧元素的原子百分比大于15％，能够使得第一无机薄膜中的硅元素和氮元素的含量均降低，从而克服了由于硅元素和氮元素的含量较多导致的上述缺陷，更好的保证了显示器件19的工作电压和正常显示。

进一步地，上述实施例提供的封装层中，第一无机层20、有机层21和第二无机层22的厚度可根据实际需要设置，在一些实施例中，第一无机层20的厚度小于1μm，有机层21的厚度在1μm～20μm之间，和/或，第二无机层22的厚度小于1μm。

具体地，设置上述第一无机层20、有机层21和第二无机层22为上述厚度，不仅保证了各层均能够实现高效的阻水阻氧效果，而且还将封装层的整体厚度限制在较薄的范围内，即在保证了封装效果的同时，更有利于显示器件19的封装结构的薄型化。

进一步地，上述实施例提供的封装层还包括设置在第一无机层20和有机层21之间的有机缓冲层，有机缓冲层的厚度在0.1μm～0.3μm之间。

具体地，可采用PECVD方法沉积形成有机缓冲层，并将该有机缓冲层的厚度形成在0.1μm～0.3μm之间，由于该有机缓冲层的厚度较薄，因此沉积时间更短，而且相比于较厚的有机层21更有利于缩小有机层21和无机层界面的差异性。而且，由于该有机缓冲层采用PECVD方法结合具有特定开口的掩膜板进行沉积，因此制作较薄的有机缓冲层更有利于后续的掩膜清洗操作。

值得注意的是，在制作上述有机缓冲层时，该有机缓冲层可与第一无机层20在同一个工艺腔室内完成，即采用相同的工艺流程，这样能够减少基板传输和对位的时间，而且制作无机层和有机缓冲层的工艺连续，能够降低第一无机层20和有机层21中间界面的不良缺陷，得到更加优质的第一无机层20和有机缓冲层。

另外，上述有机缓冲层的制作材料多种多样，示例性的，选用等离子体聚合PP-六甲基二甲硅醚(HMDSO)制作有机缓冲层，在对有机缓冲层进行固化时，可向工艺腔室内通入等离子体(例如：含氧等离子体、含氟等离子体等)对有机缓冲层进行固化，以实现对有机缓冲层表面特性的精确及时控制。

需要说明，上述有机缓冲层的固化过程可在PECVD腔室中进行，也可在制作有机层21的IJP工艺的前处理腔室进行，考虑到有机层21与有机缓冲层工艺时间间隔，以及接触角特性会随时间而变化等因素，可根据产线设备状况进行选择，若时间间隔短，缓冲有机层21的固化可置于PECVD腔室中；若时间间隔长，缓冲有机层21的固化可置于IJP工艺前处理腔室中，从而确保良好的接触角特性。

另外，为了更好地控制制作的有机缓冲层的墨水边缘不齐整、流淌等现象，可以在有机缓冲层固化时分区进行浓度不等的等离子固化；例如，所述有机缓冲层的边缘区域通入的等离子体的浓度低于中心区域通入的等离子体的浓度；或者，可以在有机缓冲层固化时分区通入不同的等离子体；例如，在有机缓冲层的中心区域通入含氧等离子体，在边缘区域通入含氟等离子体。

进一步地，为了更好的保证对显示器件19的封装效果，上述实施例提供的显示器件19的封装结构还包括阻挡层，该阻挡层覆盖封装层。

具体地，为了进一步提升显示器件19的封装效果，在制作完封装层后，可继续在封装层上制作阻挡层，并使得该阻挡层覆盖封装层，从而将显示器件19与外界更好的阻隔，实现对整个显示器件19更好的封装效果。上述阻挡层可采用聚对苯二甲酸乙二酸酯(PET)、聚萘二甲酸乙二酸酯(PEN)等柔性材料制作。

进一步地，上述第一无机层20、有机层21和第二无机层22所采用的材料均多种多样，下面对各层所采用的材料进行简单介绍。

上述第一无机层20可包括氮氧化硅层，即采用氮氧化硅制作。

上述有机层21可包括环氧树脂层，即采用环氧树脂类有机材料制作，在采用该环氧树脂类有机材料制作有机层21时，该有机层21的固化优选加热和可见光照射方式进行。值得注意，在制作封装层时，也可以不制作有机缓冲层，即在完成第一无机层20的制作后，直接采用环氧树脂类有机材料，通过喷墨打印工艺在第一无机层20上制作有机层21。

上述第二无机层22可包括以下至少一种：氮化硅层、二氧化硅层、氮氧化硅层、氧化铝层。即采用氮化硅、二氧化硅、氮氧化硅和/或氧化铝材料制作，具体制作工艺可采用PECVD方式沉积形成。

值得注意，当第一无机层20和第二无机层22均采用氮氧化硅制作时，由于第一无机层20与显示器件19接触，因此，其中的氧元素的原子百分比应大于15％，而第二无机层22因为与显示器件19距离较远，其中的氧元素的含量可不做具体要求。示例性的，在第一无机层20中，氧元素的原子百分比为18％，氮元素的原子百分比为32％，硅元素的原子百分比为50％；在第二无机层22中，氧元素的原子百分比为5％，氮元素的质原子百分比为40％，硅元素的原子百分比为55％。

另外，上述第一无机层20(TFE1)、有机层21(TFE2)和第二无机层22(TFE3)的厚度也可以根据实际需要设置，示例性的，见下方表1。

表1

进一步地，请继续参阅图1，上述实施例提供的显示器件19可具体包括：

设置在衬底基板1上的薄膜晶体管阵列层191；

设置在薄膜晶体管阵列层191背向衬底基板1的一侧的发光单元192；

覆盖发光单元192的保护层(图中未示出)。

具体地，上述衬底基板1可选为玻璃基板或柔性基板，在衬底基板1上制作的薄膜晶体管阵列层191包括薄膜晶体管阵列和各种控制电路。上述发光单元192可包括阳极、呈阵列分布的R、G、B发光层、阴极，该发光单元192可采用蒸镀的方式制作。上述保护层同样可采用蒸镀方式制作，优选能够吸收紫外光的有机物质制作；该保护层主要用于减弱制作封装层过程中对发光单元产生的等离子损伤以及紫外线光对发光单元的影响。

在衬底基板上制作薄膜晶体管阵列层191后，即形成为阵列基板，该阵列基板可具体为低温多晶硅薄膜场效应晶体管阵列基板，这种低温多晶硅薄膜场效应晶体管阵列基板的制备工艺中，一般需要8～9道掩模工序，下面参见附图2A～图2H，对低温多晶硅薄膜场效应晶体管阵列基板的制备工艺进行说明。需要说明，低温多晶硅薄膜场效应晶体管阵列基板中包括的低温多晶硅薄膜场效应晶体管一般形成在显示区域内，该显示区域内一般还包括呈阵列分布的多条数据线和多条栅线。

如图2A所示，通过PECVD方法在整个衬底基板1上依次沉积形成氮化硅薄膜和二氧化硅薄膜，形成由氮化硅和二氧化硅构成的缓冲层2；接着通过PECVD方法或者其它化学或物理气相沉积方法在缓冲层2上形成非晶硅薄膜，通过激光退火(ELA)或者固相结晶(SPC)方法，使得非晶硅结晶成为多晶硅薄膜；然后采用传统掩模工艺在多晶硅薄膜上形成光刻胶层的图案，以光刻胶层为刻蚀阻挡层，通过等离子体刻蚀没有被光刻胶层保护的多晶硅薄膜，形成多晶硅有源层4和多晶硅存储电容3。利用离子注入工艺对多晶硅有源层4中的晶体管沟道进行低浓度离子掺杂，在多晶硅有源层4中形成薄膜晶体管要求的导电沟道。

如图2B所示，通过掩模工艺在多晶硅有源层4上形成光阻材料组成的光刻胶5，以保护多晶硅有源层4不被离子注入。对没有光刻胶层保护的多晶硅存储电容3进行高浓度离子注入工艺，将多晶硅存储电容3转化为低电阻的掺杂多晶硅薄膜。在图2C～图2G所示的后续工艺过程中，由于只在多晶硅存储电容3上形成栅极绝缘层和栅极金属薄膜构成的电容的第二极板，因此在图2C～图2G中不再显示多晶硅存储电容3后续仅有的一次光刻工艺，即形成电容的第二极板的光刻工艺。

如图2C所示，通过光刻胶剥离工艺去除多晶硅有源层4上的光刻胶5，通过PECVD沉积形成二氧化硅薄膜或二氧化硅与氮化硅的复合薄膜，在多晶硅存储电容3、多晶硅有源层4以及整个缓冲层2上形成栅极绝缘层6。通过磁控溅射等物理气相沉积方法在栅极绝缘层6上沉积一种或者多种低电阻的金属材料薄膜，利用光刻工艺形成栅极7。该栅金属薄膜可以包括Al、Cu、Mo、Ti或铝钕合金(AlNd)等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。使用栅极7作为离子注入阻挡层，对多晶硅有源层4进行离子掺杂，在未被栅极阻挡的多晶硅有源层区域形成低阻抗的源电极和漏极电极接触区。

如图2D所示，在包含栅极7的整个表面，通过PECVD依次沉积二氧化硅薄膜和氮化硅薄膜形成层间绝缘层8，通过掩模和刻蚀工艺刻蚀层间绝缘层8而形成源电极接触孔15和漏电极接触孔16。如图2E所示，使用磁控溅射技术在层间绝缘层8及源电极接触孔15和漏电极接触孔16之上沉积一种或多种低电阻的金属薄膜，通过掩模和刻蚀工艺形成源电极9和漏电极10，源电极9和漏电极10分别通过源电极接触孔15和漏电极接触孔16与多晶硅有源层4形成欧姆接触。使用快速热退火或热处理炉退火，激活多晶硅有源层4中掺杂的离子，在栅极7之下的多晶硅有源层4中形成有效的导电沟道。值得注意，上述用于形成源电极9和漏电极10的金属薄膜可以是Al、Cu、Mo、Ti或AlNd等单层金属薄膜，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。

如图2F所示，通过PECVD在包含源电极9和漏电极10的整个表面沉积一层氮化硅薄膜，通过掩模和刻蚀工艺形成包含过孔17的钝化层11。使用快速热退火或热处理炉退火进行氢化工艺，修复多晶硅有源层4内部和界面的缺陷。再一次通过掩模工艺，在钝化层11之上形成具有与过孔17相同的过孔的有机平坦化层18，填充器件表面的低凹形成平坦表面。

如图2G所示，使用磁控溅射在有机平坦化层18和过孔17之上沉积一层透明导电薄膜，通过光刻工艺刻蚀该透明导电薄膜，在过孔17及部分有机平坦化层18之上形成像素区域的像素电极12，然后在有机平坦化层18及像素电极12上涂覆一层与有机平坦化层18类似的光敏有机材料，通过最后一道掩模工艺暴露出像素电极12的部分区域，形成图2H中所示的像素定义层13，像素定义层13覆盖有机平坦化层18及部分的像素电极12区域。值得注意，上述用于形成像素电极12的透明导电薄膜可以是单层的氧化物导电薄膜，如氧化铟锡(ITO)或氧化铟锌(IZO)等，也可以是ITO/Ag/ITO或IZO/Ag等复合薄膜。

根据上述图2A～图2H的制作过程可知，至少需要8～9道光刻工艺才能够形成图2H所示的低温多晶硅薄膜场效应晶体管阵列基板。

本实用新型实施例还提供了一种显示装置，包括上述实施例提供的显示器件的封装结构。

由于上述实施例提供的显示器件的封装结构能够更好的降低显示器件受到的捕获电荷产生的影响，更好的保证了显示器件的工作电压和正常显示，因此本实用新型实施例提供的显示装置在包括上述显示器件的封装结构时，同样具有上述效果。

除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种显示器件的封装结构，包括：衬底基板和设置在所述衬底基板表面的显示器件，所述显示器件上覆盖有封装层，其特征在于，所述封装层包括沿远离所述显示器件至靠近所述显示器件的方向依次层叠设置的第二无机层、有机层和能够降低电荷捕获量的第一无机层。

2.根据权利要求1所述的显示器件的封装结构，其特征在于，所述第一无机层的厚度小于1μm，所述有机层的厚度在1μm～20μm之间，和/或，所述第二无机层的厚度小于1μm。

3.根据权利要求1所述的显示器件的封装结构，其特征在于，所述封装层还包括设置在所述第一无机层和所述有机层之间的有机缓冲层，所述有机缓冲层的厚度在0.1μm～0.3μm之间。

4.根据权利要求1所述的显示器件的封装结构，其特征在于，所述封装结构还包括阻挡层，所述阻挡层覆盖所述封装层。

5.根据权利要求1所述的显示器件的封装结构，其特征在于，所述第一无机层包括氮氧化硅层。

6.根据权利要求1所述的显示器件的封装结构，其特征在于，所述有机层包括环氧树脂层。

7.根据权利要求1所述的显示器件的封装结构，其特征在于，所述第二无机层包括以下至少一种：氮化硅层、二氧化硅层、氮氧化硅层、氧化铝层。

8.根据权利要求1～7中任一项所述的显示器件的封装结构，其特征在于，所述显示器件包括：

设置在所述衬底基板上的薄膜晶体管阵列层；

设置在所述薄膜晶体管阵列层背向所述衬底基板的一侧的发光单元；

覆盖所述发光单元的保护层。

9.一种显示装置，其特征在于，包括权利要求1～8中任一项所述的显示器件的封装结构。