CN1128406A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1128406A CN1128406A CN95107541A CN95107541A CN1128406A CN 1128406 A CN1128406 A CN 1128406A CN 95107541 A CN95107541 A CN 95107541A CN 95107541 A CN95107541 A CN 95107541A CN 1128406 A CN1128406 A CN 1128406A
- Authority
- CN
- China
- Prior art keywords
- diffusion impervious
- impervious layer
- layer
- dielectric film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 99
- 239000013078 crystal Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000027455 binding Effects 0.000 claims description 5
- 238000009739 binding Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 239000003990 capacitor Substances 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 29
- 239000004411 aluminium Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052697 platinum Inorganic materials 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- -1 titanium tungsten nitride Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明揭示一种半导体器件，该器件的构成包括：形成集成电路的硅基片1，在基片1上形成的第1绝缘膜6，由在第1绝缘膜6上形成的下电极7、有高介电常数的电介质膜8和上电极9组成的电容，覆盖电容且具有各自达到下电极7和上电极9的接触孔13的第2绝缘膜11，在接触孔13的底部与下电极7和上电极9连结的扩散阻挡层17和在其上形成的布线层。在所述接触孔13底部的扩散阻挡层17中形成由粒状晶组成的层状区域。
Description
本发明涉及内部装有采用高介电常数电介质膜的电容的半导体器件及其制造方法。
近几年，随着电子设备的信息处理高速化和低电压工作化，防止电子设备所发电磁辐射造成的噪声成为重大的课题。作为减小这种噪声的手段之一，在半导体集成电路中装入用强电介质膜等高介电常数电介质膜的电容的技术，引入注目。又，还在不断研究利用强电介质膜的磁滞特性，能低电压工作和高速写入一读出的非易失性存储器的实用化。
下面，关于内部装有强电介质膜电容的以往半导体器件，参照附图进行说明。如图1所示，在硅基片1上形成隔离氧化膜2，在由该隔离氧化膜2包围的区域形成由扩散层3、栅绝缘膜4和栅电极5组成的晶体管。然后，形成覆盖该晶体管和隔离氧化膜2的第1绝缘膜6。
在该第1绝缘膜6上形成由下电极7、PZT等强电介质膜8和上电极9组成的电容。下电极7和上电极9，使用对PZT等的金属氧化物化学上稳定的白金。然后，形成覆盖该电容和第1绝缘膜6的第2绝缘膜11。
在第1绝缘膜和第2绝缘膜11上各自形成到达扩散层3的接触孔12和到达下电极7和上电极9的接触孔13。然后，各自独立且有选择地形成通过接触孔12与扩散层3电气相连的铝布线层14和通过接触孔13与下电极7和上电极9电气相连的铝布线层15。但是，若下电极7和上电极9与布线层15直接接触，则后面热处理时铝和白金会起反应，在白金中出现Al2Pt，两者的连结强度显著地降低。为防止这种情况，通常在下电极7和上电极9与布线层15之间形成厚度从50nm到150nm由氮化钛组成的扩散阻挡层17。
布线层14和15形成后的硅片1，因为要使布线层14和扩散层3的界面成为欧姆接触，在含氢的惰性气体中用450℃以上的较高温度，进行热处理。然后，在硅基片1上全面地形成氮化硅等耐湿性优良的材料的保护膜16，以覆盖晶体管和电容。
然而，这种以往的半导体器件，虽然也设置50nm到150nm厚的扩散阻挡层17，但接触孔13的下电极7和上电极9与布线层15之间的连结强度未必充分。因此，在半导体器件的多数接触孔13中有引起导通不良的事情发生，半导体器件的可靠性不能充分地得到确保。
本发明的目的在于提供可靠性优良的半导体器件及其制造方法。
本发明的半导体器件，在包括形成集成电路的基片、在该基片上形成的第1绝缘膜、由该第1绝缘膜上形成的下电极、该下电极上形成的有高介电常数的电介质膜和在该由介质膜上形成的上电极组成的电容、覆盖该电容且有各自到达下电极和上电极的接触孔的第2绝缘膜、至少覆盖该接触孔的内壁且在接触孔的底部与下电极和上电极连结的扩散阻挡层和该扩散阻挡层上形成的布线层等的半导体器件中，在上述扩散阻挡层内设置由粒状结晶组成的层状区域。
这种扩散阻挡层的厚度，从200nm到300nm的范围是令人满意的。又，以第1层和第2层的双层构造为这种扩散阻挡层，以粒状结晶层为第2层是令人满意的。
本发明的半导体器件的制造方法，在包括集成电路形成基片上形成第1绝缘膜的工序、在该第1绝缘膜上形成由下电极和有高介电常数的电介质膜和上电极组成的电容的工序、形成覆盖该电容的第2绝缘膜的工序、在该第2绝缘膜上形成各自到达下电极和上电极的接触孔的工序、至少覆盖接触孔的内壁且在接触孔的底部形成与下电极和上电极连结的扩散阻挡层的工序、在该扩散阻挡层上形成布线层的工序和进行热处理的工序等的制造方法中，用从300℃到420℃的温度范围进行上述热处理。
特别，这种热处理在300℃到380℃的温度范围比较令人满意。又，形成扩散阻挡层的工序，分形成第1层的工序和形成第2层的工序两次进行是令人满意的。
图1是表示内部装有电容的本发明和以往的半导体器件的构造的模式截面图。
图2是表示扩散阻挡层的厚度和接触孔导通不良的发生率之间关系的曲线图。
图3和图4是表示电容和布线层间的接触孔的扩散阻挡层结晶状态的模式截面图。
图5是表示在本发明的半导体器件中由两个扩散阻挡层组成的半导体器件结构的模式截面图。
图6是表示电容和布线层间接触孔的两个扩散阻挡层结晶状态的模式截面图。
本发明者们，在图1所示结构的半导体器件中，对种种变换扩散阻挡层的厚度和热处理温度的例子，按下面所述的制造方法进行了制作。
首先，根据以往的半导体形成技术，在硅基片1上形成隔离氧化膜2，在由该隔离氧化膜2包围的区域形成由扩散层3、栅绝缘膜4和栅电极5组成的晶体管。然后，按通常的CVD法形成覆盖该晶体管和隔离氧化膜2的第1绝缘膜6。
接着，在第1绝缘膜6上，按通常的溅射法形成由白金的下电极7、钛酸锶类强电介质膜8和白金的上电极9组成的电容。然后，按通常的CVD法形成覆盖该电容和第1绝缘膜6的第2绝缘膜11。
接着，用通常的蚀刻技术，在第1绝缘膜6和第2绝缘膜11上各自形成到达扩散层3的接触孔12和到达下电极7和上电极9的接触孔13。然后，形成钛钨合金扩散阻挡层17，覆盖接触孔12的内壁，在接触孔12的底部与扩散层3连结，而且覆盖接触孔13的内壁，在接触孔13的底部与下电极7和上电极9连结。该扩散阻挡层17的形成，用钛钨合金靶在10m Torr的氩气中以溅射方法进行。
接着，按通常的溅射法，在扩散阻挡层17上独立及有选择地形成铝布线层14和15。布线层14和15形成后的硅片1，因为要使布线层14和扩散层3的界面成为欧姆接触，在含氢的惰性气体中进行热处理。然后，在硅基片1上全面地形成氮化硅保护膜16，以覆盖晶体管和电容。
根据这种制造方法，制作了扩散阻挡层17的厚度在150nm到350nm的范围变化，且热处理温度在200℃到450℃的范围变化的种种样品。但是，关于扩散阻挡层17的厚度为200nm以上的样品，形成扩散阻挡层17的方法是：在厚度到达150nm时，中断一下溅射，进行抽真空及导入氩气，然后再进行溅射到所定厚度。
关于这些样品，用显微镜观察将下电极7和上电极9连接布线层15的接触孔13的底部，调查白金与铝有没有反应且调查接触孔13的导通不良情况，其结果如图2所示。
在图2中，纵轴表示接触孔13导通不良的发生率，横轴表示由钛钨合金组成的扩散阻挡层17的膜厚。但是，导通不良的发生率在各样品中，用对约60个直径3μm的接触孔13，发生导通不良的接触孔数所占的比例表示。
从该结果可知，对任一热处理温度都有随着扩散阻挡层17的膜厚从150nm往上增加时，导通不良的发生率减小的倾向。并且，膜厚在200nm到300nm的范围时，该发生率几乎为最小。但是，当膜厚超过300nm时，发生率转为增加。因而，扩散阻挡层17的膜厚在200nm到300nm的范围是令人满意的。
相对于热处理温度的导通不良发生率的变化，则对任一膜厚都有随着热处理温度从450℃往下降低时，该发生率减小的倾向。并且，热处理温度为420℃的场合，膜厚在200nm到300nm范围时，发生率在2％以下，表示该发生率小。
进而，热处理温度在380℃以下时，在膜厚在150nm到300nm范围的场合，发生率在1％以下，非常小。特别，在膜厚在200nm到300nm范围的场合，发生率为0％，导通不良完全不会发生。另一方面，膜厚为350nm时，估计由于内部应力，扩散阻挡层17多处产生裂缝，能看到引起导通不良的接触孔。
又，热处理温度低于300℃时，因布线层14和扩散层3的界面不是欧姆接触，所以300℃以上热处理是必要的。
接着，在图3和图4中表示观察接触孔13的扩散阻挡层17的结晶状态的结果。图3是在将膜厚为150nm的扩散阻挡层17用450℃进行热处理后的样品中，能看到连结不良的接触孔13的模式截面图。图4是膜厚为250nm的扩散阻挡层17用380℃进行热处理后的样品的接触孔13的模式截面图。
如图3所示，在产生连结不良的接触孔13的扩散阻挡层17中，观察到相对于上电极9的表面，在垂直方向成长的柱状晶结构。在这种扩散阻挡层17中，沿垂直方向的晶界多，平行于水平方向的晶界很少。因此，可认为该结构沿晶界容易引起白金和铝的扩散，生成引起连结不良的Al2Pt。
另一方面，如图4所示，在没有连结不良的接触孔13的扩散阻挡层17中，虽然上电极9的表面附近可察觉柱状晶结构，但在布线层15的表面附近，看到形成没有结晶取向的粒状晶结构的层状区域。在这种扩散阻挡层17中，因形成粒状晶结构的层状区域，平行于水平方向的晶界很多。因而，可认为这种平行于水平方向的晶界阻挡白金和铝的扩散，难以生成Al2Pt。
这样，由于在扩散阻挡层17内形成粒状晶结构，接触孔13的连结不良的产生被显著地抑制。并且，为得到这种粒状晶结构的层状区域，取扩散阻挡层17的厚度为200—300nm是令人满意的。又，达到所定的厚度为止，最好不是连续地进行溅射而是断续地进行溅射。又，在300—420℃的温度范围进行热处理时难以生成Al2Pt，特别是380℃以下的热处理温度极难生成Al2Pt。
接着，关于形成两个扩散阻挡层的场合，参照图5和图6进行说明。
首先，按前述实施例相同的方法，在硅基片1上形成晶体管和电容。进而，形成有接触孔12和13的第2绝缘膜11。
接着，利用在氩气中溅射的方法形成由钛钨合金组成的100nm厚的第1扩散阻挡层17a，覆盖接触孔12的内壁，在接触孔12的底部与扩散层3相连结，而且覆盖接触孔13的内壁，在接触孔13的底部与下电极7和上电极9相连结。然后，将该硅基片取出到大气中后，插入到别的溅射装置中，在第1扩散阻挡层17a上，用溅射法形成由与该层相同的合金组成的厚度150nm的第2扩散阻挡层17b。
接着，在第2扩散阻挡层17b上，按通常的溅射法，独立和有选择地形成铝布线层14和15。因为要使布线层14和扩散层3的界面成为欧姆接触，在含氢的惰性气体中以350℃温度对已形成布线层14、15的硅基片1进行热处理。然后，在硅基片1上全面地形成氮化硅保护膜16，以覆盖晶体管和电容。
在所述制作样品中，看不到产生接触孔13的导通不良。所述样品接触孔13的扩散阻挡层17a和17b的结晶状态的观察结果如图6所示。和上电极9连结的第1扩散阻挡层17a有柱状晶结构，和布线层15连结的第2扩散阻挡层17b有粒状晶结构。
这样，通过分两次工序形成扩散阻挡层，容易得到有粒状晶结构的扩散阻挡层。又，分三次以上工序形成扩散阻挡层，也容易得到有粒状晶结构的扩散阻挡层。
又，第1和第2扩散阻挡层17a和17b的总膜厚在200nm—300nm的范围是令人满意的。该总膜厚比200nm薄时，第2扩散阻挡层17b防止白金和铝扩散的效果变小，当超过300nm时，扩散阻挡层17a和17b中容易产生裂缝。
此外，因在第2扩散阻挡层17b中容易形成粒状晶结构，第2扩散阻挡层17b比第1扩散阻挡层17a厚是令人满意的。如果第2扩散阻挡层17b的膜厚在扩散阻挡层17a和17b的总膜厚的1/2—2/3范围，则更为合适。例如，总膜厚是200nm—1300nm时，第2扩散阻挡层17b的膜存100nm—200nm是令人满意的。
在这种形成两个扩散阻挡层的场合，热处理温度超过420℃时，因为容易生成Al2Pt，所以300℃—420℃的范围是合适的。特别在380℃以下的场合，很难生成Al2Pt。
本发明，不限于前述实施例，当然可以是种种变形的例子。例如，作为较佳实施例，示出了扩散阻挡层的材料中用钛钨合金的例子，但也能用氮化钛钨合金或氮化钛代替钛钨合金。还示出了用溅射法形成扩散阻挡层的例子，但也可以用电子束蒸发法。
在前述实施例中，布线层材料用铝，但也可以用铝为主体的合金。又，电容的电极材料用白金，但也能用以白金为主体的合金。还示出了用钛酸锶材料做电容电介质膜的例子，但也可以用钛酸钡、PZT、PLZT等有高介电常数的金属氧化物材料。
因此，存在于本发明真正的精神和范围的变形例子，全部包含在权利要求的范围之中。
Claims (11)
1.一种半导体器件，其特征在于，该器件的构成包括：形成集成电路的基片，在所述的基片上形成第1绝缘膜，由在所述的第1绝缘膜上形成下电极、在该下电极上形成有高介电常数的电介质膜和在该电介质膜上形成的上电极组成的电容，覆盖所述电容且具有各自达到所述下电极和所述上电极的接触孔的第2绝缘膜，至少覆盖所述接触孔的内壁且在所述接触孔的底部与所述下电极和所述上电极连结的扩散阻挡层和在所述扩散阻挡层上形成的布线层，处于所述接触孔底部的所述扩散阻挡层中形成由粒状晶组成的层状区域。
2.如权利要求1所述的半导体器件，其特征在于所述扩散阻挡层有200nm到300nm范围的厚度。
3.如权利要求1所述的半导体器件，其特征在于所述扩散阻挡层由连接所述下电极和所述上电极的第1扩散阻挡层和在所述第1扩散阻挡层上形成的第2扩散阻挡层等两层组成，所述第2扩散阻挡层有粒状晶结构。
4.如权利要求3所述的半导体器件，其特征在于所述第1扩散阻挡层和所述第2扩散阻挡层的总厚度在200nm—300nm的范围。
5.如权利要求3所述的半导体器件，其特征在于所述第2扩散阻挡层的厚度比所述第1扩散阻挡层的厚度要厚。
6.一种半导体器件的制造方法，其特征在于，该制造方法包括：在形成集成电路的基片上形成第1绝缘膜的工序，在所述第1绝缘膜上形成由下电极和有高介电常数的电介质膜和上电极组成的电容的工序，形成覆盖所述电容的第2绝缘膜的工序，在所述第2绝缘膜上形成各自到达所述下电极和所述上电极的接触孔的工序，形成至少覆盖所述接触孔的内壁且在所述接触孔的底部与所述下电极和所述上电极连结的扩散阻挡层的工序，在所述扩散阻挡层上形成布线层的工序和在300℃到420℃的温度范围进行热处理的工序。
7.如权利要求6所述的半导体器件制造方法，其特征在于所述热处理温度在300℃到380℃的范围。
8.如权利要求6所述的半导体器件制造方法，其特征在于在200nm—300nm的范围形成所述扩散阻挡层的厚度。
9.如权利要求6所述的半导体器件制造方法，其特征在于形成扩散阻挡层的所述工序由形成连结所述下电极和所述上电极的第1扩散阻挡层的工序和在所述第1扩散阻挡层上形成第2扩散阻挡层的工序组成。
10.如权利要求9所述的半导体器件制造方法，其特征在于所述第1扩散阻挡层和所述第2扩散阻挡层的总厚度在200nm到300nm范围形成。
11.如权利要求9所述的半导体器件制造方法，其特征在于形成所述第2扩散阻挡层的厚度比所述第1扩散阻挡层的厚度要厚。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP146265/1994 | 1994-06-28 | ||
| JP146265/94 | 1994-06-28 | ||
| JP6146265A JP3045928B2 (ja) | 1994-06-28 | 1994-06-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1128406A true CN1128406A (zh) | 1996-08-07 |
| CN1076875C CN1076875C (zh) | 2001-12-26 |
Family
ID=15403835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95107541A Expired - Fee Related CN1076875C (zh) | 1994-06-28 | 1995-06-28 | 半导体器件及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5627391A (zh) |
| EP (1) | EP0690507B1 (zh) |
| JP (1) | JP3045928B2 (zh) |
| KR (1) | KR100187601B1 (zh) |
| CN (1) | CN1076875C (zh) |
| DE (1) | DE69522514T2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100390999C (zh) * | 2003-09-05 | 2008-05-28 | 富士通株式会社 | 半导体装置及其制造方法 |
| CN103748686A (zh) * | 2011-08-05 | 2014-04-23 | 硅存储技术公司 | 具有高k电介质和金属栅的非易失性存储器单元 |
| CN1964077B (zh) * | 2002-07-23 | 2014-05-07 | 富士通株式会社 | 电容器及其制造方法、以及包含该电容器的半导体器件 |
| CN104746006A (zh) * | 2013-12-31 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 调节TiW薄膜应力的PVD制备工艺 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0731982B1 (en) * | 1992-07-04 | 1999-12-01 | Trikon Equipments Limited | A method of treating a semiconductor wafer |
| US5858880A (en) * | 1994-05-14 | 1999-01-12 | Trikon Equipment Limited | Method of treating a semi-conductor wafer |
| JP3599199B2 (ja) * | 1994-08-31 | 2004-12-08 | 富士通株式会社 | 多層配線を有する半導体装置の製造方法 |
| EP0740347B1 (de) * | 1995-04-24 | 2002-08-28 | Infineon Technologies AG | Halbleiter-Speichervorrichtung unter Verwendung eines ferroelektrischen Dielektrikums und Verfahren zur Herstellung |
| JP2867934B2 (ja) * | 1996-01-04 | 1999-03-10 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5716875A (en) * | 1996-03-01 | 1998-02-10 | Motorola, Inc. | Method for making a ferroelectric device |
| US6815762B2 (en) * | 1997-05-30 | 2004-11-09 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for manufacturing the same including spacers on bit lines |
| JP2954877B2 (ja) * | 1996-06-18 | 1999-09-27 | 松下電子工業株式会社 | 容量素子の製造方法 |
| SE520173C2 (sv) * | 1997-04-29 | 2003-06-03 | Ericsson Telefon Ab L M | Förfarande för tillverkning av en kondensator i en integrerad krets |
| JPH1117124A (ja) * | 1997-06-24 | 1999-01-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP3456391B2 (ja) * | 1997-07-03 | 2003-10-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| EP0893832A3 (en) | 1997-07-24 | 1999-11-03 | Matsushita Electronics Corporation | Semiconductor device including a capacitor device and method for fabricating the same |
| US5910880A (en) | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6184551B1 (en) * | 1997-10-24 | 2001-02-06 | Samsung Electronics Co., Ltd | Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
| US6569746B2 (en) | 1997-10-30 | 2003-05-27 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
| JP3165093B2 (ja) * | 1997-11-13 | 2001-05-14 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| US6329681B1 (en) * | 1997-12-18 | 2001-12-11 | Yoshitaka Nakamura | Semiconductor integrated circuit device and method of manufacturing the same |
| US6320213B1 (en) * | 1997-12-19 | 2001-11-20 | Advanced Technology Materials, Inc. | Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same |
| KR100252854B1 (ko) * | 1997-12-26 | 2000-04-15 | 김영환 | 반도체 메모리 장치 및 그 제조방법 |
| KR100465854B1 (ko) * | 1997-12-27 | 2005-05-20 | 주식회사 하이닉스반도체 | 고유전체캐패시터의하부전극장벽막형성방법 |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6229167B1 (en) * | 1998-03-24 | 2001-05-08 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6156638A (en) | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
| KR100505605B1 (ko) * | 1998-06-15 | 2005-09-26 | 삼성전자주식회사 | 금속막-절연막-금속막 구조의 커패시터 제조방법 |
| US6232131B1 (en) * | 1998-06-24 | 2001-05-15 | Matsushita Electronics Corporation | Method for manufacturing semiconductor device with ferroelectric capacitors including multiple annealing steps |
| US5918120A (en) * | 1998-07-24 | 1999-06-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines |
| JP3533968B2 (ja) | 1998-12-22 | 2004-06-07 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| KR100280288B1 (ko) * | 1999-02-04 | 2001-01-15 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
| KR100349642B1 (ko) * | 1999-06-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| JP3353833B2 (ja) * | 1999-07-09 | 2002-12-03 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| KR100326253B1 (ko) * | 1999-12-28 | 2002-03-08 | 박종섭 | 반도체 소자의 캐패시터 형성방법 |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| JP3449333B2 (ja) | 2000-03-27 | 2003-09-22 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3480416B2 (ja) | 2000-03-27 | 2003-12-22 | セイコーエプソン株式会社 | 半導体装置 |
| JP2001284526A (ja) * | 2000-03-28 | 2001-10-12 | Nec Yamagata Ltd | 半導体集積回路用ｍｉｍ容量装置 |
| JP3450262B2 (ja) * | 2000-03-29 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | 回路製造方法、回路装置 |
| JP4390367B2 (ja) * | 2000-06-07 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6750113B2 (en) * | 2001-01-17 | 2004-06-15 | International Business Machines Corporation | Metal-insulator-metal capacitor in copper |
| KR100410716B1 (ko) * | 2001-03-07 | 2003-12-18 | 주식회사 하이닉스반도체 | 캐패시터의 하부전극을 스토리지노드와 연결할 수 있는강유전체 메모리 소자 및 그 제조 방법 |
| US8114418B2 (en) * | 2001-06-21 | 2012-02-14 | Dynavax Technologies Corporation | Chimeric immunomodulatory compounds and methods of using the same—IV |
| JP2003204043A (ja) * | 2001-10-24 | 2003-07-18 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP4005805B2 (ja) * | 2001-12-17 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
| US6719015B2 (en) * | 2002-01-04 | 2004-04-13 | Ppl Technolgies, L.L.C. | Apparatus and process for manufacturing a filled flexible pouch |
| US6900106B2 (en) * | 2002-03-06 | 2005-05-31 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| JP2005116756A (ja) * | 2003-10-07 | 2005-04-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| CN100530615C (zh) * | 2004-11-24 | 2009-08-19 | 鸿富锦精密工业（深圳）有限公司 | 散热装置及其制备方法 |
| DE102007035834A1 (de) * | 2007-07-31 | 2009-02-05 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement mit lokal erhöhtem Elektromigrationswiderstand in einer Verbindungsstruktur |
| KR102274369B1 (ko) | 2013-09-23 | 2021-07-07 | 삼성전자주식회사 | 진공 청소기 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
| US5266829A (en) * | 1986-05-09 | 1993-11-30 | Actel Corporation | Electrically-programmable low-impedance anti-fuse element |
| US5005102A (en) * | 1989-06-20 | 1991-04-02 | Ramtron Corporation | Multilayer electrodes for integrated circuit capacitors |
| JPH0493065A (ja) * | 1990-08-09 | 1992-03-25 | Seiko Epson Corp | 半導体装置の構造及び製造方法 |
| KR100266046B1 (ko) * | 1990-09-28 | 2000-09-15 | 야스카와 히데아키 | 반도체장치 |
| DE69213094T2 (de) * | 1991-05-08 | 1997-03-06 | Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator |
| US5191510A (en) * | 1992-04-29 | 1993-03-02 | Ramtron International Corporation | Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices |
| JP2762851B2 (ja) * | 1992-07-27 | 1998-06-04 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3319869B2 (ja) * | 1993-06-24 | 2002-09-03 | 三菱電機株式会社 | 半導体記憶装置およびその製造方法 |
| EP0738009B1 (en) * | 1993-08-05 | 2003-05-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having capacitor |
| US5443688A (en) * | 1993-12-02 | 1995-08-22 | Raytheon Company | Method of manufacturing a ferroelectric device using a plasma etching process |
| JP2875733B2 (ja) * | 1994-02-15 | 1999-03-31 | 松下電子工業株式会社 | 半導体装置の製造方法 |
-
1994
- 1994-06-28 JP JP6146265A patent/JP3045928B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-01 EP EP95108423A patent/EP0690507B1/en not_active Expired - Lifetime
- 1995-06-01 DE DE69522514T patent/DE69522514T2/de not_active Expired - Fee Related
- 1995-06-20 US US08/492,913 patent/US5627391A/en not_active Expired - Fee Related
- 1995-06-24 KR KR1019950017339A patent/KR100187601B1/ko not_active IP Right Cessation
- 1995-06-28 CN CN95107541A patent/CN1076875C/zh not_active Expired - Fee Related
-
1997
- 1997-02-19 US US08/803,144 patent/US5837591A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1964077B (zh) * | 2002-07-23 | 2014-05-07 | 富士通株式会社 | 电容器及其制造方法、以及包含该电容器的半导体器件 |
| CN100390999C (zh) * | 2003-09-05 | 2008-05-28 | 富士通株式会社 | 半导体装置及其制造方法 |
| CN103748686A (zh) * | 2011-08-05 | 2014-04-23 | 硅存储技术公司 | 具有高k电介质和金属栅的非易失性存储器单元 |
| CN104746006A (zh) * | 2013-12-31 | 2015-07-01 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 调节TiW薄膜应力的PVD制备工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69522514D1 (de) | 2001-10-11 |
| EP0690507B1 (en) | 2001-09-05 |
| CN1076875C (zh) | 2001-12-26 |
| JPH0817759A (ja) | 1996-01-19 |
| US5837591A (en) | 1998-11-17 |
| EP0690507A1 (en) | 1996-01-03 |
| US5627391A (en) | 1997-05-06 |
| KR960002804A (ko) | 1996-01-26 |
| KR100187601B1 (ko) | 1999-06-01 |
| JP3045928B2 (ja) | 2000-05-29 |
| DE69522514T2 (de) | 2002-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1076875C (zh) | 半导体器件及其制造方法 | |
| KR0165885B1 (ko) | 전기 세라믹 산화물 디바이스용 전극 | |
| CN1180465C (zh) | 集成电路用电容元件的制造方法 | |
| KR910001872B1 (ko) | 반도체장치 | |
| US5003428A (en) | Electrodes for ceramic oxide capacitors | |
| US6472754B2 (en) | Semiconductor device with improved arrangements to avoid breakage of tungsten interconnector | |
| EP0697720B1 (en) | A conductive amorphous-nitride barrier layer for high dielectric-constant material electrodes | |
| US5679980A (en) | Conductive exotic-nitride barrier layer for high-dielectric-constant material electrodes | |
| US5696018A (en) | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes | |
| US5181096A (en) | Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer | |
| US5142437A (en) | Conducting electrode layers for ferroelectric capacitors in integrated circuits and method | |
| US5612574A (en) | Semiconductor structures using high-dielectric-constant materials and an adhesion layer | |
| CN1144290C (zh) | 半导体器件及其生产方法 | |
| EP0567062A1 (en) | Electrical connections to dielectric materials | |
| CN1738052A (zh) | 铁电存储器和铁电电容器以及其制造方法 | |
| JP2002530862A (ja) | 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング | |
| KR100499429B1 (ko) | 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도 | |
| CN1149930A (zh) | 含有带无源元件的薄膜结构的电子元件 | |
| CN1223470A (zh) | 半导体器件 | |
| CN1202011A (zh) | 铁电存储器及其制作方法 | |
| JP2751864B2 (ja) | 酸素拡散バリア性電極とその製造方法 | |
| JP3320742B2 (ja) | 集積半導体メモリ装置 | |
| JPH09223777A (ja) | 白金薄膜，半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: PANASONIC ELECTRIC EQUIPMENT INDUSTRIAL CO.,LTD. Free format text: FORMER NAME OR ADDRESS: MATSUSHITA ELECTRONICS CORP. |
|
| CP01 | Change in the name or title of a patent holder |
Patentee after: Matsushita Electric Industrial Co., Ltd. Patentee before: Matsushita Electronics Corp. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |