Nothing Special   »   [go: up one dir, main page]

CN111370476B - 具有空穴载流路径的iegt及其构建方法 - Google Patents

具有空穴载流路径的iegt及其构建方法 Download PDF

Info

Publication number
CN111370476B
CN111370476B CN201811595355.4A CN201811595355A CN111370476B CN 111370476 B CN111370476 B CN 111370476B CN 201811595355 A CN201811595355 A CN 201811595355A CN 111370476 B CN111370476 B CN 111370476B
Authority
CN
China
Prior art keywords
type
region
base region
emitter
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811595355.4A
Other languages
English (en)
Other versions
CN111370476A (zh
Inventor
樱井建弥
吴磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ruiqu Microelectronics Technology Co ltd
Original Assignee
Shanghai Ruiqu Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ruiqu Microelectronics Technology Co ltd filed Critical Shanghai Ruiqu Microelectronics Technology Co ltd
Priority to CN201811595355.4A priority Critical patent/CN111370476B/zh
Publication of CN111370476A publication Critical patent/CN111370476A/zh
Application granted granted Critical
Publication of CN111370476B publication Critical patent/CN111370476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种具有空穴载流路径的IEGT，该具有空穴载流路径的IEGT包括：发射极、n+型发射区、栅极、基极区、p型MOSFET管、n‑型漂移区、n+型缓冲区、p+型集电极区、以及集电极；n‑型漂移区的上方间隔设置基极区和栅极，p型MOSFET管设置在基极区，p型MOSFET管在IEGT的主沟槽栅极的导通时间期间截止，并且在主沟槽栅极的截止时间期间导通；除设置有p型MOSFET管的基极区以外的其它基极区表面的两侧设有n+型发射区，n+型发射区上方设有与n+型发射区连接的发射极；n‑型漂移区的下方设置n+型缓冲区，n+型缓冲区的下方设置p+型集电极区，p+型集电极区的下方连接集电极。本发明具有空穴载流路径的IEGT的通态电压及关断损耗均比较低。

Description

具有空穴载流路径的IEGT及其构建方法
技术领域
本发明涉及半导体领域，特别涉及一种具有空穴载流路径的注入增强型绝缘栅晶体管IEGT及其构建方法。
背景技术
绝缘栅双极型晶体管IGBT是家用电器，工业，可再生能源，UPS，铁路，电机驱动、电动汽车(EV)和混合动力电动汽车(HEV)应用等电力电子应用中使用最广泛的功率器件。由于存在双极结型晶体管，具有非常高的电流处理能力。在其结构中，大约数百安培，阻断电压为6500V，从而IGBT可以控制数百千瓦的负载，可用于许多应用。IGBT特别适用于失效工作周期，低频，高电压和负载变化，可用于机车，电动汽车和混合动力汽车。太阳能和风能等可再生能源领域的增长导致需求增加。
大功率IGBT用于风力涡轮机的电动机是变速型的，并且需要使用高功率IGBT来提高效率。随着发展中国家基础设施活动的增长，对高压机械的需求预计将增长，从而推动市场对高功率IGBT的需求。电动汽车和混合动力电动汽车中的IGBT应用包括它们在动力传动系和用于输送和控制电动机的充电器中的应用。预计EV/HEV销售将以强劲的35％左右的速度增长，并且由于二氧化碳监管的加强，电池制造能力预计将在预测期结束时增加两倍。根据市场需求，近30年来IGBT技术取得了长足发展，现在技术发展趋势仍在继续。在过去的十年中，全球领先的制造商之间竞争激烈，并且有更先进的IGBT技术发展，最新的IGBT技术已经在电动汽车和混合动力汽车的进步中完成。简而言之，EV和HEV应用的快速增长是IGBT技术发展的主要驱动力。
现有IGBT和IEGT的横截面如图1a和图1b所示。IEGT具有浮动p层，如图1a所示，并且由于没有发射极区域，该区域不能作为有源区域工作。但是，由于没有与发射极电极接触，p-浮动区域也不能通过p-浮动区域流出空穴载流子到发射极。IEGT器件结构导致浮置p基区下方的累积空穴载流子区，并且漂移层中的空穴累积区导致在发射极区侧附近的漂移层中的重空穴累积。结果，器件架构导致在n漂移区域中的重载波调制，因此实现了Vce(sat)的显着降低。但是，由于n-漂移层中的载流子存储过多，器件操作导致慢速关断操作。简而言之，IEGT可以显着降低Vce(sat)，但是缓慢关闭漂移区域中大载波存储的切换时间，并且p浮区域中没有载波路径。
发明内容
有鉴于此，本发明旨在提供一种具有空穴载流路径的注入增强型绝缘栅晶体管IEGT及其构建方法，以实现通态电压及关断损耗均比较低。
具体而言，本发明提供一种具有空穴载流路径的注入增强型绝缘栅晶体管IEGT，包括：发射极、n+型发射区、栅极、基极区、p型MOSFET管、n-型漂移区、n+型缓冲区、p+型集电极区、以及集电极；所述n-型漂移区的上方间隔设置所述基极区和栅极，所述p型MOSFET管设置在所述基极区，所述p型MOSFET管在所述IEGT的主沟槽栅极的导通时间期间截止，并且在所述主沟槽栅极的截止时间期间导通；除设置有所述p型MOSFET管的所述基极区以外的其它基极区表面的两侧设有所述n+型发射区，所述n+型发射区上方设有与所述n+型发射区连接的所述发射极；
所述n-型漂移区的下方设置所述n+型缓冲区，所述n+型缓冲区的下方设置所述p+型集电极区，所述p+型集电极区的下方连接所述集电极。
进一步地，所述的具有空穴载流路径的IEGT还包括：p+型基区；各基极区两侧的所述n+型发射区之间设置有所述p+型基区；所述n+型发射区和p+型基区上方设有与所述n+型发射区连接的所述发射极。
进一步地，将所述基极区的掺杂浓度限制在7E15～1E16cm3和将所述基极区的n层深度限制在0.7～1μm。
进一步地，所述p型MOSFET管所在的基极区上方没有设置n+型发射区，设置有p+型基区，在所述IEGT的主沟槽栅极的导通时段期间，所述p型MOSFET管和空穴载流子的累积区域起作用，并且空穴载流子路径在截止期间流出到所述发射极电极。
本发明还提供一种构建具有空穴载流路径的注入增强型绝缘栅晶体管的方法，其中所述注入增强型绝缘栅晶体管包括：发射极、n+型发射区、栅极、基极区、p型MOSFET管、n-型漂移区、n+型缓冲区、p+型集电极区、以及集电极，所述方法包括：
在所述n-型漂移区的上方间隔设置所述基极区和栅极，将所述p型MOSFET管设置在所述基极区，其中所述p型MOSFET管在所述IEGT的主沟槽栅极的导通时间期间截止，并且在所述主沟槽栅极的截止时间期间导通；
在除设置有所述p型MOSFET管的所述基极区以外的其它基极区表面的两侧设置所述n+型发射区，在所述n+型发射区上方设置与所述n+型发射区连接的所述发射极；以及
在所述n-型漂移区的下方设置所述n+型缓冲区，在所述n+型缓冲区的下方设置所述p+型集电极区，将所述p+型集电极区的下方连接所述集电极。
进一步地，所述注入增强型绝缘栅晶体管还包括：p+型基区；
各基极区两侧的所述n+型发射区之间设置有所述p+型基区；所述n+型发射区和p+型基区上方设有与所述n+型发射区连接的所述发射极。
进一步地，将所述基极区的掺杂浓度限制在7E15～1E16cm3和将所述基极区的n层深度限制在0.7～1μm。
进一步地，其特征在于，在所述p型MOSFET管所在的基极区上方不设置n+型发射区，而是设置p+型基区，在所述IEGT的主沟槽栅极的导通时段期间，所述p型MOSFET管和空穴载流子的累积区域起作用，并且空穴载流子路径在截止期间流出到所述发射极电极。
本发明的具有空穴载流路径的IEGT，p型MOSFET管布置在基区中，该基区在主IEGT开启期间，起到p-浮动区域的作用，p型MOSFET管相当于位于p-浮动区域中，并且p-MOSFET在主沟槽栅极的导通时间期间截止，并且在主沟槽栅极的截止时间期间导通，根据操作，当主n-MOSFET导通时，p-浮区中的p-MOSFET截止，当主n-MOSFET截止时，p-基区中的p-MOSFET导通因此，在关闭期间，在p基区域中形成到发射电极的空穴路径。结果，在关闭期间，存储空穴载流子可以通过p-MOSFET通道流出，并且导致更快的关断，而不会牺牲Vce(sat)，由此实现通态电压Vce(sat)及关断损耗Eoff均比较低。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本发明的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1a及图1b为现有的IEGT的横截面视图；
图2为根据本发明实施例的具有空穴载流路径的IEGT的横截面视图；以及
图3为根据本发明实施例的构建具有空穴载流路径的IEGT的方法的流程图。
具体实施方式
现在参考附图介绍本发明的示例性实施方式，然而，本发明可以用许多不同的形式来实施，并且不局限于此处描述的实施例，提供这些实施例是为了详尽地且完全地公开本发明，并且向所属技术领域的技术人员充分传达本发明的范围。对于表示在附图中的示例性实施方式中的术语并不是对本发明的限定。在附图中，相同的单元/元件使用相同的附图标记。
除非另有说明，此处使用的术语(包括科技术语)对所属技术领域的技术人员具有通常的理解含义。另外，可以理解的是，以通常使用的词典限定的术语，应当被理解为与其相关领域的语境具有一致的含义，而不应该被理解为理想化的或过于正式的意义。
参见图2，作为本发明的一种具有空穴载流路径的IEGT的优选实施例，所述的具有空穴载流路径的IEGT包括：发射极、n+型发射区、栅极、基极区、p型MOSFET管、n-型漂移区、n+型缓冲区、p+型集电极区、以及集电极；
所述n-型漂移区的上方间隔设置所述基极区和栅极，所述p型MOSFET管设置在所述基极区，所述p型MOSFET管在所述IEGT的主沟槽栅极的导通时间期间截止，并且在所述主沟槽栅极的截止时间期间导通；除设置有所述p型MOSFET管的所述基极区以外的其它基极区表面的两侧设有所述n+型发射区，所述n+型发射区上方设有与所述n+型发射区连接的所述发射极；
所述n-型漂移区的下方设置所述n+型缓冲区，所述n+型缓冲区的下方设置所述p+型集电极区，所述p+型集电极区的下方连接所述集电极。
进一步地，所述的具有空穴载流路径的IEGT还包括：p+型基区；各基极区两侧的所述n+型发射区之间设置有所述p+型基区；所述n+型发射区和p+型基区上方设有与所述n+型发射区连接的所述发射极。
进一步地，将所述基极区的掺杂浓度限制在7E15～1E16cm3和将所述基极区的n层深度限制在0.7～1μm。
进一步地，所述p型MOSFET管所在的基极区上方没有设置n+型发射区，设置有p+型基区，在所述IEGT的主沟槽栅极的导通时段期间，所述p型MOSFET管和空穴载流子的累积区域起作用，并且空穴载流子路径在截止期间流出到所述发射极电极。
本实施例p基区域可以在关闭期间作为区域中的多载波路径运行，并且可以在开启期间用于在n区域中存储载波。简而言之，在主IEGT开启期间，p基区起到p-浮区的作用，并且在n-漂移层附近存储重空穴载流子。p-MOSFET布置在p-浮动区中，并且p-MOSFET在主沟槽栅极的导通时间期间截止，并且在主沟槽栅极的截止时间期间导通。根据操作，当主n-MOSFET导通时，p浮区中的p-MOSFET截止，当主n-MOSFET截止时，p-浮区中的p-MOSFET导通因此，在关闭期间，在p基区域中形成空穴路径。结果，在关闭期间，存储空穴载流子可以通过p-MOSFET沟道流出到发射极电极，并且导致快速关断，而不会牺牲Vce(sat)。制造过程几乎与传统相同。IEGT和IGBT等器件只需通过Mask设置的小改变即可轻松生产。
本发明提供的具有空穴载流路径的IEGT，由于p型MOSFET管布置在基区中，该基区在主IEGT开启期间，起到p-浮动区域的作用，p型MOSFET管相当于位于p-浮动区域中，并且p-MOSFET在主沟槽栅极的导通时间期间截止，并且在主沟槽栅极的截止时间期间导通，根据操作，当主n-MOSFET导通时，p-浮区中的p-MOSFET截止，当主n-MOSFET截止时，p-基区中的p-MOSFET导通因此，在关闭期间，在p基区域中形成到发射电极的空穴路径。结果，在关闭期间，存储空穴载流子可以通过p-MOSFET通道流出，并且导致更快的关断，而不会牺牲Vce(sat)，由此实现通态电压Vce(sat)及关断损耗Eoff均比较低。
图3为根据本发明实施例的构建具有空穴载流路径的IEGT的方法300的流程图。其中所述注入增强型绝缘栅晶体管包括：发射极、n+型发射区、栅极、基极区、p型MOSFET管、n-型漂移区、n+型缓冲区、p+型集电极区、以及集电极。
如图3所示，方法300从步骤301处开始。在步骤301，在所述n-型漂移区的上方间隔设置所述基极区和栅极，将所述p型MOSFET管设置在所述基极区，其中所述p型MOSFET管在所述IEGT的主沟槽栅极的导通时间期间截止，并且在所述主沟槽栅极的截止时间期间导通.
在步骤302，在除设置有所述p型MOSFET管的所述基极区以外的其它基极区表面的两侧设置所述n+型发射区，在所述n+型发射区上方设置与所述n+型发射区连接的所述发射极。
在步骤303，在所述n-型漂移区的下方设置所述n+型缓冲区，在所述n+型缓冲区的下方设置所述p+型集电极区，将所述p+型集电极区的下方连接所述集电极。
所述注入增强型绝缘栅晶体管还包括：p+型基区；各基极区两侧的所述n+型发射区之间设置有所述p+型基区；所述n+型发射区和p+型基区上方设有与所述n+型发射区连接的所述发射极。将所述基极区的掺杂浓度限制在7E15～1E16cm3和将所述基极区的n层深度限制在0.7～1μm。
在所述p型MOSFET管所在的基极区上方不设置n+型发射区，而是设置p+型基区，在所述IEGT的主沟槽栅极的导通时段期间，所述p型MOSFET管和空穴载流子的累积区域起作用，并且空穴载流子路径在截止期间流出到所述发射极电极。
已经通过参考少量实施方式描述了本发明。然而，本领域技术人员所公知的，正如附带的专利权利要求所限定的，除了本发明以上公开的其他的实施例等同地落在本发明的范围内。
通常地，在权利要求中使用的所有术语都根据他们在技术领域的通常含义被解释，除非在其中被另外明确地定义。所有的参考“一个/所述/该[装置、组件等]”都被开放地解释为所述装置、组件等中的至少一个实例，除非另外明确地说明。这里公开的任何方法的步骤都没必要以公开的准确的顺序运行，除非明确地说明。

Claims (6)

1.一种具有空穴载流路径的注入增强型绝缘栅晶体管，包括：发射极、n+型发射区、栅极、基极区、p型MOSFET管、n-型漂移区、n+型缓冲区、p+型集电极区、以及集电极；
所述n-型漂移区的上方间隔设置所述基极区和栅极，所述p型MOSFET管设置在所述基极区，所述p型MOSFET管在注入增强型绝缘栅晶体管IEGT的主沟槽栅极的导通时间期间截止，并且在所述主沟槽栅极的截止时间期间导通；除设置有所述p型MOSFET管的所述基极区以外的其它基极区表面的两侧设有所述n+型发射区，所述n+型发射区上方设有与所述n+型发射区连接的所述发射极；
所述n-型漂移区的下方设置所述n+型缓冲区，所述n+型缓冲区的下方设置所述p+型集电极区，所述p+型集电极区的下方连接所述集电极；
所述p型MOSFET管所在的基极区上方没有设置n+型发射区，设置有p+型基区，在所述IEGT的主沟槽栅极的导通时段期间，所述p型MOSFET管和空穴载流子的累积区域起作用，并且空穴载流子路径在截止期间流出到所述发射极电极。
2.如权利要求1所述的注入增强型绝缘栅晶体管，其特征在于，还包括：p+型基区；
各基极区两侧的所述n+型发射区之间设置有所述p+型基区；所述n+型发射区和p+型基区上方设有与所述n+型发射区连接的所述发射极。
3.如权利要求1所述的注入增强型绝缘栅晶体管，其特征在于，将所述基极区的掺杂浓度限制在7E15～1E16 cm3和将所述基极区的n层深度限制在0.7～1μm。
4.一种构建具有空穴载流路径的注入增强型绝缘栅晶体管的方法，其中所述注入增强型绝缘栅晶体管IEGT包括：发射极、n+型发射区、栅极、基极区、p型MOSFET管、n-型漂移区、n+型缓冲区、p+型集电极区、以及集电极，所述方法包括：
在所述n-型漂移区的上方间隔设置所述基极区和栅极，将所述p型MOSFET管设置在所述基极区，其中所述p型MOSFET管在所述IEGT的主沟槽栅极的导通时间期间截止，并且在所述主沟槽栅极的截止时间期间导通；
在除设置有所述p型MOSFET管的所述基极区以外的其它基极区表面的两侧设置所述n+型发射区，在所述n+型发射区上方设置与所述n+型发射区连接的所述发射极；以及
在所述n-型漂移区的下方设置所述n+型缓冲区，在所述n+型缓冲区的下方设置所述p+型集电极区，将所述p+型集电极区的下方连接所述集电极；
在所述p型MOSFET管所在的基极区上方不设置n+型发射区，而是设置p+型基区，在所述IEGT的主沟槽栅极的导通时段期间，所述p型MOSFET管和空穴载流子的累积区域起作用，并且空穴载流子路径在截止期间流出到所述发射极电极。
5.如权利要求4所述的方法，其特征在于，所述注入增强型绝缘栅晶体管还包括：p+型基区；
各基极区两侧的所述n+型发射区之间设置有所述p+型基区；所述n+型发射区和p+型基区上方设有与所述n+型发射区连接的所述发射极。
6.如权利要求4所述的方法，其特征在于，将所述基极区的掺杂浓度限制在7E15～1E16cm3和将所述基极区的n层深度限制在0.7～1μm。
CN201811595355.4A 2018-12-25 2018-12-25 具有空穴载流路径的iegt及其构建方法 Active CN111370476B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811595355.4A CN111370476B (zh) 2018-12-25 2018-12-25 具有空穴载流路径的iegt及其构建方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811595355.4A CN111370476B (zh) 2018-12-25 2018-12-25 具有空穴载流路径的iegt及其构建方法

Publications (2)

Publication Number Publication Date
CN111370476A CN111370476A (zh) 2020-07-03
CN111370476B true CN111370476B (zh) 2022-03-29

Family

ID=71206001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811595355.4A Active CN111370476B (zh) 2018-12-25 2018-12-25 具有空穴载流路径的iegt及其构建方法

Country Status (1)

Country Link
CN (1) CN111370476B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device
CN102201439A (zh) * 2011-05-10 2011-09-28 电子科技大学 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管
CN205159332U (zh) * 2015-09-30 2016-04-13 深圳市可易亚半导体科技有限公司 分流器结构型横向沟槽电极绝缘栅双极型晶体管
CN107623027A (zh) * 2017-10-20 2018-01-23 电子科技大学 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN108807505A (zh) * 2018-08-28 2018-11-13 电子科技大学 一种碳化硅mosfet器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973359A (en) * 1997-11-13 1999-10-26 Fuji Electric Co., Ltd. MOS type semiconductor device
CN102201439A (zh) * 2011-05-10 2011-09-28 电子科技大学 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管
CN205159332U (zh) * 2015-09-30 2016-04-13 深圳市可易亚半导体科技有限公司 分流器结构型横向沟槽电极绝缘栅双极型晶体管
CN107623027A (zh) * 2017-10-20 2018-01-23 电子科技大学 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法
CN108807505A (zh) * 2018-08-28 2018-11-13 电子科技大学 一种碳化硅mosfet器件及其制造方法

Also Published As

Publication number Publication date
CN111370476A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
KR101309674B1 (ko) 절연 게이트형 바이폴라 트랜지스터와 그 제조방법
CN102832216B (zh) 包括绝缘栅双极晶体管和二极管的半导体设备
EP2365531B1 (en) Semiconductor device and power conversion apparatus using the same
US9299818B2 (en) Insulating gate-type bipolar transistor
JP2010045144A (ja) 半導体装置及びそれを用いた電力変換装置
CN113644123B (zh) 半导体器件及相关芯片和制备方法
CN112687746B (zh) 碳化硅平面mosfet器件及制备方法
CN112687744B (zh) 平面型碳化硅逆阻mosfet器件及其制备方法
CN113782592A (zh) 一种衬底集成反并联续流二极管的rc-ligbt器件
CN111370476B (zh) 具有空穴载流路径的iegt及其构建方法
KR102585094B1 (ko) 분리 버퍼 구조를 갖는 초접합 igbt
JP3695249B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN111697067B (zh) 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法
US20180308838A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN116264242A (zh) Igbt器件
CN111430454B (zh) 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管
CN108461536B (zh) 一种双向沟槽栅电荷存储型igbt及其制作方法
CN113053991A (zh) 逆导型igbt的元胞结构及逆导型igbt
CN219085981U (zh) 绝缘栅双极型晶体管、电力电子设备和动力车
CN218730957U (zh) 具有提高闩锁能力的绝缘栅双极型晶体管
CN216133866U (zh) 一种增强型沟槽栅igbt
US20230246095A1 (en) Semiconductor device and three-phase inverter comprising the same
CN111371080B (zh) 一种具有过流限制功能的设备及其构建方法
CN111370478B (zh) 一种具有过流限制功能的多晶硅及其构建方法
CN111370477B (zh) 具有过流限制功能的绝缘栅双极型晶体管及其构建方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201203

Address after: Room 255, building 2, No. 235, Chengbei Road, Jiading District, Shanghai, 201800

Applicant after: Shanghai ruiqu Microelectronics Technology Co.,Ltd.

Address before: 201800 Shanghai City, north of the city of Jiading District Road No. 235 Building No. 3

Applicant before: Shanghai Industrial UTechnology Research Institute

GR01 Patent grant
GR01 Patent grant