CN110476381B - 在通信或广播系统中使用harq传输的装置和方法 - Google Patents

Abstract

本公开涉及提供用于支持诸如长期演进(LTE)的第四代(4G)通信系统之外的更高数据速率的预第五代(5G)或5G通信系统。本公开公开了一种用于在将HARQ应用于利用低密度奇偶校验(LDCP)码编码的数据时进行有效重传的方法。发送器的数据传输方法可以包括：最初将用LDPC码编码的数据发送到接收器；从接收器接收否定确认(NACK)；确定重传相关信息用于数据重传；响应于NACK，基于重传相关信息重传LDPC编码数据。

Description

在通信或广播系统中使用HARQ传输的装置和方法

技术领域

本公开涉及在通信或广播系统中使用混合自动重传请求(hybrid automaticrepeat request，HARQ)传输的装置和方法。

背景技术

为了满足自4G通信系统部署以来增加的无线数据业务的需求，已经努力开发改进的5G或5G前通信系统。因此，5G或5G前通信系统也称为“超4G网络”或“后LTE系统”。

5G通信系统被认为是在更高频率(mmWave)频带(例如，60GHz频带)中实现的，以便实现更高的数据率。为了减少无线电波的路径损耗和增加传输距离，在5G通信系统中已经讨论了波束成形、大规模多输入多输出(massive multiple-input multiple-output，MIMO)、全尺寸MIMO(Full Dimensional MIMO，FD-MIMO)、阵列天线、模拟波束成形和大规模天线技术。

此外，在5G通信系统中，正在基于先进的小型蜂窝、云无线电接入网络(RadioAccess Networ，RAN)、超密集网络、设备到设备(device-to-device，D2D)通信、无线回程、移动网络、协作通信、协调多点(Coordinated Multi-Points，CoMP)、接收端干扰消除等进行系统网络改进的开发。

在5G系统中，已经开发了混合FSK和QAM调制(FSK and QAM Modulation，FQAM)和滑动窗口叠加编码(sliding window superposition coding，SWSC)作为高级编码调制(advanced coding modulation，ACM)，以及滤波器组多载波(filter bank multicarrier，FBMC)、非正交多址(non-orthogonal multiple access，NOMA)和稀疏码多址(sparse code multiple access，SCMA)作为高级访问技术。

在通信或广播系统中，链路性能会因各种噪声、衰落现象和符号间干扰(inter-symbol interference，ISI)而显著降低。为了实现需要高数据吞吐量和可靠性的高速数字通信或广播系统，诸如下一代移动通信、数字广播和便携式互联网，有必要开发用于克服噪声、衰落和符号间干扰的技术。最近，作为克服噪声的努力的一部分，已经积极地进行纠错码的研究，以通过有效地恢复信息失真来提高通信的可靠性。

发明内容

技术问题

因此，本公开的一方面是提供一种用于支持来自设计的奇偶校验矩阵的可变长度码字的低密度奇偶校验(low density parity check，LDPC)编码和解码的方法和装置。本公开的另一方面是提供一种用于基于LDPC码的HARQ传输的方法和装置。

技术方案

根据本公开的一方面，提供一种用于发送器的信息传输方法。所述方法可以包括：通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对要发送到接收器的信息比特执行低密度奇偶校验(LDPC)编码来生成码字；识别要应用于码字的冗余版本索引；以及通过基于冗余版本索引对码字执行速率匹配来生成要发送到接收器的比特序列，其中，基于冗余版本索引和选择的奇偶校验矩阵确定比特序列的开始点。

根据本公开的一方面，提供一种用于接收器的信息接收方法。所述方法可以包括：基于从发送器接收的信号识别比特序列；基于识别的比特序列生成对数似然比(loglikelihood ratio，LLR)值；以及通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对生成的LLR值执行低密度奇偶校验(LDPC)解码来输出信息比特，其中，基于冗余版本索引和选择的奇偶校验矩阵确定比特序列的开始点。

根据本公开的另一方面，提供一种能够发送信息的发送器。所述发送器可以包括：控制器，被配置为控制：通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对要发送到接收器的信息比特执行低密度奇偶校验(LDPC)编码来生成码字；识别要应用于码字的冗余版本索引；以及通过基于冗余版本索引对码字执行速率匹配来生成要发送到接收器的比特序列，其中，基于冗余版本索引和选择的奇偶校验矩阵确定比特序列的开始点。

根据本公开的另一方面，提供一种能够接收信息的接收器。所述接收器可以包括：控制器，被配置为控制：基于从发送器接收的信号识别比特序列；基于识别的比特序列生成对数似然比(LLR)值；以及通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对生成的LLR值执行低密度奇偶校验(LDPC)解码来输出信息比特，其中，基于冗余版本索引和选择的奇偶校验矩阵确定比特序列的开始点。

在进行下面的详细描述之前，阐述本专利文件中使用的特定单词和短语的定义可能是有利的：术语“包括”和“包含”及其派生词，表示包含但不限于此；术语“或”是包含性的含义和/或；与“相关联”和“与之相关联”的短语及其衍生词可以表示包括、包含在其中、与之互连、包含、包含在其中、连接到或与之连接、耦合到或与之耦合、可与之通信、与之协作、交错、并置、接近、被束缚到或被束缚有、具有、具有…属性等；术语“控制器”表示控制至少一个操作的任何设备、系统或其部分，这种设备可以用硬件、固件或软件或其中至少两个的某种组合来实现。应当注意，与任何特定控制器相关联的功能可以是集中的或分布式的，无论是本地的还是远程的。

此外，下面描述的各种功能可以由一个或多个计算机程序实现或支持，每个计算机程序由计算机可读程序代码形成并且包含在计算机可读介质中。术语“应用”和“程序”是指适于在合适的计算机可读程序代码中实现的一个或多个计算机程序、软件组件、指令集、过程、功能、对象、类、实例、相关数据或其一部分。短语“计算机可读程序代码”包括任何类型的计算机代码，包括源代码、目标代码和可执行代码。短语“计算机可读介质”包括能够被计算机访问的任何类型的介质，诸如只读存储器(read only memory，ROM)、随机存取存储器(random access memory，RAM)、硬盘驱动器、光盘(compact disc，CD)、数字视频光盘(digital video disc，DVD)或任何其他类型的内存。“非暂时性”计算机可读介质排除了传输瞬时电信号或其他信号的有线、无线、光学或其他通信链路。非暂时性计算机可读介质包括可以永久存储数据的介质和可以存储数据并随后被重写的介质，诸如可重写光盘或可擦除存储器设备。

本专利文件中提供了特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，如果不是大多数情况，这样的定义适用于这种定义的单词和短语的先前和将来的使用。

发明的有益效果

在本公开的特征中，可以基于适用于可变长度和可变速率的LDPC码来支持HARQ方案。

附图说明

为了更完整地理解本公开及其优点，现在参照结合附图的以下描述，其中，相同的附图标记表示相同的部分：

图1示出系统LDPC码字的格式；

图2示出用于LDPC码的具有四行和八列的奇偶校验矩阵H₁和相应的Tanner图；

图3示出奇偶校验矩阵的基本布局；

图4示出根据本公开的实施例的发送器的框图；

图5示出根据本公开的实施例的接收器的框图；

图6A和图6B示出在本公开中使用的LDPC奇偶校验矩阵的特性；

图7A和图7B示出由用于LDPC解码的校验和变量节点执行的消息传递操作；

图8示出根据本公开的实施例的传输方法的流程图；

图9A和图9B示出根据本公开的实施例的传输程序；

图10示出为重传LDPC码字而预设的LDPC码字和比特位置；

图11A和图11B示出根据码率在重传期间重复的码字；

图12A和图12B示出根据初始码率确定重传开始点；

图13A示出根据本公开确定rv值的位置；

图13B示出根据本公开的值发送的比特；

图14A示出当重传的符号相同时的调制符号映射；

图14B示出当重传的符号不相同时的调制符号映射；

图15示出对每个符号应用循环移位的方法；

图16A示出执行本公开的装置的框图；

图16B示出根据本公开的实施例的用于调制符号映射的流程图；

图17是示出根据本公开的实施例的数据重传的序列图；

图18示出根据本公开的实施例的编码器的框图；

图19示出根据本公开的实施例的解码器的框图；

图20示出根据本公开的实施例的解码器的框图；

图21和图22示出可以根据本公开的实施例操作的发送器和接收器的框图；

图23示出根据本公开的信号传输期间满足特定BLER的SNR值；

图24描绘了块交织器；

图25是示出根据本公开的传输的序列的流程图。

具体实施方式

以下讨论的图1至图25以及用于描述本专利文件中的本公开的原理的各种实施例仅是示例性的，不应以任何方式解释为限制本公开的范围。本领域技术人员将理解，本公开的原理可以在任何适当布置的系统或设备中实现。

在下文中，参照附图详细描述本公开的实施例。可以省略对在此包含的公知功能和结构的描述，以避免模糊本公开的主题。可以定义特定术语以便以最佳方式描述本公开。因此，应当根据本公开的精神解释说明书和权利要求中使用的特定术语或词语的含义。

本领域技术人员应该理解，在没有背离本公开的范围的显著修改的情况下，本公开的主题可应用于具有类似技术背景的其他通信系统。

通过以下结合附图的详细描述，本公开的特定实施例的方面，特征和优点将更加明显。各种实施例的描述仅被解释为示例，并未描述本公开的每个可能的实例。对于本领域技术人员来说显而易见的是，提供本公开的各种实施例的以下描述仅用于说明目的，而不是为了限制由所附权利要求及其等同物限定的本公开的目的。在整个说明书中使用相同的附图标记来表示相同的部件。

由Gallager在20世纪60年代首次引入的低密度奇偶校验(LDPC)码由于当时该技术的实现复杂性长期以来一直被遗忘。由于Berrou，Glavieux和Thitimajshima在1993年提出的turbo码表现出接近Shannon信道容量的性能，因此通过对turbo码的性能和特性的许多解释和分析，对迭代解码和基于图的信道编码进行了大量研究。这导致在20世纪90年代后期重新发现LDPC码。已经发现，当基于和积算法的迭代解码应用于对应于LDPC码的Tanner图时，LDPC码也具有接近Shannon的信道容量的性能。

通常，LDPC码由奇偶校验矩阵定义，并且可以由通常称为Tanner图的二分图表示。

图1示出系统LDPC码字的格式。

参照图1，LDPC编码接收K_ldpc比特或符号的信息字102，并生成N_ldpc比特或符号的码字100。为了便于描述，假设输入K_ldpc比特的信息字102并输出N_ldpc比特的码字100。也就是说，对K_ldpc比特信息字

进行LDPC编码以生成码字

在此，码字是由多个比特组成的比特串，并且码字比特指示构成码字的每个比特。信息字是由多个比特组成的比特串，并且信息比特指示构成信息字的每个比特。特别是，在系统码中，码字由信息比特和奇偶校验比特(parity bit)

组成。在此，

是奇偶校验比特104，奇偶校验比特数N_parity由N_ldpc-K_ldpc(N_parity＝N_ldpc-K_ldpc)给出。

LDPC码是一种线性分组码，并且包括确定满足以下等式1的码字的过程。

[等式1]

在此，

在等式1中，H表示奇偶校验矩阵，c表示码字，c_i表示码字的第i比特，N_ldpc表示码字长度，h_i表示奇偶校验矩阵H的第i列。

奇偶校验矩阵H由等于LDPC码字中的比特数的N_ldpc列组成。等式1表示奇偶校验矩阵的第i列h_i和第i码字比特c_i的乘积之和为零(0)，这指示第i列h_i与第i码字比特c_i相关。

接下来，参照图2给出LDPC码的图形表示的描述。

图2示出用于LDPC码的具有四行和八列的奇偶校验矩阵H₁和相应的Tanner图。在图2中，具有八列的奇偶校验矩阵H₁可以生成长度为8的码字。通过H₁生成的代码是LDPC码，并且每列对应于编码的8比特。

在图2中，用于基于奇偶校验矩阵H₁编码和解码的LDPC码的Tanner图包括八个变量节点x₁(202)、x₂(204)、x₃(206)、x₄(208)、x₅(210)、x₆(212)、x₇(214)和x₈(216)以及四个校验节点(218、220、222和224)。在此，奇偶校验矩阵H₁的第i列和第j行分别对应于变量节点x_i和第j个校验节点。如果H₁的元素h_ji是1(非零)，则变量节点x_i连接到Tanner图上的第j个校验节点(边缘存在于变量节点x_i和第j个校验节点之间)。

Tanner图中的变量节点或校验节点的度(degree)指示入射到节点的边缘的数量，并且等于与奇偶校验矩阵中的节点相对应的列或行中的非零条目的数量。例如，在图2中，变量节点x₁(202)、x₂(204)、x₃(206)、x₄(208)、x₅(210)、x₆(212)、x₇(214)和x₈(216)的度分别是4、3、3、3、2、2、2和2；并且校验节点218、220、222和224的度分别为6、5、5和5。对于与变量节点对应的奇偶校验矩阵H₁的列，非零元素的数量分别与节点度4、3、3、3、2、2或2相同；并且对于与校验节点相对应的奇偶校验矩阵H₁的行，非零元素的数量分别与节点度为6、5、5或5相同。

可以使用基于如图2所示的二分图上的和积算法的迭代方案来解码LDPC码。和积算法是一种消息传递算法。消息传递算法是指经由二分图上的边缘交换消息，从输入到变量节点或校验节点的消息计算输出消息，并且更新信息的算法。

在此，可以基于第i个变量节点的消息确定第i个码字比特的值。可以通过硬判决或软判决来获得第i个码字比特的值。因此，LDPC码字的第i比特c_i的性能对应于Tanner图的第i个变量节点的性能，其可以根据奇偶校验矩阵的第i列中的1的位置和数量来确定。换句话说，码字的N_ldpc比特的性能可以取决于奇偶校验矩阵的1的位置和数量，这表示LDPC码的性能受到奇偶校验矩阵的很大影响。因此，使用良好的奇偶校验矩阵设计方法来设计具有高性能的LDPC码。

在通信和广播系统中，为了便于实现，经常使用利用准循环奇偶校验矩阵的准循环LDPC(quasi-cyclic LDPC，QC-LDPC)码。

QC-LDPC码的特征在于具有由零矩阵或小矩阵形式的循环置换矩阵组成的奇偶校验矩阵。

参考以下文献[Myung2006]给出QC-LDPC码的更详细描述，该文献通过引用合并于此。

参考文献[Myung2006]

S.Myung,K.Yang,and Y.Kim,"Lifting Methods for Quasi-Cyclic LDPCCodes,"IEEE Communications Letters.vol.10,pp.489-491,June 2006.

根据参考文献[Myung2006]，使用下面的等式2定义大小L×L的置换矩阵P＝(P_i，j)。在此，P_i，j表示矩阵P中的第i行和第j列的条目(0<＝i，j<L)。

[等式2]

对于置换矩阵P，可以看出置换矩阵Pⁱ(0＝i＜L)是通过将大小L×L的单位矩阵的所有条目向右循环移位i次而获得的循环置换矩阵。

用于最简单的QC-LDPC码的奇偶校验矩阵H可以由下面的等式3表示。

[等式3]

在等式3中，当用P^-1矩阵表示大小L×L的零矩阵时，循环置换矩阵或零矩阵的指数a_i，j被设置为{-1，0，1，2，...，L-1}之一。由于奇偶校验矩阵H包括n个列块和m个行块，因此它具有大小mL×nL。另外，循环置换矩阵的大小可以表示为Z×Z。

通过在等式3的奇偶校验矩阵中分别用1和0替换每个循环置换矩阵和零矩阵而获得的大小m×n的二进制矩阵被称为奇偶校验矩阵H的母矩阵M(H)。如等式4所示，通过提取每个循环置换矩阵或零矩阵的指数而获得的大小m×n的整数矩阵被称为奇偶校验矩阵H的指数矩阵E(H)。

[等式4]

同时，可以根据奇偶校验矩阵确定LDPC码的性能。因此，有必要为具有高性能的LDPC码设计奇偶校验矩阵。此外，需要一种支持各种输入长度和码率的LDPC编码和解码方法。

根据参考文献[Myung2006]，被称为提升(lifting)的方法用于QC-LDPC码的有效设计。提升是通过根据特定规则设置确定来自给定小母矩阵的循环置换矩阵或零矩阵的大小的L值来有效地设计非常大的奇偶校验矩阵的方法。通过提升设计的QC-LDPC码的现有提升方法和特征简要总结如下。

当给出LDPC码C₀时，通过提升设计的S QC-LDPC码被称为C₁，...，C_S，以及每个QC-LDPC码的奇偶校验矩阵的行块和列块的大小称为L_k。在此，C₀对应于具有代码C₁，...，C_S的母矩阵作为奇偶校验矩阵的最小LDPC码，并且对应于行块和列块的大小的L₀是1，为方便起见，每个代码C_k的奇偶校验矩阵H_k具有大小m×n的指数矩阵

并且每个指数

被设置为{-1，0，1，2，...，L_k-1}中的一个。

在参考文献[Myung2006]，以C₀→C₁→...→C_S的步骤执行提升，并且具有特征L_k+1＝q_k+1L_k(q_k+1是正整数，其中，k＝0，1，...，S-1)。此外，如果仅存储C_S的奇偶校验矩阵H_s，则可以根据提升过程的特性使用等式5来表示QC-LDPC码C₀，C₁，...，C_S。

[等式5]

[等式6]

E(H_k)≡E(H_S)modL_k

在根据等式5或等式6的提升中，对应于QC-LDPC码C_k的奇偶校验矩阵中的行块或列块的大小的Lk的值具有倍数的关系，并且还根据特定方案选择指数矩阵。这种现有的提升方案可以改善通过提升设计的奇偶校验矩阵的代数或图形特性，并且可以容易地设计具有改进的错误平层(error floor characteristic)特性的QC-LDPC码。

然而，由于L_k的值彼此处于多重关系，因此代码的长度受到显著限制。例如，当对每个L_k应用诸如L_k+1＝2XL_k的最小提升时，每个QC-LDPC码的奇偶校验矩阵可以仅具有2^km×2^kn的大小。也就是说，当以10个步骤(S＝10)应用提升时，奇偶校验矩阵可以仅具有10个大小。

因此，现有的提升方案在设计支持各种长度的QC-LDPC码时有些不利。在常用的移动通信系统中，考虑到各种类型的数据传输，使用非常高级别的长度兼容性。因此，可能难以以传统方式将LDPC码应用于移动通信系统。

通过提升设计的S QC-LDPC码被称为C₁，...，C_S，并且QC-LDPC码C_i的奇偶校验矩阵的行块和列块的大小被称为Z。为了方便起见，每个代码C_i的奇偶校验矩阵H_Z具有大小m×n的指数矩阵

并且每个指数

被设置为{-1，0，1，2，...，L_k-1}中的一个。(尽管为了方便起见，在本公开中将零矩阵的指数设置为-1，但是根据系统可以将其设置为不同的值。)

具有最大奇偶校验矩阵的LDPC码C_S的指数矩阵被称为

(Z_max是Z值中的最大值)。在这种情况下，对于小于Z_max的Z，可以根据等式7或等式8确定表示构成每个LDPC码的奇偶校验矩阵的循环置换矩阵和零矩阵的指数。

[等式7]

[等式8]

在等式7或8中，

表示通过

除以Z获得的余数。

然而，由于Z的值在参考文献[Myung2006]中被限制为满足它们之间的多重关系，因此不适合支持各种长度。例如，当奇偶校验矩阵H_Z的指数矩阵E(H_Z)或母矩阵M(H_Z)的列数n为36且Z的值限制为1，2，4，8，...，128时，可以通过8级提升获得的长度是36，72，144，......，4608(＝36×2⁷)，在这种情况下，最小长度和最大长度之间的差异变得非常大。

本公开提出了一种设计奇偶校验矩阵的方法，即使当Z的值不是多重关系时，也可以应用等式7或8中所示的指数转换而不会降低性能。作为参考，等式7或8示出当应用基于模运算(modulo operation)的提升时的指数转换。如参考文献[Myung2006]所示，也可以基于诸如flooring操作的各种其他方案来执行指数转换。接下来，等式9或等式10表示当Z小于Z_MAX时通过基于flooring操作应用提升而设计的奇偶校验矩阵的指数转换。

[等式9]

[等式10]

接下来，为了解决现有提升方法的长度兼容性问题，给出了设计和使用奇偶校验矩阵的方法的描述。

在本公开中，修改的提升过程定义如下。

1)Z值的最大值称为Z_max。

*2)Z_max的除数之一称为D(Z_max＝D·S)。

3)Z是D、2D、3D、......和SD(＝Z_max)之一。

(为方便起见，对应于Z＝k x D的奇偶校验矩阵被称为H_k，并且与该奇偶校验矩阵相对应的LDPC码被称为C_k)。

除了上述提升方法之外，还可以使用各种其他提升方法来支持可变长度。

接下来，参考以下文献[Myung2005]给出QC-LDPC码的编码方法的更详细描述，该文献通过引用合并于此。

参考文献[Myung2005]

S.Myung，K.Yang，and J.Kim，″Quasi-Cyclic LDPC Codes for Fast Encoding，″IEEE Transactions on Information Theory，vol.51，No.8，pp.2894-2901，Aug.2005.

图3示出本公开提出的奇偶校验矩阵的基本布局。

在参考文献[Myung2005]中，如图3所示定义了由循环置换矩阵组成的特殊奇偶校验矩阵。此外，示出了如果在图3的奇偶校验矩阵中满足由等式11或12给出的关系，则可以实现有效编码。

[等式11]

[等式12]

在等式11和等式12中，l(≠1，m)指示P^y所在行的位置。

如果如上所述满足等式7和等式8，则众所周知，由参考文献[Myung2005]中的

定义的矩阵变为单位矩阵，并且可以在编码过程中执行有效编码。

在以上描述中，为了方便起见，已经描述了仅一个循环置换矩阵对应于一个块的情况。然而，本公开可以应用于在一个块中包括多个循环置换矩阵的情况。

图4示出根据本公开的实施例的发送器的框图。

如图4所示，为了处理可变长度输入比特，发送器400可以包括分段单元410、零填充单元420、LDPC编码器430、速率匹配单元440和调制单元450。

图4中所示的组件是对可变长度输入比特执行编码和调制的组件。这只是实施例。在某些情况下，可以省略或改变图4中所示的一些组件，并且可以添加其他组件。

图5示出根据本公开的实施例的接收器的框图。

如图5所示，为了处理可变长度信息，接收器500可以包括解调单元510、速率解匹配单元520、LDPC解码器530、零移除单元540和解分段单元550。

图5中所示的组件是执行与图5中所示的组件相对应的功能的组件。这只是示例。在某些情况下，可以省略或改变图5中所示的一些组件，并且可以添加其他组件。

图6A和图6B示出在本公开中使用的LDPC奇偶校验矩阵的特性。

图6A和图6B示出基于各种码率和增量冗余(incremental redundancy，IR)为混合自动重传请求(HARQ)方案设计的奇偶校验矩阵的示例。在图6A和图6B中，与增量冗余比特相对应的奇偶校验矩阵的阶数是1。阶数为1的列块由循环置换矩阵和零矩阵组成。由于奇偶校验矩阵的形式，增量冗余位被生成为单奇偶校验扩展。增量冗余比特也可以在初始传输中发送。

参照图6A，本公开中使用的LDPC奇偶校验矩阵的大小可以根据码率而变化。例如，当应用高码率时，奇偶校验矩阵对应于子矩阵1(600)，其包括信息比特和奇偶校验1比特(parity-1bits)。当应用较低码率时，奇偶校验矩阵对应于子矩阵2(610)，其包括IR比特和单奇偶校验码的系统部分以及子矩阵1中包含的部分。随着码率变低，IR比特和包括在奇偶校验矩阵中的系统部分变得更大。

在图6B中，图6B是图6A的更详细的版本，奇偶校验矩阵的信息比特的部分由K_b个列块组成。子矩阵2由N_b个列块组成。在这种情况下，码字的长度是N_b X Z。

包括与单奇偶校验码的串联的奇偶校验矩阵具有良好的可扩展性并且适用于增量冗余(IR)技术。由于IR技术对于支持HARQ很重要，因此高效且高性能的IR技术可以提高HARQ系统的效率。基于奇偶校验矩阵的LDPC码可以通过使用由单奇偶校验码扩展的部分生成和发送新奇偶校验来应用于有效和高性能的IR技术。

作为参考，显然，如果缩短和打孔被适当地应用于与在此描述的奇偶校验矩阵相对应的LDPC码，则可以利用支持各种块长度和编码率的LDPC编码。换句话说，通过对与奇偶校验矩阵相对应的LDPC码应用适当的缩短，可以支持各种信息字长度；通过适当地应用打孔，可以支持各种码率；以及可以通过生成和发送适当长度的单奇偶校验比特来应用有效的IR技术。

可以使用基于如图2所示的二分图的和积算法的迭代方案来解码LDPC码。和积算法是一种消息传递算法。

接下来，参照图7A和图7B给出LDPC解码中常用的消息传递操作的描述。

图7A和图7B示出由用于LDPC解码的校验和变量节点执行的消息传递操作。

在图7A中，存在校验节点m(700)和连接到校验节点m(700)的多个变量节点(710、720、730和740)。T_n′，m指示从变量节点n′(710)传递到校验节点m(700)的消息，并且E_n，m指示从校验节点m(700)传递到变量节点n(730)的消息。在此，令N(m)是连接到校验节点m(700)的所有变量节点的集合，并且令N(m)\n是通过从N(m)中排除变量节点n(730)而获得的集合。

在这种情况下，基于和积算法的消息更新规则可以由下面的等式13表示。

[等式13]

在此，sign(E_n，m)指示消息E_n，m的符号，并且|E_n，m|指示消息E_n，m的幅度。函数Φ(x)可以由下面的等式14表示。

[等式14]

在图7B中，存在变量节点x(750)和连接到变量节点x(750)的多个校验节点(760、770、780和790)。E_y′，x指示从校验节点v′(760)传递到变量节点x(750)的消息，并且T_y，x指示从变量节点x(750)传递到变量节点y(780)的消息。在此，令M(x)是连接到变量节点x(750)的所有校验节点的集合，并且令M(x)\y是通过从M(x)中排除校验节点y(780)而获得的集合。在这种情况下，基于和积算法的消息更新规则可以由下面的等式15表示。

在这种情况下，基于和积算法的消息更新规则可以由下面的等式15表示。

[等式115]

在此，E_x表示变量节点x的初始消息值。

为了确定节点x的比特值，可以使用下面的等式16。

[等式16]

在这种情况下，可以根据P_x值确定对应于节点x的编码比特。

由于图7A和图7B中所示的方案是一般解码方案，因此将省略其详细描述。除了图7A和图7B中描述的方案之外，可以应用其他方案来确定在变量节点和校验节点处传递的消息值。例如，参见Frank R.Kschischang，Brendan J.Frey，and Hans-Andrea Loeliger，″Factor Graphs and the Sum-Product Algorithm，″IEEE TRANSACTIONS ON INFORMATIONTHEORY，VOL.47，NO.2，FEBRUARY 2001，pp498-519，通过引用合并于此。

接下来，参照图4给出发送器的操作的详细描述。

如图4所示，为了处理可变长度输入比特，发送器400可以包括分段单元410、零填充单元420、LDPC编码器430、速率匹配单元440和调制单元450。

图4中所示的组件是对可变长度输入比特执行编码和调制的组件。这只是示例。在某些情况下，可以省略或改变图4中所示的一些组件，并且可以添加其他组件。

图4中所示的LDPC编码器430可以执行图8中描述的LDPC编码器执行的操作。

同时，发送器400可以确定所需的参数(例如，输入比特长度，调制和码率(modulation and code rate，ModCod)、零填充参数、LDPC码率/长度、交织参数、重复参数、打孔参数、重传参数和调制方案)，基于所确定的参数执行编码，并且执行到图5中所示的接收器500的传输。

由于输入比特的数量是可变的，当输入比特的数量大于预设阈值时，输入比特可以被分段为长度小于或等于阈值的块。每个分段块可以对应于一个LDPC编码块。当输入比特的数量小于或等于阈值时，输入比特不被分段，并且输入比特可以对应于一个LDPC编码块。

通过使分段码块的长度相等，可以使码块的LDPC编码和解码参数相同，从而降低了实现复杂度。另外，通过使代码块的填充零(padded zero)尽可能相等，可以提高编码性能。

速率匹配单元440的输入比特是LDPC编码器430的输出比特，并且可以由C＝(i₀,i₁,i₂,...,i_Kldpc-1,p₀,p₁,p₂,...,p_{Nldpc-Kldpc-1})给出。在此，i_k(0＝k<K_ldpc)指示LDPC编码器430的输入比特，并且p_k(0＝k<N_ldpc-K_ldpc)指示LDPC奇偶校验比特。速率匹配单元440可以包括交织器441和打孔/重复/零移除单元442。

调制单元450调制从速率匹配单元440输出的比特流，并且将调制的比特流发送到接收器(例如，图5中的接收器500)。

具体地，调制单元450对从速率匹配单元440输出的比特进行解复用，并且将解复用的比特映射到星座(constellation)。

也就是说，调制单元450可以将串行-并行转换应用于从速率匹配单元440输出的比特，以生成具有预设比特数的小区(cell)。在此，构成每个小区的比特数可以等于构成映射到星座的调制符号的比特数。

此后，调制单元450可以将解复用的比特映射到星座。也就是说，调制单元450可以通过诸如QPSK、16-QAM、64-QAM、256-QAM、1024-QAM和4096-QAM的各种调制方案来调制解复用的比特，以生成调制符号，并且将调制符号映射到星座点。在这种情况下，由于解复用的比特构成包含与调制符号的数量一样多的比特的小区，因此可以将小区按序列映射到星座点。

此后，调制单元450可以调制映射到星座的信号并将调制的信号发送到接收器500。例如，调制单元450可以使用正交频分复用(orthogonal frequency divisionmultiplexing，OFDM)将映射到星座的信号映射到OFDM帧，并且通过分配的信道将映射的信号发送到接收器500。

同时，发送器400可以预先存储用于编码、交织和调制的各种参数。在此，用于编码的参数可以包括LDPC码的码率、码字长度和关于奇偶校验矩阵的信息。用于交织的参数可以包括关于交织规则的信息，并且用于调制的参数可以包括关于调制方案的信息。关于打孔的信息可以包括打孔长度。关于重复的信息可以包括重复长度。当使用本公开中提出的奇偶校验矩阵时，关于奇偶校验矩阵的信息可以包括根据等式3和4的置换矩阵的指数值。

在这种情况下，构成发送器400的每个组件可以使用这些参数执行操作。

尽管未示出，但是发送器400还可以包括控制器，以在必要时控制其操作。

在本公开中，为了支持基于LDPC码的混合自动重传请求(HARQ)，将描述速率匹配方法和装置。

图8示出描述根据本公开的发送器操作的流程图。接下来，参照图8给出基于LDPC码的传输方法的描述。

在步骤810，发送器可以确定调制符号的调制阶数(modulation order)，传输块大小(transport block size，TBS)和冗余版本或冗余版本索引(rv_idx)用于传输。这些值可以作为控制信息发送，并且可以根据基于相关参数的预设规则来确定。冗余版本索引(rv_idx)是小于预设最大值的整数，并且用作到冗余版本的索引，并且它是用于确定传输开始比特的位置的参数。rv_idx值的数量可以根据系统而不同，并且rv_idx在LTE标准中可以具有0、1、2或3的四个值。发送器可以确定rv_idx并在每次传输时将其通知给接收器。可选地，接收器可以确定rv_idx并将其通知给发送器，并且发送器可以使用所确定的rv_idx的值。可以根据预设顺序和重传次数来确定rv_idx的值。在LTE系统的上行链路重传中，rv_idx的值以0、2、3和1的顺序确定，并且由模4操作更新。可以在步骤860确定调制阶数和rv_idx。

在步骤820，发送器可以基于所确定的TBS值将传输块(transport block，TB)分段为代码块(code block，CB)。在该分段期间，确定代码块大小(code block size，CBS)。在步骤830，基于所确定的CBS和用于LDPC码的奇偶校验矩阵的参数，发送器可以确定K_b的值(奇偶校验矩阵的信息字部分的列块的数量)，以及Z的值(构成QC-LDPC码的循环置换矩阵或零矩阵的大小)。在步骤840，发送器可以确定N_b的值(考虑到重传的奇偶校验矩阵(paritycheck matrix，PCM)的列块的数量)、奇偶校验矩阵的循环置换矩阵的指数移位值、以及N_cb的值(考虑重传的码字比特数)。N_cb的值可以等于N_bXZ，可以根据预设规则设置为与N_bXZ不同的值，并且可以在步骤840之后确定。N_b的值可以根据CBS的值而改变。LDPC码的奇偶校验矩阵的最大列块数被设置为N_{b max}，并且N_b小于或等于N_{b max}。

N_cb的值可能根据rv_idx的最大值而不同。rv_idx的范围(值的数量和最大值)可以根据码率、UE类别、奇偶校验矩阵、上行链路或下行链路和信息字长度中的至少一个来改变，并且实际编码比特的数量可能会因此有所不同。无论rv_idx的范围如何，都可以根据码率、UE类别、奇偶校验矩阵、上行链路或下行链路以及信息字长度中的至少一个来改变N_cb的值。

在一个实施例中，在步骤850，发送器可以基于所确定的参数执行LDPC编码和交织。可以仅在必要时执行交织。可以存在可用于LDPC编码的多个奇偶校验矩阵，并且可以根据预设规则确定用于编码的奇偶校验矩阵。LDPC编码中使用的奇偶校验矩阵的大小可以根据rv_idx的值和码率而不同。基于rv_idx的值，实际上可以执行编码直到N_cb的值，或仅针对当前传输所需的比特执行编码。例如，当rv_idx为0时，可以仅针对信息比特中要发送的比特数(E)和打孔比特数(0、Z、或2xZ)之和(E、E+Z或E+2xZ)执行编码。

在步骤860，发送器可以确定LDPC编码比特中要发送的比特的开始位置(k₀)和要发送的比特数(E)。开始位置k₀根据rv_idx确定。在步骤870，发送器可以在步骤850输出的比特流(w₀，w₁，w₂，...，W_Ncb)之中发送

也就是说，基于步骤850的输出比特流W＝(w₀，w₁，w₂，...，W_Ncb)、码字比特数(N_cb)、传输比特数(E)和传输开始比特的索引(k₀)，如下执行比特流传输。传输比特数(E)可以基于分配的子载波的数量和调制方案来确定，并且可以在步骤860之前确定。在此，e_k表示从w_k中选择的用于传输的比特。

在此，<NULL>表示零填充比特。可能始终不发送信息比特的特定比特。

作为步骤870的另一实施例，可以考虑总是不发送信息比特中的特定比特的情况。特定比特称为打孔系统比特。

在另一实施例中，基于通过从输出比特流(w₀，w₁，w₂，...，w_Ncb)中排除总是被打孔的那些信息比特而获得的比特流(x₀，x₁，x₂，*j x_{Ncb_ext})、码字比特数(N_cb)、传输比特数(E)和传输开始比特的索引(k0)，如下执行比特流传输。在此，N_{cb_ext}＝N_cb-N_{sym_p}，其中，N_{sym_p}指示总是被打孔的信息比特的数量。例如，如果2*Z信息比特被打孔，则N_{cb_ext}＝N_cb-2*Z。如果排除缩短的Ns比特，则N_{cb_ext}＝N_cb-N_{sym_p}-N_s。传输比特数(E)可以基于分配的子载波的数量和调制方案来确定，并且可以在步骤860之前确定。在此，e_k表示从x_k中选择的用于传输的比特。

或者

或者

或者

在此，m表示rv_idx的值的数量。稍后更详细地描述传输开始比特的索引(k₀，比特索引)。

在另一实施例中，基于通过从输出比特流(w₀，w₁，w₂，...，w_Ncb)中排除总是被打孔的那些信息比特而获得的比特流(x₀，x₁，x₂，...，x_{Ncb_ext})、码字比特数(N_cb)、传输比特数(E)和传输开始比特的索引(k₀)，如下执行比特流传输。在此，N_{cb_ext}＝N_cb-N_{sym_p}，其中，N_{sym_p}指示总是被打孔的信息比特的数量。例如，如果2*Z信息比特被打孔，则N_{cb_ext}＝N_cb-2*Z。如果排除缩短的Ns比特，则N_{cb_ext}＝N_cb-N_{sym_p}-N_s。传输比特数(E)可以基于分配的子载波的数量和调制方案来确定，并且可以在步骤860之前确定。在此，e_k表示从x_k中选择的用于传输的比特。

或者

或者

或者

在此，m表示rv_idx的值的数量。稍后更详细地描述传输开始比特的索引(k₀，比特索引)。

图9A和图9B示出根据本公开的编码数据的过程。如图9A和图9B所示，在发送器中，传输块被分段为信息块，并且信息块包含零填充比特，使得总长度变为K_bXZ(即，Z的倍数)。信息块是LDPC编码的，并且码字的总长度变为K_bXZ。码字比特可以是交织的。在确定k₀之后，发送器移除零填充比特并发送码字比特。

在本公开中，发送器基于rvidx的值确定指示传输开始比特的位置的k₀(＝S_idx)的值，并且从由k₀索引的码字比特开始按序列传输。在传输期间，不必根据rv_idx(＝0、1、2或3)确定S_idx的所有值，并且可以基于rv_idx确定传输开始比特的索引(即，S_idx或k₀)用于传输。当定义m个冗余版本(redundancy version，RV)时，RV＝{rv₀，rv₁，...，rv_(m-1)}并且rv_idx＝{0，1，2，...，m-1}。基于rv_idx的开始比特的索引是S＝{s₀，s₁，...，s_(m-1)}。

图9A描绘了信息比特的一部分总是被打孔而不输入到循环缓冲区的实施例。

在本公开中，给出了在数据的初始重传时确定传输序列(即，冗余版本(RV)序列)的方法的描述。可以根据调制和编码方案(modulation and coding scheme，MCS)的索引来不同地设置RV的序列。也就是说，根据MCS索引(I_MCS)定义冗余版本序列。

当前的LTE标准提供如下表1中所示的HARQ模式。

【表1】

在LTE系统的非自适应HARQ模式中的重传的情况下，对于上行链路传输，当基站经由下行链路物理HARQ信道(physical HARQ channel，PHICH)发送NACK而不发送单独的下行链路控制信息(downlink control information，DCI，即UL准许)用于数据调度时，终端在预设时间点按照冗余版本(RV)0、2、3和1的序列自动执行重传。

然而，在使用LDPC码的情况下，当在数据传输期间改变码率时，LDPC码的矩阵可能改变，因此需要额外的考虑。为了支持IR模式，本公开提出了一种基于rv_idx从特定比特位置发送LDPC码字比特的方法。

图10示出为重传LDPC码字而预设的LDPC码字和比特位置。如图10所示，LDPC码字比特中的特定比特的位置可以由冗余版本(rv)指示。在图10中，m个特定比特rv0(1000)、rv1(1010)、rv2(1020)、...、rvm-1(1030)的位置由rv或rv_idx的值指示。rv₀(1000)的rv_idx值为0；rv₁(1010)的rv_idx值为1；rv₂(1020)的rv_idx值为2；并且rv_m-1(1030)的rv_idx值为m-1。在生成LDPC码字之后，发送器可以从rv指示的位置发送它。例如，发送器可以在第一传输时从rv₀指示的比特发送，并且在第二传输时从rv₁指示的比特发送。

本公开公开了一种方法，该方法可以根据预设规则确定初始传输或重传的开始位置，并且具体地，根据初始传输的码率来改变传输序列。在此，传输序列表示rv_idx值的序列或传输开始比特索引的序列。

当从由预设规则确定的开始位置发送数据时，不需要附加的信令比特，从而可以减少系统开销。另一方面，由于根据预设规则发送数据，因此可以限制可以根据码率获得的附加编码增益。

图11A和图11B示出根据码率在重传期间重复的码字。基于根据本公开的图6A和图6B的奇偶校验矩阵，应用LDPC码用于编码，以下几点在重传中是重要的。在基于图6A和图6B中所示的奇偶校验矩阵编码的奇偶校验比特的增量冗余比特部分中，靠近信息比特的前奇偶校验比特是重要的。因此，当在重传期间按序列选择奇偶校验比特时，可以获得高编码增益。此外，随着重传期间发生的比特冗余减少，效率增加。也就是说，可以通过序列传输而无需重复地获得高编码增益(即，具有较低错误概率的传输是可能的)。

如图11A所示，当码率低时，如果在初始传输1100时RV是rv0(rv_idx＝0)，则在第一重传1110时RV是rv1(rv_idx＝1)，并且在第二重传1120时RV是rv2(rv_idx＝2)，因为许多比特被重复发送，所以编码增益不能最大化。在此，如果在初始传输时RV是rv₀并且在第一重传时不是rv₁，则可以获得高编码增益。

另一方面，如图11B所示，当码率高时，如果在初始传输1150时RV是rv0并且在第一重传1160时RV是rv1，则与以低码率传输数据的情况相比，分别从由rv0和rv1指示的比特传输的那些码字比特中的重复传输比特的数量可以较少(或为零)。因此，与图11A的情况相比，在图11B的情况下可以获得更高的编码增益。

考虑到这一点，本公开提出了一种在重传期间确定传输序列的方法，如下所述。

首先，可以根据初始传输码率选择和应用预设传输序列之一。例如，当存在四个rv值时，可以根据码率选择四个传输序列中的一个。

【表2】

RV<sub>idx</sub>顺序指示符	用于传输的RV<sub>idx</sub>序列
		0	0 3 2 1
1	0 2 1 3
		2	0 1 2 3
3	0 0 0 0

其次，作为指定传输序列的示例，可以选择四个传输序列中的一个以根据所分配的调制和编码方案(MCS)索引来传输码字。

【表3】

MCS索引	调制方案	码率	RV<sub>idx</sub>顺序指示符
				0	2	1/2	0
1	4	2/3	1
				2	8	4/5	2

可能未在上表3的MCS表中指定码率。

第三，可以将基于MCS索引、传输块大小(TBS)、将通过其发送码字比特的子载波的数量等确定的有效码率(R_eff)与预设阈值(R_{th_i},i＝0,1,2,...,N_order-1)进行比较。根据比较结果，可以使用特定RV序列实现更好的性能。这可以使用下面的等式17来执行。在此，R_eff是TBS比特数和发送的基于TBS的码字比特数之间的比率。可以根据帧结构以不同方式计算有效码率，并且可以通过例如(TBS+N_CRC)/(N_PRBХ(每PRB的#RE-用于参考信令的#RE)Х调制阶数)((TBS+NCRC)/(NPRBХ(#REs per PRB-#REs for reference signaling)Хmodulation order))来计算有效码率。在此，#RE表示资源元素的数量，N_CRC指示CRC比特的数量并且可以是零。N_PRB表示分配的资源块的数量，并且用于参考信令的#RE表示分配给参考信令的资源元素的数量。TBS表示应用特定I_TBS和N_PRB时可以传输的比特数。可选地，当传输块(TB)被分段为代码块(CB)并且以CB或CB组(CB group，CBG)为单位执行重传时，R_eff可以是CB大小或CBG比特数与携带CB或CBG的码字比特数之间的比率。

[等式17]

RV索引顺序指示符＝i if R_eff<R_{th_i}(0＝<i<N_order)

N_order是表2中指定的可能RV索引顺序指示符的最大值，并且表示RV索引顺序的最大数量。R_eff的值可以基于I_MCS确定。

当使用该方案时，即使接收器不经由诸如DCI的信令直接通知rv_idx值，发送器也可以以预设的序列执行数据传输。

另外，可以将不同的rv_idx序列用于每个奇偶校验矩阵。此外，可以根据MCS索引，根据调制阶数确定的TBS索引或MCS索引(I_MCS)和N_PRB(用于数据传输的物理资源的大小)来确定rv_idx序列。

可选地，在本公开中，通过在非自适应地固定rv_idx序列之后根据初始传输码率执行使用不同交织器的传输，可以获得相同的效果。

图12A和图12B示出当使用不同的交织器时发送的码字。在图12A和图12B中，标记1200指示传输序列是固定的并且码字以rv₀、rv₁、rv₂和rv₃的序列传输的情况。在此，根据由rv_idx指定的S_idx索引的那些比特，将码字比特(＝c₀,c₁,c₂,...,c_N-1)分成比特组。例如，比特组0由c_s0,...,c_{s1-1}组成。比特组1由c_s1,...,c_{s2-1}组成。比特组2由c_s2,...,c_{s3-1}组成。比特组3由c_s3,...,c_{N}组成。比特组4由c₀,...,c_{s0-1}组成。

在这种情况下，当应用交织器1时，它按比特组4、比特组0、比特组2、比特组1和比特组3的序列排列比特组，如标记1210所示。因此，当发送码字时，即使发送器使用与未应用交织器时相同的rv_idx序列，发送器也可以实际改变传输开始比特。当应用交织器3时，它按比特组0、比特组3、比特组1和比特组2的序列排列比特组，如标记1230所示。因此，即使发送器使用与未应用交织器时相同的rv_idx序列，发送器也可以实际改变传输开始比特。也就是说，根据码率使用不同的交织器可以实现与根据码率改变rv_idx序列相同的效果。因此，作为用于减少信令开销的手段，可以通过在使用预设rv_idx序列的同时根据初始传输码率应用不同的交织器来获得编码增益。

另外，本公开公开了一种确定由rv_idx指定的比特的索引(冗余版本索引)的方法，即，S_idx的值。如前所述，当发送码字比特时，基于rv_idx确定S_idx的值，并且从S_idx索引的比特按序列执行发送。

首先，考虑到最大rv_idx值(＝m-1)，可以基于初始传输时的码率确定码字比特的数量，并且调整由各个rv_idx值指示的S_idx值之间的间隔。如果初始传输时的码率高，则基于最大rv_idx值的重传时的码率可以高于LDPC码可以支持的最小码率。例如，当初始传输的码率为8/9时，可支持的最小码率为1/5，最大rv_idx值(m-1)为3，最大重传时的码率为8/36(＝8/9Х1/4)，高于1/5。在此，基于8/36的码率确定码字比特数(＝N_cb)并且相应地设置S_idx的情况可以产生比基于1/5的码率确定码字比特数(＝N_cb)并且相应地设置S_idx的情况更高的编码增益。

另外，在本公开中，当rv_idx的最大值是(m-1)时，码字比特(N_cb)的长度被设置为小于或等于k/R*m的值。在此，k是信息比特的数量，并且可以等于CBS或K_bХZ。码率R可以被指定为根据MCS表中的I_MCS的值，或者有效码率可以被用作R。可以根据信息比特的数量和为传输分配的RB的数量(即资源的大小)来改变有效码率。

例如，可以使用下面的等式18来确定N_cb的值。

[等式18]

或者

可以考虑总是不发送信息比特中的特定N_{sym_p}比特的情况。这些N_{sym_p}比特称为打孔系统比特。

在这种情况下，基于下面的等式18-1确定第二实施例中的N_{cb_ext}。

[等式18-1]

在此，N_s指示缩短的比特数。

当使用有限缓冲区时，N_cb的值被设置为N_cb和有限缓冲区大小中较小的一个，并且N_{cb_ext}的值被设置为N_{cb_ext}和有限缓冲区大小中较小的一个。

N_b是LDPC码的奇偶校验矩阵的列块的数量，并且可以根据CBS的值而变化。N_b小于或等于奇偶校验矩阵的最大列块数(N_bmax)。如前所述，可以根据码率、UE类别、奇偶校验矩阵、上行链路或下行链路以及信息字长度中的至少一个来改变N_cb的值。k的值可以等于CBS或LDPC码的输入比特数(K_bxZ)，其等于通过将零填充比特的数量加到CBS而获得的值。在此，下面的等式19可以用于基于rv_idx(0,1,...,(m-1))或传输开始比特的索引k₀来确定S_idx的值。

[等式19]

或者

在此，可以根据初始传输码率改变m的值。还可以根据奇偶校验矩阵、UE类别以及上行链路或下行链路来改变m的值。a的值指示具有rv_idx＝0的S₀的位置，并且可以等于Z(LDPC码的奇偶校验矩阵的子矩阵的大小)、Z的倍数或零。

发送器可以执行高达N_cb的实际编码或仅执行直到传输所需的比特的实际编码。

其次，将S_idx值(即k₀)设置为用于确定奇偶校验矩阵的提升值Z的倍数。这是为了便于解码器操作。图13A示出确定重传开始点并且示出了由根据上述方案确定的rv_idx的值确定的S_idx值。如图13A所示，S_idx值对应于Z的倍数。为此，在本公开中，当包括零填充比特时确定S_idx值。

在此，可以使用下面的等式20来确定S_idx。

[等式20]

或者

或者

或者

rv_idx的值是0＝i＜m，m可以根据码率改变。N_cb是考虑重传的码字比特数，并且可以根据等式18确定。或者，N_cb＝min(N_bmax*Z，N_max)。N_bmax是图6A和图6B中所示的奇偶校验矩阵的最大列块数。N_max是预先设置的最大编码比特数。当未设置N_max时，N_cb可以等于N_bmaxXZ。如前所述，可以根据码率、UE类别、奇偶校验矩阵、上行链路或下行链路以及信息字长度中的至少一个来改变N_cb的值。a的值指示具有rv_idx＝0的S₀的位置，并且可以等于Z(LDPC码的奇偶校验矩阵的子矩阵的大小)、Z的倍数或零。可以执行实际编码直到N_cb或仅执行传输所需的比特(＝E)。

第三，可以根据码率不同地设置S_idx值之间的间隔。具体地，传输开始点的位置可以由下面的等式21确定。

[等式21]

S_idx＝(a+α_R×rv_idx)modN_cb，或者

k₀＝(a+α_R×rv_idx)modN_cb

α_R的值可以由高层信令(RRC信令)、MAC CE或下行链路物理层信号(L1 DL控制)预先配置，并且它也可以由收发器直接计算。可以根据码率和信息字长度(即，CBS)不同地确定α_R的值。具体地，可以根据MCS索引、基于MCS索引和调制阶数确定的TBS索引、或者MCS索引和N_PRB(用于数据传输的物理资源的大小)来预设α_R。例如，α_R＝k/R，其中，R是初始传输码率并且可以由MCS索引确定。根据奇偶校验矩阵和UE类别，α_R的值可以不同。rv_idx的值是0＝i＜m，并且m可以根据码率改变。N_cb是考虑重传的码字比特数，并且可以根据等式18确定。或者，N_cb＝min(N_bmax*Z，N_max)。或者，N_cb＝min(N_bXZ，N_max)。N_bmax是图6A和图6B中所示的奇偶校验矩阵的最大列块数。N_b小于或等于N_bmax并且根据预设规则确定。N_max是预先设置的最大编码比特数。

当未设置N_max时，将N_cb设置为N_bmaxXZ或N_bXZero(N_cb＝N_bmaxXZ或N_cb＝N_bXZ)。如前所述，可以根据码率、UE类别、奇偶校验矩阵、上行链路或下行链路以及信息字长度中的至少一个来改变N_cb的值。a的值指示具有rv_idx＝0的S₀的位置，并且可以等于Z(LDPC码的奇偶校验矩阵的子矩阵的大小)、Z的倍数或零。可以执行实际编码直到N_cb或仅对传输所需的比特(＝E，要发送的码字比特的数量)。当通过第三种方法确定S_idx时，具有小idx的S_idx值可以大于具有大idx的S_idx值(即，S₁＞S₂)。

如果使用上述方法，则可以最小化当RV是rv_i(即，rv_idx＝i)时发送的那些比特以及当RV是rv_i+1(即，rv_idx＝i+1)时发送的那些比特中的相同比特的数量。因此，通过在重传期间按序列使用RV，可以最大化编码增益。

如第二和第三实施例中所述，当总是不发送特定信息比特时，可以使用等式18-1确定等式21的N_cb值。对于第二实施例，等式21中的a的值可以是零。

接下来，给出α_R的详细描述。如上所述，当HARQ-IR方案用于重传时，可以通过尽可能多地发送新码字比特来获得码字增益。基于码率根据rv值改变传输开始比特的位置是有帮助的，从而可以最大化码字增益。具体地，可以基于如下面的等式22所示的特定值α_R将传输开始点确定为奇偶校验矩阵的循环置换矩阵的大小的倍数。

[等式22]

S_idx＝(a+α_R×Z×rv_idx)modN_cb，或者

k₀＝(a+α_R×Z×rv_idx)modN_cb

在此，a指示当rv_idx＝0时传输开始比特的位置，并且可以是预设值。如第二和第三实施例中所述，当总是不发送特定信息比特时，可以使用等式18-1确定等式22的N_cb值。对于第二实施例，等式22中的a的值可以是零。

可以根据码率和信息字长度(即，CBS)改变α_R的值。具体地，可以根据MCS索引、基于MCS索引和调制阶数确定的TBS索引、或者MCS索引和NPRB(用于数据传输的物理资源的大小)来预设α_R。在等式22中，可以根据码率、信息字长度(TBS(传输块大小)、CBS(码块大小)、CBGS(码块组大小))、UE类别、奇偶校验矩阵、上行链路或下行链路中的至少一个来不同地确定α_R和a。例如，可以始终将α_R设置为与列出的元素之一相关联的固定值。

例如，α_R可以由下面的等式23给出。

[等式23]

或者

码率R可以由高层信令(RRC信令)、MAC CE或下行链路物理层信号(L1 DL控制)预先配置，并且它也可以由收发器直接计算。或者，R可以在MCS表中给出。或者，R＝f(k/E)，这表示R是k/E的函数。在此，k是信息比特的数量(LDPC码的信息字的长度，TBS、CBS或CBG比特加上必要时的CRC比特的长度)，并且E是要发送的码字比特数。可以根据编码和发送信息比特的帧结构、层数和调制方案来确定要发送的码字比特数(E)。K_b是LDPC码的奇偶校验矩阵的信息字部分中的列块的数量，并且可以根据LDPC码(k)的信息字的长度来改变。例如，K_b＝k/Z。也就是说，K_b取决于k和Z。Z是LDPC码的奇偶校验矩阵的循环置换矩阵的大小。LDPC码的信息字是零比特被填充到CB的比特串(或TB中包括CRC的比特串)。

可选地，在MCS表中，1/R的值可以转换为整数。也就是说，为MCS表中的每个MCS索引指定的特定整数值被定义为α_R或1/R。在此，码率越高，α_R的值越小。

或者，可以使用下面的等式24指定α_R。

[等式24]

α_R＝K_b×f(I_MCS)，或者

或者

当基于等式21或22确定传输开始比特时，基于先前传输的码率确定α_R的值可以导致更好的性能。在重传期间，与先前传输(或初始传输)相同的传输码率表示在重传期间传输的码字比特的数量等于在先前传输(或初始传输)中传输的码字比特的数量。例如，这表示分配的MCS索引和子载波的数量(或PRB的数量)不会改变。如果重传时的传输码率不同于先前传输(或初始传输)的传输速率，则可以基于先前传输的传输码率或MCS索引使用等式23或24中的R或I_MCS。在这种情况下，收发器需要存储关于在先前传输时的传输码率、发送码字比特的数量、MCS和/或N_PRB的信息。

或者，可以如下使用基于包括在下行链路控制信息中的RV模式指示符来确定α_R的值的方法。在此，包括在下行链路控制信息中的RV模式指示符可以指示在初始传输时用于数据传输的码率是否与在当前传输(重传)中使用的码率相同。包括在上行链路控制信息中的RV模式指示符可以指示在初始传输时用于数据传输的码率是否与用于将来要发送的数据的码率相同。

基于RV模式指示符，如果先前传输和当前传输的传输参数相同(例如，指示符＝0)，则可以基于当前传输参数(例如，传输码率和信息比特)确定α_R的值。如果先前传输和当前传输的传输参数不相同(例如，指示符＝1)，则可以基于特定固定值(例如，rv索引的数量)来确定α_R的值。

接下来，给出α_R的特性的描述。图13B示出根据α_R的值发送的比特。从图13B中可以看出，尽管k_b和N_b是固定的，但是在重传时发送的比特数不同于R并且α_R被改变。例如，在图13B的(a)部分中，当码率R是8/9并且α_R的值是24时，在第三传输(第二重传)发送的比特由标记1300指示。在部分(b)中，当码率R是1/2时并且α_R的值为44，在第二传输时发送的比特由标记1310指示。

在码率的特定范围内或在MCS索引的特定范围内，α_R可以具有相同的值。例如，在从5/6的码率到8/9的码率的范围内，

码率或α_R可以是可配置的。如上所述，可以根据码率、信息字长度(TBS、CBS、CBGS)、上行链路或下行链路以及UE类别中的至少一个来不同地确定α_R。

另外，等式22中的α_R根据码率和信息字长度的组合可以具有不同的值。例如，对于相同的码率，信息字长度短时的α_R的值可以大于信息字长度长时的α_R的值。这是因为与信息字长度长时相比，当信息字长度短时，码字比特数(N_cb)可能更大。如果要发送的LDPC码字的长度长，则必须增加接收器侧的解码器存储器的大小，因此可以根据信息字长度来限制码字(或N_cb)的长度。另外，可以根据用户缓冲区的大小和HARQ进程的数量来改变N_cb和N_b。因此，rv索引的最大数量和α_R可以根据UE类别而变化。

在另一实施例中，可以根据码率、调制方案、比特交织器、信息字长度(传输块大小(TBS)、码块大小(CBS)、码块组大小(CBGS))、发送比特数、奇偶校验矩阵、UE类别以及上行链路或下行链路传输中的至少一个来不同地确定传输开始点的位置。当使用高阶调制方案时，如果在重传已经发送的一些比特的同时改变映射到调制符号的位置，则性能可能更好。因此，当采用高阶调制方案时考虑相同比特的重传，可以通过根据RV模式指示符确定传输开始点的位置来改善系统性能。

以简单的方式，可以将传输开始点定义为具有与所包括的RV模式指示符的数量相对应的元素的集合。在此，可以根据码率、调制方案、信息字长度(传输块大小(TBS)、码块大小(CBS)、码块组大小(CBGS))、发送比特数、奇偶校验矩阵、UE类别以及上行链路或下行链路传输中的至少一个来不同地确定指示传输开始点的位置的集合。

例如，当奇偶校验矩阵的列块的数量是68并且与两个列块相关的输入比特总是被打孔并且不被发送时，码字比特(N_cb)是66*Z，并且指示传输开始点的位置的集合可以如下定义。在此，Z是LDPC码的奇偶校验矩阵的循环置换矩阵的大小。在以下描述中，传输开始点的位置表示除了总是被打孔的那些比特之外的剩余比特的位置。

set1＝{0，17*Z，33*Z，50*Z}

set2＝{0，25*Z，33*Z，50*Z}

set3＝{0,28*Z,33*Z,50*Z}

如果(R>＝0.89且MOD＝256QAM)或(R>＝0.89且MOD＝64QAM)或(R>＝0.89且MOD＝16QAM)，则开始位置集合是set3。

否则如果(R>＝0.82且MOD＝256QAM)或(R>＝0.82且MOD＝64QAM)或(R>＝0.77且MOD＝16QAM)或(R>＝0.77且MOD＝QPSK)，则开始位置集合是set2。

否则，开始位置集合设置为set1。

作为另一示例，当奇偶校验矩阵中的列块的数量是68时，集合set1、set2和set3中的至少一个用于所有码率和调制方案。

在此，这些集合可以由set1＝{0,17,33,50}、set2＝{0,25,33,50}和set3＝{0,28,33,50}来表示。

作为另一示例，当奇偶校验矩阵的列块的数量是68并且与两个列块相关的输入比特总是被打孔并且不被发送时，表示由RV模式指示符指示的发送开始点的位置的集合可以是{0,15*Z,23*Z,37*Z}。集合可以由{0,15,23,37}表示。

在图23A中，当使用set1和set3确定传输开始点时，呈现满足BLER 0.01的SNR差以及码率和调制方案。如图23A所示，当根据编码率和调制方案使用不同的集合时，可以在较低的SNR值下满足BLER＝0.01。

例如，当奇偶校验矩阵的列块的数量是52并且与两个列块相关的输入比特总是被打孔并且不被发送时，码字比特(Ncb)是50*Z，并且指示传输开始点的位置的集合可以如下定义。在此，Z是LDPC码的奇偶校验矩阵的循环置换矩阵的大小。在以下描述中，传输开始点的位置表示除了总是被打孔的那些比特之外的剩余比特的位置。

Set4＝{0,13*Z,25*Z,38*Z}

Set5＝{0,18*Z,25*Z,38*Z}

如果(R>＝0.62且MOD＝256QAM)或(R>＝0.62且MOD＝64QAM)或(R>＝0.53且MOD＝16QAM)或(R>＝0.53且MOD＝QPSK)，则开始位置集合是set4。

否则，开始位置集合是set5。

在此，这些集合可以由set4＝{0,13,25,38}和set5＝{0,18,25,38}表示。

作为另一示例，当奇偶校验矩阵中的列块的数量是52时，集合set1、set2和set3中的至少一个用于所有码率和调制方案。

作为另一示例，当奇偶校验矩阵的列块的数量是52并且与两个列块相关的输入比特总是被打孔并且不被发送时，表示由RV模式指示符指示的发送开始点的位置的集合可以是{0,11*Z,16*Z,25*Z}。集合可以由{0,11,16,25}表示。

在图23B中，当使用set4和set5确定传输开始点时，呈现满足BLER＝0.01的SNR差以及码率和调制方案。如图23B所示，当根据编码率和调制方案使用不同的集合时，可以在较低的SNR值下满足BLER＝0.01。

表示集合时可以省略Z。

在上述实施例中，码率R可以由高层信令(RRC信令)、MAC CE或下行链路物理层信号(L1 DL控制)预先配置，并且它也可以由收发器直接计算。或者，R可以在MCS表中给出。或者，R＝f(k/E)，这表示R是k/E的函数。在此，k是信息比特的数量(LDPC码的信息字的长度，TBS、CBS或CBG比特加上必要时的CRC比特的长度)，并且E是要发送的码字比特数。可以根据编码和发送信息比特的帧结构、层数和调制方案来确定要发送的码字比特数(E)。LDPC码的信息字是零比特被填充到CB的比特串(或TB中包括CRC的比特串)。

接下来，给出用于在重传期间进行调制符号映射的方法和装置的描述。当码字比特在被转换成调制符号并被发送之后被接收时，根据构成码字比特已被映射到的调制符号的比特的位置，在解码期间比特的对数似然比(LLR)可以是高或低。如果以相同方式在符号调制期间在相同位置连续发送具有高LLR的位置的比特并且在相同位置连续发送具有低LLR的位置的比特，则即使执行重传，具有低LLR的比特仍然具有低LLR的概率高。解决该问题的方法描述如下。

图14A示出在重传期间在调制符号的相同位置发送相同比特时的调制符号映射。图14A的部分(a)示出，当以相同方式映射重传符号时，即使执行重传，位置(1400)的比特也连续地映射到最高有效比特(most significant bit，MSB)。在本公开中，当码字比特被调制为符号时，如果对应于一个符号的那些比特被移位rv_idx，则位置(1400)的比特变为位置(1410)的最低有效比特(least significant bit，LSB)。由于MSB和LSB的LLR在符号调制方面不同，因此在初始传输和重传时，由位置(1400)指示的比特和其旁边的比特以高LLR或低LLR发送，因此性能可以是均匀的。

图14B示出当重传符号不相同时的调制符号映射。当构成在重传时映射的调制符号的比特不相同时，即使位置(1450)的比特被移位rv到位置(1460)，它也可以像初始传输一样成为MSB。在这种情况下，对于每个调制符号索引，比特可以移位一，而不移位rv。因此，在确定重传符号是否相同的同时不执行调制，收发器优选地通过应用上述两种方法来执行符号调制。具体地，每个符号被循环移位rv索引和符号索引之和。

图15示出对每个符号应用循环移位。在使用16-QAM(quadrature amplitudemodulation，正交幅度调制)并且不应用循环移位的部分(a)中，对于符号调制，码字比特C₀、C₁、C₂和C₃按序列映射到比特b₀、b₁、b₂和b₃。在rv索引和符号索引之和为1的部分(b)中，对于符号调制，码字比特C₀、C₁、C₂和C₃按序列映射到比特b₁、b₂、b₃和b₀。在rv索引和符号索引之和为2的部分(c)中，对于符号调制，码字比特C₀、C₁、C₂和C₃按序列映射到比特b₂、b₃、b₀和b₁。

图16A示出执行本公开的装置的框图。在图16A中，交织器1600可以基于rv索引和符号索引来循环移位比特，并且映射器1610可以将移位的比特调制为符号。

图16B示出根据本公开的实施例的用于调制符号映射的流程图。参照图16B，在步骤1650，发送器可以确定冗余版本(RV)的索引(rv_idx)，并且在步骤1660，可以确定传输的开始位置(S_idx或k₀)。此后，在步骤1670，发送器可以确定调制符号的比特的映射序列，其是基于rv索引和符号索引确定的。rv_idx的值可以通过信令发送，可以根据预设序列确定，或者可以通过本公开中提出的方法确定。

图17是示出根据本公开的实施例的数据重传的序列图。参照图17，发送端1700最初将数据发送到接收端1710(1720)。此后，接收端向发送端发送指示数据解码失败的NACK(否定确认)(1730)。在接收到NACK时，发送端确定用于数据重传的rv值(rv索引)、传输开始比特的位置、码字比特的数量以及用于重传的调制符号映射的循环移位值中的至少一个(1740)。发送端基于确定结果执行数据重传(1750)。在步骤1740，还可以确定最大传输比特数和最大传输速率中的至少一个。

接下来，给出当奇偶校验矩阵不同时根据预设的rv_idx序列使用rv_idx的实施例的描述。

为了便于存储和呈现多个奇偶校验矩阵，可以基于如图6B所示的信息块的数量(K_b)和码字块的数量(N_b)来定义奇偶校验矩阵组。也就是说，当存在使用不同循环置换矩阵大小(Z)和循环置换矩阵的不同指数值的奇偶校验矩阵时，如果奇偶校验矩阵具有相同的信息块计数(K_b)和码字块计数(N_b)，它们属于相同奇偶校验矩阵组。例如，基于K_b和N_b，可以如下指定第一奇偶校验矩阵组(PCM组1)和第二奇偶校验矩阵组(PCM组2)。

在此，当以预设序列发送rv_idx而没有单独的信令时，可以根据奇偶校验矩阵组使用不同的传输序列，如表4所示。

【表4】

给出了用于调制符号映射的方法和装置的另一实施例的描述。在图4所示的速率匹配单元440中的打孔/重复/零移除单元442之后可以存在块交织器。

如图4所示，速率匹配单元440的输出比特被输入到调制单元450。调制单元包括映射器，用于将输入比特映射到构成调制符号的比特。映射序列可以根据rv_idx和重传而不同。例如，为了基于与先前传输中使用的rv_idx相同的rv_idx进行传输，可以以用于先前传输的映射序列的相反顺序执行映射。更具体地，至少对于rv_idx＝0，以rv_idx＝0的先前传输中使用的映射序列的相反顺序执行映射。图24中示出了256-QAM的情况。如果在第i次传输时rv_idx为j，则mapper-1用于将比特映射到符号，并且mapper-2用于具有rv_idx＝j的第i次或后续传输中的至少一种情况。在这种情况下，可以基于构成调制符号的比特的不同可靠性来实现性能改善。

如果在重复相同的rv_idx时更改映射，则对于性能增强，在重传期间重复相同的rv_idx比使用完全不同的rv_idx值更好。

当根据上述方法执行重传时，在基于具有(K_b,N_b)＝(22,68)或(10,52)的奇偶校验矩阵组的LDPC编码/解码系统中，如果根据预设的rv_idx序列执行重传，则可以使用序列{0,2,0,3,1}。或者，预设rv_idx序列可以是{0,2,0,3}。或者预设rv_idx序列可以是{0,2}。

可以根据以下程序确定上述顺序。

1)假设初始传输时rv_idx为0。

2)对于(0<i<N+1)

在第i次传输时，基于直到第(i-1)次传输确定的rv_idx来确定在各种调制方案和编码率中具有良好性能的rv_idx。

3)结束

更详细的数据传输序列如图25所示。

首先，发送器确定是否发信号通知rv_idx(2500)。如果未发信号通知rv_idx并且基于预设序列确定rv_idx，则确定传输计数(2510)。如果rv_idx顺序集中的元素的数量是S并且传输计数是i，则rv_idx顺序集中的i mod S的值被确定为rv_idx(2520)。此后，基于rv_idx确定传输开始比特的位置(2530)。

如果使用属于第一奇偶校验矩阵组的奇偶校验矩阵，则rv_idx顺序可以是{0,2,1,3}。

如果使用属于第二奇偶校验矩阵组的奇偶校验矩阵，则rv_idx顺序可以是{0,2,3,1}。

如果对于相同的rv_idx使用至少一次反向映射，则rv_idx顺序可以是{0,2,0,3,1}。如果对于传输计数＝i，(i mod 5)＝2，则码字比特以与(i mod 5)＝0时使用的映射序列相反的顺序映射到调制符号。

或者，rv_idx顺序可以是{0,2,0,3}。如果对于传输计数＝i，(i mod 4)＝2，则码字比特以与满足(i mod 4)＝0的第i个传输时使用的映射序列相反的顺序映射到调制符号。

或者，rv_idx顺序可以是{0,2}。如果对于传输计数＝i，(i mod 4)＝2，则码字比特以与满足(i mod 4)＝0的第i个传输时使用的映射序列相反的顺序映射到调制符号。此外，如果(i mod 4)＝3，码字比特以与满足(i mod 4)＝1的第i个传输时使用的映射序列相反的顺序映射到调制符号。

如果发信号通知rv_idx，则发送器基于rv_idx确定传输开始比特的位置(2540)。

尽管已经关于数据重传描述了本公开，但是显然它不仅可以应用于数据而且可以应用于基站和终端之间传输的所有信号。另外，图17的发送端和接收端也可以是基站和终端中的至少一个。

图18示出根据本公开的实施例的编码器的框图。编码器1800可以执行LDPC编码。

在图18中，编码器1800可以包括LDPC编码器1810。LDPC编码器1810可以通过基于奇偶校验矩阵对输入比特执行LDPC编码来生成LDPC码字。K_ldpc比特可以构成LDPC编码器1810的K_ldpc LDPC信息比特

LDPC编码器1810可以对K_ldpc LDPC信息比特执行系统LDPC编码以生成N_ldpc比特LDPC码字

该生成过程包括确定码字，使得LDPC码字和奇偶校验矩阵的乘积变为零矢量，如等式1中所述。本公开的奇偶校验矩阵可以具有与如图3中所示的奇偶校验矩阵相同的布局。

在这种情况下，LDPC编码器1810可以使用根据码率(即，LDPC码的码率)不同地定义的奇偶校验矩阵来执行LDPC编码。

由于上面已经描述了LDPC编码，因此省略其重复描述。

同时，编码器1800还可以包括存储器(未示出)，以预先存储关于LDPC码的码率、码字长度和奇偶校验矩阵的信息。LDPC编码器1810可以使用该信息来执行LDPC编码。关于奇偶校验矩阵的信息可以包括关于当使用本公开中提出的奇偶校验矩阵时循环矩阵的指数值的信息。

接下来，参照图5给出接收器操作的描述。

接收器500的解调单元510解调从发送器400接收的信号。

具体地，解调单元510是与图4的发送器400的调制单元450相对应的组件，并且它可以解调从发送器400接收的信号，以生成与从发送器400发送的比特相对应的值。

为此，接收器500可以基于发送器400使用的模式预先存储关于调制方案的信息。因此，解调单元510可以根据模式解调从发送器400接收的信号，并且生成与LDPC码字比特相对应的值。

在此，与发送器400发送的比特相对应的值可以是对数似然比(LLR)值。具体地，LLR值可以是通过取发送比特为0的概率与发送比特为1的概率之间的比率的对数而获得的值。LLR值也可以是比特值。LLR值可以是根据从发送器400发送的比特是0或1的概率所属的间隔确定的代表值。

解调单元510可以包括多路复用LLR值的多路复用器(未示出)。具体地，多路复用器是与发送器的比特解复用器(未示出)相对应的组件，并且可以执行与比特解复用器相对应的操作。

为此，接收器500可以预先存储关于发送器400用于解复用和块交织的参数的信息。因此，通过执行由比特解复用器执行的解复用和块交织的逆操作，复用器可以以比特为单位复用与单元字相对应的LLR值。

速率解匹配单元520可以将LLR值插入到从解调单元510输出的LLR值中。速率解配单元520可以在从解调单元510输出的LLR值之间插入预设LLR值。

速率解匹配单元520是与发送器400的速率匹配单元440相对应的组件，并且它可以执行与交织器441和打孔/重复/零移除单元442相对应的操作。

速率解匹配单元520执行与发送器的交织器441相对应的解交织。LLR插入器522可以在LDPC码字中填充零比特的位置将对应于零比特的LLR值插入到去交织结果中。对应于填充零比特的LLR值，即缩短的零比特，可以是∞或-∞。然而，∞或-∞是理论值，并且可以是接收器500中使用的LLR值的最大值或最小值。

为此，接收器500可以预先存储关于发送器400用于填充零比特的参数的信息。因此，速率解匹配单元520可以确定在LDPC码字中填充零比特的位置，并且在该位置插入与缩短零比特相对应的LLR值。

速率解匹配单元520的LLR插入器522可以在LDPC码字中打孔比特的位置插入与打孔比特相对应的LLR值。在此，对应于打孔比特的LLR值可以是零。

为此，接收器500可以预先存储关于发送器400用于打孔的参数的信息。因此，LLR插入器522可以在打孔LDPC奇偶校验比特的位置插入与打孔比特相对应的LLR值。

LLR组合器523可以组合(或添加)从LLR插入器522和解调单元510输出的LLR值。具体地，LLR组合器523是与发送器400的打孔/重复/零移除单元442相对应的组件，并且它可以执行与重复相对应的操作。LLR组合器523可以将对应于重复比特的LLR值与不同的LLR值组合。在此，不同的LLR值可以对应于LDPC奇偶校验比特，其被发送器400选择作为用于生成重复比特的基础以用于重复。

也就是说，如上所述，发送器400可以从LDPC奇偶校验比特中选择比特，重复LDPC信息比特和LDPC奇偶校验比特之间的选择比特，并将结果发送到接收器500。

LDPC奇偶校验比特的LLR值可以包括重复LDPC奇偶校验比特的LLR值和未重复LDPC奇偶校验比特的LLR值(即，通过编码生成的LDPC奇偶校验比特的LLR值)。因此，LLR组合器523可以组合用于相同LDPC奇偶校验比特的LLR值。

为此，接收器500可以预先存储关于发送器400用于重复的参数的信息。因此，LLR组合器523可以确定重复LDPC奇偶校验比特的LLR值，并且将其与重复所基于的LDPC奇偶校验比特的LLR值组合。

LLR组合器523可以将对应于重传比特或IR(增量冗余)比特的LLR值与不同的LLR值组合。在此，不同的LLR值可以对应于由发送器400选择的用于生成作为用于生成重传比特或IR比特的基础的LDPC码字比特的比特。

如上所述，对于HARQ，当接收到NACK时，发送器400可以将一些或所有码字比特发送到接收器500。

因此，LLR组合器523可以将经由重传或IR接收的比特的LLR值与在先前帧期间接收的LDPC码字比特的LLR值组合。

为此，接收器500可以预先存储关于发送器400用于生成重传比特或IR比特的参数的信息。因此，LLR组合器523可以确定重传比特或IR比特的LLR值，并将其与用作用于生成重传比特的基础的LDPC奇偶校验比特的LLR值组合。

解交织器524可以对从LLR组合器523输出的LLR值执行解交织。

具体地，解交织器524是与发送器400的交织器441相对应的组件，并且它可以执行与交织器441相对应的操作。

为此，接收器500可以预先存储关于发送器400用于交织的参数的信息。因此，解交织器524可以通过执行由交织器441执行的交织的逆操作来解交织对应于LDPC码字比特的LLR值。

LDPC解码器530可以基于从速率解匹配单元520输出的LLR值来执行LDPC解码。

具体地，LDPC解码器530是与发送器400的LDPC编码器430相对应的组件，并且它可以执行与LDPC编码器430相对应的操作。

为此，接收器500可以根据模式预先存储关于发送器400用于LDPC编码的参数的信息。因此，LDPC解码器530可以基于从速率解匹配单元520输出的LLR值根据模式来执行LDPC解码。

例如，LDPC解码器530可以基于和积算法使用迭代解码方案对从速率解匹配单元520输出的LLR值执行LDPC解码，并且基于LDPC解码输出纠错后的比特。

零移除单元540可以从LDPC解码器530输出的比特中移除零比特。

具体地，零移除单元540是与发送器400的零填充单元420相对应的组件，并且它可以执行与零填充单元420相对应的操作。

为此，接收器500可以预先存储关于发送器400用于填充零比特的参数的信息。因此，零移除单元540可以从由LDPC解码器530输出的比特移除由零填充单元420填充的零比特。

解分段单元550是与发送器400的分段单元410相对应的组件，并且它可以执行与分段单元410相对应的操作。

为此，接收器500可以预先存储关于发送器400用于分段的参数的信息。因此，解分段单元550可以组合从零移除单元540输出的比特，即用于可变长度输入比特的分段，以恢复分段之前的比特。

图19示出根据本公开的实施例的解码器的框图。参照图19，解码器1900可以包括LDPC解码器1910。解码器1900还可以包括存储器(未示出)，用于存储关于LDPC码的码率、码字长度和奇偶校验矩阵的信息，并且LDPC解码器1910可以使用该信息执行LDPC解码。然而，这仅是示例，并且可以从发送端提供这种信息。

LDPC解码器1910基于奇偶校验矩阵对LDPC码字执行LDPC解码。

例如，LDPC解码器1910可以通过迭代解码算法通过计算与LDPC码字比特相对应的LLR(对数似然比)值来执行LDPC解码以恢复信息比特。

在此，LLR值是与LDPC码字比特相对应的信道值，并且可以以各种方式表示。

例如，LLR值可以是通过取发送器通过信道发送的比特为0的概率与发送比特为1的概率之间的比率的对数而获得的值。LLR值可以是根据硬判决的比特值。LLR值可以是根据从发送器发送的比特为0或1的概率所属的间隔确定的代表值。

在这种情况下，发送端可以使用如图18所示的LDPC编码器1810生成LDPC码字。

同时，LDPC解码中使用的奇偶校验矩阵可以具有与图3中所示的奇偶校验矩阵相同的类型。

在这种情况下，LDPC解码器1910可以根据码率(即，LDPC码的码率)使用不同的奇偶校验矩阵来执行LDPC解码。

同时，如上所述，LDPC解码器1910可以使用迭代解码算法来执行LDPC解码。在这种情况下，LDPC解码器1910可以如图20所示配置。由于迭代解码算法是已知的，因此图20中所示的配置可以仅是示例。

图20示出根据本公开另一实施例的LDPC解码器的框图。在图20中，解码器2000可以包括输入处理器2011、存储器2012、变量节点计算器2013、控制器2014、校验节点计算器2015和输出处理器2016。

输入处理器2011可以存储输入值。具体地，输入处理器2011可以存储通过无线电信道接收的信号的LLR值。

控制器2014基于与块大小(即，码字长度)相对应的奇偶校验矩阵和经由无线电信道接收的信号的码率，可以确定输入到变量节点计算器2013的值的数量和存储器2012的对应地址，并且确定输入到校验节点计算器2015的值的数量和存储器2012的对应地址。

存储器2012可以存储变量节点计算器2013和校验节点计算器2015的输入数据和输出数据。

变量节点计算器2013根据关于来自控制器2014的输入数据的地址和数量的信息从存储器2012接收数据元素，并且执行变量节点操作。然后，变量节点计算器2013根据关于来自控制器2014的输出数据的地址和数量的信息将变量节点操作的结果存储在存储器2012中。变量节点计算器2013基于从输入处理器2011和存储器2012输入的数据将变量节点操作的结果输出到输出处理器2016。之前参照图18描述了变量节点操作。

校验节点计算器2015根据关于来自控制器2014的输入数据的地址和数量的信息从存储器2012接收数据，并且执行校验节点操作。然后，校验节点计算器2015根据关于来自控制器2014的输出数据的地址和数量的信息将校验节点操作的结果存储在存储器2012中。之前参照图7A和图7B描述了校验节点操作。

输出处理器2016基于从变量节点计算器2013接收的数据做出关于来自发送端的码字的信息比特是0还是1的硬判决，并且输出硬判决结果，其成为最终解码值。在图7A和图7B中，可以基于输入到一个变量节点的所有消息值的总和(初始消息值和从校验节点输入的所有消息值)做出硬判决。

图21和图22示出可以根据本公开的实施例操作的发送器和接收器的框图。发送器和接收器中的每一个可以是基站或终端。参照图21，发送器2100可以包括收发器单元2110和控制器2120。收发器单元2110向接收器发送信息、信号和消息以及从接收器接收信息、信号和消息。控制器2120可以控制收发器单元2110执行发送/接收操作，并且还可以控制执行本公开的实施例。本公开的发送器400可以包括或可以不包括在控制器2120中。编码器1800可以包括或可以不包括在控制器2120中。

如图22所示，接收器2200可以包括收发器单元2210和控制器2220。收发器单元2210向发送器发送信息、信号和消息以及从发送器接收信息、信号和消息。控制器2220可以控制收发器单元2210执行发送/接收操作，并且还可以控制执行本公开的实施例。本公开的接收器500可以包括在或可以不包括在控制器2220中。解码器1900可以包括在或可以不包括在控制器2220中。

尽管已经用各种实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在包含落入所附权利要求范围内的这些改变和修改。

Claims (20)

1.一种在通信系统中发送比特序列的方法，所述方法包括：

通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对要发送到接收器的信息比特执行低密度奇偶校验(LDPC)编码来生成码字；

在多个冗余版本RV索引中识别要应用于码字的RV索引；以及

通过基于RV索引对码字执行速率匹配来生成到接收器的比特序列；和

将比特序列发送到接收器，

其中，比特序列是通过重新排序要从开始点开始的码字而生成的，开始点是码字的多个比特中的特定比特，并且

其中，基于识别的RV索引和选择的奇偶校验矩阵确定开始点。

2.根据权利要求1所述的方法，其中：

开始点是Z的倍数，其中Z是构成选择的奇偶校验矩阵的矩阵的大小。

3.根据权利要求1所述的方法，其中，每个开始点对应于多个RV索引之一，并且第一开始点和第二开始点之间的第一间隔不同于第二开始点和第三开始点之间的第二间隔，其中，第一开始点、第二开始点和第三开始点是连续的开始点。

4.根据权利要求1所述的方法，其中，基于要发送的信息比特的初始传输的码率来识别冗余版本索引的顺序。

5.根据权利要求1所述的方法，其中，基于包括选择的奇偶校验矩阵的奇偶校验矩阵组来识别冗余版本索引的顺序。

6.一种在通信系统中接收比特序列的方法，所述方法包括：

基于从发送器接收的信号识别比特序列；

在多个冗余版本(RV)索引中识别要应用于比特序列的RV索引；

通过基于RV索引对比特序列执行解速率匹配来识别码字；和

通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对码字执行低密度奇偶校验(LDPC)解码来识别信息比特，

其中，比特序列包括作为比特序列的开始的点的开始点，并且开始点是码字的多个比特中的特定比特，并且

其中，基于RV索引和选择的奇偶校验矩阵确定开始点。

7.根据权利要求6所述的方法，其中，开始点是Z的倍数，其中Z是构成选择的奇偶校验矩阵的矩阵的大小。

8.根据权利要求6所述的方法，其中，每个开始点对应于多个RV索引之一，并且第一开始点和第二开始点之间的第一间隔不同于第二开始点和第三开始点之间的第二间隔，其中，第一开始点、第二开始点和第三开始点是连续的开始点。

9.根据权利要求6所述的方法，其中，基于要发送的信息比特的初始传输的码率来识别冗余版本索引的顺序。

10.根据权利要求6所述的方法，其中，基于包括选择的奇偶校验矩阵的奇偶校验矩阵组来识别冗余版本索引的顺序。

11.一种在通信系统中发送比特序列的装置，所述装置包括：

收发器；和

控制器，与收发器耦合并被配置为：

通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对要发送到接收器的信息比特执行低密度奇偶校验(LDPC)编码来生成码字；

在多个冗余版本- RV- 索引中识别要应用于码字的RV索引；以及

通过基于RV索引对码字执行速率匹配来生成要发送到接收器的比特序列，和

将比特序列发送到接收器，其中，比特序列是通过重新排序要从开始点开始的码字而生成的，开始点是码字的多个比特中的特定比特，并且

其中，基于识别的RV索引和选择的奇偶校验矩阵确定开始点。

12.根据权利要求11所述的装置，其中

开始点是Z的倍数，其中Z是构成选择的奇偶校验矩阵的矩阵的大小。

13.根据权利要求11所述的装置，其中，每个开始点对应于多个RV索引之一，并且第一开始点和第二开始点之间的第一间隔不同于第二开始点和第三开始点之间的第二间隔，其中，第一开始点、第二开始点和第三开始点是连续的开始点。

14.根据权利要求11所述的装置，其中，基于要发送的信息比特的初始传输的码率来识别冗余版本索引的顺序。

15.根据权利要求11所述的装置 ，其中，基于包括选择的奇偶校验矩阵的奇偶校验矩阵组来识别冗余版本索引的顺序。

16.一种在通信系统中接收比特序列的装置，所述装置包括：

收发器，和

控制器，与收发器耦合并被配置为：

基于从发送器接收的信号识别比特序列；

在多个冗余版本(RV)索引中识别要应用于比特序列的RV索引，

通过基于RV索引对比特序列执行解速率匹配来识别码字，和

通过基于从多个奇偶校验矩阵中选择的奇偶校验矩阵对码字执行低密度奇偶校验(LDPC)解码来识别信息比特，其中，比特序列包括作为比特序列的开始的点的开始点，开始点是码字的多个比特中的特定比特，并且

其中，基于RV索引和选择的奇偶校验矩阵确定开始点。

17.根据权利要求16所述的装置 ，其中

开始点是Z的倍数，其中Z是构成选择的奇偶校验矩阵的矩阵的大小。

18.根据权利要求16所述的装置 ，其中，每个开始点对应于多个RV索引之一，并且第一开始点和第二开始点之间的第一间隔不同于第二开始点和第三开始点之间的第二间隔，其中，第一开始点、第二开始点和第三开始点是连续的开始点。

19.根据权利要求16所述的装置 ，其中，基于要发送的信息比特的初始传输的码率来识别冗余版本索引的顺序。

20.根据权利要求16所述的装置 ，其中，基于包括选择的奇偶校验矩阵的奇偶校验矩阵组来识别冗余版本索引的顺序。

Images