Nothing Special   »   [go: up one dir, main page]

CN1103119C - 用于单掩膜c4焊料凸点制造的方法 - Google Patents

用于单掩膜c4焊料凸点制造的方法 Download PDF

Info

Publication number
CN1103119C
CN1103119C CN95198002A CN95198002A CN1103119C CN 1103119 C CN1103119 C CN 1103119C CN 95198002 A CN95198002 A CN 95198002A CN 95198002 A CN95198002 A CN 95198002A CN 1103119 C CN1103119 C CN 1103119C
Authority
CN
China
Prior art keywords
layer
bump
etchant
substrate
pbo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95198002A
Other languages
English (en)
Other versions
CN1205114A (zh
Inventor
D·E·克拉夫茨
V·慕拉利
C·S·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN95198002A priority Critical patent/CN1103119C/zh
Publication of CN1205114A publication Critical patent/CN1205114A/zh
Application granted granted Critical
Publication of CN1103119C publication Critical patent/CN1103119C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种在存在Pb/Sn焊料凸点(17)下从晶片(10)表面上去除球形限制冶金(BLM)层(14，15)的方法。在一个实施方案中，该BLM层包括钛层(14)和铜层(15)两层。在Pb/Sn焊料凸点(17)形成在晶片(10)的电接触垫(12)上后，用H2SO4+H2O2+H2O溶液蚀刻BLM铜层(15)。在去除铜层(15)的同时，该H2SO4+H2O2+H2O蚀刻剂也与Pb/Sn焊料凸点(17)反应在凸点(17)表面上形成薄PbO保护层(18)。当铜层(15)被蚀刻掉后，用CH3COOH+NH4F+H2O溶液蚀刻钛层(14)。当暴露于CH3COOH+NH4F+H2O蚀刻剂时，形成在Pb/Sn焊料凸点(17)上的PbO层(18)保持不溶解，由此防止焊料凸点(17)在存在CH3COOH+NH4F+H2O蚀刻剂时被蚀刻。当钛被完全蚀刻后，通过暴露在HCl+NH2CSNH2+NH4Cl+H2O溶液中，将PbO层(18)从Pb/Sn焊料凸点(17)表面上去除。

Description

用于单掩膜C4焊料凸点制造的方法
本发明的背景
1.技术领域
本发明涉及半导体封装的技术领域。更具体地，本发明涉及用于制造位于晶片表面上的控制塌陷芯片连接(Controlled Collapse ChipConnection)(C4)Pb/Sn微凸点的工艺。
2.参考的相关专利申请
涉及下述共同待批专利申请：
与本申请共同申请的序列号为08/347,873的美国专利申请，题目为“用于单掩膜C4焊料凸点的制造方法”，发明人为：Douglas E.Crafts、Venkatesan Murali，Carolime S.Lee。
3.相关技术的描述
目前在硅技术中，微处理器性能受到芯片-至-封装之间的连接的限制。三种主要的工艺用于芯片与封装间的连接，这三种工艺为引线接合(WB)、带自动接合(TAB)和控制塌陷芯片连接(C4)。该C4技术比TAB和WB具有很多优点。一个优点是C4工艺的高输入/输出密度，这能将凸点置于芯片上的任何位置，从而更易于在这些点处使芯片与电路连接。另外，短的焊接凸点改善了整体电学性能并允许更好地控制芯片的尺寸。还有，与端连接封装如WB或TAB相比，每片芯片的较高I/O密度能允许更高程度的于第一封装水平的集成度。
该C4技术还具有自定位(Self-alignment)特点，因此焊料的表面张力允许焊球形成与基体间的自定位的冶金学连接点。而对于WB或TAB这是不可能的。
存在两类用于C4技术中的焊料凸点形成工艺：蒸发和电镀。C4技术是由IBM原始开发的，为了解决包括手工引线接合的问题。在实现C4技术中，IBM方法利用蒸发工艺。在制作钝化图案后，该蒸发工艺包括形成凸点金属化底(UMB)层，例如铬/铜/金，它们是用蒸发器通过金属掩膜的孔而依次沉积在晶片表面上的。该铬层起粘结促进剂的作用，以及起扩散阻挡金属层的作用，它与晶片的铝-硅电接触垫接触。然后将铜层沉积在铬层上，以促进焊料在电接触垫上完全浸润。为了防止铜氧化，在铜层上沉积一层金。最后，用另一蒸发器通过相同的掩膜将Pb/Sn焊料沉积在金属涂覆的电接触垫上。然后将包括焊料凸点的晶片置于温度为365℃的氢气氛炉中进行软熔。在软熔过程中，焊料凸点成为球形，并且浸润在晶片的电接触垫表面上。整个蒸发工艺都是在真空中进行的。
尽管蒸发工艺可很好地建立，但有关于沉积工艺的成本较高。另外，由于硅晶片与金属掩膜间的热膨胀系数不同，当晶片的尺寸增加时，很难控制焊料凸点的尺寸精度。
另一种沉积焊料凸点的方法是电镀。该方法包括在晶片表面上溅射形成覆层或球状限制冶金(Ball Limiting Metallurgy)(BLM)层。在更一般意义来讲，电镀是将金属镀层沉积在电解槽中的导电物体上。使用该端作阳极，将DC电流穿过电解槽溶液，该溶液能将金属离子传送到阴极表面上。在C4技术中，BLM表示晶片的阴极表面。一旦形成BLM，则在BLM上涂覆抗光蚀剂，并且用光刻工艺使抗蚀剂形成图形以构成通路(Vias)。然后将晶片放入Pb/Sn电解槽中，在电解槽中，在抗蚀剂图形的通路中形成Pb/Sn凸点。将抗蚀剂剥离后，使用该凸点作为掩膜，将BLM选择性地蚀刻以使凸点彼此间电绝缘。该电镀方法是有问题的，因为该焊料几乎在所有酸中都溶解，并且易受到BLM蚀刻溶液的损坏。尽管该电镀工艺较蒸发方法更方便且更经济，在实现电镀工艺中，不将焊料凸点蚀刻掉的BLM的蚀刻仍是一个难题。
目前的电镀工艺需要在焊料凸点上形成二次抗光蚀刻掩膜，以防止凸点受到BLM蚀刻。该方法不适于大量的制造，因为增加了工艺成本并降低质量，因为要用抗光蚀剂掩膜得到完整的凸点覆层是很复杂的。
所需要的就是一种能解决在存在Pb/Sn凸点下蚀刻BLM所涉及的问题的方法。将会看出，本发明提供了一种用于形成C4的焊料凸点的改进的Pb/Sn电镀工艺，其中可以获得在存在Pb/Sn凸点下蚀刻BLM的能力。
发明概述
公开了一种在晶片表面上制备控制塌陷芯片连接(C4)Pb/Sn凸点的改进方法。
该在晶片表面上制备C4焊料凸点的改进方法包括Pb/Sn电镀工艺，其中在晶片的电接触垫上形成Pb/Sn焊料凸点。由于电镀需要导电表面，将晶片表面金属化。该金属化层一般称作球状限制冶金(Ball LimitingMetallurgy)(BLM)层并包括多个金属叠层。该BLM通过在Pb/Sn凸点和晶片的电接触垫之间提供合适的冶金学(性能)，这是作为第二个用途。
在本发明的一个实施方案中，BLM层包括两层：钛和铜。钛构成BLM层的内层，并且覆盖电接触垫和晶片的钝化层区域。铜涂覆在钛层上，并构成BLM层的外表面。
一旦形成BLM将抗光蚀剂涂于BLM层上并且用光刻工艺使抗蚀剂形成图形则构成通路。将该晶片放入Pb/Sn电解槽中，在电解槽中，在抗蚀剂图形的通路中形成Pb/Sn凸点。在将抗蚀剂剥离后，将BLM层蚀刻以使凸点彼此间电绝缘。使用含有H2SO4+H2O2+H2O的蚀刻溶液以去除BLM的外层铜层。在去除的铜层的同时，H2SO4+H2O2+H2O蚀刻剂也与Pb/Sn凸点反应以在凸点表面上形成PbO保护层。当铜被蚀刻掉后，将晶片表面暴露于CH3COOH+NH4F+H2O蚀刻剂中，这将任何暴露的钛从晶片表面去除。当暴露于CH3COOH+NH4F+H2O蚀刻剂中时，在Pb/Sn凸点表面上形成的PbO层保持不溶解，由此防止该焊料凸点在存在CH3COOH+NH4F+H2O蚀刻剂中被蚀刻。当钛的蚀刻完成后，通过将凸点暴露于HCl+NH4CSNH2+NH4Cl+H2O溶液中而将PbO层从Pb/Sn凸点表面上去除。然后将晶片穿过软熔炉，在软熔炉中，该Pb/Sn凸点变成球形。因此，本发明提供了一种用于形成C4焊料凸点的Pb/Sn电镀工艺，其中不需附加的掩膜步骤即可获得在存在Pb/Sn凸点下蚀刻BLM的能力。
附图的简要说明
本发明通过实施例来说明，但本发明并不限于附图所示的实例，在附图中相同的标号表示相似的元件，其中：
图1表明了在晶片基体和电接触垫表面金属化后的本发明一个实施例的截面图。
图2是在抗蚀剂形成图形而构成通路后的图1所示实施例的截面图。
图3是Pb/Sn焊料凸点在抗蚀剂图形的通路上形成后的图2所示构型的截面图。
图4是将抗蚀剂从晶片基体表面剥离后的图3所示构型的截面图。
图5是将BLM外层蚀刻后的图4所示构型的截面图。
图6是将BLM内层蚀刻后的图5所示构型的截面图。
图7是将保护层从Pb/Sn焊料凸点上去除后的图6所示构型的截面图。
图8是在软熔后的图7所示晶片基体、电接触垫、金属底层和焊料凸点的构型。
优选实施方案的详述
公开了在用于在晶片表面上形成控制塌陷芯片连接(C4)Pb/Sn凸点的方法。在下面的说明中，为了全面理解本发明，对如材料种类、尺寸、工艺步骤等进行具体详述。但是，对于本领域的技术人员来说不用这些具体详述也可实施本发明。另一方面，为了避免使本发明含糊不清，对公知的元件和工艺技术没有特别的详述。
如前所述，存在两种用于C4技术的焊料形成工艺：蒸发和电镀。本发明特别地适用于Pb/Sn电镀工艺，其中Pb/Sn焊料凸点形成在半导体基片的电接触垫上。由于电镀需要电导性表面以便于传送金属离子，将基片的表面金属化。该金属化层一般来说称作球状限制冶金学(BLM)，并典型地包括多个金属叠层。该BLM作为第二种用途是在Pb/Sn焊料凸点和晶片的电接垫之间提供合适的冶金学性能。
图1示出了本发明一个实施方案的基片10、电接触垫12、钝化层13、及BLM层14和15。基片10代表了半导体器件的截面。该基片包括用于将该半导体器件与其他外部设备耦合的电接触垫12。基片10由任何耐温的、半导体材料制成，例如多晶硅、锗等。电接触垫12代表典型的电接触垫，它包括导电材料如铝/铜合金。钝化层13一般包括聚酰胺层。但是应理解地是，可以使用能提供电绝缘层的任何介电材料。
如前所述，该BLM起两个作用：提供了导电表面以便于在Pb/Sn焊料电镀工艺过程中将金属离子传送至基片表面上。并且还作为电接触垫12和焊料凸点17间的粘结层。如图1所示，在一个实施方案中，BLM包括两层：包括钛的第一层14和包括铜的第二层15。钛内层14覆盖电接触垫12和钝化层13的表面。钛是非常好的粘结金属并且与铝接触垫12和钝化层13粘结的很好。但是遗憾的是钛与铅的接合不好。还有，钛在铅和铝之间不能提供良好的扩散阻挡层。因此，在图1所示的实施方案中，含铜第二层15涂覆于钛层14表面上形成BLM的外层。选择铜是因为它与钛和铅的粘结性好，并且还因为它在铅和铝之间能起到良好的扩散阻挡层。用物理汽相沉积(PVD)方法将钛层14和铜层15形成在基片10和电接触垫12的表面上。
一旦形成层14和15后，将抗光蚀剂涂覆在BLM上，用光刻工艺形成抗蚀剂图形则构成通路11(见图2)。然后将基片放入Pb/Sn电解槽中，在电解槽中Pb/Sn凸点17在抗蚀剂图形16的通路11中形成。
一旦将抗蚀剂从基片表面剥离(见图4)，必须蚀刻BLM层14和15以使Pb/Sn凸点17彼此间电绝缘。如前所述，在实现电镀工艺时，不蚀刻掉Pb/Sn焊料凸点而将BLM层蚀刻仍是一个难题。目前的电镀工艺需要在焊料凸点表面形成第二抗光蚀剂掩膜，以在蚀刻BLM过程中保护Pb/Sn焊料凸点。该工艺不适合于大量的生产，因为增加了工艺成本并降低了质量，因为用抗光蚀剂掩膜完全覆盖焊料凸点是很复杂的。为了降低生产成本并增加可靠性，本发明使用一系列工艺步骤，从而在蚀刻BLM层时不需对Pb/Sn焊料凸点进行掩膜。
在本发明中通过选择组合的蚀刻剂，实现了在存在焊料凸点17时蚀刻BLM层14和15的能力。为了去除BLM的铜外层15，本发明的一个实施方案是使用含有H2SO4+H2O2+H2O的蚀刻溶液。在去除铜层15的暴露部分的同时，该H2SO4+H2O2+H2O蚀刻剂还与Pb/Sn焊料凸点17反应以在凸点表面上形成薄PbO保护层18。(见图5)。PbO层18的形成由下面方程式支配： 。当铜被完全蚀刻时，将基片表面暴露于CH3COOH+NH4F+H2O蚀刻剂中，该蚀刻剂将钛层14的所有暴露部分从基片10表面上去除。当暴露于CH3COOH+NH4F+H2O蚀刻剂中时，PbO层18保持不溶，由此在存在CH3COOH+NH4F+H2O蚀刻剂时防止焊料凸点18被蚀刻掉。图6表明在BLM蚀刻后的本发明的截面图。如图6所示，当钛被完全蚀刻后，层14和15仅存在于焊料凸点17的下面。
由于PbO层18暴露地降低焊料凸点17的可焊性，在软熔之前应去除该层。因此，当钛被完全蚀刻后，通过将焊料凸点暴露于HCl+NH4CSNH2+NH4Cl+H2O溶液中而从Pb/Sn凸点17表面上去除PbO层18。图7表示了去除PbO层18后的本发明的截面图。将PbO层18去除后，将基片10穿过软熔炉，其中Pb/Sn凸点17形成焊料球19的形式，如图8所示。
在本发明的一个实施例中，钛层14和铜层15分别具有约0.43和0.05微米的厚度。焊料凸点18一般含有熔点约为315℃的97/3Pb/Sn成分。应理解地是，可以使用任何在电镀和蚀刻工艺过程不熔化的任何Pb/Sn成分。在Pb与Sn成分之比为97∶3的焊料凸点的实施方案中，将软熔炉温度设定为约325℃(±5℃)。在电镀工艺完成后，焊料凸点17的厚度和直径分别约为63和200微米。在软熔后，焊料球19的直径约为125微米。
在本发明的一个实施方案中，该H2SO4+H2O2+H2O蚀刻剂含有8份H2O、6份H2SO4和1份H2O2。对于该浓度的H2SO4+H2O2+H2O蚀刻剂，用于蚀刻铜层15并形成PbO层17所需的时间约为3分钟。钛蚀刻所用的CH3COOH+NH4F+H2O蚀刻剂溶液含有1份CH3COOH、1份NH4F和18份H2O。对于厚度为0.43微米的钛层14，所需的蚀刻时间约为2分钟。最后蚀刻PbO层所用的HCl+NH2CSNH2+NH4Cl+H2O溶液含有25份HCl、3份NH2CSNH2、25份NH4Cl和47份H2O，在室温去除PbO层18所需的蚀刻时间约为1分钟。对于获得基本相同的结果来说，蚀刻剂浓度和蚀刻时间是可变化的。
在本发明的第二个实施方案中，包括含钛的第一层14和含镍的第二层15。用含H2SO4+H2O2+H2O的蚀刻溶液将镍外层去除。在去除镍层15的暴露部分的同时，H2SO4+H2O2+H2O蚀刻剂按上述的方式与Pb/Sn焊料凸点17反应形成PbO层。当镍层被完全蚀刻后，用HF+H2O蚀刻剂去除钛层14的暴露部分、PbO层18在暴露于HF+H2O蚀刻剂中时保持不溶，由此防止焊料凸点17在存在HF+H2O蚀刻剂时被蚀剂。通过暴露于HCH3SO3(MSA)溶液中将PbO层18从Pb/Sn凸点17表面上去除。从焊料凸点17表面去除PbO层18受下面方程式支配：
。
在本发明的第二个实施方案中，H2SO4+H2O2+H2O的蚀刻剂溶液含8份H2O、6份H2SO4和1份H2O2。对于给定的该H2SO4+H2O2+H2O蚀刻剂浓度，蚀刻镍层15和形成PbO层17所需的时间约为5分钟。蚀刻钛层所用的HF+H2O蚀刻剂溶液含有1份HF和200份H2O。对于给定的厚0.43微米的钛层14，所需的蚀刻时间约为2分钟。最后的MSA蚀刻所用的2HCH3SO3+H2O溶液含1份2HCH3SO3和5份H2O，去除PbO层18所需的蚀刻时间约为3分钟。应指出的是，对于得到基本相同的结果，可以改变蚀刻剂浓度和蚀刻时间。
在前述的本发明实施方案中，所公开的是具有含钛的BLM层14和或含铜或含镍的BLM层15。但应理解地是，对于实现本发明来说，并非必须是含钛和铜或者含钛和镍的BLM金属叠层，并且本发明也不局限于这两种金属层。实现本发明只需使用BLM外层蚀刻剂，该蚀刻剂能够在焊料凸点17表面上形成保护层，该保护层或者不会透入任何随后的BLM层蚀刻剂，或者如果当该保护层暴露于蚀刻剂中时确被蚀刻，但在随后的BLM层蚀刻过程中。该保护层的蚀刻速率为基本上不会蚀刻焊料凸点。作为例子，可以使用任何金属作为层15，只要该金属能与钛接合的很好，能起到良好的扩散阻挡层的作用，并且被溶液蚀刻的同时能在焊料凸点17表面上形成保护层。因此本发明的另一实施方案包括含铂或钯的金属层15。当然，使用其他金属层需改变上述确定的蚀刻剂浓度和蚀刻时间。
应指出的是，本发明的方法可用于在其它技术中形成焊料连接。还应理解地是，上述所给出的相对尺寸、几何形状、材料及工艺参数仅是所公开实施方案的例子。其他实施方案可以使用不同的尺寸、形状、材料、蚀刻剂浓度和工艺条件，以得到基本相同的结果。

Claims (14)

1.一种在存在Pb/Sn凸点下从基片表面去除球状限制冶金层的方法，该方法包括下列步骤：
(a)将所述基片的表面和所述Pb/Sn凸点暴露于第一蚀刻剂中，
   其中将第一金属层从所述基片表面上去除并且其中在所述
   Pb/Sn凸点表面上形成PbO层；
(b)将所述基片的表面和所述Pb/Sn凸点暴露于第二蚀刻剂中，
   其中从所述基片表面上去除第二金属层，并且其中在暴露于
   所述第二蚀刻剂中后至少一部分所述PbO层保留在所述
   Pb/Sn凸点上；
(c)将所述Pb/Sn凸点暴露于第三蚀刻剂中，其中将所述PbO层
   从所述Pb/Sn凸点上去除。
2.如权利要求1的方法，其中所述的第一金属层包括铜。
3.如权利要求1的方法，其中所述的第一金属层包括镍。
4.如权利要求1的方法，其中所述的第一金属层包括钯。
5.如权利要求1的方法，其中所述的第一金属层包括铂。
6.如权利要求1的方法，其中所述的第二金属层包括钛。
7.如权利要求1的方法，其中所述的第一蚀刻剂包括H2SO4+H2O2+H2O。
8.如权利要求1的方法，其中所述的第二蚀刻剂包括CH3COOH+NH4F+H2O。
9.如权利要求1的方法，其中所述的第二蚀刻剂包括HF+H2O。
10.如权利要求1的方法，其中所述的第三蚀刻剂包括HCl+NH2CSNH2+NH4Cl+H2O。
11.如权利要求1的方法，其中所述的第三蚀刻剂包括2HCH3SO3+H2O。
12.如权利要求1的方法，其中所述的Pb/Sn焊料凸点的Pb与Sn之比为97∶3。
13.如权利要求1的方法，其中：
(a)将所述基片和所述Pb/Sn凸点暴露于H2SO4+H2O2+H2O蚀刻
   剂中，其中将铜层从所述基片表面上去除，并且由所述
   H2SO4+H2O2+H2O蚀刻剂在所述Pb/Sn凸点表面上形成PbO
   层；
(b)将所述基片和所述Pb/Sn凸点暴露于CH3COOH+NH4F+H2O
   蚀刻剂中，其中将钛层从所述基片表面上去除，并且其中在
   暴露于所述CH3COOH+NH4F+H2O蚀刻剂中后至少部分所
   述PbO层保留在所述Pb/Sn凸点上；和
(c)将所述Pb/Sn凸点暴露于HCl+NH2CSNH2+NH4Cl+H2O溶液
   中，其中由所述HCl+NH2CSNH2+NH4Cl+H2O溶液从所述
   Pb/Sn凸点上去除所述PbO层。
14.如权利要求1的方法，其中：
(a)将所述基片和所述Pb/Sn凸点暴露于H2SO4+H2O2+H2O蚀刻
   剂中，其中将铜层从所述基片表面上去除，并且由所述
   H2SO4+H2O2+H2O蚀刻剂在所述Pb/Sn凸点表面上形成PbO
   层；
(b)将所述基片和所述Pb/Sn凸点暴露于HF+H2O蚀刻剂中，其
   中将钛层从所述基片表面上去除，并且其中在暴露于所述
   HF+H2O蚀刻剂中后至少部分所述PbO层保留在所述Pb/Sn
   凸点上；和
(c)将所述Pb/Sn凸点暴露于2HCHSO3+H2O溶液中，其中由所
   述2HCHSO3+H2O溶液从所述Pb/Sn凸点上去除所述PbO
   层。
CN95198002A 1995-12-18 1995-12-18 用于单掩膜c4焊料凸点制造的方法 Expired - Fee Related CN1103119C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN95198002A CN1103119C (zh) 1995-12-18 1995-12-18 用于单掩膜c4焊料凸点制造的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN95198002A CN1103119C (zh) 1995-12-18 1995-12-18 用于单掩膜c4焊料凸点制造的方法

Publications (2)

Publication Number Publication Date
CN1205114A CN1205114A (zh) 1999-01-13
CN1103119C true CN1103119C (zh) 2003-03-12

Family

ID=5083491

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95198002A Expired - Fee Related CN1103119C (zh) 1995-12-18 1995-12-18 用于单掩膜c4焊料凸点制造的方法

Country Status (1)

Country Link
CN (1) CN1103119C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102560496B (zh) * 2010-12-09 2015-04-01 北大方正集团有限公司 种子层的蚀刻方法
CN106457224B (zh) 2015-01-13 2019-03-19 福州大学 一种耐硫一氧化碳变换催化剂及其制备方法
CN113410125B (zh) * 2021-06-03 2023-06-16 抚州华成半导体科技有限公司 Oj型整流二极管酸洗工艺

Also Published As

Publication number Publication date
CN1205114A (zh) 1999-01-13

Similar Documents

Publication Publication Date Title
US5492235A (en) Process for single mask C4 solder bump fabrication
EP1134805B1 (en) Solder bump fabrication methods and structure including a titanium barrier layer
US6232212B1 (en) Flip chip bump bonding
JP2842692B2 (ja) はんだバンプの製造方法および相互接続システム
US6613663B2 (en) Method for forming barrier layers for solder bumps
US7456090B2 (en) Method to reduce UBM undercut
EP0711454B1 (en) Method for forming solder bumps
KR100278435B1 (ko) 전기도금된 제어된 붕괴 칩 접속부의 존재하에서 티탄-텅스텐을에칭시키는 개선된 방법
US7816787B2 (en) Method of forming low stress multi-layer metallurgical structures and high reliable lead free solder termination electrodes
US20030006062A1 (en) Interconnect system and method of fabrication
US6413878B1 (en) Method of manufacturing electronic components
USRE48421E1 (en) Flip chip and method of making flip chip
US6943101B2 (en) Manufacturing of a corrosion protected interconnect on a substrate
US6319846B1 (en) Method for removing solder bodies from a semiconductor wafer
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
JP2643097B2 (ja) 金属コンタクト形成方法
CN1103119C (zh) 用于单掩膜c4焊料凸点制造的方法
JP3267167B2 (ja) 半導体装置とその製造方法
US20020086512A1 (en) Method of forming solder bumps
US6911390B2 (en) Fabrication method for an interconnect on a substrate
US20040124171A1 (en) [bump-forming process]
JPH0697663B2 (ja) 半導体素子の製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
JPH11510321A (ja) 単一のマスクでｃ４はんだバンプを形成する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030312

Termination date: 20101218