CN116685045A - 柔性电路板及包括该柔性电路板的芯片封装 - Google Patents

Abstract

根据本发明的实施例的柔性电路板包括：基板；第一布线图案层，其设置在基板的第一表面上；第二布线图案层，其设置在基板的与第一表面相对的第二表面上；第一虚拟图案部，其设置在基板的未设置第二布线图案层的第二表面上；第一保护层，其设置在第一布线图案层上；以及第二保护层，其设置在第二布线图案层和第一虚拟图案部上，其中，第一虚拟图案部的至少一部分在垂直方向上与第一布线图案层重叠。

Description

柔性电路板及包括该柔性电路板的芯片封装

本案是分案申请，其母案是申请日为2018年10月25日、申请号为201880071839.0、发明名称为“柔性电路板及包括该柔性电路板的芯片封装”的申请。

技术领域

实施例涉及一种用于膜上多合一芯片的柔性电路板以及包括该柔性电路板的芯片封装。

具体地，实施例涉及一种能够在一个基板上安装不同类型的芯片的柔性电路板以及包括该柔性电路板的芯片封装。

背景技术

近来，各种电子产品薄型化、小型化和轻量化。因此，正在以各种方式进行对将半导体芯片以高密度安装在电子装置的狭窄区域中的研究。

其中，由于膜上芯片(COF：chip on film)方法使用柔性基板，因此COF方法可以应用于平板显示器和柔性显示器两者。即，由于COF方法可以应用于各种可穿戴电子装置，因此COF方法受到关注。另外，由于COF方法可以实现精细间距，因此COF方法可以用于实现像素数量增加时的高分辨率显示(QHD)。

膜上芯片(COF)是一种将半导体芯片以薄膜形式安装在柔性电路板上的方法。例如，半导体芯片可以是集成电路(IC)芯片或大规模集成电路(LSI)芯片。

另一方面，作为高密度半导体芯片安装技术，已经提出了使用柔性基板的多种膜上芯片封装技术，以响应最近的电子产品中尺寸更小、厚度更薄和重量更轻的趋势。

发明内容

技术问题

实施例提供一种能够将多个芯片安装在一个基板上的用于膜上多合一芯片的柔性电路板、包括该柔性电路板的芯片封装以及包括该柔性电路板的电子装置。

实施例提供一种能够去除在阻焊印刷期间产生的针孔的用于膜上多合一芯片的柔性电路板、包括该柔性电路板的芯片封装以及包括该柔性电路板的电子装置。

实施例提供一种能够考虑阻焊印刷工艺来设计产品的用于膜上多合一芯片的柔性电路板、包括该柔性电路板的芯片封装以及包括该柔性电路板的电子装置。

所提出的实施方式要解决的技术问题不限于上述技术问题，并且由以下描述提出的实施例所属的领域的技术人员可以清楚地理解未提及的其他技术问题。

技术方案

根据本发明的实施例的柔性电路板包括：基板；第一布线图案层，所述第一布线图案层设置在基板的第一表面上；第二布线图案层，所述第二布线图案层设置在基板的与第一表面相对的第二表面上；第一虚拟图案部，所述第一虚拟图案部设置在基板的未设置第二布线图案层的第二表面上；第一保护层，所述第一保护层设置在第一布线图案层上；以及第二保护层，所述第二保护层设置在第二布线图案层和第一虚拟图案部上，其中，第一虚拟图案部的至少一部分与第一布线图案层垂直重叠。

另外，柔性电路板还包括第二虚拟图案部，所述第二虚拟图案部设置在基板的未设置第一布线图案层的第一表面上，并且第二虚拟图案部的至少一部分与第二布线图案层垂直重叠。

此外，第一虚拟图案部具有与第一布线图案层相同的宽度，并且第一虚拟图案部的一端设置在与第一布线图案层的一端相同的垂直线上。

此外，第一虚拟图案部具有比第一布线图案层更宽的宽度，并且第一虚拟图案部的一端比第一布线图案层的一端更靠近基板的一端。

另外，第一表面是基板的上表面，第二表面是基板的下表面，并且第一虚拟图案部比第一布线图案层的设置在最左侧的第一布线图案层更靠左设置。

此外，第二虚拟图案部比第二布线图案层的设置在最右侧的第二布线图案层更靠右设置。

另外，柔性电路板还包括：第一镀层，所述第一镀层包含锡(Sn)，所述第一镀层设置在第一布线图案层上；以及第二镀层，所述第二镀层包含锡(Sn)，所述第二镀层设置在第二布线图案层上，其中，第一虚拟图案部包括与第二布线图案层相对应的第一虚拟图案层以及与第二镀层相对应的第二虚拟图案层，并且第二虚拟图案部包括与第一布线图案层相对应的第三虚拟图案层以及与第一镀层相对应的第四虚拟图案层。

另一方面，根据实施例的芯片封装包括用于膜上多合一芯片的柔性电路板，该柔性电路板包括：基板；导电图案部，所述导电图案部设置在基板上；虚拟图案部，所述虚拟图案部设置在基板上；以及保护部，所述保护部设置在导电图案部和虚拟图案部上的一个区域上，其中，导电图案部包括设置在基板的第一表面上的第一布线图案层、设置在第一布线图案层上的第一镀层、设置在基板的与第一表面相对的第二表面上的第二布线图案层、设置在第二布线图案层上的第二镀层，其中，保护层的第一开口区域中的镀层的锡(Sn)的含量大于保护层的第二开口区域中的镀层的锡(Sn)的含量，该柔性电路板还包括设置在第一开口区域中的第一芯片和设置在第二开口区域中的第二芯片，其中，虚拟图案部包括：第一虚拟图案部，所述第一虚拟图案部设置在基板的未设置第二布线图案层的第二表面上，并且第一虚拟图案部的至少一部分与第一布线图案层垂直重叠；以及第二虚拟图案部，所述第二虚拟图案部设置在基板的未设置第一布线图案层的第一表面上，并且第二虚拟图案部的至少一部分与第二布线图案层垂直重叠。

另外，第一表面是基板的上表面，第二表面是基板的下表面，第一虚拟图案部比第一布线图案层的设置在最左侧的第一布线图案层更靠左设置，并且第二虚拟图案部比第二布线图案层的设置在最右侧的第二布线图案层更靠右设置。

另外，第一芯片是驱动IC芯片(drive Ic chip)，并且第二芯片包括二极管芯片、电源IC芯片、触摸传感器IC芯片、多层陶瓷电容器(MLCC)芯片、球栅阵列(BGA)芯片和芯片电容器中的至少一者。

另一方面，根据本发明的实施例的电子装置包括：用于膜上多合一芯片的柔性电路板，所述柔性电路板包括：基板；导电图案部，所述导电图案部设置在基板上；虚拟图案部，所述虚拟图案部设置在基板上；以及保护部，所述保护部部分地设置在导电图案部上的一个区域中，其中，导电图案部包括设置在基板的第一表面上的第一布线图案层、设置在第一布线图案层上的第一镀层、设置在基板的与第一表面相对的第二表面上的第二布线图案层、设置在第二布线图案层上的第二镀层；其中，保护层的第一开口区域中的镀层的锡(Sn)的含量大于保护层的第二开口区域中的镀层的锡(Sn)的含量，该电子装置还包括：显示面板，所述显示面板连接到用于膜上多合一芯片的柔性电路板的一端；以及主板，所述主板连接到用于膜上多合一芯片的柔性电路板的与该一端相对的另一端，其中，虚拟图案部包括：第一虚拟图案部，所述第一虚拟图案部设置在基板的未设置第二布线图案层的第二表面上，并且第一虚拟图案部的至少一部分与第一布线图案层垂直重叠；以及第二虚拟图案部，所述第二虚拟图案部设置在基板的未设置第一布线图案层的第一表面上，并且所述第二虚拟图案部的至少一部分与第二布线图案层垂直重叠。

另外，第一连接部和第二连接部分别设置在与导电图案部上的该一个区域不同的区域上，并且第一芯片设置在第一连接部上，第二芯片设置在第二连接部上。

另外，显示面板和主板被设置为彼此面对，并且用于膜上多合一芯片的柔性电路板被弯曲地设置在显示面板和主板之间。

有益效果

根据本发明的实施例，可以将不同类型的第一芯片和第二芯片安装在一个柔性电路板上，因此，实施例可以提供一种包括可靠性提高的用于膜上多合一芯片的柔性电路板的芯片封装。

根据本发明的实施例，显示面板和主板通过一个用于膜上多合一芯片的柔性电路板直接连接，因此可以减少用于将从显示面板产生的信号传输到主板的柔性电路板的尺寸和厚度，并因此，可以增加其他部件的空间和/或电池空间。

根据本发明的实施例，由于不需要多个印刷电路板的连接，因此可以提高工艺的便利性和电连接的可靠性，并因此，可以提供适合于具有高分辨率显示单元的电子装置的、用于膜上多合一芯片的柔性电路板。

另外，根据本发明的实施例，虚拟图案被设置在基板的第二表面处以对应于设置在基板的第一表面上的电路图案，并且虚拟图案被设置在基板的第一表面处以对应于设置在基板的第二表面上的电路图案，因此可以解决不施加阻焊剂的问题或在印刷基板的第一表面或第二表面的阻焊剂时出现针孔的问题。

附图说明

图1a是包括具有常规印刷电路板的显示单元的电子装置的剖视图。

图1b是根据图1a的印刷电路板弯曲的形式的剖视图。

图1c是根据图1a的印刷电路板弯曲的形式的俯视图。

图2a是根据实施例的包括具有用于膜上多合一芯片的柔性电路板的显示单元的电子装置的剖视图。

图2b是根据图2a的用于膜上多合一芯片的柔性电路板弯曲的形式的剖视图。

图2c是根据图2a的用于膜上多合一芯片的柔性电路板弯曲的形式的俯视图。

图3a是根据实施例的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的剖视图。

图3b是根据实施例的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的另一剖视图。

图4a是根据比较例的不包括虚拟图案部的柔性电路板的剖视图。

图4b是根据本发明的实施例的包括下虚拟图案部DP 1的柔性电路板的剖视图。

图5a至图5d是示出图4b所示的下虚拟图案部DP 1的各种变型的示例的图。

图6是示出根据本发明的实施例的上虚拟图案部DP2的图。

图7a是根据实施例的用于膜上多合一芯片的双面柔性电路板的另一剖视图。

图7b是根据图7a的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的剖视图。

图8是根据实施例的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的又一剖视图。

图9是根据实施例的用于膜上多合一芯片的双面柔性电路板的一个区域的放大剖视图。

图10是根据图7a的用于膜上多合一芯片的双面柔性电路板的俯视图。

图11是根据图7a的用于膜上多合一芯片的双面柔性电路板的仰视图。

图12是根据图7b的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的示意性俯视图。

图13至图15是示出将根据图7a的用于膜上多合一芯片的双面柔性电路板制造成根据图7b的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的图。

图16是根据图15的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的剖视图。

图17至图21是包括用于膜上多合一芯片的柔性电路板的各种电子装置的图。

具体实施例

在实施例的描述中，当描述每个层(膜)、区域、图案或结构形成在基板、每个层(膜)、区域、焊盘或图案的“上方/之上”或“下方/之下”时，该描述包括“直接”或“间接(插入另一层)”形成在“上方/之上”或“下方/之下”。将参照附图描述各层的“上方/之上”或“下方/之下”的引用。

另外，当将某个部分称为“连接”到另一部分时，其不仅包括“直接连接”，而且包括在它们之间具有另一构件的“间接连接”。此外，当某个部分“包括”某个部件时，除非相反地描述，否则这意味着可以不排除其他部件，而是可以进一步提供其他部件。

在附图中，为了清楚和便于解释，可以修改每个层(膜)、区域、图案或结构的厚度或尺寸，因此并不完全地反映实际尺寸。

在下文中，将参考附图详细描述本公开的实施例。

将参考图1a至图1c描述根据比较例的印刷电路板。

具有显示单元的电子装置需要至少两个印刷电路板来将显示面板信号传输到主板。

在根据比较例的包括显示单元的电子装置中可以包括至少两个印刷电路板。

根据比较例的包括显示单元的电子装置可以包括第一印刷电路板10和第二印刷电路板20。

第一印刷电路板10可以是柔性印刷电路板。具体地，第一印刷电路板10可以是用于膜上芯片(COF：chip on film)的柔性印刷电路板。第一印刷电路板10可以是在其上安装第一芯片C1的COF柔性印刷电路板。更具体地，第一印刷电路板10可以是用于设置驱动IC芯片的COF柔性印刷电路板。

第二印刷电路板20可以是柔性印刷电路板。具体地，第二印刷电路板20可以是用于设置与第一芯片C1的类型不同类型的第二芯片C2的柔性印刷电路板(FPCB：flexibleprinted circuit board)。这里，第二芯片C2不是驱动IC芯片，而是除了驱动IC芯片之外的另一芯片。第二芯片C2可以指设置在柔性印刷电路板上的诸如半导体元件、插槽等的用于电连接的各种芯片。第二印刷电路板20可以是用于设置多个第二芯片C2的柔性印刷电路板(FPCB)。例如，第二印刷电路板20可以是用于设置不同类型的多个第二芯片C2A和C2B的柔性印刷电路板。

第一印刷电路板10和第二印刷电路板20可以具有不同的厚度。第二印刷电路板20的厚度可以小于第一印刷电路板10的厚度。例如，第一印刷电路板10可以具有约20μm至100μm的厚度。第二印刷电路板20可以具有约100μm至200μm的厚度。例如，第一印刷电路板10和第二印刷电路板的总厚度t1可以为200μm至250μm。

在根据比较例的包括显示单元的电子装置中，在显示面板与主板之间需要第一印刷电路板和第二印刷电路板，因此电子装置的总厚度可能增加。具体地，根据比较例的包括显示单元的电子装置需要垂直堆叠的第一印刷电路板和第二印刷电路板，因此电子装置的总厚度会增加。

第一印刷电路板10和第二印刷电路板20可以通过不同的工艺形成。例如，第一印刷电路板10可以通过卷对卷(roll to roll)工艺来制造。第二印刷电路板20可以通过使用片材方法来制造。

不同类型的芯片分别设置在第一印刷电路板10和第二印刷电路板20上，并且用于与每个芯片连接的导电图案部的间距可以彼此不同。例如，设置在第二印刷电路板20上的导电图案部的间距可以大于设置在第一印刷电路板10上的导电图案部的间距。例如，设置在第二印刷电路板20上的导电图案部的间距为100μm以上，设置在第一印刷电路板10上的导电图案部的间距可以小于100μm。

具体地，具有以精细间距设置的导电图案部的第一印刷电路板10可以被工艺有效地制造，并通过卷对卷工艺来降低工艺成本。另一方面，具有以100μm以上的间距设置的导电图案部的第二印刷电路板20难以应用卷对卷工艺，因此通常用片材工艺制造。

由于根据比较例的第一印刷电路板和第二印刷电路板以不同的工艺形成，因此可能降低工艺效率。

另外，由于根据比较例的包括柔性电路板的芯片封装在将不同类型的芯片设置在一个基板上的过程中具有困难，因此需要分开的第一印刷电路板和第二印刷电路板。

此外，根据比较例的包括柔性电路板的芯片封装具有难以在一个基板上连接不同类型的芯片的问题。

此外，在根据比较例的柔性电路板中，上电路图案和下电路图案仅考虑它们各自的信号传输特性而被设计。换句话说，在根据比较例的柔性电路板中，上电路图案和下电路图案在没有考虑设置在基板的最外层上的保护层(例如，阻焊剂)的印刷工艺的可靠性的情况下被设计。因此，在根据比较例的柔性电路板中，保护层具有由于在印刷过程中上电路图案与下电路图案之间的位置差异而产生针孔的问题。

另一方面，第一印刷电路板和第二印刷电路板可以设置在常规的显示面板与主板之间。

为了控制、处理或传输从显示面板30产生的R、G和B信号，第一印刷电路板10可以连接到显示面板30，第一印刷电路板10可以再连接到第二印刷电路板20，第二印刷电路板20可以连接到主板40。

第一印刷电路板10的一端可以连接到显示面板30。显示面板30可以通过粘合层50连接到第一印刷电路板10。

第一印刷电路板10的与一端相对的另一端可以连接到第二印刷电路板20。第一印刷电路板10可以通过粘合层50连接到第二印刷电路板20。

第二印刷电路板20的一端可以连接到第一印刷电路板10，并且第二印刷电路板20的与一端相对的另一端可以连接到主板40。印刷电路板20可以通过粘合层50连接到主板40。

在根据比较例的包括显示单元的电子装置中，在显示面板30与第一印刷电路板10、第一印刷电路板10与第二印刷电路板20以及第二印刷电路板20与主板40之间可能分别需要单独的粘合层50。也就是说，在根据比较例的包括显示单元的电子装置中，需要多个粘合层，因此存在由于粘合层的连接不良导致电子装置的可靠性可能降低的问题。另外，在垂直地连接的第一印刷电路板10和第二印刷电路板20之间设置的粘合层可能增加电子装置的厚度。

将参考图1b和图1c描述根据比较例的容纳在电子装置中的第一印刷电路板10、第二印刷电路板20、显示面板30和主板40。

图1b是根据图1a的印刷电路板弯曲的形式的剖视图，图1c是图1b的下表面的俯视图。

显示面板30和主板40可以设置成彼此面对。包括弯曲区域的第一印刷电路板10可以设置在被设置为彼此面对的显示面板30与主板40之间。

第一印刷电路板10的一个区域弯曲，并且第一芯片C1可以设置在第一印刷电路板10的不弯曲的区域中。

另外，第二印刷电路板20可以设置成面对显示面板30。第二芯片C2可以设置在第二印刷电路板20的不弯曲的区域中。

参考图1c，由于比较例中需要多个基板，所以一个方向上的长度L1可以分别是第一印刷电路板10和第二印刷电路板20的长度之总和。第一印刷电路板10和第二印刷电路板20的一个方向上的长度L1可以是第一印刷电路板10的短边长度与第二印刷电路板20的短边长度之总和。作为一个示例，第一印刷电路板10和第二印刷电路板20的一个方向上的长度L1可以是30mm至40mm。然而，根据要安装的芯片的类型和电子装置的类型，第一印刷电路板10和第二印刷电路板20的一个方向上的长度L1可以具有各种尺寸。

在根据比较例的电子装置中，由于需要多个印刷电路板，因此用于安装另一部件的空间或用于设置电池60的空间可能减小。

近来，具有各种功能的部件已被添加到诸如智能电话的电子装置中，以增强用户的便利性和安全性。例如，诸如智能电话和智能手表的电子装置配备有多个相机模块(双相机模块，dual cameramodule)，并且添加了具有诸如虹膜识别和虚拟现实(VR)的各种功能的部件。因此，重要的是确保用于安装所添加部件的空间。

另外，要求诸如可穿戴装置的各种电子装置增加电池空间以提高用户便利性。

因此，用单个印刷电路板取代常规电子装置中使用的多个印刷电路板，因此确保用于安装新部件的空间或确保用于增加电池尺寸的空间的重要性显现出来。

在根据比较例的电子装置中，可以将不同类型的第一芯片和第二芯片分别设置在第一印刷电路板10和第二印刷电路板30上。因此，存在有第一印刷电路板10与第二印刷电路板30之间的粘合层50的厚度、以及第二印刷电路板30的厚度增加了电子装置的厚度的问题。

另外，存在与第二印刷电路板30的尺寸相对应的电池空间或用于安装其他部件的空间减小的问题。

此外，存在第一印刷电路板与第二印刷电路板之间的不良接合使电子装置的可靠性变差的问题。

为了解决这样的问题，实施例可以提供新型用于膜上多合一芯片的柔性电路板、包括该柔性电路板的芯片封装以及包括该柔性电路板的电子装置，该柔性电路板能够将多个芯片安装在一个基板上。实施例和比较例中的相同的附图标记表示相同的部件，并且省略了与上述比较例重复的描述。

将参考图2a至图2c描述根据实施例的包括用于膜上多合一芯片的柔性电路板的电子装置。

根据实施例的电子装置可以使用一个印刷电路板，以将显示面板信号传输到主板。根据实施例的包括显示单元的电子装置中包括的印刷电路板可以是一个柔性印刷电路板。因此，根据实施例的用于膜上多合一芯片的柔性电路板100可以在彼此面对的显示单元和主板之间弯曲以连接显示单元与主板。

具体地，根据实施例的用于膜上多合一芯片的柔性电路板100可以是用于设置多个不同类型的芯片的一个基板。

根据实施例的用于膜上多合一芯片的柔性电路板100可以是用于设置不同类型的第一芯片C1和第二芯片C2的基板。

根据实施例的用于膜上多合一芯片的柔性电路板100的厚度t2可以是20μm至100μm。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的厚度t2可以是30μm至80μm。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的厚度t2可以是50μm至75μm。然而，根据实施例的用于膜上多合一芯片的柔性电路板100的厚度可以根据要安装的芯片的类型和电子装置的类型而设计成各种尺寸。

这里，当柔性电路板100的厚度t2小于20μm时，柔性电路板100在折叠(或弯曲)时可能会破损，并且可能由于在安装的芯片中产生的热量等而发生损坏。

根据实施例的用于膜上多合一芯片的柔性电路板100的厚度t2可以具有根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的1/5至1/2水平的厚度。也就是说，根据实施例的用于膜上多合一芯片的柔性电路板100的厚度t2可以具有根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的20％至50％水平的厚度。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的厚度t2可以具有根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的25％至40％水平的厚度。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的厚度t2可以具有根据比较例的多个第一印刷电路板和第二印刷电路板的厚度t1的25％至35％水平的厚度。

由于根据实施例的包括显示单元的电子装置在显示面板和主板之间仅需要一个用于膜上多合一芯片的柔性电路板100，因此可以减小电子装置的总厚度。具体地，由于根据实施例的包括显示单元的电子装置要求单层印刷电路板，所以可以减小电子装置的总厚度。

另外，实施例可以省略比较例中包括的第一印刷电路板和第二印刷电路板之间的粘合层50，因此，包括用于膜上多合一芯片的柔性电路板的芯片封装和包括用于膜上多合一芯片的柔性电路板的电子装置的总厚度可以减小。

此外，由于实施例可以省略第一印刷电路板和第二印刷电路板之间的粘合层50，因此可以解决由于粘合失效引起的问题，从而提高电子装置的可靠性。

此外，由于可以省略多个印刷电路板的接合工艺，因此可以提高工艺效率并且可以降低工艺成本。

此外，用一个工艺中的管理替代一个单独的工艺中基板的管理，从而提高了工艺效率和产品产量。

根据实施例的用于膜上多合一芯片的柔性电路板100可以包括弯曲区域和非弯曲区域。根据实施例的用于膜上多合一芯片的柔性电路板100包括弯曲区域，从而连接被设置为彼此面对的显示面板30和主板40。

根据实施例的用于膜上多合一芯片的柔性电路板100的非弯曲区域可以被设置为面对显示面板30。第一芯片C1和第二芯片C2可以设置在根据实施例的用于膜上多合一芯片的柔性电路板100的非弯曲区域上。因此，根据实施例的用于膜上多合一芯片的柔性电路板100可以稳定地安装第一芯片C1和第二芯片C2。

图2c是图2b的下表面的俯视图。

参考图2c，由于实施例中要求一个基板，所以一个方向上的长度L2可以是一个基板的长度。根据实施例的用于膜上多合一芯片的柔性电路板100的一个方向上的长度L2可以是根据实施例的用于膜上多合一芯片的柔性电路板100的短边的长度。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的一个方向上的长度L2可以是10mm至50mm。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的一个方向上的长度L2可以是10mm至30mm。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的一个方向上的长度L2可以是15mm至25mm。然而，实施例不限于此，毋庸多言，可以根据要设置的芯片的类型和/或数量以及电子装置的类型来设计各种尺寸。如在实施例中，通过将多个芯片安装在一个板上，可以将柔性电路板的长度减小到50mm以下。当柔性电路板的长度被设定为10mm以下时，将要安装的多个芯片的设计上的自由度减小，并且芯片之间的空间狭窄，因此可能影响相互的电特性。

根据实施例的用于膜上多合一芯片的柔性电路板100的一个方向上的长度L2可以具有根据比较例的多个第一印刷电路板和第二印刷电路板的一个方向上的长度L1的50％至70％的水平的长度。例如，根据实施例的用于膜上多合一芯片的柔性电路板100的一个方向上的长度L2可以具有根据比较例的多个第一印刷电路板和第二印刷电路板的一个方向上的长度L1的55％至70％水平的长度。根据实施例的用于膜上多合一芯片的柔性电路板100的一个方向上的长度L2可以具有根据比较例的多个第一印刷电路板和第二印刷电路板的一个方向上的长度L1的60％至70％水平的长度。

因此，在实施例中，可以减小在电子装置中包括用于膜上多合一芯片的柔性电路板100的芯片封装的尺寸，从而可以增加用于设置电池60的空间。另外，根据实施例的包括用于膜上多合一芯片的柔性电路板100的芯片封装可以减小平面面积，从而可以确保用于安装其他部件的空间。

在下文中，将参考附图描述根据实施例的用于膜上多合一芯片的柔性电路板100及其芯片封装。

图3a是根据本发明的第一实施例的柔性电路板的剖视图，图3b是图3a的柔性电路板的变型例，图4a是根据比较例的不包括虚拟图案部的柔性电路板的剖视图，图4b是根据本发明的实施例的包括下虚拟图案部DP 1的柔性电路板的剖视图，图5a至图5d是示出图4b所示的下虚拟图案部DP 1的各种变型的示例的图，图6是示出根据本发明的实施例的上虚拟图案部DP2的图，图7a是根据实施例的用于膜上多合一芯片的双面柔性电路板的另一剖视图，图7b是根据图7a的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的剖视图，图8是根据实施例的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的又一剖视图。

参考图3a、3b、4a、4b、5a、5b、5c、5d、6、7a、7b和8，根据实施例的用于膜上多合一芯片的柔性电路板100可以是在其两侧上具有电极图案部的用于膜上多合一芯片的双面柔性电路板。

根据实施例的用于膜上多合一芯片的柔性电路板100可以包括基板110、设置在基板110上的布线图案层120、镀层130、上虚拟图案部DP2、下虚拟图案部DP 1和保护层140。

在根据实施例将布线图案层120、镀层130、上虚拟图案部DP2和保护层140设置在基板110的一个表面上之后，将布线图案层120、镀层130、下虚拟图案部DP 1和保护层140设置在基板110的与该一个表面相对的另一个表面上。

也就是说，根据实施例，可以将上布线图案层、上镀层、上虚拟图案部DP2和上保护层设置在基板110的一个表面上，将下布线图案层、下镀层、下虚拟图案部DP 1和下保护层设置在基板110的与该一个表面相对的另一个表面上。

上布线图案层可以包括与下布线图案层相对应的金属材料。因此，可以提高工艺效率。然而，毋庸多言，实施例不限于此，可以包括其他的导电材料。

上布线图案层的厚度可以对应于下布线图案层的厚度。因此，可以提高工艺效率。

上镀层可以包括与下镀层相对应的金属材料。因此，可以提高工艺效率。然而，毋庸多言，实施例不限于此，并且可以包括其他的导电材料。

上镀层的厚度可以对应于下镀层的厚度。因此，可以提高工艺效率。

上虚拟图案部DP2设置在基板110的上表面的与设置在基板110的下表面上的下布线图案层相对应的位置处，并且下虚拟图案部DP1设置在基板110的下表面的与设置在基板110的上表面上的上布线图案层相对应的位置处。因此，在本发明中，可以解决在上保护层或下保护层的印刷过程中，由基板110的上部和下部的高度之差引起的针孔问题，从而提高印刷电路板的可靠性。

基板110可以是用于支撑布线图案层120、镀层130和保护层140的支撑基板。

第一基板110可以包括弯曲区域以及除弯曲区域以外的区域。即，基板110可以包括进行弯曲的弯曲区域和折叠区域以外的非弯曲区域。

基板110可以是柔性基板。因此，基板110可以部分地弯曲。即，基板110可以包括柔性塑料。例如，基板110可以是聚酰亚胺(PI)基板。然而，实施例不限于此，并且可以是由诸如聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等的聚合物材料制成的基板。因此，包括基板110的柔性电路板可以用于具有曲面显示装置的各种电子装置中。例如，包括基板110的柔性电路板具有优异的柔性特性，从而适合于将半导体芯片安装在可穿戴电子装置上。具体地，实施例可以适合于包括曲面显示器的电子装置。

基板110可以是绝缘基板。也就是说，基板110可以是支撑各种布线图案的绝缘基板。

基板110可以具有20μm至100μm的厚度。例如，基板110可以具有25μm至50μm的厚度。例如，基板100可以具有30μm至40μm的厚度。当基板100的厚度超过100μm时，整个柔性电路板的厚度可能增加。当基板100的厚度小于20μm时，可能难以同时设置第一芯片C1和第二芯片C2。当基板110的厚度小于20μm时，在安装多个芯片的过程中基板110可能易受热/压力的影响，因此难以同时设置多个芯片。布线可以设置在基板110上。布线可以是多个图案化的布线。例如，基板110上的多个布线可以设置成彼此间隔开。即，布线图案层120可以设置在基板110的一个表面上。

基板110的面积可以大于布线图案层120的面积。具体地，基板110的平面面积可以大于布线图案层120的平面面积。也就是说，布线图案层120可以部分地设置在基板110上。例如，布线图案层120的下表面可以与基板110接触，并且基板110可以暴露于多个布线之间。布线图案层120可以包括导电材料。

基板110可以包括通孔。基板110可以包括多个通孔。基板110的多个通孔可以通过机械工艺或化学工艺而单独地形成或同时地形成。例如，基板110的多个通孔可以通过钻孔工艺或蚀刻工艺而形成。作为示例，可以通过激光冲压和去污工艺形成基板的通孔。去污工艺可以是去除附着于通孔的内表面上的聚酰亚胺污迹的工艺。通过去污工艺，聚酰亚胺基板的内表面可以具有类似于直线的倾斜表面。

布线图案层120、镀层130和保护层140可以设置在基板110上。详细地，布线图案层120、镀层130和保护层140可以按顺序设置在基板110的两个表面上。此时，虚拟图案部DP 1和DP2具有与布线图案层120和镀层130相对应的高度。优选地，本发明的第一实施例中的虚拟图案部DP 1和DP2由与布线图案层120相同的金属材料形成，并且可以具有比布线图案层120更大的厚度。优选地，虚拟图案部DP 1和DP2可以具有布线图案层120的厚度和镀层130的厚度组合而获得的厚度。

可以通过蒸发、镀覆和溅射中的至少一种方法来形成布线图案层120。

作为示例，可以通过在溅射之后电镀来形成用于形成电路的布线层。例如，用于形成电路的布线层可以是通过化学镀而形成的铜镀层。或者，布线层可以是通过化学镀和电镀而形成的铜镀层。

接下来，可以通过曝光、显影和蚀刻的工艺，在将干膜层叠在布线层上之后在柔性电路板的两个表面上、即上表面和下表面上形成图案化的布线层。因此，可以形成布线图案层120。

例如，布线图案层200可以包括具有优异导电性的金属材料。更具体地，布线图案层200可以包括铜(Cu)。然而，实施例不限于此，并且可以包括铜(Cu)、铝(Al)、铬(Cr)、镍(Ni)、银(Ag)、钼(Mo)、金(Au)、钛(Ti)中的至少一种金属及其合金。

布线图案层120可以被设置为具有1μm至15μm的厚度。例如，布线图案层120可以被设置为具有1μm至10μm的厚度。例如，布线图案层120可以被设置为具有2μm至10μm的厚度。

当布线图案层120的厚度小于1μm时，布线图案层的电阻可能增加。当布线图案层120的厚度超过10μm时，难以实现精细的图案。

导电材料可以填充在穿过基板110的通孔V1、V2和V3中。填充在通孔中的导电材料可以对应于布线图案层120，或者可以是不同的导电材料。例如，填充在通孔中的导电材料可以包括铜(Cu)、铝(A1)、铬(Cr)、镍(Ni)、银(Ag)、钼(Mo)、金(Au)、钛(Ti)中的至少一种金属及其合金。基板110的上表面上的导电图案部CP的电信号可以通过填充在通孔中的导电材料而传输到基板110的下表面的导电图案部CP。

接下来，可以在布线图案层120上形成镀层130。镀层130可以包括第一镀层131和第二镀层132。

第一镀层131可以设置在布线图案层120上，第二镀层132可以设置在第一镀层131上。第一镀层131和第二镀层132可以在布线图案层120上形成为两层，以防止晶须的形成。因此，可以防止布线图案层120的图案之间的短路。另外，由于在布线图案层120上设置两个镀层，所以可以改善与芯片的接合特性。当布线图案层包括铜(Cu)时，布线图案层可能不能直接接合到第一芯片C1，并且可能需要单独的接合工艺。另一方面，当设置在布线图案层上的镀层包括锡(Sn)时，镀层的表面可以是纯锡层，因此可以有利于与第一芯片C1的接合。此时，仅通过热量和压力就可以将连接到第一芯片C1的导线简单地连接到纯锡层，因此可以提高芯片的导线接合的精度和制造工艺的便利性。

第一镀层131被设置的区域可以对应于第二镀层132被设置的区域。即，第一镀层131被设置的面积可以对应于第二镀层132被设置的面积。

镀层130可以包括锡(Sn)。例如，第一镀层131和第二镀层132可以包括锡(Sn)。

作为示例，布线图案层120可以由铜(Cu)形成，并且第一镀层131和第二镀层132可以由锡(Sn)形成。当镀层130包含锡时，由于锡(Sn)的耐腐蚀性优异，因此可以防止布线图案层120被氧化。

另一方面，镀层130的材料的导电率可以比布线电极层120的导电率低。镀层130可以电连接到布线电极层120。

第一镀层131和第二镀层132可以由相同的锡(Sn)形成，但是可以以单独的工艺形成。

例如，当根据实施例的柔性电路板的制造工艺包括诸如热固化的热处理工艺时，可能发生布线图案层120的铜(Cu)或镀层130的锡(Sn)的扩散作用。具体地，布线图案层120的铜(Cu)或镀层130的锡(Sn)的扩散作用可能由于保护层140的固化而发生。

因此，随着铜(Cu)的扩散浓度从第一镀层131到第二镀层132的表面减小，铜(Cu)的含量可能连续地减少。同时，锡(Sn)的含量可能会从第一镀层131到第二镀层132的表面连续地增加。因此，镀层130的最上部可以包括纯锡层。

也就是说，布线图案层120和镀层130可能由于堆叠界面处的化学作用，是锡和铜的合金。保护层140在镀层130上固化之后的锡和铜的合金的厚度可能比在布线图案层120上形成镀层130之后的锡和铜的合金的厚度增加。

在镀层130的至少一部分中包括的锡和铜的合金可以具有化学式Cu_xSn_y，并且可以是0＜x+y＜12。例如，在化学式中，x和y之和可以是4≤x+y≤11。例如，在镀层130中包括的锡和铜的合金可以包括Cu₃Sn和Cu₆Sn₅中的至少一种。具体地，第一镀层131可以是锡和铜的合金层。

另外，第一镀层131和第二镀层132可以具有不同含量的锡和铜。与铜布线图案层直接接触的第一镀层131的铜含量可以大于第二镀层132的铜含量。

第二镀层132可以具有比第一镀层131更高的锡含量。第二镀层132可以包括纯锡层。这里，纯锡可以指锡(Sn)的含量为50原子％以上，70原子％以上，或者90原子％以上。此时，除锡以外的元素可以是铜。例如，第二镀层132可以具有50原子％以上的锡(Sn)含量。例如，第二镀层132可以具有70原子％以上的锡(Sn)含量。例如，第二镀层132可以具有90原子％以上的锡(Sn)含量。例如，第二镀层132可以具有95原子％以上的锡(Sn)含量。例如，第二镀层132可以具有98原子％以上的锡(Sn)含量。

根据实施例的镀层可以防止由于Cu/Sn的扩散现象引起的电化学迁移电阻(Electrochemical Migration Resistance)，并且可以防止由于金属的生长而引起的短路缺陷。

然而，实施例不限于此，镀层130可以包括Ni/Au合金、金(Au)、化学镀镍浸金(ENIG：electroless nickel immersion gold)、Ni/Pd合金和有机保焊剂(OSP：OrganicSolderability Preservative)中的任一种。

第一镀层131和第二镀层132可以彼此相对应，或者具有不同的厚度。第一镀层131和第二镀层132的总厚度可以为0.3μm至1μm。第一镀层131和第二镀层132的总厚度可以为0.3μm至0.7μm。第一镀层131和第二镀层132的总厚度可以为0.3μm至0.5μm。第一镀层131和第二镀层132中的任一镀层可以具有0.05μm至0.15μm的厚度。例如，第一镀层131和第二镀层132中的任一镀层可以具有0.07μm至0.13μm的厚度。

此后，可以将保护部PP在导电图案部CP上进行丝网印刷。

保护层140可以部分地设置在布线图案层120上。例如，保护层140可以设置在布线图案层120上的镀层130上。由于保护层140可以覆盖镀层130，因此可以防止由布线图案层120和镀层130的氧化而引起的膜的损坏或分层。

保护层140可以部分地设置在除布线图案层120和/或镀层130电连接到显示面板30、主板40、第一芯片C1或第二芯片C2的区域之外的区域中。

因此，保护层140可以与布线图案层120和/或镀层130部分重叠。

保护层140的面积可以小于基板110的面积。保护层140可以设置在除基板的端部之外的区域中，并且可以包括多个开口区域。

保护层140可以包括具有类似于孔的形状的第一开口区域OA1。第一开口区域OA1可以是保护层140的非设置区域，其用于将布线图案层120和/或镀层130电连接到第一芯片C1。

保护层140可以包括具有类似于孔的形状的第二开口区域OA2。第二开口区域OA2可以是保护层140的非设置区域，其用于将布线图案层120和/或镀层130电连接到第二芯片C2。因此，镀层130可以在第二开口区域OA2中暴露于外部。

在第二开口区域OA2中，镀层130的铜含量可以为50原子％以上。例如，镀层130中的铜含量可以为60原子％以上。例如，镀层130中的铜含量可以为60原子％至80原子％。具体地，在第二开口区域OA2中测量的第一镀层131的铜含量可以为60原子％至80原子％。

保护层140可以不设置在用于电连接到主板40或显示面板30的导电图案部上。实施例可以在要电连接到主板40或显示面板30的导电图案部上包括第三开口区域OA3，第三开口区域OA3是保护层140的非设置区域。因此，镀层130可以在第三开口区域OA3中暴露于外部。

在第三开口区域OA3中，镀层130的铜含量可以为50原子％以上。或者，在第三开口区域OA3中，镀层130的铜含量可以小于50原子％。第三开口区域OA3可以与第一开口区域OA1相比位于基板的外侧。另外，第三开口区域OA3可以与第二开口区域OA2相比位于基板的外侧。

第一开口区域OA1和第二开口区域OA2可以与第三开口区域OA3相比，位于基板的中央区域中。

保护层140可以设置在弯曲区域中。因此，保护层140可以分散在弯曲期间可能出现的应力。因此，可以提高根据实施例的用于膜上多合一芯片的柔性电路板的可靠性。

保护层140可以包括绝缘材料。保护层140可以包括可在被施加之后被加热和固化以保护导电图案部的表面的各种材料。保护层140可以是抗蚀剂层。例如，保护层140可以是包括有机聚合物材料的阻焊剂层。例如，保护层140可以包括环氧丙烯酸酯树脂。详细地，保护层140可以包括树脂、固化剂、光引发剂、颜料、溶剂、填料、添加剂、丙烯酸单体等。然而，实施例不限于此，毋庸多言，保护层140可以是光阻焊剂层、覆盖层和聚合物材料中的任一种。

保护层140可以具有1μm至20μm的厚度。保护层140可以具有1μm至15μm的厚度。例如，保护层140可以具有5μm至20μm的厚度。当保护层140的厚度超过20μm时，用于膜上多合一芯片的柔性电路板的厚度可能增加。当保护层140的厚度小于1μm时，用于膜上多合一芯片的柔性电路板中包括的导电图案部的可靠性可能降低。

换句话说，根据实施例的用于膜上多合一芯片的单侧柔性电路板100可以包括基板110、设置在基板的一个表面上的导电图案部CP、虚拟图案部DP1和DP2、以及通过将保护层140部分地设置在虚拟图案部DP1和DP2和导电图案部CP上的一个区域中而形成的保护部PP。

导电图案部CP可以包括布线图案层120和镀层130。

保护部PP可以不设置在导电图案部CP上的一个区域和另一个区域上。

另外，保护部PP可以设置在虚拟图案部DP1和DP2上。

因此，导电图案部CP以及分离的导电图案部CP之间的基板110可以暴露在导电图案部CP上的一个区域和另一个区域上。第一连接部70和第二连接部80可以分别设置在导电图案部CP上的一个区域和另一个区域上。具体地，第一连接部70和第二连接部80可以分别设置在未设置保护部PP的导电图案部CP的上表面上。

第一连接部70和第二连接部80可以具有不同的形状。例如，第一连接部70可以是六面体形状。具体地，第一连接部70的横截面可以包括四边形形状。更详细地，第一连接部70的横截面可以包括矩形或正方形。例如，第二连接部80可以包括球形。第二连接部80的横截面可以包括圆形。或者，第二连接部80可以包括部分圆形或完全圆形的形状。作为示例，第二连接部80的横截面形状可以包括在一个侧面上的平坦表面以及在与该一个侧面相对的另一个侧面上的弯曲表面。

第一连接部70和第二连接部80可以具有不同的尺寸。第一连接部70可以小于第二连接部80。

第一连接部70和第二连接部80的宽度可以彼此不同。例如，一个第一连接部70的两个侧表面之间的宽度D1可以小于一个第二连接部80的两个侧表面之间的宽度D2。

第一芯片C1可以设置在第一连接部70上。第一连接部70可以包括导电材料。因此，第一连接部70可以将设置在第一连接部70的上表面上的第一芯片C1和设置在第一连接部70的下表面上的导电图案部CP电连接。

第二芯片C2可以设置在第二连接部80上。第二连接部80可以包括导电材料。因此，第二连接部80可以将设置在第二连接部80的上表面上的第二芯片C2和设置在第二连接部80的下表面上的导电图案部CP电连接。

可以将不同类型的第一芯片C1和第二芯片C2设置在根据实施例的用于膜上多合一芯片的单侧柔性电路板100的同一表面上。具体地，可以将一个第一芯片C1和多个第二芯片C2设置在根据实施例的用于膜上多合一芯片的单侧柔性电路板100的同一表面上。因此，可以提高芯片封装工艺的效率。

第一芯片C1可以包括驱动IC芯片。

第二芯片C2可以指除驱动IC芯片以外的其他芯片。第二芯片C2可以指包括插槽或除驱动IC芯片以外的元件的各种芯片。例如，第二芯片C2可以包括二极管芯片、电源IC芯片、触摸传感器IC芯片、多层陶瓷电容器(MLCC)芯片、球栅阵列(BGA)芯片和芯片电容器中的至少一者。

设置在用于膜上多合一芯片的柔性电路板100上的多个第二芯片C2可以指以设置成多个的二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的至少一者。作为示例，多个MLCC芯片可以设置在用于膜上多合一芯片的柔性电路板100上。

另外，第二芯片C2可以包括二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的至少两个。也就是说，可以在用于膜上多合一芯片的柔性电路板100上设置多个不同类型的第二芯片C2A和C2B。例如，在用于膜上多合一芯片的柔性电路板100上可以包括二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任一个这样的第二芯片C2A、以及与二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任一个不同的一个第二芯片C2B。

具体地，二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任一个这样的第二芯片C2A可以在用于膜上多合一芯片的柔性电路板100上设置多个，并且与二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任一个不同的第二芯片C2B可以在用于膜上多合一芯片的柔性电路板100上设置多个。作为示例，多个MLCC芯片C2A和多个电源IC芯片C2B可以被包括在用于膜上多合一芯片的柔性电路板100上。作为示例，多个MLCC芯片C2A和多个二极管芯片C2B可以被包括在用于膜上多合一芯片的柔性电路板100上。作为示例，多个MLCC芯片C2A和多个BGA芯片C2B可以被包括在用于膜上多合一芯片的柔性电路板100上。

在实施例中，第二芯片的类型不限于两种，毋庸多言，除了驱动IC芯片之外的所有的各种芯片可以被包括在第二芯片中。

用于膜上多合一芯片的柔性电路板100的一端可以连接到显示面板30。用于膜上多合一芯片的柔性电路板100的一端可以通过粘合层50连接到显示面板30。具体地，显示面板30可以设置在粘合层50的上表面上，并且用于膜上多合一芯片的柔性电路板100可以设置在粘合层50的下表面上。因此，显示面板30和用于膜上多合一芯片的柔性电路板100可以在粘合层50设置在它们之间的状态下被垂直地接合。

用于膜上多合一芯片的柔性电路板100的与该一端相对的另一端可以连接到主板40。用于膜上多合一芯片的柔性电路板100的与该一端相对的另一端可以通过粘合层50连接到主板40。具体地，主板40可以设置在粘合层50的上表面上，并且用于膜上多合一芯片的柔性电路板100可以设置在粘合层50的下表面上。因此，主板40和用于膜上多合一芯片的柔性电路板100可以在粘合层50设置在它们之间的情况下被垂直地接合。

粘合层50可以包括导电材料。可以通过将导电粒子分散在粘合材料中来形成粘合层50。例如，粘合层50可以是各向异性导电膜(ACF)。

因此，粘合层50可以在显示面板30、用于膜上多合一芯片的柔性电路板100和主板40之间传输电信号，并且可以稳定地连接其他部件。

另一方面，如上所述的虚拟图案部DP1和DP2设置在基板110上。即，上虚拟图案部DP2设置在基板110的上表面上，下虚拟图案部DP1设置在基板110的下表面上。

上虚拟图案部DP2可以设置在基板110的上表面的未设置上布线图案层的区域中。优选地，上虚拟图案部DP2可以设置在基板的上表面的与设置在基板110的下表面处的下布线图案层垂直重叠的、未设置上布线图案层的区域中。

下虚拟图案部DP1可以设置在基板110的下表面的未设置下布线图案层的区域中。优选地，下虚拟图案部DP1可以设置在基板的下表面的与设置在基板110的上表面处的上布线图案层垂直重叠的、未设置上布线图案层的区域中。

也就是说，设置在基板110上的上布线图案层和下布线图案层的位置彼此不对应，并且根据信号布线的每一者的功能和信号布线的数量来设计，并且设置在基板110的每个表面上。

因此，下布线图案层和下镀层可以不设置在与设置上布线图案层和上镀层的区域垂直重叠的基板110的下表面处。另外，上布线图案层和上镀层可以不设置在与设置下布线图案层和下镀层的区域垂直重叠的基板110的上表面处。

此时，通过印刷工艺将保护层140设置在基板110上。保护层140被优先地印刷在基板110的一个表面上，在印刷在一个表面上的印刷工序完成之后，执行基板110的另一表面的印刷工序。

这里，在基板的一个表面和另一表面中的首先被印刷保护层140的表面中，未设置布线图案层/镀层的区域以及设置布线图案层/镀层的区域在其相对的表面处共存，因此产生台阶。此时，当在与印刷有保护层140的表面相对的表面上存在台阶时，可能发生在保护层140的印刷过程中保护层140未被设置的问题或者可能发生针孔的问题，这将极大地影响印刷电路板的可靠性。

因此，在本发明中，为了解决上述问题，在印刷有保护层140的表面的相对表面上形成虚拟图案部DP 1和DP2，使得不存在台阶。

此时，当优先在基板110的两个表面中的上表面上执行保护层140的印刷工艺时，虚拟图案部DP 1和DP2可以仅包括下虚拟图案部DP 1。即，当保护层140被印刷在基板110的上表面上时，通过设置在基板110的下表面上的下虚拟图案部DP 1来解决图案台阶，因此，具有均匀高度的保护层140可以被设置在基板110的上表面上。

然后，当对基板110的上表面印刷保护层140的印刷工艺完成之后执行对基板110的下表面印刷保护层140的印刷工艺时，基板110的上表面上形成的保护层140与上布线图案层/上镀层之间的台阶得到解决，因此，可以在基板110的下表面上形成均匀的保护层140。

然而，在基板110的一个表面和另一表面中，保护层140首先被印刷的表面根据印刷电路板的制造环境而频繁地变化。因此，在本发明中，考虑到如上所述的印刷电路板的制造环境，在与基板110的上表面的下布线图案层和下镀层相对应的位置处形成上虚拟图案部DP2，在与基板110的下表面的上布线图案层和上镀层相对应的位置处形成下虚拟图案部DP 1。这里，对应位置是指基板的另一表面上的与设置在基板110的一个表面上的布线图案层和镀层垂直重叠的位置。

虚拟图案部DP 1和DP2可以由单层形成。优选地，虚拟图案部DP 1和DP2可以仅包括虚拟图案层。虚拟图案层可以包括与布线图案层的金属材料相同的金属材料。然而，本发明不限于此，并且虚拟图案层可以包括与布线图案层的材料不同的材料。例如，虚拟图案层可以包括非金属材料。

另外，可替代地，如图3b所示，虚拟图案部DP 1和DP2可以包括第一虚拟图案层151、第二虚拟图案层152和第三虚拟图案层153。

第一虚拟图案层151对应于布线图案层120。第一虚拟图案层151包括与布线图案层120的金属材料相同的金属材料。第一虚拟图案层151可以是布线图案层120的一部分。换句话说，电连接到芯片并传输信号的布线图案层120被设置在基板110的表面。在这种情况下，第一虚拟图案层151可以与布线图案层120一起形成。即，在基板110上形成图案层，该图案层包括用于传输电信号的布线图案层120、以及第一虚拟图案层151。第一虚拟图案层151与布线图案层120不同，其不传输电信号，因此，其不与布线图案层120电连接。也就是说，第一虚拟图案层151可以不连接到布线图案层120，并且可以独立地设置在基板110的表面的未设置布线图案层120的区域上。

第二虚拟图案层152设置在第一虚拟图案层151上。第二虚拟图案层152可以是第一镀层131的一部分。第三虚拟图案层152设置在第二虚拟图案层152上。第三虚拟图案层153可以是第二镀层132的一部分。

换句话说，本发明中的虚拟图案部DP 1和DP2与导电图案部CP的层结构不同，它们可以形成为单层。另外，虚拟图案部DP 1和DP2可以如导电图案部CP的层结构那样，由三层形成。

另一方面，保护层140设置在虚拟图案部DP 1和DP2上。即，保护层140暴露要开放的导电图案部CP的表面的一部分。另外，虚拟图案部DP 1和DP2不需要暴露于外部，因此，保护层140设置在虚拟图案部DP 1和DP2上。

另一方面，参考图3a，布线图案层120的面积可以对应于镀层130。第一镀层131的面积可以对应于第二镀层132的面积。

参考图7，布线图案层120的面积可以与镀层130的面积不同。布线图案层120的面积可以对应于第一镀层131的面积。第一镀层131的面积可以与第二镀层132的面积不同。例如，第一镀层131的面积可以大于第二镀层132的面积。

参考图8，布线图案层120的面积可以与镀层130的面积不同。

参考图9，基板110的一个表面上的布线图案层120的面积与镀层130的面积不同，并且基板110的另一表面上的布线图案层120的面积可以对应于镀层130的面积。

保护层140可以直接接触地设置在基板110上，直接接触地设置在布线图案层120上，或者直接接触地设置在第一镀层131上，或者直接接触地设置在第二镀层132上。另外，保护层140可以设置成与虚拟图案部DP 1和DP2直接接触。

参考图3a和图3b，第一镀层131可以设置在布线图案层120上，第二镀层132可以形成在第一镀层131上，并且保护层140可以部分地设置在第二镀层132上。另外，保护层140可以整体地设置在虚拟图案部DP 1和DP2上。

参考图7a和图7b，第一镀层131可以设置在布线图案层120上，并且保护层140可以部分地设置在第一镀层131上。第二镀层132可以设置在除保护层140被设置在镀层131上的区域之外的区域中。

与保护层140的下表面接触的第一镀层131可以是铜和锡的合金层。与保护层140的侧面接触的第二镀层132可以包括纯锡。因此，保护层140与第一镀层131之间的空腔部分的形成可以防止保护层被去除并且防止晶须的形成，从而增加保护层的粘附性。因此，实施例可以包括两层镀层，并因此可以提供可靠性高的电子装置。

另外，当仅单层锡镀层131设置在布线图案层120上时，并且当保护层140设置在一个锡镀层131上时，当保护层140被热固化时锡镀层131被加热，因此铜可以扩散到锡镀层131中。因此，由于锡镀层131可以是锡和铜的合金层，所以存在具有金凸块的第一芯片可能未被牢固安装的问题。因此，根据实施例的镀层130需要第一镀层131和第二镀层132，第一镀层131和第二镀层132可以随着距基板的距离增加，锡浓度连续地增加。

另外，如图7a所示，虚拟图案部DP 1和DP2可以包括与布线图案层120和第一镀层131相对应的单个虚拟图案层。

此外，如图7b所示，虚拟图案部DP 1和DP2可以包括与布线图案层120相对应的第一虚拟图案层151、与第一镀层131相对应的第二虚拟图案层152、以及与第二镀层132相对应的第三虚拟图案层153。

参考图8，第一镀层131可以设置在布线图案层120上，并且保护层140可以部分地设置在第一镀层131上。第二镀层132可以设置在除保护层140被设置在镀层131上的区域以外的区域中。

此时，布线图案层120可以包括第一布线图案层121和第二布线图案层122。即，可以在基板上设置多个布线图案层。

另外，尽管未在附图中示出，但是可以在基板110与第一布线图案层121之间进一步包括用于提高基板110与第一布线图案层121之间的粘附力的金属籽晶层。此时，金属籽晶层可以通过溅射形成。金属籽晶层可以包含铜。

第一布线图案层121和第二布线图案层122可以彼此相对应，或者可以以不同的工艺形成。

第一布线图案层121可以通过溅射0.1μm至0.5μm厚度的铜而形成。第一布线图案层121可以设置在基板的上部和下部以及通孔的内侧面。此时，由于第一布线图案层121薄，所以通孔的内部侧表面可以彼此间隔开。

接下来，第二布线图案层122可以设置在第一布线图案层121上。另外，第二布线图案层122可以通过镀覆而完全地填充在通孔中。

由于第一布线图案层121通过溅射而形成，因此第一布线图案层121具有与基板110或金属籽晶层的粘附性优异的优点，但是制造成本高，因此，可以通过镀覆而在第一布线图案层121上再次形成第二布线图案层122，来降低制造成本。另外，第二布线图案层122可以设置在第一布线图案层121上，同时，通孔可以用铜填充而不用导电材料单独填充基板的通孔，从而提高工艺效率。此外，由于可以防止空隙形成于通孔中，因此可以提供非常可靠的用于膜上多合一芯片的柔性电路板以及包括该柔性电路板的电子装置。

另外，虚拟图案部DP 1和DP2可以包括与第一布线图案层121相对应的第一虚拟图案层151、与第二布线图案层122相对应的第二虚拟图案层152、与第一镀层131相对应的第三虚拟图案层153以及与第二镀层132相对应的第四虚拟图案层154。

参考图9，多个保护层140可以设置在基板的一个表面上。保护层可以包括第一保护层141和第二保护层142。

例如，第一保护层141可以部分地设置在基板的一个表面上，并且布线图案层120可以设置在除保护层141被设置的区域以外的区域上。

第二保护层142可以设置在保护层141上。第二保护层142可以覆盖第一保护层141和布线图案层120，并且可以设置在比第一保护层141更大的区域中。

保护层142可以包围第一保护层141的上表面的同时设置在与保护层141对应的区域上。第二保护层142的宽度可以大于保护层141的宽度。因此，第二保护层142的下表面可以与布线图案层120和第一保护层141接触。因此，第二保护层142可以减轻第一保护层141与布线图案层120之间的界面处的应力集中。因此，当将根据实施例的用于膜上多合一芯片的柔性电路板弯曲时，可以减少膜去除或者裂纹的发生。

镀层130可以设置在除第二保护层142被设置的区域以外的区域中。具体地，第一镀层131可以在除第二保护层142被设置的区域以外的区域中设置在布线图案层120上，并且第二镀层132可以依次设置在第一镀层131上。

布线图案层120可以设置在基板的与一个表面相对的另一表面上。镀层130可以设置在布线图案层120上。保护层140可以部分地设置在镀层130上。

设置在基板的一个表面上的保护层的宽度和设置在基板的另一表面上的保护层的宽度可以彼此对应或者可以彼此不同。

在附图中，示出了仅在基板的一个表面上设置多个保护层，但是实施例不限于此，毋庸多言，可以在基板的两个表面上包括多个保护层。另外，毋庸多言，可以仅在基板的一个表面上设置多个保护层或一个保护层。

另外，毋庸多言，可以通过将根据图3a、3b、7a、7b、8和9中的至少一个图的导电图案部和保护部的结构组合来以各种方式设置基板的一个表面或两个表面的结构。

参考图4a和图4b，在根据比较例的柔性电路板中，上导电图案部CP设置在基板110的上表面上，下导电图案部CP设置在基板110的下表面上。此时，在不考虑保护层140的印刷工艺的情况下设计上导电图案部CP和下导电图案部CP。因此，上导电图案部CP可以存在于基板110的上表面上，而下导电图案部CP不存在的区域可以被包括在基板110的下表面处。换句话说，在基板110的与设置有上导电图案部CP的表面垂直重叠的下表面上存在未设置下导电图案部CP的区域。

在这种情况下，在根据比较例的柔性电路板中，在下导电图案部CP存在的区域中，最下表面成为下导电图案部CP的下表面，并且在下导电图案部CP不存在的区域中，最下表面成为基板110的下表面。

另外，在将保护层140印刷在基板110的上表面上的过程中，在与未设置下导电图案部CP的区域垂直重叠的区域中最下表面与基板110的下表面相同，因此不会发生针孔现象。在这种情况下，在下导电图案部CP不存在的区域中对保护层140进行印刷的状态下，当下导电图案部CP突然出现时，由于在基板110的与下导电图案部CP的一端垂直重叠的上部区域中台阶的突然出现，而发生飞溅现象。因此，在现有技术中，在下虚拟图案部DP 1首先被设置的端部区域中发生飞溅现象，并因此，发生未设置保护层140的针孔问题。

另一方面，如图4b所示，在本发明中，下虚拟图案部DP 1设置在基板110的与设置有上导电图案部CP的区域垂直重叠的下表面处，从而可以消除台阶的产生，因此，可以形成均匀的保护层140。

另外，下虚拟图案部DP 1可以被设置为对应于每个上导电图案部CP。换句话说，如图4b所示，可以确认三个上导电图案部CP设置在基板110的与未设置下导电图案部CP的区域垂直重叠的上表面上。因此，第一下虚拟图案部DP 1、第二下虚拟图案部DP 1和第三下虚拟图案部DP 1可以分别设置在基板110的下表面处以对应于三个上导电图案部CP中的每一个。

另一方面，如上所述的保护层140的针孔现象是因为基板110的印刷有保护层140的上表面上的第一上导电图案部CP开始的位置与基板的下表面上的第一下导电图案部CP开始的位置彼此不同。优选地，下导电图案部CP开始的位置基于基板的左端，比第一上导电图案部CP开始的位置更远。

因此，可以通过将第一上导电图案部CP开始的位置设置为与下导电图案部CP开始的位置相同来解决针孔现象。

也就是说，如图5a所示，当将图3a的区域A放大时，可以确认到，四个上导电图案部CP相对于左端而设置在基板110的上表面上，另外，可以确认到，两个下导电图案部CP相对于左端而设置在基板110的下表面上。即，可以确认到，下导电图案部CP最初在位于四个上导电图案部CP中的第三个上导电图案部CP的位置处开始。

因此，在本发明中，下虚拟图案部DP 1设置在基板110的与下表面的第一上导电图案部CP垂直重叠的区域上。此时，第一上导电图案部的左端和下虚拟图案部DP 1的左端可以位于同一垂直线上。即，第一上导电图案部CP的起始位置和下虚拟图案部DP 1的起始位置在基板110的上表面和下表面上被设定为相同。另外，下导电图案部CP或下虚拟图案部DP1可以不设置在与第二上导电图案部CP垂直重叠的区域上。

也就是说，当下导电图案部CP未设置在基板110的与第一上导电图案部CP的起始位置重叠的下表面上时，下虚拟图案部DP 1可以仅设置在基板110的与第一上导电图案部CP的起始位置重叠的下表面上，以解决针孔现象。

然而，为了使用一个下虚拟图案部DP 1完全解决针孔现象，优选地，下虚拟图案部DP 1的宽度被设定为大于第一上导电图案部CP的宽度。

或者，如图5b所示，下虚拟图案部DP 1设置在基板110的与下表面的第一上导电图案部CP垂直重叠的区域上。此时，第一上导电图案部的左端和下虚拟图案部DP 1的左端可以不位于同一垂直线上。即，第一上导电图案部CP的起始位置和下虚拟图案部DP 1的起始位置可以在基板110的上表面和下表面上不相同。此时，在上述条件下，为了解决针孔现象，最初设置在要印刷的表面的相对表面上的图案的起始位置应该比最初设置在保护层140被印刷的表面上的图案(包括导电图案部CP和虚拟图案部DP 1和DP2)的起始位置更快。

因此，在本发明中，下虚拟图案部DP 1形成在基板110的与第一上导电图案部CP垂直重叠的下表面上使得设置在基板110的下表面上的下虚拟图案部DP 1的起始位置比第一上导电图案部CP的起始位置更快。

换句话说，从基板110的左端到下虚拟图案部DP 1的左端的距离被设定为比从基板110的左端到第一上导电图案部CP的左端的距离更近。

总之，从第一上导电图案部CP的左端到下虚拟图案部DP 1的左端可能具有大约第一间距a的差异。另外，第一上导电图案部CP的宽度具有第一宽度b，并且下虚拟图案部DP 1的宽度被设定为具有比第一宽度b宽的第二宽度c。

因此，在本发明中，可以通过形成最少数量的虚拟图案部来解决针孔现象。

另外，如图5c所示，下虚拟图案部DP 1可以具有第三宽度d。此时，第三宽度d可以对应于第一上导电图案部CP的宽度、第二上导电图案部CP的宽度、以及第一上导电图案部CP与第二上导电图案部CP之间的间隔宽度的总宽度。

换句话说，在图4b中，在第一上导电图案部CP的下方形成具有与第一上导电图案部CP相同的宽度的第一下虚拟图案部DP 1，并且在第二上导电图案部CP的下方形成具有与第二上导电图案部CP相同的宽度的第二下虚拟图案部DP 1。

或者，如图5c所示，可以与从第一上导电图案部CP的起始位置到第二上导电图案部CP的结束位置相对应，在基板110的下表面上仅形成一个导电图案部CP。

另一方面，本发明中的虚拟图案部DP 1和DP2可以具有各种形状。即，由于虚拟图案部DP 1和DP2被设置为消除保护层140的印刷表面的下部处的台阶，因此应当将图案部的厚度保持为与导电图案部CP的厚度相同。因此，虚拟图案部DP 1和DP2可以具有如图5d的(a)所示水平延伸的条形，可以具有如图5的(b)所示垂直延伸的条形，可以具有如图5的(c)所示的圆形，可以具有如图5的(d)所示的中心开口的圆形(环形)，并且可以具有如图5的(e)所示的中心开放的四边形(梯形)。另外，本发明中的虚拟图案部DP 1和DP2的形状不限于此，并且可以被修改为诸如椭圆形、扇形、多边形和三角形的各种形状。

另外，如图6所示，当将图3a的区域B放大时，上虚拟图案部DP2设置在基板110的上表面上。形成上虚拟图案部DP2的位置和条件与形成下虚拟图案部DP 1的位置和条件相同。即，当相对于基板110的右端，上导电图案部CP的起始位置晚于最初布置的下导电图案部CP的起始位置时，上虚拟图案部DP2形成在基板110的与最初布置的下导电图案部CP的起始位置垂直重叠的上表面上。此时，上虚拟图案部DP2可以被设置为多个以对应于各下导电图案部CP，或者，上虚拟图案部DP2可以被形成为仅单个部分以对应于最初开始的下导电图案部CP。

参考图3a、3b、7a、7b、8、10和11，将描述安装在用于膜上多合一芯片的双面柔性电路板100上的第一芯片C1、显示面板30和主板40的连接关系。

根据实施例的用于膜上多合一芯片的双面柔性电路板100可以包括：基板100，基板100包括通孔；布线图案层120，布线图案层120设置在包括通孔的基板的两个表面上；第一镀层131，第一镀层131设置在布线图案层120上；第二镀层132，第二镀层132设置在第一镀层131上；以及保护层140，保护层140部分地设置在布线图案层上。

形成有保护层140的、保护层400的设置区域可以是保护部PP。导电图案部CP可以在除未形成保护层140的保护部PP之外的区域中暴露于外部。即，导电图案部CP可以在保护层的开口区域中或在导电图案部上的未设置保护部的区域中电连接到第一芯片C1、显示面板30和主板40。

根据实施例的用于膜上多合一芯片的柔性电路板的引线图案部和测试图案部可以不与保护部重叠。即，引线图案部和测试图案部可以指位于未被保护层覆盖的开口区域中的导电图案部，并且可以根据功能分为引线图案部和测试图案部。

引线图案部可以指要被连接到第一芯片、第二芯片、显示面板或主板的导电图案部。

测试图案部可以指用于检查根据实施例的用于膜上多合一芯片的柔性电路板以及包括该柔性电路板的芯片封装的产品是否有缺陷的导电图案部。

引线图案部可以根据位置分为内引线图案部和外引线图案部。可以将导电图案部的相对地靠近第一芯片C1并且不与保护层重叠的一个区域表示为内引线图案部。可以将导电图案部的距第一芯片C 1相对地远并且不与保护层重叠的一个区域表示为外引线图案部。

参考图3a、3b、7a、7b、8、10和11，根据实施例的用于膜上多合一芯片的柔性电路板100可以包括第一内引线图案部I1、第二内引线图案部I2、第三内引线图案部I3和第四内引线图案部I4。

根据实施例的用于膜上多合一芯片的柔性电路板100可以包括第一外引线图案部O1、第二外引线图案部O2、第三外引线图案部O3和第四外引线图案部O4。

根据实施例的用于膜上多合一芯片的柔性电路板100可以包括第一测试图案部T1和第二测试图案部T2。

第一内引线图案部I1、第二内引线图案部I2、第三内引线图案部I3、第一外引线图案部O1和第二外引线图案部O2可以设置在根据实施例的用于膜上多合一芯片的柔性电路板100的一个表面上。

在根据实施例的用于膜上多合一芯片的柔性电路板100的与该一个表面相对的另一表面上可以包括第四内引线图案部I4、第三外引线图案部O3、第四外引线图案部O4、第一测试图案部T1和第二测试图案部T2。

在根据实施例的用于膜上多合一芯片的柔性电路板100的一个表面上设置的第一芯片C1可以经由第一连接部70连接到第一内引线图案部I1、第二内引线图案部I2或第三内引线图案部I3。

第一连接部70根据位置和/或功能，可以包括第一子第二连接部71、第二子第一连接部72和第三子第一连接部73。

在根据实施例的用于膜上多合一芯片的柔性电路板100的一个表面上设置的第一芯片C1可以经由第一子第一连接部71电连接到第一内引线图案部I1。

第一内引线图案部I1可以沿着基板110的上表面向与第二通孔V2相邻的第一外引线图案部O1传输电信号。第二通孔V2和第一外引线图案部O1可以彼此电连接。即，第一内引线图案部I1和第一外引线图案部O1可以是导电图案部的在一个方向上延伸的一端和另一端。

例如，主板40可以经由粘合层50连接到第一外引线图案部O1。因此，从第一芯片传输的信号可以经由第一内引线图案部I1和第一外引线图案部O1传输到主板40。

另外，第一内引线图案部I1可以沿着基板110的上表面电连接到第二通孔V2，并且电信号可以通过填充在第二通孔V2中的导电材料沿着基板110的下表面传输到与第二通孔V2相邻的第三外引线图案部O3。第二通孔V2可以电连接到第三外引线图案部O3。因此，尽管在图中未示出，但是主板40可以经由粘合层50电连接到第三外引线图案部O3。

设置在根据实施例的用于膜上多合一芯片的柔性电路板100的一个表面上的第一芯片C1可以经由第二子第一连接部72电连接到第二内引线图案部I2。

设置在基板110的上表面上的第二内引线图案部I2可以通过填充在位于第二内引线图案部I2下方的第一通孔V1中的导电材料沿着基板110的下表面将电信号传输到与第一通孔V1相邻的第四内引线图案部I4和第一测试图案部T1。第一通孔V1、第一测试图案部T1和第四内引线图案部I4可以电连接在基板的下表面上。

显示面板30可以附接到第四内引线图案部I4和第四外引线图案部O4。

第一测试图案部T1可以确认可通过第一通孔V1传输的电信号的不良。例如，可以经由第一测试图案部T1来确认传输到第四内引线图案部I4的信号的准确性。详细地，通过测量第一测试图案部T1中的电压或电流，可以确认是否发生短路或短接或者在位于第一芯片与显示面板之间的导电图案部中短路或短接的发生位置，从而提高产品的可靠性。

设置在根据实施例的用于膜上多合一芯片的柔性电路板100的一个表面上的第一芯片C1可以经由第三子第一连接部73电连接到第三内引线图案部13。

第三内引线图案部13可以沿着基板110的上表面将电信号传输到与第三通孔V3相邻的第二外引线图案部O2。第三通孔V3和第二外引线图案部O2可以电连接。即，第三内引线图案部I3和第二外引线图案部O2可以是导电图案部的在一个方向上延伸的一端和另一端。

另外，第三内引线图案部13可以沿着基板110的上表面电连接到第三通孔V3，并且电信号可以通过填充在第三通孔V3中的导电材料沿着基板110的下表面传输到与第三通孔V3相邻的第四外引线图案部O4和第二测试图案部T2。

第二通孔V2、第四外引线图案部O4和第二测试图案部T2可以在基板的下表面电连接。

如上所述，显示面板30可以通过粘合层50附接到第四内引线图案部I4和第四外引线图案部O4。

第二测试图案部T2可以确认可经由第三通孔V3传输的电信号的不良。例如，可以经由第二测试图案部T2确认传输到第四外引线图案部O4的信号的准确性。详细地，通过测量第二测试图案部T2中的电压或电流，可以确认是否发生短路或短接或者在位于第一芯片与显示面板之间的导电图案部中短路或短接的发生位置，从而提高产品的可靠性。

根据实施例的用于膜上多合一芯片的柔性电路板可以将显示面板30设置在与第一芯片C1被设置的一个表面相对的另一个表面上，从而提高设计的自由度。此外，显示面板被设置在与多个芯片被安装的一个表面相对的另一个表面上，从而可以有效地散热。因此，可以提高根据实施例的用于膜上多合一芯片的柔性电路板的可靠性。

图10是图7a的俯视图，图11是图7a的仰视图。

参考图10和图11，实施例的用于膜上多合一芯片的柔性电路板100可以在纵向的两个外侧上包括定位孔(sprocket hole)，以便于制造或加工。因此，实施例的用于膜上多合一芯片的柔性电路板100可以通过定位孔以卷对卷方法卷绕或展开。

实施例的用于膜上多合一芯片的柔性电路板100可以基于由虚线表示的切割部分被定义为内部区域IR和外部区域OR。

用于分别连接第一芯片、第二芯片、显示面板和主板的导电图案部可以设置在用于膜上多合一芯片的柔性电路板100的内部区域IR中。

可以通过切割用于膜上多合一芯片的柔性电路板100上形成有定位孔的部分并将芯片设置在基板上来加工包括用于膜上多合一芯片的柔性电路板100的芯片封装和包括用于膜上多合一芯片的柔性电路板100的电子装置。

参考图11，在用于膜上多合一芯片的柔性电路板100的上表面上，作为导电图案部CP的一个区域的第一内引线图案部I1、第二内引线图案部I2和第三内引线图案部I3可以经由保护层140的第一开口区域OA1暴露于外部。

另外，在用于膜上多合一芯片的柔性电路板100的上表面上，作为导电图案部CP的一个区域的第一外引线图案部O1可以经由保护层140的第三开口区域OA3暴露于外部。

第一内引线图案部I1和第三内引线图案部I3可以是经由第一连接部连接到芯片的导电图案部。

第一内引线图案部I1和第三内引线图案部I3的端部可以设置在同一行中。例如，多个第一内引线图案部I1可以在基板的水平方向(x轴方向)上彼此间隔开，并且第一内引线图案部I1的端部可以设置在同一行中。例如，多个第三内引线图案部I3可以在基板的水平方向(x轴方向)上彼此间隔开，并且第三内引线图案部I3的端部可以设置在同一行中。因此，第一内引线图案部I1和第三内引线图案部I3可以在与第一连接部和第一芯片的接合上是优异的。

多个第二通孔V2可以在基板的水平方向(x轴方向)上彼此间隔开，并且可以设置在同一行中。多个第三通孔V3可以在基板的水平方向(x轴方向)上彼此间隔开，并且可以设置在同一行中。

第一内引线图案部I1的端部可以与第二内引线图案部I2的端部间隔开。

第二内引线图案部I2可以是不接合到第一芯片的导电图案。第二内引线图案部I2的一端和另一端中的至少一个端部可以不设置在同一行中。

例如，多个第二内引线图案部I2可以在基板的水平方向(x轴方向)上彼此间隔开。另外，第二内引线图案部I2的一端和另一端中的至少一个端部与第一内引线图案部I1的端部之间的分隔距离可以随着向基板的水平方向(x轴方向)靠近而减小。第二内引线图案部I2的一端和另一端中的至少一个端部与第一内引线图案部I1的端部之间的分隔距离可以随着向基板的水平方向(x轴方向)靠近而增大。

多个第一通孔V1可以彼此间隔开并且可以在基板的水平方向(x轴方向)上设置在不同的行中。

第二内引线图案部I2的一端和另一端之间的长度随着向基板的水平方向(x轴方向)靠近而逐渐减小，因此可以包括第二内引线图案部I2的第一设定部。详细地，第二内引线图案部I2的一端和另一端之间的长度随着向基板的水平方向(x轴方向)靠近从第一长度逐渐减小到第二长度，因此可以包括具有第二长度的第二内引线图案部I2的第一设定部。此时，第一长度可以大于第二长度。可以在基板上设置多个第一设定部。因此，长度从第一长度逐渐减小到第二长度的第二内引线图案部I2可以被包括在基板110上。与具有第二长度的第二内引线图案部I2相邻的第二内引线图案部I2可以再次具有第一长度。因此，长度随着向基板的水平方向(x轴方向)靠近而从第一长度逐渐减小到第二长度的第二内引线图案部I2的第一设定部、以及长度从第一长度逐渐减小到第二长度的第二内引线图案部I2的第一设定部可以被重复设置。

第二内引线图案部I2的一端和另一端中的至少一个端部与第一内引线图案部I1的端部之间的分隔距离可以随着向基板的水平方向(x轴方向)靠近而减小。

多个第一内引线图案部I1可以彼此间隔开第一距离。第二内引线图案部I2的一个端部可以位于彼此间隔开的两个相邻的第一内引线图案部I1之间的区域中。

在基板的水平方向上，第一内引线图案部I1的端部和第二内引线图案部I2的端部可以交替地设置。

参考图11，在用于膜上多合一芯片的柔性电路板100的下表面上，作为导电图案部CP的一个区域的第四内引线图案部14和第四外引线图案部O4可以经由保护层140的第三开口区域OA3暴露于外部。

参考图7b以及图12至图16，将详细描述根据实施例的在用于膜上多合一芯片的双面柔性电路板100上包括第一芯片C1和第二芯片C2的芯片封装。

图12是根据实施例的包括用于膜上多合一芯片的双面柔性电路板100的芯片封装的示意性俯视图。

参考图12a和图12b，根据实施例的用于膜上多合一芯片的双面柔性电路板100可以包括设置在同一表面上的第一芯片C1和第二芯片C2。

在根据实施例的用于膜上多合一芯片的双面柔性电路板100中，水平方向(x轴方向)上的长度可以大于垂直方向(y轴方向)上的长度。即，根据实施例的用于膜上多合一芯片的双面柔性电路板100可以包括水平方向上的两个长边和垂直方向上的两个短边。

第一芯片C1和第二芯片C2中的每一个的水平方向(x轴方向)上的长度可以大于垂直方向(y轴方向)上的长度。即，第一芯片C 1和第二芯片C2可以包括水平方向上的两个长边和垂直方向上的两个短边。

根据实施例的用于膜上多合一芯片的双面柔性电路板100的长边可以分别与第一芯片C1的长边和第二芯片的长边平行地设置，从而可以将多个芯片有效地设置在一个用于膜上多合一芯片的双面柔性电路板100上。

第一芯片C1的水平方向(长边)上的长度可以大于第二芯片C2的水平方向(长边)上的长度。第一芯片C1的垂直方向(短边)上的长度可以小于第二芯片C2的垂直方向(短边)上的长度。参照图13a，第二芯片C2可以设置在第一芯片C1的下部。第一芯片C1的长边和第二芯片C2的长边中的至少一部分或全部可以垂直重叠。

参考图13b，第二芯片C2可以设置在第一芯片C1的侧部上。第一芯片C1的长边和第二芯片C2的长边可以不垂直重叠。

第一芯片C1是驱动IC芯片，第二芯片C2可以包括二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的任一者的第二芯片C2A、以及与二极管芯片、电源IC芯片、触摸传感器IC芯片、MLCC芯片、BGA芯片和芯片电容器中的该任一者不同的一个第二电容器C2B。

参考图13至图16，将描述根据实施例的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的制造步骤。

图13是根据实施例的用于膜上多合一芯片的双面柔性电路板100的俯视图。

参考图13a和图13b，位于根据实施例的用于膜上多合一芯片的双面柔性电路板100的一个表面上的保护层140可以包括多个孔。即，保护层140可以包括多个开口区域。

保护层的第一开口区域OA 1可以是被暴露以连接到第一连接部70的区域。在保护层的第一开口区域OA 1中暴露的导电图案部CP可以在与第一连接部面对的表面上包括纯镀层。即，在保护层的第一开口区域OA 1中，在导电图案部CP中包括的第二镀层的锡含量可以为50原子％以上。

保护层的第二开口区域OA2可以是被暴露以连接到第二连接部80的区域。在保护层的第二开口区域OA2中暴露的导电图案部CP可以在与第二连接部面对的表面上包括铜和锡的合金层。即，在保护层的第二开口区域OA2中，在导电图案部CP中包括的第二镀层的锡的含量可以小于50原子％。

第一开口区域OA1可以是用于连接第一芯片的区域。从位于第三开口区域OA3中的第一外引线图案部O1延伸并且与第一开口区域OA1的内侧面对的第一内引线图案部I1可以对应于第一外引线图案部O1或具有与第一外引线图案部O1不同的宽度。例如，第一外引线图案部O1的宽度W1可以对应于第一内引线图案部I1的宽度W2。例如，第一外引线图案部O1的宽度W1可以大于第一内引线图案部I1的宽度W2。具体地，第一外引线图案部O1的宽度W1与第一内引线图案部I1的宽度W2之差可以在20％以内。

朝向第一开口区域OA1的内侧延伸的第一内引线图案部I1和第三内引线图案部I3可以具有彼此对应的宽度。

从第一开口区域OA1朝向基板的外周延伸的第一外引线图案部O1和第二外引线图案部O2可以具有彼此对应的宽度。因此，具有细线宽并且需要大量的第一连接部的第一芯片、以及具有大线宽并且需要少量的第二连接部的第二芯片均可以安装在一个用于膜上多合一芯片的柔性电路板100上。此时，细线宽可以指第一外引线图案部O1和第二外引线图案部O2中的任一者的线宽小于第五外引线图案部O5和第六外引线图案部O6中的任一者的线宽。另一方面，大线宽可以指第一外引线图案部O1和第二外引线图案部O2中的任一者的线宽相对地大于第五外引线图案部O5和第六外引线图案部O6中的任一者的线宽。

用于膜上多合一芯片的柔性电路板100可以包括多个第二开口区域OA2，多个第二开口区域OA2用于分别连接不同类型的第二芯片C2a和C2b。

第二开口区域OA2中的一个可以是用于连接一个第二芯片C2a的区域。从位于第二开口区域OA2中的第五内引线图案部I5朝向基板的外周延伸的第五外引线图案部O5可以具有不同的宽度。例如，第五内引线图案部I5的宽度W3可以大于第五外引线图案部O5的宽度W4。具体地，第五内引线图案部I5的宽度W3可以是第五外引线图案部O5的宽度W4的1.5倍以上。

第二开口区域OA2中的另一个可以是用于连接另一个第二芯片C2b的区域。从位于第二开口区域OA2中的第六内引线图案部I6朝向基板的外周延伸的第六外引线图案部O6可以具有不同的宽度。例如，第六内引线图案部I6的宽度W5可以大于第六外引线图案部O6的宽度W6。具体地，第六内引线图案部16的宽度W5可以是第六外引线图案部O6的宽度W6的1.5倍以上。

通过第二开口区域暴露的第五内引线图案部I5的宽度W3和第六内引线图案部I6的宽度W5中的任何一个可以大于通过第一开口区域暴露的第一内引线图案部I1的宽度W2。因此，可以形成与具有各种尺寸/形状的第一连接部和第二连接部相对应的引线图案部，从而提高设计自由度。即，实施例可以包括适合于不同类型的第一芯片和第二芯片的各种尺寸的内引线图案部和各种形状的内引线图案部，从而实现最佳的芯片封装。

位于第一芯片下方的内引线图案的形状可以与位于第二芯片下方的内引线图案的形状不同。因此，实施例可以包括具有不同形状的内引线图案部，其可以具有与不同类型的第一芯片和第二芯片优异的粘附特性。因此，根据实施例的用于膜上多合一芯片的柔性电路板可以在第一芯片与第二芯片之间具有优异的接合特性。

也就是说，将不同类型的第一芯片和第二芯片安装在一个基板上，从而具有不同形状的内引线图案部可以是用于确保规定接合强度的最佳图案设计。

第一内引线图案部I1在平面中的形状可以是方形条纹图案。具体地，第一内引线图案部I1在平面中的形状可以是具有均匀宽度并且在一个方向上延伸的方形条纹图案。作为示例，第一内引线图案部I1的一端的宽度和另一端的宽度可以相同。

例如，第五内引线图案部I5或第六内引线图案部I6在平面中的形状可以是具有诸如多边形、圆形、椭圆形、锤形、T形、随机形状等的各种形状的突起图案。具体地，第五内引线图案部I5或第六内引线图案部I6在平面中的形状具有可变的宽度，并且可以是在与所述一个方向不同的方向上延伸的诸如多边形、圆形、椭圆形、锤形、T形、随机形状等的各种形状的突起图案。作为示例，第五内引线图案部15和第六内引线图案部I6中的至少一者的一端和另一端的宽度可以彼此不同。作为远离保护层的端部的另一端的宽度可以大于靠近保护层的第五内引线图案部I5和第六内引线图案部I6的一端的宽度。然而，实施例不限于此，当然，作为远离保护层的端部的另一端的宽度可以小于靠近保护层的第五内引线图案部I5和第六内引线图案部I6的一端的宽度。

作为示例，当第二芯片是MLCC芯片时，内引线图案部可以具有与图13b的第五内引线图案部I5类似的T形。

作为示例，当第二芯片是BGA芯片时，内引线图案部可以是与图13a的第六内引线图案部I6类似的圆形。或者，当第二芯片是BGA芯片时，内引线图案部可以是与图13b的第六内引线图案部I6类似的半圆形或端部被圆化的形状。

第一内引线图案部和第一连接部的形状可以相同。例如，第一内引线图案部和第一连接部的平面形状(俯视图)可以是四边形。这里，第一内引线图案部和第一连接部具有相同的形状的事实意味着俯视图是相同的多边形，并且可以包括不同的大小。

第五内引线图案部和第二连接部的形状可以彼此相同或彼此不同。第六内引线图案部和第二连接部的形状可以彼此相同或彼此不同。

参考图13b和图14b，第五内引线图案部I5的俯视图可以是多边形形状，第二连接部的俯视图可以是圆形形状。第六内引线图案部I6的俯视图可以是圆形形状，第二连接部可以是圆形形状。

参考图13b和图14b，第五内引线图案部I5的俯视图可以是多边形形状，第二连接部可以是具有圆角的四边形形状或椭圆形形状。第六内引线图案部I6的俯视图可以是半圆形，第二连接部可以是圆形形状。

在第一连接部70的俯视图中，水平长度和垂直长度(长宽比)可以彼此相对应，或者可以彼此不同。例如，第一连接部70的俯视图可以是水平长度和垂直长度(长宽比)彼此相对应的正方形，或者可以是水平长度和垂直长度(长宽比)彼此不同的矩形。

在第二连接部80的俯视图中，水平长度和垂直长度(长宽比)可以彼此相对应，或者可以彼此不同。例如，第二连接部80的俯视图可以是水平长度和垂直长度(长宽比)彼此相对应的圆形，或者可以是水平长度和垂直长度(长宽比)彼此不同的椭圆形。

第一间距可以小于第二间距，其中，第一间距是相邻的第一外引线图案部O1之间的距离，第二间距是相邻的、第五外引线图案部O5和第六外引线图案部O6中的至少一个外引线图案部之间的距离。此时，第一间距和第二间距可以指两个相邻的导电图案部之间的平均分隔距离。

第一间距P1可以小于100μm。例如，第一间距可以小于30μm。例如，第一间距可以是1μm至25μm。

第二间距P2可以为100μm以上。例如，第二间距可以是100μm至500μm。例如，第二间距可以是100μm至300μm。

因此，可以防止分别连接到第一芯片和第二芯片的导电图案部之间的信号干扰，并且可以提高信号的准确性。

在第一开口区域OA1中，第一内引线图案部I1的平面面积可以与第一连接部70相对应或不同。

第一内引线图案部I1的宽度和第一连接部70的宽度可以相同或差异在20％之内。因此，第一内引线图案部I1和第一连接部70可以被稳定地安装。另外，第一内引线图案部I1与第一连接部70之间的粘附特性可以得到改善。

在第二开口区域OA2中，第五内引线图案部I5和第六内引线图案部I6中的任一个内引线图案部的平面面积可以与第二连接部80相对应或不同。

作为示例，第二连接部80的宽度可以是第五内引线图案部I5和第六内引线图案部I6中的任一个内引线图案部的宽度的1.5倍以上。因此，第五内引线图案部I5和第六内引线图案部I6中的任一个与第二连接部80之间的粘附特性可以得到改善。

参考图14a和图14b，将描述将第一连接部70和第二连接部80设置在实施例的用于膜上多合一芯片的柔性电路板100上的步骤。

第一连接部70可以分别设置在通过第一开口区域OA1暴露的第一内引线图案部I1和第三内引线图案部I3上。例如，第一连接部70可以全部或部分覆盖第一内引线图案部I1和第三内引线图案部I3的上表面。

被设置为彼此间隔开的多个第一内引线图案部I1和被设置为彼此间隔开的多个第三内引线图案部I3的总数量可以对应于第一连接部70的数量。

例如，参考图15a和图15b，彼此间隔开的多个第一内引线图案部I1的数量为9个，并且彼此间隔开的多个第三内引线图案部I3的数量为9个，并且第一连接部70的数量可以为第一内引线图案部I1的数量9个和彼此间隔开的多个第三内引线图案部I3的数量9个之和18个。

第二连接部80可以分别设置在通过第二开口区域OA2暴露的第五内引线图案部I5和第六内引线图案部I6上。例如，第二连接部80可以全部或部分覆盖第五内引线图案部I5和第六内引线图案部I6的上表面。

设置为彼此间隔开的多个第五内引线图案部I5的数量可以对应于设置在第五内引线图案部I5上的第二连接部80的数量。

例如，参考图15a和图15b，设置为彼此间隔开的多个第五内引线图案部I5的数量可以是两个，并且设置在第五内引线图案部I5上的第二连接部80的数量可以是两个。

设置为彼此间隔开的多个第六内引线图案部I6的数量可以对应于设置在第六内引线图案部I6上的第二连接部80的数量。

例如，参考图15a和图15b，设置为彼此间隔开的多个第六内引线图案部I6的数量可以为三个，并且设置在第六内引线图案部I6上的第二连接部80的数量可以为三个。

第二连接部80可以大于第一连接部70。通过第二开口区域暴露的第五内引线图案部I5或第六内引线图案部I6的宽度大于通过第一开口区域暴露的第一内引线图案部I1的宽度，因此第二连接部80可以大于第一连接部70。

将参考图15a和图15b描述将第一芯片C1以及第二芯片C2a和C2b设置在用于膜上多合一芯片的柔性电路板100上的步骤。

第一芯片C1可以设置在第一连接部70上。

第二芯片C2可以设置在第二连接部80上。

第一芯片C1和第二芯片C2可以被设置为以规定距离间隔开，以防止诸如信号干扰、断开连接故障、由于热引起的故障等的问题。

图16是根据图15a和图15b的包括用于膜上多合一芯片的双面柔性电路板的芯片封装的剖视图。

第一芯片C1和第二芯片C2可以以不同的尺寸设置在同一表面上。例如，第二芯片C2可以大于第一芯片C1。

通孔可以设置在第一芯片C1和第二芯片C2的下部。即，与第一开口区域OA 1和第二开口区域OA2相对应的区域中的基板110可以包括通孔。

第二芯片C2的电信号可以通过设置在第四通孔V4中的导电材料从基板的上表面传输到下表面。因此，实施例可以在一个基板上包括大量的导电图案部。

根据实施例的用于膜上多合一芯片的柔性电路板100可以在其两个表面上实现具有细间距的导电图案部，因此其可以适合于具有高分辨率显示部的电子装置。

另外，根据实施例的用于膜上多合一芯片的柔性电路板100是柔性的、尺寸小且厚度薄，因此可以用于各种电子装置。

例如，参考图17，根据实施例的用于膜上多合一芯片的柔性电路板100可以减少边框，因此可以用于边缘显示。

例如，参考图18，根据实施例的用于膜上多合一芯片的柔性电路板100可以被包括在可折叠柔性电子装置中。因此，包括该用于膜上多合一芯片的柔性电路板的触摸装置可以是柔性触摸装置。因此，用户可以用手折叠或弯曲。这样的柔性触摸窗可以应用于可穿戴触摸装置等。

例如，参考图19，根据实施例的用于膜上多合一芯片的柔性电路板100可以被应用于被应用可折叠显示装置的各种电子装置。还参考图19a至图19c，可折叠显示装置可以折叠可折叠覆盖窗。可折叠显示装置可以被包括在各种便携式电子产品中。具体地，可折叠显示装置可以被包括在移动终端(移动电话)、笔记本(便携式计算机)等中。因此，在增加便携式电子产品的显示区域的同时，可以减小在存储和运输期间装置的尺寸，从而可以提高便携性。因此，可以提高便携式电子产品的用户的便利性。然而，实施例不限于此，当然，可折叠显示装置可以用于各种电子产品。

参考图19a，可折叠显示装置可以在屏幕区域中包括一个折叠区域。例如，可折叠显示装置可以具有折叠形式的C形状。即，在可折叠显示装置中，一端和与该一端相对的另一端可以彼此重叠。此时，一端和另一端可以设置成彼此靠近。例如，一端和另一端可以设置成彼此面对。

参考图19b，可折叠显示装置可以在屏幕区域中包括两个折叠区域。例如，可折叠显示装置可以具有折叠形式的G形状。即，可折叠显示装置可以通过在彼此对应的方向上将一端和与该一端相对的另一端折叠而彼此重叠。此时，一端和另一端可以彼此间隔开。例如，一端和另一端可以设置为彼此平行。

参考图19c，可折叠显示装置可以在屏幕区域中包括两个折叠区域。例如，可折叠显示装置可以具有折叠形式的S形状。即，在可折叠显示装置中，一端和与该一端相对的另一端可以沿不同方向折叠。此时，一端和另一端可以彼此间隔开。例如，一端和另一端可以设置为彼此平行。

另外，尽管未在附图中示出，但是根据实施例的用于膜上多合一芯片的柔性电路板100当然可以应用于卷轴式显示器。

参考图20，根据实施例的用于膜上多合一芯片的柔性电路板100可以被包括在包括曲面显示器的各种可穿戴触摸装置中。因此，可以减小包括根据实施例的用于膜上多合一芯片的柔性电路板100的电子装置的厚度、尺寸和重量。

参考图21，根据实施例的用于膜上多合一芯片的柔性电路板100可以用于具有诸如TV、监视器和膝上型计算机的显示部的各种电子装置。

然而，实施例不限于此，当然，根据实施例的用于膜上多合一芯片的柔性电路板可以用于具有平坦板或弯曲形状的显示部的各种电子装置。

根据本发明的实施例，可以将不同类型的第一芯片和第二芯片安装在一个柔性电路板上，因此，实施例可以提供一种包括可靠性提高的用于膜上多合一芯片的柔性电路板的芯片封装。

根据本发明的实施例，显示面板和主板通过一个用于膜上多合一芯片的柔性电路板而直接连接，因此可以减少用于将从显示面板产生的信号传输到主板的柔性电路板的尺寸和厚度。因此，可以增加其他部件的空间和/或电池空间。

根据本发明的实施例，由于不需要多个印刷电路板的连接，因此可以提高工艺的便利性和电连接的可靠性，并因此，可以提供适合于具有高分辨率显示单元的电子装置的用于膜上多合一芯片的柔性电路板。

另外，根据本发明的实施例，虚拟图案被设置在基板的第二表面处以对应于设置在基板的第一表面上的电路图案，并且虚拟图案被设置在基板的第一表面处以对应于设置在基板的第二表面上的电路图案，因此可以解决不施加阻焊剂的问题或在进行基板的第一表面或第二表面的阻焊剂的印刷时出现针孔的问题。

上述实施例中描述的特征、结构和效果被包括在至少一个实施例中，但不限于一个实施例。此外，本领域技术人员可以针对其他实施例对每个实施例中示出的特征、结构和效果进行组合或修改。因此，应理解的是，与这样的组合和这样的修改有关的内容被包括在本发明的范围内。

此外，上面主要描述了实施例。然而，它们仅是示例，并不限制本发明。本领域技术人员可以理解的是，在不脱离实施例的基本特征的情况下，可以进行以上未提出的若干变型和应用。例如，实施例中具体表示的每个部件可以变化。另外，应该解释为，与这样的变化和这样的应用有关的差异被包括在所附权利要求书中限定的本发明的范围内。

Claims (36)

1.一种柔性电路板，包括：

基板；

第一导电图案部，所述第一导电图案部设置在所述基板的第一表面下方；

第二导电图案部和第一虚拟图案部，所述第二导电图案部和所述第一虚拟图案部设置在所述基板的与所述第一表面相对的第二表面上方；

第一保护层，所述第一保护层设置在所述第一导电图案部下方；以及

第二保护层，所述第二保护层设置在所述第二导电图案部和所述第一虚拟图案部上方，

其中，所述第一虚拟图案部与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第一导电图案部垂直重叠，并且

其中，所述第一导电图案部包括：

第一布线图案层；以及

第一镀层，所述第一镀层设置在所述第一布线图案层下方并且包含锡(Sn)，

其中，所述第一虚拟图案部包括：

第二布线图案层；以及

第二镀层，所述第二镀层设置在所述第二布线图案层上方并且包含锡(Sn)，

其中，在所述第二保护层下方的所述第一虚拟图案部的所述第二镀层的厚度不同于在所述第一保护层上方的所述第一导电图案部的所述第一镀层的厚度。

2.根据权利要求1所述的柔性电路板，其中，在所述第二保护层下方的所述第一虚拟图案部的所述第二镀层的所述厚度小于在所述第一保护层上方的所述第一导电图案部的所述第一镀层的所述厚度。

3.根据权利要求1所述的柔性电路板，其中，所述第一虚拟图案部的左侧位于比所述第二导电图案部的设置在最左侧的所述第二导电图案部的左侧更靠近所述基板的左端的位置。

4.根据权利要求1所述的柔性电路板，其中，所述第一虚拟图案部的所述第二镀层包括：

第2-1镀层，所述第2-1镀层设置在所述第二布线图案层上；以及

第2-2镀层，所述第2-2镀层设置在所述第2-1镀层上。

5.根据权利要求1所述的柔性电路板，还包括：

第二虚拟图案部，所述第二虚拟图案部设置在所述基板的所述第一表面的未设置所述第一导电图案部的区域中，并且所述第二虚拟图案部的至少一部分与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第二导电图案部垂直重叠。

6.根据权利要求5所述的柔性电路板，其中，所述第一虚拟图案部具有与所述第二导电图案部相同的层结构，并且

其中，所述第二虚拟图案部具有与所述第一导电图案部相同的层结构。

7.根据权利要求6所述的柔性电路板，其中，所述第二虚拟图案部包括所述第一布线图案层和所述第一镀层，并且

其中，所述第二虚拟图案部的所述第一镀层包括：

第1-1镀层，所述第1-1镀层设置在所述第一布线图案层下方；以及

第1-2镀层，所述第1-2镀层设置在所述第1-1镀层下方。

8.根据权利要求1所述的柔性电路板，其中，所述第一导电图案部在所述基板的所述第一表面处最初起始的位置比所述第一虚拟图案部在所述基板的所述第二表面处最初开始的位置更远。

9.根据权利要求5所述的柔性电路板，其中，所述第二导电图案部在所述基板的所述第二表面处最初开始的位置与所述第二虚拟图案部在所述基板的所述第一表面处最初开始的位置相同。

10.一种柔性电路板，包括：

基板；

第一导电图案部和第二虚拟图案部，所述第一导电图案部和所述第二虚拟图案部设置在所述基板的第一表面下方；

第二导电图案部，所述第二导电图案部设置在所述基板的与所述第一表面相对的第二表面上方；

第一保护层，所述第一保护层设置在所述第一导电图案部和所述第二虚拟图案部下方；以及

第二保护层，所述第二保护层设置在所述第二导电图案部上方，

其中，所述第二虚拟图案部与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第二导电图案部垂直重叠，并且

其中，所述第二虚拟图案部包括：

第一布线图案层；以及

第一镀层，所述第一镀层设置在所述第一布线图案层下方并且包含锡(Sn)，

其中，所述第二导电图案部包括：

第二布线图案层；以及

第二镀层，所述第二镀层设置在所述第二布线图案层上方并且包含锡(Sn)，

其中，在所述第一保护层上方的所述第二虚拟图案部的所述第一镀层的厚度不同于在所述第二保护层下方的所述第二导电图案部的所述第二镀层的厚度。

11.根据权利要求10所述的柔性电路板，其中，在所述第一保护层上方的所述第二虚拟图案部的所述第一镀层的所述厚度大于在所述第二保护层下方的所述第二导电图案部的所述第二镀层的所述厚度。

12.根据权利要求10所述的柔性电路板，其中，所述第二虚拟图案部的右侧位于比所述第一导电图案部的设置在最右侧的所述第一导电图案部的右侧更靠近所述基板的右端的位置。

13.根据权利要求10所述的柔性电路板，其中，所述第二虚拟图案部的所述第一镀层包括：

第1-1镀层，所述第1-1镀层设置在所述第一布线图案层下方；以及

第1-2镀层，所述第1-2镀层设置在所述第1-1镀层下方。

14.根据权利要求10所述的柔性电路板，还包括：

第一虚拟图案部，所述第一虚拟图案部设置在所述基板的所述第二表面的未设置所述第二导电图案部的区域中，并且所述第一虚拟图案部的至少一部分与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第一导电图案部垂直重叠。

15.根据权利要求14所述的柔性电路板，其中，所述第一虚拟图案部具有与所述第二导电图案部相同的层结构，并且

其中，所述第二虚拟图案部具有与所述第一导电图案部相同的层结构。

16.根据权利要求15所述的柔性电路板，其中，所述第一虚拟图案部包括所述第二布线图案层和所述第二镀层，并且

其中，所述第一虚拟图案部的所述第二镀层包括：

第2-1镀层，所述第2-1镀层设置在所述第二布线图案层上方；以及

第2-2镀层，所述第2-2镀层设置在所述第2-1镀层上方。

17.根据权利要求10所述的柔性电路板，其中，所述第二导电图案部在所述基板的所述第二表面处最初开始的位置比所述第二虚拟图案部在所述基板的所述第一表面处最初开始的位置更远。

18.根据权利要求14所述的柔性电路板，其中，所述第一导电图案部在所述基板的所述第一表面处最初开始的位置与所述第一虚拟图案部在所述基板的所述第二表面处最初开始的位置相同。

19.一种芯片封装，所述芯片封装包括柔性电路板，所述柔性电路板包括：

基板；

第一导电图案部，所述第一导电图案部设置在所述基板的第一表面下方；

第二导电图案部和第一虚拟图案部，所述第二导电图案部和所述第一虚拟图案部设置在所述基板的与所述第一表面相对的第二表面上方；

第一保护层，所述第一保护层设置在所述第一导电图案部下方；以及

第二保护层，所述第二保护层设置在所述第二导电图案部和所述第一虚拟图案部上方，

其中，所述第一虚拟图案部与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第一导电图案部垂直重叠，并且

其中，所述第一导电图案部包括：

第一布线图案层；以及

第一镀层，所述第一镀层设置在所述第一布线图案层下方并且包含锡(Sn)，

其中，所述第一虚拟图案部包括：

第二布线图案层；以及

第二镀层，所述第二镀层设置在所述第二布线图案层上方并且包含锡(Sn)，

其中，在所述第二保护层下方的所述第一虚拟图案部的所述第二镀层的厚度不同于在所述第一保护层上方的所述第一导电图案部的所述第一镀层的厚度。

20.根据权利要求19所述的芯片封装，其中，在所述第二保护层下方的所述第一虚拟图案部的所述第二镀层的所述厚度小于在所述第一保护层上方的所述第一导电图案部的所述第一镀层的所述厚度。

21.根据权利要求19所述的芯片封装，其中，所述第一虚拟图案部的左侧位于比所述第二导电图案部的设置在最左侧的所述第二导电图案部的左侧更靠近所述基板的左端。

22.根据权利要求19所述的芯片封装，其中，所述第一虚拟图案部的所述第二镀层包括：

第2-1镀层，所述第2-1镀层设置在所述第二布线图案层上；以及

第2-2镀层，所述第2-2镀层设置在所述第2-1镀层上。

23.根据权利要求19所述的芯片封装，还包括：

第二虚拟图案部，所述第二虚拟图案部设置在所述基板的所述第一表面的未设置所述第一导电图案部的区域中，并且所述第二虚拟图案部的至少一部分与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第二导电图案部垂直重叠。

24.根据权利要求23所述的芯片封装，其中，所述第一虚拟图案部具有与所述第二导电图案部相同的层结构，并且

其中，所述第二虚拟图案部具有与所述第一导电图案部相同的层结构。

25.根据权利要求24所述的芯片封装，其中，所述第二虚拟图案部包括所述第一布线图案层和所述第一镀层，并且

其中，所述第二虚拟图案部的所述第一镀层包括：

第1-1镀层，所述第1-1镀层设置在所述第一布线图案层下方；以及

第1-2镀层，所述第1-2镀层设置在所述第1-1镀层下方。

26.根据权利要求19所述的芯片封装，其中，所述第一导电图案部在所述基板的所述第一表面处最初开始的位置比所述第一虚拟图案部在所述基板的所述第二表面处最初开始的位置更远。

27.根据权利要求23所述的芯片封装，其中，所述第二导电图案部在所述基板的所述第二表面处最初开始的位置与所述第二虚拟图案部在所述基板的所述第一表面处最初开始的位置相同。

28.一种芯片封装，所述芯片封装包括柔性电路板，所述柔性电路板包括：

基板；

第一导电图案部和第二虚拟图案部，所述第一导电图案部和所述第二虚拟图案部设置在所述基板的第一表面下方；

第二导电图案部，所述第二导电图案部设置在所述基板的与所述第一表面相对的第二表面上方；

第一保护层，所述第一保护层设置在所述第一导电图案部和所述第二虚拟图案部下方；以及

第二保护层，所述第二保护层设置在所述第二导电图案部上方，

其中，所述第二虚拟图案部与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第二导电图案部垂直重叠，并且

其中，所述第二虚拟图案部包括：

第一布线图案层；以及

第一镀层，所述第一镀层设置在所述第一布线图案层下方并且包含锡(Sn)，

其中，所述第二导电图案部包括：

第二布线图案层；以及

第二镀层，所述第二镀层设置在所述第二布线图案层上方并且包含锡(Sn)，

其中，在所述第一保护层上方的所述第二虚拟图案部的所述第一镀层的厚度不同于在所述第二保护层下方的所述第二导电图案部的所述第二镀层的厚度。

29.根据权利要求28所述的芯片封装，其中，在所述第一保护层上方的所述第二虚拟图案部的所述第一镀层的所述厚度大于在所述第二保护层下方的所述第二导电图案部的所述第二镀层的所述厚度。

30.根据权利要求28所述的芯片封装，其中，所述第二虚拟图案部的右侧位于比所述第一导电图案部的设置在最右侧的所述第一导电图案部的右侧更靠近所述基板的右端的位置。

31.根据权利要求28所述的芯片封装，其中，所述第二虚拟图案部的所述第一镀层包括：

第1-1镀层，所述第1-1镀层设置在所述第一布线图案层下方；以及

第1-2镀层，所述第1-2镀层设置在所述第1-1镀层下方。

32.根据权利要求28所述的芯片封装，还包括：

第一虚拟图案部，所述第一虚拟图案部设置在所述基板的所述第二表面的未设置所述第二导电图案部的区域中，并且所述第一虚拟图案部的至少一部分与所述第一保护层、所述第二保护层以及设置在所述基板的最外周缘处的所述第一导电图案部垂直重叠。

33.根据权利要求32所述的芯片封装，其中，所述第一虚拟图案部具有与所述第二导电图案部相同的层结构，并且

其中，所述第二虚拟图案部具有与所述第一导电图案部相同的层结构。

34.根据权利要求33所述的芯片封装，其中，所述第一虚拟图案部包括所述第二布线图案层和所述第二镀层，并且

其中，所述第一虚拟图案部的所述第二镀层包括：

第2-1镀层，所述第2-1镀层设置在所述第二布线图案层上方；以及

第2-2镀层，所述第2-2镀层设置在所述第2-1镀层上方。

35.根据权利要求28所述的芯片封装，其中，所述第二导电图案部在所述基板的所述第二表面处最初开始的位置比所述第二虚拟图案部在所述基板的所述第一表面处最初开始的位置更远。

36.根据权利要求32所述的芯片封装，其中，所述第一导电图案部在所述基板的所述第一表面处最初开始的位置与所述第一虚拟图案部在所述基板的所述第二表面处最初开始的位置相同。